

6.4 实验 13 数码管扫描显示


6.4.1 实验目的

- 1. 学习数码管的显示原理。掌握数码管的动态扫描方法。
- 2. 掌握灵活运用 Verilog HDL 语言进行各种描述与建模的技巧和方法。


6.4.2 实验内容与原理

1、数码管显示原理


数码管是数字系统中最常见的一种输出显示器件，其符号及封装引脚如图 6.11 (a) 所示。它基于发光二极管 LED 制成，LED 有阴极和阳极，如图 6.11 (b) 所示。当阳极电平高于阴极时，LED 导通、点亮；否则，LED 截止、熄灭。数码管将 LED 材料制作成条状，用 7 段条状 LED 围成数字“8”的形状，加上右下角的小数点共计 8 段，通常称 8 段数码管，对应命名为 ABCDEFG 和 DP (小数点)，将 8 段 LED 的阴极（或阳极）全部连接在一起引出，称为**公共端 COM**，另一极则称为**段选线**。



(a) 8 段段选线及引脚



(b) LED 发光二极管



(c) 数码管的 0~F 数字字形显示

图6.11 8 段 LED 数码管

由图 6.11 (c) 可知，当需要显示数字“2”时，只需点亮数码管的 ABGED 五段，熄灭 F、C 和 DP 段即可。图 6.11 (c) 是给出了 16 进制数字 0~F 的字形显示示例。事实上，除了这些数字，8 段数码管还可以显示“S”、“P”、“o”等字母，以及一些不规则的其它形状，例如“”等，这些不规则符号的特殊含义由系统主控模块来解释。

数码管一般由主控模块来驱动,常见的**主控模块**包括 **MCU**(微控制器,俗称单片机)、**FPGA**。那么,主控模块如何点亮数码管的某一段呢?这与数码管的内部连接方法和外部电路设计都有关系。数码管从内部接线上分共阳和共阴两种,如图 6.12 所示。

(1) 共阴极连接

如图 6.12 (a)所示,把 8 段 LED 的阴极接在一起,外部电路应用时公共阴极 COM 接地。若要点亮某段,只需置该段的段选线高电平即可,置低电平则不点亮。此时,要点亮数字“2”,应将数码管的 ABGED 五个段选信号置为 1,其他三段段选线置为 0。




图6.12 数码管共阳极和共阴极连接

(2) 共阳极连接

如图 6.12 (b)所示,把 8 段 LED 的阳极接在一起,外部电路应用时公共阳极 COM 接电源。若要点亮某段,只需置该段的段选线低电平即可,置高电平则不点亮。此时,要点亮数字“2”,应将数码管的 ABGED 五个段选信号置为 0,其他三段段选线置为 1。

2、数码管的静态显示和动态显示

如果一个电路系统使用了多位数码管,那要如何让它们同时显示各自的数字呢?这取决于数码管的外部电路设计,可以分为静态显示和动态显示两种接口。

(1) 静态显示接口

静态显示接口中,每个数码管的每个段选线都占用主控模块的一个 GPIO 口(通用输入输出端口,这里实际是输出端口,后同),故一个数码管就需要 8 个输出口(8 根输出线)。每个数码管的公共端可以有两种设计:一种是接电源(共阳极)或者接地(共阴极),数码管常亮;另一种是将其也接至主控模块的 GPIO,可以由主控设备选择是否点亮数码管。无论哪种方式,只要数码管点亮,段选线保持稳定的 0 或 1 电平不变,则数码管就能稳定显示相应的字符。

假设系统应用了 4 个常亮、共阴极数码管,共阴极公共端可以全部接地,4 个数码管各段阳极是段选线,共需要占用 $4 \times 8 = 32$ 根 I/O 线;4 个数码管相互独立,各自实时显示自己的段选线指定的数字。显然,静态显示接口无需扫描,显示稳定、效果好;但是它占用的 GPIO 口数量较多,适用于 GPIO 口资源充裕的场合。

(2) 动态显示接口

很多嵌入式应用场景中，MCU 或 FPGA 的 GPIO 口数量有限。为了减少资源、降低成本，可以采用动态显示接口：将所有数码管的 8 段选线分别并接在一起，由主控模块的一个 8 位 I/O 口控制；而各个数码管的共阴极或共阳极公共端也分别单独占用主控模块的其他 I/O 线，称为**位选线**，由主控模块驱动控制，实现各数码管的分时选通。因此，动态显示接口占用的 GPIO 口的数量为：8+数码管片数。

假设系统应用了 4 个数码管，则 4 个数码管的 A 段接在一起，由主控模块的一个 GPIO 口输出控制；同样，4 个数码管的 B 段接在一起，由主控模块的另一个 GPIO 口输出控制；依次类推，故 4 个数码管的 8 根段选线共计占用 8 根 I/O 引脚。另外，4 个数码管的公共端，也要接到主控模块的 4 个 GPIO 口。因此，共计需要 $8+4=12$ 根 GPIO 口。4 个数码管轮流显示自己数位上的数字。

可见，由于各个数码管是共用同一个段选输出口，而位选线分时轮流通电、扫描显示，从而大大简化了硬件线路，降低了成本。但是，动态扫描接口的数码管不宜太多，一般在 8 个以内，否则每个数码管所分配到实际导通时间会太少，显得亮度不足。

在电路设计时，应根据工程实际情况决定：采用共阳极或者共阴极连接的数码管；设计静态显示或者动态扫描接口。

3、HCS-A02 的数码管动态扫描显示

图 4.4 显示了 HCS-A02 实验板卡的 8 个共阳极数码管，分别命名为 TB7~TB0，如**错误!未找到引用源。**所示。8 个数码管的 8 段 LED 的阴极分别连接在一起，例如，8 个数码管的 A 段 LED 阴极接在一起，由 CA 控制信号驱动；8 个数码管的 B 段 LED 阴极接在一起，由 CB 驱动；依次类推。因此，CA~CG、DP 8 个信号是数码管的段选信号，记为 SEG[7:0]。




图6.13 HCS-A02 实验板卡的 8 位数码管引脚

AN7~AN0 是 8 个数码管的位选信号（记为 AN[7:0]），因为数码管比较多，为保证亮度，ANi 信号通过三极管放大电流以增强驱动能力，之后再接入每个数码管的共阳极。因为三极管是反相的，故意味着 **FPGA 输出的 AN7~AN0 信号反相后驱动 8 个数码管的共阳极。**

在这种电路连接方式下，如何点亮某个数码管并显示某个数字呢？第一，通过相应的 FPGA 引脚将预点亮的数码管位选信号 ANi 置为低电平，反相后提供高电平给数码管的共阳极，从而可以点亮该数码管。第二，根据要显示的数字，将需要点亮的段的阴极信号（即段选信号）置为低电平，这样本段 LED 二极管导通，从而发光点亮。观察图 6.11（c）所示的数码管显示的 16 进制数字/字符的示意图，由此可以写出数码管的 8 段显示编码，如表 6.1 所示。

表6.1数码管数字显示码表

十六进制数字	数码管 8 段编码 SEG[7:0] A B C D E F G D P	十六进制数字	数码管 8 段编码 SEG[7:0] A B C D E F G D P
0	0 0 0 0 0 0 1 1	8	0 0 0 0 0 0 0 1
1	1 0 0 1 1 1 1 1	9	0 0 0 0 1 0 0 1
2	0 0 1 0 0 1 0 1	A	0 0 0 1 0 0 0 1
3	0 0 0 0 1 1 0 1	B	1 1 0 0 0 0 0 1
4	1 0 0 1 1 0 0 1	C	0 1 1 0 0 0 1 1
5	0 1 0 0 1 0 0 1	D	1 0 0 0 0 1 0 1
6	0 1 0 0 0 0 0 1	E	0 1 1 0 0 0 0 1
7	0 0 0 1 1 1 1 1	F	0 1 1 1 0 0 0 1

如果要使 TB2 数码管显示数字“7”，则需要 $AN[7:0]=8'b11111011$ （即位选 AN2 信号有效，=0 点亮），且 $SEG[7:0]=8'b00011111$ （即 ABC 三段的段选有效，=0 点亮）；程序只需要控制位选和段选对应的 FPGA 相应引脚为上述值即可。显然，此时 8 个数码管中，只有 TB2 是点亮的，其他的数码管均不亮。如果欲使所有数码管点亮，虽然可以使 $AN[7:0]=8'b00000000$ ，但是此时，8 个数码管都点亮了数字“7”。因为 8 个数码管的段选信号 CA~CG、DP 均连接在一块，故：即使所有的数码管均被选中（位选均为 0），也只能使 8 个数码管都显示同一个数字/字符（由段选信号规定）。

那么如何使 8 个数码各自“稳定”显示各自不同的 8 个数字呢？例如要使 TB7~TB0 稳定显示新中国生日“19491001”数字，即 TB7 显示数字“1”、TB6 显示“9”、TB5 显示“4”等等，TB0 则显示最低位的“1”。如何实现呢？这就需要动态刷新扫描，即分时点亮各个数码管，并显示其对应的数字/字符。如果刷新频率超过 50Hz，人眼就会有稳定的视觉感受，觉得是 8 个数码管同时在点亮。这是因为人眼有“视觉暂留”特性：人眼在观察物体时，光信号在视网膜上成像后，并不会在光消失后立即消失，而是会保留约 1/24 秒，这也是电影成像基础。

如果选择 62.5Hz 的刷新频率，就是 8 个数码管轮流选通显示一遍的时间是 16ms（1/62.5 秒），那么每个数码管选通的时间是 2ms。该例中：

- ①首先，只点亮 TB7（ $AN[7:0]=8'b01111111$ ），显示数字“1”（ $SEG[7:0]=8'b10011111$ ）；
- ②2ms 后，只点亮 TB6（ $AN[7:0]=8'b10111111$ ），显示数字“9”（ $SEG[7:0]=8'b00001001$ ）；
- ③2ms 后，只点亮 TB5、显示数字“4”；依次类推，直到 TB0 显示“1”；
- ④延时 2ms，再次点亮 TB7、显示数字“1”，循环往复，直到要显示的数字发生改变。

这就是多位数码管动态扫描显示的原理。实验板卡上，8 位数码管的位选信号 $AN[7:0]$ 和段选信号 $SEG[7:0]$ 已经接在 FPGA 的固定引脚上了，具体引脚号请查看板卡上数码管周围的丝印字，或者查看设备引脚相关表格（HCS-A02 实验板卡查看表 4.5，Nexys-A7 实验板卡查看附录）。在配置引脚时，要按对应关系将数码管的 16 个输出信号连接到规定引脚上。

4、实验内容与设计实现

(1) 编写一个通用的数码管显示模块，能够让 8 位数码管稳定显示输入的 32 位数据 **Data[31:0]**，显示数字形式是 8 位的十六进制数字。模块输入输出端口如图 6.14 所示。输出端口是数码管的位选信号 **AN[7:0]**、数码管的 8 段段选信号 **SEG[7:0]**（对应 CACA~CG、DP）。输入端口 **rst** 是清零信号，**clk** 是实验板卡的 100MHz 时钟源，**Data[31:0]** 是用来指出要输出的数字，每 4 位二进制值 0000~1111 分别用 16 进制的字符在对应的数码管输出“0”~“F”。譬如若 **Data[31:0]= 32'h A8D95678H**，则左数第一个数码管显示“A”，第二个数码管显示“8”，第三个数码管显示“d”，依次类推。




图6.14 通用数码管显示模块

使用 Verilog HDL 实现数码管扫描显示模块，有以下几个关键环节。

①产生 2ms 的扫描周期信号，实现分频：可以采用实验 10 的分频方法或分频模块，将实验板卡上的时钟源 100MHz 分频为 2ms（500Hz）。也可以采用 2^n 的分频方法，产生约等于 2ms 的周期信号 **clk_fresh** 用于扫描，示例代码如下。

```

reg [16:0] count;
wire clk_fresh;    //扫描时钟
always @(posedge rst or posedge clk) //clk 为 100MHz
begin
    if(rst)    count <= 0;
    else      count <= count + 1'b1;
end
assign  clk_fresh = count[16];    //使用 count[16]作为数码管扫描时钟

```

②赋值位选信号 **AN[7:0]**，轮流点亮 8 位数码管：设置一个 3 位变量 **bit_select[2:0]**，用来指出当前选择哪一个数码管显示（8 个数码管，需要 3 位）；每隔刷新周期（**clk_fresh** 为时钟），该位选变量+1，循环往复、8 个数码管轮流刷新显示；然后根据其值，将选中点亮数码管的位选输出信号 **AN[7:0]** 对应数位置为 0，其他未选中的则置为 1（熄灭）。例如，**bit_select=0**，当前应点亮 TB0，故 **AN[7:0]= 8'b1111_1110**，即只有 **AN[0]=0**，其他均为 1，依次类推，**bit_select=7**，当前应点亮 TB7，故 **AN[7:0]= 8'b0111_1110**，即只有 **AN[7]=0**。示范代码如下。

```

reg [2:0] bit_select;    //要点亮的当前数码管位号，000→TB0，.....111→TB7
always @(posedge rst or posedge clk_fresh) //扫描显示，逐位循环扫描各位
begin
    if(rst)    bit_select <= 0;
    else      bit_select <= bit_select + 1'b1;    //换下一个数码管点亮
end
always @(*)    //组合逻辑电路
begin
    case (bit_select)    //当前的选中显示的这位数码管，置为 0 点亮（取反后送共阳极）
        0: AN = 8'b1111_1110; // 最低位数码管 TB0
        1: AN = 8'b1111_1101;

```

```

.....
7: AN = 8'b0111_1111; // 最高位数码管 TB7
endcase
end

```

③选择当前点亮的数码管应显示的数据：上面一段程序通过 AN[i]置 0 来点亮当前扫描到的数码管，那么要显示的数据是什么呢？显然来自 32 位输入数据 Data[31:0]。只需根据当前位选变量 bit_select 来指定当前点亮数码管对应要显示的 4 位二进制(1 位 16 进制)数据 data_x。例如：bit_select=7，则当前点亮的是 TB7，应显示 Data 的最高 4 位数据 Data[31:28]，将其赋值给 4 位的变量 data_x。示范代码如下。

```

reg [3:0] data_x; // 选择当前点亮的数码管对应显示的数字
always @(*)
begin
    case (bit_select)
        0: data_x = Data[3:0]; // 最低位数码管 TB0，显示最低 4 位
        1: data_x = Data[7:4]; // 次低位数码管 TB1，显示次低 4 位
        .....
        7: data_x = Data[31:28]; // 最高位数码管 TB7，显示最高 4 位
    endcase
end

```

④赋值段选信号 SEG[7:0]，使选中的数码管显示对应字形：上面一段程序获得了当前点亮的数码管对应显示的 4 位二进制数据 data_x，那如何显示 data_x 的十六进制数字字形呢？只需要给段选码 SEG[7:0]赋值 data_x 对应的字形码，编码见表 6.1 所示，因为是共阳极连接，故点亮的段置为 0，熄灭的段置为 1。示范代码如下。

```

always @(*)
begin
    case (data_x) // 根据当前要显示的数字，点亮数码管的对应段，显示字形
        4'h0: SEG = 8'b0000_0011; // 除 G、DP 外全亮，显示数字 0
        4'h1: SEG = 8'b1001_1111; // 仅 B、C 亮，显示数字 1
        .....
        4'hF: SEG = 8'b0111_0001;
    endcase
end

```

(2) 编写一个顶层模块，调用上述通用的数码管显示模块，如图 6.15 所示。




图6.15 数码管扫描显示顶层模块端口

clk_100M 是板卡的 100MHz 的时钟源，rst 是复位信号，SW[31:0]是板卡上从开关输入的

32 位数据，Sel[1:0]是四选一数据选择器 Mux 的选择信号，Mux 输入的每路数据都是 32 位，选择输出的 32 位数据送至通用数码管显示模块的 Data 端口，通过数码管稳定显示。

其基本功能是：根据选择信号 Sel[1:0]选择数码管要显示的数据；Sel=00，显示 32 位开关输入的数据；Sel=01~11 时，分别显示自定义的 3 个 32 位常数；两位 Sel 变量可从开关引入。

6.4.3 实验要求

1. 编写一个通用的数码管显示模块 Tube，模块输入输出端口如图 6.14 所示。
2. 编程实现一个 32 位的四选一数据选择器模块 Mux，4 路输入数据和 1 路输出数据均为 32 位二进制数据。该模块也可以不单独设立，直接在顶层模块编程实现。
3. 编写顶层模块，输入输出端口如图 6.15 所示；调用一个 Tube 模块和一个 Mux 模块，并将它们连接。
4. 为顶层模块配置 FPGA 管脚，完成板级验证，观察数码管显示的效果。
5. 撰写实验报告，重点写出实验设计方案、逻辑程序、板级验证方案及对实验结果进行分析，得到有效结论；并力所能及回答或实践本实验的“思考与探索”部分。

6.4.4 实验步骤

1. 在 Vivado 中创建一个新工程，编写通用数码管显示模块 Tube，模块输入输出端口如图 6.14 所示，能够稳定显示 32 位输入数据 Data 的 16 进制数字。原理如前所述，主要工作如下：
 - (1) 产生动态扫描的频率：由 100MHz 的时钟源分频产生，大约 2ms 时钟周期；
 - (2) 赋值位选码：每隔 2ms，扫描点亮一个数码管（其他熄灭）；
 - (3) 根据位选确定显示的数据；
 - (4) 赋值段选码：根据显示的数据，输出其对应的字形，点亮段选。
2. 编写一个 32 位四选一数据选择器 Mux 模块。与基础实验“实验 5 数据选择器设计”每路数据都是 4 位二进制不同，此处 4 路输入数据、1 路输出数据 Y 均为 32 位二进制数据，选择线也是两位 Sel[1:0]。该模块也可以不单独设立，直接在顶层模块编程实现。
3. 构造顶层模块，输入输出端口如图 6.15 所示。调用 Tube，生成其实例；调用 Mux 模块，生成其实例；将两个模块连接：Mux 模块实例的输出数据连接到 Tube 模块实例的 Data 端口；四选一数据选择器的第 0 路为顶层模块的输入端口 SW[31:0]，其他 3 路则为任意指定的常量数据；注意显示的数据能观察 0~F 这 16 个数字字形。
4. 对顶层测试模块，新建管脚约束文件：
 - (1) rst：可配置到按键或者开关上。
 - (2) clk：配置到板卡的时钟源上，HCS-A02 和 Nexys-A7 实验板卡是 E3 引脚。
 - (3) SW[31:0]：HCS-A02 板卡可配置到 32 位开关上，注意要从左到右、从高到低按顺序配置顺序；Nexys-A7 板卡只有 16 位开关，可以将 32 位数据分两次输入：按下一个

按键，修改 Data 的高 16 位；第 2 次按下这个按键，修改 Data 的低 16 位。

(4) Sel[1:0]: HCS-A02 板卡可配置到开关上（例如 SW35、SW34），Nexys-A7 板卡可配置到按键上来代替开关。

(5) AN[7:0]、SEG[7:0]: 配置到数码管指定引脚上，参照数码管的引脚号，或者“3.2.8 引脚约束”一节的约束文件。

5. 综合、实现后生成*.bit 文件，下载到实验设备的 FPGA 芯片中。

6. 板级实验：

(1) 首先按 rst 按键复位，初始化系统状态；

(2) 拨 Sel 开关=00: 选择要显示开关上的数据，拨动 32 位开关，观察数码管能否正确显示开关的数据；拨 Sel 开关=01/10/11: 观察数码管显示的数据是否与程序中设定的数据一致。

(3) 需要仔细观察：数码管显示是否稳定（不闪烁）；16 进制的数字 0~F 字形显示是否正确。

6.4.5 思考与探索

1. 观察你的数码管显示数字，是否稳定？如果有明显的闪烁，请分析原因，并修正它。
2. 如果需要显示的数据是定点小数，假设有两位小数，则需要在 TB2 显示小数点，其他数码管无需显示小数点，应当如何修改通用数码管显示模块 Tube？谈谈你的思路，尝试实现它。
3. 如果实验规定：Sel[1:0]=01 时，要求显示特殊的符号“----”，即每个数码管都只点亮 G 段，如何实现？
4. 假设数码管不仅仅显示 0~F 的 16 进制数字，还显示别的字符，例如，当 Sel[1:0]=10 时，固定显示“HELLoHdU”，或者“HELLoCHn”，请思考实现方法，并动手实践它。
5. 为了控制所有数码管不点亮，可以为通用数码管显示模块 Tube 设置一个“消隐”信号，又称使能信号 EN，其功能是：EN=1，数码管正常动态扫描显示数据 Data；EN=0，数码管全部熄灭。思考如何实现？查找文献资料，总结消隐的方法及其优缺点，尝试选择一种实现它。
6. 如果需要显示时分秒，使高 2 位数码管熄灭、低 6 位数码管点亮，如何改造实现？
7. 考虑使用消隐功能完成数码管闪烁的功能（例如 1Hz 闪烁，0.5S 亮、0.5 秒灭）。
8. 如果仅仅对 8 个数码管中的最低两位进行闪烁，其他保持常亮，应该如何修改实现？
9. 接上题，添加设置三个按键 Inc_Btn、Dec_Btn、OK_Btn，如果当最低两位闪烁时，按 Inc_Btn 键，这两位数据自增（+1）；按 Dec_Btn 键，这两位数据自减（-1）；按 OK_Btn 键，确认修改输入数据，不再闪烁。请尝试编程实现。
10. 谈谈你在实验中碰到了哪些问题，又是如何解决的？