

Final Project

111 學年度第 2 學期

資訊二甲 第三組



11027108 呂庭瑋



11027109 吳昀蔚



11027128 梁芷崧


11020136 鄭絜馨

一、Datapath 與詳細架構圖









二、設計重點說明

1. ALU.v

包括 32-bit AND、OR、ADD、SUB 和 SLT 功能。先設計出 Full Adder 與 1-bit ALU 後以 Ripple-Carry 的方式連接 32 個 1-bit ALU，成為一個 32-bit ALU。

2. ALUBitSlice.v

在 ALU 呼叫 32 次 ALUBitSlice 讓每一 bit 都進行 alu 運算，最後再將最終結果 assign 給 result。

3. ALUControl.v

負責傳遞 singal 的訊號給 ALU 相關 datapath 進行操作，並設置 ALUOperation，讓 alu 接續進行加減法等運算。

4. contorl_pipeline.v

根據不同指令解碼，產生相對應的控制訊號。

5. mips_pipeline.v

主要在負責訊號傳遞、接線的工作，分別把四個 gate 出來的值傳入下一個要執行的 module，是這次 final 算複雜的部份之一，只要有地方不小心接錯，waveform 可能就會出現 x。

6. Multiplier.v

以不使用迴圈的方式來完成 32bits 的 First Version Sequential Multiplier，第一步，判斷是否需要歸零，接著判斷乘數的第 0 個 bit 是 0 或 1，如果是 1 就將被乘數的值加到 prod 裡，並將被乘數、乘數分別位移，進行完 32 次後結束。

7. Shifters.v

不使用位移完成 32 bits 的 Barrel Shifter，主要使用二對一多工器來完成將 32bits 分成五層(1、2、4、8、16)，一層位移完的結果傳給下一層進行下一層的位移。

8. IF_ID.v

if_id 傳入的訊號有 clk, rst, pc_incr, opcode, rs, rt, rd, shamt, funct, jump 等多個從 instruction memory fetch 出的值及控制訊號。

當 clk 敲起，rst 值是 1 時進行各值的初始化。

9. ID_EX.v

id_ex 傳入的訊號有控制訊號、從 if_id 輸出的訊號、從 register file 讀取到的 rfile_rd1、rfile_rd2 等。

當 clk 敲起，rst 值是 1 時進行各值的初始化。

10. EX_MEM.v

ex_mem 傳入的訊號有控制訊號、從 id_ex 輸出的訊號(rfile_rd2_id_out)、alu 運算結果等。

當 clk 敲起，rst 值是 1 時進行各值的初始化。

11. MEM_WB. v

Mem_wb 傳入的訊號有控制訊號、從 ex_mem 輸出的訊號等。

當 clk 敲起，rst 值是 1 時進行各值的初始化。

三、Modelsim 驗證結果

```

2, NOP
3, reading data: Mem[ 20] => 134217735
3, req_file[0] => 0 (Port 1)
3, req_file[0] => 0 (Port 2)
3, reading data: Mem[ 21] => 256
3, PC: 20
3, J
4, reading data: Mem[ 24] => 38934213
5, req_file[16] <= 256 (Write)
4, PC: 24
4, NOP
5, reading data: Mem[ 28] => 36735008
5, PC: 28
5, wd: x
5, ADD
6, reading data: Mem[ 32] => 38934210
6, req_file[17] => 2 (Port 1)
6, req_file[16] => 1 (Port 2)
6, PC: 32
6, wd: 0
6, SUB
7, reading data: Mem[ 36] => 38934213
7, req_file[14] => 3 (Port 1)
7, PC: 36
7, wd: x
7, OR
8, reading data: Mem[ 40] => 286660824
8, PC: 40
8, SW
9, reading data: Mem[ 44] => x
9, req_file[0] => 0 (Port 1)
9, req_file[18] => 3 (Port 2)
10, req_file[17] <= 3 (Write)
9, PC: 44
# control_single unimplemented opcode x
10, req_file[8] => x (Port 1)
10, req_file[8] => x (Port 2)

V2M35>

add wave -position insertpoint $LM/tb_PipelineCycle/CPU/*
run 360 ns

1, reading data: Mem[ 8] => x
1, PC: 8
0, reading data: Mem[ 0] => 2395448964
0, req_file[0] => 0 (Port 1)
0, req_file[0] => 0 (Port 2)
0, PC: 0
0, LW
1, reading data: Mem[ 4] => 389201155
1, req_file[17] => 2 (Port 1)
1, req_file[18] => 21 (Port 2)
1, PC: 4
1, BEQ
2, reading data: Mem[ 8] => 38934208
2, req_file[17] => 2 (Port 2)
2, PC: 8
2, NOP
3, reading data: Mem[ 20] => 134217735
3, req_file[0] => 0 (Port 1)
3, req_file[0] => 0 (Port 2)
3, reading data: Mem[ 21] => 256
3, PC: 20
3, J
4, reading data: Mem[ 24] => 38934213
5, req_file[16] <= 256 (Write)
4, PC: 24
4, NOP
5, reading data: Mem[ 28] => 36735008
5, PC: 28
5, wd: x
5, ADD
6, reading data: Mem[ 32] => 38934210
6, req_file[17] => 2 (Port 1)
6, req_file[16] => 1 (Port 2)
6, PC: 32
6, wd: 0
6, SUB
7, reading data: Mem[ 36] => 38934213
7, req_file[14] => 3 (Port 1)

```

執行結果是根據 instr_mem.txt 讀到的指令做該指令需要用到的訊號以及 datapath 做出結果輸出。

(instr_mem.txt)

```
// lw    $s1, $t7, 0
00
00
2F
8E
// beq   $s1, $s2, 3
03
00
31
12
// add   $s2, $s0, $s2
20
90
50
02
// sub   $s2, $s0, $s2
22
90
50
02
// add   $s1, $s0, $s1, 0
20
88
30
02
// j     7
07
00
00
08
```

```
// or    $s2, $s0, $s2
25
90
50
02
// add   $s1, $s0, $s1, 0
20
88
30
02
// sub   $s2, $s0, $s2
22
90
50
02
// or    $s2, $s0, $s2
25
90
50
02
// sw    $zero, $s2, 24
18
00
12
AC
```

四、Waveform 輸出圖形

CPU waveform 用 pipeline 做 add, sub, lw, sw, beq, j 等指令

