

适用于成本敏感型系统的 TLV936x 10MHz、40V、RRO 运算放大器

1 特性

- 低失调电压：±400μV
- 低失调电压漂移：±1.25μV/°C
- 低噪声：1kHz 时为 8.5nV/√Hz，6nV/√Hz 宽带
- 高共模抑制：110dB
- 低偏置电流：±10pA
- 轨到轨输出
- 高带宽：10.6MHz GBW，单位增益稳定
- 高压摆率：25 V/μs
- 低静态电流：每个放大器 2.6 mA
- 宽电源电压：±2.25V 至 ±20V，4.5V 至 40V
- 强大的 EMIRR 性能

2 应用

- 交流和电机驱动伺服控制模块
- 交流和电机驱动功率级模块
- 测试和测量设备
- 可编程逻辑控制器

3 说明

TLV936x 系列 (TLV9361、TLV9362 和 TLV9364) 是 40V 成本优化型运算放大器系列。

这些器件具有出色的直流和交流规格，包括轨至轨输出、低失调电压 (典型值为 ±400 μV)、低温漂 (典型值为 ±1.25 μV/°C) 和 10.6 MHz 带宽。


TLV936x 的特性 (例如 EMIRR 滤波、高输出电流 (±60 mA) 以及高压摆率 (25 V/μs)) 使其成为了一款可靠的运算放大器，适用于高电压成本敏感型应用。

TLV936x 系列运算放大器采用标准封装，额定工作温度范围为 -40°C 至 125°C。

器件信息

器件型号 ⁽¹⁾	封装	封装尺寸 (标称值)
TLV9361	SOT-23 (5)	2.90mm × 1.60mm
	SC70 (5)	2.00mm × 1.25mm
TLV9362	SOIC (8)	4.90mm × 3.90mm
	SOT-23 (8)	2.90mm × 1.60mm
	TSSOP (8)	3.00mm × 4.40mm
	VSSOP (8)	3.00mm × 3.00mm
TLV9364	SOIC (14)	8.65mm × 3.90mm
	TSSOP (14)	5.00mm × 4.40mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



$$\frac{V_{\text{OUT}}}{V_{\text{IN}}} = \left(1 + \frac{R_F}{R_G} \right) \left(\frac{1}{1 + sR_1 C_1} \right)$$

TLV936x 应用于单极低通滤波器



内容

1 特性	1	7.4 器件功能模式	23
2 应用	1	8 应用信息免责声明	24
3 说明	1	8.1 应用信息.....	24
4 修订历史记录	2	8.2 典型应用.....	24
5 引脚配置和功能	3	9 电源相关建议	26
6 规格	6	10 布局	26
6.1 绝对最大额定值.....	6	10.1 布局指南.....	26
6.2 ESD 等级.....	6	10.2 布局示例.....	27
6.3 建议运行条件.....	6	11 器件和文档支持	28
6.4 单通道器件的热性能信息.....	6	11.1 器件支持.....	28
6.5 双通道器件的热性能信息.....	7	11.2 文档支持.....	28
6.6 四通道器件的热性能信息.....	7	11.3 接收文档更新通知.....	28
6.7 电气特性.....	8	11.4 支持资源.....	28
6.8 典型特性.....	11	11.5 商标.....	28
7 详细说明	18	11.6 Electrostatic Discharge Caution.....	29
7.1 概述.....	18	11.7 术语表.....	29
7.2 功能方框图.....	18	12 机械、封装和可订购信息	30
7.3 特性说明.....	19		

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (December 2021) to Revision B (March 2022)	Page
• 将整个温度范围内、 $V_S = 40V$ 时的 A_{OL} 测试条件从 “ $V_S = 40V$, $V_{CM} = V_S/2$, $(V_-) + 0.1V < V_O < (V_+) - 0.1V$ ” 调整为 “ $V_S = 40V$, $V_{CM} = V_S/2$, $(V_-) + 0.12V < V_O < (V_+) - 0.12V$ ”	8

Changes from Revision * (November 2021) to Revision A (December 2021)	Page
• 删除了 器件信息 表中 TLV9364 SOIC (14) 封装的预发布备注.....	1
• 删除了 器件信息 表中 TLV9364 TSSOP (14) 封装的预发布备注.....	1
• 删除了 引脚配置和功能 部分中 TLV9364 D 封装 (SOIC) 的预发布符号.....	3
• 删除了 引脚配置和功能 部分中 TLV9364 PW 封装 (TSSOP) 的预发布符号.....	3
• 删除了 四通道器件的热性能信息 部分中 TLV9164 D 封装 (SOIC) 的预发布符号.....	7
• 删除了 四通道器件的热性能信息 部分中 TLV9164 PW 封装 (TSSOP) 的预发布符号.....	7

5 引脚配置和功能




图 5-1. TLV9361 DBV 封装
 5 引脚 SOT-23
 (顶视图)





图 5-2. TLV9361 DCK 封装
 5 引脚 SC70
 (顶视图)

表 5-1. 引脚功能 : TLV9361

名称	引脚		I/O	说明
	SOT-23	SC70		
IN+	3	1	I	同相输入
IN -	4	3	I	反相输入
OUT	1	4	O	输出
V+	5	5	—	正 (最高) 电源
V -	2	2	—	负 (最低) 电源



**图 5-3. TLV9362 D、DDF、DGK 和 PW 封装
8 引脚 SOIC、SOT-23、VSSOP 和 TSSOP
(顶视图)**

表 5-2. 引脚功能：TLV9362

引脚		I/O	说明
名称	编号		
IN1+	3	I	同相输入，通道 1
IN1 -	2	I	反相输入，通道 1
IN2+	5	I	同相输入，通道 2
IN2 -	6	I	反相输入，通道 2
OUT1	1	O	输出，通道 1
OUT2	7	O	输出，通道 2
V+	8	—	正 (最高) 电源
V -	4	—	负 (最低) 电源




图 5-4. TLV9364 D 和 PW 封装
SOIC 和 TSSOP
(顶视图)

表 5-3. 引脚功能 : TLV9364

引脚		I/O	说明
名称	编号		
IN1+	3	I	同相输入, 通道 1
IN1 -	2	I	反相输入, 通道 1
IN2+	5	I	同相输入, 通道 2
IN2 -	6	I	反相输入, 通道 2
IN3+	10	I	同相输入, 通道 3
IN3 -	9	I	反相输入, 通道 3
IN4+	12	I	同相输入, 通道 4
IN4 -	13	I	反相输入, 通道 4
OUT1	1	O	输出, 通道 1
OUT2	7	O	输出, 通道 2
OUT3	8	O	输出, 通道 3
OUT4	14	O	输出, 通道 4
V+	4	—	正 (最高) 电源
V -	11	—	负 (最低) 电源

6 规格

6.1 绝对最大额定值

在工作环境温度范围内（除非另外注明）⁽¹⁾

		最小值	最大值	单位
电源电压, $V_S = (V+) - (V-)$		0	42	V
信号输入引脚	共模电压 ⁽³⁾	$(V-) - 0.5$	$(V+) + 0.5$	V
	差分电压 ⁽³⁾		$V_S + 0.2$	V
	电流 ⁽³⁾	-10	10	mA
输出短路 ⁽²⁾		持续		
工作环境温度, T_A		-55	150	°C
结温, T_J			150	°C
贮存温度, T_{stg}		-65	150	°C

- (1) 如果在超出绝对最大额定值下列出的额定值的情况下运行器件，则会对器件造成永久性损坏。这些只是基于工艺和设计限制条件的应力额定值，该器件并未设计为在建议运行条件中指定的条件之外运行。如果长时间暴露于建议运行条件之外的任何条件（包括绝对最大额定条件）下，则可能影响器件的可靠性和性能。
- (2) 接地短路，每个封装对应一个放大器。延长的短路电流，特别是在较高的电源电压下，会导致过热并最终导致毁坏。
- (3) 输入引脚被二极管钳制至电源轨。对于摆幅超过电源轨 0.5V 以上的输入信号，其电流必须限制在 10mA 或者更低。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2500	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±1500	

- (1) JEDEC 文档 JEP155 指出：500V HBM 可实现在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在工作环境温度范围内测得（除非另外注明）

		最小值	最大值	单位
V_S	电源电压, $(V+) - (V-)$	4.5	40	V
V_I	共模电压范围	$(V-) -$	$(V+) - 2$	V
T_A	额定温度	-40	125	°C

6.4 单通道器件的热性能信息

热指标 ⁽¹⁾		TLV9361、TLV9361S		单位
		DBV (SOT-23)	DCK (SC70)	
		5 引脚	5 引脚	
$R_{\theta JA}$	结至环境热阻	185.4	198.1	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	83.9	94.1	°C/W
$R_{\theta JB}$	结至电路板热阻	52.5	45.3	°C/W
ψ_{JT}	结至顶部特征参数	25.4	16.9	°C/W
ψ_{JB}	结至电路板特征参数	52.1	45.0	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	不适用	°C/W

- (1) 有关新旧热性能指标的更多信息，请参阅半导体和 IC 封装热指标应用报告，SPRA953。

6.5 双通道器件的热性能信息

热指标 ⁽¹⁾		TLV9362				单位
		D (SOIC)	DDF (SOT-23)	DGK (VSSOP)	PW (TSSOP)	
		8 引脚	8 引脚	8 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	131.0	149.6	174.2	183.4	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	73.0	85.3	65.9	72.4	°C/W
$R_{\theta JB}$	结至电路板热阻	74.5	68.6	95.9	114.0	°C/W
Ψ_{JT}	结至顶部特征参数	25.0	7.9	11.0	12.1	°C/W
Ψ_{JB}	结至电路板特征参数	73.8	68.4	94.4	112.3	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	不适用	不适用	°C/W

(1) 有关新旧热性能指标的更多信息，请参阅 *半导体和 IC 封装热指标* 应用报告，[SPRA953](#)。

6.6 四通道器件的热性能信息

热指标 ⁽¹⁾		TLV9364		单位
		D (SOIC)	PW (TSSOP)	
		14 引脚	14 引脚	
$R_{\theta JA}$	结至环境热阻	99.0	118.8	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	55.1	47.0	°C/W
$R_{\theta JB}$	结至电路板热阻	54.8	61.9	°C/W
Ψ_{JT}	结至顶部特征参数	16.7	5.5	°C/W
Ψ_{JB}	结至电路板特征参数	54.4	61.3	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热性能指标的更多信息，请参阅 *半导体和 IC 封装热指标* 应用报告，[SPRA953](#)。

6.7 电气特性

在 $V_S = (V+) - (V-) = 4.5V$ 至 $40V$ ($\pm 2.25V$ 至 $\pm 20V$)、 $T_A = 25^\circ C$ 、 $R_L = 10k\Omega$ (连接至 $V_S/2$)、 $V_{CM} = V_S/2$ 且 $V_{OUT} = V_S/2$ 条件下测得 (除非另有说明)。

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V _{OS}	输入失调电压	V _{CM} = V ₋		±0.4	±1.7	mV	
			T _A = - 40°C 至 125°C	±2			
dV _{OS} /dT	输入失调电压漂移	V _{CM} = V ₋	T _A = - 40°C 至 125°C	±1.25		μV/°C	
PSRR	输入失调电压与电源间的关系	V _{CM} = V ₋ , V _S = 5V 至 40V ⁽¹⁾	T _A = - 40°C 至 125°C	±1.5		±7.5	μ V/V
	直流通道隔离			1		μV/V	
输入偏置电流							
I _B	输入偏置电流			±10		pA	
I _{OS}	输入失调电流			±10		pA	
噪声							
E _N	输入电压噪声	f = 0.1Hz 至 10Hz		6	μ V _{PP}		
				1	μV _{RMS}		
e _N	输入电压噪声密度	f = 1kHz		8.5	nV/ √ Hz		
		f = 10kHz		6			
i _N	输入电流噪声密度	f = 1kHz		100	fA/ √ Hz		
输入电压范围							
V _{CM}	共模电压范围			(V ₋)	(V ₊) - 2	V	
CMRR	共模抑制比	V _S = 40V , V ₋ < V _{CM} < (V ₊) - 2V	T _A = - 40°C 至 125°C	95	110	dB	
		V _S = 5V , V ₋ < V _{CM} < (V ₊) - 2V ⁽¹⁾		75	85		
输入阻抗							
Z _{ID}	差分			100 9		M Ω pF	
Z _{ICM}	共模			6 1		T Ω pF	
开环增益							
A _{OL}	开环电压增益	V _S = 40V , V _{CM} = V _S /2 , (V ₋) + 0.1V < V _O < (V ₊) - 0.1V		115	130	dB	
		V _S = 40V , V _{CM} = V _S /2 , (V ₋) + 0.12 V < V _O < (V ₊) - 0.12 V	T _A = - 40°C 至 125°C		130		
		V _S = 5V , V _{CM} = V _S /2 , (V ₋) + 0.1V < V _O < (V ₊) - 0.1V ⁽¹⁾		100	120		
			T _A = - 40°C 至 125°C		120		
频率响应							
GBW	增益带宽积			10.6		MHz	
SR	压摆率	V _S = 40V , G = +1 , V _{STEP} = 10V , C _L = 20pF ⁽³⁾		25		V/ μ s	
t _s	趋稳时间	精度为 0.1% , V _S = 40V , V _{STEP} = 10V , G = +1 , C _L = 20pF		0.65		μ s	
		精度为 0.1% , V _S = 40V , V _{STEP} = 2V , G = +1 , C _L = 20pF		0.3			
		精度为 0.01% , V _S = 40V , V _{STEP} = 10V , G = +1 , C _L = 20pF		0.86			
		精度为 0.01% , V _S = 40V , V _{STEP} = 2V , G = +1 , C _L = 20pF		0.44			
	相位裕度	G = +1 , R _L = 10kΩ , C _L = 20pF		64		°	
	过载恢复时间	V _{IN} × 增益 > V _S		170		ns	

6.7 电气特性 (continued)

在 $V_S = (V_+) - (V_-) = 4.5V$ 至 $40V$ ($\pm 2.25V$ 至 $\pm 20V$)、 $T_A = 25^\circ C$ 、 $R_L = 10k\Omega$ (连接至 $V_S/2$)、 $V_{CM} = V_S/2$ 且 $V_{OUT} = V_S/2$ 条件下测得 (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
THD+N	总谐波失真 + 噪声	$V_S = 40V$, $V_O = 3V_{RMS}$, $G = 1$, $f = 1kHz$, $R_L = 10k\Omega$	0.0001%			
			120			dB
		$V_S = 10V$, $V_O = 3V_{RMS}$, $G = 1$, $f = 1kHz$, $R_L = 128\Omega$	0.0056%			
			85			dB
		$V_S = 10V$, $V_O = 0.4V_{RMS}$, $G = 1$, $f = 1kHz$, $R_L = 32\Omega$	0.00056%			
			105			dB

6.7 电气特性 (continued)


在 $V_S = (V_+) - (V_-) = 4.5V$ 至 $40V$ ($\pm 2.25V$ 至 $\pm 20V$)、 $T_A = 25^\circ C$ 、 $R_L = 10k\Omega$ (连接至 $V_S/2$)、 $V_{CM} = V_S/2$ 且 $V_{OUT} = V_S/2$ 条件下测得 (除非另有说明)。

参数		测试条件		最小值	典型值	最大值	单位
输出							
	相对于电源轨的电压输出摆幅	正负电源轨余量	$V_S = 40V, R_L = \text{空载}$	10		100	mV
			$V_S = 40V, R_L = 10k\ \Omega$	60			
			$V_S = 40V, R_L = 2k\ \Omega$	250			
I_{SC}	短路电流			$\pm 60^{(2)}$			mA
C_{LOAD}	容性负载驱动			参阅图 6-28			pF
Z_O	开环输出阻抗	$I_O = 0A$		请参见图 6-25			Ω
电源							
I_Q	每个放大器的静态电流	$I_O = 0A$		2.6		3	mA
			$T_A = -40^{\circ}C \text{ 至 } 125^{\circ}C$	3.2			

- 仅由特征确定。
- 在高电源电压下，将 TLV936x 突然短接至 $1/2 V_S$ 或接地会导致快速热关断。如果根据图 6-12 避免了快速热关断，则可实现大于 I_{SC} 的输出电流。
- 有关更多信息，请参阅图 6-11。


6.8 典型特性

$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ (除非另有说明)




$T_A = 25^\circ\text{C}$ 时 74 个放大器的分配

图 6-1. 失调电压生产分配



74 个放大器的分配


图 6-2. 失调电压漂移分配



$V_{CM} = V_-$

来自 74 个放大器的数据


图 6-3. 失调电压与温度间的关系



$T_A = 25^\circ\text{C}$

来自 74 个放大器的数据


图 6-4. 失调电压与共模电压间的关系



$T_A = 125^\circ\text{C}$

来自 74 个放大器的数据

图 6-5. 失调电压与共模电压间的关系



$T_A = -40^\circ\text{C}$

来自 74 个放大器的数据

图 6-6. 失调电压与共模电压间的关系




图 6-7. 失调电压与电源间的关系




图 6-8. 闭环增益与频率间的关系




图 6-9. 输入偏置电流和失调电流与共模电压间的关系




图 6-10. 输入偏置电流、失调电流与温度间的关系




图 6-11. 压摆率与输入阶跃电压间的关系




图 6-12. 输出电压摆幅与输出电流 (拉电流) 间的关系




图 6-13. 输出电压摆幅与输出电流 (灌电流) 间的关系




图 6-14. 输出电压摆幅与输出电流 (拉电流) 间的关系




图 6-15. 输出电压摆幅与输出电流 (灌电流) 间的关系




图 6-16. CMRR 和 PSRR 与频率间的关系




图 6-17. CMRR 与温度间的关系




图 6-18. CMRR 与温度间的关系




图 6-19. PSRR 与温度间的关系




图 6-20. 0.1Hz 至 10Hz 噪声




图 6-21. 输入电压噪声频谱密度与频率间的关系




图 6-22. 静态电流与电源电压间的关系




图 6-23. 静态电流与温度间的关系




图 6-24. 开环电压增益与温度间的关系 (dB)






图 6-25. 开环输出阻抗与频率间的关系




20mV_{pp} 输出阶跃, G = -1

图 6-26. 小信号过冲与容性负载间的关系




20mV_{pp} 输出阶跃, G = +1

图 6-27. 小信号过冲与容性负载间的关系




G = +1

图 6-28. 相位裕度与容性负载间的关系



G = -10

图 6-29. 正过载恢复



G = -10

图 6-30. 负过载恢复



 $C_L = 20\text{pF}$, $G = 1$, 20mV_{pp} 阶跃响应

图 6-31. 小信号阶跃响应

D033



 $C_L = 20\text{pF}$, $G = -1$, 20mV_{pp} 阶跃响应

图 6-32. 小信号阶跃响应

D054



 $C_L = 20\text{pF}$, $G = 1$, 5V_{pp} 阶跃响应

图 6-33. 大信号阶跃响应

D034



 $C_L = 20\text{pF}$, $G = -1$, 5V_{pp} 阶跃响应

图 6-34. 大信号阶跃响应

D055




图 6-35. 最大输出电压与频率间的关系

D009




图 6-36. 通道隔离与频率间的关系

D011




图 6-37. EMIRR (电磁干扰抑制比) 与频率间的关系

7 详细说明


7.1 概述

TLV936x 系列 (TLV9361、TLV9362 和 TLV9364) 是 40V 成本优化型运算放大器系列。这些器件具有出色的通用直流和交流规格, 包括轨到轨输出、低失调电压 (典型值为 $\pm 400\mu\text{V}$)、低温漂 (典型值为 $\pm 1.25\mu\text{V}/^\circ\text{C}$) 和 10.6MHz 带宽。

TLV936x 的便利特性 (例如宽差分输入电压范围、高输出电流 ($\pm 60\text{mA}$) 以及高压摆率 ($25\text{V}/\mu\text{s}$)) 使其成为了一款可靠的运算放大器, 适用于高电压成本敏感型应用。

TLV936x 系列运算放大器采用标准封装, 额定工作温度范围为 -40°C 至 125°C 。

7.2 功能方框图



7.3 特性说明

7.3.1 EMI 抑制

TLV936x 采用集成电磁干扰 (EMI) 滤波来减少无线通信设备、混合使用模拟信号链和数字元件的高密度电路板等干扰源产生的 EMI 效应。通过电路设计技术可改进 EMI 抗扰度；TLV936x 受益于这些设计改进措施。德州仪器 (TI) 已经开发出在 10MHz 至 6GHz 扩展宽频谱范围内准确测量和量化运算放大器抗扰度的功能。图 7-1 显示了对 TLV936x 执行该测试的结果。表 7-1 显示了在实际应用中 TLV936x 在常见特定频率下的 EMIRR IN+ 值。表 7-1 列出了可在下图所示的特定频率或其近似频率下运行的应用。运算放大器的 EMI 抑制比应用报告包含了与运算放大器相关的 EMIRR 性能主题，该报告可在 www.ti.com 上下载。




图 7-1. EMIRR 测试

表 7-1. TLV936x 在目标频率下的 EMIRR IN+

频率	应用或分配	EMIRR IN+
400MHz	移动无线广播、移动卫星、太空操作、气象、雷达、超高频 (UHF) 应用	50.0dB
900MHz	全球移动通信系统 (GSM) 应用、无线电通信、导航、GPS (最高可达 1.6GHz)、GSM、航空移动通信及 UHF 应用	56.3dB
1.8GHz	GSM 应用、个人移动通信、宽带、卫星和 L 波段 (1GHz 至 2GHz)	65.6dB
2.4GHz	802.11b、802.11g、802.11n、蓝牙®、个人移动通信、工业、科学和医疗 (ISM) 无线频段、业余无线电通信和卫星、S 波段 (2GHz 至 4GHz)	70.0dB
3.6GHz	无线电定位、航空通信和导航、卫星、移动通信、S 波段	78.9dB
5GHz	802.11a、802.11n、航空通信和导航、移动通信、太空和卫星操作、C 波段 (4GHz 至 8GHz)	91.0dB

7.3.2 过热保护

任何放大器的内部功耗都会导致内部温度 (结温) 升高。这一现象称为 自热。TLV936x 的绝对最大结温为 150°C。超过此温度会损坏器件。TLV936x 具有过热保护功能，可减少自热造成的损坏。该保护功能的工作原理是监视器件的温度，并在温度超过 170°C 时关闭运算放大器输出驱动。图 7-2 展示了 TLV9362 的应用示例，该器件因为其功耗 (0.954W) 会产生显著的自热。在此示例中，两个通道都具有静态功耗，而其中一个通道具有很大的负载。热计算表明，当环境温度为 55°C 时，器件结温达到 180°C。不过，实际器件会关闭输出驱动来恢复到安全的结温。图 7-2 显示了电路在过热保护期间的行为。在正常工作期间，器件充当缓冲器，因此输出为 3V。当自热导致器件结温升高超过内部限制时，过热保护强制输出进入高阻抗状态，并通过电阻 R_L 将输出拉至接地。如果依旧存在导致过大功耗的状况，放大器将在关断和启用状态之间振荡，直到输出故障得到纠正。请注意，热性能可能会因所选封装和 PCB 布局设计而有很大差异。此示例使用 SOIC (8) 封装的热性能。






图 7-2. 过热保护

7.3.3 容性负载和稳定性

TLV936x 具有输出级，能够驱动中等容性负载，并且通过采用隔离电阻器，还可以通过轻松配置，用于驱动大容量性负载。增加增益可增强放大器驱动更大容性负载的能力；请参阅图 7-3 和图 7-4。当确定放大器在运行中能否保持稳定时，需要考虑特定运算放大器电路配置、布局、增益和输出负载等因素。

图 7-3. 小信号过冲与容性负载之间的关系 (20mV_{pp} 输出阶跃, G = +1)图 7-4. 小信号过冲与容性负载之间的关系 (20mV_{pp} 输出阶跃, G = -1)

为了在单位增益配置中获得额外的驱动能力，通过在输出中串联一个小电阻器 R_{ISO} 来提高容性负载驱动能力，如图 7-5 中所示。此电阻器可显著减少振铃，并保持纯容性负载的直流性能。但是，如果电阻负载与容性负载并联，则会产生一个电压分压器，从而在输出端引入增益误差并略微减小输出摆幅。引入的误差与 R_{ISO} / R_L 的比率成正比，在低输出电平下通常可忽略不计。高容性负载驱动使 TLV936x 非常适合用于基准缓冲器、MOSFET 栅极驱动器和电缆屏蔽驱动器等应用。图 7-5 中所示的电路采用隔离电阻器 R_{ISO} 来稳定运算放大器的输出。 R_{ISO} 修改了系统的开环增益，从而增加了相位裕度中总结了使用 OPAx990 的结果。




图 7-5. 使用 TLV9361 扩展容性负载驱动

7.3.4 电气过载

设计人员常常会问到有关运算放大器承受电气过应力 (EOS) 的能力的问题。这些问题的重点在于器件输入，但有时也会涉及电源引脚甚至是输出引脚。这些不同引脚功能的每一个功能具有由独特的半导体制造工艺和连接到引脚的特定电路确定的电气过载限值。此外，这些电路均内置内部静电放电 (ESD) 保护功能，可在产品组装之前和组装过程中保护电路不受意外 ESD 事件的影响。

能够充分了解该基本 ESD 电路及其与电气过应力事件的关联性会有所帮助。图 7-6 展示了 TLV936x 中包含的 ESD 电路 (用虚线区域指示)。ESD 保护电路涉及从输入和输出引脚连接并路由回内部供电线路的数个导流二极管，其中二极管在吸收器件或电源 ESD 单元 (运算放大器的内在部分) 处相接。该保护电路在电路正常工作时处于未运行状态。




图 7-6. 与典型电路应用相关的等效内部 ESD 电路

ESD 事件持续时间非常短，电压非常高 (例如，1kV，100ns)，而 EOS 事件持续时间长，电压较低 (例如，50V，100ms)。ESD 二极管设计用于电路外 ESD 保护 (即在器件被焊接到 PCB 上之前的组装、测试和贮存阶段)。在 ESD 事件中，ESD 信号通过 ESD 导流二极管传递给吸收电路 (列为 ESD 电源电路)。ESD 吸收电路将电源钳制在一个安全的水平。

尽管这种行为对于电路外保护来说是必要的，但如果在电路内激活，则会导致过流和损坏。瞬态电压抑制器 (TVS) 可用于防止电路内 ESD 事件中因打开 ESD 吸收电路而导致的损坏。使用适当的限流电阻和 TVS 二极管则允许使用器件 ESD 二极管来防止 EOS 事件。

7.3.5 过载恢复

过载恢复的定义是运算放大器输出从饱和状态恢复到线性状态所需的时间。当输出电压由于高输入电压或高增益而超过额定工作电压时，运算放大器的输出器件进入饱和区。器件进入饱和区后，输出器件中的电荷载体需要时间返回到线性状态。当电荷载体返回到线性状态时，器件开始以指定的压摆率进行转换。因此，过载时的传播延迟等于过载恢复时间与转换时间的总和。TLV936x 的过载恢复时间大约为 170ns。

7.3.6 典型规格与分布

设计人员经常会对放大器的典型规格提出质疑，以便设计出更稳健的电路。由于工艺技术和制造过程上存在自然差异，因此放大器的每种规格都与理想值存在一定的偏差，例如放大器的输入失调电压。这些偏差通常遵循“高斯”（“钟形曲线”）或“正态”分布，即使 [电气特性](#) 表格中没有最小值或最大值规格，电路设计人员也可以利用此信息来确定其系统的限值空间。




图 7-7. 理想的高斯分布

图 7-7 显示了一个分布示例，其中 μ 或 μ 是分布的平均值，而 σ 或 σ 是系统的标准偏差。对于表现出这种分布的规格，可以预期所有器件中大约三分之二 (68.26%) 器件的值落在平均值的标准差或一 σ 内 (从 $\mu - \sigma$ 到 $\mu + \sigma$)。

根据具体规格，[电气特性](#) 表中“典型值”一列中列出的值会以多种不同的方式表示。根据一般的经验法则，如果规格本身具有非零平均值（例如增益带宽），那么典型值等于平均值 (μ)。然而，如果规格的平均值本身接近于零（例如输入失调电压），那么典型值等于均值加上一个标准偏差 ($\mu + \sigma$)，这样才能最为准确地表示典型值。

您可以使用该图表来计算器件中某个规格的近似概率；例如，对于 TLV936x，典型的输入失调电压值为 400 μ V，因此所有 TLV936x 器件中有 68.2% 的器件预计都具有 -400 μ V 至 400 μ V 的失调电压。在 4 σ ($\pm 1600\mu$ V) 条件下，分布的 99.9937% 都具有小于 $\pm 1600\mu$ V 的失调电压，这意味着总体的 0.0063% 位于这些限值之外，相当于 15,873 个器件有 1 个器件超出该限值。

在最小值或最大值列中具有值的规格由 TI 确保，超过这些限值的器件会被从生产材料中剔除。例如，TLV936x 系列在 125 $^{\circ}$ C 条件下的最大失调电压为 1.7mV，尽管这相当于约 4.25 σ （约 10 万个器件中有 2 个器件），可能性微乎其微，但 TI 确保会从生产材料中剔除任何失调电压大于 1.7mV 的器件。

对于最小值或最大值列中没有值的规格，可考虑为应用选择 1 σ 值的足够限值空间，并使用该值来设计最差情况下的电路。例如，6 σ 值相当于大约 5 亿分之 1 的单位，这种情况极不可能，并可以作为一个宽保护空间选项来设计系统。在这种情况下，TLV936x 产品系列在失调电压漂移上没有最大值和最小值，但根据 [电气特性](#) 表格中 1.25 μ V/ $^{\circ}$ C 的典型值，可以计算出失调电压漂移的 6 σ 值约为 7.5 μ V/ $^{\circ}$ C。在最坏的系统条件下进行设计时，可以使用该值来估计整个温度范围内的最大失调电压，而不用知道实际的最小值或最大值。

然而，随着时间的推移，工艺差异和调整会改变典型的平均值和标准偏差，除非最小值或最大值规格列中给出了值，否则 TI 无法保证器件的性能。此信息应该只能用于估算器件的性能。

7.4 器件功能模式

TLV936x 具有单一功能模式，可在电源电压大于 4.5V ($\pm 2.25\text{V}$) 时正常工作。TLV936x 的最大电源电压为 40V ($\pm 20\text{V}$)。

8 应用信息免责声明

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。


8.1 应用信息

TLV936x 系列提供了出色的直流精度和直流性能。这些器件的工作电压高达 40V，并提供真正的轨到轨输出、低失调电压和失调电压漂移，以及 10.6MHz 带宽和高输出驱动。得益于这些特性，TLV936x 成为适用于高压成本敏感型应用的稳健型高性能运算放大器。

8.2 典型应用

8.2.1 具有 R_{ISO} 稳定性补偿的单位增益缓冲器

此电路可驱动容性负载（如电缆屏蔽层、基准缓冲器、MOSFET 栅极和二极管）。此电路使用隔离电阻器 (R_{ISO}) 来稳定运算放大器的输出。 R_{ISO} 修改系统的开环增益以确保电路具有足够的相位裕度。



Copyright © 2017, Texas Instruments Incorporated

图 8-1. 具有 R_{ISO} 稳定性补偿的单位增益缓冲器

8.2.1.1 设计要求

设计要求包括：

- 电源电压：30V ($\pm 15V$)
- 容性负载：20pF、100pF、200pF 和 500pF
- 相位裕度：45°

8.2.1.2 详细设计过程

图 8-1 显示了驱动容性负载的单位增益缓冲器。公式 1 显示了图 8-1 中电路的传递函数。图 8-1 未显示运算放大器的开环输出电阻 (R_O)。

$$T(s) = \frac{1 + C_{LOAD} \times R_{ISO} \times s}{1 + (R_O + R_{ISO}) \times C_{LOAD} \times s} \quad (1)$$

公式 1 中的传递函数存在极点和零点。极点频率 (f_p) 取决于 $(R_O + R_{ISO})$ 和 C_{LOAD} 。 R_{ISO} 和 C_{LOAD} 组件决定了零点频率 (f_z)。通过选择 R_{ISO} ，可使开环增益 (A_{OL}) 与 $1/\beta$ 间的接近速率 (ROC) 达到 20dB/十倍频程，从而确保系统稳定性。图 8-2 阐述了这一概念。单位增益缓冲器的 $1/\beta$ 曲线为 0dB。




图 8-2. 具有 R_{ISO} 补偿的单位增益放大器

通常，ROC 稳定性分析为仿真结果。分析的有效性取决于多种因素，尤其是准确的 R_o 建模。除仿真 ROC 外，可靠的稳定性分析还包括使用函数生成器、示波器以及增益和相位分析器对电路的过冲百分比和/或交流增益峰值进行测量。然后，通过这些测量值计算相位裕度。表 8-1 显示了与 45° 相位裕度对应的过冲百分比和交流增益峰值。有关此设计以及可用于代替 TLV936x 的其他备选器件的更多详细信息，请参阅[采用隔离电阻器的容性负载驱动器解决方案](#)精密设计。

表 8-1. 相位裕度与过冲和交流增益峰值间的关系

相位裕度	过冲	交流增益峰值
45°	23.3%	2.35dB

8.2.1.3 应用曲线

使用描述的方法，可确定在不同容性负载条件下能够生成 45° 相位裕度或其他典型设计目标（如 60° ）的 R_{ISO} 阻值。图 8-3 显示了不使用 R_{ISO} 补偿和使用 $50\ \Omega$ R_{ISO} 时分别得到的结果。




图 8-3. 小信号过冲与容性负载间的关系（使用和不使用 R_{ISO} ）

9 电源相关建议

TLV936x 的额定工作电压范围是 4.5V 至 40V ($\pm 2.25\text{V}$ 至 $\pm 20\text{V}$) ; 许多规格在 -40°C 至 125°C 的温度下适用。

CAUTION

电源电压大于 40V 会对器件造成永久损坏；请参阅 [绝对最大额定值表](#)。

将 $0.1\ \mu\text{F}$ 旁路电容器置于电源引脚附近，可减少从高噪声电源或高阻抗电源中耦合进来的误差。有关旁路电容器放置位置的详细信息，请参阅 [布局](#) 部分。

10 布局

10.1 布局指南

为了实现器件的最佳工作性能，应使用良好的 PCB 布局实践，包括：

- 噪声可以通过整个电路的电源引脚和运算放大器本身传入模拟电路中。旁路电容用于通过为局部模拟电路提供低阻抗电源，以降低耦合噪声。
 - 在每个电源引脚和接地端之间接入低等效串联电阻 (ESR) $0.1\ \mu\text{F}$ 陶瓷旁路电容，并尽量靠近器件放置。从 $V+$ 到接地端之间的单个旁路电容适用于单电源应用。
- 将电路中的模拟部分和数字部分单独接地是最简单最有效的噪声抑制方法之一。通常将多层 PCB 中的一层或多层专门作为接地层。接地层有助于散热和减少电磁干扰 (EMI) 噪声拾取。确保对数字接地和模拟接地进行物理隔离，同时应注意接地电流的流动。
- 为了减少寄生耦合，输入走线运行时应尽量远离电源或输出走线。如果这些走线不能保持分开，则敏感走线与有噪声走线垂直相交比平行更好。
- 外部元件应尽量靠近器件放置。如图 10-2 所示，保持 RF 和 RG 接近反相输入可以最大限度地减少寄生电容。
- 尽可能缩短输入走线的长度。切记：输入走线是电路中最敏感的部分。
- 考虑在关键走线周围设定驱动型低阻抗保护环。保护环可以显著减少附近走线在不同电势下产生的泄漏电流。
- 为获得最佳性能，建议在组装 PCB 板后进行清洗。
- 任何精密集成电路都可能因水分渗入塑料封装中而发生性能变化。在任何水必 PCB 清洁过程之后，建议将 PCB 组装烘干，以去除清洗时渗入器件封装中的水分。大多数情形下，清洗后在 85°C 下低温烘干 30 分钟即可。

10.2 布局示例




图 10-1. 同相配置布局示例的原理图




图 10-2. 同相配置的运算放大器电路板布局布线 - SC70 (DCK) 封装

11 器件和文档支持

11.1 器件支持

11.1.1 开发支持

11.1.1.1 TINA-TI™ (免费软件下载)

TINA™ 是一款基于 SPICE 引擎的简单、功能强大且易于使用的电路仿真程序。TINA-TI 是 TINA 软件的一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 提供所有传统的 SPICE 直流、瞬态和频域分析，以及其他设计功能。

TINA-TI 可通过模拟电子实验室设计中心[免费下载](#)，该软件提供了丰富的后处理能力，允许用户以各种方式格式化结果。虚拟仪器提供选择输入波形和探测电路节点、电压以及波形的能力，从而构建一个动态的快速启动工具。

备注

这些文件要求安装 TINA 软件 (从 DesignSoft™) 或者 TINA-TI 软件。请从 [TINA-TI 文件夹](#) 中下载免费的 TINA-TI 软件。

11.1.1.2 TI 精密设计

TLV936x 采用多种 TI 精密设计，相关内容请访问 <http://www.ti.com/ww/en/analog/precision-designs/>。TI 精密设计是由 TI 公司的精密模拟应用专家创建的模拟解决方案，提供了许多实用电路的工作原理、元件选择、模拟、完整 PCB 电路原理图和布局布线、物料清单以及性能测量结果。

11.2 文档支持

11.2.1 相关文档

德州仪器 (TI)，[模拟工程师电路设计指导手册：放大器](#)

德州仪器 (TI)，[AN31 放大器电路集合 应用报告](#)

德州仪器 (TI)，[运算放大器的 EMI 抑制比 应用报告](#)

德州仪器 (TI)，[采用隔离电阻器的容性负载驱动器解决方案 参考设计](#)

11.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.4 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [《使用条款》](#)。

11.5 商标

TINA-TI™ is a trademark of Texas Instruments, Inc and DesignSoft, Inc.

TINA™ and DesignSoft™ are trademarks of DesignSoft, Inc.

TI E2E™ is a trademark of Texas Instruments.

蓝牙® is a registered trademark of Bluetooth SIG, Inc.

所有商标均为其各自所有者的财产。

11.6 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

11.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

12 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV9361IDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T93DB
TLV9361IDBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T93DB
TLV9361IDCKR	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	1JU
TLV9361IDCKR.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	1JU
TLV9362IDDFR	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2IDF
TLV9362IDDFR.A	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2IDF
TLV9362IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	2JWT
TLV9362IDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	2JWT
TLV9362IDR	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9362D
TLV9362IDR.A	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9362D
TLV9362IPWR	Active	Production	TSSOP (PW) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9362P
TLV9362IPWR.A	Active	Production	TSSOP (PW) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9362P
TLV9364IDR	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9364D
TLV9364IDR.A	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9364D
TLV9364IPWR	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	T9364PW
TLV9364IPWR.A	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9364PW

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF TLV9361, TLV9362, TLV9364 :

- Automotive : [TLV9361-Q1](#), [TLV9362-Q1](#), [TLV9364-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


TAPE AND REEL INFORMATION



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV9361IDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9361IDCKR	SC70	DCR	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9362IDDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9362IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
TLV9362IDR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9362IPWR	TSSOP	PW	8	3000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TLV9364IDR	SOIC	D	14	3000	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TLV9364IPWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TLV9364IPWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TLV9364IPWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV9361IDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9361IDCKR	SC70	DCK	5	3000	180.0	180.0	18.0
TLV9362IDDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
TLV9362IDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
TLV9362IDR	SOIC	D	8	3000	353.0	353.0	32.0
TLV9362IPWR	TSSOP	PW	8	3000	353.0	353.0	32.0
TLV9364IDR	SOIC	D	14	3000	353.0	353.0	32.0
TLV9364IPWR	TSSOP	PW	14	3000	356.0	356.0	35.0
TLV9364IPWR	TSSOP	PW	14	3000	356.0	356.0	35.0
TLV9364IPWR	TSSOP	PW	14	3000	353.0	353.0	32.0

D0014A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)



8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4214834/G 11/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side



4214834/G 11/2024

NOTES: (continued)

7. Publication IPC-7351 may have alternate designs.
8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X


4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.

DDF0008A**PACKAGE OUTLINE****SOT-23-THIN - 1.1 mm max height**

PLASTIC SMALL OUTLINE



4222047/E 07/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

EXAMPLE BOARD LAYOUT



DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4222047/E 07/2024

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4222047/E 07/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT





SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT



PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




PW0008A



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4221848/A 02/2015


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.



PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X


4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DGK0008A



PACKAGE OUTLINE
VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT



DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月