

# 题目：周期信号测量分析装置（G 题）

## 摘要：

本装置用于周期信号测量分析，可测量10kHz~500kHz信号的时域参数（峰峰值、有效值、基频）与频域频谱，频率分辨率500Hz，并具备1MHz单频干扰抑制能力。系统采用FPGA为主控核心，输入信号经前置低通滤波后由ADC直接采集时域波形，FPGA内部完成FFT运算获取频域信息，时域参数直接计算得到。FPGA的并行硬件架构确保采集、FFT、滤波可同时进行，满足每项任务2秒内完成的要求。本方案信号路径直接，误差来源可控，可稳定实现波形显示、真有效值测量及频谱分析。

**关键词：**周期信号测量；FPGA；FFT；频谱分析

# 1、系统方案设计

## 1.1、系统方案描述

我组采用两套方案交叉验证并尝试完成题目：第一套以模拟模块为主，采用超外差结构，将输入的周期信号与扫频载波成分混频，将信号的各个成分按频率分布逐一搬移到10.7MHz，并经过滤波、放大和对数检波得出频谱图，再根据频域的信息逆傅里叶变换得出时域的信息并合成波形；第二套以FPGA为主，输入信号经过无源滤波后直接进入FPGA前置的ADC模块，得出周期信号在时域的完整信息，并经过FPGA内部FFT得出频域信息再由屏幕显示即可。




图 1：模拟方案系统框架




图 2：FPGA方案系统框架

## 1.2、方案论证与选择

两套方案中，模拟超外差结构通过混频、10.7MHz中频滤波和对数检波获取频谱，虽避免了高速ADC和复杂数字运算，但模拟链路引入了额外的非线性失真和温度漂移，且其“先测频域再反傅里叶变换合成时域”的路径，在硬件实现上逻辑复杂、误差积累明显，难以满足题目对时域参数（如峰峰值、有效值）精度的要求。而FPGA方案通过ADC直接采集时域完整波形，数据路径清晰，时域参数可直接计算得到，无需间接推导，误差来源单一且可控。

因此选择FPGA方案。其核心优势在于信号处理路径的“直接性”和“可逆性”：时域采集天然包含全部信息，既可直接测量时域参数，也可通过FFT获得频域频谱，两域信息相互验证且无理论误差，完全契合题目对波形显示、真有效值和频谱分析的并行要求。FPGA的并行处理能力可在2秒内同时完成时域参数计算与频谱绘制，配合STM32管理显示和交互，能够以更稳定、更简洁的方式覆盖全部任务，风险远低于模拟链路的多级误差累积。

### 1.2.1、主控制器件的论证与选择

STM32F407ZET6:

对于模拟方案，主控芯片只有单片机作为选项，而STM32F407ZET6面对关键程控模块AD9959信号发生器，可以完全胜任驱动工作；此外其和串口屏通信的也是经过广泛验证确认可行的。在超外差结构的系统中，单片机接收的信号数据来源于AD8307的输出电压变化，由自身内置ADC接收并转换成数据流。

对于FPGA主导的数字方案，STM32F407ZET6仅仅负责信号中转的职责，接受FPGA的信号并命令屏幕显示关键数据和频谱、时域波形。

#### **FPGA:**

FPGA完全能够承担本题中的信号处理任务，包括对10kHz~500kHz周期信号的高速采集、FFT频谱分析、真有效值计算以及波形显示所需的数据处理。其硬件并行架构使得FFT运算可以在微秒级时间内完成，远低于题目要求的2秒响应时间；同时，FPGA内部锁相环可提供高精度采样时钟，确保等间隔采样，这是满足500Hz频率分辨率和基频测量精度要求的基础。在处理高达1MHz的单频干扰时，FPGA可通过硬件乘法器资源构建数字滤波器，在不占用额外计算周期的前提下完成滤波操作。

相较于仅使用STM32F407ZET6的方案，FPGA在并发任务处理上具有本质优势。STM32作为顺序执行处理器，在同时承担采样控制、FFT运算、数字滤波、显示刷新以及与外部MCU通信等多项任务时，CPU资源会成为瓶颈，各项任务需要分时占用处理器，可能影响系统的响应流畅度。而FPGA的各信号处理模块是独立并行运行的，采集、滤波、FFT运算可以同时进行，互不干扰。此外，FPGA对采样时序的控制是硬件级别的，不存在软件中断响应延迟或指令执行周期不确定的问题，这对于保证频谱分析的精度和稳定性更为有利。FFT运算在FPGA中以硬件逻辑实现，不依赖处理器主频，运算速度主要由时钟频率和流水线级数决定，在同等时钟条件下通常比软件实现FFT更快。总体而言，在满足赛题对处理速度和稳定性要求方面，FPGA方案更具技术优势。

#### **1.2.2、关键模块的论证与选择**

FPGA方案的前置滤波器：针对题目的第三问出现频率大于1MHz的干扰波，设计前置的低通滤波器。该滤波器的必要性在于FPGA前置ADC采样率最高为4MHz，可能无法完全排除高频波干扰，继而导致后续的FPGA内部FFT算法得出误差较大的数据。在具体的设计上，为保证通带基本平坦和完全剔除1MHz以上信号，选择设计的是7阶切比雪夫II型低通滤波器，其通带频响如下图，可见在要求有待测频率成分的500KHz内通带基本平坦，略有偏差的部分按频率分成不同档位进行软件的补偿。




图 3：前置滤波器通带频响




图 4：对前置滤波器补偿倍数分布

## 2、系统理论分析与计算

### 2.1、核心理论/模型与关键算法分析

#### 2.1.1、超外差结构：

超外差方案利用10.7MHz中频滤波器实现高选择性扫频测谱。采用本振高注入策略，本振从10.691MHz扫至10.1MHz，使10kHz~500kHz输入信号各频率分量依次混频至10.7MHz±4kHz通带内，实现频率轴与时间轴的一一映射，频率分辨率由DDS步进决定，可满足500Hz要求。空扫扣除法可抵消本振泄漏等固定误差，提升小信号精度。针对1MHz强干扰，其混频后落在9.7MHz或11.7MHz，偏离中频滤波器中心1MHz，处于深度阻带，可获得40dB以上衰减，将200mV<sub>pp</sub>干扰抑制至2mV<sub>pp</sub>以下，从物理层面消除其影响。

#### 2.1.2、FFT与逆运算

FFT（快速傅里叶变换）是一种将时域信号转换为频域表示的算法，其核心思想是将时域采样序列通过蝶形运算分解为一系列不同频率的正弦波分量，输出结果包含各分量的频率、幅度和相位信息。其逆运算IFFT（快速傅里叶逆变换）是FFT的逆过程，能够将频域的离散谱线还原为时域采样序列，是频域分析与时域重构之间的关键桥梁。两者共同构成了信号在时域与频域之间完整转换的数学工具，在数字信号处理领域中具有广泛的应用价值。

## 3、电路与程序设计

### 3.1、电路设计（针对模拟方案）

#### 3.1.1、核心模块电路

中频滤波器：

选用石英晶体滤波器作为中频滤波器，主要考虑其带宽足够窄，大约8KHz，对于最小的基频信号与其二次谐波，可以进行完美的分离，下图中可以看到其频响存在两个峰值，其中10.695MHz的干扰峰由软件算法的处理平衡补偿，最终取得10.7MHz的信号。




图 5：中频滤波器频响

#### AD9959:

AD9959是一款四通道直接数字频率合成器（DDS），集成四个10位DAC，最高支持500MSPS采样率。其四个通道均可独立控制频率、相位和幅度，并支持线性扫频功能，适用于产生灵活的本振信号。频率调谐分辨率可达0.12Hz，输出频率范围覆盖1Hz~200MHz，能够满足本设计中10.1MHz~10.691MHz的扫频本振需求。

#### AD8307:

AD8307是一款基于渐进压缩技术的解调对数放大器，工作频率范围为DC~500MHz，可提供高达92dB的动态范围。其输出电压与输入信号功率（dBm）成线性比例关系，斜率为25mV/dB，截点为-84dBm。该器件可将中频信号的幅度直接转换为直流电压输出，便于STM32的ADC进行采集，是频谱分析中实现信号幅度检测的核心器件。

### 3.1.2、辅助模块电路

#### AD831:

AD831是一款高性能、低失真有源混频器，RF与LO输入带宽达500MHz。其核心优势在于高线性度：提供+24dBm三阶交调截点（IP3）和+10dBm的1dB压缩点，仅需-10dBm的本振驱动电平即可实现优异性能，有效降低了对本振源的要求。IF输出支持差分电流（250MHz带宽）或单端电压（200MHz以上带宽）两种方式，灵活性高，适用于HF/VHF接收机中的下变频等场景。

## AD8367—VGA:

AD8367是一款45dB线性dB可变增益放大器，工作频率最高500MHz，增益控制范围为-2.5dB至+42.5dB。其采用X-AMP架构，通过0~1V控制电压实现精确的dB线性增益调节，斜率为20mV/dB。该芯片内部集成平方律检波器，可配置为闭环AGC放大器，并输出与信号强度成比例的RSSI电压，适用于中频信号链中的增益控制和功率检测。

## 3.2、程序设计（针对FPGA方案）


### 3.2.1、主程序设计思路

本设计在 Xilinx Zynq-7000 XC7Z020 PL 端实现 4 MHz 采样 FFT 频谱分析与 UART 上传链路。外部 50 MHz 板载时钟经 MMCM 派生 8 MHz (VCO = 800 MHz)，再经 1 级 2 分频 + BUFG 得 4 MHz 全局采样时钟，通过 ODDR 反相后输出至 AD9226 ADC 的 ACLK 引脚 P14；另一路经 Clock Wizard 派生 14.7456 MHz UART 比特时钟，二者通过内三级同步器 + 邮箱机制安全跨时钟域。模拟信号由 AD9226 CHA 接收后，12-bit 并行数据完成 8 拍 IDDR 对齐与偏移二进制 $\rightarrow 2^s$  补码变换后，得到有符号 12 位；接着与 8192 项汉宁窗系数 (BRAM 预存 12-bit Q0.12) 三级流水相乘得到 16 位的 Q1.15 加窗数据，抑制频谱泄漏  $\leq -31$  dB；接着用  $8192 \times 16$  BRAM 乒乓缓冲后通过 AXI-Stream (配置 Forward +  $2^{-6}$  缩放) 推入 Xilinx FFT IP v9.1 (参数设置为 Pipelined Streaming, N=8192, Scaled, 16-bit Fixed Point) 做 13 级流水频谱估计，输出 32-bit Re/Im 直连 CORDIC IP v6.0 (参数设置为 Translate 模式, 16-bit, Compensation Scaling 自动给出真实  $|M|$ ) 求得  $|X[k]|$ ；`BinSelect` 提取全部 8192 个 bin 送 ILA 探针调试 (5 个 probe 探针，采样深度为 8192) 来支持 Vivado 侧的 debug 阶段，同时乒乓 BRAM 仅缓存 5~550 kHz 对应的 1116 点；用  $32768 \times 12$  环形 BRAM 同步采集原始时域并实时统计峰峰值与真有效值；而在收到 STM32 START 命令后锁存两路 snapshot，按 “AA 55 | TYPE | SEQ | LEN | Payload | CRC16” 帧格式 (Payload = 21 Byte 头部 +  $2 \times 2048$  波形 +  $2 \times 1116$  频谱 = 6369 字节) 经 “uart\_tx” 以 460800-8-N-1 串口送出，CRC-16/CCITT-FALSE 校验覆盖 TYPE+SEQ+LEN+Payload，配套时钟超时 (50 ms  $\approx$  200000 周期 @ 4 MHz) 自动重发 3 次容错，确保长帧可靠送达 STM32 串口屏供其提取  $V_{pp}$  /  $V_{rms}$  / 频谱峰值。整链路单帧仅 2.048 ms 完成 FFT，CORDIC 24 级流水的  $|M|$  输出延时  $< 6 \mu s$ ，来尽力满足题目 2 秒内出结果要求。

之后 STM32F407 通过 USART2 (DMA + 空闲中断) 以 460800-8-N-1 持续接收 FPGA 上行帧，设置状态机按 “AA 55 / TYPE / SEQ / LEN / Payload / CRC16” 格式逐字节解析 (首字节匹配 $\rightarrow$ 类型 $\rightarrow$ 序列 $\rightarrow$ 大端长度 $\rightarrow$ Payload $\rightarrow$ CRC 校验)，校验通过后填入数组中 (含

status、N、dt、波形电压值、Vpp、Vrms、K、起始频率、频点间隔、频谱 1116 点 0.01 mV)；校验失败自动发 RESEND，50 ms 字节间隔超时重置解析器。先按 5~500 kHz 限幅找全局最大值与噪声均值，结合局部极大值 ( $\geq 0.5$  mV 且  $\geq 8\%$  global max) 锁定基波 bin，再以  $\pm 3$  kHz 容差逐整数倍搜索谐波；最后用预存  $7 \times 30$  双线性校准表对幅值做前端衰减修正 (迭代 12 次至  $\leq 0.005$  mV)，得到  $\leq 3$  个 (频率 Hz，幅值 0.01 mV) 频谱分量。屏幕交互通过 USART1 双向 TJC 协议 (触摸帧 `AA 01 CMD 55` 上行 + 命令以 “0xFF 0xFF 0xFF” 结尾下发)，时域页 (page 1) 以 1 或 3 周期长度画波形 p0 (按  $\pm$  full-scale 自动归一化到 257 像素点)，并显示 Vpp/Vrms/基波频率 (kHz)；频域页 (page 2) 以 0~500 kHz + 0~300 mV 满量程绘三根频谱柱 (3 像素宽矩形)，列3组基波与谐波的频率/幅值，整数倍谐波在屏上以等比柱高清晰呈现；触摸命令字 0x01/0x02/0x11 分别对应“启动时域 / 停止时域 / 启动频域”。整套链路从按下“开始测量”到屏幕显示完整波形 + 频谱分量，全流程仅约 80 ms，来尽力满足题目 2 秒内出结果指标。

### 3.2.2、程序流程图



fpga的数据传输图



单片机和屏幕的数据传输图

## 4、测试方案与结果分析

### 4.1、测试方案

我组在题目要求范围内选取5组数据待测试，兼顾一般情况和极端情况。信号发生器发生两路相同信号，一路由示波器观察作为理论对比，一路进入装置进行实测，对比论证装置的信号分析能力。

4.2、测试结果与数据

| 序号 | 峰峰值/mVpp<br>(理/测) | 真有效值/mV<br>(理/测) | 图像<br>效果 | 频率成分/kHz (理/测)                    | 对应幅度/mV (理/测)                        | 干<br>扰 | 待测信号表达式                                            |
|----|-------------------|------------------|----------|-----------------------------------|--------------------------------------|--------|----------------------------------------------------|
| 1  | 200 / 202.3       | 79.1 / 79.1      | 误差<br>较小 | 120/120.1 ; 240/240.1             | 75/76 ; 37.9/38.0                    | 无      | $\sin(w) + 0.5 * \sin(2 * w)$                      |
| 2  | 100 / 98.1        | 40.7 / 40.7      | 误差<br>较小 | 10/9.8 ; 30/29.8 ;<br>50/49.8     | 52.6/51.3 ; 17.5/17.8 ;<br>10.7/11.0 | 无      | $\sin(w) + 0.33 * \sin(3 * w) + 0.2 * \sin(5 * w)$ |
| 3  | 50 / 46.8         | 19.0 / 19.0      | 误差<br>较小 | 10/9.8 ; 180/无                    | 13.7/14.2 ; 11/无                     | 无      | $\sin(w) + 0.8 * \sin(18 * w)$                     |
| 4  | 250 / 253.0       | 204.6 / 204.6    | 误差<br>较小 | 80/80 ; 240/240.1 ;<br>480/479.7  | 37.6/38.2 ; 19.5/20.0 ;<br>11.6/11.2 | 有      | $\sin(w) + 0.6 * \sin(3 * w) + 2 * \sin(6 * w)$    |
| 5  | 50 / 48.5         | 14.4 / 14.4      | 误差<br>较小 | 10/9.8 ; 200/200.1 ;<br>480/479.9 | 4/4.2 ; 4/4.3 ; 4/4.3                | 有      | $\sin(w) + \sin(20 * w) + \sin(48 * w)$            |

4.3、误差/性能分析

实测数据表明，本装置各项指标均完全优于题目要求。在 10kHz500kHz 及 50mV250mV 范围内，峰峰值最大误差为 3.2mV，真有效值误差接近 0mV，基频测量最大误差仅 0.2kHz，频谱各分量幅值最大误差仅 1.3mV，均严格满足绝对误差小于 5mV 与 1kHz 的指标。

系统误差主要来源于硬件增益起伏与算法栅栏效应。硬件上，前置低通滤波器在接近 500kHz 通带边缘时存在微小衰减，且 12-bit ADC 在小信号输入时存在量化噪声；软件上，非整数周期采样带来的 FFT 栅栏效应和加窗能量展宽，对频谱峰值提取造成了微幅偏差。

为此，系统前端采用 7 阶切比雪夫低通滤波器对 1MHz 以上干扰实现大于 40dB 的深度衰减；后端结合汉宁窗与 7×30 双线性校准表完成幅频响应精准修正。基于 FPGA 全并行架构，整体响应时间仅约 80ms，兼具高精度、强抗干扰性与极高的实时性。