4. 组合逻辑电路

- 4.1 概 迷
- 4.2 组合逻辑电路的分析
- 4.3 常用集成组合逻辑电路
- 4.4 组合逻辑电路的设计

4.1 概述

一、逻辑电路的分类

根据逻辑功能的不同特点。数字电路分为:

- 1、组合逻辑电路(Combinational Logic Circuits)
- 2、时序逻辑电路(Sequential Logic Circuits)
- 二、组合逻辑电路及其特点
 - 1、什么是组合逻辑电路?

如果电路在任何时刻的输出,仅仅决定于该时刻的输入,与电路原来的状态无关,则此类逻辑电路统称为 组合逻辑电路。

2、特点

- (1) 逻辑功能方面: 无记忆能力
- (2) 电路结构方面: 不包含存储单元, 仅由门电路构成, 无反馈


一、任务

根据给定组合逻辑电路图, 找出电路输出与输入之间的逻辑关系, 确定逻辑功能。

二、分析步骤

- 根据给定逻辑图,写逻辑函数式;
- 化简逻辑函数式;
- 由逻辑函数式,列真值表;
- 由真值表,概括逻辑功能;

例1、分析单输出组合逻辑电路, 确定逻辑功能。



解:

(1) 写出逻辑表达式

I: $Y_1 = AB$, $Y_2 = BC$, $Y_3 = AC$

 $II: Y = Y_1 + Y_2 + Y_3 = AB + BC + AC$

(2) 列真值表

$$Y = AB + BC + AC$$


(3) 逻辑功能分析

三个输入中至少有两个为1时, 输出为1。若输入为1,表示赞 同;输入为0,表示反对;



| A B C | Y |
|-------|---|
| 0 0 0 | 0 |
| 0 0 1 | 0 |
| 0 1 0 | 0 |
| 0 1 1 | 1 |
| 1 0 0 | 0 |
| 1 0 1 | 1 |
| 1 1 0 | 1 |
| 1 1 1 | 1 |

例2、分析多输出组合逻辑电路, 确定逻辑功能。



解:

(1) 写出逻辑表达式

$$\mathbf{I}: \quad \mathbf{Y}_1 = \overline{\mathbf{A}}\overline{\mathbf{B}}$$

II:
$$Y_2 = \overline{AY_1}$$
, $Y_3 = \overline{BY_1}$, $C = \overline{Y_1}$,

$$III: S = \overline{Y_2Y_3}$$

(2) 化简

$$S = \overline{Y_2 Y_3} = \overline{AY_1} \cdot \overline{BY_1} = AY_1 + BY_1 = (A+B) Y_1$$

$$= (A+B) \cdot \overline{AB} = (A+B) \cdot (\overline{A} + \overline{B})$$

$$= A\overline{B} + \overline{AB} = A \oplus B$$

$$C = \overline{Y}_1 = AB$$

③ 列真值表

| A B | SC |
|-----|-----|
| 0 0 | 0 0 |
| 0 1 | 1 0 |
| 1 0 | 1 0 |
| 1 1 | 0 1 |

(4) 逻辑功能分析

A — 被加数

B — 加数


S—半加和

С — 向高位的进位输出



一位半加器

逻辑图



$$S = A \oplus B$$

$$C = A \cdot B$$

根据集成规模的不同, 数字集成电路分为:

```
IC SSI — Small Scale Integration Circuit

MSI — Medium Scale Integration Circuit

LSI — Large Scale Integration Circuit

VLSI — Very Large Scale Integration Circuit
```

| 种类 | SSI | MSI | LSI | VLSI |
|-----|---------------------|---------------------|-------------|-----------------------|
| 双极型 | <10 ↑ /┐ | 10~100 ↑ר יד | 100~1000ד | >1000~フフ |
| 单极型 | <100 个 元件 | 100~1000个 | 1000~10000个 | >10000 个 元件 |

本节学习方法: 不必深究内部的逻辑结构, 重点放在功能表, 了解主要功能及其如何实现。

- ▶▶ 有什么用?怎么用?在哪用?
- 一、加法器 (Adder)

计算机CPU中的运算器ALU (算术逻辑单元), 其原理与加法器相同。

- 1、1位全加器 (Full Adder)
 - (1) 什么是全加?

将两个二进制数和来自低位的进位3个数相加

(2) 如何设计一个1位全加器?

例1、设计一个一位全加器

解:①根据二进制加法运算规则,列真值表

ABCI

A B CI

ABCI

A B CI

| A B CI | S CO |
|--------|------|
| 0 0 0 | 0 0 |
| 0 0 1 | 1 0 |
| 0 1 0 | 1 0 |
| 0 1 1 | 0 1 |
| 1 0 0 | 1 0 |
| 1 0 1 | 0 1 |
| 1 1 0 | 0 1 |
| 1 1 1 | 1 1 |

设: A、B — 被加数、加数

CI — 来自低位的进位输入

S—全加和

CO — 向高位的进位输出

② 写逻辑函数式

 $S = \overline{A} \, \overline{B} C \overline{I} + \overline{A} \overline{B} \overline{C} \overline{I} + \overline{A} \overline{B} \overline{C} \overline{I} + \overline{A} \overline{B} C \overline{I}$

 $= \overline{CI} (\overline{AB} + A\overline{B}) + CI (\overline{A}\overline{B} + AB)$

 $= \overline{CI} (A \oplus B) + CI (A \oplus B)$

 $= A \oplus B \oplus CI$


| A B CI | S CO | |
|--------|------|-------------|
| 0 0 0 | 0 0 | |
| 0 0 1 | 1 0 | |
| 0 1 0 | 1 0 | |
| 0 1 1 | 0 1 | ABCI |
| 1 0 0 | 1 0 | |
| 1 0 1 | 0 1 | ABCI |
| 1 1 0 | 0 1 | ABCI |
| 1 1 1 | 1 1 | ABCI |
| | | |

$$S = A \oplus B \oplus CI$$

$$CO = \overline{A}BCI + A\overline{B}CI + AB\overline{CI} + AB\overline{CI}$$


$$= CI (A \oplus B) + AB$$

③ 画逻辑图




此何用作加器实现金加?

$$S = A \oplus B \oplus CI \quad CO = AB + CI \quad (A \oplus B)$$




2、多位串行进位加法器

构成方法:依次将低位全加器的进位输出端 CO 接到高位全加器的进位输入端 CI. 即可构成多位加法器。



特点:每一位的相加结果都必须等到低一位的进位输出产生以后才能建立。故称为串行进位加法器。

例、用4位二进制加法器实现两个7位二进制数的加法运算。




串行进位加法器的特点:

- (1) 电路结构简单,每一位结构相同,易于扩展;
- (2) 速度慢。
 - 3、超前进位加法器


设计思路:提前计算出各位的进位输出值,使每位同时求和。

特点:速度快,但结构复杂,且每一位结构都不同,不易扩展。

2、并行进位加法器




TTL 加法器 74LS283 引脚图




CMOS 加法器 4008 引脚图

加法器的级连




2、8421 BCD码转换为余3码



BCD码+0011=余3码

减法转化为 求补码(反 码+进位)

3、二进制并行加法/减法器




C₀₋₁=0时, B⊕0=B, 电路执行 **A+B**运算;

当C₀₋₁=1时,B⊕1=B, 电路执行A-B=A+B+C₀₋₁运算。

4、二-十进制加法器 (输入、输出均为BCD码)

學道

修正条件: $C = C_3 + S_3 S_2 + S_3 S_1$




BCD码加法器进位输出C=1时,由下列两种情况发生: 1#加法器:

两个加数A、B均为二-十进制BCD码(取值0~9), 当19 > A+B+ $C_{0-1}>$ 15时, C3=1;

当0<A+B+C $_{0-1}$ <15时,C3=0,此时考查S3...S0的情况,卡诺图中1010 ...1111填1,这些情况须求补修正。





修正条件: $C = C_3 + S_3S_2 + S_3S_1$



当C=0时,2#加法器的A3~A0取值为0000。即对BCD码加法器的输出无须作任何修正。

当C=1时,2#加法器的A3~A0取值为0110。即对BCD码加法器的输出作求补数修正:BCD码+0110。

二、译码器 (Decoder)

1、逻辑功能




将输入的二进制代码译成对应的输出高、低电平信号。

2、常用类型

- ◆ 二进制译码器 (变量译码器)
- ◆ 二一十进制译码器 (码制译码器)
- ◆ 显示译码器


3、二进制译码器



74LS138 真值表

| | | 输 | > | 输出 |
|----|--------|-----------------------------------|-----------------|--|
| | S_1 | $\overline{S}_2 + \overline{S}_3$ | $A_2A_1A_0$ | $\overline{Y}_0\overline{Y}_1\overline{Y}_2\overline{Y}_3\overline{Y}_4\overline{Y}_5\overline{Y}_6\overline{Y}_7$ |
| 禁止 | X | 1 | XXX | 1 1 1 1 1 1 1 |
| | 0 | X | X X X | 1 1 1 1 1 1 1 1 |
| | | | 0 0 0 | 0 1 1 1 1 1 1 1 |
| | | | 0 0 1 | 1 0 1 1 1 1 1 |
| | | 0 1 0 | 1 1 0 1 1 1 1 | |
| 正常 | 工作 1 0 | 0 | 0 1 1 | 1 1 1 0 1 1 1 1 |
| 工作 | | 1 0 0 | 1 1 1 1 0 1 1 1 | |
| | | | 1 0 1 | 1 1 1 1 1 0 1 1 |
| | | 1 1 0 | 1 1 1 1 1 0 1 | |
| | | | 1 1 1 | 1 1 1 1 1 1 0 |

- ① 当 $S_1=1$ 、 $\overline{S}_2=\overline{S}_3=0$ 时,译码器处于工作状态, $\overline{Y}_0\sim\overline{Y}_7$ 状态由地址输入 $A_0\sim A_2$ 确定;
- ② 当 $S_1=0$ 或 $\overline{S}_2=1$ 或 $\overline{S}_3=1$ 时,译码器被禁止,所有输出端 $\overline{Y}_0\sim\overline{Y}_7$ 被封锁为高电平;





| $A_2A_1A_0$ | $\overline{\mathbf{Y}}_{0}$ | $\overline{\overline{\mathbf{Y}}}_{1}$ | $\overline{\overline{\mathbf{Y}}}_{2}$ | $\overline{\mathbf{Y}}_{3}$ | $\overline{\overline{Y}_4}$ | $\overline{\overline{\mathbf{Y}}}_{5}$ | $\overline{\mathbf{Y}}_{6}$ | $\overline{\mathbf{Y}}_{7}$ |
|-------------|-----------------------------|--|--|-----------------------------|-----------------------------|--|-----------------------------|-----------------------------|
| 000 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 001 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 010 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 011 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 100 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 101 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 110 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 111 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |

$$\begin{cases}
\overline{\mathbf{Y}}_0 = \overline{\mathbf{A}}_2 \cdot \overline{\mathbf{A}}_1 \cdot \overline{\mathbf{A}}_0 \\
\overline{\mathbf{Y}}_1 = \overline{\mathbf{A}}_2 \cdot \overline{\mathbf{A}}_1 \cdot \mathbf{A}_0 \\
\vdots \\
\overline{\mathbf{Y}}_7 = \overline{\mathbf{A}}_2 \cdot \overline{\mathbf{A}}_1 \cdot \overline{\mathbf{A}}_0
\end{cases}$$

 $X_0 \sim Y_7$ 是输入变量 $A_0 \sim A_2$ 的全部最小项的 译码输出。

- (2) 应用
 - ① 基本应用 —— 作为其它芯片的片选信号






② 扩展应用 —— 扩展译码器输出

例:


试用两片3线 -8线译码器74LS138 组成4线 -16线译码器,将输入的 4位二进制代码 $D_3D_2D_1D_0$ 译成 16 个独立的低电平输出信号 $\overline{Z}_0 \sim \overline{Z}_{15}$ 。



4、二一十进制译码器(码制译码器)

(1) 逻辑功能

原理与二进制译码器类似, 可将输入BCD码的10个代码译成10个高、低电平输出信号。



二一十进制译码器74LS42真值表


| 序号 | $\mathbf{A_3}\mathbf{A_2}\mathbf{A_1}\mathbf{A_0}$ | $Y_0Y_1Y_2Y_3Y_4Y_5Y_6Y_7Y_8Y_9$ |
|----|--|----------------------------------|
| 0 | 0 0 0 0 | 0 1 1 1 1 1 1 1 1 1 |
| 1 | 0 0 0 1 | 1 0 1 1 1 1 1 1 1 1 |
| 2 | 0 0 1 0 | 1 1 0 1 1 1 1 1 1 1 |
| 3 | 0 0 1 1 | 1 1 1 0 1 1 1 1 1 1 |
| 4 | 0 1 0 0 | 1 1 1 1 0 1 1 1 1 1 |
| 5 | 0 1 0 1 | 1 1 1 1 1 0 1 1 1 1 |
| 6 | 0 1 1 0 | 1 1 1 1 1 1 0 1 1 1 |
| 7 | 0 1 1 1 | 1 1 1 1 1 1 1 0 1 1 |
| 8 | 1 0 0 0 | 1 1 1 1 1 1 1 0 1 |
| 9 | 1 0 0 1 | 1 1 1 1 1 1 1 1 0 |
| 10 | 1 0 1 0 | 1 1 1 1 1 1 1 1 1 1 |
| 11 | 1 0 1 1 | 1 1 1 1 1 1 1 1 1 1 |
| 12 | 1 1 0 0 | 1 1 1 1 1 1 1 1 1 1 |
| 13 | 1 1 0 1 | 1 1 1 1 1 1 1 1 1 1 |
| 14 | 1 1 1 0 | 1 1 1 1 1 1 1 1 1 1 |
| 15 | 1 1 1 1 | 1 1 1 1 1 1 1 1 1 |

伪码

5、显示译码器


(1) 七段数码管

由七个线段拼合而成,每个线段都是一个发光二极管。



(2) 显示译码器

将BCD代码译成数码管所需的驱动信号,使数码管用 十进制数字显示出BCD代码所表示的数值。




由此可见, 现在与每个输入代码对应的输出不再是某一根输出线上的高、低电平, 而是另一个7位代码。

6. 译码器的应用


2、用一片74HC138实现函数: L = AC + AB


首先将函数式变换为最小项之和的形式




在译码器的输出端加一个与非门,即可实现给定组合逻辑函数。

3、用二进制译码器实现码制变换









三、数据分配器 (Demultiplexer)

1、逻辑功能

将输入的数据通过由地址指定的一根输出线送出



2、用译码器构成数据分配器 带有控制输入端的译码器,可用作数据分配器。 如何用74LS138 构成数据分配器?



结论:

$$\begin{cases} ① D \Rightarrow \overline{Y}_0 \\ ② \overline{Y}_1 \sim \overline{Y}_7 \equiv 1 \end{cases}$$


四、数据选择器 (Multiplexer)

1、逻辑功能

根据地址从一组输入数据中选中某一个,并传送至公共的数据输出端,其逻辑功能与数据分配器相反。

示意图 数据 D₀ D₀ D₁ D₂ D₃ A₁A₀ = 01 地址控制

2、4选1数据选择器 双4选1数据选择器



功能表


| 输 | > | 输出 | | | |
|-----------------------------|--------------------|------------------------|--|--|--|
| $\overline{\mathbf{S}}_{1}$ | A_1A_0 | \mathbf{Y}_1 | | | |
| 1 | X X | 0 | | | |
| | ¹ _0_ 0 | \mathbf{D}_{10} | | | |
| 0 | 0 1 | D ₁₁ | | | |
| | 1 0 | D ₁₂ | | | |
| | 111 | D ₁₃ | | | |

 \rightarrow $S_1=1$, MUX 输出被封锁为0





例、分析组合逻辑电路的逻辑功能



解:

① 直接写出 J、S 的逻辑函数式

$$J = \overline{A} \overline{B} \cdot 0 + \overline{A} B \cdot C + A \overline{B} \cdot C + A B \cdot 1$$

$$S = \overline{A} \overline{B} \cdot C + \overline{A} B \cdot \overline{C} + A \overline{B} \cdot \overline{C} + A B \cdot C$$

② 列真值表

$$S = \overline{A} \overline{B} \cdot C + \overline{A} \overline{B} \cdot \overline{C} + \overline{A} \overline{B} \cdot \overline{C} + \overline{A} \overline{B} \cdot C$$

$$J = \overline{A} \overline{B} \cdot 0 + \overline{A} \overline{B} \cdot C + \overline{A} \overline{B} \cdot C + \overline{A} \overline{B} \cdot C$$


$$= \overline{A} \overline{B} C + \overline{A} \overline{B} C + \overline{A} \overline{B} C$$

③ 概括逻辑功能




| A B | C | S | J |
|-----|---|---|---|
| 0 0 | 0 | 0 | 0 |
| 0 0 | 1 | 1 | 0 |
| 0 1 | 0 | 1 | 0 |
| 0 1 | 1 | 0 | 1 |
| 1 0 | 0 | 1 | 0 |
| 1 0 | 1 | 0 | 1 |
| 1 1 | 0 | 0 | 1 |
| 1 1 | 1 | 1 | 1 |

3、8选1数据选择器 (74LS151)




74LS151 功能表






$$\mathbf{Y} = \overline{\mathbf{A}}_{2} \overline{\mathbf{A}}_{1} \overline{\mathbf{A}}_{0} \bullet \mathbf{D}_{0} + \overline{\mathbf{A}}_{2} \overline{\mathbf{A}}_{1} \mathbf{A}_{0} \bullet \mathbf{D}_{1} + \overline{\mathbf{A}}_{2} \mathbf{A}_{1} \overline{\mathbf{A}}_{0} \bullet \mathbf{D}_{2} + \overline{\mathbf{A}}_{2} \mathbf{A}_{1} \mathbf{A}_{0} \bullet \mathbf{D}_{3} + \mathbf{A}_{2} \overline{\mathbf{A}}_{1} \overline{\mathbf{A}}_{0} \bullet \mathbf{D}_{4} + \mathbf{A}_{2} \overline{\mathbf{A}}_{1} \mathbf{A}_{0} \bullet \mathbf{D}_{5} + \mathbf{A}_{2} \mathbf{A}_{1} \overline{\mathbf{A}}_{0} \bullet \mathbf{D}_{6} + \mathbf{A}_{2} \mathbf{A}_{1} \mathbf{A}_{0} \bullet \mathbf{D}_{7}$$

4、应用 (1) 实现功能扩展 (1) , 用双4选1 MUX组成8选1 MUX



(2) 数据并行输入转换为串行输出



思考: 如何在Y得到1100 的循环输出?

(3) 作函数发生器 —— 实现逻辑函数

4选1 MUX

$$\mathbf{Y} = \mathbf{D_0} \bullet (\overline{\mathbf{A_1}} \overline{\mathbf{A_0}}) + \mathbf{D_1} \bullet (\overline{\mathbf{A_1}} \mathbf{A_0}) + \mathbf{D_2} \bullet (\mathbf{A_1} \overline{\mathbf{A_0}}) + \mathbf{D_3} \bullet (\mathbf{A_1} \mathbf{A_0})$$

8选1 MUX

$$\mathbf{Y} = \mathbf{D_0}^{\bullet} \ (\overline{\mathbf{A}_2} \overline{\mathbf{A}_1} \overline{\mathbf{A}_0}) + \mathbf{D_1}^{\bullet} \ (\overline{\mathbf{A}_2} \overline{\mathbf{A}_1} \mathbf{A_0}) + \mathbf{D_2}^{\bullet} \ (\overline{\mathbf{A}_2} \mathbf{A_1} \overline{\mathbf{A}_0})$$

$$+ \mathbf{D_3}^{\bullet} \ (\overline{\mathbf{A}_2} \mathbf{A_1} \mathbf{A_0}) + \mathbf{D_4}^{\bullet} \ (\mathbf{A_2} \overline{\mathbf{A}_1} \overline{\mathbf{A}_0}) + \mathbf{D_5}^{\bullet} \ (\mathbf{A_2} \overline{\mathbf{A}_1} \mathbf{A_0})$$

$$+ \mathbf{D_6}^{\bullet} \ (\mathbf{A_2} \mathbf{A_1} \overline{\mathbf{A}_0}) + \mathbf{D_7}^{\bullet} \ (\mathbf{A_2} \mathbf{A_1} \mathbf{A_0})$$

: 使用MUX 可方便地实现单输出逻辑函数

常用集成组合逻辑电路 4.3

例3、用8选1 MUX实现函数 Y(A,B,C)=AB+AC+BC

解: 方法1 逻辑函数式对比法

8选1 MUX

$$Y(A,B,C) = D_0 \bullet (\overline{A}\overline{B}\overline{C}) + D_1 \bullet (\overline{A}\overline{B}C) + D_2 \bullet (\overline{A}B\overline{C}) + D_3 \bullet (\overline{A}BC) + D_4 \bullet (\overline{A}B\overline{C}) + D_5 \bullet (\overline{A}BC) + D_6 \bullet (\overline{A}B\overline{C}) + D_7 \bullet (\overline{A}BC)$$
待实现函数 + D₆ • (ABC) + D₇ • (ABC)

$$Y(A,B,C) = A\overline{B} + \overline{A}C + B\overline{C}$$


$$= A\overline{B}\overline{C} + A\overline{B}C + \overline{A}\overline{B}C + \overline{A}BC + \overline{A}B\overline{C} + AB\overline{C}$$

$$= 0 \cdot \overline{A}\overline{B}\overline{C} + 1 \cdot \overline{A}\overline{B}C + 1 \cdot \overline{A}B\overline{C} + 1 \cdot \overline{A}BC$$
$$+1 \cdot A\overline{B}\overline{C} + 1 \cdot A\overline{B}C + 1 \cdot AB\overline{C} + 0 \cdot ABC$$

$$D_0 = D_7 = 0$$
 $D_1 \sim D_6 = 1$



方法2 卡诺图对比法




$$Y = A\overline{B} + \overline{A}C + B\overline{C}$$

8选1 MUX

逐项比较:

$$D_0 = D_7 = 0$$
, $D_1 \sim D_6 = 1$

变量高位对应接至地址高位





例4、用8选1数据选择器实现4变量逻辑函数:


 $F(A, B, C, D) = \Sigma m (1, 5, 6, 7, 9, 11, 12, 13, 14)$

解:

(1) 扩展法

逻路: 先将2片8选1数据选择器扩展为16选1数据选择器, 再用生成的16选1数据选择器实现4变量函数。

(1) 扩展法



(2) 降维图

① 作函数F 的卡诺图

$$F = \Sigma m (1, 5, 6, 7, 9, 11, 12, 13, 14)$$

$$D_0 = D_2 = D_4 = D_5 = D, D_1 = 0$$

 $D_3 = D_6 = 1, D_7 = \overline{D}$

确定数据端






 ⑤ 画逻辑图

$$\mathbf{D}_0 = \mathbf{D}_2 = \mathbf{D}_4 = \mathbf{D}_5 = \mathbf{D}$$

$$\mathbf{D}_1 = \mathbf{0}$$

$$\mathbf{D}_3 = \mathbf{D}_6 = \mathbf{1}$$

$$\mathbf{D}_7 = \overline{\mathbf{D}}$$



- 1. 变量高位对应接至地址高位
- 2. 选择哪些变量作为地址变量, 是任意的。选择方案不同, 结果不同



用数据这样器实现逻辑函数


- 1、用具有n个地址输入端的数据选择器, 实现n 变量逻辑函数
 - MUX的地址输入端依次接各输入变量
 - MUX的数据输入端按卡诺图对应连接
- 2、用具有n个地址输入端的数据选择器, 实现 小于n变量逻辑函数
 - 将高位地址输入端接地
 - 只用低位数据输入端

五、数值比较器 (Comparator)

1、功能

对两个位数相同、无符号二进制数进行数值比较,并判定大小关系的算术运算电路。


2、惯用符号



4位二进制数比较器74LS85 功能表

| 比较输入 | | | | 级联输入 | | | 比较输出 | | | |
|-------------|--------------------------------|-------------|-------------|------|-----|---|------|-----|-------------------|--|
| $A_3 B_3$ | $A_2 B_2$ | $A_1 B_1$ | $A_0 B_0$ | a>b | a=b | a <b< th=""><th>A>B</th><th>A=B</th><th>A<b< th=""></b<></th></b<> | A>B | A=B | A <b< th=""></b<> | |
| $A_3>B_3$ | X | X | X | X | X | X | 1 | 0 | 0 | |
| $A_3 < B_3$ | X | X | X | X | X | X | 0 | 0 | 1 | |
| $A_3=B_3$ | A ₂ >B ₂ | | X | X | X | X | 1 | 0 | 0 | |
| $A_3=B_3$ | $A_2 < B_2$ | X | X | X | X | X | 0 | 0 | 1 | |
| $A_3=B_3$ | $A_2=B_2$ | $A_1>B_1$ | X | X | X | X | 1 | 0 | 0 | |
| $A_3=B_3$ | $A_2=B_2$ | $A_1 < B_1$ | X | X | X | X | 0 | 0 | 1 | |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0 > B_0$ | X | X | X | 1 | 0 | 0 | |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0 < B_0$ | X | X | X | 0 | 0 | 1 | |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0 = B_0$ | 1 | 0 | 0 | 1 | 0 | 0 | |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0=B_0$ | 0 | 1 | 0 | 0 | 1 | 0 | |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0 = B_0$ | 0 | 0 | 1 | 0 | 0 | 1 | |


集成数值比较器



数值比较器的扩展

若需比较的数码超过四位,需将几个比较器级联使用。

三个控制输入端是为各集成片间级联提供的。




TTL电路: 最低4位的级联输入端A' >B'、A' <B'

和A′=B′必须预先分别预置为0、0、1。




并联扩展



例1、用74LS85 构成 4位二进制数的判别电路, 当输入二进制数 $A_3A_2A_1A_0 \geq (1010)_2$ 时, 判别电路输出F为1, 否则输出F为0。

解:




例2、用74LS85 构成8位二进制数比较器

解: 比较 $A_7A_6...A_0$ 与 $B_7B_6...B_0$ 的大小

| A ₃ A ₂ A ₀ | $ \begin{array}{ccc} A_3 \\ A_2 \\ A_1 \\ A_0 \end{array} $ 7485-L | $egin{array}{c} \mathbf{A_7} & \underline{} \\ \mathbf{A_6} & \underline{} \\ \mathbf{A_4} & \underline{} \end{array}$ | $egin{array}{cccc} A_3 & & 7485-H \ A_1 & A_0 & & & \end{array}$ |
|---|--|--|---|
| 0 — | a>b A>B | | a>b A>B |
| 1 — | a=b A=B | | a=b A=B |
| 0 — | a d A <b< th=""><th></th><th>a d A<b< th=""></b<></th></b<> | | a d A <b< th=""></b<> |
| $ \begin{array}{cccccccccccccccccccccccccccccccccccc$ | $\begin{matrix} \mathbf{B_3} \\ \mathbf{B_2} \\ \mathbf{B_1} \\ \mathbf{B_0} \end{matrix}$ | $\begin{array}{c} \mathbf{B_7} \\ \mathbf{B_6} \\ \mathbf{B_5} \\ \mathbf{B_4} \end{array}$ | $ \begin{array}{c} B_3 \\ B_2 \\ B_1 \\ B_0 \end{array} $ |

例3、用比较器构成8421BCD 码表示的一位十进制数四舍五入电路。



六、编码器 (Encoder)

1、逻辑功能


将输入的每一个有效信号(高或低电平),编成一个对应的二进制代码输出。与译码器逻辑功能相反。

- 2、主要类型
 - ♦ 普通编码器
 - ♦ 优先编码器

- 3、普通编码器
 - (1) 逻辑功能

 $I_0 \sim I_7 : 8$ 个高电平有效输入;

 $Y_0 \sim Y_2:3$ 位二进制代码输出;



(2) 真值表

| Inputs | | | | | | Outputs | | | | |
|----------------|----------------|-------|-------|-------|-------|---------|-----------------------|------------------|----------------|------------------|
| $\mathbf{I_0}$ | \mathbf{I}_1 | I_2 | I_3 | I_4 | I_5 | I_6 | I ₇ | \mathbf{Y}_{2} | $\mathbf{Y_1}$ | \mathbf{Y}_{0} |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |

◆ 在任何时刻,只允许输入一个有效信号。

4、优先编码器

(1) 普通编码器的局限性

电路简单,一旦出现多个输入信号同时有效,编码器将产生错误输出。不实用。

(2) 优先编码器的设计思路

给所有输入信号规定不同的优先级别, 当多个输入信号同时有效时, 根据事先设定的优先级顺序, 只对优先级最高的有效输入信号进行编码。

一、任务

根据逻辑功能的要求以及器件资源,设计出实现这一功能的最佳电路。

二、方法

- 1、采用门电路设计
- 2、采用数据选择器、译码器等设计

三、采用门电路设计组合逻辑电路

- 1、步骤
 - ◆ 建立描述逻辑问题的真值表
 - ◆ 分析已知条件与实现功能间的因果关系
 - ◆ 确定输入变量、输出变量
 - ♦ 列真值表
 - ◆ 由真值表写出逻辑函数式
 - ◆ 化简逻辑函数式
 - 逻辑函数式变换
 - ◆ 画逻辑图

2、举例

例1、国际展览中心举办计算机展,入场券有红、黄两种,规定外宾使用红票,内宾使用黄票,在入口处设自动检票机,符合条件者放行,试设计此检票机。并分别用下列门实现:

- (1) 与非门
- (2) 或非门
- (3) 与或非门

解:

① 设定输入、输出变量

② 列真值表

| ABC | Y | |
|-------|---|----------------------------|
| 0 0 0 | 0 | |
| 0 0 1 | 1 | → $\bar{A}\bar{B}C$ |
| 0 1 0 | 0 | |
| 0 1 1 | 1 | → $\overline{A}BC$ |
| 1 0 0 | 0 | |
| 1 0 1 | 0 | |
| 1 1 0 | 1 | → ABC |
| 111 | 1 | → ABC |

③ 根据真值表,写出逻辑函数式 $Y = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC} = \overline{AC} + \overline{ABC}$

④ 根据所用器件, 对Y进行函数变换

A、与非门

$$Y = \overline{A}C + AB = \overline{\overline{A}C + AB} = \overline{\overline{A}C} \cdot \overline{AB}$$

B、或非门

$$Y = (A+C) \cdot (\overline{A}+B)$$

$$= (A+C) \cdot (\overline{A}+B)$$


$$= \overline{A+C} + \overline{A}+B$$

C、与或非门


$$Y = \overline{A+C} + \overline{A+B} = \overline{A \cdot C} + A \cdot \overline{B}$$

⑤ 画逻辑图


i、用与非门实现



ii、用或非门实现




iii、用与或非门实现




讨论: 如何实现求反?

自动检票机



自动检票机



例2、某化学试验室有化学试剂24种, 在配方时, 必须遵守下列规定:


- ① 第1号不能与第15号同时用
- ② 第2号不能与第10号同时用
- ③ 第5、9、12号不能同时用
- ④ 用第7号时必须同时配用第18号
- ⑤ 同时用第10、12号时, 必须配用第24号 请设计一个逻辑电路, 能在违反上述任何一个规定时, 发出报警信号。

解: 设定输入、输出变量

化学试剂
$$A_1 \sim A_{24}$$
 $\left\{ egin{array}{ll} 0 & \text{不使用该试剂} \\ 1 & \text{使用该试剂} \end{array} \right.$ 输出变量 $Z_1 \sim Z_5$ $\left\{ egin{array}{ll} 0 & \text{不违反规定} \\ 1 & \text{违反规定} \end{array} \right.$

- ① 规定1 —— A₁和A₁₅不能同时使用
- $\therefore \mathbf{Z}_1 = \mathbf{A}_1 \cdot \mathbf{A}_{15}$
- ② 规定2 —— A_2 和 A_{10} 不能同时使用
- $\therefore \mathbf{Z}_2 = \mathbf{A}_2 \cdot \mathbf{A}_{10}$
- ③ 规定3 —— A_5 、 A_9 和 A_{12} 不能同时使用
- $\therefore \mathbf{Z}_3 = \mathbf{A}_5 \cdot \mathbf{A}_9 \cdot \mathbf{A}_{12}$
- 4 规定4 —— 用 A_7 时,必须同时配用 A_{18}
- $\therefore \mathbf{Z}_4 = \mathbf{A}_7 \bullet \overline{\mathbf{A}}_{18}$
- ⑤ 规定5 —— 用 A_{10} 、 A_{12} ,必须同时配用 A_{24} \therefore $Z_5 = A_{10} \cdot A_{12} \cdot \overline{A}_{24}$

$$z = z_1 + z_2 + z_3 + z_4 + z_5$$



例3、某研修班开设微机原理、信号处理、数字通信和网络技术4门课程,若考试通过,可分别获得5学分、4学分、3学分和2学分;否则,得0分。规定至少获得9个学分才可结业。试用与非门设计一个组合逻辑电路,判断研修生能否结业。

解:

① 设定输入变量、输出变量

输入变量
$$A$$
、 B 、 C 、 D $\begin{cases} 0 & \text{未取得该学分} \\ 1 & \text{取得该学分} \end{cases}$ 输出变量 F $\begin{cases} 0 & \text{不可结业} \\ 1 & \text{可结业} \end{cases}$

② 列真值表

A: 5分, B: 4分, C: 3分, D: 2分

| ABCD | 学分 | F |
|------|----|---|
| 0000 | 0 | 0 |
| 0001 | 2 | 0 |
| 0010 | 3 | 0 |
| 0011 | 5 | 0 |
| 0100 | 4 | 0 |
| 0101 | 6 | 0 |
| 0110 | 7 | 0 |
| 0111 | 9 | 1 |

| ABCD | 学分 | F |
|------|----|---|
| 1000 | 5 | 0 |
| 1001 | 7 | 0 |
| 1010 | 8 | 0 |
| 1011 | 10 | 1 |
| 1100 | 9 | 1 |
| 1101 | 11 | 1 |
| 1110 | 12 | 1 |
| 1111 | 14 | 1 |


| CD ^A | B 00 | 01 | 11 | 10 |
|-----------------|---------|----|----|----|
| 00 | 0 | 0 | 1 | 0 |
| 01 | 0 | 0 | 1 | 0 |
| 11 | 0 | 1 | 1 | 1 |
| 10 | 0 | 0 | 1 | 0 |

③ 写逻辑函数式 F = AB + BCD + ACD

④ 函数变换(变换为与非门)

$$\mathbf{F} = \mathbf{AB} + \mathbf{BCD} + \mathbf{ACD} = \overline{\mathbf{AB} + \mathbf{BCD} + \mathbf{ACD}}$$
$$= \overline{\mathbf{AB} \bullet \overline{\mathbf{BCD}} \bullet \overline{\mathbf{ACD}}}$$

⑤ 画逻辑电路图



四、采用MSI设计组合逻辑电路

思路:采用逻辑函数式对比法


1、用数据选择器实现单输出逻辑函数

例4、用8选1数据选择器实现4变量逻辑函数 $F(A,B,C,D) = \Sigma m(1,5,6,7,9,11,12,13,14)$

解:

(1) 扩展法


思路: 先将2片8选1数据选择器扩展为16选1 数据选择器, 再用生成的16选1数据选择器实现4变量函数。




(2) 降维法

■ 什么是降维图?

在函数的卡诺图中, 函数的所有变量均为卡诺图的变量, 卡诺图的变量数称为该图的维数。如果把某些变量也作为卡诺图小方格内的值, 则会减少卡诺图的维数。这种卡诺图称为降维图。



F函数的卡诺图




3变量降维图

(2) 降维法

① 作函数F的卡诺图

| CD ^A | B 00 | 01 | 11 | 10 |
|-----------------|---------|----|----|----|
| 00 | 0 | 0 | 1 | 0 |
| 01 | 1 | 1 | 1 | 1 |
| 11 | 0 | 1 | 0 | 1 |
| 10 | 0 | 1 | 1 | 0 |








对比

⑤ 画逻辑图

$$\begin{cases} D_0 = D_2 = D_4 = D_5 = D \\ D_1 = 0 \\ D_3 = D_6 = 1 \\ D_7 = \overline{D} \end{cases}$$



- 变量高位对应接至地址高位
- 选择哪些变量作为地址变量,是任意的。选择方案不同,结果不同。

2、用译码器实现多输出逻辑函数

例5、设计全减器,用74LS138实现

解:

设 A_i 为被减数; B_i 为减数; C_{i-1} 为低位向本位的借位; S_i 为差值; C_i 为本位向高位的借位;

- ① 根据二进制减法运算规则, 列真值表
- ② 写S_i、C_i的逻辑函数式

$$S_{i} = \overline{A}_{i} \overline{B}_{i} C_{i-1} + \overline{A}_{i} B_{i} \overline{C}_{i-1} + A_{i} \overline{B}_{i} \overline{C}_{i-1} + A_{i} B_{i} C_{i-1}$$

$$C_{i} = \overline{A}_{i} \overline{B}_{i} C_{i-1} + \overline{A}_{i} B_{i} \overline{C}_{i-1} + \overline{A}_{i} B_{i} C_{i-1} + A_{i} B_{i} C_{i-1}$$


| $A_i B_i C_{i-1}$ | S_i C_i |
|-------------------|-------------|
| 0 0 0 | 0 0 |
| 0 0 1 | 1 1 |
| 0 1 0 | 1 1 |
| 0 1 1 | 0 1 |
| 1 0 0 | 1 0 |
| 1 0 1 | 0 0 |
| 1 1 0 | 0 0 |
| 111 | 1 1 |

此何用74LS138译码器实现Si和Ci?

③ S_i 、 C_i 写成最小项反的形式

$$\begin{split} S_{i} &= \, \overline{A_{i}} \, \overline{B_{i}} \, C_{i-1} + \overline{A_{i}} \, B_{i} \, \overline{C_{i-1}} + A_{i} \, \overline{B_{i}} \, \overline{C_{i-1}} + A_{i} \, B_{i} \, C_{i-1} \\ &= \, m_{1} + \, m_{2} + \, m_{4} + \, m_{7} \, = \, \overline{m_{1} + \, m_{2} + \, m_{4} + \, m_{7}} \\ &= \, \overline{m_{1}} \cdot \, \overline{m_{2}} \cdot \, \overline{m_{4}} \cdot \, \overline{m_{7}} \, = \, \overline{Y_{1}} \cdot \, \overline{Y_{2}} \cdot \, \overline{Y_{4}} \cdot \, \overline{Y_{7}} \\ C_{i} &= \, \overline{A_{i}} \, \overline{B_{i}} \, C_{i-1} + \overline{A_{i}} \, B_{i} \, \overline{C_{i-1}} + \overline{A_{i}} \, B_{i} \, C_{i-1} + A_{i} \, B_{i} \, C_{i-1} \\ &= \, m_{1} + \, m_{2} + \, m_{3} + \, m_{7} \, = \, \overline{m_{1} + \, m_{2} + \, m_{3} + \, m_{7}} \\ &= \, \overline{m_{1}} \cdot \, \overline{m_{2}} \cdot \, \overline{m_{3}} \cdot \, \overline{m_{7}} \, = \, \overline{\overline{Y_{1}}} \cdot \, \overline{\overline{Y_{2}}} \cdot \, \overline{\overline{Y_{3}}} \cdot \, \overline{\overline{Y_{7}}} \end{split}$$

④ 画逻辑图



$$S_{i} = \overline{Y}_{1} \cdot \overline{Y}_{2} \cdot \overline{Y}_{4} \cdot \overline{Y}_{7}$$

$$C_{i} = \overline{\overline{Y}_{1} \cdot \overline{Y}_{2} \cdot \overline{Y}_{3} \cdot \overline{Y}_{7}}$$

本章重点



- ♦ 组合逻辑电路的基本概念
- ◆ 组合逻辑电路的分析方法 给出由SSI、MSI构成的组合逻辑电路,写出输 出与输入间的逻辑关系,归纳逻辑功能。
- ◆ 组合逻辑电路的设计方法(采用SSI和MSI器件)
- ▶ 译码器、数据选择器等的逻辑功能、使用方法 及应用;能够直接写出译码器、数据选择器的 输出表达式。
- ◆ 真正理解、掌握全部例题、作业题

本章作业

4.3, 4.4, 4.5, 4.6, 4.8

课后拓展

4.5, 4.10, 4.12, 4.15, 4.16, 4.17, 4.18, 4.19, 4.23, 4.24, 4.25, 4.26, 4.27, 4.28, 4.29