

基于 XDMA 的多通道 SSI 数据采集系统 说明文档

目录

基于 XDMA 的多通道 SSI 数据采集系统	1
说明文档	1
1. 系统概述	3
1.1 系统简介	3
1.2 主要特性	3
1.3 技术指标	3
2. 系统架构	4
2.1 整体架构框图	4
3.1 管脚分配与连接	4
3.1.1 FL3491 芯片原理详解	5
3.1.3 模块 FMC LPC 的引脚分配	5
3.1.4 DB44 外部引脚连接	8
3.1.5 FPGA 引脚连接	8
3.2 PCIe XDMA 核配置信息	9
3.3 Block Design 设计说明	10
4. 核心模块详解	10
4.1 SSI_top 顶层模块	10
4.2 配置寄存器模块 (cfg_reg_ctrl)	11
4.3 单通道采集模块 (unipath_data_collection)	13
4.4 SSI 接口模块 (SSI_interface)	13
5. 技术规格附录	14
5.1 SSI 时钟速率对应表	14
5.2 传输数据格式	14
5.3 通道地址映射	16
6. 调试与诊断	17
6.1 采集启动流程	17
6.2 常见问题排查	17

1. 系统概述

1.1 系统简介

SSI 数据采集系统是基于 PCIe XDMA 架构的多通道同步数据采集系统。系统通过 SSI（Synchronous Serial Interface）接口连接传感器设备，实现高速、可靠的数据采集，并通过 PCIe 接口与主机进行高效数据传输。

1.2 主要特性

- (1) 多通道支持：支持 1-4 个 SSI 采集通道：

通过程序顶层模块 parameter 参数设置采集通道数量；
- (2) 灵活配置：可编程采样深度、时钟频率、数据位宽

系统通过 XDMA Bypass 通道配置寄存器实现动态控制采样深度、时钟频率、数据位宽等等参数；
- (3) 可靠传输：集成 CRC 校验机制，确保数据完整性

系统完成了采集数据 CRC 剥离与校验，并在传输时重新生成新的 CRC 校验码随数据一起传输至 PC，确保传输数据的准确性与可靠性；
- (4) 乒乓缓冲：双缓冲区设计，避免数据冲突

系统均采用乒乓设计，各个通道相互独立互不干扰，很大程度避免了数据冲突和因读取不及时导致的数据丢失；
- (5) 中断机制：硬件中断通知数据就绪


系统支持多通道模式下禁用某个或某些通道，正常情况下所有通道都发起中断仲裁器才会发起中断，出现禁用自动忽略该通道，pc 通过读取寄存器得知通道实时情况；

1.3 技术指标

参数	规格
通道数量	1-4 通道可配置
数据位宽	可配置，最大 64 位
采样深度	可编程，最大 65536 样本/通道
SSI 时钟频率	62.5kHz - 12.5MHz 可调
PCIe 接口	Gen3 x4
系统时钟	100MHz

2. 系统架构


2.1 整体架构框图



3. 硬件接口


3.1 管脚分配与连接

工程基于 FPGA 芯片 xc7k325tffg900-1 与 BRT 绝对值旋转编码器完成，由于编码器使用差分信号传输数据，所以使用 FMC 连接 11 路 RS422 通信模块 FL3491 其中 4 路完成通信连接，接线之前先将 FL3491 插入开发板 FMC 插槽中并固定如下图



3.1.1 FL3491 芯片原理详解

连接好之后通过 FL3491 芯片手册确定差分信号接口的原理



上图可看出每一路 RS422 的数据接收（A+、B-）、数据发送（Y+、Z-）通过芯片转换为单端数据接收（RO）、数据发送（DI）、数据发送使能（DE）和数据接收使能（RE），同时数据接收使能信号中间添加了逻辑非，可知 RE 为低电平有效，DE 正常高电平有效；

3.1.3 模块 FMC LPC 的引脚分配

下面只列了光模块的信号，电源和 GND 的信号并没有列出，详细管脚分配参考原理图。下图为 FL3491 模块的管脚分配：

FMC 管脚序号	网络名	FMC 管脚信号	说明
G6	422_RE1	LA00_P_CC	第 1 路 RS422/485 接收 RE 使能
G7	422_DE1	LA00_N_CC	第 1 路 RS422/485 发送 DE 使能
G9	422_RE5	LA03_P	第 5 路 RS422/485 接收 RE 使能
G10	422_TX5	LA03_N	第 5 路 RS422/485 TX 数据发送
G12	422_DE10	LA08_P	第 10 路 RS422/485 发送 DE 使能
G13	422_TX10	LA08_N	第 10 路 RS422/485 TX 数据发送
G15	422_RX1	LA12_P	第 1 路 RS422/485 RX 数据接收
G16	422_RX9	LA12_N	第 9 路 RS422/485 RX 数据接收
G18	422_RX8	LA16_P	第 8 路 RS422/485 RX 数据接收
G19	422_RX4	LA16_N	第 4 路 RS422/485 RX 数据接收
G21	422_RX11	LA20_P	第 11 路 RS422/485 RX 数据接收

G22	422_DE2	LA20_N	第 2 路 RS422/485 发送 DE 使能
G24	422_RE8	LA22_P	第 8 路 RS422/485 接收 RE 使能
G25	422_DE8	LA22_N	第 8 路 RS422/485 发送 DE 使能
H7	422_TX1	LA02_P	第 1 路 RS422/485 TX 数据发送
H8	422_DE11	LA02_N	第 11 路 RS422/485 发送 DE 使能
H10	422_DE5	LA04_P	第 5 路 RS422/485 发送 DE 使能
H11	422_RE10	LA04_N	第 10 路 RS422/485 接收 RE 使能
H13	422_RE6	LA07_P	第 6 路 RS422/485 接收 RE 使能
H14	422_TX6	LA07_N	第 6 路 RS422/485 TX 数据发送
H16	422_RX10	LA11_P	第 10 路 RS422/485 RX 数据接收
H17	422_RX6	LA11_N	第 6 路 RS422/485 RX 数据接收
H19	422_RX2	LA15_P	第 2 路 RS422/485 RX 数据接收
H20	422_RX7	LA15_N	第 7 路 RS422/485 RX 数据接收
H22	422_RX3	LA19_P	第 3 路 RS422/485 RX 数据接收
H23	422_TX9	LA19_N	第 9 路 RS422/485 TX 数据发送
C10	422_TX3	LA06_P	第 3 路 RS422/485 TX 数据发送
C11	422_DE3	LA06_N	第 3 路 RS422/485 发送 DE 使能
C14	422_RE3	LA10_P	第 3 路 RS422/485 接收 RE 使能
C15	422_TX4	LA10_N	第 4 路 RS422/485 TX 数据发送
C18	422_RE4	LA14_P	第 4 路 RS422/485 接收 RE 使能
C19	422_DE4	LA14_N	第 4 路 RS422/485 发送 DE 使能
D8	422_RE11	LA01_P_CC	第 11 路 RS422/485 接收 RE 使能
D9	422_TX11	LA01_N_CC	第 11 路 RS422/485 TX 数据发送
D11	422_DE6	LA05_P	第 6 路 RS422/485 发送 DE 使能
D12	422_RE9	LA05_N	第 9 路 RS422/485 接收 RE 使能
D14	422_DE9	LA09_P	第 9 路 RS422/485 发送 DE 使能
D15	422_TX7	LA09_N	第 7 路 RS422/485 TX 数据发送
D17	422_DE7	LA13_P	第 7 路 RS422/485 发送 DE 使能
D18	422_RX5	LA13_N	第 5 路 RS422/485 RX 数据接收
D20	422_RE2	LA17_P_CC	第 2 路 RS422/485 接收 RE 使能
D21	422_TX2	LA17_N_CC	第 2 路 RS422/485 TX 数据发送
D23	422_TX8	LA23_P	第 8 路 RS422/485 TX 数据发送
D24	422_RE7	LA23_N	第 7 路 RS422/485 接收 RE 使能

2.3

DB44 母头接口分配



DB44 母头管脚序号	网络名	说明
1	422_A11	第 11 路 422 的 A 信号
2	422_B11	第 11 路 422 的 B 信号
3	422_Z11	第 11 路 422 的 Z 信号
4	422_Y11	第 11 路 422 的 Y 信号
5	422_A10	第 10 路 422 的 A 信号
6	422_B10	第 10 路 422 的 B 信号
7	422_Z10	第 10 路 422 的 Z 信号
8	422_Y10	第 10 路 422 的 Y 信号
9	422_A9	第 9 路 422 的 A 信号
10	422_B9	第 9 路 422 的 B 信号
11	422_Z9	第 9 路 422 的 Z 信号
12	422_Y9	第 9 路 422 的 Y 信号
13	422_Z8	第 8 路 422 的 Z 信号
14	422_Y8	第 8 路 422 的 Y 信号
15	422_Z4	第 4 路 422 的 Z 信号
16	422_A5	第 5 路 422 的 A 信号
17	422_B5	第 5 路 422 的 B 信号
18	422_Z5	第 5 路 422 的 Z 信号
19	422_Y5	第 5 路 422 的 Y 信号
20	422_A6	第 6 路 422 的 A 信号
21	422_B6	第 6 路 422 的 B 信号
22	422_Z6	第 6 路 422 的 Z 信号
23	422_Y6	第 6 路 422 的 Y 信号
24	422_A7	第 7 路 422 的 A 信号
25	422_B7	第 7 路 422 的 B 信号
26	422_Z7	第 7 路 422 的 Z 信号
27	422_Y7	第 7 路 422 的 Y 信号
28	422_A8	第 8 路 422 的 A 信号
29	422_B8	第 8 路 422 的 B 信号
30	422_Y4	第 4 路 422 的 Y 信号


31	422_A1	第 1 路 422 的 A 信号
32	422_B1	第 1 路 422 的 B 信号
33	422_Z1	第 1 路 422 的 Z 信号
34	422_Y1	第 1 路 422 的 Y 信号
35	422_A2	第 2 路 422 的 A 信号
36	422_B2	第 2 路 422 的 B 信号
37	422_Z2	第 2 路 422 的 Z 信号
38	422_Y2	第 2 路 422 的 Y 信号
39	422_A3	第 3 路 422 的 A 信号
40	422_B3	第 3 路 422 的 B 信号
41	422_Z3	第 3 路 422 的 Z 信号
42	422_Y3	第 3 路 422 的 Y 信号
43	422_A4	第 4 路 422 的 A 信号
44	422_B4	第 4 路 422 的 B 信号

3. 1. 4 DB44 外部引脚连接

上面列出了 11 路 RS422 的所有硬件管脚，这里以第一路为例说明所有的管脚连接与关系：

外部差分信号连接：

通过 DB44 接口说明 31、32、33、34 为第一路的 A、B、Y、Z 信号，硬件连接如下图



- 分别对应
- 31: 422_A1(数据接收+)
 - 32: 422_B1(数据接收-)
 - 33: 422_Z1(数据发送-)
 - 34: 422_Y1(数据发送+)
- 外部信号连接好之后，通过原理可知连接 FPGA 逻辑的是 4 个单端信号

3. 1. 5 FPGA 引脚连接

从 FMC 模块引脚分配可知四个信号分别对应哪个网络名,再通过 PIN name 找到 FPGA 对应管脚：

PinNumber	Signal Name	PIN Name	FPGA 管脚	功能
G6	422_RE1	LA00_P_CC	AE28	RS422/485 接收 RE 使能
G7	422_DE1	LA00_N_CC	AF28	RS422/485 发送 DE 使能
G15	422_RX1	LA12_P	AF26	RS422/485 RX 数据接收
H7	422_TX1	LA02_P	AH26	RS422/485 TX 数据发送

找到管脚后再约束文件添加管脚约束：

----- 通道0.约束 -----

```
set_property PACKAGE_PIN AE28 [get_ports {RE_422[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {RE_422[0]}]
```

```
set_property PACKAGE_PIN AF28 [get_ports {DE_422[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {DE_422[0]}]
```


```
set_property PACKAGE_PIN AH26 [get_ports {Scl[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {Scl[0]}]
```

```
set_property PACKAGE_PIN AF26 [get_ports {Sda[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {Sda[0]}]
```


约束之后就可以通过控制四个单端信号来控制数据采集；

3.2 PCIe XDMA 核配置信息

PCIe 链路驱动依靠 Xilinx 官方 IP 核 XDMA 完成 PCIe 底层通信，本数据采集系统连接 4 条 line，速度等级为 5 GT/s，输入参考时钟 100MHz，输出 125MHz 的 AXI 总线时钟，传输数据宽度为 128bit，使用 AXI_M 传输 DMA 数据，启用 Bypass 接口供 PC 配置 FPGA 寄存器，详细如下图




BARS 选项卡勾选 Bypass 通道，其余默认：



3.3 Block Design 设计说明

使用 Block Design 将 XDMA 输出的 AXI_M DMA 传输总线连接到 BRAM，另一接口引出到 FPGA 逻辑控制数据写入，AXI_Bypass 传输总线经过 AXI 控制器输出 BRAM 读写端口直接由 FPGA 逻辑控制，未连接真正的存储地址：



数据传输通过逻辑写入 BRAM 写满发起中断 PC 直接读走，逻辑无需直接控制 AXI 接口，只需要控制与 PC 交互的中断信号就可以实现高效传输；

通过监控 BRAM_PORTA_0 来配置各个寄存器和功能，具体功能模块参考“2.0 模块实现基本功能”

4. 核心模块详解

4.1 SSI_top 顶层模块

功能描述

系统顶层整合模块，负责子模块例化、信号路由、数据打包、时钟、复位管理和

管理 PCIe 通信和数据流调度。

关键接口

接口类型	接口名	功能描述
输入	Pcie_rstn_in	PCIe 复位信号（低有效）
输入	Pcie_refclkp/Pcie_refclkn	PCIe 参考时钟（100MHz 差分）
输入 / 输出	Pcie_rxp/Pcie_txp	PCIe 接收 / 发送差分信号（X4）
输出	ScI[S_CHANNEL-1:0]	SSI 通道时钟信号
输出	Cs_n[S_CHANNEL-1:0]	SSI 通道片选信号（低有效）
输入	Sda[S_CHANNEL-1:0]	SSI 通道数据接收信号
输出	Led0	PCIe 链路状态指示灯（高有效 = 链路建立）

核心逻辑

- 时钟处理：差分参考时钟转单端（IBUFDS_GTE2）、PLL 生成 100MHz 时基时钟
- 复位同步：多级复位同步，避免亚稳态（rr_rst）
- 数据打包：采集数据 + 时基 + 通道标识 + CRC + 状态位，生成 128bit 传输帧
- 中断控制：汇总各通道中断请求，生成 PCIe 中断信号（usr_irq_req）

4.2 配置寄存器模块（cfg_reg_ctrl）

功能描述

接收主机通过 PCIe 下发的配置命令，解析后输出各模块的控制参数，同时提供寄存器读写接口供主机查询状态。

关键参数输出

参数名	功能描述	配置方式
data_acq_en	通道采集使能 (每 bit 对应 1 路通道)	主机写地址 0x00 (启动) /0x10 (停止)
single_sample	单次采样深度 (中断触发阈值)	主机写地址 0x50 (17bit 数据)
RX_SIZE	数据分辨率 (8-24bit)	主机写地址 0x80 (8bit 数据)
Scl_ctrl	SSI 时钟速率控制 (3bit)	主机写地址 0x70 (3bit 数据)
cs_en	SSI 片选使能全局控制	主机写地址 0x60 (0 = 禁用, 1 = 启用)
clear_int_en	中断清除信号	主机写地址 0x40 (1 = 清除)

寄存器映射表 (关键地址)

地址	参数名	功能描述	配置方式
0x00	只写	通道启动命令	低 8bit: 通道号 (0-S_CHANNEL-1)
0x10	只写	通道停止命令	低 8bit: 通道号 (0-S_CHANNEL-1)
0x20	读写	全局启停控制	低 8bit: 0 = 停止所有通道, 1 = 启动所有通道
0x30	只读	乒乓缓冲状态	低 S_CHANNEL bit: 每 bit 对应通道缓冲状态
0x40	只写	清中断命令	1 = 清除所有通道中断

0x50	读写	单次采样深度	[16:0]: 采样点数 (1-32768)
0x60	读写	片选全局使能	0 = 禁用, 1 = 启用
0x70	读写	SSI 时钟速率控制	[2:0]: 0=7.5MHz, 1=5MHz, 2=2.5MHz 等
0x80	读写	数据分辨率	[7:0]: 8-24 (实际有效范围)

4.3 单通道采集模块 (unipath_data_collection)

功能描述

单通道数据采集核心模块，负责 SSI 协议解析、数据校验、BRAM 写入控制、乒乓缓冲切换。

核心逻辑

- SSI 数据接收：例化 SSI_interface 模块，接收传感器数据并同步
- CRC 校验：对接收数据进行 CRC6 校验，校验失败则置位 error 信号
- BRAM 写控制：根据采样深度和乒乓状态，生成 BRAM 写地址(ch_waddr)、写数据(ch_wdata)、写使能(ch_wen)
- 中断触发：当采样点数达到 single_sample 时，生成通道中断请求(irq_req)
- 乒乓缓冲：接收 clear_int_en 信号，切换 ping_pang_sel，避免数据覆盖

4.4 SSI 接口模块 (SSI_interface)

功能描述

SSI 物理层接口模块，实现 SSI 协议的时钟生成、数据接收、状态机控制。

关键特性

- 时钟生成：根据 Scl_ctrl 参数生成不同速率的 Scl 时钟（0.625KHz-7.5MHz）
- 状态机：IDLE（空闲）→ START（拉低片选）→ RX_RDAT（数据接收）→ TP_WIAT（死区）
- 数据同步：对 Sda 信号进行 3 级同步，避免 metastability
- 分辨率适配：支持 8-24bit 数据宽度，根据 RX_SIZE 参数调整接收位数

5. 技术规格附录

5.1 SSI 时钟速率对应表

SSI 时钟控制由主机发送命令修改 Scl_ctrl 寄存器的值控制

Scl_ctrl	时钟频率	CNT_MAX	适用场景
0	7.5MHz	150	高速采集（短距离传感器）
1	5MHz	200	通用场景（默认配置）
2	2.5MHz	400	中速采集（中等距离）
3	1.25MHz	800	低速采集（长距离传感器）
4	62.5KHz	1600	超低速采集（高稳定性需求）

主机控制直接向对应地址写入数值完成配置：

5.2 传输数据格式

5.2.1 传输数据包格式（128 位）

系统将采集到的数据经过校验组合等操作，最后上传值上位机的数据结构如下

127	...	97	96	...	93	92	91	90	...	85	84	...	80	79	...	64
无效位			通道标识			wr	er	CRC			预留			时基		
63																0
数据																

数据协议图

Wr: 警告位是当采集数据中的状态信息有异常时置 1（状态信息来自原始 SSI 数据格式）；

Er: 错误位是当采集数据 CRC 校验失败时置 1，此时数据不可靠，建议丢掉当前数据；

CRC 数据范围: 移除 CRC 和无效位, ({cnt_with, warning, error, 预留位, time_base, befor_data}) 共 91 位最高位先移入多项式；

CRC 多项式: X^6+X+1 , 最高位先移入多项式。

通道标识 (cnt_with)

4'b0001: 通道 0 数据


4'b0010: 通道 1 数据

4'b0011: 通道 2 数据

4'b0100: 通道 3 数据

Note1: 时基信号从板卡启动开始计时，16bit 循环自加；数字每增加 1，对应时间增加 10ns。

5.2.2 原始 SSI 数据格式



位 0-13 :14 位角度数据 D[13:0]

位 14-17 :4 位磁场状态数据 Mg[3:0]

位 18-23 :6 位 CRC 校验码 CRC[5:0]

Mg[3:0] 磁场状态真值表如下:

Mg[1:0]	状态	Mg[2]	状态	Mg[3]	状态
0	正常	0	正常	0	正常
1	磁场过强	1	旋钮被按压	1	超速
2	磁场太弱				
3	-				

CRC 数据范围: D[13:0] 和Mg[3:0]总共18位, D[13]是最高有效位, Mg[0]最低有效位。

CRC 多项式: X^6+X+1 , 最高位先移入多项式。

5.3 通道地址映射

5.3.1 各通道地址分配

每个通道包含两个 32KB 缓冲区, 共计 64KB 地址空间, 程序设计最大通道为 4, 每个通道分配的地址如下如图

```
/* **** */
//          地址分配与计算(分配4通道实际以S_CHANNEL为准)
/* **** */
localparam OFFSET_CH0 = 'h0 ;           //0-FFFF
localparam OFFSET_CH1 = 'h10000;       //10000-1FFFF
localparam OFFSET_CH2 = 'h20000;       //20000-2FFFF
localparam OFFSET_CH3 = 'h30000;       //30000-3FFFF
localparam MAX_LOCAL_ADDR = 'hFFFF;    //单通道最大本地地址(64KB==65536字节)
```

通道 0: 0-FFFF

通道 1: 10000-1FFFF

通道 2: 20000-2FFFF

通道 3: 30000-3FFFF

每个通道最大地址空间为 65536 字节

5.3.2 乒乓操作

采集模块采集的是数据流, 也就是固定时间生成数据, 但 DMA 传输采用的基于 BRAM 地址映射的传输方式一块块传输, 为防止一块数据写满上位机来不及读导致的数据丢失, 故采用两块 BRAM 一起操作, 降低丢数据的风险;

每个通道的乒乓操作相互独立, 64KB 地址空间分为 A、B 两块缓存块, 所有通道同时采集, 上电所有通道都从基地址开始, 等采集使能有效, 从基地址开始写入

两块 BRAM 其实是一块 BRAM 的两片地址分开来控制

乒乓操作使用了一个中断通道和一个指示信号完成了两个缓冲区的写满中断, PC 只需要执行: 接收到中断-->读完一块-->清中断-->收到中断-->读另一块-->清中断.....

以此类推

6. 调试与诊断

6.1 采集启动流程

6.1.1 上电初始化

系统上电，FPGA 加载程序完成

PCIe 链路建立（Led0 熄灭表示链路正常）

各模块复位完成，进入空闲状态（data_acq_en=0，cs_en=0）

6.1.2 参数配置（主机侧操作）

配置数据分辨率：写寄存器 0x80，设置 RX_SIZE（如 0x18=24bit）

配置采样率：写寄存器 0x70，设置 Scl_ctrl（如 0x01=5MHz）

配置单次采样深度：写寄存器 0x50，设置 single_sample（如 0x000=2048 点）

启用片选：写寄存器 0x60，设置为 0x01（cs_en=1）

6.1.3 启动采集

单通道启动：写寄存器 0x00，低 8bit 写入通道号（如 0x00 = 通道 0，0x01 = 通道 1）

全局启动：写寄存器 0x20，低 8bit 写入 0x01（所有通道同时启动）

采集状态：数据_acq_en 置 1，SSI_interface 开始接收传感器数据，数据存入 BRAM

6.1.4 数据读取

中断触发：当通道采样点数达到 single_sample 时，系统产生 PCIe 中断

主机响应：主机接收到中断后，通过 PCIe 读取 BRAM 中的数据（通道 0 地址范围 0x0000-0xFFFF，通道 1=0x10000-0x1FFFF 等）

清中断与缓冲切换：主机读取完成后，写寄存器 0x40（clear_int_en=1），通道乒乓缓冲切换，准备下次采集

6.1.5 停止采集

单通道停止：写寄存器 0x10，低 8bit 写入通道号

全局停止：写寄存器 0x20，低 8bit 写入 0x00

禁用片选：写寄存器 0x60，设置为 0x00（可选）

6.2 常见问题排查

6.2.1 PCIe 链路无法建立

检查参考时钟质量

验证复位信号时序

确认 PCIe 插槽连接

6.2.2 数据采集异常

检查 SSI 时钟配置

验证 CRC 校验结果

确认缓冲区地址范围

6.2.3 中断无法触发

确认采集使能信号

检查采样深度配置

验证中断清除机制