

FPGA 串口远程固件更新系统说明文档

V1.0

目录

FPGA 远程固件更新系统 - 串口协议说明文档 V1.0 1

一、系统概述 3

二、串口基础配置 3

三、串口传输协议详解 3

 3.1 固件数据包协议 (Uart_pack_rx_top) 4

 3.2 控制命令包协议 (Uart_Cmd_Resp) 4

 3.3 总线仲裁机制 6

四、典型通信流程 6

六、注意事项 7

一、系统概述

这是一个基于 Xilinx 7 系列 FPGA 的远程固件更新方案，通过 UART 串口 接收固件数据，写入 SPI Flash (S25FL256S)，最后通过 ICAPE2 原语 触发热启动加载新固件。

主要模块

模块	功能
Remote_Update_Top	顶层模块，协调各子模块
Uart_pack_rx_top	固件数据包接收（大包，4KB/包）
Uart_Cmd_Resp	命令接收与响应（小包，4-8 字节）
Spi_Flash_Ctrl	SPI Flash 读写控制
Uart_TR_Top	底层串口收发

二、串口基础配置

参数	默认值	说明
波特率	1,000,000 bps (1Mbps)	可配置，支持高速传输
数据位	8 位	标准配置
停止位	1 位	标准配置
校验	无校验 (可配置)	0=无校验, 1=奇校验, 2=偶校验
流控	无	纯软件协议流控

三、串口传输协议详解

系统通过同一个串口传输两种数据：

- 固件数据包（大包）：传输实际的 FPGA 比特流文件
- 控制命令包（小包）：查询状态、设置参数、触发热启动

两种包通过包头区分，接收模块自动分流。

3.1 固件数据包协议 (Uart_pack_rx_top)

用于传输实际的固件数据，每包固定 4096 字节。

包格式 (11 字节包头 + 4096 字节数据 + 1 字节 CRC)

字段	字节数	内容	说明
包头标识	2	0x55 0xAA	先收 0x55，再收 0xAA
包序号	2	Frm_Nmb	从 0 开始递增，用于顺序校验
数据长度	2	总长度	上位机提供，文件传输需要的总包数
数据 payload	4096	固件数据	实际写入 Flash 的内容
CRC 校验	1	CRC8	简单异或校验：仅异或数据

接收流程

IDLE → 检测到 0x55AA → NUMB(核对包序号) → LEN(读长度)

→ DATA(接收 4096 字节入 FIFO) → EOF(等待 CRC) → OVER(通知取数)

错误处理

- 包序号错误：进入 ERROR 状态，丢弃数据，返回错误标志
- CRC 校验失败：同上
- 超时 (10us 内未收到 CRC)：同上

3.2 控制命令包协议 (Uart_Cmd_Resp)

用于系统控制，与固件包共用串口但互斥（固件接收期间不处理命令）。

发送命令包格式 (主机→FPGA)

格式一：无数据命令 (4 字节，CMD = 0x01 / 0x02)

字节位置	Byte0	Byte1	Byte2	Byte3
内容	0xAA	0x55	CMD	~CMD
说明	包头 1	包头 2	指令	指令取反校验

格式二：带数据命令 (8 字节，CMD = 0x03 / 0x04) **

字节位置	Byte0	Byte1	Byte2	Byte3	Byte4	Byte5	Byte6	Byte7
内容	0xAA	0x55	CMD	D0	D1	D2	D3	CRC8

说明	包头 1	包头 2	指令	32 位参数 最高字节 (MSB)	32 位参数 次高字节	32 位参数 次低字节	32 位参数 最低字节 (LSB)	Byte0 ~ Byte6 逐字节 XOR
----	------	------	----	-------------------------	----------------	----------------	-------------------------	-----------------------------

命令含义 (CMD)

CMD	格式	参数含义	功能说明
0x01	无数据	无	读当前状态和版本号
0x02	无数据	无	手动触发热启动
0x03	4 字节数据	写入初始地址	设置固件写入起始地址
0x04	4 字节数据	跳转目标地址	设置热启动跳转地址

响应包格式

命令 0x01

CMD=0x01 状态查询响应 (11 字节)										
Byte0	Byte1	Byte2	Byte3	Byte4	Byte5	Byte6	Byte7	Byte8	Byte9	Byte10
0xAA	0x55	0x01(CMD)	State	版本号			预留			CRC8
包头 1	包头 2	命令回显	状态字节	主版本号	次版本号	修订版本号				逐字节 XOR

State 字节各位定义:

bit	含义
1:0	工作状态: `00`=空闲 `01`=写 Flash `10`=回读校验 `11`=热启动中
2	上次更新成功标志 (收到最后一包写完置 1, 新一轮写入开始清 0)
3	错误标志 (接收出错置 1, 新一轮写入开始清 0)
7:4	预留, 填 0

CMD=0x02/0x03/0x04 ACK 响应

字节位置	Byte0	Byte1	Byte2	Byte3	Byte4
内容	0xAA	0x55	CMD	ACK	CRC8
说明	包头 1	包头 2	指令	5A=成功, FF=失败	

地址保护机制

- 默认写入地址：0x0060_0000（6MB 偏移，避开比特流头部）
 - 允许范围：0x0060_0000 ~ 0x1FFF_FFFF
 - 越界地址被拒绝，返回 ACK=0xFF
-

3.3 总线仲裁机制

固件包回包 vs 命令回包 优先级：

$Tx_Wrreq = pkg_Tx_Wrreq ? pkg_Tx_Wrreq : cmd_Tx_Wrreq;$

$Tx_Wdata = pkg_Tx_Wrreq ? pkg_Tx_Wdata : cmd_Tx_Wdata;$

规则：固件包回包优先，命令回包次之。固件数据接收期间（Rx_Busy=1），命令接收状态机被强制复位。

四、典型通信流程

场景 1：查询版本

主机发送：AA 55 01 FE

FPGA 返回：AA 55 01 00 1A 03 18 00 00 00 [CRC]

(状态=0, 版本=26.03.24)

场景 2：设置写入地址为 0x0080_0000

主机发送：AA 55 03 00 80 00 00 [CRC]

(D0-D3 = 00 80 00 00, 大端序)

FPGA 返回：AA 55 03 5A [CRC] (成功)

或：AA 55 03 FF [CRC] (地址越界失败)

场景 3：传输固件（假设 100KB = 25 包）

主机发送：[包 0: 55 AA 00 00 10 00 + 4096 字节数据 + CRC]

FPGA 返回：[55 AA 00 00 5A + 4096 字节数据 + CRC] (确认包 0)

主机发送: [包 1: 55 AA 01 00 10 00 + 4096 字节数据 + CRC]

FPGA 返回: [55 AA 01 00 5A +4096 字节数据 +CRC] (确认包 1)

... 直到包 24 (last_pack=1)

FPGA 内部: 写入完成 → 延迟 2ms → 自动热启动

或主机发: AA 55 02 FD (手动触发热启动)

六、注意事项

1. 波特率匹配: 主机与 FPGA 波特率必须一致, 默认 1Mbps
 2. 包大小固定: 固件包必须严格 4096 字节, 不可变
 3. 顺序传输: 包序号必须从 0 开始连续递增, 不支持乱序
 4. 地址对齐: Flash 写入地址建议 4KB 对齐 (与包大小一致)
 5. 热启动风险: 0x02 命令会立即重启 FPGA, 确保当前无关键任务
 6. 擦除模式: 起始地址<64KB 时用 Sector 擦除(4KB), $\geq 64\text{KB}$ 时用 Block 擦除(64KB)
-