

基于 XDMA 的多通道 SSI 数据采集系 统说明文档

文档版本: V3.1 日期: 2026-06-29 适用范围: 系统说明、软件开发、联调测试与
交付验收

目录

基于 XDMA 的多通道 SSI 数据采集系统说明文档.....	1
第 1 章 文档总则	4
1.1 文档目的与适用范围.....	4
1.2 术语与缩略语定义.....	4
1.3 修订记录.....	5
第 2 章 系统概述	6
2.1 项目背景与功能定位.....	6
2.2 核心能力与技术特性.....	6
2.3 典型应用场景.....	6
2.4 关键性能指标.....	6
第 3 章 系统总体架构	8
3.1 系统组成与分层结构.....	8
3.2 端到端数据流向.....	8
3.3 软硬件交互模型.....	9
3.4 关键技术选型说明.....	9
第 4 章 SSI 采集接口设计	10
4.1 接口信号定义.....	10
4.2 物理层电平与方向控制.....	10
4.3 时钟配置档位说明.....	10
4.4 采样时序与工作流程.....	10
4.5 接收位宽与数据映射规则.....	11
4.6 异常检测与状态标志.....	11
第 5 章 数据格式协议	12
5.1 数据包基本单位与字节序.....	12
5.2 128bit 数据包字段全定义.....	12
5.3 运行状态字段位详解.....	13
5.4 帧计数与时间基规则.....	13
5.5 角度值换算公式.....	13
第 6 章 DDR 缓冲区与数据搬运	14
6.1 DDR 地址空间整体规划.....	14
6.2 单通道缓冲区划分规则.....	14
6.3 Ping/Pang 双缓冲机制.....	14
6.4 前级 FIFO 缓存设计.....	15
6.5 多通道仲裁策略.....	15
6.6 DataMover 写入执行流程.....	15
第 7 章 中断机制与交互流程	16
7.1 中断源与中断含义.....	16
7.2 中断产生与释放规则.....	16
7.3 完整采集交互时序.....	16
7.4 中断间隔估算方法.....	16
7.5 待处理队列与溢出保护机制.....	16
第 8 章 寄存器映射	18
8.1 寄存器访问说明.....	18

8.2	配置类寄存器.....	18
8.3	状态类寄存器.....	18
8.4	计数与调试类寄存器.....	18
8.5	寄存器地址速查表.....	18
第 9 章	上位机软件开发指南	21
9.1	驱动与设备节点说明.....	21
9.2	开发环境与依赖.....	21
9.3	设备枚举与节点访问方法.....	21
9.4	软件主流程设计.....	21
9.5	采集启停操作步骤.....	21
9.6	中断等待与数据读取流程.....	21
9.7	数据解析实现说明.....	21
9.8	异常处理与重试机制.....	22
第 10 章	调试与异常排查	23
10.1	关键状态观测点.....	23
10.2	丢帧问题排查路径.....	23
10.3	中断异常排查路径.....	23
10.4	数据错误排查路径.....	24
10.5	常用调试工具与方法.....	24
第 11 章	测试与验收	25
11.1	仿真验证说明.....	25
11.2	性能与稳定性测试.....	25
11.3	交付物清单.....	27
第 12 章	使用约束与注意事项	28
12.1	硬件使用约束.....	28
12.2	软件操作注意事项.....	28
12.3	已知限制与后续规划.....	28
附录 A	寄存器地址位定义速查表.....	29
附录 B	DDR 地址计算示例	29

第 1 章 文档总则

1.1 文档目的与适用范围

本文档用于说明基于 XDMA 的多通道 SSI 数据采集系统的组成、工作原理、接口协议、数据格式、DDR 缓冲区组织、中断交互、寄存器映射和上位机软件开发方法。文档适用于系统集成、软件开发、板级联调、现场测试和交付验收。

本文档说明对象为当前 FPGA 工程实现的系统行为。涉及寄存器地址、数据包字段、DDR 地址空间和中断流程的内容，应作为软件开发和测试验证的主要依据。

1.2 术语与缩略语定义

术语	说明
SSI	Synchronous Serial Interface，同步串行接口，本系统用于连接位置或角度类传感器。
XDMA	Xilinx DMA/Bridge Subsystem for PCI Express，用于 FPGA 与主机之间的 PCIe 通信。
C2H	Card to Host，板卡到主机方向的数据传输通道。
Bypass	XDMA 提供的寄存器访问通道，主机通过该通道读写 FPGA 控制与状态寄存器。
DataMover	Xilinx AXI DataMover IP，本系统使用 S2MM 通道将采集数据写入 DDR3。
Ping/Pang	双缓冲区机制。一个 bank 正在写入时，另一个已完成 bank 可供上位机读取。
IRQ_DEPTH	中断累计深度。每个使能通道在当前 bank 累计达到该字节数后参与本轮完成判断。

DMA_DEPTH	单次 DataMover 写入深度。每次仲裁到通道后，向 DDR 写入的字节数。
-----------	--

1.3 修订记录

版本	日期	说明
V3.0	2026-06-28	依据系统目录重新整理，形成完整系统说明、协议说明、寄存器说明、软件开发指南和测试验收章节。
V3.1	2026-06-29	依据当前 FPGA RTL 重新校准寄存器映射、调试状态说明，并补充板卡 LED 状态指示说明。

第 2 章 系统概述

2.1 项目背景与功能定位

本系统用于多通道 SSI 传感器数据采集。FPGA 负责输出 SSI 时钟与片选信号、接收串行数据、完成数据打包、写入 DDR3 缓冲区，并通过 XDMA 中断通知上位机读取数据。

系统定位为面向连续采集场景的数据采集与传输平台。与以片上 BRAM 为主的短缓存方案相比，本系统通过 DDR3 提供更大的缓存空间，并通过按缓冲区完成触发中断的方式降低主机中断处理压力。

2.2 核心能力与技术特性

系统支持最多 8 路 SSI 通道并行采集。各通道具有独立 SSI 接收逻辑和前级 FIFO，通道数据统一由仲裁模块写入 DDR3。

数据以 128 bit 为基本存储单位，数据包中包含采样数据、时间基、运行状态、通道号和帧计数，便于上位机进行数据解析、连续性检查和异常定位。

DDR3 按通道划分地址空间，每通道采用 ping/pang 双缓冲区。硬件写入一个 bank 的同时，上位机可以读取另一个已完成 bank。

系统通过 XDMA 提供三类主机接口：bypass 寄存器访问、C2H 数据读取和 event_0 中断事件。

2.3 典型应用场景

系统适用于多路 SSI 传感器同步采集、角度/位置类信号采集、长时间连续数据记录、上位机实时显示和离线数据分析等场景。

在典型应用中，FPGA 按固定时钟周期循环采样 SSI 设备，上位机在中断到来后批量读取 DDR 缓冲区，并将数据用于显示、保存或后续分析。

2.4 关键性能指标

指标	说明
通道数量	最多 8 路 SSI 通道。

数据包宽度	128 bit, 16 字节对齐存储。
SSI 时钟档位	2 MHz、1.25 MHz、1 MHz、800 kHz、500 kHz。
接收位宽	由 RX_SIZE 配置，当前角度数据使用低 17 bit。
DDR 通道空间	每通道 2 MB，其中 ping/pang 各 1 MB。
默认中断深度	0x8000 字节，对应每通道每 bank 2048 个数据包。
PCIe/XDMA	PCIe 2.5 GT/s, X4; XDMA AXI 数据宽度 64 bit。
DataMover	S2MM 方向启用，AXI/AXIS 数据宽度 128 bit。

第 3 章 系统总体架构

3.1 系统组成与分层结构

系统由物理接口层、采集处理层、缓存搬运层、PCIe 通信层和上位机软件层组成。总体结构建议结合图 3-1 阅读。




图 3-1 系统总体结构图

物理接口层完成 RS422/SSI 信号连接。采集处理层完成 SSI 时钟生成、片选控制、串行数据接收和数据包封装。缓存搬运层完成 FIFO 缓冲、通道仲裁和 DDR3 写入。PCIe 通信层通过 XDMA 向主机提供寄存器、数据和中断通道。上位机软件层完成配置、读取、解析、显示和保存。

3.2 端到端数据流向

端到端数据流向如下：

SSI 传感器 → RS422/SSI 接口 → SSI 接收模块 → 128 bit 数据包 → 通道 FIFO → 多通道仲裁 → DataMover S2MM → DDR3 通道 bank → XDMA C2H → 上位机解析与保存。

数据从 SSI 设备进入 FPGA 后，先按通道打包，再由仲裁模块写入 DDR3。上位机不直接读取 FIFO，而是在中断到来后从 DDR3 中读取已完成缓冲区。

3.3 软硬件交互模型

软件通过寄存器配置硬件采集参数，包括通道使能、片选使能、SSI 时钟、接收位宽、单次 DMA 深度和中断累计深度。硬件根据配置执行采集和写 DDR 操作。

硬件在完成一个 DDR bank 后发出用户中断。软件收到中断后读取完成缓冲区状态，读取对应 DDR 地址的数据，完成解析和保存后写清中断寄存器释放缓冲区。

3.4 关键技术选型说明

系统使用 DDR3 作为主数据缓存，适合连续采集和大块数据传输。每通道前级 FIFO 用于隔离 SSI 采集时序和 DDR 写入时序。DataMover 用于将 AXI-Stream 数据写入 DDR3，减少自定义 AXI 写控制复杂度。XDMA 用于提供标准 PCIe 通信接口，便于 Windows 上位机访问。

第 4 章 SSI 采集接口设计

4.1 接口信号定义

每个 SSI 通道包含 Scl、Cs_n 和 Sda 三类主要信号。Scl 为 FPGA 输出的 SSI 时钟，Cs_n 为低有效片选，Sda 为传感器返回的串行数据。

通道编号为 CH0 至 CH7。通道使能由 DATA_ACQ_EN 寄存器控制，bit0 对应 CH0，bit7 对应 CH7。

4.2 物理层电平与方向控制

系统通过 RS422 接口进行差分信号传输。FPGA 逻辑固定接收方向和发送方向控制，使 SSI 时钟输出和数据接收链路保持在工作状态。

物理层方向控制在正常采集过程中不需要上位机动态配置。上位机主要通过片选使能、时钟档位、接收位宽和通道使能控制采集行为。

4.3 时钟配置档位说明

SSI 时钟由 SCL_CTRL 配置。当前 FPGA 程序支持 5 个档位。

SCL_CTRL	SSI 时钟	说明
0	2 MHz	高速采集档位。
1	1.25 MHz	默认回退档位。
2	1 MHz	常用中速档位。
3	800 kHz	低速稳定档位。
4	500 kHz	最低速档位。

4.4 采样时序与工作流程

一次 SSI 采样由空闲、启动、数据接收和帧间等待组成。空闲时，SSI 时钟保持高电平，片选保持无效。当通道使能且片选总使能有效后，模块拉低片选并输出 SSI 时钟。

数据接收阶段，FPGA 在 SSI 时钟下降沿采样串行数据。接收位数达到 RX_SIZE 后，当前帧接收完成。随后模块进入约 20 us 的帧间等待时间，等待结束后进入下一次采样。

4.5 接收位宽与数据映射规则

RX_SIZE 决定每次 SSI 采样接收的 bit 数。接收数据移入 64 bit 寄存器后，当前系统将低 17 bit 作为角度数据写入数据包低位，其余高位填 0。

上位机解析时应按配置位宽对采样数据取有效位，并按满量程 360° 换算角度。

4.6 异常检测与状态标志

每个通道在写入数据包时带有预警位和错误位。预警位表示通道 FIFO 接近高水位。错误位表示该通道曾经发生 FIFO 满，导致有效采样数据未能写入 FIFO。

系统还提供全局丢帧计数，用于记录所有通道发生 FIFO 满导致采样丢失的次数。测试时可结合帧计数、错误位和丢帧计数判断采集是否连续。

第 5 章 数据格式协议

5.1 数据包基本单位与字节序

DDR3 中的数据以 128 bit 为基本单位，即每 16 字节为一个数据包。上位机读取后按小端格式解析，低地址 8 字节为采样数据，高地址 8 字节为状态、通道和帧计数等附加信息。

5.2 128bit 数据包字段全定义

位范围	字段	说明
127:96	帧计数	每通道独立递增，用于检查数据连续性。
95:92	通道号	标识数据来源通道，取值 0 至 7。
91	预警位	通道 FIFO 接近高水位时置位。
90	错误位	通道曾发生 FIFO 满导致采样丢失后置位。
89:84	校验保留位	当前填 0，预留给后续校验字段。
83:80	运行状态	记录待处理缓冲区、当前 bank 和队列状态。
79:64	时间基	16 bit 时间计数，自然回绕。
63:0	采样数据	低 17 bit 为 SSI 角度数据，其余位填 0。

127-96	95-92	91	90	84-89	83-80	79-64
帧计数	通道号	警告	错误	预留	运行状态	时间戳
63-0						
SSI 原始采样数据						

5.3 运行状态字段位详解

运行状态字段为 4 bit，用于记录数据写入 DDR 时系统缓冲区状态。最低位表示是否存在待上位机处理的缓冲区；第 1 位表示待处理缓冲区数量是否达到 2 个；第 2 位表示当前正在写入的 DDR bank；最高位表示待处理队列是否已满。

该字段主要用于离线分析和异常定位。上位机实时读取数据时，应以完成缓冲区寄存器返回的 bank 为准，不应仅根据数据包中的当前写入 bank 推断读取地址。

5.4 帧计数与时间基规则

帧计数在每个通道内部独立递增。只要该通道完成一次有效 SSI 采样并成功写入 FIFO，帧计数加 1。若帧计数不连续，需要结合 FIFO 满状态、错误位和丢帧计数判断是否发生采样丢失。

时间基为 16 bit 计数值，随通道采集逻辑运行递增，并随数据包写入 DDR。时间基用于辅助判断相邻采样的时间关系。

5.5 角度值换算公式

角度值按接收位宽进行满量程换算：

$$\text{角度值} = \text{原始角度码} \times 360^\circ / 2^{\text{接收位宽}}$$

当接收位宽为 17 bit 时，满量程码值为 131072，角度分辨率约为 0.002746582°。

第 6 章 DDR 缓冲区与数据搬运

6.1 DDR 地址空间整体规划

DDR3 地址空间按通道划分。每个通道分配 2 MB，内部划分为 ping bank 和 pang bank，每个 bank 1 MB。

6.2 单通道缓冲区划分规则

通道	通道空间	Ping Bank	Pang Bank
CH0	0x000000 - 0x1FFFFFFF	0x000000 - 0x0FFFFFFF	0x100000 - 0x1FFFFFFF
CH1	0x200000 - 0x3FFFFFFF	0x200000 - 0x2FFFFFFF	0x300000 - 0x3FFFFFFF
CH2	0x400000 - 0x5FFFFFFF	0x400000 - 0x4FFFFFFF	0x500000 - 0x5FFFFFFF
CH3	0x600000 - 0x7FFFFFFF	0x600000 - 0x6FFFFFFF	0x700000 - 0x7FFFFFFF
CH4	0x800000 - 0x9FFFFFFF	0x800000 - 0x8FFFFFFF	0x900000 - 0x9FFFFFFF
CH5	0xA00000 - 0xBFFFFFFF	0xA00000 - 0xAFFFFFFF	0xB00000 - 0xBFFFFFFF
CH6	0xC00000 - 0xDFFFFFFF	0xC00000 - 0xCFFFFFFF	0xD00000 - 0xDFFFFFFF
CH7	0xE00000 - 0xFFFFFFFF	0xE00000 - 0xEFFFFFFF	0xF00000 - 0xFFFFFFFF

6.3 Ping/Pang 双缓冲机制

硬件在当前 bank 中写入采集数据。当所有使能通道在该 bank 中累计达到中断深度后，当前 bank 被标记为已完成，硬件切换到另一个 bank 继续采集写入。

上位机读取已完成 bank 的同时，FPGA 可以继续写入另一个 bank。上位机读取哪个 bank 必须以完成缓冲区寄存器为准。

6.4 前级 FIFO 缓存设计

每个 SSI 通道具有独立 FIFO。FIFO 输入为 128 bit 数据包，输出连接多通道仲裁模块。FIFO 的作用是隔离 SSI 采集节奏与 DDR 写入节奏，避免短时 DDR 写入等待直接影响 SSI 采集。

当 FIFO 接近高水位时，数据包预警位置位。当 FIFO 已满且新的 SSI 采样数据到达时，该采样无法写入 FIFO，系统记录丢帧事件。

6.5 多通道仲裁策略

多通道仲裁模块按通道号轮询。当前通道使能、尚未完成本轮写入且 FIFO 中数据量满足单次 DMA 搬运深度时，仲裁模块选择该通道发起一次 DataMover 写入。

某通道在当前 bank 中累计写入达到中断深度后，该通道标记为本轮完成。所有使能通道都完成后，系统切换 bank 并触发中断。

6.6 DataMover 写入执行流程

仲裁模块生成 DataMover S2MM 命令，命令中包含 DDR 写入地址和本次写入字节数。随后仲裁模块从对应通道 FIFO 读取数据，通过 AXI-Stream 接口送入 DataMover。

DataMover 完成写入后返回状态。正常完成时，系统更新写地址、块计数和本轮完成状态；错误完成时，系统记录 S2MM 错误状态，并通过状态寄存器和中断流程通知上位机。

第 7 章 中断机制与交互流程

7.1 中断源与中断含义

系统使用 XDMA 用户中断作为上位机通知机制。中断事件通过 event_0 节点传递给上位机。一次中断表示存在已完成 DDR bank 等待读取，或系统出现 S2MM 写入错误。

7.2 中断产生与释放规则

所有使能通道在当前 bank 中均达到 IRQ_DEPTH 后，硬件记录已完成 bank，并触发中断。XDMA 中断确认只表示主机收到中断，不表示缓冲区已经处理完成。

上位机完成 DDR 数据读取、解析和保存后，应写 CLEAR_INT=1 释放一个待处理缓冲区。硬件收到清中断请求后，待处理计数减 1，并允许后续已完成缓冲区继续上报。

7.3 完整采集交互时序

完整交互流程如下：

1. 上位机写配置寄存器，设置 SSI 参数、DMA 深度、中断深度和通道使能。
2. FPGA 开始采集 SSI 数据，并持续写入当前 DDR bank。
3. 当前 bank 完成后，FPGA 触发 XDMA 用户中断。
4. 上位机从 event_0 收到事件，读取 COMPLETED_BANK。
5. 上位机按通道号和 bank 号计算 DDR 地址，并通过 c2h_0 读取数据。
6. 上位机完成解析和保存后写 CLEAR_INT。
7. FPGA 释放一个待处理缓冲区，并继续后续采集流程。

7.4 中断间隔估算方法

中断间隔主要由中断深度和 SSI 单点采样周期决定：

$$\text{中断间隔} \approx (\text{IRQ_DEPTH} / 16) \times (\text{RX_SIZE} \times \text{SSI 时钟周期} + 20 \text{ us})$$

以 RX_SIZE=17、IRQ_DEPTH=0x8000 为例，每个通道每个 completed bank 包含 2048 个数据包。理论中断间隔约为：2 MHz 时 58 ms，1.25 MHz 时 69 ms，1 MHz 时 76 ms，800 kHz 时 85 ms，500 kHz 时 111 ms。

7.5 待处理队列与溢出保护机制

硬件内部保留待处理缓冲区计数，用于记录已经完成但尚未由上位机释放的 bank。待处理队列最多记录两个缓冲区。当队列已满时，硬件停止继续发起新的 DDR 写入，避免覆盖未处理数据。

如果上位机长时间不释放缓冲区，通道 FIFO 可能继续累积数据。当 FIFO 满且新的 SSI 采样数据到达时，系统记录丢帧事件，并在数据包错误位和丢帧计数中体现。

第 8 章 寄存器映射

8.1 寄存器访问说明

寄存器通过 XDMA bypass 通道访问。当前 FPGA 程序的 bypass 寄存器读写数据宽度为 32 bit，寄存器地址按 16 字节对齐。软件进行寄存器读写时，应按 32 bit 有效数据处理。

8.2 配置类寄存器

配置类寄存器用于控制采集启停、片选、SSI 时钟、接收位宽、DMA 深度和中断深度。配置建议在采集启动前完成，采集过程中修改参数应先停止采集。

8.3 状态类寄存器

状态类寄存器用于读取完成 bank、DDR 初始化、DDR 时钟锁定、FIFO 满、S2MM 错误和系统错误计数。上位机在启动前应确认 DDR 初始化和时钟锁定状态正常；中断到来后应读取完成 bank 决定 DDR 读取地址。

8.4 计数与调试类寄存器

计数与调试类寄存器包括 S2MM 写地址、S2MM 块计数、S2MM 最近状态、中断状态和全局丢帧计数。调试时可结合这些寄存器判断 DDR 写入是否推进、中断是否被释放、软件处理是否滞后以及是否发生采样丢失。

8.5 寄存器地址速查表

地址	名称	说明
0x000	DATA_ACQ_EN	通道采集使能。
0x010	CLEAR_INT	释放一个待处理缓冲区。
0x020	CS_EN	SSI 片选总使能。
0x030	SCL_CTRL	SSI 时钟档位。

0x040	RX_SIZE	SSI 接收位宽。
0x050	DMA_DEPTH	单次 DDR 写入深度。
0x060	IRQ_DEPTH	中断累计深度。
0x100	BANK_SEL	缓冲区状态，返回当前 bank 及是否存在待处理缓冲区。
0x110	SYS_STATUS	系统状态。
0x120	LOST_FRAME_COUNT	全局丢帧计数。
0x130	FPGA_VERSION	FPGA 版本号。

SYS_STATUS 用于快速确认系统基础运行条件。bit0 表示 DDR 初始化完成，bit1 表示 DDR 时钟锁定，bit2 表示至少一个通道 FIFO 满，bit3 表示 DataMover S2MM 最近一次返回错误状态。

BANK_SEL 和 COMPLETED_BANK 的返回格式一致。bit0 为 bank 号，bit1 表示存在待处理缓冲区。上位机收到中断后应读取 COMPLETED_BANK，并以 bit0 作为 DDR 读取 bank 号。

IRQ_STATUS 用于中断和缓冲区队列调试，主要位定义如下。

位号	含义	说明
bit0	DDR 初始化完成	DDR 初始化完成标志
bit1	DDR 时钟锁定	DDR 时钟锁定标志。
bit2	FIFO 满状态	FIFO 溢出/满状态汇总

bit3	S2MM 写 DDR 错误	DataMover 写 DDR 错误
bit4	有完成数据	有一块 ping/pang 数据等待上位机读取
bit5	当前完成 bank	0=ping, 1=pang
bit7:6	等待处理数量	0=无数据, 1=有一块待处理, 2=两块都待处理
bit8	队列满	溢出警告位, 队列满但未被上位机读取
bit9	中断处理中	1=FPGA 认为当前有中断等待上位机处理
bit31:10	保留	固定 0

第 9 章 上位机软件开发指南

9.1 驱动与设备节点说明

上位机通过 XDMA 驱动访问 FPGA。主要节点包括 bypass、c2h_0 和 event_0。其中 bypass 用于寄存器读写，c2h_0 用于 DDR 数据读取，event_0 用于等待用户中断。

9.2 开发环境与依赖

上位机软件可在 Windows 环境下开发，使用 XDMA 驱动提供的设备节点进行文件式访问。寄存器访问、数据读取和事件等待均可通过标准 Win32 文件操作接口实现。

9.3 设备枚举与节点访问方法

软件首先通过 XDMA 设备接口 GUID 枚举设备路径，然后在设备路径下打开 bypass、c2h_0 和 event_0 节点。寄存器和数据读取前应设置文件指针到目标地址。

9.4 软件主流程设计

软件主流程包括设备连接、参数配置、采集启动、中断等待、DDR 数据读取、数据解析显示、数据保存和采集停止。中断等待建议放在独立线程中执行，避免阻塞界面刷新。

9.5 采集启停操作步骤

启动采集前，软件先写 DATA_ACQ_EN=0，确保硬件处于停止状态；随后写入 RX_SIZE、DMA_DEPTH、IRQ_DEPTH、SCL_CTRL 和 CS_EN；最后写入通道使能 mask 启动采集。

停止采集时，软件写 DATA_ACQ_EN=0。硬件检测到采集停止后，会复位采集相关状态。

9.6 中断等待与数据读取流程

采集启动后，软件阻塞读取 event_0。收到事件后，读取 COMPLETED_BANK，计算每个使能通道的 DDR 起始地址，并从 c2h_0 读取 IRQ_DEPTH 字节数据。

所有数据读取、解析和保存完成后，软件写 CLEAR_INT=1，释放一个待处理缓冲区。

9.7 数据解析实现说明

软件应按每 16 字节解析一个数据包。低 64 bit 为采样数据，高 64 bit 依次包含时间基、运行状态、校验保留位、错误位、预警位、通道号和帧计数。

9.8 异常处理与重试机制

如果读取到 S2MM 错误状态，应停止采集并重新初始化采集流程。如果 FIFO 满或丢帧计数增加，应检查上位机读取和保存耗时、清中断时机、SSI 时钟配置和中断深度配置。

如果中断不再到来，应检查 IRQ_STATUS 中的待处理队列状态、清中断状态和用户中断请求状态。

第 10 章 调试与异常排查

10.1 关键状态观测点

关键状态包括 DDR 初始化完成、DDR 时钟锁定、FIFO 满状态、S2MM 最近状态、S2MM 块计数、中断状态、完成 bank 和全局丢帧计数。

板卡 LED 可作为现场快速判断手段。LED 指示直接来自 FPGA 顶层状态信号，可用于确认 PCIe 链路、中断请求以及当前 DDR bank 切换状态。

LED 位号	对应信号	状态含义
LED0	user_lnk_up	PCIe 用户链路状态指示。熄灭表示 PCIe 链路已建立，点亮表示链路未建立或 XDMA 未进入可用状态。
LED1	$\sim$ usr_irq_req_r	用户中断请求反相指示。熄灭表示当前未保持用户中断请求，点亮表示 FPGA 正在保持用户中断请求，等待主机响应或清中断流程释放。
LED2	$\sim$ arb_ping_pang_sel	DDR 双缓冲 bank 选择反相指示。该灯随 ping/pang bank 切换而变化，可用于观察采集过程中缓冲区是否持续轮转。
LED7:3	固定值 1	当前逻辑中固定熄灭，未承载动态调试状态。

10.2 丢帧问题排查路径

出现帧计数跳变或丢帧计数增加时，应首先检查 FIFO 满状态和数据包错误位。如果 FIFO 满状态置位，说明上位机处理速度、DDR 写入速度或采集速率之间存在压力不匹配。

10.3 中断异常排查路径

中断异常包括中断不触发、中断只触发一次或清中断后不继续。排查时应读取 IRQ_STATUS，确认是否存在待处理缓冲区、队列是否已满、清中断是否生效以及用户中断请求是否被主机确认。

10.4 数据错误排查路径

数据错误应从通道号、帧计数、时间基、错误位和采样值范围几个方向排查。通道号错误通常与地址或解析流程有关；帧计数不连续通常与 FIFO 满或主机处理滞后有关；采样值异常应检查 SSI 时钟、接收位宽和物理连接。


10.5 常用调试工具与方法

常用调试方法包括读取 bypass 状态寄存器、观察上位机中断日志、保存 DDR 原始二进制数据、离线解析数据包、使用示波器观察 SSI 时钟和片选、通过 Vivado ILA 观察内部状态。


第 11 章 测试与验收

11.1 仿真实验验证说明

下面的仿真图片，只展示基本的数据流向 ddr 的流程



测试单次写 ddr 深度为 0x100 字节，换算等于 16 个数据，故每 0x10 触发一次 S2MM 写



S2MM 写操作触发之后会分成通道数量次传输，分别将各个通道的数据写入 ddr 对应地址，图中仿真的双通道采集，触发地址 0x0 与 0x200000 的传输，每次传输 0x10 个数据：



中断触发深度设置为 0x400 字节，等于单次 DMA 传输的 4 倍，仿真每 4 次触发一次中断，与设计效果一致；

11.2 性能与稳定性测试


本系统经过多次大于 8 小时连续采集, 未出现异常如图



采集时长：9:09:35



采集时长：8:17:04



采集时长: 6:33:46

11.3 交付物清单

序号	交付物	内容说明
1	FPGA 工程源码	XDMA_SSI Vivado 工程，包括 RTL 源码、Block Design、XDC 约束、IP 配置文件等
2	FPGA 可编程文件	最终验证通过的 bitstream 文件，用于板卡下载或固化
3	上位机软件源码	Windows 上位机工程源码
4	上位机可执行程序	编译后的上位机运行程序及必要依赖文件
5	系统说明文档	当前这份《XDMA_SSI 系统说明文档》，包含系统架构、SSI 接口、数据协议、DDR 缓冲区、中断机制、寄存器映射、上位机开发说明、调试说明等内容
6	寄存器映射表	独立寄存器地址及位定义表，用于软件开发、联调和维护查询
7	测试记录	板级功能测试、稳定性测试记录，包括约 8 小时连续采集测试结果、异常观察情况和结论
8	使用说明与注意事项	软件运行环境、驱动安装要求、启动/停止采集流程、常见异常处理方法等

第 12 章 使用约束与注意事项

12.1 硬件使用约束

系统运行前应确认 PCIe 链路正常、DDR 初始化完成、DDR 时钟锁定、SSI 物理连接可靠。SSI 时钟档位应与传感器和线缆条件匹配。

12.2 软件操作注意事项

软件应在启动采集前完成参数配置。收到中断后，应先读取完成 bank，再读取 DDR 数据，最后写清中断。不得在数据尚未读取和保存完成前释放缓冲区。

12.3 已知限制与后续规划

当前数据包中校验字段为预留字段，未作为有效 CRC 校验使用。后续可根据项目需要扩展 CRC 校验、数据保存格式、异常统计和更细粒度的通道状态寄存器。

附录 A 寄存器地址位定义速查表

寄存器地址速查见第 8 章。详细位定义可结合寄存器映射表使用。

附录 B DDR 地址计算示例

DDR 读取地址计算公式如下：

$$\text{读取地址} = \text{通道号} \times 0x0020_0000 + \text{bank} \times 0x0010_0000$$

例如 CH3 的 pang bank 起始地址为： $3 \times 0x0020_0000 + 1 \times 0x0010_0000 = 0x0070_0000$ 。