Proyecto Final de CLP

Implementacion de un Filtro Digital FIR pasa bajo

.UBAfiuba FACULTAD DE INGENIFRÍA

Introducción


- El filtro FIR se implementa básicamente mediante el uso de Flip-Flops tipo D, multiplicadores y sumadores con signo.
- Un bloque básico incluye un registro de N bits(retardo), un multiplicador y un sumador.
- La declaración de generación en VHDL se usa para generar el diseño completo usando el bloque básico.
- El código VHDL para el filtro FIR de paso bajo es:

EL codigo tiene dos componentes:

- Registro de Nbits(retardo con flip flop D).
- Filtro: contiene multiplicadores y sumadores.

Estructura de Filtro a diseñar

Entrada de Señal



Salida de Señal Filtrada

Filtros de Respuesta al Impulso Finita (FIR: Finite Impulse Response)

- Filtro de orden 10.
- Coeficientes bk son enteros con signo de 8bits.
- En la expresión siguiente N es el orden del filtro, b_k es el número de coeficientes del filtro.

$$y_n = \sum_{k=0}^{N-1} b_k x(n-k)$$

Vhdl del Registro

```
Library IEEE;
USE IEEE.Std_logic_1164.all;
entity N bit Reg is
generic ( input width : integer :=8 );
         port(
               D : in std_logic_vector(input_width-1 downto 0);
               Q : out std_logic_vector(input_width-1 downto 0);
             Clk : in std_logic;
           reset : in std_logic
 end N bit Reg;
architecture Behavioral of N_bit_Reg is
   begin
      process(Clk,reset)
        begin
             if (reset = '1') then
                  0 <= (others => 'θ');
          elsif ( rising_edge(Clk) ) then
                  0 <= D:
        end if:
      end process;
 end Behavioral;
```

Vhdl del filtro

```
entity FIR RI is
generic (
           input width : integer :=8 :-- para configurar el ancho de la entrada
          output width : integer :=16 ; -- para configurar el ancho de salida
           coef width
                       : integer :=8 :-- para configurar el ancho del coeficiente
                        : integer :=11 ;-- para configurar el orden del filtro
           tap
                        : integer :=0 -- log2(tap)+1
          guard
          );
  port(
          Din: in std_logic_vector(input_width-1 downto 0); -- entrada de la señal a filtrar
          Clk: in std logic;
                                                             -- Clock
         reset: in std logic;
                                                             -- Reset
          Dout: out std_logic_vector(output width-1 downto 0)-- salida de la señal filtrada
       );
end;
architecture FIR RI arg of FIR RI is
--Se llama al componente Registro de N bits (que es un retardo de la señal de entrada entre etapas)
 component N bit Reg
    generic ( input width: integer:=8);
          port(
                D :in std_logic_vector(input_width-1 downto 0);
                0 :out std logic vector(input width-1 downto 0);
              Clk :in std logic;
             reset :in std_logic
                );
end component;
```


Declaraciones

```
-Se declara un tipo de variable para los coeficientes-
type Coeficient type is array (1 to tap) of std_logic_vector(coef_width-1 downto 0);
                                  -Coeficientes del filtro--
constant coeficient: coeficient_type := (X"F1",X"F3",X"07",X"26",X"42",X"4E",X"42",X"26",X"07",X"F3",X"F1");
      -Se declaran tipos de variable para el multiplicador, sumador y para la señales de entrada entre etapas-
       shift req type is array (0 to tap-1) of std logic vector(input width-1 downto 0);
type
signal shift reg : shift reg type;
                     is array (0 to tap-1) of std_logic_vector(input width+coef width-1 downto 0);
type
       mult type
signal mult : mult type;
                     is array (0 to tap-1) of std_logic_vector(input_width+coef width-1 downto 0);
type
       ADD type
signal ADD: ADD type;
```


Generate para las distintas etapas

```
-Aqui se implementa la cantidad de etapas del filtro mediante un GENERATE--
       GEN FIR:
      for i in 0 to tap-2 generate
          begin
--Unidad del retardo de N Bits. Aqui le asigno las señales a los distintos puertos
                N_bit_Reg_unit : N_bit_Reg generic map (input_width => 8)
                          port map (
                                      Clk => Clk.
                                    reset => reset.
                                        D => shift reg(i),
                                        0 => shift reg(i+1)
                                    ):
--Aca implemento una multiplicacion segun la estructura del Filtro Digital
                mult(i+1) <= shift_reg(i+1)*coeficient(i+2);
--Aca implemento una suma segun la estructura del Filtro Digital
                ADD(i+1) \le ADD(i) + mult(i+1);
```


Esquematico del Filtro Completo




Zoom del Filtro Completo(Entrada)




Zoom del Filtro Completo(Salida)




Esquema de VIO-Filtro-ILA



Conexion Remota a la Placa



ILA esperando el Trigger



iiiMUCHAS GRACIAS!!!