**TD 3 SUPPLEMENTAIRE**

**Exercice 1 ( It priorité+ROM)**

Soit une machine disposant d’un système d’interruptions hiérarchisé avec 4 niveaux. Les niveaux sont répartis comme suit:

1. **Niveau 0** (le plus prioritaire) : 2 causes.
2. **Niveau 1** : 4 causes utilisées par 4 contrôleurs d'E/S.
3. **Niveau 2** : 2 causes.
4. **Niveau 3** (le moins prioritaire) : 4 causes.

1- Faire un schéma détaillé du système d’It.

2- La reconnaissance du niveau d’interruption le plus prioritaire se fait directement par un circuit CRN: le numéro du niveau le plus prioritaire est directement donné à l’UC par le circuit CRN (figure 1). Faire la table de vérité et le schéma du circuit CRN.

Cicrcuit

CRN

S0

S1

Signal "Sortie Active"

N0

N1

N2

N3

Figure 1: CRN - Circuit de Reconnaissance des Niveaux

**Exercice 2 DMA\_Supp**

On désire copier un fichier depuis une disquette sur un disque dur. Ce fichier est divisé en deux emplacements sur la disquette:

* 256 octets sur le secteur 5 de la piste 3;
* 256 octets sur le secteur 4 de la piste 10.

Le transfert passera par la mémoire centrale, dans une zone contiguë qui commence à l'adresse 5000. Sur le disque, ce fichier sera divisé en trois emplacements:

* 128 octets sur le secteur 8 de la piste 7.
* 256 octets sur le secteur 6 de la piste 12;
* 128 octets sur le secteur 15 de la piste 18.

Les codes opérations des différentes commandes sont les suivants:

000: SEEK (Recherche Piste) ; 001: READ (lecture secteur); 010 : WRITE (Ecriture Secteur);

La disquette a le numéro "0" et disque dur le numéro "1".

**Question:**

Ecrire le programme des commandes d'entrées/sorties (commandes canal) qui effectue **toutes les commandes nécessaires au transfert, en utilisant uniquement la feuille jointe au sujet pour répondre à cet exercice.**

**Exercice 3 (Daisy Chain)**

Soit un calculateur disposant d’un système d’interruption hiérarchisé. La reconnaissance du niveau d’interruption se fait à l’aide d’une cellule Daisy-Chain **modifiée**.

Sur chaque cellule Daisy-Chain, on peut connecter 4 entrées d'interruptions générées par des contrôleurs d'Entrées/Sorties. Le fonctionnement de cette cellule Daisy-Chain est le suivant :

A la réception d’un signal d’interruption, l’UC envoie un signal d’acquittement **égal à "0".** Lorsqu’une cellule reçoit le signal d’acquittement, trois cas de figure se présentent :

* Si elle a envoyé un signal d’It, et que le signal d’acquittement en entrée est égal à **"0"**, alors c’est elle qui est la plus prioritaire. Elle met le numéro du contrôleur le plus prioritaire qui a envoyé un signal d'interruption, sur le bus et positionne le signal d’acquittement en sortie à **"1";**
* Si elle a envoyé un signal d'It, mais que le signal d'acquittement en entrée est égal à **"1"**, alors il y a une cellule plus prioritaire qui a envoyé un signal d'It. Rien ne se passe, et le signal d'acquittement en sortie reste à **"1"**.
* Si elle n'a pas envoyé de signal d'It, alors elle laisse passer le signal d'acquittement en entrée tel qu'il est vers la sortie (s'il est à **"1"**, il reste à **"1"**, et s'il est à **"0"**, il reste à **"0"**).

Questions:

**1.** Donner le schéma interne détaillé de la cellule Daisy-Chain modifiée décrite plus haut.

**2.** Montrer sur un schéma, la connexion de cellules Daisy-Chain modifiées avec l'UC pour gérer les interruptions de 16 contrôleurs d'entrées/sorties..

***Sol\_Ex1***

|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| **N0** | **N1** | **N2** | **N3** |  | **S** | **S1** | **S0** |
| 0 | 0 | 0 | 0 |  | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 |  | 1 | 1 | 1 |
| 0 | 0 | 1 | 0 |  | 1 | 1 | 0 |
| 0 | 0 | 1 | 1 |  | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 |  | 1 | 0 | 1 |
| 0 | 1 | 0 | 1 |  | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |  | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 |  | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 |  | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 |  | 1 | 0 | 0 |
| 1 | 0 | 1 | 0 |  | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 |  | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 |  | 1 | 0 | 0 |
| 1 | 1 | 0 | 1 |  | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 |  | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |  | 1 | 0 | 0 |

**Schéma d’un encodeur de priorité**

Peut être réalisé avec une **ROM**, une PAL ou même avec une logique combinatoire.

**Solution Ex2 :**

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| Code de la commande | N° Périph | Adr mémoire | Nombre d'octets | N°Piste | N°Secteur |
| 000 | 0 | - | - | 3 | - |
| 001 | 0 | 5000 | 256 | - | 5 |
| 000 | 0 | - | - | 10 | - |
| 001 | 0 | 5256 | 256 | - | 4 |
|  |  |  |  |  |  |
| 000 | 1 | - | - | 7 | - |
| 010 | 1 | 5000 | 128 | - | 8 |
| 000 | 1 | - | - | 12 | - |
| 010 | 1 | 5128 | 256 | - | 6 |
| 000 | 1 | - | - | 18 | - |
| 010 | 1 | 5384 | 128 | - | 15 |

**Solution EX3 :**

1. **Table de vérité de la Sortie Acquittement:**

|  |  |  |
| --- | --- | --- |
| **Entrée Ack** | **Bascule d'It** | **Sortie Ack** |
| 0 | 0 | 0 |
| **0** | **1** | **1** |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

**Sortie Ack= Entrée Ack *OR*  Bascule d'It**

Schéma interne d'une cellule Daisy-Chain modifiée:

Signal d'It : INT

Entrée Ack :PI

Sortie Ack : PO

Signaux d'It en Entrée

Numéro du niveau d'It

le plus prioritaire (Adr IRQ : VAD)

Encodeur de Priorité

S

S0

S1

Bascule

D'It

1. **Connexion de cellules Daisy-Chain modifiées avec l'UC**

Bus d'adresses du processeur

**UC**

Sortie Ack

INTACK

Contrôleurs 0-3

Signal d'It

Entrée

Ack :PI

Sortie

Ack :PO

Numéro du

niveau d'It :Adr IRQ

Cellule 0

Contrôleurs 13-15

Signal d'It (INT)

Entrée

Ack :PI3

Sortie

Ack :PO3

Numéro du

niveau d'It : Adr IRQ

Cellule 3

**Daisy Chain (résumé cours : utile pour l’exercice 3))**

****