## Checklist

Design Stage	Description	Fin	Comment
Software (/SW)	Your program (none)	у	我們使用 HW5 由助教提供的權重 值、測資,故省略這一部分。
RTL implementation (/RTL)	Source file <verilog (*.v)="" file=""></verilog>	у	檔案已放在/RTL/hdl內
	Simulation file <testbench (*.v)="" mist.txt="" ncverilog.log,=""></testbench>	у	檔案已放在/RTL/sim內 2.請在misc.txt描述哪些檔案需要加入模擬(或是自己寫好filelist),並且解釋testbench如何模擬你的功能
	nLint <nlint.rep></nlint.rep>	у	檔案已在/RTL內
Synthesis (/SYN)	<pre>DC &lt; netlist (*.v), synthesis scripts(*.tcl), synthesis log(*.log), reports(*.rep), misc.txt&gt;</pre>	у	netlist檔案請放在/SYN/netlist內2.其餘檔案請放在/SYN內2.請記得附上timing, power, area的 report3.請在misc.txt中描述設定 constrain的原因以及合成的策略
	ICC <netlist (*.log),="" (*.rep)="" (*.rep),="" (*.sdf)="" (*.v),="" delay="" drc&lvs="" log="" p&r="" reports="" results=""></netlist>	у	1.netlist檔案請放在/APR/netlist內 2.其餘檔案請放在/APR內 3.請記得附上timing, power, area的 report 4. 請在misc.txt中描述設定 constrain的原因以及P&R的策略
P&R (/APR)	Post-Simulation < testbench (*.v) ncverilog.log>		1.檔案請放在/APR/posim內
	Power Analysis <pt_power.rep, scripts(*.tcl)=""></pt_power.rep,>		1.檔案請放在/APR/PT內
G07_Checklist.pdf			
G07_finalproject.pdf			

## **Software Usage**

我們使用 HW5 由助教提供的權重值、測資,故省略這一部分。

## Project path

u10306xxxx/IClab/FinalProject\_v3

## **Filetree**

```
hdl: 放置RTL檔案
```

Our\_top.v 最後完成電路的top module

nlint.f用於nLint驗證的filelist

CONV\_HDL/: 放置 CONV 硬體的資料夾

conv\_top.v

bias\_sel.v

conv\_control.v

data\_reg.v

fsm.v

multiply\_compare.v

quantize.v

FC\_HDL/: 放置 FC 硬體的資料夾

fc\_top.v

fc\_controller.v

fc\_data\_reg.v

fc\_multiplier\_accumulator.v

fc\_quantize.v

sim: 放置模擬的檔案

bmp/: 放置測試的 5 張 MNIST 照片

golden/: 放 5 張測試照片的每層 feature map 值(00~04)

sram\_model/:放置三種 sram\_model

test\_\*.v: 測試的 script 本身,可單獨測試 conv, fc,也可以測試全體 top & 2\_set

run\_\*.f: include 所有 run 時需要的檔案和執行指令

syn: 放置 DC 處理的檔案

icc: 放置 P&R 的檔案