## Checklist

Design Stage	Description	Fin	Comment
Software (/SW)	Your program (none)	у	我們使用 HW5 由助教提供的權重 值、測資,故省略這一部分。
RTL implementation (/RTL)	Source file <verilog (*.v)="" file=""></verilog>	у	檔案已放在/RTL/hdl內
	Simulation file <testbench (*.v)<br="">ncverilog.log, mist.txt&gt;</testbench>	у	檔案已放在/RTL/sim內 misc.txt 詳述該如何進行模   擬 & 為何能驗證我們的正   確性
	nLint <nlint.rep></nlint.rep>	n	檔案已在/RTL內
Synthesis (/SYN)	DC < netlist (*.v), synthesis scripts(*.tcl), synthesis log(*.log), reports(*.rep), misc.txt>	n	netlist檔案已放在/SYN/netlist內 其餘檔案請放在/SYN內 請記得附上timing, power, area 的 report 請在misc.txt中描述設定 constrain的原因以及合成的策 略
	ICC <netlist (*.log),="" (*.rep)="" (*.rep),="" (*.sdf)="" (*.v),="" delay="" drc&lvs="" log="" p&r="" reports="" results=""></netlist>	у	l.netlist檔案請放在/APR/ netlist內 2. 其餘檔案請放在/ APR內 3.請記得附上timing, power, area的 report  4. 請在misc.txt中描述設定 constrain的原因以及P&R的策略
P&R (/APR)	Post-Simulation < testbench (*.v) ncverilog.log>		1. 檔案請放在/APR/posim內
	Power Analysis <pt_power.rep, scripts(*.tcl)=""></pt_power.rep,>		1.檔案請放在/APR/PT內
G07_Checklist.pdf			

## **Software Usage**

我們使用 HW5 由助教提供的權重值、測資,故省略這一部分。

## Project path

u10306xxxx/IClab/Lenet Accelerator

## **Filetree**

hdl: 放置RTL檔案Our\_top.v 最後完成電路的top module nlint.f用於nLint驗證的filelist CONV\_HDL/: 放置 CONV 硬體的資料夾

conv\_top.v bias\_sel.v conv\_control.v data\_reg.v fsm.v multiply\_compare.v quantize.v

FC\_HDL/: 放置 FC 硬體的資料夾 fc\_top.v

fc\_controller.v fc\_data\_reg.v fc\_multiplier\_accumulator.v fc\_quantize.v

sim: 放置模擬的檔案bmp/: 放置測試的 5 張 MNIST 照片golden/: 放 5 張 測試照片的每層 feature map 值(00~04)

sram\_model/:放置三種 sram\_model

test\_\*.v: 測試的 script 本身,可單獨測試 conv, fc,也可以測試全體 top & 2\_set run\_\*.f: include 所有 run 時需要的檔案和執行指令

syn: 放置 DC 處理的檔案 icc: 放置 P&R 的檔案