

3. FPGA project


GitHub URL: <https://github.com/Chia-Yu-Kuo/FPGA-Project>

(1) Elliptic-curve cryptography


甲、摘要

ECC 是一種非對稱密碼學。對非對稱加密算法利用公鑰(Public Key)，對明文(Plain text)進行加密產生密文(Cipher text)，再利用私鑰(Private Key)對密文進行解密，產生明文。而 ECC 是一種基於橢圓取線上取利散點進行運算的密碼學，其安全性能更高且處理速度更快，在我們的加解密過程中，會需要用的橢圓取線上的點加法與標量乘法運算。


ECC 演算法主要可由 point addition 及 point double，這兩個計算過程中會遇到要求 mod 的反函數，而由於加密都是大數運算，所以會一直用到 modulus 運算。




圖一、非對稱加密流程



圖二、橢圓曲線方程式



圖三、point add 運算




圖四、point doubling 運算


乙、想法

i. Architecture:


PL 端電路將其劃分為 Controller, ALU 及 BRAM 三塊，其中 Controller 會接收 GPIO 從 PS 端接收指令，來進行產生公鑰及加解密。而 ALU 由 ADD_DOUBLE、INV_MOD、MUL64 及 MOD 所組成。Bram 則是 PS 端透過 Bram Controller 輸入金鑰資訊。



圖五、系統方塊圖



圖六、Controller 架構




圖七、ALU 架構

ii. Algorithm

由於 ALU 內部是對大數的點做投射，但礙於硬體有限制，因此必須設計一套適合運算大數的電路。此外由於電路會非常龐大，因此會一直用 Resource sharing 搭配 Handshake 機制來實現 ECC 電路。


ADD_DOUBLE: 將 ADD、SUB、DOUBLE 三者演算法做比較可發現其硬體部分可以共用，為了節省資源，將可共用的電路提出，並利用 Controller 控制來區分 mode。




圖八、ADD、SUB、DOUBLE 運作

MUL64: 由於大數的乘法器是非常沒效率的，而且面積相對也會隨 bits 數增加而指數成長，因此我們將 64*64 的動作拆成四組 32*32，但是所使用的 FPGA 版提供 DSP 的

最大 bit 數為 18bits，因此又將每組 32*32 拆成四組 16*16。



圖九、乘法器 Area 隨 bits 數增加而指數成長



圖十、拆解乘法器原理

MOD: 原先是利用多級除法器取餘數實作 mod，後來利用 pre-division + shift 可快速做出 mod 運算。

$$a \% q = a - \left\lfloor \frac{a}{q} \right\rfloor \cdot q = a - \left\lfloor \frac{a \times \frac{2^k}{q}}{2^k} \right\rfloor \cdot q$$

圖十一、MOD by pre-division + shift

INV_MOD: 利用費馬小定理將原先必須用方程式才能解的問題改成函式，再利用模冪求指數的 mod 運算。

費馬小定理 (英語：Fermat's little theorem) 是數論中的一個定理。假如 a 是一個整數， p 是一個質數，那麼 $a^p - a$ 是 p 的倍數，可以表示為

$$a^p \equiv a \pmod{p}$$

如果 a 不是 p 的倍數，這個定理也可以寫成更加常用的一種形式

$$a^{p-1} \equiv 1 \pmod{p} \text{ [1][註 1]}$$

圖十二、費馬小定理

模冪 (英語：modular exponentiation) 是一種對模進行的冪運算，在計算機科學，尤其是公開密鑰加密方面有一定用途。


模冪運算是指求整數 b 的 e 次方 b^e 被正整數 m 所除得到的餘數 c 的過程，可用數學符號表示為 $c = b^e \bmod m$ 。由 c 的定義可得 $0 \leq c < m$ 。

例如，給定 $b = 5$ ， $e = 3$ 和 $m = 13$ ， $5^3 = 125$ 被13除得的餘數 $c = 8$ 。


圖十三、模冪

最後利用 Block design 搭建好電路後利用 embedded C 在 Vitis IDE 上控制 PS 端來驗證電路。

iii. 結果



圖十四、Block design



Resource	Utilization	Available	Utilization %
LUT	7684	53200	14.44
LUTRAM	658	17400	3.78
FF	8465	106400	7.96
BRAM	14.50	140	10.36
DSP	4	220	1.82
IO	1	125	0.80
MMCM	1	4	25.00

圖十五十六、FPGA 硬體使用率


```
Please choose operation
(1: generate key, 2: encrypt, 3: decrypt)
mode is 3

Please input private key k : (in hex)
k is 66

Please input encrypted data C1x : (in hex)
C1x is 586ce3a67803a04d

Please input encrypted data C1y : (in hex)
C1y is 5bf5cf683216ee70

Please input encrypted data C2x : (in hex)
C2x is 58269077f58dab89

Please input encrypted data C2y : (in hex)
C2y is 4ed1cc5e6f278f73
Decrypted message :
Mx = bcf2249014e0131 (in hex)
My = 6767caa0dba7aad2 (in hex)
```

圖二一、解密過程