二、作品集 (挑選代表作品報告,其餘皆放在 GitHub)

1. 個人專題-Direct Convolution CNN accelerator


GitHub URL: https://github.com/Chia-Yu-Kuo/Graduation-Project-AI-Accelerator

甲、摘要


由於傳統 CPU 不擅於特定功能的運算,造成耗時及耗能等缺點。因此設計一款可於嵌入式裝置的 Convolution CNN accelerator,提高 data reuse rate 使得降低 Off-chip DRAM access,以及建立 Memory Hierarchy 的 On-chip buffers,能使加速捲積運算的同時,也可大幅降低能源上的使用。而其中選用 Direct Convolution 的型式而非 Matrix-Matrix-Multiplication 的原因是由於要 implement 的 FPGA (PYNQ-Z2) 硬體資源有限,大量 memory 空間會是一項棘手問題,但缺點是 Flexibility 和 Scalability 低。

乙、想法

整體系統因為要在 FPGA 上面運行,因此 Off-chip DRAM 是透過 PS 端傳入模擬,而 Global Memory 透過 FPGA 上的 BRAM 做模擬(頻 寬因此受限,若做 ASIC design 或使用 CDMA 能提高 Bandwidth 可大幅提速)。礙於完成 CNN 加速電路就把 PYNQ-Z2 資源耗盡,因此模型後半部 MLP 也 share CNN 電路進行分類。




圖一、系統架構




圖二、Data flow diagram

i. 採用 Row Stationary(Multiple fmap+Muliple weight+Multiple channel)來使在 register file 中 data reuse 最大化。




圖三、PE array 採用 RS 設計

ii. 採用 Short-lived intermediate results 技術設計 PE 及 PE_vec, 來對 memory 優化。




圖四、PE_vec 及 PE 架構

iii. 採用 1D Multicast NOC 來降低 FPGA BRAM 頻寬太低所造成的影響。



圖五、Network on chip 用 1D Multicast 設計


iv. 採用 Ping-Pong-buffering SRAM 設計減緩計算與傳輸重疊。



圖六、Ofmap buffer 用 Double-buffering 設計


v. 平行化使 PE utilization 在 CONV2 layer 提高,不會受到 input size 因 Downsample 縮小而 PE underutilized。

丙、實體化



Layer	(type)	Output	Shape	Param #
conv2d	(Conv2D)	(None,	28, 28, 8)	80
max_po)	oling2d (MaxPooling2D	(None,	. 14, 14, 8)	
conv2d	_1 (Conv2D)	(None,	12, 12, 16)	1168
max_po 2D)	oling2d_1 (MaxPooling	(None,		
flatte	n (Flatten)	(None,	576)	
dense	(Dense)	(None,	126)	72702
dense	1 (Dense)	(None,	10)	1270

圖七八九、將訓練好的模型參數萃取出來




圖十、AOC Block design


丁、結果

i. Accuracy and Time cost

軟體端測試是將 tensorflow、keras 安裝到 FPGA 的 ubuntu 中,用純 CPU 去跟電路做比較;硬體端則是透過 PYNQ-z2 的 SD card 當 OS 用 python 測試電路。




圖十一十二、可發現 SW 與 HW 測試的準確度差不多




圖十三十四、可看出 AOC 比 FPGA 純 CPU 快 10 倍左右

ii. Power consumption



圖十五、AOC power consumption

iii. HW Cost



LUI		34073		5	53200		04.00	
LUTRAM			608		17400		3.4	
FF		17908			106400		16.83	
BRAM			59.50		140		42.50	
DSP		196			220		89.09	
10		-1			125		0.80	
MMCM			100	1		4		25.00
FF - BRAM -	3%	17%	_	13%			89%	
IO - MMCM -	1%		25%					
0		25	5 .	50	7	5	100	
				Utiliz	ation (%)			


Available

Utilization %

Resource Utilization

圖十六十七、AOC 在 FPGA 上硬體使用資源

iv. Roofline model



圖十八、分析設計加速器於 Roofline model 中所遇到的限制