


(12) Flash Memory Controller

甲、摘要

設計一快閃記憶體控制電路可依主控端的指令對快閃記憶體進行讀寫。



圖一、系統方塊圖


乙、想法

主控端會發送指令來進行讀寫，但最多可讀寫一頁，若跨頁須重新給予讀寫指令。



圖二、Host 端指令格式

而快閃記憶體容量為 256Kb，有 512 個 page，且每頁有 512 個 byte。快閃記憶體陣列分為 128 block，每個 block 內有 4 個 page，且每頁又可分為 1st Half Page Register 及 2nd Half Page Register。其中快閃記憶體的位址是由 8 位元的 F_IO 來多次傳輸，可減少腳位數，由於 256K 位元組需要 18 條位址，因此使用 F_IO 需要 3 個週期來分別輸入 Column address 與 Row address 如圖三。



	F_IO[7]	F_IO[6]	F_IO[5]	F_IO[4]	F_IO[3]	F_IO[2]	F_IO[1]	F_IO[0]	
1 st cycle	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀	欄位址
2 nd cycle	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	列位址(頁位址)
3 rd cycle	L	L	L	L	L	L	L	A ₁₇	

註：1. A₈ 是經由指令 00H 或 01H 來指定為 "Low" 或 "High"。

指令 00h (Read)：定義起始位址在前半頁 (1st Half Page Register)

指令 01h (Read)：定義起始位址在後半頁 (2nd Half Page Register)

2. "L" 是指要設定為 "Low"。


3. 當輸入位址的週期數比所需位址的還多時，快閃記憶體會忽略多餘的位址。

圖三、快閃記憶體結構

而快閃記憶體的動作是經由將指令(圖四)寫入其內部的暫存器來進行之，並配合圖五流程圖進行讀寫動作。

功能	指令 1	指令 2	忙碌時可使用
重置(Reset)	FFh		○
讀取(Read)	00h/01h		
寫入(Write)	80h	10h	

圖四、快閃記憶體之指令集



圖五、動作流程圖

丙、結果

```

Loading snapshot worklib.test:v ..... Done
*Verdi* Loading libsscore_xcelium171.so
xcelium> source /usr/cad/cadence/XCELIUM/XCELIUM_22.03.003/tools/xcelium/files/xmsimrc
xcelium> run
Command # 1: Write, A_flash = 12345H, A_memory = 00H, Length = 110.
Command # 2: Read, A_flash = 12345H, A_memory = 0aH, Length = 111.
-----
Internal Memory check successfully!
-----PASS-----
Simulation complete via $finish(1) at time 47202 NS + 0
./testfixture.v:155          #2 $finish;

```

圖六、成功讀寫快閃記憶體且達等級 A