

Báo cáo Lab 12

Vũ Hoàng Việt - 20225777


Assigment 1:




- Cache Hit Rate là 75%. Do mỗi lần Cache miss xảy ra, 1 khối gồm 4 kí tự được lấy vào trong cache. Đoạn code truy cập các chỉ số của mảng theo thứ tự mà các phần tử được lưu trong bộ nhớ. Nên với mỗi lần cache miss xảy ra, lấy 1 block về thì 3 lần sau ta sẽ có cache hit (do phần tử ở cùng 1 block với phần tử bị cache miss). Vì vậy tỉ lê sẽ là ¾ (75%)
- Tương tự như cách giải thích trên, khi kích thước khối là 8, ta sẽ có tỉ lệ Cache Hit là 87.5% (xấp xỉ 7/8). Khi kích thước khối là 2 thì tỉ lệ Cache Hit là 50% (1/2).
- Thử chạy trên máy:
 - Kích thước khối: 8




Kích thước khối: 2



- → Kết quả đúng với dự đoán
- Chuyển sang chương trình trong file column-major.asm, ta được kết quả:



- Tỉ lệ này xảy ra do chương trình không truy cập tuần tự như trước, mà mỗi phần tử truy cập cách nhau 16 words. Với cách thiết lập của bài (chỉ có 8 blocks trong cache), sẽ không có 2 block nào được truy cập 2 lần. Dẫn tới mỗi lần truy cập phần tử đều là cache miss -> Tỉ lệ cahce hit là 0%
- Thay đổi kích thước khối lên 16 và thử chạy với số block là 8 và 16




Có sự khác biệt lớn về tỉ lệ, do với số block là 8, chương trình vẫn không thể truy cập 2 lần trên một block bất kì, dẫn tới mỗi lần truy cập đều là cache miss -> tỉ lệ cahce hit 0%. Với số block là 16, có thể chứa hoàn toàn kích thước của mảng truy cập, nên xảy ra 16 lần cache miss chính là 16 lần đưa block vào cache memory, còn những lần sau thì toàn bộ mảng đều ở trong bộ nhớ nên luôn là cache hit => tỉ lệ cache Hit:


(256-16)/256 = 94%

Assignment 2:

- Chương trình row-major.asm



- Chương trình column-major.asm



Fibonancy

