Họ và Tên: HàTrung Chiến

MSSV: 20225794

Lab 12

Assignment 1:

Data Cache Simulation Tool, Version 1.2					\times	
Simulate and illustrate data cache performance						
	Cache	Or	ganization			
Placement Policy Direct Mapping		•	Number of blocks	8	-	
Block Replacement Policy LRU		•	Cache block size (words)	4	-	
Set size (blocks)		•	Cache size (bytes)		128	
	Cache F	Pe	rformance			
Memory Access Count		6	Cache Block Table			
Cache Hit Count		2	(block 0 at top)			
Cache Hit Count		_	= empty			
Cache Miss Count		4	= hit			
Cache Hit Rate 75%			= miss			
	Run	ntii	me Log			
☐ Enabled						
Tool Control						
Disconnect from MIPS			Reset	CI	ose	

Cache hit rate là 75%. Do mỗi lần cache miss xảy ra, một khối gồm 4 kí tự sẽ được đưa vào trong cache. Đoạn code truy cập chỉ số của mảng theo thứ tự các phần tử được lưu trong bộ nhớ, nên mỗi lần cache miss, lấy về 1 block thì 3 lần sau sẽ có cache hit do chúng ở cùng một block

- Tổng số truy cập mỗi block: 4
- Cache miss: 1
- Cache hit 4
- \rightarrow Tỉ lê là $\frac{3}{4} = 75 \%$

Tương tự với cách giải thích trên, khi kích thước của khối là 8, ta sẽ có tỉ lệ cache hit là 88% (7/8).

Data Cache Simulation Tool, Version 1.2						
Simulate and illustrate data cache performance						
	Cache	Organization				
Placement Policy Direct N	lapping	Number of blocks	8 🔻			
Block Replacement Policy		Cache block size (words	8 🔻			
Set size (blocks)	1	Cache size (bytes)	256			
	Cache I	erformance				
Memory Access Count		Cache Block Table				
Cache Hit Count		(block 0 at top)				
Cache Miss Count		= empty = hit				
Cache Hit Rate 88%		= miss				
Runtime Log						
☐ Enabled						
Tool Control						
Disconnect from MIPS Reset Close						

Khi kích thước của khối là 2, ta sẽ có tỉ lệ cache hit là 50% (1/2).

→ Các trường hợp đều cho kết quả đúng với lý thuyết

Enabled

Disconnect from MIPS

- Chuyển sang chương trình trong file column-major.asm, ta được kết quả:

Reset

Close

Tool Control

Simulate and illustrate data cache performance						
	Cache Organization					
Placement Policy	icy Direct Mapping		-	Number of blocks		8
Block Replacement Policy		-	Cache block size (words)		4	
Set size (blocks)		1 -	Cache size (bytes)		128	
		Ca	che Pe	rformance		
Memory Access Count			256	Cache Block Table		
Cache Hit Count		0	(block 0 at top)			
			= empty			
Cache Miss Count	che Miss Count		256	= hit		
Cache Hit Rate	Hit Rate 0%			= miss		
Runtime Log						
☐ Enabled						
Tool Control						
Disconnect from MIPS			Reset		Close	

Ta quan sát thấy tỉ lệ cache hit là 0% do lần này chương trình không truy cập tuần tự như trước mà mỗi phần tử cách nhau 16 words. Với cách thiết lập của bài (chỉ có 8 block trong cache) sẽ không xuất hiện block nào được truy cập 2 lần

- → Mỗi lần truy cập phần tử đều là cache miss
- → Tỉ lệ cache hit là 0%

- Thay đổi kích thước khối lên 16 và thử chạy với số block là 8 và 16

Kết quả:

■ Data Cache Simulation Tool, Version 1.2			■ Data Cache Simulation Tool, Version 1.2				
Simulate and illustrate data cache performance			Simulate and illustrate data cache performance				
Cache Organization			Cache Organization				
Placement Policy	Direct Mapping ▼	Number of blocks	8 🔻	Placement Policy Direct	t Mapping	Number of blocks	16 ▼
Block Replacement Pol	licy LRU ▼	Cache block size (words)	16	Block Replacement Policy	LRU ▼	Cache block size (words)	16 ▼
Set size (blocks)	1 🔻	Cache size (bytes)	512	Set size (blocks)	1 🔻	Cache size (bytes)	1024
Cache Performance					Cache Per	formance	
Memory Access Count	256	Cache Block Table	_	Memory Access Count	256	Cache Block Table	
Cache Hit Count	0	(block 0 at top)		Cache Hit Count	240	(block 0 at top)	
		= empty				= empty	
Cache Miss Count	256	= hit		Cache Miss Count	16	= hit	
Cache Hit Rate	0%	= miss		Cache Hit Rate	94%	= miss	
Runtime Log				Runtime Log			
□ Enabled				☐ Enabled			
Tool Control				Tool Control			
Disconnect from MIP	'S	Reset	Close	Disconnect from MIPS		Reset	Close

Đối với số block là 8, chương trình vẫn không thể truy cập 2 lần trên một block bất kì, dẫn tới mỗi lần truy cập đều là cache miss

→ Tỉ lệ cache hit là 0%

Đối với số block là 16, do bộ nhớ đệmcó thể chứa hoàn toàn kích thước của mảng nên xảy ra 16 lần cache miss chình là 16 lần đưa block vào cache memory còn những lần sau thì toàn bộ mảng đều đã ở trong bộ nhớ nên luôn là cache hit → Tỉ lê cache hit là 94%