



概要

このリファレンスマニュアルは STM32G0x1 マイクロコントローラのデータシートを補足するもので、アプリケーション（特にソフトウェア開発）に必要な情報を提供しています。

本書では、STM32G0x1 はすべての STM32G071xx および STM32G081xx デバイスを表します。

STM32G0x1 マイクロコントローラのメモリサイズ、パッケージ、およびペリフェラルはそれぞれ異なります。

STM32G0x1 デバイスの注文情報、機械的および電気的特性については、対応するデータシートを参照してください。

Arm[®] Cortex[®]-M0+ コアについては、Cortex[®]-M0+ テクニカルリファレンスマニュアルを参照してください。

関連ドキュメント

- Cortex[®]-M0+テクニカルリファレンスマニュアル。次の URL から入手可能：
<http://infocenter.arm.com>
- これらのデバイスでは、Cortex[®]-M0+ コアのプログラミングマニュアル（PM0223）を使用。
- STM32G0x1 データシート。次の STMicroelectronics のウェブサイトから入手可能：www.st.com

目次

1	このマニュアルにおける表記の規則	50
1.1	一般情報	50
1.2	レジスタに関する略記	50
1.3	用語	51
1.4	使用可能なペリフェラル	51
2	メモリとバスのアーキテクチャ	52
2.1	システムアーキテクチャ	52
2.2	メモリ構成	54
2.2.1	概要	54
2.2.2	メモリマップとレジスタ境界アドレス	54
2.3	内蔵 SRAM	58
2.4	Flash メモリの概要	58
2.5	ブート設定	59
3	内蔵 Flash メモリ (Flash)	61
3.1	Flash の概要	61
3.2	Flash の主な機能	61
3.3	Flash の機能説明	62
3.3.1	Flash メモリの構成	62
3.3.2	Flash エンプティチェック	63
3.3.3	Flash エラーコード訂正 (ECC)	63
3.3.4	Flash 読出しアクセスのレイテンシ	63
3.3.5	Flash メモリ的高速化	64
3.3.6	Flash のプログラムおよび消去操作	65
3.3.7	Flash メインメモリの消去シーケンス	66
3.3.8	Flash メインメモリのプログラミングシーケンス	67
3.4	Flash オプションバイト	71
3.4.1	Flash オプションバイトの説明	71
3.4.2	Flash オプションバイトのプログラミング	77
3.5	Flash メモリの保護	79
3.5.1	Flash 読出し保護 (RDP)	79
3.5.2	Flash 独自仕様コード読出し保護 (PCROP)	82

3.5.3	Flash 書込み保護 (WRP)	83
3.5.4	セキュリティ保護可能な領域	84
3.5.5	コアデバッグアクセスの無効化	85
3.5.6	Flash メモリからの強制ブート	85
3.6	Flash 割込み	86
3.7	Flash レジスタ	87
3.7.1	Flash アクセス制御レジスタ (FLASH_ACR)	87
3.7.2	Flash キーレジスタ (FLASH_KEYR)	88
3.7.3	Flash オプションキーレジスタ (FLASH_OPTKEYR)	88
3.7.4	Flash ステータスレジスタ (FLASH_SR)	89
3.7.5	Flash 制御レジスタ (FLASH_CR)	91
3.7.6	Flash ECC レジスタ (FLASH_ECCR)	93
3.7.7	Flash オプションレジスタ (FLASH_OPTR)	94
3.7.8	Flash PCROP 領域 A 開始アドレスレジスタ (FLASH_PCROP1ASR)	96
3.7.9	Flash PCROP 領域 A 終了アドレスレジスタ (FLASH_PCROP1AER)	96
3.7.10	Flash WRP 領域 A アドレスレジスタ (FLASH_WRP1AR)	97
3.7.11	Flash WRP 領域 B アドレスレジスタ (FLASH_WRP1BR)	97
3.7.12	Flash PCROP 領域 B 開始アドレスレジスタ (FLASH_PCROP1BSR)	98
3.7.13	Flash PCROP 領域 B 終了アドレスレジスタ (FLASH_PCROP1BER)	98
3.7.14	Flash セキュリティレジスタ (FLASH_SECR)	99
3.7.15	Flash レジスタマップ	100
4	電源制御 (PWR)	102
4.1	電源	102
4.1.1	ADC および DAC の基準電圧	103
4.1.2	RTC ドメインのバッテリーバックアップ	103
4.1.3	電圧レギュレータ	105
4.1.4	ダイナミック電圧スケーリングの管理	105
4.2	電源供給スーパーバイザ	106
4.2.1	パワーオンリセット (POR) / パワーダウンリセット (PDR) / ブラウナウトリセット (BOR)	106
4.2.2	プログラム可能な電圧検出器 (PVD)	107
4.3	低電力モード	108
4.3.1	RUN モード	114

4.3.2	低電力 RUN モード (LP RUN)	114
4.3.3	低電力モード	115
4.3.4	SLEEP モード	116
4.3.5	低電力 SLEEP モード (LP SLEEP)	117
4.3.6	STOP 0 モード	118
4.3.7	STOP 1 モード	121
4.3.8	STANDBY モード	122
4.3.9	SHUTDOWN モード	124
4.3.10	低電力モードからの自動ウェイクアップ	125
4.4	PWR レジスタ	126
4.4.1	電源制御レジスタ 1 (PWR_CR1)	126
4.4.2	電源制御レジスタ 2 (PWR_CR2)	127
4.4.3	電源制御レジスタ 3 (PWR_CR3)	129
4.4.4	電源制御レジスタ 4 (PWR_CR4)	130
4.4.5	電源ステータスレジスタ 1 (PWR_SR1)	131
4.4.6	電源ステータスレジスタ 2 (PWR_SR2)	132
4.4.7	電源ステータスクリアレジスタ (PWR_SCR)	133
4.4.8	電源ポート A プルアップ制御レジスタ (PWR_PUCRA)	134
4.4.9	電源ポート A プルダウン制御レジスタ (PWR_PDCRA)	134
4.4.10	電源ポート B プルアップ制御レジスタ (PWR_PUCRB)	135
4.4.11	電源ポート B プルダウン制御レジスタ (PWR_PDCRB)	135
4.4.12	電源ポート C プルアップ制御レジスタ (PWR_PUCRC)	136
4.4.13	電源ポート C プルダウン制御レジスタ (PWR_PDCRC)	136
4.4.14	電源ポート D プルアップ制御レジスタ (PWR_PUCRD)	137
4.4.15	電源ポート D プルダウン制御レジスタ (PWR_PDCRD)	138
4.4.16	電源ポート F プルアップ制御レジスタ (PWR_PUCRF)	138
4.4.17	電源ポート F プルダウン制御レジスタ (PWR_PDCRF)	139
4.4.18	PWR レジスタマップとリセット値の表	140
5	リセットおよびクロック制御 (RCC)	142
5.1	リセット	142
5.1.1	電源リセット	142
5.1.2	システムリセット	142
5.1.3	RTC ドメインリセット	144
5.2	クロック	144
5.2.1	HSE クロック	148
5.2.2	HSI16 クロック	149

5.2.3	PLL	150
5.2.4	LSE クロック	150
5.2.5	LSI クロック	151
5.2.6	システムクロック (SYSCLK) の選択	151
5.2.7	クロックソースの周波数と電圧スケーリング	152
5.2.8	クロックセキュリティシステム (CSS)	152
5.2.9	LSE クロックのクロックセキュリティシステム (LSECSS)	152
5.2.10	ADC クロック	153
5.2.11	RTC クロック	153
5.2.12	タイマクロック	154
5.2.13	ウォッチドッグクロック	154
5.2.14	クロック信号出力	154
5.2.15	TIM14/TIM16/TIM17 での内部／外部クロックの測定	155
5.2.16	ペリフェラルクロック有効レジスタ	157
5.3	低電力モード	157
5.4	RCC レジスタ	159
5.4.1	クロック制御レジスタ (RCC_CR)	159
5.4.2	内部クロックソース較正レジスタ (RCC_ICSCR)	161
5.4.3	クロック設定レジスタ (RCC_CFGR)	161
5.4.4	PLL 設定レジスタ (RCC_PLLCFGR)	164
5.4.5	クロック割り込み有効レジスタ (RCC_CIER)	167
5.4.6	クロック割り込みフラグレジスタ (RCC_CIFR)	168
5.4.7	クロック割り込みクリアレジスタ (RCC_CICR)	169
5.4.8	I/O ポートリセットレジスタ (RCC_IOPRSTR)	170
5.4.9	AHB ペリフェラルリセットレジスタ (RCC_AHBSTR)	171
5.4.10	APB ペリフェラルリセットレジスタ 1 (RCC_APBSTR1)	172
5.4.11	APB ペリフェラルリセットレジスタ 2 (RCC_APBSTR2)	174
5.4.12	I/O ポートクロック有効レジスタ (RCC_IOPENR)	175
5.4.13	AHB ペリフェラルクロック有効レジスタ (RCC_AHBENR)	176
5.4.14	APB ペリフェラルクロック有効レジスタ 1 (RCC_APBENR1)	177
5.4.15	APB ペリフェラルクロック有効レジスタ 2 (RCC_APBENR2)	180
5.4.16	SLEEP モードにおける I/O ポートクロック有効レジスタ (RCC_IOPSMENR)	181
5.4.17	SLEEP/STOP モードにおける AHB ペリフェラルクロック 有効レジスタ (RCC_AHBSMENR)	182
5.4.18	SLEEP/STOP モードにおける APB ペリフェラルクロック 有効レジスタ 1 (RCC_APBSMENR1)	183

5.4.19	SLEEP/STOP モードにおける APB ペリフェラルクロック有効レジスタ 2 (RCC_APBSMENR2)	185
5.4.20	ペリフェラル独立クロック設定レジスタ (RCC_CCIPR)	187
5.4.21	RTC ドメイン制御レジスタ (RCC_BDCR)	189
5.4.22	制御/ステータスレジスタ (RCC_CSR)	191
5.4.23	RCC レジスタマップ	193
6	汎用 I/O (GPIO)	197
6.1	概要	197
6.2	GPIO の主要機能	197
6.3	GPIO の機能説明	197
6.3.1	汎用 I/O (GPIO)	199
6.3.2	I/O ピンオルタネート機能マルチプレクサと配置	199
6.3.3	I/O ポート制御レジスタ	200
6.3.4	I/O ポートデータレジスタ	200
6.3.5	I/O データのビット単位の操作	201
6.3.6	GPIO ロック機構	201
6.3.7	I/O オルタネート機能の入力/出力	201
6.3.8	外部割込み/ウェイクアップライン	202
6.3.9	入力設定	202
6.3.10	出力設定	202
6.3.11	オルタネート機能設定	203
6.3.12	アナログ設定	204
6.3.13	HSE または LSE オシレータのピンを GPIO として使用	205
6.3.14	GPIO ピンを RTC ドメインで使用	205
6.3.15	USB PD / バッテリ切れサポート	205
6.4	GPIO レジスタ	205
6.4.1	GPIO ポートモードレジスタ (GPIOx_MODER) (x = A ~ D、F)	205
6.4.2	GPIO ポート出力タイプレジスタ (GPIOx_OTYPER) (x = A ~ D、F)	206
6.4.3	GPIO ポート出力スピードレジスタ (GPIOx_OSPEEDR) (x = A ~ D、F)	206
6.4.4	GPIO ポートプルアップ/プルダウンレジスタ (GPIOx_PUPDR) (x = A ~ D、F)	207
6.4.5	GPIO ポート入力データレジスタ (GPIOx_IDR) (x = A ~ D、F) ..	207
6.4.6	GPIO ポート出力データレジスタ (GPIOx_ODR) (x = A ~ D、F) ..	208

6.4.7	GPIO ポートビットセット／リセットレジスタ (GPIOx_BSRR) (x = A ~ D、F)	208
6.4.8	GPIO ポート設定ロックレジスタ (GPIOx_LCKR) (x = A ~ D、F)	209
6.4.9	GPIO オルタネート機能下位レジスタ (GPIOx_AFRL) (x = A ~ D、F)	210
6.4.10	GPIO オルタネート機能上位レジスタ (GPIOx_AFRH) (x = A ~ D、F)	210
6.4.11	GPIO ポートビットリセットレジスタ (GPIOx_BRR) (x = A ~ D、F)	211
6.4.12	GPIO レジスタマップ	212
7	システム設定コントローラ (SYSCFG)	214
7.1	SYSCFG レジスタ	214
7.1.1	SYSCFG 設定レジスタ 1 (SYSCFG_CFGR1)	214
7.1.2	SYSCFG 設定レジスタ 2 (SYSCFG_CFGR2)	217
7.1.3	SYSCFG 割込みライン 0 ステータスレジスタ (SYSCFG_ITLINE0)	218
7.1.4	SYSCFG 割込みライン 1 ステータスレジスタ (SYSCFG_ITLINE1)	219
7.1.5	SYSCFG 割込みライン 2 ステータスレジスタ (SYSCFG_ITLINE2)	219
7.1.6	SYSCFG 割込みライン 3 ステータスレジスタ (SYSCFG_ITLINE3)	219
7.1.7	SYSCFG 割込みライン 4 ステータスレジスタ (SYSCFG_ITLINE4)	220
7.1.8	SYSCFG 割込みライン 5 ステータスレジスタ (SYSCFG_ITLINE5)	220
7.1.9	SYSCFG 割込みライン 6 ステータスレジスタ (SYSCFG_ITLINE6)	220
7.1.10	SYSCFG 割込みライン 7 ステータスレジスタ (SYSCFG_ITLINE7)	221
7.1.11	SYSCFG 割込みライン 8 ステータスレジスタ (SYSCFG_ITLINE8)	221
7.1.12	SYSCFG 割込みライン 9 ステータスレジスタ (SYSCFG_ITLINE9)	222
7.1.13	SYSCFG 割込みライン 10 ステータスレジスタ (SYSCFG_ITLINE10)	222
7.1.14	SYSCFG 割込みライン 11 ステータスレジスタ (SYSCFG_ITLINE11)	223
7.1.15	SYSCFG 割込みライン 12 ステータスレジスタ (SYSCFG_ITLINE12)	223

7.1.16	SYSCFG 割込みライン 13 ステータスレジスタ (SYSCFG_ITLINE13)	224
7.1.17	SYSCFG 割込みライン 14 ステータスレジスタ (SYSCFG_ITLINE14)	224
7.1.18	SYSCFG 割込みライン 15 ステータスレジスタ (SYSCFG_ITLINE15)	225
7.1.19	SYSCFG 割込みライン 16 ステータスレジスタ (SYSCFG_ITLINE16)	225
7.1.20	SYSCFG 割込みライン 17 ステータスレジスタ (SYSCFG_ITLINE17)	225
7.1.21	SYSCFG 割込みライン 18 ステータスレジスタ (SYSCFG_ITLINE18)	226
7.1.22	SYSCFG 割込みライン 19 ステータスレジスタ (SYSCFG_ITLINE19)	226
7.1.23	SYSCFG 割込みライン 20 ステータスレジスタ (SYSCFG_ITLINE20)	226
7.1.24	SYSCFG 割込みライン 21 ステータスレジスタ (SYSCFG_ITLINE21)	227
7.1.25	SYSCFG 割込みライン 22 ステータスレジスタ (SYSCFG_ITLINE22)	227
7.1.26	SYSCFG 割込みライン 23 ステータスレジスタ (SYSCFG_ITLINE23)	227
7.1.27	SYSCFG 割込みライン 24 ステータスレジスタ (SYSCFG_ITLINE24)	228
7.1.28	SYSCFG 割込みライン 25 ステータスレジスタ (SYSCFG_ITLINE25)	228
7.1.29	SYSCFG 割込みライン 26 ステータスレジスタ (SYSCFG_ITLINE26)	228
7.1.30	SYSCFG 割込みライン 27 ステータスレジスタ (SYSCFG_ITLINE27)	229
7.1.31	SYSCFG 割込みライン 28 ステータスレジスタ (SYSCFG_ITLINE28)	229
7.1.32	SYSCFG 割込みライン 29 ステータスレジスタ (SYSCFG_ITLINE29)	229
7.1.33	SYSCFG 割込みライン 30 ステータスレジスタ (SYSCFG_ITLINE30)	230
7.1.34	SYSCFG 割込みライン 31 ステータスレジスタ (SYSCFG_ITLINE31)	230
7.1.35	SYSCFG レジスタマップ	231

8	相互接続マトリックス	234
8.1	概要	234

8.2	接続の一覧	234
8.3	相互接続の詳細	235
8.3.1	TIM1、TIM2、TIM3、TIM15、TIM16、および TIM17 から TIM1、TIM2、TIM3、および TIM15	235
8.3.2	TIM1、TIM2、TIM3、TIM6、TIM15、および EXTI から ADC	236
8.3.3	ADC から TIM1	236
8.3.4	TIM1、TIM2、TIM3、TIM6、TIM7、TIM15、LPTIM1、LPTIM2、 および EXTI から DAC	237
8.3.5	HSE、LSE、LSI、MCO、RTC、および TAMP から TIM2、TIM14、 TIM16、および TIM17	237
8.3.6	RTC、TAMP、COMP1、および COMP2 から LPTIM1 および LPTIM2	237
8.3.7	TIM1、TIM2、TIM3、および TIM15 から COMP1 および COMP2	238
8.3.8	内部入力アナログソースから ADC	238
8.3.9	COMP1 および COMP2 から TIM1、TIM2、TIM3、TIM15、 TIM16、および TIM17	239
8.3.10	システムエラーから TIM1、TIM2、TIM3、TIM15、TIM16、 および TIM17	239
8.3.11	TIM16、TIM17、USART1、および USART4 から IRTIM	240
8.3.12	TIM14、LPTIM1、および LPTIM2 から DMAMUX	240
9	ダイレクトメモリアクセスコントローラ (DMA)	241
9.1	概要	241
9.2	DMA の主な機能	241
9.3	DMA の実装	242
9.3.1	DMA	242
9.3.2	DMA リクエストマッピング	242
9.4	DMA の機能説明	242
9.4.1	DMA ブロック図	242
9.4.2	DMA ピンおよび内部信号	243
9.4.3	DMA 転送	243
9.4.4	DMA アービトレーション	244
9.4.5	DMA チャネル	244
9.4.6	DMA データ幅、整列、およびエンディアン	248
9.4.7	DMA エラー管理	249
9.5	DMA 割込み	250
9.6	DMA レジスタ	250

9.6.1	DMA 割込みステータスレジスタ (DMA_ISR)	250
9.6.2	DMA 割込みフラグクリアレジスタ (DMA_IFCR)	253
9.6.3	DMA チャンネル x 設定レジスタ (DMA_CCRx)	254
9.6.4	DMA チャンネル x 転送データ数レジスタ (DMA_CNDTRx)	257
9.6.5	DMA チャンネル x ペリフェラルアドレスレジスタ (DMA_CPARx) ..	258
9.6.6	DMA チャンネル x メモリアドレスレジスタ (DMA_CMARx)	258
9.6.7	DMA レジスタマップとリセット値	259
10	DMA リクエストマルチプレクサ (DMAMUX)	261
10.1	概要	261
10.2	DMAMUX の主な機能	261
10.3	DMAMUX の実装	262
10.3.1	DMAMUX の構成	262
10.3.2	DMAMUX の配置	262
10.4	DMAMUX の機能詳細	264
10.4.1	DMAMUX ブロック図	264
10.4.2	DMAMUX 信号	265
10.4.3	DMAMUX チャンネル	265
10.4.4	DMAMUX リクエストラインマルチプレクサ	265
10.4.5	DMAMUX リクエストジェネレータ	268
10.5	DMAMUX 割込み	269
10.6	DMAMUX レジスタ	270
10.6.1	DMAMUX リクエストラインマルチプレクサチャンネル x 設定レジスタ (DMAMUX_CxCR)	270
10.6.2	DMAMUX リクエストラインマルチプレクサ割込みチャンネル ステータスレジスタ (DMAMUX_CSR)	271
10.6.3	DMAMUX リクエストラインマルチプレクサ割込みクリアフラグ レジスタ (DMAMUX_CFR)	271
10.6.4	DMAMUX リクエストジェネレータチャンネル x 設定レジスタ (DMAMUX_RGxCR)	272
10.6.5	DMAMUX リクエストジェネレータ割込みステータスレジスタ (DMAMUX_RGSR)	273
10.6.6	DMAMUX リクエストジェネレータ割込みクリアフラグレジスタ (DMAMUX_RGCFR)	273
10.6.7	DMAMUX レジスタマップ	274
11	ネスト化されたベクタ割込みコントローラ (NVIC)	276
11.1	主な特徴	276

11.2	SysTick 較正值レジスタ	276
11.3	割込みベクタと例外ベクタ	276
12	拡張割込み／イベントコントローラ (EXTI)	279
12.1	EXTI の主な機能	279
12.2	EXTI ブロック図	279
12.2.1	ペリフェラルと CPU 間の EXTI による接続	281
12.3	EXTI の機能説明	281
12.3.1	EXTI の設定可能なイベント入力によるウェイクアップ	282
12.3.2	EXTI ダイレクトイベント入力によるウェイクアップ	283
12.3.3	EXTI mux	283
12.4	EXTI の機能的挙動	285
12.5	EXTI レジスタ	286
12.5.1	EXTI 立ち上がりトリガ選択レジスタ (EXTI_RTSTR1)	286
12.5.2	EXTI 立ち下がりトリガ選択レジスタ (EXTI_FTSR1)	287
12.5.3	EXTI ソフトウェア割込みイベントレジスタ (EXTI_SWIER1)	287
12.5.4	EXTI 立ち上がりエッジペンディングレジスタ (EXTI_RPR1)	288
12.5.5	EXTI 立ち下がりエッジペンディングレジスタ (EXTI_FPR1)	288
12.5.6	EXTI 外部割込み選択レジスタ (EXTI_EXTICRx)	289
12.5.7	割込みマスクレジスタによる EXTI CPU ウェイクアップ (EXTI_IMR1)	290
12.5.8	イベントマスクレジスタによる EXTI CPU ウェイクアップ (EXTI_EMR1)	291
12.5.9	割込みマスクレジスタによる EXTI CPU ウェイクアップ (EXTI_IMR2)	292
12.5.10	イベントマスクレジスタによる EXTI CPU ウェイクアップ (EXTI_EMR2)	292
12.5.11	EXTI レジスタマップ	293
13	巡回冗長検査計算ユニット (CRC)	295
13.1	概要	295
13.2	CRC の主な機能	295
13.3	CRC の機能説明	296
13.3.1	CRC のブロック図	296
13.3.2	CRC 内部信号	296
13.3.3	CRC 操作	296
13.4	CRC レジスタ	298

13.4.1	CRC データレジスタ (CRC_DR)	298
13.4.2	CRC 独立型データレジスタ (CRC_IDR)	298
13.4.3	CRC 制御レジスタ (CRC_CR)	299
13.4.4	CRC の初期値 (CRC_INIT)	300
13.4.5	CRC 多項式 (CRC_POL)	300
13.4.6	CRC レジスタマップ	301
14	アナログデジタルコンバータ (ADC)	302
14.1	概要	302
14.2	ADC の主な機能	303
14.3	ADC の機能詳細	304
14.3.1	ADC ピンと内部信号	304
14.3.2	ADC 電圧レギュレータ (ADVREGEN)	305
14.3.3	較正 (ADCAL)	305
14.3.4	ADC オン / オフ制御 (ADEN、ADDIS、ADRDY)	307
14.3.5	ADC クロック (CKMODE、PRESC[3:0])	308
14.3.6	ADC 接続性	310
14.3.7	ADC の設定	311
14.3.8	チャンネル選択 (CHSEL, SCANDIR, CHSELRMOD)	311
14.3.9	プログラマブルサンプリング時間 (SMPx[2:0])	312
14.3.10	シングル変換モード (CONT=0)	312
14.3.11	連続変換モード (CONT=1)	313
14.3.12	変換の開始 (ADSTART)	313
14.3.13	タイミング	314
14.3.14	実行中の変換の停止 (ADSTP)	315
14.4	外部トリガおよびトリガ極性での変換 (EXTSEL、EXTEN)	315
14.4.1	不連続モード (DISCEN)	316
14.4.2	プログラム可能な分解能 (RES) - 高速変換モード	317
14.4.3	変換の終了、サンプリングフェーズの終了 (EOC、EOSMP フラグ)	317
14.4.4	変換シーケンスの終了 (EOS フラグ)	318
14.4.5	タイミング図の例 (シングル / 連続モードハードウェア / ソフトウェアトリガ)	318
14.4.6	低周波数トリガモード	320
14.5	データ管理	321
14.5.1	データレジスタおよびデータの配置 (ADC_DR、ALIGN)	321
14.5.2	ADC オーバーラン (OVR、OVRMOD)	321

14.5.3	DMA を使用しない変換データシーケンスの管理	322
14.5.4	オーバーランなしでの DMA を使用しない変換データの管理	322
14.5.5	DMA を使用した変換データの管理	323
14.6	低電力機能	324
14.6.1	ウェイトモード変換	324
14.6.2	オートオフモード (AUTOFF)	324
14.7	アナログウィンドウウォッチドッグ (AWD1EN、AWD1SGL、AWD1CH、ADC_AWDxCR、ADC_AWDxTR)	326
14.7.1	アナログウォッチドッグ 1 の説明	326
14.7.2	アナログウォッチドッグ 2 および 3 の説明	327
14.7.3	ADC_AWDx_OUT 信号出力生成	328
14.7.4	アナログウォッチドッグ閾値制御	329
14.8	オーバーサンプリング回路	330
14.8.1	オーバーサンプリング時の ADC 動作モードのサポート	332
14.8.2	アナログウォッチドッグ	332
14.8.3	トリガモード	332
14.9	温度センサと内部基準電圧	333
14.10	バッテリー電圧監視	336
14.11	ADC 割込み	337
14.12	ADC レジスタ	338
14.12.1	ADC 割込みおよびステータスレジスタ (ADC_ISR)	338
14.12.2	ADC 割込み有効レジスタ (ADC_IER)	340
14.12.3	ADC 制御レジスタ (ADC_CR)	342
14.12.4	ADC 設定レジスタ 1 (ADC_CFGR1)	344
14.12.5	ADC 設定レジスタ 2 (ADC_CFGR2)	348
14.12.6	ADC サンプリング時間レジスタ (ADC_SMPR)	349
14.12.7	ADC ウォッチドッグ閾値レジスタ (ADC_AWD1TR)	350
14.12.8	ADC ウォッチドッグ閾値レジスタ (ADC_AWD2TR)	351
14.12.9	ADC チャンネル選択レジスタ (ADC_CHSELR)	352
14.12.10	ADC ウォッチドッグ閾値レジスタ (ADC_AWD3TR)	354
14.12.11	ADC データレジスタ (ADC_DR)	354
14.12.12	ADC アナログウォッチドッグ 2 設定レジスタ (ADC_AWD2CR)	355
14.12.13	ADC アナログウォッチドッグ 3 設定レジスタ (ADC_AWD3CR、...	355
14.12.14	ADC 較正係数 (ADC_CALFACT)	356
14.12.15	ADC オプションレジスタ (ADC_OR)	356
14.12.16	ADC 共通設定レジスタ (ADC_CCR)	357

	14.12.17 ADC レジスタマップ	358
15	D/A コンバータ (DAC)	360
15.1	概要	360
15.2	DAC の主な機能	360
15.3	DAC の実装	361
15.4	DAC の機能詳細	362
15.4.1	DAC ブロック図	362
15.4.2	DAC ピンおよび内部信号	363
15.4.3	DAC チャネルイネーブル	363
15.4.4	DAC データフォーマット	364
15.4.5	DAC 変換	365
15.4.6	DAC 出力電圧	365
15.4.7	DAC トリガ選択	366
15.4.8	DMA リクエスト	367
15.4.9	ノイズ生成	367
15.4.10	三角波生成	369
15.4.11	DAC チャネルモード	370
15.4.12	DAC 出力バッファ較正	373
15.4.13	デュアル DAC チャネル変換 (使用できる場合)	374
15.5	DAC 低電力モード	379
15.6	DAC 割込み	379
15.7	DAC レジスタ	380
15.7.1	DAC 制御レジスタ (DAC_CR)	380
15.7.2	DAC ソフトウェアトリガレジスタ (DAC_SWTRGR)	383
15.7.3	DAC チャネル 1 の 12 ビット右詰めデータ保持レジスタ (DAC_DHR12R1)	384
15.7.4	DAC チャネル 1 の 12 ビット左詰めデータ保持レジスタ (DAC_DHR12L1)	384
15.7.5	DAC チャネル 1 の 8 ビット右詰めデータ保持レジスタ (DAC_DHR8R1)	385
15.7.6	DAC チャネル 2 の 12 ビット右詰めデータ保持レジスタ (DAC_DHR12R2)	385
15.7.7	DAC チャネル 2 の 12 ビット左詰めデータ保持レジスタ (DAC_DHR12L2)	386
15.7.8	DAC チャネル 2 の 8 ビット右詰めデータ保持レジスタ (DAC_DHR8R2)	386

15.7.9	デュアル DAC 12 ビット右詰めデータ保持レジスタ (DAC_DHR12RD)	387
15.7.10	デュアル DAC 12 ビット左詰めデータ保持レジスタ (DAC_DHR12LD)	387
15.7.11	デュアル DAC 8 ビット右詰めデータ保持レジスタ (DAC_DHR8RD)	388
15.7.12	DAC チャンネル 1 データ出力レジスタ (DAC_DOR1)	388
15.7.13	DAC チャンネル 2 データ出力レジスタ (DAC_DOR2)	389
15.7.14	DAC ステータスレジスタ (DAC_SR)	389
15.7.15	DAC 較正制御レジスタ (DAC_CCR)	391
15.7.16	DAC モード制御レジスタ (DAC_MCR)	391
15.7.17	DAC チャンネル 1 サンプルおよびホールドサンプル時間レジスタ (DAC_SHSR1)	393
15.7.18	DAC チャンネル 2 サンプルおよびホールドサンプル時間レジスタ (DAC_SHSR2)	393
15.7.19	DAC サンプルおよびホールド時間レジスタ (DAC_SHHR)	394
15.7.20	DAC サンプルおよびホールドリフレッシュ時間レジスタ (DAC_SHRR)	395
15.7.21	DAC レジスタマップ	396
16	電圧基準バッファ (VREFBUF)	398
16.1	概要	398
16.2	VREFBUF の機能説明	398
16.3	VREFBUF レジスタ	399
16.3.1	VREFBUF 制御およびステータスレジスタ (VREFBUF_CSR)	399
16.3.2	VREFBUF 較正制御レジスタ (VREFBUF_CCR)	400
16.3.3	VREFBUF レジスタマップ	400
17	コンパレータ (COMP)	401
17.1	概要	401
17.2	COMP の主な機能	401
17.3	COMP の機能説明	402
17.3.1	COMP ブロック図	402
17.3.2	COMP ピンおよび内部信号	402
17.3.3	COMP のリセットおよびクロック	404
17.3.4	コンパレータのロック機構	404
17.3.5	ウィンドウコンパレータ	404
17.3.6	ヒステリシス	405

17.3.7	コンパレータの出力のブランキング機能	405
17.3.8	COMP 電力とスピードモード	406
17.4	COMP 低電力モード	406
17.5	COMP 割込み	407
17.6	COMP レジスタ	408
17.6.1	コンパレータ 1 制御／ステータスレジスタ (COMP1_CSR)	408
17.6.2	コンパレータ 2 制御／ステータスレジスタ (COMP2_CSR)	410
17.6.3	COMP レジスタマップ	412
18	真の乱数発生器 (RNG)	413
18.1	概要	413
18.2	RNG の主な機能	413
18.3	RNG の機能説明	414
18.3.1	RNG のブロック図	414
18.3.2	RNG 内部信号	414
18.3.3	乱数の生成	415
18.3.4	RNG 初期化	417
18.3.5	RNG 動作	418
18.3.6	RNG クロック供給	419
18.3.7	エラー管理	420
18.4	RNG の低消費電力時の取り扱い	420
18.5	RNG 割込み	421
18.6	RNG 処理時間	421
18.7	エントロピーソース検証	422
18.7.1	概要	422
18.7.2	検証条件	422
18.7.3	データ収集	422
18.8	RNG レジスタ	423
18.8.1	RNG 制御レジスタ (RNG_CR)	423
18.8.2	RNG ステータスレジスタ (RNG_SR)	424
18.8.3	RNG データレジスタ (RNG_DR)	425
18.8.4	RNG レジスタマップ	426
19	AES ハードウェアアクセラレータ (AES)	427
19.1	概要	427
19.2	AES の主な特長	427

19.3	AES 実装	428
19.4	AES 機能詳細	428
19.4.1	AES ブロック図	428
19.4.2	AES 内部信号	428
19.4.3	AES 暗号コア	429
19.4.4	暗号操作の AES 手順	434
19.4.5	AES 復号化キーの準備	438
19.4.6	AES 暗号文のスチーリングおよびデータパディング	439
19.4.7	AES タスクサスペンドとレジューム	439
19.4.8	AES 基本的な連鎖モード (ECB, CBC)	440
19.4.9	AES カウンタ (CTR) モード	445
19.4.10	ガロア/カウンタモード (GCM)	447
19.4.11	AES ガロアメッセージ認証コード (GMAC)	452
19.4.12	CBC-MAC 付き AES カウンタ (CCM)	454
19.4.13	AES データレジスタおよびデータスワッピング	460
19.4.14	AES キーレジスタ	462
19.4.15	AES 初期化ベクタレジスタ	462
19.4.16	AESDMA インタフェース	462
19.4.17	AES エラー管理	465
19.5	AES 割込み	465
19.6	AES 処理レイテンシ	466
19.7	AES レジスタ	467
19.7.1	AES 制御レジスタ (AES_CR)	467
19.7.2	AES ステータスレジスタ (AES_SR)	470
19.7.3	AES データ入力レジスタ (AES_DINR)	471
19.7.4	AES データ出力レジスタ (AES_DOUTR)	472
19.7.5	AES キーレジスタ 0 (AES_KEYR0)	473
19.7.6	AES キーレジスタ 1 (AES_KEYR1)	473
19.7.7	AES キーレジスタ 2 (AES_KEYR2)	474
19.7.8	AES キーレジスタ 3 (AES_KEYR3)	474
19.7.9	AES 初期化ベクタレジスタ 0 (AES_IVR0)	474
19.7.10	AES 初期化ベクタレジスタ 1 (AES_IVR1)	475
19.7.11	AES 初期化ベクタレジスタ 2 (AES_IVR2)	475
19.7.12	AES 初期化ベクタレジスタ 3 (AES_IVR3)	475
19.7.13	AES キーレジスタ 4 (AES_KEYR4)	476
19.7.14	AES キーレジスタ 5 (AES_KEYR5)	476

19.7.15	AES キーレジスタ 6 (AES_KEYR6)	476
19.7.16	AES キーレジスタ 7 (AES_KEYR7)	477
19.7.17	AES サスペンドレジスタ (AES_SUSPxR)	477
19.7.18	AES レジスタマップ	478
20	高機能制御タイマ (TIM1)	480
20.1	TIM1 の概要	480
20.2	TIM1 の主な特長	480
20.3	TIM1 機能詳細	482
20.3.1	タイムベースユニット	482
20.3.2	カウンタモード	484
20.3.3	繰り返しカウンタ	495
20.3.4	外部トリガ入力	497
20.3.5	クロック選択	498
20.3.6	キャプチャ／比較チャネル	502
20.3.7	入力キャプチャモード	505
20.3.8	PWM 入力モード	506
20.3.9	強制出力モード	507
20.3.10	出力比較モード	507
20.3.11	PWM モード	509
20.3.12	非対称 PWM モード	512
20.3.13	組み合わせ PWM モード	513
20.3.14	組み合わせ 3 相 PWM モード	514
20.3.15	相補出力とデッドタイム挿入	515
20.3.16	ブレーク機能の使用	517
20.3.17	双方向ブレーク入力	523
20.3.18	外部イベントによる OCxREF 信号のクリア	525
20.3.19	6 ステップ PWM 生成	526
20.3.20	ワンパルスモード	527
20.3.21	再トリガ可能なワンパルスモード (OPM)	528
20.3.22	エンコーダインタフェースモード	529
20.3.23	UIF ビットの再配置	531
20.3.24	タイマ入力 XOR 機能	532
20.3.25	ホールセンサとのインタフェース	532
20.3.26	タイマの同期	535
20.3.27	ADC の同期	538
20.3.28	DMA バーストモード	539

20.3.29	デバッグモード	540
20.4	TIM1 レジスタ	541
20.4.1	TIM1 制御レジスタ 1 (TIM1_CR1)	541
20.4.2	TIM1 制御レジスタ 2 (TIM1_CR2)	543
20.4.3	TIM1 スレーブモード制御レジスタ (TIM1_SMCR)	545
20.4.4	TIM1 DMA / 割込み有効レジスタ (TIM1_DIER)	547
20.4.5	TIM1 ステータスレジスタ (TIM1_SR)	549
20.4.6	TIM1 イベント生成レジスタ (TIM1_EGR)	551
20.4.7	TIM1 キャプチャ/比較モードレジスタ 1 [オルタネート] (TIM1_CCMR1)	552
20.4.8	TIM1 キャプチャ/比較モードレジスタ 1 (TIMx_CCMR1) (TIM1_CCMR1)	554
20.4.9	TIM1 キャプチャ/比較モードレジスタ 2 [オルタネート] (TIM1_CCMR2)	556
20.4.10	TIM1 キャプチャ/比較モードレジスタ 2 [オルタネート] (TIM1_CCMR2)	557
20.4.11	TIM1 キャプチャ/比較有効レジスタ (TIM1_CCER)	559
20.4.12	TIM1 カウンタ (TIM1_CNT)	562
20.4.13	TIM1 プリスケアラ (TIM1_PSC)	562
20.4.14	自動再ロードレジスタ (TIM1_ARR)	563
20.4.15	TIM1 繰り返しカウンタレジスタ (TIM1_RCR)	563
20.4.16	TIM1 キャプチャ/比較レジスタ 1 (TIM1_CCR1)	564
20.4.17	TIM1 キャプチャ/比較レジスタ 2 (TIM1_CCR2)	564
20.4.18	TIM1 キャプチャ/比較レジスタ 3 (TIM1_CCR3)	565
20.4.19	TIM1 キャプチャ/比較レジスタ 4 (TIM1_CCR4)	565
20.4.20	TIM1 ブレークおよびデッドタイムレジスタ (TIM1_BDTR)	566
20.4.21	TIM1DMA 制御レジスタ (TIM1_DCR)	570
20.4.22	TIM1 完全転送用の DMA アドレス (TIM1_DMAR)	571
20.4.23	TIM1 オプションレジスタ 1 (TIM1_OR1)	571
20.4.24	TIM1 キャプチャ/比較モードレジスタ 3 (TIM1_CCMR3)	572
20.4.25	TIM1 キャプチャ/比較レジスタ 5 (TIM1_CCR5)	573
20.4.26	TIM1 キャプチャ/比較レジスタ 6 (TIM1_CCR6)	574
20.4.27	TIM1 オルタネート機能オプションレジスタ 1 (TIM1_AF1)	574
20.4.28	TIM1 オルタネート機能レジスタ 2 (TIM1_AF2)	576
20.4.29	TIM1 タイマ入力選択レジスタ (TIM1_TISEL)	577
20.4.30	TIM1 レジスタマップ	578

21	汎用タイマ (TIM2/TIM3)	581
21.1	TIM2/TIM3 の概要	581
21.2	TIM2/TIM3 の主な特長	581
21.3	TIM2/TIM3 機能詳細	583
21.3.1	タイムベースユニット	583
21.3.2	カウンタモード	585
21.3.3	クロック選択	595
21.3.4	キャプチャ／比較チャネル	599
21.3.5	入力キャプチャモード	601
21.3.6	PWM 入力モード	602
21.3.7	強制出力モード	603
21.3.8	出力比較モード	603
21.3.9	PWM モード	604
21.3.10	非対称 PWM モード	608
21.3.11	組み合わせ PWM モード	608
21.3.12	外部イベントによる OCxREF 信号のクリア	610
21.3.13	ワンパルスモード	611
21.3.14	再トリガ可能なワンパルスモード (OPM)	612
21.3.15	エンコーダインタフェースモード	613
21.3.16	UIF ビットの再配置	615
21.3.17	タイマ入力 XOR 機能	615
21.3.18	タイマと外部トリガの同期	616
21.3.19	タイマの同期	620
21.3.20	DMA バーストモード	624
21.3.21	デバッグモード	625
21.4	TIM2/TIM3 レジスタ	626
21.4.1	TIMx 制御レジスタ 1 (TIMx_CR1) (x = 2 to 3)	626
21.4.2	TIMx 制御レジスタ 2 (TIMx_CR2) (x = 2 to 3)	628
21.4.3	TIMx スレーブモード制御レジスタ (TIMx_SMCR) (x = 2 to 3)	629
21.4.4	TIMx DMA／割込み有効レジスタ (TIMx_DIER) (x = 2 to 3)	632
21.4.5	TIMx ステータスレジスタ (TIMx_SR) (x = 2 to 3)	633
21.4.6	TIMx イベント生成レジスタ (TIMx_EGR) (x = 2 to 3)	634
21.4.7	TIMx キャプチャ／比較モードレジスタ 1 (TIMx_CCMR1) (x = 2 to 3)	635
21.4.8	TIMx キャプチャ／比較モードレジスタ 2 (TIMx_CCMR2) (x = 2 to 3)	640
21.4.9	TIMx キャプチャ／比較有効レジスタ (TIMx_CCER) (x = 2 to 3) ...	642

21.4.10	TIMx カウンタ (TIMx_CNT) (x = 2 to 3)	644
21.4.11	TIMx プリスケアラ (TIMx_PSC) (x = 2 to 3)	644
21.4.12	TIMx 自動再ロードレジスタ (TIMx_ARR) (x = 2 to 3)	645
21.4.13	TIMx キャプチャ/比較レジスタ 1 (TIMx_CCR1) (x = 2 to 3)	645
21.4.14	TIMx キャプチャ/比較レジスタ 2 (TIMx_CCR2) (x = 2 to 3)	646
21.4.15	TIMx キャプチャ/比較レジスタ 3 (TIMx_CCR3) (x = 2 to 3)	646
21.4.16	TIMx キャプチャ/比較レジスタ 4 (TIMx_CCR4) (x = 2 to 3)	647
21.4.17	TIMx DMA 制御レジスタ (TIMx_DCR) (x = 2 to 3)	648
21.4.18	TIMx 完全転送用の DMA アドレス (TIMx_DMAR) (x = 2 to 3)	648
21.4.19	TIM2 オプションレジスタ 1 (TIM2_OR1)	649
21.4.20	TIM3 オプションレジスタ 1 (TIM3_OR1)	649
21.4.21	TIM2 オルタネート機能オプションレジスタ 1 (TIM2_AF1)	650
21.4.22	TIM3 オルタネート機能オプションレジスタ 1 (TIM3_AF1)	650
21.4.23	TIM2 タイマ入力選択レジスタ (TIM2_TISEL)	651
21.4.24	TIM3 タイマ入力選択レジスタ (TIM3_TISEL)	651
21.4.25	TIMx レジスタマップ	652
22	基本タイマ (TIM6/TIM7)	655
22.1	TIM6/TIM7 の概要	655
22.2	TIM6/TIM7 の主な機能	655
22.3	TIM6/TIM7 の機能詳細	656
22.3.1	タイムベースユニット	656
22.3.2	カウントモード	658
22.3.3	UIF ビットの再配置	661
22.3.4	クロックソース	661
22.3.5	デバッグモード	662
22.4	TIM6/TIM7 レジスタ	663
22.4.1	TIM6/TIM7 制御レジスタ 1 (TIMx_CR1)	663
22.4.2	TIM6/TIM7 制御レジスタ 2 (TIMx_CR2)	664
22.4.3	TIM6/TIM7 DMA / 割込み有効レジスタ (TIMx_DIER)	665
22.4.4	TIM6/TIM7 のステータスレジスタ (TIMx_SR)	665
22.4.5	TIM6/TIM7 のイベント生成レジスタ (TIMx_EGR)	666
22.4.6	TIM6/TIM7 のカウンタ (TIMx_CNT)	666
22.4.7	TIM6/TIM7 プリスケアラ (TIMx_PSC)	666
22.4.8	TIM6/TIM7 の自動再ロードレジスタ (TIMx_ARR)	667
22.4.9	TIM6/TIM7 レジスタマップ	668

23	汎用タイマ (TIM14)	669
23.1	TIM14 の概要	669
23.2	TIM14 の主な特長	669
23.2.1	TIM14 の主な特長	669
23.3	TIM14 機能詳細	671
23.3.1	タイムベースユニット	671
23.3.2	カウンタモード	673
23.3.3	クロック選択	676
23.3.4	キャプチャ／比較チャネル	677
23.3.5	入力キャプチャモード	679
23.3.6	強制出力モード	680
23.3.7	出力比較モード	680
23.3.8	PWM モード	681
23.3.9	ワンパルスモード	682
23.3.10	UIF ビットの再配置	682
23.3.11	デバッグモード	682
23.4	TIM14 レジスタ	684
23.4.1	TIM14 制御レジスタ 1 (TIM14_CR1)	684
23.4.2	TIM14 割込み有効レジスタ (TIM14_DIER)	685
23.4.3	TIM14 ステータスレジスタ (TIM14_SR)	686
23.4.4	TIM14 イベント生成レジスタ (TIM14_EGR)	687
23.4.5	TIM14 キャプチャ／比較モードレジスタ 1 (TIM14_CCMR1)	687
23.4.6	TIM14 キャプチャ／比較有効レジスタ (TIM14_CCER)	690
23.4.7	TIM14 カウンタ (TIM14_CNT)	691
23.4.8	TIM14 プリスケアラ (TIM14_PSC)	691
23.4.9	TIM14 自動再ロードレジスタ (TIM14_ARR)	691
23.4.10	TIM14 キャプチャ／比較レジスタ 1 (TIM14_CCR1)	692
23.4.11	TIM14 タイマ入力選択レジスタ (TIM14_TISEL)	692
23.4.12	TIM14 レジスタマップ	693
24	汎用タイマ (TIM15/TIM16/TIM17)	695
24.1	TIM15/TIM16/TIM17 の概要	695
24.2	TIM15 の主な機能	695
24.3	TIM16/TIM17 の主な特長	696
24.4	TIM15/TIM16/TIM17 機能詳細	699
24.4.1	タイムベースユニット	699

24.4.2	カウンタモード	701
24.4.3	繰り返しカウンタ	705
24.4.4	クロック選択	706
24.4.5	キャプチャ／比較チャネル	709
24.4.6	入力キャプチャモード	711
24.4.7	PWM 入力モード (TIM15 の場合のみ)	712
24.4.8	強制出力モード	713
24.4.9	出力比較モード	713
24.4.10	PWM モード	714
24.4.11	組み合わせ PWM モード (TIM15 のみ)	716
24.4.12	相補出力とデッドタイム挿入	717
24.4.13	ブレーク機能の使用	719
24.4.14	双方向ブレーク入力	723
24.4.15	ワンパルスモード	725
24.4.16	再トリガ可能なワンパルスモード (OPM) (TIM15 のみ)	726
24.4.17	UIF ビットの再配置	727
24.4.18	タイマ入力 XOR 機能 (TIM15 のみ)	728
24.4.19	外部トリガ同期 (TIM15 のみ)	729
24.4.20	スレーブモード - リセットモードとトリガモードの組み合わせ	731
24.4.21	DMA バーストモード	732
24.4.22	タイマ同期 (TIM15)	733
24.4.23	デバッグモード	733
24.5	TIM15 レジスタ	734
24.5.1	TIM15 制御レジスタ 1 (TIM15_CR1)	734
24.5.2	TIM15 制御レジスタ 2 (TIM15_CR2)	735
24.5.3	TIM15 のスレーブモード制御レジスタ (TIM15_SMCR)	737
24.5.4	TIM15 DMA／割込み有効レジスタ (TIM15_DIER)	739
24.5.5	TIM15 ステータスレジスタ (TIM15_SR)	740
24.5.6	TIM15 のイベント生成レジスタ (TIM15_EGR)	742
24.5.7	TIM15 のキャプチャ／比較モードレジスタ 1 (TIM15_CCMR1)	743
24.5.8	TIM15 のキャプチャ／比較有効レジスタ (TIM15_CCER)	747
24.5.9	TIM15 のカウンタ (TIM15_CNT)	750
24.5.10	TIM15 のプリスケアラ (TIM15_PSC)	750
24.5.11	TIM15 の自動再ロードレジスタ (TIM15_ARR)	750
24.5.12	TIM15 繰り返しカウンタレジスタ (TIM15_RCR)	751
24.5.13	TIM15 のキャプチャ／比較レジスタ 1 (TIM15_CCR1)	751
24.5.14	TIM15 のキャプチャ／比較レジスタ 2 (TIM15_CCR2)	752

24.5.15	TIM15 ブレークおよびデッドタイムレジスタ (TIM15_BDTR)	752
24.5.16	TIM15 DMA 制御レジスタ (TIM15_DCR)	755
24.5.17	完全転送の TIM15 DMA アドレス (TIM15_DMAR)	756
24.5.18	TIM15 オルタネートレジスタ 1 (TIM15_AF1)	756
24.5.19	TIM15 入力選択レジスタ (TIM15_TISEL)	757
24.5.20	TIM15 レジスタマップ	758
24.6	TIM16/TIM17 レジスタ	760
24.6.1	TIMx 制御レジスタ 1 (TIMx_CR1) (x = 16 to 17)	760
24.6.2	TIMx 制御レジスタ 2 (TIMx_CR2) (x = 16 to 17)	761
24.6.3	TIMx DMA / 割込み有効レジスタ (TIMx_DIER) (x = 16 to 17)	762
24.6.4	TIMx ステータスレジスタ (TIMx_SR) (x = 16 to 17)	763
24.6.5	TIMx イベント生成レジスタ (TIMx_EGR) (x = 16 to 17)	764
24.6.6	TIMx キャプチャ/比較モードレジスタ 1 (TIMx_CCMR1) (x = 16 to 17)	765
24.6.7	TIMx キャプチャ/比較有効レジスタ (TIMx_CCER) (x = 16 to 17)	768
24.6.8	TIMx カウンタ (TIMx_CNT) (x = 16 to 17)	771
24.6.9	TIMx プリスケアラ (TIMx_PSC) (x = 16 to 17)	771
24.6.10	TIMx 自動再ロードレジスタ (TIMx_ARR) (x = 16 to 17)	771
24.6.11	TIMx 繰り返しカウンタレジスタ (TIMx_RCR) (x = 16 to 17)	772
24.6.12	TIMx キャプチャ/比較レジスタ 1 (TIMx_CCR1) (x = 16 to 17)	772
24.6.13	TIMx ブレークおよびデッドタイムレジスタ (TIMx_BDTR) (x = 16 to 17)	773
24.6.14	TIMx DMA 制御レジスタ (TIMx_DCR) (x = 16 to 17)	776
24.6.15	TIMx 完全転送用の DMA アドレス (TIMx_DMAR) (x = 16 to 17)	776
24.6.16	TIM16 オルタネート機能レジスタ 1 (TIM16_AF1)	777
24.6.17	TIM16 オルタネート機能レジスタ 1 (TIM16_AF1)	778
24.6.18	TIM16 入力選択レジスタ (TIM16_TISEL)	779
24.6.19	TIM17 オルタネート機能レジスタ 1 (TIM17_AF1)	780
24.6.20	TIM17 入力選択レジスタ (TIM17_TISEL)	781
24.6.21	TIM16/TIM17 レジスタマップ	782
25	低電力タイマ (LPTIM)	784
25.1	概要	784
25.2	LPTIM の主な機能	784
25.3	LPTIM の実装	784
25.4	LPTIM の機能詳細	785

25.4.1	LPTIM ブロック図	785
25.4.2	LPTIM ピンおよび内部信号	785
25.4.3	LPTIM 入力およびトリガマッピング	786
25.4.4	LPTIM のリセットとクロック	787
25.4.5	グリッチフィルタ	788
25.4.6	プリスケラ	788
25.4.7	トリガマルチプレクサ	789
25.4.8	動作モード	789
25.4.9	タイムアウト機能	791
25.4.10	波形生成	791
25.4.11	レジスタの更新	792
25.4.12	カウンタモード	793
25.4.13	タイマ有効	793
25.4.14	タイマカウンタのリセット	794
25.4.15	エンコーダモード	794
25.4.16	デバッグモード	795
25.5	LPTIM 低電力モード	796
25.6	LPTIM 割込み	796
25.7	LPTIM レジスタ	797
25.7.1	LPTIM 割込みおよびステータスレジスタ (LPTIM_ISR)	797
25.7.2	LPTIM 割込みクリアレジスタ (LPTIM_ICR)	798
25.7.3	LPTIM 割込み有効レジスタ (LPTIM_IER)	799
25.7.4	LPTIM 設定レジスタ (LPTIM_CFGR)	801
25.7.5	LPTIM 制御レジスタ (LPTIM_CR)	804
25.7.6	LPTIM 比較レジスタ (LPTIM_CMP)	805
25.7.7	LPTIM 自動再ロードレジスタ (LPTIM_ARR)	805
25.7.8	LPTIM カウンタレジスタ (LPTIM_CNT)	806
25.7.9	LPTIM 設定レジスタ 2 (LPTIM_CFGR2)	806
25.7.10	LPTIM レジスタマップ	808
26	赤外線インタフェース (IRTIM)	809
27	独立型ウォッチドッグ (IWDG)	811
27.1	概要	811
27.2	IWDG の主な機能	811
27.3	IWDG の機能説明	811
27.3.1	IWDG ブロック図	811

27.3.2	ウィンドウオプション	812
27.3.3	ハードウェアウォッチドッグ	813
27.3.4	STOP および STANDBY モードでの動作	813
27.3.5	レジスタのアクセス保護	813
27.3.6	デバッグモード	813
27.4	IWDG レジスタ	814
27.4.1	キーレジスタ (IWDG_KR)	814
27.4.2	プリスケアラレジスタ (IWDG_PR)	815
27.4.3	再ロードレジスタ (IWDG_RLR)	816
27.4.4	ステータスレジスタ (IWDG_SR)	817
27.4.5	ウィンドウレジスタ (IWDG_WINR)	818
27.4.6	IWDG レジスタマップ	819
28	システムウィンドウ型ウォッチドッグ (WWDG)	820
28.1	概要	820
28.2	WWDG の主な機能	820
28.3	WWDG の機能説明	820
28.3.1	WWDG ブロック図	821
28.3.2	ウォッチドッグの有効化	821
28.3.3	ダウンカウンタの制御	821
28.3.4	高度なウォッチドッグ割込み機能	822
28.3.5	ウォッチドッグタイムアウトをプログラムする方法	822
28.3.6	デバッグモード	824
28.4	WWDG レジスタ	825
28.4.1	制御レジスタ (WWDG_CR)	825
28.4.2	設定レジスタ (WWDG_CFR)	826
28.4.3	ステータスレジスタ (WWDG_SR)	826
28.4.4	WWDG レジスタマップ	827
29	リアルタイムクロック (RTC)	828
29.1	概要	828
29.2	RTC の主な機能	828
29.3	RTC の機能説明	829
29.3.1	RTC ブロック図	829
29.3.2	RTC ピンおよび内部信号	830
29.3.3	RTC および TAMP によって制御される GPIO	831

29.3.4	クロックとプリスケアラ	832
29.3.5	リアルタイムクロックとカレンダー	833
29.3.6	プログラム可能なアラーム	834
29.3.7	周期的自動ウェイクアップ	834
29.3.8	RTC の初期化と設定	835
29.3.9	カレンダーの読出し	836
29.3.10	RTC のリセット	837
29.3.11	RTC の同期	838
29.3.12	RTC リファレンスクロック検出	838
29.3.13	RTC の高精度デジタル較正	839
29.3.14	タイムスタンプ機能	841
29.3.15	較正クロック出力	842
29.3.16	タンパおよびアラーム出力	842
29.4	RTC 低電力モード	843
29.5	RTC 割込み	844
29.6	RTC レジスタ	844
29.6.1	RTC 時刻レジスタ (RTC_TR)	845
29.6.2	RTC 日付レジスタ (RTC_DR)	846
29.6.3	RTC サブセカンドレジスタ (RTC_SSR)	847
29.6.4	RTC 初期化制御およびステータスレジスタ (RTC_ICSR)	847
29.6.5	RTC プリスケアラレジスタ (RTC_PRER)	849
29.6.6	RTC ウェイクアップタイマレジスタ (RTC_WUTR)	849
29.6.7	RTC 制御レジスタ (RTC_CR)	850
29.6.8	RTC 書込み保護レジスタ (RTC_WPR)	853
29.6.9	RTC 較正レジスタ (RTC_CALR)	854
29.6.10	RTC シフト制御レジスタ (RTC_SHIFTR)	855
29.6.11	RTC タイムスタンプ時刻レジスタ (RTC_TSTR)	856
29.6.12	RTC タイムスタンプ日付レジスタ (RTC_TSDR)	856
29.6.13	RTC タイムスタンプサブセカンドレジスタ (RTC_TSSSR)	857
29.6.14	RTC アラーム A レジスタ (RTC_ALRMAR)	857
29.6.15	RTC アラーム A サブセカンドレジスタ (RTC_ALRMASR)	858
29.6.16	RTC アラーム B レジスタ (RTC_ALRMBR)	859
29.6.17	RTC アラーム B サブセカンドレジスタ (RTC_ALRMBSSR)	860
29.6.18	RTC ステータスレジスタ (RTC_SR)	861
29.6.19	RTC マスク済み割込みステータスレジスタ (RTC_MISR)	862
29.6.20	RTC ステータスクリアレジスタ (RTC_SCR)	863
29.6.21	RTC レジスタマップ	864

30	タンパおよびバックアップレジスタ (TAMP)	866
30.1	概要	866
30.2	TAMP の主な機能	866
30.3	TAMP の機能詳細	867
30.3.1	TAMP のブロック図	867
30.3.2	TAMP ピンおよび内部信号	868
30.3.3	タンパ検出	869
30.4	TAMP 低電力モード	871
30.5	TAMP 割込み	871
30.6	TAMP レジスタ	872
30.6.1	TAMP 制御レジスタ 1 (TAMP_CR1)	872
30.6.2	TAMP 制御レジスタ 2 (TAMP_CR2)	873
30.6.3	TAMP フィルタ制御レジスタ (TAMP_FLTCR)	874
30.6.4	TAMP 割込みイネーブルレジスタ (TAMP_IER)	875
30.6.5	TAMP ステータスレジスタ (TAMP_SR)	876
30.6.6	TAMP マスク済み割込みステータスレジスタ (TAMP_MISR)	877
30.6.7	TAMP ステータスクリアレジスタ (TAMP_SCR)	878
30.6.8	TAMP バックアップ x レジスタ (TAMP_BKPxR)	879
30.6.9	TAMP レジスタマップ	880
31	I²C (Inter-integrated circuit) インタフェース	881
31.1	概要	881
31.2	I ² C の主な機能	881
31.3	I ² C の実装	882
31.4	I ² C の機能詳細	882
31.4.1	I ² C1 ブロック図	883
31.4.2	I ² C2 ブロック図	884
31.4.3	I ² C クロックの要件	885
31.4.4	モード選択	885
31.4.5	I ² C の初期化	886
31.4.6	ソフトウェアリセット	890
31.4.7	データ転送	891
31.4.8	I ² C スレーブモード	893
31.4.9	I ² C マスタモード	902
31.4.10	I2C_TIMINGR レジスタの設定例	914
31.4.11	SMBus 固有の機能	915

31.4.12	SMBus 初期化	918
31.4.13	SMBus : I2C_TIMEOCTR レジスタの設定例	920
31.4.14	SMBus スレーブモード	921
31.4.15	アドレス一致時に STOP モードからウェイクアップ	928
31.4.16	エラー条件	928
31.4.17	DMA リクエスト	930
31.4.18	デバッグモード	931
31.5	I ² C 低電力モード	931
31.6	I ² C 割込み	932
31.7	I ² C レジスタ	933
31.7.1	I ² C 制御レジスタ 1 (I2C_CR1)	933
31.7.2	I ² C 制御レジスタ 2 (I2C_CR2)	936
31.7.3	I ² C Own Address 1 レジスタ (I2C_OAR1)	939
31.7.4	I ² C Own Address 2 レジスタ (I2C_OAR2)	940
31.7.5	I ² C タイミングレジスタ (I2C_TIMINGR)	941
31.7.6	I ² C タイムアウトレジスタ (I2C_TIMEOCTR)	942
31.7.7	I ² C 割込みおよびステータスレジスタ (I2C_ISR)	943
31.7.8	I ² C 割込みクリアレジスタ (I2C_ICR)	945
31.7.9	I ² C PEC レジスタ (I2C_PECR)	946
31.7.10	I ² C 受信データレジスタ (I2C_RXDR)	947
31.7.11	I ² C 送信データレジスタ (I2C_TXDR)	947
31.7.12	I ² C レジスタマップ	948
32	Universal synchronous/asynchronous receiver transmitter (USART/UART)	950
32.1	USART の概要	950
32.2	USART の主な機能	951
32.3	USART の拡張機能	952
32.4	USART の実装	952
32.5	USART の機能詳細	953
32.5.1	USART のブロック図	953
32.5.2	USART 信号	954
32.5.3	USART キャラクタの説明	955
32.5.4	USART の FIFO と閾値	957
32.5.5	USART トランスミッタ	957
32.5.6	USART レシーバ	961

32.5.7	USART ボーレート生成	968
32.5.8	クロック偏差に対する USART レシーバの許容誤差	969
32.5.9	USART 自動ボーレート検出	971
32.5.10	USART マルチプロセッサ通信	972
32.5.11	USART Modbus 通信	974
32.5.12	USART パリティ制御	975
32.5.13	USART LIN (Local Interconnection Network) モード	976
32.5.14	USART 同期モード	978
32.5.15	USART 単線半二重通信	982
32.5.16	USART レシーバタイムアウト	982
32.5.17	USART スマートカードモード	983
32.5.18	USART IrDA SIR ENDEC ブロック	987
32.5.19	USART および DMA を使用した連続通信	989
32.5.20	RS232 ハードウェアフロー制御および RS485 ドライバ有効	991
32.5.21	USART 低電力管理	994
32.6	USART 割込み	997
32.7	USART レジスタ	1000
32.7.1	USART 制御レジスタ 1 [オルタネート] (USART_CR1)	1000
32.7.2	USART 制御レジスタ 1 [オルタネート] (USART_CR1)	1004
32.7.3	USART 制御レジスタ 2 (USART_CR2)	1008
32.7.4	USART 制御レジスタ 3 (USART_CR3)	1012
32.7.5	USART ボーレートレジスタ (USART_BRR)	1016
32.7.6	USART ガード時間およびプリスケアラレジスタ (USART_GTPR)	1016
32.7.7	USART レシーバタイムアウトレジスタ (USART_RTOR)	1017
32.7.8	USART リクエストレジスタ (USART_RQR)	1018
32.7.9	USART 割込みおよびステータスレジスタ [オルタネート] (USART_ISR)	1019
32.7.10	USART 割込みおよびステータスレジスタ [オルタネート] (USART_ISR)	1025
32.7.11	USART 割込みフラグクリアレジスタ (USART_ICR)	1030
32.7.12	USART レシーバデータレジスタ (USART_RDR)	1031
32.7.13	USART トランスミッタデータレジスタ (USART_TDR)	1032
32.7.14	USART プリスケアラレジスタ (USART_PRESC)	1033
32.7.15	USART レジスタマップ	1034
33	低電力ユニバーサル非同期レシーバトランスミッタ (LPUART)	1036
33.1	LPUART の概要	1036

33.2	LPUART の主な機能	1037
33.3	LPUART の実装	1038
33.4	LPUART 機能の詳細	1039
33.4.1	LPUART ブロック図	1039
33.4.2	LPUART 信号	1040
33.4.3	LPUART キャラクタの説明	1040
33.4.4	LPUART の FIFO と閾値	1042
33.4.5	LPUART トランスミッタ	1042
33.4.6	LPUART レシーバ	1045
33.4.7	LPUART ボーレート生成	1049
33.4.8	クロック偏差に対する LPUART レシーバの許容誤差	1051
33.4.9	LPUART マルチプロセッサ通信	1052
33.4.10	LPUART パリティ制御	1054
33.4.11	LPUART 単線半二重通信	1055
33.4.12	DMA および LPUART を使用した連続通信	1055
33.4.13	RS232 ハードウェアフロー制御および RS485 ドライバ有効	1058
33.4.14	LPUART 低電力管理	1060
33.5	LPUART 割り込み	1063
33.6	LPUART レジスタ	1065
33.6.1	制御レジスタ 1 [オルタネート] (LPUART_CR1)	1065
33.6.2	制御レジスタ 1 [オルタネート] (LPUART_CR1)	1068
33.6.3	制御レジスタ 2 (LPUART_CR2)	1071
33.6.4	制御レジスタ 3 (LPUART_CR3)	1073
33.6.5	ボーレートレジスタ (LPUART_BRR)	1076
33.6.6	リクエストレジスタ (LPUART_RQR)	1076
33.6.7	割り込みとステータスレジスタ [オルタネート] (LPUART_ISR)	1077
33.6.8	割り込みとステータスレジスタ [オルタネート] (LPUART_ISR)	1082
33.6.9	割り込みフラグクリアレジスタ (LPUART_ICR)	1085
33.6.10	受信データレジスタ (LPUART_RDR)	1086
33.6.11	送信データレジスタ (LPUART_TDR)	1087
33.6.12	プリスケアラレジスタ (LPUART_PRESC)	1087
33.6.13	LPUART レジスタマップ	1088
34	シリアルペリフェラルインタフェース / I²S (SPI/I²S)	1090
34.1	概要	1090
34.2	SPI の主な機能	1090

34.3	I ² S の主な機能	1091
34.4	SPI/I ² S の実装	1091
34.5	SPI の機能説明	1092
34.5.1	概要	1092
34.5.2	マスタとスレーブの 1 対 1 の通信	1093
34.5.3	標準マルチスレーブ通信	1095
34.5.4	マルチマスタ通信	1096
34.5.5	スレーブ選択 (NSS) ピンの管理	1097
34.5.6	通信フォーマット	1098
34.5.7	SPI の設定	1100
34.5.8	SPI を有効にする手順	1101
34.5.9	データの送受信手順	1101
34.5.10	SPI ステータスフラグ	1111
34.5.11	SPI エラーフラグ	1112
34.5.12	NSS パルスモード	1113
34.5.13	TI モード	1114
34.5.14	CRC 計算	1115
34.6	SPI 割込み	1117
34.7	I ² S の機能詳細	1118
34.7.1	I ² S の概要	1118
34.7.2	サポートされるオーディオプロトコル	1119
34.7.3	起動に関する説明	1126
34.7.4	クロックジェネレータ	1127
34.7.5	I ² S マスタモード	1130
34.7.6	I ² S スレーブモード	1132
34.7.7	I ² S ステータスフラグ	1133
34.7.8	I ² S エラーフラグ	1135
34.7.9	DMA の機能	1135
34.8	I ² S 割込み	1136
34.9	SPI および I ² S レジスタ	1137
34.9.1	SPI 制御レジスタ 1 (SPIx_CR1)	1137
34.9.2	SPI 制御レジスタ 2 (SPIx_CR2)	1139
34.9.3	SPI ステータスレジスタ (SPIx_SR)	1141
34.9.4	SPI データレジスタ (SPIx_DR)	1143
34.9.5	SPI CRC 多項式レジスタ (SPIx_CRCPR)	1143
34.9.6	SPI Rx CRC レジスタ (SPIx_RXCRCR)	1144

34.9.7	SPI Tx CRC レジスタ (SPIx_TXCRCR)	1144
34.9.8	SPIx_I2S 設定レジスタ (SPIx_I2SCFGR)	1145
34.9.9	SPIx_I2S プリスケアラレジスタ (SPIx_I2SPR)	1146
34.9.10	SPI/I2S レジスタマップ	1148
35	USB Type-C™ / USB Power Delivery インタフェース (UCPD)	1149
35.1	概要	1149
35.2	UCPD の主な機能	1149
35.3	UCPD の実装	1150
35.4	UCPD の機能詳細	1150
35.4.1	UCPD ブロック図	1151
35.4.2	UCPD のリセットおよびクロック	1153
35.4.3	物理層プロトコル	1153
35.4.4	UCPD BMC トランスミッタ	1160
35.4.5	UCPD BMC レシーバ	1162
35.4.6	UCPD Type-C プルアップ (Rp) およびプルダウン (Rd)	1164
35.4.7	UCPD Type-C 電圧監視およびデバウンス	1165
35.4.8	UCPD 高速ロールスワップ (FRS) の信号および検出	1165
35.4.9	UCPD DMA インタフェース	1165
35.4.10	STOP からのウェイクアップ	1166
35.4.11	UCPD プログラミングシーケンス	1166
35.5	UCPD 低電力モード	1170
35.6	UCPD 割込み	1171
35.7	UCPD レジスタ	1172
35.7.1	UCPD 設定レジスタ 1 (UCPD_CFG1)	1172
35.7.2	UCPD 設定レジスタ 2 (UCPD_CFG2)	1174
35.7.3	UCPD 制御レジスタ (UCPD_CR)	1175
35.7.4	UCPD 割込みマスクレジスタ (UCPD_IMR)	1177
35.7.5	UCPD ステータスレジスタ (UCPD_SR)	1179
35.7.6	UCPD 割込みクリアレジスタ (UCPD_ICR)	1182
35.7.7	UCPD Tx 順序セットタイプレジスタ (UCPD_TX_ORDSET)	1183
35.7.8	UCPD Tx ペイサイズレジスタ (UCPD_TX_PAYSZ)	1184
35.7.9	UCPD Tx データレジスタ (UCPD_TXDR)	1184
35.7.10	UCPD Rx 順序セットレジスタ (UCPD_RX_ORDSET)	1185
35.7.11	UCPD Rx ペイサイズレジスタ (UCPD_RX_PAYSZ)	1186
35.7.12	UCPD 受信データレジスタ (UCPD_RXDR)	1186

35.7.13	UCPD Rx 順序セット拡張レジスタ #1 (UCPD_RX_ORDEXT1) ..	1187
35.7.14	UCPD Rx 順序セット拡張レジスタ #2 (UCPD_RX_ORDEXT2) ..	1187
35.7.15	UCPD レジスタマップ	1188
36	HDMI-CEC コントローラ (CEC)	1190
36.1	概要	1190
36.2	HDMI-CEC コントローラの主な機能	1190
36.3	HDMI-CEC の機能詳細	1191
36.3.1	HDMI-CEC ピン	1191
36.3.2	HDMI-CEC ブロック図	1191
36.3.3	メッセージの説明	1192
36.3.4	ビットタイミング	1192
36.4	アービトラーション	1193
36.4.1	SFT オプションビット	1195
36.5	エラー処理	1195
36.5.1	ビットエラー	1195
36.5.2	メッセージエラー	1195
36.5.3	ビット立ち上がりエラー (BRE)	1196
36.5.4	ショートビット周期エラー (SBPE)	1196
36.5.5	ロングビット周期エラー (LBPE)	1196
36.5.6	送信エラー検出 (TXERR)	1198
36.6	HDMI-CEC 割込み	1199
36.7	HDMI-CEC レジスタ	1200
36.7.1	CEC 制御レジスタ (CEC_CR)	1200
36.7.2	CEC 設定レジスタ (CEC_CFGR)	1201
36.7.3	CEC Tx データレジスタ (CEC_TXDR)	1203
36.7.4	CEC Rx データレジスタ (CEC_RXDR)	1203
36.7.5	CEC 割込みおよびステータスレジスタ (CEC_ISR)	1204
36.7.6	CEC 割込み有効レジスタ (CEC_IER)	1206
36.7.7	HDMI-CEC レジスタマップ	1208
37	デバッグサポート (DBG)	1209
37.1	概要	1209
37.2	Arm リファレンス資料	1210
37.3	ピン名とデバッグポートピン	1210
37.3.1	SWD ポートピン	1210

37.3.2	SW-DP ピンの割り当て	1210
37.3.3	SWD ピンでの内部プルアップ／プルダウン	1210
37.4	ID コードとロック機構	1211
37.5	SWD ポート	1211
37.5.1	SWD プロトコルの概要	1211
37.5.2	SWD プロトコルシーケンス	1211
37.5.3	SW-DP ステートマシン（リセット、アイドル状態、ID コード）...	1212
37.5.4	DP と AP の読出し／書込みアクセス	1212
37.5.5	SW-DP レジスタ	1213
37.5.6	SW-AP レジスタ	1213
37.6	コアデバッグ	1214
37.7	BPU（ブレークポイントユニット）	1215
37.7.1	BPU の機能	1215
37.8	DWT（データウォッチポイント）	1215
37.8.1	DWT の機能	1215
37.8.2	DWT プログラムカウンタサンプルレジスタ	1215
37.9	MCU デバッグコンポーネント（DBG）	1216
37.9.1	低電力モードのデバッグサポート	1216
37.9.2	タイマ、ウォッチドッグ、および I ² C のデバッグサポート	1216
37.10	DBG レジスタ	1217
37.10.1	DBG デバイス ID コードレジスタ（DBG_IDCODE）	1217
37.10.2	DBG 設定レジスタ（DBG_CR）	1218
37.10.3	DBG APB フリーズレジスタ 1（DBG_APB_FZ1）	1219
37.10.4	DBG APB フリーズレジスタ 2（DBG_APB_FZ2）	1221
37.10.5	DBG レジスタマップ	1222
38	デバイス電子署名	1223
38.1	ユニークデバイス ID レジスタ（96 ビット）	1223
38.2	Flash メモリサイズデータレジスタ	1224
38.3	パッケージデータレジスタ	1225
39	改版履歴	1226

表の一覧

表 1.	STM32G0x1 ペリフェラルレジスタ境界アドレス	55
表 2.	STM32G0x1 メモリ境界アドレス	57
表 3.	ブートモード	59
表 4.	Flash メモリ - シングルバンク構成	62
表 5.	Flash メモリクロック (HCLK) 周波数によるウェイトステート数	63
表 6.	ページ消去の概要	66
表 7.	全体消去の概要	67
表 8.	オプションバイトのフォーマット	71
表 9.	オプションバイトの構成	71
表 10.	Flash メモリの読出し保護ステータス	79
表 11.	レベル 1 からレベル 0 への RDP 回帰時の全体消去	81
表 12.	アクセス状態 対 保護レベルと実行モード	81
表 13.	PCROP 保護	83
表 14.	WRP 保護	84
表 15.	RDP のレベル 1 からレベル 0 への変更時におけるセキュリティ保護可能な領域の消去	85
表 16.	Flash 割込みリクエスト	86
表 17.	Flash レジスタマップとリセット値	100
表 18.	低電力モードの概要	111
表 19.	動作モードに応じた機能	112
表 20.	低電力 RUN	115
表 21.	SLEEP モードの概要	117
表 22.	低電力 SLEEP モードの概要	118
表 23.	STOP 0 モードの概要	120
表 24.	STOP 1 モードの概要	121
表 25.	STANDBY モードの概要	123
表 26.	SHUTDOWN モードの概要	125
表 27.	PWR レジスタマップとリセット値	140
表 28.	クロックソースの周波数	152
表 29.	RCC レジスタマップとリセット値	193
表 30.	ポートビット設定表	198
表 31.	GPIO レジスタマップとリセット値	212
表 32.	SYSCFG レジスタマップとリセット値	231
表 33.	相互接続マトリックス	234
表 34.	DMA の実装	242
表 35.	DMA 内部入力/出力信号	243
表 36.	プログラム可能なデータ幅およびエンディアンの動作 (PINC = MINC = 1 の場合)	248
表 37.	DMA 割込みリクエスト	250
表 38.	DMA レジスタマップとリセット値	259
表 39.	DMAMUX の構成	262
表 40.	DMAMUX : リソースへのマルチプレクサ入力の割当て	262
表 41.	DMAMUX : リソースへのトリガ入力の割当て	263
表 42.	DMAMUX : リソースへの同期入力の割当て	263
表 43.	DMAMUX 信号	265
表 44.	DMAMUX 割込み	269
表 45.	DMAMUX レジスタマップとリセット値	274
表 46.	ベクタテーブル	276
表 47.	EXTI 信号の概要	280

表 48.	EVG ピン名	280
表 49.	EXTI イベント入力設定およびレジスタ制御	282
表 50.	EXTI ラインの接続	284
表 51.	マスキングの機能	285
表 52.	EXTI レジスタマップセクション	286
表 53.	EXTI コントローラレジスタマップおよびリセット値	293
表 54.	CRC 内部入力／出力信号	296
表 55.	CRC レジスタマップとリセット値	301
表 56.	ADC 内部信号	304
表 57.	ADC ピン	304
表 58.	トリガから変換開始までの遅延	309
表 59.	トリガ極性の設定	315
表 60.	外部トリガ	316
表 61.	tSAR タイミングは分解能に依存	317
表 62.	アナログウォッチドッグ比較	327
表 63.	アナログウォッチドッグ 1 チャンネル選択	327
表 64.	最大出力結果対 N と M。グレイの値は切り詰めを示す	331
表 65.	ADC 割込み	337
表 66.	ADC レジスタマップとリセット値	358
表 67.	DAC の実装	361
表 68.	DAC の入出力ピン	363
表 69.	DAC 内部入力／出力信号	363
表 70.	DAC トリガ選択	366
表 71.	サンプルおよびリフレッシュタイミング	371
表 72.	チャンネル出力モードの概要	372
表 73.	低電力モードが DAC に与える影響	379
表 74.	DAC 割込み	379
表 75.	DAC レジスタマップとリセット値	396
表 76.	VREF バッファモード	398
表 77.	VREFBUF レジスタマップとリセット値	400
表 78.	COMP1 非反転入力割り付け	402
表 79.	COMP1 反転入力割り付け	403
表 80.	COMP2 非反転入力割り付け	403
表 81.	COMP2 反転入力割り付け	403
表 82.	低電力モードでのコンパレータの動作	406
表 83.	割込み制御ビット	407
表 84.	COMP レジスタマップとリセット値	412
表 85.	RNG 内部入力／出力信号	414
表 86.	RNG 割込みリクエスト	421
表 87.	RNG レジスタマップとリセットマップ	426
表 88.	AES 内部入力／出力信号	428
表 89.	CTR モード初期化ベクタの定義	447
表 90.	GCM 最終ブロックの定義	448
表 91.	GCM モード IVI ビットフィールドの初期化	449
表 92.	CCM モードでの AES_IVRx レジスタの 初期化	457
表 93.	AES_KEYRx レジスタ (キー長は 128 または 256 ビット) の中の キーエンディアンネス	462
表 94.	メモリから AES にデータ転送する DMA チャンネル設定	463
表 95.	AES からメモリにデータ転送する DMA チャンネル設定	464
表 96.	AES 割込みリクエスト	466
表 97.	ECB、CBC および CTR の処理レイテンシ (クロックサイクル数)	466
表 98.	GCM および CCM の処理レイテンシ (クロックサイクル数)	466

表 99.	AES レジスタマップとリセット値	478
表 100.	タイマ出力と BRK/BRK2 入力の動作	522
表 101.	ブレーク保護の解除条件	524
表 102.	カウント方向とエンコーダ信号	530
表 103.	TIM1 内部トリガ接続	547
表 104.	ブレーク機能を持つ相補 OCx および OCxN チャンネルの出力制御ビット	561
表 105.	TIM1 レジスタマップとリセット値	578
表 106.	カウント方向とエンコーダ信号	614
表 107.	TIMx 内部トリガ接続	631
表 108.	標準 OCx チャンネルの出力制御ビット	643
表 109.	TIM2/TIM3 レジスタマップとリセット値	652
表 110.	TIM6/TIM7 レジスタマップとリセット値	668
表 111.	標準 OCx チャンネルの出力制御ビット	690
表 112.	TIM14 レジスタマップとリセット値	693
表 113.	ブレーク保護解除条件	723
表 114.	TIMx 内部トリガ接続	738
表 115.	ブレーク機能を持つ相補 OCx および OCxN チャンネルの出力制御ビット (TIM15)	749
表 116.	TIM15 レジスタマップとリセット値	758
表 117.	ブレーク機能を持つ相補 OCx および OCxN チャンネルの出力制御ビット (TIM16/17)	770
表 118.	TIM16/TIM17 レジスタマップとリセット値	782
表 119.	STM32G0x1 LPTIM 機能	784
表 120.	HRTIM の入出力ピン	785
表 121.	LPTIM 内部信号	785
表 122.	LPTIM1 外部トリガ接続	786
表 123.	LPTIM2 外部トリガ接続	786
表 124.	LPTIM1 入力 1 接続	787
表 125.	LPTIM1 入力 2 接続	787
表 126.	LPTIM2 入力 1 接続	787
表 127.	プリスケアラの分周比	788
表 128.	エンコーダのカウントシナリオ	795
表 129.	低電力モードが LPTIM に与える影響	796
表 130.	割込みイベント	796
表 131.	LPTIM レジスタマップとリセット値	808
表 132.	IWDG レジスタマップとリセット値	819
表 133.	WWDG レジスタマップとリセット値	827
表 134.	RTC の入出力ピン	830
表 135.	RTC 内部入力/出力信号	830
表 136.	RTC 相互接続	830
表 137.	PC13 設定	831
表 138.	RTC_OUT の配置	832
表 139.	低電力モードが RTC に与える影響	843
表 140.	各モードでの RTC のピンの機能	843
表 141.	割込みリクエスト	844
表 142.	RTC レジスタマップとリセット値	864
表 143.	TAMP の入出力ピン	868
表 144.	TAMP 内部入力/出力信号	868
表 145.	TAMP の相互接続	868
表 146.	低消費電力モードが TAMP に与える影響	871
表 147.	割込みリクエスト	871
表 148.	TAMP レジスタマップとリセット値	880
表 149.	STM32G0x1I ² C の実装	882

表 150.	アナログフィルタとデジタルフィルタの比較	886
表 151.	I ² C-SMBUS 仕様のデータのセットアップおよびホールド時間	889
表 152.	I ² C 設定	893
表 153.	I2C-SMBUS 仕様のクロックタイミング	903
表 154.	fI2CCLK = 8 MHz でのタイミング設定の例	914
表 155.	fI2CCLK = 16 MHz でのタイミング設定の例	914
表 156.	fI2CCLK = 48 MHz でのタイミング設定の例	915
表 157.	SMBus タイムアウト仕様	917
表 158.	SMBUS の PEC 設定	919
表 159.	さまざまな I2CCLK 周波数での TIMEOUTA の設定例 (最大値 $t_{\text{TIMEOUT}} = 25 \text{ ms}$)	920
表 160.	さまざまな I2CCLK 周波数での TIMEOUTB の設定例	920
表 161.	さまざまな I2CCLK 周波数での TIMEOUTA の設定例 (最大値 $t_{\text{IDLE}} = 50 \mu\text{s}$)	920
表 162.	低電力モードが I ² C に与える影響	931
表 163.	I ² C 割込みリクエスト	932
表 164.	I ² C レジスタマップとリセット値	948
表 165.	USART の機能	952
表 166.	サンプリングされたデータからのノイズ検出	967
表 167.	BRR [3:0] = 0000 のときの USART レシーバの許容誤差	970
表 168.	BRR[3:0] が 0000 でないときの USART レシーバの許容誤差	971
表 169.	USART フレームのフォーマット	975
表 170.	USART 割込みリクエスト	997
表 171.	USART レジスタマップとリセット値	1034
表 172.	LPUART の機能	1038
表 173.	lpuart_ker_ck_pres = 32,768 KHz でプログラムされたボーレートのエラー計算	1050
表 174.	fCK = 100 MHz でプログラムされたボーレートのエラー計算	1050
表 175.	LPUART レシーバの許容誤差	1051
表 176.	LPUART フレームのフォーマット	1054
表 177.	LPUART 割込みリクエスト	1063
表 178.	LPUART レジスタマップとリセット値	1088
表 179.	STM32G0x1 SPI の実装	1092
表 180.	SPI 割込みリクエスト	1117
表 181.	標準 8 MHz HSE を使用した場合のオーディオ周波数精度	1129
表 182.	I ² S 割り込みリクエスト	1136
表 183.	SPI レジスタマップとリセット値	1148
表 184.	UCPD の実装	1150
表 185.	UCPD ピン	1152
表 186.	UCPD 内部信号	1152
表 187.	4b5b シンボルエンコードテーブル	1154
表 188.	順序集合	1155
表 189.	順序セットの検証	1156
表 190.	データサイズ	1156
表 191.	ANAMODE、ANASUBMODE、および TYPEC_VSTATE_CCx とのリンクのコーディング	1167
表 192.	Type-C シーケンス (ソース : 3A)、接続されるケーブル / シンク (CC1 の Rd、CC2 の Ra)	1168
表 193.	低電力モードが UCPD に与える影響	1170
表 194.	UCPD 割込みリクエスト	1171
表 195.	UCPD レジスタマップとリセット値	1188
表 196.	HDMI ピン	1191
表 197.	エラー処理タイミングパラメータ	1197
表 198.	TXERR タイミングパラメータ	1198
表 199.	HDMI-CEC 割込み	1199

表 200.	HDMI-CEC レジスタマップとリセット値	1208
表 201.	SW デバッグポートピン.....	1210
表 202.	パケットリクエスト (8 ビット)	1211
表 203.	ACK 応答 (3 ビット).....	1212
表 204.	データ転送 (33 ビット).....	1212
表 205.	SW-DP レジスタ	1213
表 206.	シフトされた値 A[3:2] によってアドレス指定される 32 ビットデバッグポートレジスタ	1214
表 207.	コアデバッグレジスタ	1214
表 208.	DEV_ID および REV_ID フィールドの値.....	1217
表 209.	DBG レジスタマップとリセット値	1222
表 210.	文書改版履歴	1226
表 211.	日本語版文書改版履歴	1226

図の一覧

図 1.	システムアーキテクチャ	52
図 2.	メモリマップ	54
図 3.	読出し保護 (RDP) レベルの変更	81
図 4.	コアデバッグアクセスの無効化の例	85
図 5.	電源の概要	103
図 6.	POR/PDR/BOR 閾値	107
図 7.	PVD の閾値	108
図 8.	低電力モードの状態図	110
図 9.	簡略化されたリセット回路図	143
図 10.	クロックツリー	147
図 11.	HSE/LSE クロックソース	148
図 12.	キャプチャモードにおける TIM14 を使用した周波数測定	155
図 13.	キャプチャモードにおける TIM16 を使用した周波数測定	156
図 14.	キャプチャモードにおける TIM17 を使用した周波数測定	156
図 15.	I/O ポートビットの基本構成	198
図 16.	入力フローティング/プルアップ/プルダウン設定	202
図 17.	出力設定	203
図 18.	オルタネート機能設定	204
図 19.	ハイインピーダンスアナログ設定	204
図 20.	DMA ブロック図	242
図 21.	DMAMUX ブロック図	264
図 22.	DMAMUX リクエストラインマルチプレクサチャネルの同期モード	267
図 23.	DMA リクエストラインマルチプレクサチャネルのイベント生成	267
図 24.	EXTI ブロック図	280
図 25.	設定可能なイベントトリガロジックによる CPU ウェイクアップ	282
図 26.	ダイレクトイベントトリガロジックによる CPU ウェイクアップ	283
図 27.	EXTI GPIO マルチプレクス	284
図 28.	CRC 計算ユニットのブロック図	296
図 29.	ADC ブロック図	304
図 30.	ADC 較正	306
図 31.	較正係数による強制	306
図 32.	ADC の有効化 / 無効化	307
図 33.	ADC クロック構成	308
図 34.	ADC 接続性	310
図 35.	アナログ/デジタル変換時間	314
図 36.	ADC 変換タイミング	314
図 37.	進行中の変換の停止	315
図 38.	シーケンスのシングル変換、ソフトウェアトリガ	318
図 39.	シーケンスの連続変換、ソフトウェアトリガ	319
図 40.	シーケンスのシングル変換、ハードウェアトリガ	319
図 41.	シーケンスの連続変換、ハードウェアトリガ	320
図 42.	データの配置と分解能 (オーバーサンプリング無効: OVSE = 0)	321
図 43.	オーバーラン (OVR) の例	322
図 44.	ウェイトモード変換 (連続モード、ソフトウェアトリガ)	324
図 45.	WAIT=0、AUTOFF=1 での動作	325
図 46.	WAIT=1、AUTOFF=1 での動作	326
図 47.	アナログウォッチドッグによって保護される領域	327
図 48.	ADC_AWDx_OUT 信号生成	328

図 49.	ADC_AWDx_OUT 信号生成 (ソフトウェアによって AWDx フラグがクリアされない場合).....	329
図 50.	ADC_AWDx_OUT 信号生成 (1 つのチャンネル).....	329
図 51.	アナログウォッチドッグ閾値更新.....	330
図 52.	20 ビットから 16 ビットへの結果の切り詰め.....	330
図 53.	5 ビットシフトと丸めの数値例.....	331
図 54.	トリガオーバーサンプリングモード (TOVS ビット =1).....	333
図 55.	温度センサおよび VREFINT チャンネルのブロック図.....	334
図 56.	VBAT チャンネルのブロック図.....	336
図 57.	デュアルチャンネル DAC ブロック図.....	362
図 58.	シングル DAC チャンネルモードのデータレジスタ.....	364
図 59.	デュアル DAC チャンネルモードのデータレジスタ.....	365
図 60.	トリガ無効 (TEN = 0) 時の変換タイミング図.....	365
図 61.	DAC LFSR レジスタ計算アルゴリズム.....	368
図 62.	LFSR 波形生成による DAC 変換 (SW トリガ有効).....	368
図 63.	DAC 三角波生成.....	369
図 64.	三角波生成による DAC 変換 (SW トリガ有効).....	369
図 65.	DAC サンプルおよびホールドモードフェーズの図.....	372
図 66.	コンパレータのブロック図.....	402
図 67.	ウィンドウモード.....	404
図 68.	コンパレータヒステリシス.....	405
図 69.	コンパレータ出力のブランキング.....	406
図 70.	RNG のブロック図.....	414
図 71.	エントロピーソースモデル.....	415
図 72.	RNG 初期化の概要.....	418
図 73.	AES ブロック図.....	428
図 74.	ECB 暗号化と復号化の原理.....	430
図 75.	CBC 暗号化と復号化の原理.....	431
図 76.	CTR 暗号化と復号化の原理.....	432
図 77.	GCM 暗号化および認証の原理.....	433
図 78.	ガロア認証の原理.....	433
図 79.	CCM 暗号化および認証の原理.....	434
図 80.	STM32 暗号ライブラリ AES フローチャート例.....	435
図 81.	STM32 暗号ライブラリ AES フローチャート例 (続き).....	436
図 82.	ECB / CBC 復号 (モード 2) のための暗号化キー派生.....	439
図 83.	サスペンドモードの管理例.....	440
図 84.	ECB 暗号化.....	440
図 85.	ECB 復号化.....	441
図 86.	CBC 暗号化.....	441
図 87.	CBC 復号化.....	442
図 88.	ECB / CBC 暗号化 (モード 1).....	443
図 89.	ECB / CBC 復号化 (モード 3).....	444
図 90.	CTR モードでのメッセージ構造.....	445
図 91.	CTR 暗号化.....	446
図 92.	CTR 復号化.....	446
図 93.	GCM のメッセージ構造.....	448
図 94.	GCM 認証済み暗号化.....	449
図 95.	GMAC モードでのメッセージ構造.....	453
図 96.	GMAC 認証モード.....	453
図 97.	CCM モードでのメッセージ構造.....	454
図 98.	CCM モード認証済み暗号化.....	456
図 99.	データスワップに関する 128 ビットブロックの構造.....	461

図 100.	入力フェーズでの 128 データブロック DMA 転送.....	463
図 101.	入力フェーズでの 128 データブロック DMA 転送.....	464
図 102.	AES 割込み信号の生成.....	465
図 103.	高機能制御タイマのブロック図.....	481
図 104.	プリスケアラ分周比が 1 から 2 に変化したときのカウンタのタイミング図.....	483
図 105.	プリスケアラ分周比が 1 から 4 に変化したときのカウンタのタイミング図.....	483
図 106.	内部クロック分周比が 1 の場合のカウンタのタイミング図.....	485
図 107.	内部クロック分周比が 2 の場合のカウンタのタイミング図.....	485
図 108.	内部クロック分周比が 4 の場合のカウンタのタイミング図.....	486
図 109.	内部クロック分周比が N の場合のカウンタのタイミング図.....	486
図 110.	ARPE=0 (TIMx_ARR はプリロードされない) の場合の更新イベント時の カウンタのタイミング図.....	487
図 111.	ARPE = 1 (TIMx_ARR がプリロードされる) の場合の更新イベント時の カウンタのタイミング図.....	487
図 112.	内部クロック分周比が 1 の場合のカウンタのタイミング図.....	489
図 113.	内部クロック分周比が 2 の場合のカウンタのタイミング図.....	489
図 114.	内部クロック分周比が 4 の場合のカウンタのタイミング図.....	490
図 115.	内部クロック分周比が N の場合のカウンタのタイミング図.....	490
図 116.	繰り返しカウンタが使用されていない場合の更新イベント時のカウンタの タイミング図.....	491
図 117.	内部クロック分周比が 1、TIMx_ARR=0x6 の場合のカウンタのタイミング図.....	492
図 118.	内部クロック分周比が 2 の場合のカウンタのタイミング図.....	493
図 119.	内部クロック分周比が 4、TIMx_ARR = 0x36 の場合のカウンタのタイミング図.....	493
図 120.	内部クロック分周比が N の場合のカウンタのタイミング図.....	494
図 121.	ARPE=1 (カウンタアンダーフロー) の場合の更新イベント時、 カウンタタイミング図.....	494
図 122.	ARPE=1 (カウンタオーバーフロー) の場合の更新イベント時のカウンタの タイミング図.....	495
図 123.	モードと TIMx_RCR レジスタの設定に応じた更新レートの例.....	496
図 124.	外部トリガ入力ブロック.....	497
図 125.	TIM1 ETR 入力回路.....	497
図 126.	内部クロック分周比 1 の場合の、通常モードの制御回路.....	498
図 127.	TI2 外部クロックの接続例.....	499
図 128.	外部クロックモード 1 の制御回路.....	500
図 129.	外部トリガ入力ブロック.....	500
図 130.	外部クロックモード 2 の制御回路.....	501
図 131.	キャプチャ／比較チャンネル (例: チャンネル 1 入力ステージ).....	502
図 132.	キャプチャ／比較チャンネル 1 メイン回路.....	503
図 133.	キャプチャ／比較チャンネル (チャンネル 1、同じくチャンネル 2 および 3) の 出力ステージ.....	504
図 134.	キャプチャ／比較チャンネル (チャンネル 4) の出力ステージ.....	504
図 135.	キャプチャ／比較チャンネル (チャンネル 5、同じくチャンネル 6) の出力ステージ.....	505
図 136.	PWM 入力モードタイミング.....	507
図 137.	出力比較モード、OC1 の反転.....	509
図 138.	エッジアライン PWM 波形 (ARR=8).....	510
図 139.	センターアライン PWM 波形 (ARR=8).....	511
図 140.	50% デューティサイクルの 2 位相シフトされた PWM 信号の生成.....	512
図 141.	チャンネル 1 および 3 における組み合わせ PWM モード.....	514
図 142.	周期ごとの複数トリガパルスを持つ組み合わせ 3 相 PWM 信号.....	515
図 143.	デッドタイム挿入のある相補出力.....	516
図 144.	負のパルスより長い遅延があるときのデッドタイムの波形.....	516
図 145.	正のパルスより長い遅延があるときのデッドタイムの波形.....	517

図 146.	ブレーク および ブレーク 2 回路の概要	519
図 147.	BRK (OSSI = 1) でのブレーキイベントに対するさまざまな出力の動作	521
図 148.	BRK および BRK2 ピンのアサート後の PWM 出力状態 (OSSI=1)	522
図 149.	BRK アサート後の PWM 出力状態 (OSSI=0)	523
図 150.	出力先変更 (BRK2 要求非提示)	524
図 151.	TIMx OCxREF のクリア	525
図 152.	6 ステップ生成 COM の例 (OSSR=1)	526
図 153.	ワンパルスモードの例	527
図 154.	再トリガ可能なワンパルスモード	529
図 155.	エンコーダインタフェースモードにおけるカウンタの動作例	530
図 156.	TI1FP1 の極性を反転したエンコーダインタフェースモードの例	531
図 157.	3 つの信号上のエッジ間の時間間隔の測定	532
図 158.	ホールセンサインタフェースの例	534
図 159.	リセットモードの制御回路	535
図 160.	ゲートモードの制御回路	536
図 161.	トリガモードの制御回路	537
図 162.	外部クロックモード 2 + トリガモードの制御回路	538
図 163.	汎用タイマのブロック図	582
図 164.	プリスケアラ分周比が 1 から 2 に変化したときのカウンタのタイミング図	584
図 165.	プリスケアラ分周比が 1 から 4 に変化したときのカウンタのタイミング図	584
図 166.	内部クロック分周比が 1 の場合のカウンタのタイミング図	585
図 167.	内部クロック分周比が 2 の場合のカウンタのタイミング図	586
図 168.	内部クロック分周比が 4 の場合のカウンタのタイミング図	586
図 169.	内部クロック分周比が N の場合のカウンタのタイミング図	587
図 170.	ARPE=0 (TIMx_ARR はプリロードされない) の場合の更新イベント時の カウンタのタイミング図	587
図 171.	ARPE=1 (TIMx_ARR はプリロードされる) の場合の更新イベント時の カウンタのタイミング図	588
図 172.	内部クロック分周比が 1 の場合のカウンタのタイミング図	589
図 173.	内部クロック分周比が 2 の場合のカウンタのタイミング図	589
図 174.	内部クロック分周比が 4 の場合のカウンタのタイミング図	590
図 175.	内部クロック分周比が N の場合のカウンタのタイミング図	590
図 176.	繰り返しカウンタが使用されていない場合の更新イベント時のカウンタの タイミング図	591
図 177.	内部クロック分周比が 1、TIMx_ARR=0x6 の場合のカウンタのタイミング図	592
図 178.	内部クロック分周比が 2 の場合のカウンタのタイミング図	593
図 179.	内部クロック分周比が 4、TIMx_ARR = 0x36 の場合のカウンタのタイミング図	593
図 180.	内部クロック分周比が N の場合のカウンタのタイミング図	594
図 181.	ARPE=1 (カウンタアンダーフロー) の場合の更新イベント時の カウンタタイミング図	594
図 182.	ARPE=1 (カウンタオーバーフロー) の場合の更新イベント時のカウンタの タイミング図	595
図 183.	内部クロック分周比 1 の場合の通常モードの制御回路	596
図 184.	TI2 外部クロックの接続例	596
図 185.	外部クロックモード 1 の制御回路	597
図 186.	外部トリガ入力ブロック	598
図 187.	外部クロックモード 2 の制御回路	599
図 188.	キャプチャ/比較チャンネル (例: チャンネル 1 入力ステージ)	599
図 189.	キャプチャ/比較チャンネル 1 メイン回路	600
図 190.	キャプチャ/比較チャンネル (チャンネル 1) の出力ステージ	600
図 191.	PWM 入力モードタイミング	602
図 192.	出力比較モード、OC1 の反転	604

図 193.	エッジアライン PWM 波形 (ARR=8)	605
図 194.	センターアライン PWM 波形 (ARR=8)	607
図 195.	50% デューティサイクルの 2 位相シフトされた PWM 信号の生成	608
図 196.	チャンネル 1 および 3 における組み合わせ PWM モード	609
図 197.	TIMx OCxREF のクリア	610
図 198.	ワンパルスモードの例	611
図 199.	再トリガ可能なワンパルスモード	613
図 200.	エンコーダインタフェースモードにおけるカウンタの動作例	614
図 201.	TI1FP1 の極性を反転したエンコーダインタフェースモードの例	615
図 202.	リセットモードの制御回路	616
図 203.	ゲートモードの制御回路	617
図 204.	トリガモードの制御回路	618
図 205.	外部クロックモード 2 + トリガモードの制御回路	619
図 206.	マスタ/スレーブタイマの例	620
図 207.	TIM の OC1REF による TIM2 のゲート操作	621
図 208.	TIM3 の有効化による TIM2 のゲート操作	622
図 209.	TIM3 の更新による TIM2 のトリガ	622
図 210.	TIM3 の有効化による TIM2 のトリガ	623
図 211.	TIM3 と TIM2 を TIM3 TI1 入力でトリガします。	624
図 212.	基本タイマブロック図	655
図 213.	プリスケアラ分周比が 1 から 2 に変化したときのカウンタのタイミング図	657
図 214.	プリスケアラ分周比が 1 から 4 に変化したときのカウンタのタイミング図	657
図 215.	内部クロック分周比が 1 の場合のカウンタのタイミング図	658
図 216.	内部クロック分周比が 2 の場合のカウンタのタイミング図	659
図 217.	内部クロック分周比が 4 の場合のカウンタのタイミング図	659
図 218.	内部クロック分周比が N の場合のカウンタのタイミング図	660
図 219.	ARPE=0 (TIMx_ARR はプリロードされない) の場合の更新イベント時の カウンタのタイミング図	660
図 220.	ARPE=1 (TIMx_ARR がプリロードされる) の場合の更新イベント時の カウンタのタイミング図	661
図 221.	内部クロック分周比 1 の場合の、通常モードの制御回路	662
図 222.	汎用タイマのブロック図 (TIM14)	670
図 223.	プリスケアラ分周比が 1 から 2 に変化したときのカウンタのタイミング図	672
図 224.	プリスケアラ分周比が 1 から 4 に変化したときのカウンタのタイミング図	672
図 225.	内部クロック分周比が 1 の場合のカウンタのタイミング図	673
図 226.	内部クロック分周比が 2 の場合のカウンタのタイミング図	674
図 227.	内部クロック分周比が 4 の場合のカウンタのタイミング図	674
図 228.	内部クロック分周比が N の場合のカウンタのタイミング図	675
図 229.	ARPE=0 (TIMx_ARR はプリロードされない) の場合の更新イベント時の カウンタのタイミング図	675
図 230.	ARPE=1 (TIMx_ARR がプリロードされる) の場合の更新イベント時の カウンタのタイミング図	676
図 231.	内部クロック分周比 1 の場合の、通常モードの制御回路	677
図 232.	キャプチャ/比較チャンネル (例: チャンネル 1 入力ステージ)	677
図 233.	キャプチャ/比較チャンネル 1 メイン回路	678
図 234.	キャプチャ/比較チャンネル (チャンネル 1) の出力ステージ	678
図 235.	出力比較モード、OC1 の反転。	681
図 236.	エッジアライン PWM 波形 (ARR=8)	682
図 237.	TIM15 ブロック図	697
図 238.	TIM16/TIM17 ブロック図	698
図 239.	プリスケアラ分周比が 1 から 2 に変化したときのカウンタのタイミング図	700
図 240.	プリスケアラ分周比が 1 から 4 に変化したときのカウンタのタイミング図	700

図 241.	内部クロック分周比が 1 の場合のカウンタのタイミング図	702
図 242.	内部クロック分周比が 2 の場合のカウンタのタイミング図	702
図 243.	内部クロック分周比が 4 の場合のカウンタのタイミング図	703
図 244.	内部クロック分周比が N の場合のカウンタのタイミング図	703
図 245.	ARPE=0 (TIMx_ARR はプリロードされない) の場合の更新イベント時の カウンタのタイミング図	704
図 246.	ARPE=1 (TIMx_ARR がプリロードされる) の場合の更新イベント時の カウンタのタイミング図	704
図 247.	モードと TIMx_RCR レジスタの設定に応じた更新レートの例	706
図 248.	内部クロック分周比 1 の場合の、通常モードの制御回路	707
図 249.	TI2 外部クロックの接続例	707
図 250.	外部クロックモード 1 の制御回路	708
図 251.	キャプチャ/比較チャネル (例: チャネル 1 入カステージ)	709
図 252.	キャプチャ/比較チャネル 1 メイン回路	709
図 253.	キャプチャ/比較チャネル (チャネル 1) の出力ステージ	710
図 254.	キャプチャ/比較チャネル (TIM15 の場合、チャネル 2) の出力ステージ	710
図 255.	PWM 入力モードタイミング	712
図 256.	出力比較モード、OC1 の反転	714
図 257.	エッジアライン PWM 波形 (ARR=8)	715
図 258.	チャネル 1 および 2 における組み合わせ PWM モード	716
図 259.	デッドタイム挿入のある相補出力	717
図 260.	負のパルスより長い遅延があるときのデッドタイムの波形	718
図 261.	正のパルスより長い遅延があるときのデッドタイムの波形	718
図 262.	ブレーク回路の概要	720
図 263.	ブレークに対する出力の動作	722
図 264.	出力先変更	724
図 265.	ワンパルスモードの例	725
図 266.	再トリガ可能なワンパルスモード	727
図 267.	2 つの信号上のエッジ間の時間間隔の測定	728
図 268.	リセットモードの制御回路	729
図 269.	ゲートモードの制御回路	730
図 270.	トリガモードの制御回路	731
図 271.	低電力タイマのブロック図 (LPTIM1 と LPTIM2 ⁽¹⁾)	785
図 272.	グリッチフィルタのタイミング図	788
図 273.	LPTIM 出力波形、シングルカウントモードの設定	790
図 274.	LPTIM 出力波形、シングルカウントモードの設定 およびセットワンスモードのアクティブ化 (WAVE ビットをセット)	790
図 275.	LPTIM 出力波形、連続カウントモードの設定	791
図 276.	波形生成	792
図 277.	エンコーダモードのカウントシーケンス	795
図 278.	IRTIM と TIM17 TIM16 および TIM17 との内部ハードウェア接続	809
図 279.	独立型ウォッチドッグのブロック図	811
図 280.	ウォッチドッグのブロック図	821
図 281.	ウィンドウ型ウォッチドッグのタイミング図	823
図 282.	RTC ブロック図	829
図 283.	TAMP ブロック図	867
図 284.	I ² C1 ブロック図	883
図 285.	I ² C2 ブロック図	884
図 286.	I ² C バスプロトコル	886
図 287.	セットアップおよびホールドタイミング	887
図 288.	I ² C 初期化フローチャート	890
図 289.	データ受信	891

図 290.	データ送信	892
図 291.	スレーブ初期化フローチャート	895
図 292.	I ² C スレーブトランスミッタの転送シーケンスフローチャート (NOSTRETCH=0) ...	897
図 293.	I ² C スレーブトランスミッタの転送シーケンスフローチャート (NOSTRETCH=1) ...	898
図 294.	I ² C スレーブトランスミッタの転送バス図	899
図 295.	スレーブレシーバの転送シーケンスフローチャート (NOSTRETCH=0)	900
図 296.	スレーブレシーバの転送シーケンスフローチャート (NOSTRETCH=1)	901
図 297.	I ² C スレーブレシーバの転送バス図	901
図 298.	マスタクロック生成	903
図 299.	マスタ初期化フローチャート	905
図 300.	HEAD10R=0 のときの 10 ビットアドレス読出しアクセス	905
図 301.	HEAD10R=1 のときの 10 ビットアドレス読出しアクセス	905
図 302.	N≤255 バイトの場合の I2C マスタトランスミッタの転送シーケンス フローチャート	907
図 303.	N>255 バイトの場合の I2C マスタトランスミッタの転送シーケンス フローチャート	908
図 304.	I ² C マスタトランスミッタの転送バス図	909
図 305.	N≤255 バイトの場合の I2C マスタレシーバの転送シーケンスフローチャート	911
図 306.	N>255 バイトの場合の I2C マスタレシーバの転送シーケンスフローチャート	912
図 307.	I ² C マスタレシーバの転送バス図	913
図 308.	t _{LOW:SEXT} 、t _{LOW:MEXT} のタイムアウト間隔	917
図 309.	N バイト + PEC の場合の SMBus スレーブトランスミッタの転送シーケンス フローチャート	921
図 310.	SMBus スレーブトランスミッタの転送バス図 (SBC=1)	922
図 311.	N バイト + PEC の場合の SMBus スレーブレシーバの転送シーケンス フローチャート	923
図 312.	SMBus スレーブレシーバのバス転送図 (SBC=1)	924
図 313.	SMBus マスタトランスミッタのバス転送図	925
図 314.	SMBus マスタレシーバのバス転送図	927
図 315.	USART のブロック図	953
図 316.	ワード長のプログラミング	956
図 317.	設定可能なストップビット	958
図 318.	送信時の TC/TXE の動作	961
図 319.	16 倍または 8 倍でオーバーサンプリングするときのスタートビットの検出	962
図 320.	usart_ker_ck クロック分周回路のブロック図	965
図 321.	データサンプリング (16 倍のオーバーサンプリング)	966
図 322.	データサンプリング (8 倍のオーバーサンプリング)	967
図 323.	アイドルライン検出を使用したミュートモード	973
図 324.	アドレスマーク検出を使用したミュートモード	974
図 325.	LIN モードでのブレーク検出 (11 ビットブレーク長、LBDL=1)	977
図 326.	LIN モードでのブレーク検出とフレーミングエラー検出	978
図 327.	USART の同期マスタ送信の例	979
図 328.	同期マスタモードでの USART データクロックタイミング図 (M ビット =00)	979
図 329.	同期マスタモードでの USART データクロックタイミング図 (M ビット =“01”)	980
図 330.	同期スレーブモードでの USART データクロックタイミング図 (M ビット =00)	981
図 331.	ISO 7816-3 非同期プロトコル	983
図 332.	ストップビット 1.5 個を使用したパリティエラー検出	985
図 333.	IrDA SIR ENDEC ブロック図	988
図 334.	IrDA データ変調 (3/16) - 通常モード	989
図 335.	DMA を使用した送信	990
図 336.	DMA を使用した受信	991
図 337.	2 つの USART 間のハードウェアフロー制御	991

図 338.	RS232 RTS フロー制御	992
図 339.	RS232 CTS フロー制御	993
図 340.	確認されたウェイクアップイベント（ウェイクアップイベント = アドレス一致、FIFO 無効）	996
図 341.	確認されないウェイクアップイベント（ウェイクアップイベント = アドレス一致、FIFO 無効）	996
図 342.	LPUART ブロック図	1039
図 343.	LPUART ワード長のプログラミング	1041
図 344.	設定可能なストップビット	1043
図 345.	送信時の TC/TXE の動作	1045
図 346.	lpuart_ker_ck クロック分周回路のブロック図	1048
図 347.	アイドルライン検出を使用したミュートモード	1052
図 348.	アドレスマーク検出を使用したミュートモード	1053
図 349.	DMA を使用した送信	1056
図 350.	DMA を使用した受信	1057
図 351.	2 つの LPUART 間のハードウェアフロー制御	1058
図 352.	RS232 RTS フロー制御	1058
図 353.	RS232 CTS フロー制御	1059
図 354.	確認されたウェイクアップイベント（ウェイクアップイベント = アドレス一致、FIFO 無効）	1062
図 355.	確認されないウェイクアップイベント（ウェイクアップイベント = アドレス一致、FIFO 無効）	1062
図 356.	SPI ブロック図	1092
図 357.	全二重シングルマスタ/シングルスレーブアプリケーション	1093
図 358.	半二重シングルマスタ/シングルスレーブアプリケーション	1094
図 359.	単方向シングルマスタ/シングルスレーブアプリケーション (送信専用モードのマスタ/受信専用モードのスレーブ)	1095
図 360.	マスタと 3 つの独立したスレーブ	1096
図 361.	マルチマスタアプリケーション	1097
図 362.	ハードウェア/ソフトウェアスレーブ選択管理	1098
図 363.	データクロックのタイミング図	1099
図 364.	データ長が 8 ビットまたは 16 ビットと等しくない場合のデータ配置	1100
図 365.	FIFO での送受信のデータのパッキング	1104
図 366.	マスタの全二重通信	1107
図 367.	スレーブの全二重通信	1108
図 368.	CRC のあるマスタの全二重通信	1109
図 369.	パックされたモードでのマスタの全二重通信	1110
図 370.	モトローラ SPI マスタモードでの NSSP パルス生成	1113
図 371.	TI モードでの転送	1114
図 372.	I ² S ブロック図	1118
図 373.	I ² S フィリップスプロトコルの波形 (16/32 ビットフル精度)	1120
図 374.	I ² S フィリップス規格の波形 (24 ビットフレーム)	1120
図 375.	0x8EAA33 の送信	1121
図 376.	0x8EAA33 の受信	1121
図 377.	I ² S フィリップス規格 (32 ビットパケットフレームに拡張された 16 ビット)	1121
図 378.	32 ビットチャネルフレームに拡張された 16 ビットデータフレームの例	1121
図 379.	MSB 詰め 16 ビットまたは 32 ビットフル精度	1122
図 380.	MSB 詰め 24 ビットフレーム長	1122
図 381.	32 ビットパケットフレームに拡張された MSB 詰め 16 ビット	1122
図 382.	LSB 詰め 16 ビットまたは 32 ビットフル精度	1123
図 383.	LSB 詰め 24 ビットフレーム長	1123
図 384.	0x3478AE を送信するために必要な動作	1123

図 385.	0x3478AE を受信するために必要な動作	1124
図 386.	32 ビットパケットフレームに拡張された LSB 詰め 16 ビット	1124
図 387.	32 ビットチャネルフレームに拡張された 16 ビットデータフレームの例	1124
図 388.	PCM 規格の波形 (16 ビット)	1125
図 389.	PCM 規格の波形 (32 ビットパケットフレームに拡張された 16 ビット)	1125
図 390.	マスタモードでの開始シーケンス	1126
図 391.	オーディオサンプリング周波数の定義	1127
図 392.	I ² S クロックジェネレータのアーキテクチャ	1128
図 393.	UCPD ブロック図	1151
図 394.	クロックの分周比とタイミング要素	1153
図 395.	K-code 送信	1155
図 396.	さまざまなデータサイズの送信順序	1157
図 397.	パケットフォーマット	1157
図 398.	ハードリセットのラインフォーマット	1158
図 399.	ケーブルリセットのラインフォーマット	1158
図 400.	BIST テストデータフレーム	1159
図 401.	BIST キャリアモード 2 フレーム	1160
図 402.	UCPD BMC トランスミッタアーキテクチャ	1161
図 403.	UCPD BMC レシーバアーキテクチャ	1163
図 404.	HDMI-CEC ブロック図	1191
図 405.	メッセージの構造	1192
図 406.	ブロック	1192
図 407.	ビットタイミング	1193
図 408.	信号フリータイム	1193
図 409.	アービトレーションフェーズ	1194
図 410.	3 つの公称ビット周期の SFT	1194
図 411.	エラービットタイミング	1195
図 412.	エラー処理	1197
図 413.	TXERR 検出	1198
図 414.	ブロック図 - STM32G0x1 MCU および Cortex [®] -M0+ レベルのデバッグサポート	1209

1 このマニュアルにおける表記の規則

1.1 一般情報

STM32G0x1 デバイスには、Arm[®](a) Cortex[®]-M0+ コアが搭載されています。



1.2 レジスタに関する略記

レジスタの説明では、次の略記^(b)が使用されます。

読出し／書込み (rw)	このビットは、ソフトウェアによる読出しと書込みができます。
読出し専用 (r)	このビットは、ソフトウェアによる読出しのみが可能です。
書込み専用 (w)	このビットは、ソフトウェアによる書込みのみが可能です。このビットを読み出すと、リセット値が返されます。
読出し／0 を書き込むことによるクリア (rc_w0)	このビットは、ソフトウェアによって読み出すことができ、“0”を書き込むことによってクリアできます。“1”を書き込んでも、ビットの値は変化しません。
読出し／1 を書き込むことによるクリア (rc_w1)	このビットは、ソフトウェアによって読み出すことができ、“1”を書き込むことによってクリアできます。“0”を書き込んでも、ビットの値は変化しません。
読出し／書込みによるクリア (rc_w)	このビットは、ソフトウェアによって読み出すことができ、レジスタに書き込むことによってクリアできます。このビットに書き込まれる値は重要ではありません。
読出し／読出しによるクリア (rc_r)	このビットは、ソフトウェアによって読み出すことができます。このビットを読み出すと、自動的に 0 にクリアされます。このビットを書き込んでも、ビットの値は変化しません。
読出し／読出しによるセット (rc_r)	このビットは、ソフトウェアによって読み出すことができます。このビットを読み出すと、自動的に 1 にセットされます。このビットを書き込んでも、ビットの値は変化しません。
読出し／セット (rs)	このビットは、ソフトウェアによって読出しとセットができます。“0”を書き込んでも、ビットの値は変化しません。
読出し／1 回の書込み (rwo)	このビットは、ソフトウェアによって 1 回のみ書き込むことができ、いつでも読み出すことができます。このビットは、リセットすることでのみリセット値に戻すことができます。
反転 (t)	このビットは、ソフトウェアによって“1”を書き込むことで反転できます。0 を書き込んでも、ビットの値は変化しません。
読出し専用書込みトリガ (rt_w1)	このビットは、ソフトウェアによって読み出すことができます。1 を書き込むと、イベントがトリガされますが、ビットの値は変化しません。
予約済み (Res.)	予約済みビットであり、リセット値に保持する必要があります。

a. Arm は、米国内およびその他の地域にある Arm Limited（またはその子会社）の登録商標です。

b. このリストは、STM32 マイクロコントローラで使用可能なすべての略記を網羅したものであり、一部の略記は最新の文書では使われていない場合があります。

1.3 用語

このセクションでは、本書で用いられる略語についての定義の概要を掲載しています。

- **ワード** : 32 ビット長のデータ。
- **ハーフワード** : 16 ビット長のデータ。
- **バイト** : 8 ビット長のデータ。
- **SWD-DP (SWD デバッグポート)** : SWD-DP には、Serial Wire Debug (SWD) プロトコルに基づいた 2 ピン (クロックとデータ) のインタフェースを搭載しています。Cortex[®]-M0+ Technical Reference Manual を参照してください。
- **IAP (アプリケーション内プログラミング)** : IAP は、ユーザプログラム実行中にマイクロコントローラのフラッシュメモリを再プログラムする機能です。
- **ICP (インサーキットプログラミング)** : ICP は、ユーザアプリケーションボードにデバイスが搭載された状態で、SWD プロトコルまたはブートローダを用いて、マイクロコントローラのフラッシュメモリをプログラムする機能です。
- **オプションバイト** : フラッシュメモリに格納された製品設定ビットです。
- **OBL** : オプションバイトローダ。
- **AHB** : アドバンスドハイパフォーマンスバス。
- **APB** : アドバンスドペリフェラルバス。

1.4 使用可能なペリフェラル

すべての販売タイプで使用可能なペリフェラルとその数については、該当するデバイスのデータシートを参照してください。

RNG および AES ペリフェラルは STM32G08x デバイスでのみ使用できます。

バスマトリックス

バスマトリックスは、コアシステムバスと DMA マスタバス間のアクセス調停を管理します。調停には、ラウンドロビン方式を使用します。バスマトリックスは、マスタ（CPU、DMA）およびスレーブ（フラッシュメモリインタフェース、SRAM、および AHB-APB ブリッジ）で構成されています。

AHB ペリフェラルは、DMA アクセスを可能にするために、バスマトリックスを通じてシステムバスに接続されます。

AHB-APB ブリッジ（APB）

AHB-APB ブリッジは、AHB および APB バス間に完全同期接続を提供します。

このブリッジに接続されたペリフェラルのアドレスマッピングについては、[セクション 2.2.2：メモリマップとレジスタ境界アドレス](#)を参照してください。

デバイスの各リセット後、すべてのペリフェラルクロックは無効になります（SRAM とフラッシュメモリは除く）。ペリフェラルを使用する前に、まずは RCC_AHBENR、RCC_APBENRx、または RCC_IOPENR レジスタを有効化する必要があります。

注： APB レジスタに 16 または 8 ビットアクセスが行われるときには、アクセスは 32 ビットアクセスに変換されます。すなわち、ブリッジが 16 または 8 ビットのデータを複製して、32 ビットのベクタを供給します。

2.2 メモリ構成

2.2.1 概要


プログラムメモリ、データメモリ、レジスタ、および I/O ポートは、同じ 4 GB のリニアなアドレス空間に配置されています。

バイトは、メモリ内でリトルエンディアン形式でコード化されます。ワード内で最も小さな番号のバイトがワードの最下位バイトとみなされ、最も大きな番号のバイトが最上位バイトとみなされます。

アドレス指定可能なメモリ空間は、それぞれ 512 MB の 8 つのメインブロックに分割されています。

2.2.2 メモリマップとレジスタ境界アドレス

図 2. メモリマップ



オンチップメモリとペリフェラルに割り当てられていないメモリマップ領域はすべて、「予約済み」とみなされます。使用可能なメモリ領域とレジスタ領域の詳細なマッピングについては、次の表を参照してください。

次の表に、デバイスで使用可能なペリフェラルの境界アドレスを示します。

表 1. STM32G0x1 ペリフェラルレジスタ境界アドレス

バス	境界アドレス	サイズ	ペリフェラル	ペリフェラルレジスタマップ
-	0xE000 0000 - 0xE00F FFFF	1 MB	Cortex®-M0+ 内部ペリフェラル	-
IOPORT	0x5000 1800 - 0x5FFF FFFF	~256 MB	予約済み	-
	0x5000 1400 - 0x5000 17FF	1 KB	GPIOF	212 ページのセクション 6.4.12
	0x5000 1000 - 0x5000 13FF	1 KB	予約済み	-
	0x5000 0C00 - 0x5000 0FFF	1 KB	GPIOD	212 ページのセクション 6.4.12
	0x5000 0800 - 0x5000 0BFF	1 KB	GPIOC	212 ページのセクション 6.4.12
	0x5000 0400 - 0x5000 07FF	1 KB	GPIOB	212 ページのセクション 6.4.12
	0x5000 0000 - 0x5000 03FF	1 KB	GPIOA	212 ページのセクション 6.4.12
AHB	0x4002 6400 - 0x4FFF FFFF	~256 MB	予約済み	-
	0x4002 6000 - 0x4002 63FF	1 KB	AES	478 ページのセクション 19.7.18
	0x4002 5400 - 0x4002 5FFF	3 KB	予約済み	-
	0x4002 5000 - 0x4002 53FF	1 KB	RNG	426 ページのセクション 18.8.4
	0x4002 3400 - 0x4002 4FFF	3 KB	予約済み	-
	0x4002 3000 - 0x4002 33FF	1 KB	CRC	301 ページのセクション 13.4.6
	0x4002 2400 - 0x4002 2FFF	3 KB	予約済み	-
	0x4002 2000 - 0x4002 23FF	1 KB	FLASH	100 ページのセクション 3.7.15
	0x4002 1C00 - 0x4002 1FFF	3 KB	予約済み	-
	0x4002 1800 - 0x4002 1BFF	1 KB	EXTI	293 ページのセクション 12.5.11
	0x4002 1400 - 0x4002 17FF	1 KB	予約済み	-
	0x4002 1000 - 0x4002 13FF	1 KB	RCC	193 ページのセクション 5.4.23
	0x4002 0C00 - 0x4002 0FFF	1 KB	予約済み	-
	0x4002 0800 - 0x4002 0BFF	2 KB	DMAMUX	274 ページのセクション 10.6.7
	0x4002 0400 - 0x4002 07FF	1 KB	予約済み	-
	0x4002 0000 - 0x4002 03FF	1 KB	DMA	259 ページのセクション 9.6.7
APB	0x4001 5C00 - 0x4001 FFFF	32 KB	予約済み	-
	0x4001 5800 - 0x4001 5BFF	1 KB	DBG	1222 ページのセクション 37.10.5
	0x4001 4C00 - 0x4001 57FF	3 KB	予約済み	-
	0x4001 4800 - 0x4001 4BFF	1 KB	TIM17	782 ページのセクション 24.6.21
	0x4001 4400 - 0x4001 47FF	1 KB	TIM16	782 ページのセクション 24.6.21

表 1. STM32G0x1 ペリフェラルレジスタ境界アドレス (続き)

バス	境界アドレス	サイズ	ペリフェラル	ペリフェラルレジスタマップ
APB	0x4001 4000 - 0x4001 43FF	1 KB	TIM15	782 ページのセクション 24.6.21
	0x4001 3C00 - 0x4001 3FFF	1 KB	予約済み	-
	0x4001 3800 - 0x4001 3BFF	1 KB	USART1	1034 ページのセクション 32.7.15
	0x4001 3400 - 0x4001 37FF	1 KB	予約済み	-
	0x4001 3000 - 0x4001 33FF	1 KB	SPI1/I2S1	1148 ページのセクション 34.9.10
	0x4001 2C00 - 0x4001 2FFF	1 KB	TIM1	541 ページのセクション 20.4
	0x4001 2800 - 0x4001 2BFF	1 KB	予約済み	-
	0x4001 2400 - 0x4001 27FF	1 KB	ADC	358 ページのセクション 14.12.17
	0x4001 0400 - 0x4001 23FF	8 KB	予約済み	-
	0x4001 0200 - 0x4001 03FF	1 KB	COMP	412 ページのセクション 17.6.3
	0x4001 0080 - 0x4001 01FF		SYSCFG(ITLINE) ⁽¹⁾	231 ページのセクション 7.1.35
	0x4001 0030 - 0x4001 007F		VREFBUF	400 ページのセクション 16.3.3
	0x4001 0000 - 0x4001 002F		SYSCFG	231 ページのセクション 7.1.35
	0x4000 B400 - 0x4000 FFFF	19 KB	予約済み	-
	0x4000 B000 - 0x4000 B3FF	1 KB	TAMP (+ BKP レジスタ)	880 ページのセクション 30.6.9
	0x4000 A800 - 0x4000 AFFF	2 KB	予約済み	-
	0x4000 A400 - 0x4000 A7FF	1 KB	UCPD2	1188 ページのセクション 35.7.15
	0x4000 A000 - 0x4000 A3FF	1 KB	UCPD1	1188 ページのセクション 35.7.15
	0x4000 9800 - 0x4000 9FFF	2 KB	予約済み	-
	0x4000 9400 - 0x4000 97FF	1 KB	LPTIM2	808 ページのセクション 25.7.10
	0x4000 8400 - 0x4000 93FF	4 KB	予約済み	-
	0x4000 8000 - 0x4000 83FF	1 KB	LPUART1	1034 ページのセクション 32.7.15
	0x4000 7C00 - 0x4000 7FFF	1 KB	LPTIM1	808 ページのセクション 25.7.10
	0x4000 7800 - 0x4000 7BFF	1 KB	HDMI-CEC	1208 ページのセクション 36.7.7
	0x4000 7400 - 0x4000 77FF	1 KB	DAC	396 ページのセクション 15.7.21
	0x4000 7000 - 0x4000 73FF	1 KB	PWR	140 ページのセクション 4.4.18
	0x4000 5C00 - 0x4000 6FFF	5 KB	予約済み	-
	0x4000 5800 - 0x4000 5BFF	1 KB	I2C2	948 ページのセクション 31.7.12
	0x4000 5400 - 0x4000 57FF	1 KB	I2C1	948 ページのセクション 31.7.12
	0x4000 5000 - 0x4000 53FF	1 KB	予約済み	-
	0x4000 4C00 - 0x4000 4FFF	1 KB	USART4	1034 ページのセクション 32.7.15
	0x4000 4800 - 0x4000 4BFF	1 KB	USART3	1034 ページのセクション 32.7.15
	0x4000 4400 - 0x4000 47FF	1 KB	USART2	1034 ページのセクション 32.7.15
	0x4000 3C00 - 0x4000 43FF	2 KB	予約済み	-
	0x4000 3800 - 0x4000 3BFF	1 KB	SPI2	1148 ページのセクション 34.9.10

表 1. STM32G0x1 ペリフェラルレジスタ境界アドレス（続き）

バス	境界アドレス	サイズ	ペリフェラル	ペリフェラルレジスタマップ
APB	0x4000 3400 - 0x4000 37FF	1 KB	予約済み	-
	0x4000 3000 - 0x4000 33FF	1 KB	IWDG	819 ページのセクション 27.4.6
	0x4000 2C00 - 0x4000 2FFF	1 KB	WWDG	827 ページのセクション 28.4.4
	0x4000 2800 - 0x4000 2BFF	1 KB	RTC	864 ページのセクション 29.6.21
	0x4000 2400 - 0x4000 27FF	1 KB	予約済み	-
	0x4000 2000 - 0x4000 23FF	1 KB	TIM14	693 ページのセクション 23.4.12
	0x4000 1800 - 0x4000 1FFF	2 KB	予約済み	-
	0x4000 1400 - 0x4000 17FF	1 KB	TIM7	668 ページのセクション 22.4.9
	0x4000 1000 - 0x4000 13FF	1 KB	TIM6	668 ページのセクション 22.4.9
	0x4000 0800 - 0x4000 0FFF	2 KB	予約済み	-
	0x4000 0400 - 0x4000 07FF	1 KB	TIM3	652 ページのセクション 21.4.25
	0x4000 0000 - 0x4000 03FF	1 KB	TIM2	652 ページのセクション 21.4.25

1. SYSCFG (ITLINE) レジスタは、リファレンスペリフェラルベースアドレスとして 0x4001 0000 を使用します。

表 2. STM32G0x1 メモリ境界アドレス

タイプ	境界アドレス	サイズ	メモリ領域	レジスタの説明
SRAM	0x2000 9000 - 0x3FFF FFFF	~512 MB	予約済み	-
	0x2000 0000 - 0x2000 8FFF	36 KB	SRAM	58 ページのセクション 2.3
エンコード	0x1FFF 7800 - 0x1FFF 7FFF	2 KB	オプションバイト	71 ページのセクション 3.4
	0x1FFF 0000 - 0x1FFF 77FF	30 KB	システムメモリ	-
	0x0802 0000 - 0x1FFF D7FF	~384 MB	予約済み	-
	0x0800 0000 - 0x0801 FFFF	128 KB	メインフラッシュメモリ	62 ページのセクション 3.3.1
	0x0002 0000 - 0x07FF FFFF	~8 MB	予約済み	-
	0x0000 0000 - 0x0001 FFFF	128 KB	メインフラッシュメモリ、システムメモリまたは SRAM (BOOT 設定に応じて)	-

2.3 内蔵 SRAM

STM32G071xx and STM32G081xx デバイスは、パリティチェックが有効な場合に 32 KB の SRAM を、パリティチェックが無効な場合に 36 KB の SRAM を搭載しています。

この SRAM には、バイト、ハーフワード（16 ビット）、またはフルワード（32 ビット）によるアクセスが可能です。このメモリは、最大システムクロック周波数（ウェイトステートなし）、つまり CPU と DMA の両方でアドレス指定できます。

パリティチェック

ユーザは、ユーザオプションバイトのオプションビット RAM_PARITY_CHECK を使用してパリティチェックを有効にできます（[セクション 3.4 : Flash オプションバイト](#)を参照）。

パリティチェックに使用できるのは 4 ビットであるため（1 バイトあたり 1 ビット）、データバス幅は 36 ビットです。これは、Class B や SIL 標準などで必要とされるメモリの信頼性を高めるためです。

パリティビットは、SRAM に書き込む際に計算され、格納されます。その後、読み出すときに自動的にチェックされます。1 つのビットがフェイルすると、NMI が生成されます。同じエラーが、[SYSCFG 設定レジスタ 2 \(SYSCFG_CFGR2\)](#) の SRAM_PARITY_LOCK の制御ビットにより、TIM1/15/16/17 の BRK_IN ブレーク入力にリンクされている場合もあります。SRAM パリティエラーフラグ (SRAM_PEF) は[SYSCFG 設定レジスタ 2 \(SYSCFG_CFGR2\)](#) で使用可能です。

注： RAM パリティチェックを有効にするときに、コードの冒頭でソフトウェアを使用して RAM メモリ全体を初期化することを推奨します。これにより、初期化されていない位置を読み出す際にパリティエラーの発生を防ぐことができます。

2.4 Flash メモリの概要

フラッシュメモリは 2 つの別個の物理領域で構成されます。

- メインフラッシュメモリブロック。必要に応じてアプリケーションプログラムとユーザデータを含みます。
- 情報ブロック。3 つの部分で構成されます。
 - ハードウェアとメモリ保護のユーザ設定のオプションバイト。
 - 独自のブートローダコードを含むシステムメモリ。
 - OTP（一度だけプログラム可能な）領域。
（詳細については、[セクション 3 : 内蔵 Flash メモリ \(Flash\)](#)を参照してください。）

フラッシュインタフェースは、AHB プロトコルに基づいて命令アクセスとデータアクセスを実装します。CPU コードの実行を加速するプリフェッチバッファを実装します。また、フラッシュメモリ操作（プログラム／消去）を実行するために必要な、フラッシュレジスタを使って制御されるロジックも実装します。

2.5 ブート設定

STM32G0x1 では、BOOT0 ピン、FLASH_SECR レジスタの BOOT_LOCK ビット、およびユーザオプションバイトのブート設定ビット nBOOT1、BOOT_SEL、および nBOOT0 によって、次の表に示すように 3 種類のブートモードを選択できます。

表 3. ブートモード

ブートモード設定					選択したブート領域
BOOT_LOCK ビット	nBOOT1 ビット	BOOT0 ピン	nBOOT_SEL ビット	nBOOT0 ビット	
0	x	0	0	x	メインフラッシュメモリ
0	1	1	0	x	システムメモリ
0	0	1	0	x	内蔵 SRAM
0	x	x	1	1	メインフラッシュメモリ
0	1	x	1	0	システムメモリ
0	0	x	1	0	内蔵 SRAM
1	x	x	x	x	メインフラッシュメモリに固定

ブートモード設定は、リセット後、SYSCLK の 4 番目の立ち上がりエッジでラッチされます。ユーザは、必要なブートモードに関連するブートモード設定をセットします。

ブートモード設定も、STANDBY モードの終了時に再サンプリングされます。したがって、これらのピンは STANDBY モードのときでも必要なブートモード設定に保たれる必要があります。この起動遅延時間が終了すると、CPU はアドレス 0x0000 0000 からスタック最上位の値をフェッチし、0x0000 0004 のブートメモリからコード実行を開始します。

選択したブートメモリに応じて、メインフラッシュメモリ、システムメモリ、または SRAM に、次のようにアクセスできます。

- メインフラッシュメモリからブート：メインフラッシュメモリのエイリアスがブートメモリ空間（0x0000 0000）に作成されますが、引き続き元のメモリ空間（0x0800 0000）からアクセスすることも可能です。言い換えると、フラッシュメモリの内容は、0x0000 0000 または 0x0800 0000 から始まるアドレスからアクセスできます。
- システムメモリからブート：システムメモリのエイリアスがブートメモリ空間（0x0000 0000）に作成されますが、引き続き元のメモリ空間 0x1FFF0000 からアクセスすることも可能です。
- 内蔵 SRAM からブート：SRAM のエイリアスがブートメモリ空間（0x0000 0000）に作成されますが、引き続き元のメモリ空間（0x2000 0000）からアクセスすることも可能です。

ユーザフラッシュメモリからの強制ブート

BOOT_LOCK ビットは、他のブートモード設定ビットにかかわらず、ブートするためメインフラッシュメモリに一意のエントリポイントを強制することができます。セクション[Flash メモリからの強制ブート](#)を参照してください。

エンプティチェック

内部エンプティチェックフラグ（Flash アクセス制御レジスタ（FLASH_ACR）の EMPTY ビット）は、ブートローダによる未使用デバイスの簡単なプログラミングを可能にするために実装されています。このフラグは、BOOT0 ピンがターゲットブート領域としてメインフラッシュメモリで定義されている場合に使用されます。フラグをセットするとデバイスはエンプティとみなされ、ユーザがフラッシュメモリをプログラムできるよう、ブート領域としてメインフラッシュの代わりにシステムメモリ（ブートローダ）が選択されます。

このフラグはオプションバイトのロード中に更新されます。アドレス 0x08000 0000 が 0xFFFF FFFF として読み出された場合にのみセットされ、それ以外の場合はクリアされます。システムリセット後にユーザコードを実行するには、未使用デバイスのプログラミング後に、このフラグをクリアするために FLASH_CR レジスタの OBL_LAUNCH ビットをパワーリセットまたは設定する必要があるということです。EMPTY ビットは、ソフトウェアで直接書き込むことができます。

注： デバイスを初めてプログラミングする際にオプションバイトが再ロードされていない場合、デバイスではシステムリセット後も引き続きブート領域としてシステムメモリを選択します。

物理的な再割当て

ブートモードを選択すると、アプリケーションソフトウェアはコード領域でアクセス可能なメモリを変更できます。この変更は、SYSCFG 設定レジスタ 1（SYSCFG_CFGR1）で MEM_MODE ビットをプログラミングすることによって実行できます。

内蔵ブートローダ

内蔵ブートローダは、システムメモリに配置されるよう生産時に ST によってプログラムされています。次のシリアルインタフェースのいずれかを使用して、フラッシュメモリを再プログラムするために使用します。

- ピン PA2/PA3、PA9/PA10、または PC10/PC11 上の USART
- ピン PB6/PB7 または PB10/PB11 上の I2C
- ピン PA4/PA5/PA6/PA7 または PB12/PB13/PB14/PB15 上の SPI

詳細については、アプリケーションノート AN2606 を参照してください。

3 内蔵 Flash メモリ (Flash)

3.1 Flash の概要

フラッシュメモリインタフェースは、フラッシュメモリへの CPU (Cortex®-M0+) AHB を管理します。これはフラッシュメモリオペレーション、読み出し/書き込みプロテクション、セキュリティメカニズムのプログラムや消去を実装しています。

また、命令プリフェッチおよびキャッシュラインでコードの実行を加速します。

3.2 Flash の主な機能

- 最大 128 KB のフラッシュメモリのシングルバンクアーキテクチャ
- メモリ構成 : 1 バンク
 - メインメモリ : 最大 128 KB
 - ページサイズ : 2 KB
 - サブページサイズ : 512 バイト
- 72 ビット幅のデータ読出し (64 ビット + 8 ECC ビット)
- 72 ビット幅のデータ書込み (64 ビット + 8 ECC ビット)
- ページ消去 (2 KB)、全体消去

フラッシュメモリインタフェースの機能 :

- フラッシュメモリ読出し操作
- フラッシュメモリプログラム/消去操作
- オプション (RDP) で有効化される読出し保護
- オプション (WRP) で選択される 2 つの書込み保護領域
- オプション (PCROP) で選択される 2 つの独自仕様コード読出し保護領域
- セキュリティ保護可能な領域
- フラッシュメモリエンプティチェック
- プリフェッチバッファ
- CPU 命令キャッシュ : 64 ビットの 2 つのキャッシュライン (16 バイト RAM)
- エラーコード訂正 (ECC) : 64 ビットに対して 8 ビット
- オプションバイトローダ

3.3 Flash の機能説明

3.3.1 Flash メモリの構成

フラッシュメモリは、72 ビット幅のメモリセル (64 ビット + 8 ECC ビット) として構成されており、固定のコードとデータを格納するために使用できます。

フラッシュメモリは、次のように構成されています。

- 各ページが 256 バイトの 8 ロウで構成された 2 KB の 64 ページ含まれるメインメモリブロック。
- 情報ブロックには次のものが含まれます。
 - システムメモリブートモードで CPU がブートするシステムメモリ。この領域は予約済みで、次のいずれかのインタフェースを介したフラッシュメモリの再プログラムに使用するブートローダが含まれます (USART1、USART2、USART3、I2C1、I2C2、SPI1、SPI2)。これはデバイスの製造時に STMicroelectronics によってプログラムされており、誤った書き込み/消去操作から保護されています。詳細については、www.st.com から入手可能な AN2606 を参照してください。
 - OTP (1 度だけプログラムが可能な)、ユーザデータの 1 KB (128 ダブルワード)。OTP データは消去不可で、1 度だけ書き込み可能です。1 つのビットだけが 0 の場合、0x0000 0000 0000 0000 の値であってもダブルワード全体 (64 ビット) を書き込むことはできません。OTP 領域は RDP レベルが 1 のとき読出し不可で、ブートソースはメインフラッシュメモリ領域ではありません。
 - ユーザ設定のオプションバイト。

メモリ構成は、表 4 に示すメインフラッシュメモリ領域と情報ブロックに基づきます。

表 4. Flash メモリ - シングルバンク構成

領域	アドレス	サイズ (バイト)	名前
メインメモリ	0x0800 0000 - 0x0800 07FF	2 K	ページ 0
	0x0800 0800 - 0x0800 0FFF	2 K	ページ 1
	0x0800 1000 - 0x0800 17FF	2 K	ページ 2
	0x0800 1800 - 0x0800 1FFF	2 K	ページ 3
	.	.	.
	0x0801 F000 - 0x0801 7FFF	2 K	ページ 62
	0x0801 F800 - 0x0801 FFFF	2 K	ページ 63
情報ブロック	0x1FFF 0000 - 0x1FFF 6FFF	28 K	システムメモリ
	0x1FFF 7000 - 0x1FFF 73FF	1 K	OTP エリア
	0x1FFF 7800 - 0x1FFF 787F	128	オプションバイト

3.3.2 Flash エンプティチェック

OBL フェーズ中、フラッシュメモリインタフェースは、メインメモリの最初の位置がプログラムされているかどうかにかかわらず、すべてのオプションをロードした後でチェックします。このチェックの結果は、boot0 と boot1 の情報と合わせて、システムをブートする位置を判断するために使用されます。これにより、ユーザコードがプログラムされていない場合などに、システムがメインフラッシュメモリ領域からブートすることを防ぎます。

メインフラッシュメモリエンプティチェックのステータスは、Flash アクセス制御レジスタ (FLASH_ACR) の EMPTY ビットから読み出せます。ソフトウェアでは、EMPTY ビットに適切な値を書き込むことで、メインフラッシュメモリエンプティのステータスを変更できます。

3.3.3 Flash エラーコード訂正 (ECC)

フラッシュメモリワードのデータは 72 ビット幅です。ダブルワード (64 ビット) 単位で 8 ビット追加されます。ECC メカニズムは次のものをサポートしています。

- 1 つのエラー検出および訂正
- 2 つのエラー検出

1 つのエラーを検出して訂正する場合、フラグ ECC (ECC 訂正) が Flash ECC レジスタ (FLASH_ECCR) でセットされます。ECCIE をセットすると、割り込みが生成されます。

2 つのエラーを検出する場合、フラグ ECCD (ECC 検出) が Flash ECC レジスタ (FLASH_ECCR) でセットされます。この場合、NMI が生成されます。

ECC エラーが検出されると、失敗したダブルワードのアドレスが、FLASH_ECCR レジスタの ADDR_ECC[16:0] ビットフィールドに保存されます。ADDR_ECC[2:0] は常にクリアされます。アドレスにアクセスする CPU のバス ID は CPUID[2:0] に保存されます。

ECCC または ECCD がセットされている場合、新しい ECC エラーが発生した場合に FLASH_ECCR は更新されません。ECC フラグがクリアされた場合のみ FLASH_ECCR が更新されます。

注：未使用データ 0xFF FFFF FFFF FFFF FFFF の場合、1 つのエラーを検出して訂正しますが、2 つのエラー検出はサポートされません。

ECC エラーが報告されると、データが現在のバッファにまだ存在する場合、ECCC および ECCD がクリアされていても、失敗したアドレスで新しい読み出しが ECC エラーを生成しない場合があります。これが求めている挙動でない場合は、ユーザはキャッシュをリセットする必要があります。

3.3.4 Flash 読み出しアクセスのレイテンシ

データをフラッシュメモリから正しく読み出すには、フラッシュ (HCLK) メモリクロックの周波数およびデバイスの内部電圧範囲 V_{CORE} に従って、Flash アクセス制御レジスタ (FLASH_ACR) でウェイトステート (LATENCY) の数を正しくプログラムする必要があります。セクション 4.1.4: ダイナミック電圧スケールリングの管理を参照してください。表 5 では、ウェイトステートとフラッシュメモリクロック周波数との対応を記載しています。

表 5. Flash メモリクロック (HCLK) 周波数によるウェイトステート数

ウェイトステート (WS) (LATENCY)	HCLK (MHz)	
	V _{CORE} レンジ 1	V _{CORE} レンジ 2
0 WS (1 HCLK サイクル)	≤ 24	≤ 8
1 WS (2 HCLK サイクル)	≤ 48	≤ 16
2 WS (3 HCLK サイクル)	≤ 64	-

パワーリセット後、HCLK クロック周波数はレンジ 1 では 16 MHz であり、FLASH_ACR レジスタでは 0 ウェイトステート (WS) が設定されます。

STANDBY からウェイクアップすると、HCLK クロック周波数はレンジ 1 では 16 MHz であり、FLASH_ACR レジスタでは 0 ウェイトステート (WS) が設定されます。

フラッシュメモリクロック周波数またはレンジの変更時、フラッシュメモリにアクセスするために必要なウェイトステート数を調整するには、以下のソフトウェアシーケンスを適用する必要があります。

CPU 周波数の増加

1. [Flash アクセス制御レジスタ \(FLASH_ACR\)](#) の LATENCY ビットに新しいウェイトステート数をプログラムします。
2. [Flash アクセス制御レジスタ \(FLASH_ACR\)](#) の LATENCY ビットを読み出してフラッシュメモリへのアクセスに新しいウェイトステート数が反映されていることを確認し、プログラムされた新しい数が読み出されるまで待ちます。
3. RCC_CFGR レジスタの SW ビットを書き込んでシステムクロックソースを変更します。
4. 必要であれば、RCC_CFGR レジスタの HPRE ビットを書き込んでコアクロックプリスケアラを変更します。
5. 必要に応じて、RCC_CFGR レジスタのクロックソースステータス (SWS ビット) や RCC_CFGR レジスタの AHB プリスケアラの値 (HPREF ビット) を読み出して、新しいシステムクロックソースや新しいコアクロックプリスケアラの値がそれぞれ反映されていることを確認します。

CPU 周波数の減少

1. RCC_CFGR レジスタの SW ビットを書き込んでシステムクロックソースを変更します。
2. 必要であれば、RCC_CFGR レジスタの HPRE ビットを書き込んでコアクロックプリスケアラを変更します。
3. RCC_CFGR レジスタのクロックソースステータス (SWS ビット) や RCC_CFGR レジスタの AHB プリスケアラの値 (HPREF ビット) を読み出して新しいシステムクロックソースや新しいコアクロックプリスケアラの値がそれぞれ反映されていることを確認し、プログラムされた新しいシステムクロックソースや新しいフラッシュメモリクロックプリスケアラの値が読み出されるのを待ちます。
4. [Flash アクセス制御レジスタ \(FLASH_ACR\)](#) の LATENCY ビットに新しいウェイトステート数をプログラムします。
5. 必要に応じて、[Flash アクセス制御レジスタ \(FLASH_ACR\)](#) の LATENCY ビットを読み出してフラッシュメモリへのアクセスに新しいウェイトステート数が使用されていることを確認します。

3.3.5 Flash メモリ的高速化

命令プリフェッチ

各フラッシュメモリ読出し操作では、起動されるプログラムによって、32 ビットの命令 2 個または 16 ビットの命令 4 個によって 64 ビットが提供されます。この 64 ビットの現在の命令ラインは、現在のバッファに保存されます。したがって連続コードの場合は、その前の読出し命令ラインの実行に 2 個以上の CPU サイクルが必要となります。CPU の S-バスでのプリフェッチを使用すると、CPU によって現在の命令ラインが要求されている間にフラッシュメモリから次の連続命令ラインを読み出すことができます。

プリフェッチは、[Flash アクセス制御レジスタ \(FLASH_ACR\)](#) の PRFTEN ビットをセットすると有効になります。この機能は、フラッシュメモリのアクセスに 1 つ以上のウェイトステートが必要な場合に有効です。

コードが連続でない場合（ブランチ）、現在使用されている命令ラインやプリフェッチされた命令ラインには命令がないことがあります。この場合、サイクル数によるペナルティはウェイトステート数以上となります。

現在のバッファにループが存在する場合、新しいアクセスは実行されません。

キャッシュメモリ

ジャンプによる時間のロスを制限するため、命令キャッシュメモリ内に 64 ビットの 2 つのキャッシュライン（16 バイト）を維持することができます。この機能は、[Flash アクセス制御レジスタ \(FLASH_ACR\)](#) の命令キャッシュ有効 (ICEN) ビットをセットすると有効にできます。キャッシュミスが発生（現在使用している命令ライン、プリフェッチされた命令ラインまたは命令キャッシュメモリに要求されたデータがない）するたびに、ラインの読出しが命令キャッシュメモリにコピーされます。命令キャッシュメモリに含まれるデータの中に CPU が要求するデータがある場合には、全く遅延なしにそのデータが提供されます。すべての命令キャッシュメモリラインが満たされると、LRU（最も長い時間使われていない）ポリシーを使用して命令メモリキャッシュの中で置換するラインを決定します。この機能は、ループを含むコードの場合に特に有用です。

命令キャッシュメモリはシステムリセット後に有効になります。

CPU のリテラルプールは、CPU パイプラインの実行ステージにおいて S-バスを通じてフラッシュメモリからフェッチされます。各 S-バスの読出しアクセスは、現在のバッファに保存される 64 ビットをフェッチします。その結果として、CPU パイプラインは要求されるリテラルプールが提供されるまでストールされます。

Cortex®-M0+ で使用可能なデータキャッシュはありません。

3.3.6 Flash のプログラムおよび消去操作

STM32G071xx and STM32G081xx 内蔵フラッシュメモリは、インサーキットプログラミングまたはアプリケーション内プログラミングを使用してプログラム可能です。

インサーキットプログラミング (ICP) 方法は、フラッシュメモリの内容全体を更新するために使用します。マイクロコントローラに CPU のユーザアプリケーションをロードするために、SWD プロトコルやシステムブートローダがサポートするインタフェースを使用します。ICP は、迅速かつ効率的な設計時の繰り返し操作を提供し、不要なパッケージ処理やデバイスのソケット処理を排除できます。

ICP の方法とは対照的に、**アプリケーション内プログラミング (IAP)** では、メモリにプログラミングデータをダウンロードするために、マイクロコントローラでサポートされる任意の通信インタフェース (I/O, UART, I²C, SPI など) を使用できます。IAP を使用して、ユーザはアプリケーション実行中にフラッシュメモリを再プログラムできます。ただし、アプリケーションの一部は ICP を使用してフラッシュメモリ内に事前にプログラムする必要があります。

フラッシュメモリ操作中にデバイスのリセットが発生すると、フラッシュメモリの内容は保証されません。

フラッシュメモリへのプログラム／消去操作中にフラッシュメモリを読み出そうとすると、バスがストールされます。読出し操作は、プログラム／消去操作が完了すると正しく処理されます。

フラッシュメモリのロック解除

リセット後は、たとえば電気障害などによって考えられる不要な操作からフラッシュメモリを保護するため、[Flash 制御レジスタ \(FLASH_CR\)](#) には書き込みません。これらのレジスタのアンロックには、次のシーケンスを使用します。

1. [Flash キーレジスタ \(FLASH_KEYR\)](#) に KEY1 = 0x4567 0123 を書き込みます。
2. [Flash キーレジスタ \(FLASH_KEYR\)](#) に KEY2 = 0xCDEF 89AB を書き込みます。

シーケンスを誤ると、次のシステムリセットまで FLASH_CR レジスタがロックされます。キーシーケンスを誤ると、バスエラーが検出され、ハードフォールト割り込みが発生します。

FLASH_CR レジスタは、ソフトウェアでいずれかのレジスタの LOCK ビットをセットすると、再びロックできます。

注：Flash ステータスレジスタ (FLASH_SR) の BSY1 ビットがセットされていると、FLASH_CR レジスタに書き込めません。BSY1 ビットがセットされている状態でこのレジスタに書き込もうとすると、BSY1 ビットがクリアされるまで AHB バスはストールします。

3.3.7 Flash メインメモリの消去シーケンス

フラッシュメモリの消去操作は、ページ単位（ページ消去）またはメモリ全体（全体消去）に対して実行できます。全体消去は、情報ブロック（システムフラッシュメモリ、OTP、およびオプションバイト）には影響しません。

フラッシュメモリのページ消去

PCROP または WRP によって保護されたページは消去されず、WRPERR ビットがセットされます。

表 6. ページ消去の概要

SEC_PROT	PCROP	WRP	PCROP_RDP	コメント	WRPERR	CPU バスエラー
0	いいえ	いいえ	x	ページ消去	いいえ	いいえ
	いいえ	はい		ページ消去の中止 (ページ消去は開始されない)	はい	
	はい	いいえ				
	はい	はい				
1	x			保護されたページのみ	いいえ	はい

ページ（2 KB）を消去するには、次の手順に従います。

- Flash ステータスレジスタ (FLASH_SR) の BSY1 ビットを確認し、進行中のフラッシュメモリ操作がないことを確認します。
- 以前のプログラミングによるエラープログラミングフラグをすべて確認してクリアします。しない場合、PGSERR がセットされます。
- PER ビットをセットして消去するページ (PNB) をFlash 制御レジスタ (FLASH_CR) で選択します。
- Flash 制御レジスタ (FLASH_CR) の STRT ビットをセットします。
- Flash ステータスレジスタ (FLASH_SR) の BSY1 ビットがクリアされるまで待ちます。

注：HSI16（16 MHz）が RCC_CR レジスタの HSION で以前に有効にされている場合を除き、STRT ビットをセットすると、内部オシレータ HSI16 が自動で有効になり、STRT ビットをクリアすると自動で無効になります。

フラッシュメモリの全体消去

PCROP または WRP が有効である場合、フラッシュメモリの全体消去は中止され、消去は実行されず、WRPERR ビットがセットされます。



表 7. 全体消去の概要

SEC_PROT	PCROP	WRP	PCROP_RDP	コメント	WRPERR	CPU バスエラー
0	いいえ	いいえ	x	メモリ消去	いいえ	いいえ
	いいえ	はい		消去の中止（消去は開始されない）	はい	
	はい	いいえ				
	はい	はい				
1	x			消去の中止（消去は開始されない）	いいえ	はい

全体消去を実行するには、次の手順に従います。

1. [Flash ステータスレジスタ \(FLASH_SR\)](#) の BSY1 ビットを確認し、進行中のフラッシュメモリ操作がないことを確認します。
2. 以前のプログラミングによるエラープログラミングフラグをすべて確認してクリアします。しない場合、PGSERR がセットされます。
3. [Flash 制御レジスタ \(FLASH_CR\)](#) の MER1 ビットをセットします。
4. [Flash 制御レジスタ \(FLASH_CR\)](#) の STRT ビットをセットします。
5. [Flash ステータスレジスタ \(FLASH_SR\)](#) の BSY1 ビットがクリアされるまで待ちます。

注： HSI16 (16 MHz) が RCC_CR レジスタの HSION で以前に有効にされている場合を除き、STRT ビットをセットすると、内部オシレータ HSI16 が自動で有効になり、STRT ビットをクリアすると自動で無効になります。

3.3.8 Flash メインメモリのプログラミングシーケンス

フラッシュメモリは 1 回 72 ビット (64 ビットデータ + 8 ビット ECC) でプログラミングされます。

以前にプログラムされたアドレスではプログラミングできません。これを試みると、[Flash ステータスレジスタ \(FLASH_SR\)](#) の PROGERR フラグがセットされます。

ダブルワード (2 x 32 ビットデータ) のプログラムのみ可能です。

- バイト (8 ビット) またはハーフワード (16 ビット) の書込みを試みると、[Flash ステータスレジスタ \(FLASH_SR\)](#) の SIZERR フラグがセットされます。
- ダブルワードアドレスに合っていないダブルワードの書込みを試みると、[Flash ステータスレジスタ \(FLASH_SR\)](#) の PGAERR フラグがセットされます。

標準プログラミング

標準モードのフラッシュメモリのプログラミングシーケンスは、次のようになっています。

1. **Flash ステータスレジスタ (FLASH_SR)** の BSY1 ビットを確認し、進行中のメインフラッシュメモリ操作がないことを確認します。
2. 以前のプログラミングによるエラープログラミングフラグをすべて確認してクリアします。しない場合、PGSERR がセットされます。
3. **Flash 制御レジスタ (FLASH_CR)** の PG ビットをセットします。
4. メインメモリブロックまたは OTP エリア内の指定したメモリアドレスでデータ書き込み操作を実施します。ダブルワード (64 ビット) のみプログラム可能です。
 - a) ダブルワードに合ったアドレスで最初のワードを書き込みます。
 - b) 2 番目のワードを書き込みます。
5. **Flash ステータスレジスタ (FLASH_SR)** の BSY1 ビットがクリアされるまで待ちます。
6. **Flash ステータスレジスタ (FLASH_SR)** の EOP フラグがセットされていること (プログラミング操作の成功) を確認し、その後ソフトウェアによってクリアします。
7. プログラミングリクエストがなくなったら、**Flash 制御レジスタ (FLASH_CR)** の PG ビットをクリアします。

注 : フラッシュメモリインタフェースが適切なシーケンス (ダブルワード) を受け取った場合、プログラミングが自動的に起動し、BSY1 ビットがセットされます。HSI16 (16 MHz) が RCC_CR レジスタの HSION で以前に有効にされている場合を除き、PG ビットをセットすると、内部オシレータ HSI16 が自動で有効になり、PG ビットをクリアすると自動で無効になります。

1 ワードのみプログラムする必要がある場合にプログラミングを自動で起動するには、消去値 0xFFFF FFFF でダブルワードを埋める必要があります。

ECC は、プログラムするダブルワードから計算されます。

高速プログラミング

このモードの主な目的は、ページのプログラミング時間の削減です。これは、Flash 領域にプログラムされる前のロケーションをベリファイする作業を取り除くことにより達成されます、これによりダブルワード毎の内部電圧の昇圧、降圧の時間がセーブされます。

このモードでは、行 (32 ダブルワード = 256 バイト) をプログラミングすることができます。

高速プログラミング中は、フラッシュメモリクロック (HCLK) 周波数は少なくとも 8 MHz でなければなりません。

メインメモリのみ高速プログラミングモードでプログラム可能です。

標準モードのメインフラッシュメモリのプログラミングシーケンスについて、以下で説明します。

1. 全体またはページ消去を実行します。しない場合、PGSERR がセットされます。
2. **Flash ステータスレジスタ (FLASH_SR)** の BSY1 ビットを確認し、進行中のメインフラッシュメモリ操作がないことを確認します。
3. 以前のプログラミングによるエラープログラミングフラグをすべて確認してクリアします。
4. **Flash 制御レジスタ (FLASH_CR)** の FSTPG ビットをセットします。
5. 32 ダブルワードを書き込んで、行 (256 バイト) をプログラムします。
6. **Flash ステータスレジスタ (FLASH_SR)** の BSY1 ビットがクリアされるまで待ちます。
7. **Flash ステータスレジスタ (FLASH_SR)** の EOP フラグがセットされていること (プログラミング操作の成功) を確認し、その後ソフトウェアによってクリアします。
8. プログラミングリクエストがなくなったら、**Flash ステータスレジスタ (FLASH_SR)** の FSTPG ビットをクリアします。

注： 読出し操作の進行中に、高速プログラミングモードで書き込みを実行すると、システム通知なしでプログラミングが中止されます（エラーフラグはセットされません）。

フラッシュメモリインタフェースが最初のダブルワードを受け取った場合、プログラミングが自動的に起動します。最初のダブルワードに高電圧が適用された場合、BSY1 ビットがセットされ、最後のダブルワードがプログラムされるかエラーが発生した場合にクリアされます。HSI16（16 MHz）が RCC_CR レジスタの HSION で以前に有効にされている場合を除き、FSTPG ビットをセットすると、内部オシレータ HSI16 が自動で有効になり、FSTPG ビットをクリアすると自動で無効になります。

32 ダブルワードは連続で書き込む必要があります。すべてのプログラミングにおいて、高電圧はフラッシュメモリに保持されます。連続した 2 つのダブルワードの間の書き込みリクエストの最大時間は、最初のダブルワードに対して、フラッシュがプログラムされている時間（20 μ s 前後）です。2 番目のダブルワードがこのプログラムされている時間を越える場合、高速プログラミングは割り込まれ、MISSERR がセットされます。

2 つの消去操作間で、一行に対する高電圧は 8 ms を越えてはなりません。これは 8 MHz 以上のクロックシステムで連続で書き込まれた 32 ダブルワードのシーケンスによって保証されます。高速プログラミングがセットされると、内部タイムアウトカウンタが 7 ms をカウントし、タイムアウトを過ぎるとプログラミングが停止します。この場合、FASTERR ビットがセットされます。

エラーが発生した場合、高電圧が停止し、プログラム対象の次のダブルワードはプログラムされません。ただし、それまでのダブルワードはすべて適切にプログラムされます。

プログラミングエラー

検出できるエラーは数種類あります。エラーが発生した場合、フラッシュメモリ操作（プログラミングまたは消去）は中止されます。

- **PROGERR**：プログラミングエラー

標準プログラミング：書き込むワードが以前に消去されていない場合に PROGERR がセットされます（プログラムする値がすべてゼロの場合を除きます）。

- **SIZERR**：サイズプログラミングエラー

標準プログラミングまたは高速プログラミング：ダブルワードのみプログラムでき、32 ビットデータのみ書き込めます。バイトまたはハーフワードが書き込まれる場合、SIZERR がセットされます。

- **PGAERR**：配置プログラミングエラー

次のいずれかの条件が発生した場合、PGAERR がセットされます。

- 標準プログラミング：プログラムする最初のワードがダブルワードアドレスと合っていないか、2 番目のワードが同じダブルワードアドレスに属していない場合
- 高速プログラミング：プログラムするデータが以前にプログラムされたダブルワードと同じ行に属していないか、プログラムするアドレスが以前のものより小さくなっている場合

- **PGSERR**：プログラミングシーケンスエラー

次のいずれかの条件が発生した場合、PGSERR がセットされます。

- 標準プログラミングシーケンスまたは高速プログラミングシーケンス：PG および FSTPG がクリアされたときにデータが書き込まれる場合
- 標準プログラミングシーケンスまたは高速プログラミングシーケンス：PG または FSTPG がセットされたときに MER1 および PER がクリアされない場合
- 高速プログラミング：FSTPG ビットをセットする前に全体消去が実行されない場合
- 全体消去シーケンス：MER1 がセットされたときに PG、FSTPG、および PER がクリアされない場合
- ページ消去シーケンス：PER がセットされたときに PG、FSTPG、および MER1 がクリアされない場合

- 以前のプログラミングエラーによって PROGERR、SIZERR、PGAERR、WRPERR、MISSERR、FASTERR、または PGSERR がセットされた場合にも、PGSERR がセットされます。
- **WRPERR** : 書き込み保護エラー
次のいずれかの条件が発生した場合、WRPERR がセットされます。
 - 書き込み保護領域 (WRP) または PCROP 領域でプログラミングまたは消去を試みた場合
 - 1 つ以上のページが WRP または PCROP で保護されているときに全体消去の実行を試みた場合
 - 読出し保護 (RDP) がレベル 1 にセットされている状態で、デバッグ機能が接続されている場合または SRAM やシステムフラッシュメモリからブートされる場合
 - 読出し保護 (RDP) がレベル 2 にセットされている状態で、オプションバイトの変更を試みた場合
- **MISSERR** : 高速プログラミングデータミスエラー
高速プログラミング : すべてのデータを連続で書き込む必要があります。以前のデータプログラミングが完了して、次のプログラムするデータがまだ書き込まれていない場合に MISSERR がセットされます。
- **FASTERR** : 高速プログラミングエラー
高速プログラミング : 次のいずれかの条件が発生した場合、FASTERR がセットされます。
 - タイムアウト検出を生成する 8 ms を超える時間に FSTPG ビットがセットされる場合
 - 行の高速プログラミングが MISSERR、PGAERR、WRPERR、または SIZERR に割り込まれた場合

プログラムまたは消去操作中にエラーが発生すると、[Flash ステータスレジスタ \(FLASH_SR\)](#) で次のいずれかのエラーフラグがセットされます。

- PROGERR、SIZERR、PGAERR、PGSERR、MISSERR (プログラムエラーフラグ)
- WRPERR (保護エラーフラグ)

この場合、[Flash 制御レジスタ \(FLASH_CR\)](#) のエラー割込みイネーブルビット ERRIE がセットされると、割込みが生成され、[Flash ステータスレジスタ \(FLASH_SR\)](#) の操作エラーフラグ OPERR がセットされます。

注 : 複数のエラー (フラッシュメモリへの DMA 転送の場合など) が連続して検出されると、エラーフラグは連続した書き込みリクエストが終了するまでクリアできません。

プログラミングとキャッシュ

フラッシュメモリ内の消去操作がデータまたは命令キャッシュ内のデータにも関連している場合は、ユーザはコード実行中にこのデータにアクセスする前に、このデータが再度書き込まれることを確認する必要があります。

注 : キャッシュは、無効になっている場合にのみ一掃するようにします (ICEN = 0)。

3.4 Flash オプションバイト

3.4.1 Flash オプションバイトの説明

オプションバイトは、アプリケーション要件によってエンドユーザが設定します。設定の例として、ウォッチドッグをハードウェアまたはソフトウェアモードに選択できます ([セクション 3.4.2: Flash オプションバイトのプログラミング](#)を参照してください)。

ダブルワードは、表 8 に示すように、オプションバイトで分割されます。

表 8. オプションバイトのフォーマット

63-56	55-48	47-40	39-32	31-24	23-16	15-8	7-0
相補オプション バイト 3	相補オプション バイト 2	相補オプション バイト 1	相補オプション バイト 0	オプション バイト 3	オプション バイト 2	オプション バイト 1	オプション バイト 0

情報ブロック内のこれらのバイトの構成は、表 9 に示すとおりです。オプションバイトは、表 9 にリストされたメモリ位置またはオプションバイトレジスタから読み出すことができます。

- Flash オプションレジスタ (FLASH_OTPR)
- Flash PCROP 領域 A 開始アドレスレジスタ (FLASH_PCROP1ASR)
- Flash PCROP 領域 A 終了アドレスレジスタ (FLASH_PCROP1AER)
- Flash PCROP 領域 B 開始アドレスレジスタ (FLASH_PCROP1BSR)
- Flash PCROP 領域 B 終了アドレスレジスタ (FLASH_PCROP1BER)
- Flash WRP 領域 A アドレスレジスタ (FLASH_WRP1AR)
- Flash WRP 領域 B アドレスレジスタ (FLASH_WRP1BR)
- Flash セキュリティレジスタ (FLASH_SECR)

表 9. オプションバイトの構成

アドレス ⁽¹⁾	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
0x1FFF7800	予約済み		IRHEN	NRST_MODE		nBOOT0	nBOOT1	nBOOT_SEL	予約済み	RAM_PARITY_CHECK	予約済み		WWDG_SW	IWDG_STBY	IWDG_STOP	IWDG_SW	nRST_SHDW	nRST_STDBY	nRST_STOP	BORR_LEV		BORF_LEV		BOR_EN		RDP												
0x1FFF7808	予約済み																						PCROP1A_STRT															
0x1FFF7810	PCROP_RDP	予約済み																					PCROP1A_END															
0x1FFF7818	予約済み									WRP1A_END				予約済み									WRP1A_STRT															
0x1FFF7820	予約済み									WRP1B_END				予約済み									WRP1B_STRT															
0x1FFF7828	予約済み																						PCROP1B_STRT															
0x1FFF7830	予約済み																						PCROP1B_END															

表 9. オプションバイトの構成 (続き)

アドレス ⁽¹⁾	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
0x1FFF7838 から 0x1FFF7868	予約済み																																	
0x1FFF7870	予約済み															BOOT_LOCK	予約済み										SEC_SIZE							

1. ダブルワードアドレスの上位 32 ビットは、下位 32 ビットからの反転データを含みます。

ユーザオプションバイトおよび読出し保護オプションバイト

フラッシュメモリアドレス : 0x1FFF 7800

ST 出荷時の値 : 0xFFFF FEAA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	IRHEN	NRST_MODE [1:0]		nBOOT0	nBOOT1	nBOOT_SEL	Res.	RAM_PARITY_CHECK	Res.	Res.	WWDG_SW	IWGD_STDBY	IWDG_STOP	IWDG_SW
		r	r	r	r	r	r		r			r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
nRST_SHDW	nRST_STDBY	nRST_STOP	BORR_LEV[1:0]		BORF_LEV[1:0]		BOR_EN	RDP[7:0]							
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:30 予約済み

ビット 29 **IRHEN** : 内部リセットホルダーイネーブルビット

- 0 : 内部リセットは、NRST ピン上の単純なパルスとして伝播します。
- 1 : 内部リセットは、ローレベルとみなされるまで NRST ピンをローで駆動します。

ビット 28 : 27 **NRST_MODE[1:0]**

- 00 : 予約済み
- 01 : リセット入力のみ : ローレベルの NRST ピンによりシステムリセットが生成されます。内部リセットは NRST ピンには伝播しません。
- 10 : GPIO : 標準 GPIO パッドで機能します、内部リセットのみ可能です。
- 11 : 双方向リセット : NRST ピンが、リセット入出力モードで設定されます (レガシーモード)。

ビット 26 **nBOOT0** : nBOOT0 オプションビット

- 0 : nBOOT0 = 0
- 1 : nBOOT0 = 1

ビット 25 **nBOOT1** : ブート設定

このビットは、(nBOOT_SEL オプションビットの設定に応じて) BOOT0 ピンまたはオプションビット nBOOT0 と一緒に、メインフラッシュメモリ、SRAM、またはシステムメモリからブートモードを選択します。 [セクション 2.5 : ブート設定](#) を参照してください。

ビット 24 **nBOOT_SEL**

- 0 : BOOT0 信号は BOOT0 ピン値で定義されます (レガシーモード)。
- 1 : BOOT0 信号は nBOOT0 オプションビットで定義されます。

ビット 23 予約済み

- ビット 22 **RAM_PARITY_CHECK** : SRAM パリティチェック制御
- 0 : SRAM パリティチェックは有効です。
 - 1 : SRAM パリティチェックは無効です。
- ビット 21:20 予約済み
- ビット 19 **WWDG_SW** : ウィンドウ型ウォッチドッグの選択
- 0 : ハードウェアによるウィンドウ型ウォッチドッグです。
 - 1 : ソフトウェアによるウィンドウ型ウォッチドッグです。
- ビット 18 **IWDG_STDBY** : STANDBY モードでの独立型ウォッチドッグカウンタの停止
- 0 : STANDBY モードでの独立型ウォッチドッグカウンタを停止します。
 - 1 : STANDBY モードでの独立型ウォッチドッグカウンタが動作します。
- ビット 17 **IWDG_STOP** : STOP モードでの独立型ウォッチドッグカウンタの停止
- 0 : STOP モードでの独立型ウォッチドッグカウンタを停止します。
 - 1 : STOP モードでの独立型ウォッチドッグカウンタが動作します。
- ビット 16 **IDWG_SW** : 独立型ウォッチドッグの選択
- 0 : ハードウェアに依存しないウォッチドッグです。
 - 1 : ソフトウェアに依存しないウォッチドッグです。
- ビット 15 **nRSTS_SHDW**
- 0 : SHUTDOWN モードに入るときにリセットを生成します。
 - 1 : SHUTDOWN モードに入るときにリセットを生成しません。
- ビット 14 **nRST_STDBY**
- 0 : STANDBY モードに入るときにリセットを生成します。
 - 1 : STANDBY モードに入るときにリセットを生成しません。
- ビット 13 **nRST_STOP**
- 0 : STOP モードに入るときにリセットを生成します。
 - 1 : STOP モードに入るときにリセットを生成しません。
- ビット 12:11 **BORR_LEV[1:0]** : これらのビットには、リセットを発行する V_{DD} 供給レベル閾値が含まれています。
- 00 : 閾値が約 2.1 V の BOR 立ち上がりレベル 1
 - 01 : 閾値が約 2.3 V の BOR 立ち上がりレベル 2
 - 01 : 閾値が約 2.6 V の BOR 立ち上がりレベル 3
 - 11 : 閾値が約 2.9 V の BOR 立ち上がりレベル 4
- ビット 10:9 **BORF_LEV[1:0]** : このビットには、リセットをアクティブにする V_{DD} 供給レベル閾値が含まれています。
- 00 : 閾値が約 2.0 V の BOR 立ち下がりレベル 1
 - 01 : 閾値が約 2.2 V の BOR 立ち下がりレベル 2
 - 01 : 閾値が約 2.5 V の BOR 立ち下がりレベル 3
 - 11 : 閾値が約 2.8 V の BOR 立ち下がりレベル 4
- ビット 8 **BOR_EN** : ブラウンアウトリセット有効化
- 0 : 設定可能なブラウンアウトリセットは無効です。パワーオンリセットを POR/PDR レベルで定義します。
 - 1 : 設定可能なブラウンアウトリセットは有効です。BORR_LEV と BORF_LEV の値を考慮します。
- ビット 7:0 **RDP[7:0]** : 読出し保護レベル
- 0xAA : レベル 0、読出し保護はアクティブではありません。
 - 0xCC : レベル 2、チップ読出し保護がアクティブです。
 - その他 : レベル 1、メモリ読出し保護がアクティブです。

PCROP1A 開始アドレスオプションバイト

フラッシュメモリアドレス : 0x1FFF 7808

ST 出荷時の値 : 0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1A_STRT[7:0]							
								r	r	r	r	r	r	r	r

ビット 31:8 予約済み

ビット 7:0 **PCROP1A_STRT[7:0]** : PCROP1A 領域開始オフセット

PCROP1A_STRT は、PCROP1A 領域の最初の PCROP サブページのオフセットを含んでいます。

PCROP1A 終了アドレスオプションバイト

フラッシュメモリアドレス : 0x1FFF 7810

ST 出荷時の値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PCROP_RDP	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1A_END[7:0]							
								r	r	r	r	r	r	r	r

ビット 31 **PCROP_RDP** : RDP レベルの回帰による PCROP 領域の消去

このビットは、レベル 1 からレベル 0 への RDP レベルの回帰にトリガされる全体消去によって、PCROP 領域（および PCROP 領域境界ページ全体）を消去するかどうかを決定します。

0 : 消去しません。

1 : 消去します。

このビットは、ソフトウェアのみがセットできます。レベル 1 からレベル 0 への RDP の回帰に続く全体消去時に、自動的にリセットされます。

ビット 30:8 予約済み

ビット 7:0 **PCROP1A_END[7:0]** : PCROP1A 領域終了オフセット

PCROP1A_END は、PCROP1A 領域の最終サブページのアドレスを含んでいます。

WRP 領域 A アドレスオプションバイト

フラッシュメモリアドレス : 0x1FFF 7818

ST 出荷時の値 : 0x0000 00FF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WRP1A_END[5:0]					
										r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WRP1A_STRT[5:0]					
										r	r	r	r	r	r

ビット 31:22 予約済み

ビット 21:16 **WRP1A_END[5:0]** : WRP 領域 A 終了オフセット

WRPA1_END は、WRP 領域 A の最終ページのオフセットを含んでいます。

ビット 15:6 予約済み

ビット 5:0 **WRP1A_STRT[5:0]** : WRP 領域 A 開始オフセット

WRPA1_STRT は、WRP 領域 A の最初のページのオフセットを含んでいます。

WRP 領域 B アドレスオプションバイト

フラッシュメモリアドレス : 0x1FFF 7820

ST 出荷時の値 : 0x0000 00FF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WRP1B_END[5:0]					
										r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WRP1B_STRT[5:0]					
										r	r	r	r	r	r

ビット 31:22 予約済み

ビット 21:16 **WRP1B_END[5:0]** : WRP 領域 B 終了オフセット

WRPB1_END は、WRP 領域 B の最終ページのオフセットを含んでいます。

ビット 15:6 予約済み

ビット 5:0 **WRP1B_STRT[5:0]** : WRP 領域 B 開始オフセット

WRPB1_STRT は、WRP 領域 B の最初のページのオフセットを含んでいます。

PCROP1B 開始アドレスオプションバイト

フラッシュメモリアドレス : 0x1FFF 7828

ST 出荷時の値 : 0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1B_STRT[7:0]							
								r	r	r	r	r	r	r	r

ビット 31:8 予約済み

ビット 7:0 **PCROP1B_STRT[7:0]** : PCROP1B 領域開始オフセット

PCROP1B_STRT は、PCROP1B 領域の最初の PCROP サブページのオフセットを含んでいます。

PCROP1B 終了アドレスオプションバイト

フラッシュメモリアドレス : 0x1FFF 7830

ST 出荷時の値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1B_END[7:0]							
								r	r	r	r	r	r	r	r

ビット 31:8 予約済み

ビット 7:0 **PCROP1B_END[7:0]** : PCROP1B 領域終了オフセット

PCROP1B_END は、PCROP1B 領域の最後の PCROP サブページのオフセットを含んでいます。

セキュリティオプションバイト

フラッシュメモリアドレス : 0x1FFF 7870

ST 出荷時の値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BOOT_LOCK
															r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SEC_SIZE[6:0]						
									r	r	r	r	r	r	r

ビット 31:17 予約済み

ビット 16 **BOOT_LOCK** : ユーザ領域から強制的にブートするために使用する

0 : パッド/オプションビットの設定に基づいてブートします。

1 : メインフラッシュメモリから強制的にブートします。

ビット 15:7 予約済み

ビット 6:0 **SEC_SIZE[6:0]** : セキュリティ保護可能な領域サイズ

セキュリティ保護可能なフラッシュメモリのページ数を含んでいます。

3.4.2 Flash オプションバイトのプログラミング

リセット後、**Flash 制御レジスタ (FLASH_CR)** のオプション関連ビットは書き込み保護されます。オプションバイトページで操作を実行するには、どんな操作であっても**Flash 制御レジスタ (FLASH_CR)** のオプションロックビット **OPTLOCK** がクリアされている必要があります。このレジスタのアンロックには、次のシーケンスを使用します。

1. LOCK クリアシーケンスで **FLASH_CR** をアンロックします (**フラッシュメモリのロック解除を参照**)。
2. **Flash オプションキーレジスタ (FLASH_OPTKEYR)** の **OPTKEY1** = 0x08192A3B を書き込みます。
3. **Flash オプションキーレジスタ (FLASH_OPTKEYR)** の **OPTKEY2** = 0x4C5D6E7F を書き込みます。

シーケンスを誤ると、次のシステムリセットまでフラッシュメモリオプションレジスタがロックされます。キーシーケンスを誤ると、バスエラーが検出され、ハードフォールト割り込みが発生します。

ソフトウェアによって **OPTLOCK** ビットをセットすると、ユーザオプションを不要な消去/プログラム操作から保護することができます。

注 : **LOCK** がソフトウェアによってセットされると、**OPTLOCK** も自動的にセットされます。

ユーザオプションの変更

オプションバイトは、メインメモリーユーザアドレスとは異なる方法でプログラムされます。

ユーザオプション値を変更するには、次の手順に従います。

1. 上記のクリアシーケンスで OPTLOCK オプションロックビットをクリアします。
2. 任意の値をフラッシュオプションレジスタに書き込みます。
3. [Flash ステータスレジスタ \(FLASH_SR\)](#) の BSY1 ビットを確認し、進行中のフラッシュメモリ操作がないことを確認します。
4. [Flash 制御レジスタ \(FLASH_CR\)](#) のオプションスタートビット OPTSTRT をセットします。
5. BSY1 ビットがクリアされるのを待ちます。

注： まずユーザオプションバイトページを消去し、すべてのオプションバイトをフラッシュメモリオプションレジスタに含まれている値でプログラムすると、オプションの値のあらゆる変更が自動的に実行されます。

補数は自動的に計算され、OPTSTRT ビットのセット時に相補オプションバイトに書き込まれます。

オプションバイトローディング

BSY1 ビットがクリアされると、すべての新しいオプションがフラッシュメモリに更新されますが、システムには適用されません。オプションレジスタからの読出し値は継続して最後にロードしたオプションバイトの値を返しますが、新しいオプションはロード後にシステムで有効になります。

オプションバイトローディングは次の 2 つの場合に実行されます。

- [Flash 制御レジスタ \(FLASH_CR\)](#) の OBL_LAUNCH ビットがセットされた場合
- 電源リセット後 (BOR リセットまたは STANDBY/SHUTDOWN モードの終了)

オプションバイトローダはオプションブロックの読出しを実行して、内部オプションレジスタにデータを格納します。これらの内部レジスタはシステムを設定し、ソフトウェアで読み出すことができます。OBL_LAUNCH をセットするとリセットを生成するため、システムリセット下でオプションバイトローディングが実行されます。

各オプションビットにも同じダブルワードに補数があります。オプションのローディング中に、オプションビットとその補数を確認することで、ローディングが正しく実行されたことを確認できます。

オプションバイトローディング中、オプションはダブルワードで読み出されます。オプションワードの ECC は、オプション領域を直接ソフトウェアで読み出す際にのみ考慮され、OBL 中は考慮されません。

ワードと補数が一致する場合、オプションワード/バイトはオプションレジスタにコピーされます。

ワードと補数の比較に失敗すると、ステータスビット OPTVERR がセットされます。不一致の値はオプションレジスタに強制的に格納されます。

- USR OPT オプションの場合、すべてのオプションビットの不一致の値は 1 になります。例外として、BORR_LEV および BORF_LEV ビットフィールドのビットは 00 (最低閾値)、BOR_EN のビットは 0 (BOR 無効) になります。
- WRP オプションの場合、不一致の値はデフォルト値「保護なし」になります。
- RDP オプションの場合、不一致の値はデフォルト値「レベル 1」になります。
- PCROP の場合、不一致の値は「全メモリ保護」になります。

システムリセット時、オプションバイトはソフトウェアで読出しおよび書込み可能な次のオプションレジスタにコピーされます。

- FLASH_OTPR
- FLASH_PCROP1xSR (x = A または B)
- FLASH_PCROP1xER (x = A または B)
- FLASH_WRP1xR (x = A または B)
- FLASH_SECR

これらのレジスタはオプション変更にも使用されます。これらのレジスタがユーザによって変更されない場合は、システムのオプション状態が反映されます。詳細は、[ユーザオプションの変更](#)を参照してください。

3.5 Flash メモリの保護

メインフラッシュメモリは読出し保護 (RDP) で外部アクセスから保護できます。ページは、プログラムカウンタの内容の損失による不要な書込み (WRP) から保護することもできます。書込み保護 (WRP) の単位は 2 KB です。RDP や WRP とは別に、フラッシュメモリを第三者の読出しおよび書込みから保護することもできます (PCROP)。PCROP の単位は 512 バイト (サブページサイズ) です。

3.5.1 Flash 読出し保護 (RDP)

読出し保護は、RDP オプションバイトをセットし、新しい RDP オプションバイトを再ロードするシステムリセットを適用することで有効になります。読出し保護は、メインフラッシュメモリ、オプションバイト、バックアップレジスタ (TAMP の TAMP_BKPxR)、および SRAM を保護します。

注： デバッガが SWD を通じて接続されている間に読出し保護がセットされる場合、システムリセットの代わりにパワーリセットを適用してください。

読出し保護には、保護なし (レベル 0) から最大保護またはデバッグなし (レベル 2) までの 3 つのレベルがあります。

フラッシュメモリは、RDP オプションバイトとその補数に、[表 10](#) に示す値のペアが含まれる場合に保護されます。

表 10. Flash メモリの読出し保護ステータス

RDP バイト値	RDP 相補バイト値	読出し保護レベル
0xAA	0x55	レベル 0
[0xAA, 0x55] および [0xCC, 0x33] の組み合わせ以外の任意の値		レベル 1 (デフォルト)
0xCC	0x33	レベル 2

保護レベルにかかわらず、システムメモリ領域は読出しアクセス可能です。プログラム/消去操作の場合は、アクセスできません。

レベル 0：保護なし

メインフラッシュメモリ領域内で、読出し、プログラム、および消去操作を実行できます。すべての操作でオプションバイトとバックアップレジスタにもアクセスできます。

レベル 1 : 読出し保護

レベル 1 読出し保護は、RDP バイトと RDP 相補バイトに [0xAA, 0x55] と [0xCC, 0x33] 以外の任意の値の組み合わせが含まれる場合にセットされます。レベル 1 は、RDP オプションバイトが消去された場合のデフォルトの保護レベルです。

- **ユーザモード** : ユーザモードで実行されるコード (ユーザフラッシュメモリからブート) により、すべての操作でメインフラッシュメモリ、オプションバイト、およびバックアップレジスタにアクセスできます。
- **デバッグ/ SRAM からのブート/ システムメモリからのブートモード** : デバッグモード、またはコードを SRAM またはシステムメモリからブートしている場合に、メインフラッシュメモリやバックアップレジスタ (TAMP の TAMP_BKPxR) には完全にアクセスできません。これらのモードでは、フラッシュメモリへの読出しまたは書込みアクセスでバスエラーやハードフォールト割込みが発生します。

注意 : レベル 1 で PCROP 領域が定義されていない場合、PCROP_RDP ビットを 1 にセットする必要があります (RDP レベルが 1 から 0 に引き下げられた場合に完全全体消去)。レベル 1 で PCROP 領域が定義されている場合、PCROP ではなく RDP で保護される必要があるユーザコードは、PCROP 保護サブページを含むページ以外に配置する必要があります。

レベル 2 : デバッグなし

このレベルでは、保護レベル 1 が保証されます。加えて、CPU デバッグポート、RAM からのブート (ブート RAM モード)、およびシステムメモリからのブート (ブートローダモード) は使用できなくなります。ユーザ実行モード (ブート FLASH モード) では、メインフラッシュメモリのすべての操作が許可されます。

注 : リセット後、CPU デバッグポートも無効化されます。

注 : ST マイクロエレクトロニクスは、レベル 2 保護がセットされている不良部品には分析を実施できません。

読出し保護レベルの変更

読出し保護レベルを変更できます。

- レベル 0 からレベル 1 : RDP バイトの値を任意の値 (0xCC を除く) に変更する場合
- レベル 0 またはレベル 1 からレベル 2 : RDP バイトの値を 0xCC に変更する場合
- レベル 1 からレベル 0 : RDP バイトの値を 0xAA に変更する場合

レベル 2 にすると、それ以上読出し保護レベルを変更できません。

Flash PCROP 領域 A 終了アドレスレジスタ (FLASH_PCROP1AER) の PCROP_RDP ビットをセットすると、レベル 1 からレベル 0 への変更により、メインフラッシュメモリの完全全体消去がトリガされます。バックアップレジスタ (TAMP_BKPxR) も消去されます。PCROP 保護を除くユーザオプションは、FLASH_OPTR および FLASH_WRP1xR (x = A または B) からコピーされた以前の値にセットされます。PCROP は無効です。OTP エリアは全体消去に影響されませんので変化しません。

PCROP_RDP ビットをクリアすると、部分全体消去が実施され、PCROP 領域とオーバーラップしないフラッシュメモリページ (PCROP 保護サブページを一切含まない) のみが消去されます。オプションバイトは以前の値で再プログラムされます。これは、FLASH_PCROP1xSR レジスタおよび FLASH_PCROP1xER レジスタ (x = A または B) でも同様です。

表 11. レベル 1 からレベル 0 への RDP 回帰時の全体消去

PCROP 領域	PCROP_RDP	全体消去
なし	x	フル (フラッシュメモリおよびバックアップレジスタ)
フラッシュ メモリの一部	1	
フルフラッシュ メモリ	0	部分 (PCROP 領域とオーバーラップしないフラッシュメモリページ、および バックアップレジスタ)
		なし

注：全体消去（完全または部分）は、レベル 1 からレベル 0 への RDP の回帰時にのみトリガされます。RDP のレベルが引き上げられても（レベル 0 から 1、1 から 2、0 から 2）、全体消去は実施されません。保護レベルの変更を確認するには、Flash 制御レジスタ (FLASH_CR) の OBL_LAUNCH ビットをセットしてオプションバイトを再ロードする必要があります。

図 3. 読出し保護 (RDP) レベルの変更




表 12. アクセス状態 対 保護レベルと実行モード

領域	保護レベル	ユーザ実行 (フラッシュからのブート)			デバッグ/RAM からの ブート/ローダからのブート		
		読出し	書込み	消去	読出し	書込み	消去
メインフラッシュ メモリ	1	あり	はい	はい	なし	いいえ	なし ⁽⁴⁾
	2	あり	はい	はい	N/A ⁽¹⁾	N/A ⁽¹⁾	N/A ⁽¹⁾
システムメモリ ⁽²⁾	1	あり	なし	いいえ	あり	なし	いいえ
	2	あり	なし	いいえ	N/A ⁽¹⁾	N/A ⁽¹⁾	N/A ⁽¹⁾

表 12. アクセス状態 対 保護レベルと実行モード (続き)

領域	保護レベル	ユーザ実行 (フラッシュからのブート)			デバッグ/RAM からのブート/ローダからのブート		
		読出し	書込み	消去	読出し	書込み	消去
オプションバイト	1	あり	はい ⁽³⁾	あり	はい	はい ⁽³⁾	はい
	2	あり	なし	いいえ	N/A ⁽¹⁾	N/A ⁽¹⁾	N/A ⁽¹⁾
バックアップレジスタ	1	あり	はい	N/A	なし	いいえ	いいえ ⁽⁴⁾
	2	あり	はい	N/A	N/A ⁽¹⁾	N/A ⁽¹⁾	N/A ⁽¹⁾
OTP	1	あり	あり	N/A	あり	はい	N/A
	2	あり	はい	N/A	N/A ⁽¹⁾	N/A ⁽¹⁾	N/A ⁽¹⁾

1. 保護レベル 2 が有効な場合、デバッグポート、RAM からのブート、およびシステムメモリからのブートは無効化されます。
2. システムメモリは、保護レベル (0、1、または 2) および実行モードにかかわらず、読出しアクセスのみ可能です。
3. フラッシュメインメモリは、すべてのレベルの保護が無効化された状態 (0xAA) で RDP オプションバイトがプログラミングされると消去されます。
4. バックアップレジスタは、RDP がレベル 1 からレベル 0 に変更された場合に消去されます。

3.5.2 Flash 独自仕様コード読出し保護 (PCROP)

フラッシュメモリの 2 つの領域を、第三者の不正な読出しおよび書込みから保護することができます。

保護領域は実行のみです。STM32 CPU のみが命令コードとしてアクセスできますが、その他すべてのアクセス (DMA、デバッグ、CPU のデータ読出し、書込み、消去) は厳しく禁じられています。PCROP 領域のサブページの単位は 512 バイトです。追加のオプションビット (PCROP_RDP) で、RDP 保護がレベル 1 からレベル 0 に変更された場合、PCROP 領域を消去するしないを選択できます。(読出し保護レベルの変更を参照)。

各 PCROP 領域は、開始サブページオフセットと終了サブページオフセットによってフラッシュメモリ領域内で定義されます。これらのオフセットは PCROP アドレスレジスタの [Flash PCROP 領域 A 開始アドレスレジスタ \(FLASH_PCROP1ASR\)](#)、[Flash PCROP 領域 A 終了アドレスレジスタ \(FLASH_PCROP1AER\)](#)、[Flash PCROP 領域 B 開始アドレスレジスタ \(FLASH_PCROP1BSR\)](#)、および [Flash PCROP 領域 B 終了アドレスレジスタ \(FLASH_PCROP1BER\)](#) で定義されます。

PCROP 領域は、次のアドレス範囲で定義されます。

フラッシュメモリのベースアドレス + [PCROP1x_STRT x 0x200] (含む)

から

フラッシュメモリのベースアドレス + [(PCROP1x_END + 1) x 0x200] (含まない)

PCROP 領域の最小サイズは 2 PCROP サブページ (2 x 512 バイト) です。

PCROP1x_END = PCROP1x_STRT + 1

また、

PCROP1x_END = PCROP1x_STRT

この場合、フラッシュメモリ全体が PCROP 保護されます。

たとえば、0x0800 0800 から 0x0800 13FF までのアドレス領域を PCROP 保護するには、FLASH_PCROP1xSR レジスタの PCROP 開始サブページビットフィールドと FLASH_PCROP1xER レジスタの PCROP 終了サブページビットフィールドを次のようにセットします (x = A または B)。

- PCROP1x_STRT = 0x04 (PCROP 領域の開始アドレス 0x0800 0800)
- PCROP1x_END = 0x09 (PCROP 領域の終了アドレス 0x0800 13FF)

PCROP 保護アドレスへのデータ読出しアクセスにより、RDERR フラグが立てられます。

PCROP 保護アドレスは書き込み保護もされています。PCROP 保護アドレスへの書き込みアクセスにより、WRPERR フラグが立てられます。

PCROP 保護領域は消去保護もされています。ページ消去は、PCROP 保護サブページが 1 つでも含まれていると失敗します。さらに、PCROP 保護領域が定義されているとソフトウェアの全体消去が実施できません。

PCROP は、RDP をレベル 1 からレベル 0 に変更する際にのみ無効にできます。PCROP をクリアしたり PCROP 保護領域のサイズを縮小したりするためにユーザオプションを変更しても、PCROP 領域に影響を及ぼすことはありません。逆に、PCROP 保護領域のサイズを増やすことはできます。

オプションビット PCROP_RDP がクリアされて、RDP のレベル 1 からレベル 0 への変更により部分消去がトリガされますが、PCROP 保護領域にオーバーラップするフラッシュメモリページの内容は保持されます。詳細については、セクション [読出し保護レベルの変更](#)を参照してください。

表 13. PCROP 保護

PCROP レジスタ値 (x = A または B)	PCROP 保護領域
PCROP1x_STRT = PCROP1x_END	フルフラッシュメモリ
PCROP1x_STRT > PCROP1x_END	なし (保護されない)
PCROP1x_STRT < PCROP1x_END	PCROP1x_STRT から PCROP1x_END のサブページ (読出し去保護／書き込み去保護／消去保護) PCROP 領域の境界ページ (消去保護)

注： PCROP_RDP をクリアしたら、フラッシュメモリのページ境界 (2 KB 単位) に PCROP 領域の開始と終了を定義するか、PCROP 領域の境界ページ (PCROP 領域が開始し、終了するページ) の PCROP の保護されていないメモリ空間を予約したまま空にすることを推奨します。

3.5.3 Flash 書き込み保護 (WRP)

フラッシュメモリのユーザエリアを、不要な書き込み操作から保護できます。2 つの書き込み保護 (WRP) 領域を、ページ (2 KB) 単位で定義できます。各領域は、物理的なフラッシュメモリのベースアドレスに関連する開始ページオフセットと終了ページオフセットにより定義されます。これらのオフセットは WRP アドレスレジスタの[Flash WRP 領域 A アドレスレジスタ \(FLASH_WRP1AR\)](#)および[Flash WRP 領域 B アドレスレジスタ \(FLASH_WRP1BR\)](#) で定義されます。

WRP 「y」領域 (y = A、B) は、次のアドレス範囲で定義されます。

フラッシュメモリのベースアドレス + [WRP1y_STRT x 0x0800] (含む)

から

フラッシュメモリのベースアドレス + [(WRP1y_END+1) x 0x0800] (含まない)

WRP 領域の最小サイズは 1 WRP ページ (2 KB) です。

WRP1y_END = WRP1y_STRT

たとえば、アドレス 0x0800 1000 (含む) からアドレス 0x0800 3FFF (含む) までは WRP で保護するには、次のようにします。

フラッシュメモリのブートが選択されている場合、FLASH_WRP1AR レジスタは次のようにプログラムする必要があります。

- WRP1A_STRT = 0x02
- WRP1A_END = 0x07

FLASH_WRP1BR の WRP1B_STRT と WRP1B_END が代わりに使用できます (フラッシュメモリの領域 B)。

WRP がアクティブの場合、消去やプログラムはできません。結果として、領域が 1 つ書き込み保護されているとソフトウェアの全体消去が実施できません。

フラッシュメモリの書き込み保護されているエリアに消去／プログラム操作の実施を試みると、FLASH_SR レジスタの書き込み保護エラーフラグ (WRPERR) がセットされます。このフラグは、次の領域への書き込みアクセスすべてにセットされます。

- OTP エリア
- ICP など書き込みできないフラッシュメモリの部分
- PCROP 領域

注：フラッシュメモリの読み出し保護レベルが選択されると (RDP レベル = 1)、CPU デバッグ機能が接続されている場合 (シングルワイヤ) やブートコードが SRAM やシステムフラッシュメモリから実行されている場合には、WRP が有効でないときでもメモリをプログラムしたり消去したりすることはできません。これを試みると、ハードフォールト (BusFault) が生成されます。

表 14. WRP 保護

WRP レジスタ値 (x = A または B)	WRP 保護領域
WRP1x_STRT = WRP1x_END	ページ WRP1x
WRP1x_STRT > WRP1x_END	なし (保護されない)
WRP1x_STRT < WRP1x_END	WRP1x_STRT から WRP1x_END のページ

注：WRP オプションを確認するには、フラッシュメモリ制御レジスタの OBL_LAUNCH ビットをセットしてオプションバイトを再ロードする必要があります。

3.5.4 セキュリティ保護可能な領域

セキュリティ保護可能な領域の主な目的は、望ましくないアクセスからフラッシュメモリの特定の領域を保護することです。システムリセット後、セキュリティ保護可能な領域のコードは、セキュリティ領域が保護されるまでの間のみ実行でき、その後は次のシステムリセットまで実行できません。これにより、セキュアキー保管やセーフブートなどのソフトウェアのセキュリティサービスを実装できます。

セキュリティ保護可能な領域は、メインフラッシュメモリに配置されています。信頼できるコードを実行するための専用領域です。セキュリティ保護可能な領域が設定されない場合には、他のメインフラッシュメモリと同じように動作します。セキュリティ保護可能な領域が設定されると (FLASH_CR レジスタの SEC_PROT ビットをセットします)、この領域へのすべてのアクセス (フェッチ、読み出し、プログラム、消去) は拒否され、バスエラーが生成されます。セキュリティ保護可能な領域は、システムリセットによってのみ解除できます。

セキュリティ保護可能な領域のサイズは、FLASH_SECR レジスタの SEC_SIZE[6:0] ビットフィールドによって定義されます。変更は、RDP がレベル 0 の場合にのみ可能です。内容は、RDP をレベル 1 からレベル 0 に変更すると消去されます。PCROP サブページとオーバーラップしている場合も同様です。

注： セキュリティ保護可能な領域を有効にする前に、必要に応じてベクタテーブルを領域外に移動してください。

注： PCROP_RDP のクリア中に RDP をレベル 1 からレベル 0 に変更する際に、セキュリティ保護可能な領域は消去されます。PCROP サブページとオーバーラップしている場合も同様です。セキュリティ保護可能な領域とオーバーラップしない PCROP サブページは消去されません。表 15 を参照してください。

表 15. RDP のレベル 1 からレベル 0 への変更時におけるセキュリティ保護可能な領域の消去


セキュリティ保護可能な領域のメモリサイズ (SEC_SIZE[6:0])	PCROP_RDP	消去されるページ
0	1	すべて (全体消去)
0	0	PCROP を除くすべて
> 0	1	すべて (全体消去)
> 0	0	セキュリティ保護可能な領域外の PCROP を除くすべて

3.5.5 コアデバッグアクセスの無効化

コアへのデバッグアクセスは、セキュリティ保護可能な領域で機密コードを実行したり機密データを処理するために、一時的に無効化できます。

図 4 に、DBG_SWEN と SEC_PROT のビットの管理例を示します。

図 4. コアデバッグアクセスの無効化の例



3.5.6 Flash メモリからの強制ブート

セキュリティを強化し、信頼のチェーンを構築するため、FLASH_SECR レジスタの BOOT_LOCK オプションビットでは、他のブートオプションにかかわらず、システムをメインフラッシュメモリから強制ブートすることができます。また、BOOT_LOCK ビットはいつでもセットすることができます。ただし、リセットは次の場合にのみ可能です。

- RDP をレベル 0 にセットした場合
- レベル 0 を要求し、完全全体消去を実行しているときに、RDP をレベル 1 にセットした場合

3.6 Flash 割込み

表 16. Flash 割込みリクエスト

割込みイベント	イベントフラグ	イベントフラグ/割込みの クリア方法	割込み有効制御ビット
操作終了	EOP ⁽¹⁾	EOP=1 を書き込む	EOPIE
操作エラー	OPERR ⁽²⁾	OPERR=1 を書き込む	ERRIE
読出し保護エラー	RDERR	RDERR=1 を書き込む	RDERRIE
書込み保護エラー	WRPERR	WRPERR=1 を書き込む	N/A
サイズエラー	SIZERR	SIZERR=1 を書き込む	N/A
プログラミングシーケンスエラー	PROGERR	PROGERR=1 を書き込む	N/A
プログラミング配置エラー	PGAERR	PGAERR=1 を書き込む	N/A
プログラミングシーケンスエラー	PGSERR	PGSERR=1 を書き込む	N/A
高速プログラミングエラー中のデータミス	MISSERR	MISSERR=1 を書き込む	N/A
高速プログラミングエラー	FASTERR	FASTERR=1 を書き込む	N/A
ECC エラー訂正	ECCC	ECCC=1 を書き込む	ECCCIE
ECC ダブルエラー (NMI)	ECCD	ECCD=1 を書き込む	N/A

1. EOPIE がセットされる場合のみ、EOP がセットされます。

2. ERRIE がセットされる場合のみ、OPERR がセットされます。

3.7 Flash レジスタ

3.7.1 Flash アクセス制御レジスタ (FLASH_ACR)

アドレスオフセット : 0x000

リセット値 : 0x0004 0600

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBG_SWEN	Res.	EMPTY
													rw		rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	ICRST	Res.	ICEN	PRFTEN	Res.	Res.	Res.	Res.	Res.	LATENCY[2:0]		
				rw		rw	rw						rw	rw	rw

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **DBG_SWEN** : デバッグアクセスソフトウェア有効化

ソフトウェアは、このビットを使用してデバッグの読出しアクセスを有効/無効にすることができます。

0 : デバッグは無効です。

1 : デバッグは有効です。

ビット 17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **EMPTY** : メインフラッシュメモリ領域エンプティ

このビットは、メインフラッシュメモリ領域の最初の位置が消去されているかプログラムされた値を持っているかを示します。

0 : メインフラッシュメモリ領域は空です。

1 : メインフラッシュメモリ領域はプログラムされています。

このビットは、ソフトウェアでセットおよびリセットすることができます。

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **ICRST** : CPU 命令キャッシュのリセット

0 : CPU 命令キャッシュはリセットされません。

1 : CPU 命令キャッシュはリセットされます。

このビットに書き込めるのは、命令キャッシュが無効のときだけです。

ビット 10 予約済み、クリア状態を保つ必要があります。

ビット 9 **ICEN** : CPU 命令キャッシュ有効化

0 : CPU 命令キャッシュは無効です。

1 : CPU 命令キャッシュは有効です。

ビット 8 **PRFTEN** : CPU プリフェッチ有効化

0 : CPU プリフェッチは無効です。

1 : CPU プリフェッチは有効です。

ビット 7:3 予約済みであり、リセット値に保持する必要があります。

ビット 2:0 **LATENCY[2:0]** : フラッシュメモリアクセスのレイテンシ

このビットフィールドの値は、フラッシュメモリアクセス時間に対する HCLK クロック周期の割合を表します。

000 : 0ウェイトステート

001 : 1ウェイトステート

010 : 2ウェイトステート

その他 : 予約済み

ビットフィールドへの新しい書き込みは、読出し時に同じ値を返すと有効になります。

3.7.2 Flash キーレジスタ (FLASH_KEYR)

アドレスオフセット : 0x008

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEY[31:16]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[15:0]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

ビット 31:0 **KEY[31:0]** : フラッシュキー

Flash 制御レジスタ (FLASH_CR) をアンロックし、フラッシュのプログラミングや消去操作を有効にするには、次の値を連続して書き込む必要があります。

KEY1 : 0x4567 0123

KEY2 : 0xCDEF 89AB

3.7.3 Flash オプションキーレジスタ (FLASH_OPTKEYR)

アドレスオフセット : 0x00C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OPTKEY[31:16]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OPTKEY[15:0]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

ビット 31:0 **OPTKEYR[31:0]** : オプションバイトキー

フラッシュメモリオプションレジスタをアンロックし、オプションバイトのプログラミングや消去操作を有効にするには、次の値を連続して書き込む必要があります。

KEY1 : 0x0819 2A3B

KEY2 : 0x4C5D 6E7F

3.7.4 Flash ステータスレジスタ (FLASH_SR)

アドレスオフセット : 0x010

リセット値 : 0x000X 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CFGBSY	Res.	BSY1
													r		r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OPTV ERR	RD ERR	Res.	Res.	Res.	Res.	FAST ERR	MISS ERR	PGS ERR	SIZ ERR	PGA ERR	WRP ERR	PROGE RR	Res.	OP ERR	EOP
rc_w1	rc_w1					rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1		rc_w1	rc_w1

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **CFGBSY** : ビジー状態のプログラムまたは消去設定。

このフラグはハードウェアによってセット/リセットされます (最初のワード送信時にセットされ、プログラム操作の完了時またはエラーによる割り込み時にリセットされます)。

1 にセットすると、**Flash 制御レジスタ (FLASH_CR)** によって要求された PB ビットおよび PNB ビットのプログラムと消去の設定が使用され (ビジー状態)、これは変更できません (プログラムまたは消去操作が実行中です)。

0 にリセットすると、**Flash 制御レジスタ (FLASH_CR)** の PB ビットおよび PNB ビットのプログラムと消去の設定を変更できます。

ビット 17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **BSY1** : ビジー

このフラグは、**Flash 制御レジスタ (FLASH_CR)** によって要求されたフラッシュメモリ操作が進行中であることを示します。このビットはフラッシュメモリ操作の開始時にセットされ、操作が終了するかエラーが発生するとリセットされます。

ビット 15 **OPTVERR** : オプションとエンジニアリングビットのローディング有効性エラー

オプションとエンジニアリングビットが読み込まれる時に、製造者とユーザによって設定されていない値の場合にハードウェアによってセットされます。オプションとエンジニアリングビットが適切にロードされなかった場合、各システムリセット後に **OPTVERR** が再びセットされます。ローディングに失敗したオプションバイトは、**セクション 3.4.2 : Flash オプションバイトのプログラミング** に示すように、安全な値になります。

1 を書き込むとクリアされます。

ビット 14 **RDERR** : PCROP 読出しエラー

読み出すアドレスがフラッシュメモリの読出し保護領域 (PCROP 保護) のアドレスである場合、ハードウェアによってセットされます。**FLASH_CR** で **RDERRIE** がセットされると、割り込みが生成されます。

1 を書き込むとクリアされます。

ビット 13:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **FASTERR** : 高速プログラミングエラー

高速プログラミングシーケンス (FSTPG によって有効化) がエラー (配置、サイズ、書き込み保護、データミス) により割り込まれたときにハードウェアによってセットされます。対応するステータスビット (**PGAERR**、**SIZERR**、**WRPERR** または **MISSERR**) が同時にセットされます。

1 を書き込むとクリアされます。

ビット 8 **MISERR** : 高速プログラミングデータミスエラー

高速プログラミングモードで、32 ダブルワード (256 バイト) を連続でフラッシュメモリに送信して、現在のデータが完全にプログラムされる前にロジック制御に新しいデータを送信する必要があります。**MISERR** は、新しいデータが間に合わず存在しない場合にハードウェアによってセットされます。

1 を書き込むとクリアされます。

ビット 7 **PGSERR** : プログラミングシーケンスエラー

PG または FSTPG が以前に設定されていない時にコードによってフラッシュメモリへの書込みアクセスが実施されると、ハードウェアによってセットされます。以前のプログラミングエラーによって PROGERR、SIZERR、PGAERR、WRPERR、MISSERR または FASTERR がセットされている場合にもハードウェアによってセットされます。

1 を書き込むとクリアされます。

ビット 6 **SIZERR** : サイズエラー

プログラムまたは高速プログラムシーケンス中のアクセスのサイズが、バイトまたはハーフワードである場合にハードウェアによってセットされます。ダブルワードのプログラミングだけが可能です (結果としてワードアクセス)。

1 を書き込むとクリアされます。

ビット 5 **PGAERR** : プログラミング配置エラー

標準プログラミングの場合、または高速プログラミング中にページの変更がある場合、プログラムするデータを同じダブルワード (64ビット) アライメントのフラッシュメモリに格納できない場合は、ハードウェアで設定されます。

1 を書き込むとクリアされます。

ビット 4 **WRPERR** : 書込み保護エラー

消去/プログラムするアドレスが (WRP、PCROP または RDP レベル 1 によって) フラッシュメモリの書込み保護された部分のアドレスである場合、ハードウェアによってセットされます。

1 を書き込むとクリアされます。

ビット 3 **PROGERR** : プログラミングエラー

書き込むデータが「0x0000 0000」である場合を除き、プログラムする前に、プログラム対象のダブルワードアドレスに「0xFFFF FFFF」以外の値が含まれる場合、ハードウェアによってセットされます。

1 を書き込むとクリアされます。

ビット 2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **OPERR** : 操作エラー

フラッシュメモリ操作 (プログラム/消去) が正常に完了したときに、ハードウェアによってセットされます。

このビットは、エラー割込みが有効になっている場合 (ERRIE = 1) にのみセットされます。

1 を書き込むとクリアされます。

ビット 0 **EOP** : 操作終了

1 つ以上のフラッシュメモリ操作 (プログラム/消去) が正常に完了するとハードウェアによってセットされます。

このビットは、操作終了割込みが有効になっている場合 (EOPIE = 1) にのみセットされます。

1 を書き込むとクリアされます。

3.7.5 Flash 制御レジスタ (FLASH_CR)

アドレスオフセット : 0x014

リセット値 : 0xC000 0000

アクセス : ノーウェイトステート (進行中のフラッシュメモリ操作がない場合)、ワード、ハーフワード、バイトアクセス

このレジスタは、Flash ステータスレジスタ (FLASH_SR) の CFGBSY がセットされているときには変更できません。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LOCK	OPT LOCK	Res.	SEC_PROT	OBL_LAUNCH	RD_ERRIE	ERRIE	EOPIE	Res.	Res.	Res.	Res.	Res.	FSTPG	OPT_STRT	STRT
rs	rs		rw	rc_w1	rw	rw	rw						rw	rs	rs
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	PNB[5:0]						MER1	PER	PG
							rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31 LOCK : FLASH_CR ロック

このビットはセット専用です。セットされると、FLASH_CR レジスタがロックされます。アンロックシーケンスが検出されると、ハードウェアによってクリアされます。
アンロック操作が成功しない場合には、このビットは次のシステムリセットまでセットされたままとなります。

ビット 30 OPTLOCK : オプションロック

このビットはセット専用です。セットされると、FLASH_CR レジスタのユーザオプションに関するすべてのビットおよびオプションページがロックされます。このビットは、アンロックシーケンスが検出されると、ハードウェアによってクリアされます。LOCK ビットは、OPTLOCK ビットに対してアンロックシーケンスを行う前にクリアする必要があります。
アンロック操作が成功しない場合には、このビットは次のリセットまでセットされたままとなります。

ビット 29 予約済みであり、リセット値に保持する必要があります。

ビット 28 SEC_PROT : セキュリティ保護可能な領域保護有効化

このビットは、オプションバイトの null でない securable memory area size(SEC_SIZE) で定義されたセキュリティ保護可能な領域を保護します。
0 : セキュリティ保護可能な領域の内容にアクセスできます。
1 : セキュリティ保護可能な領域の内容にアクセスできません。
ソフトウェアでは「1」にのみセットすることができます。システムリセットによってのみリセットされます。

ビット 27 OBL_LAUNCH : オプションバイトローディングの強制

1 にセットすると、このビットではオプションバイトの再ロードを強制的に行います。このビットは、オプションバイトローディングが完了したときにのみクリアされます。OPTLOCK がセットされた場合に書き込みません。
0 : オプションバイトローディングが完了します。
1 : オプションバイトローディングがリクエストされました。

ビット 26 RDERRIE : PCROP 読出しエラー割り込み有効化

このビットは、FLASH_SR レジスタの RDERR ビットがセットされると割り込み生成を有効にします。
0 : PCROP 読出しエラー割り込みが無効です。
1 : PCROP 読出しエラー割り込みが有効です。

ビット 25 **ERRIE** : エラー割込み有効化

このビットは、FLASH_SR レジスタの OPERR ビットがセットされると割込み生成を有効にします。

0 : OPERR エラー割り込みが無効です。

1 : OPERR エラー割り込みが有効です。

ビット 24 **EOPIE** : 操作終了割込み有効化

このビットは、FLASH_SR レジスタの EOP ビットがセットされると割込み生成を有効にします。

0 : EOP 割り込みは無効です。

1 : EOP 割り込みは有効です。

ビット 23:19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **FSTPG** : 高速プログラミング

0 : 高速プログラミングは無効です。

1 : 高速プログラミングは有効です。

ビット 17 **OPTSTRT** : オプションバイトの変更開始

このビットがセットされると、オプション操作がトリガされます。

このビットはソフトウェアによってのみセットされ、BSY1 ビットが FLASH_SR でクリアされるとクリアされます。

ビット 16 **STRT** : 開始

このビットがセットされると、消去操作がトリガされます。MER1 および PER ビットがどちらもリセットされ、STRT ビットがセットされると、エラーフラグを生成せずに予測不可能な動作を実行することがあります。このような状態は禁止する必要があります。

このビットはソフトウェアによってのみセットされ、BSY1 ビットが FLASH_SR でクリアされるとクリアされます。

ビット 15:9 予約済みであり、リセット値に保持する必要があります。

ビット 8:3 **PNB[5:0]** : ページ番号選択

これらのビットは、消去するページを選択します。

0x00 : ページ 0

0x01 : ページ 1

...

0x3F : ページ 63

ビット 2 **MER1** : 全体消去

このビットがセットされると、全体消去（ユーザページすべて）がトリガされます。

ビット 1 **PER** : ページ消去

0 : ページ消去は無効です。

1 : ページ消去は有効です。

ビット 0 **PG** : プログラミング

0 : フラッシュメモリプログラミングは無効です。

1 : フラッシュメモリプログラミングは有効です。

3.7.6 Flash ECC レジスタ (FLASH_ECCR)

アドレスオフセット : 0x018

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート (進行中のフラッシュメモリ操作がない場合)、ワード、ハーフワード、バイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ECCD	ECCC	Res.	Res.	Res.	Res.	Res.	ECCIE	Res.	Res.	Res.	SYSF_ECC	Res.	Res.	Res.	Res.
rc_w1	rc_w1						rw				r				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	ADDR_ECC[13:0]													
		r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31 **ECCD** : ECC 検出

2 つの ECC エラーが検出されたときに、ハードウェアによってセットされます。このビットがセットされた場合、NMI が生成されます。

1 を書き込むとクリアされます。

ビット 30 **ECCC** : ECC 訂正

1 つの ECC エラーが検出され訂正されたときに、ハードウェアによってセットされます。ECCIE がセットされると、割り込みが生成されます。

1 を書き込むとクリアされます。

ビット 29:25 予約済みであり、リセット値に保持する必要があります。

ビット 24 **ECCIE** : ECC 訂正割り込み有効化

0 : ECC 割り込みは無効です。

1 : ECC 割り込みは有効です。

ビット 23:21 予約済みであり、リセット値に保持する必要があります。

ビット 20 **SYSF_ECC** : システムフラッシュメモリ ECC 失敗

このビットは、ECC エラー訂正またはダブル ECC エラー検出がシステムフラッシュメモリで発生したことを示します。

ビット 19:14 予約済みであり、リセット値に保持する必要があります。

ビット 13:0 **ADDR_ECC[13:0]** : ECC 失敗ダブルワードアドレスオフセット

ECC エラーまたは ECC 訂正が検出された場合、このビットフィールドにはメインフラッシュメモリへのダブルワードオフセット (64 ビットの倍数) が含まれます。

3.7.7 Flash オプションレジスタ (FLASH_OTPR)

アドレスオフセット : 0x020

リセット値 : 0b11XX XXXX 1X11 XXXX XXXX XXXX XXXX。オプションビットには、パワーオンリセット解除時にフラッシュメモリからの値が入力されます。

アクセス : ノーウェイトステート (進行中のフラッシュメモリ操作がない場合)、ワード、ハーフワード、バイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	IRHEN	NRST_MODE [1:0]		nBOOT0	nBOOT1	nBOOT_SEL	Res.	RAM_PARITY_CHECK	Res.	Res.	WWDG_SW	IWGD_STDBY	IWDG_STOP	IWDG_SW
		rw	rw	rw	rw	rw	rw		rw			rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
nRST_SHDW	nRST_STDBY	nRST_STOP	BORR_LEV[1:0]		BORF_LEV[1:0]		BOR_EN	RDP[7:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:30 予約済みであり、リセット値に保持する必要があります。

ビット 29 **IRHEN** : 内部リセットホルダーイネーブルビット

- 0 : 内部リセットは、NRST ピン上の単純なパルスとして伝播します。
- 1 : 内部リセットは、ローレベルとみなされるまで NRST ピンをローで駆動します。

ビット 28:27 **NRST_MODE[1:0]**

- 00 : 予約済み
- 01 : リセット入力のみ : ローレベルの NRST ピンによりシステムリセットが生成されます。内部リセットは NRST ピンには伝播しません。
- 10 : GPIO : 標準 GPIO パッドの機能で、内部リセットのみ可能です。
- 11 : 双方向リセット : NRST ピンが、リセット入出力モードで設定されます (レガシーモード)。

ビット 26 **nBOOT0** : nBOOT0 オプションビット

- 0 : nBOOT0 = 0
- 1 : nBOOT0 = 1

ビット 25 **nBOOT1** : ブート設定

このビットは、(nBOOT_SEL オプションビットの設定に応じて) BOOT0 ピンまたはオプションビット nBOOT0 と一緒に、メインフラッシュメモリ、SRAM、またはシステムメモリからブートモードを選択します。参照先 : [セクション 2.5 : ブート設定](#)

ビット 24 **nBOOT_SEL**

- 0 : BOOT0 信号は BOOT0 ピン値で定義されます (レガシーモード)。
- 1 : BOOT0 信号は nBOOT0 オプションビットで定義されます。

ビット 23 予約済みであり、リセット値に保持する必要があります。

ビット 22 **RAM_PARITY_CHECK** : SRAM パリティチェック制御

- 0 : SRAM パリティチェックは有効です。
- 1 : SRAM パリティチェックは無効です。

ビット 21:20 予約済みであり、リセット値に保持する必要があります。

ビット 19 **WWDG_SW** : ウィンドウ型ウォッチドッグの選択

- 0 : ハードウェアによるウィンドウ型ウォッチドッグです。
- 1 : ソフトウェアによるウィンドウ型ウォッチドッグです。

ビット 18 **IWDG_STDBY** : STANDBY モードでの独立型ウォッチドッグカウンタの停止

- 0 : STANDBY モードでの独立型ウォッチドッグカウンタを停止します。
- 1 : STANDBY モードでの独立型ウォッチドッグカウンタが動作します。

ビット 17 **IWDG_STOP** : STOP モードでの独立型ウォッチドッグカウンタの停止

- 0 : STOP モードでの独立型ウォッチドッグカウンタを停止します。
- 1 : STOP モードでの独立型ウォッチドッグカウンタが動作します。

ビット 16 **IDWG_SW** : 独立型ウォッチドッグの選択

- 0 : ハードウェアに依存しないウォッチドッグです。
- 1 : ソフトウェアに依存しないウォッチドッグです。

ビット 15 **nRSTS_SHDW**

- 0 : SHUTDOWN モードに入るときにリセットを生成します。
- 1 : SHUTDOWN モードに入るときにリセットを生成しません。

ビット 14 **nRST_STDBY**

- 0 : STANDBY モードに入るときにリセットを生成します。
- 1 : STANDBY モードに入るときにリセットを生成しません。

ビット 13 **nRST_STOP**

- 0 : STOP モードに入るときにリセットを生成します。
- 1 : STOP モードに入るときにリセットを生成しません。

ビット 12:11 **BORR_LEV[1:0]** : これらのビットには、リセットを解除する V_{DD} 供給レベル閾値が含まれています。

- 00 : 閾値が約 2.1 V の BOR 立ち上がりレベル 1
- 01 : 閾値が約 2.3 V の BOR 立ち上がりレベル 2
- 01 : 閾値が約 2.6 V の BOR 立ち上がりレベル 3
- 11 : 閾値が約 2.9 V の BOR 立ち上がりレベル 4

ビット 10:9 **BORF_LEV[1:0]** : このビットには、リセットをアクティブにする V_{DD} 供給レベル閾値が含まれています。

- 00 : 閾値が約 2.0 V の BOR 立ち下がりレベル 1
- 01 : 閾値が約 2.2 V の BOR 立ち下がりレベル 2
- 01 : 閾値が約 2.5 V の BOR 立ち下がりレベル 3
- 11 : 閾値が約 2.8 V の BOR 立ち下がりレベル 4

ビット 8 **BOR_EN** : ブラウンアウトリセット有効化

- 0 : 設定可能なブラウンアウトリセットは無効です。パワーオンリセットを POR/PDR レベルで定義します。
- 1 : 設定可能なブラウンアウトリセットは有効です。BORR_LEV_RISING と BORF_LEV_FALLING の値を考慮します。

ビット 7:0 **RDP[7:0]** : 読出し保護レベル

- 注 :
- 0xAA : レベル 0、読出し保護はアクティブではありません。
 - 0xCC : レベル 2、チップ読出し保護がアクティブです。
 - その他 : レベル 1、メモリ読出し保護がアクティブです。

3.7.8 Flash PCROP 領域 A 開始アドレスレジスタ (FLASH_PCROP1ASR)

アドレスオフセット : 0x024

リセット値 : 'b1111 1111 1111 1111 1111 1111 XXXX XXXX。オプションビットには、パワーオンリセット解除時にフラッシュメモリからの値が入力されます。

アクセス : ノーウェイトステート (進行中のフラッシュメモリ操作がない場合)、ワード、ハーフワードアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1A_STRT[7:0]							
								rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:8 予約済み、クリア状態を保つ必要があります。

ビット 7:0 **PCROP1A_STRT[7:0]** : PCROP1A 領域開始オフセット
PCROP1A_STRT は、PCROP1A 領域の最初のサブページのオフセットを含んでいます。

3.7.9 Flash PCROP 領域 A 終了アドレスレジスタ (FLASH_PCROP1AER)

アドレスオフセット : 0x028

リセット値 : 'bX111 1111 1111 1111 0000 0000 XXXX XXXX。オプションビットには、パワーオンリセット解除時にフラッシュメモリからの値が入力されます。

アクセス : ノーウェイトステート (進行中のフラッシュメモリ操作がない場合)、ワード、ハーフワードアクセスPCROP_RDP ビットへはバイトアクセスでアクセスできます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PCROP_RDP	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
rs															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1A_END[7:0]							
								rW	rW	rW	rW	rW	rW	rW	rW

ビット 31 **PCROP_RDP** : RDP レベルの回帰による PCROP 領域の消去
このビットは、レベル 1 からレベル 0 への RDP レベルの回帰にトリガされる全体消去によって、PCROP 領域 (および PCROP 領域境界ページ全体) を消去するかどうかを決定します。
0 : 消去しません。
1 : 消去します。
このビットは、ソフトウェアのみがセットできます。レベル 1 からレベル 0 への RDP の回帰に続く全体消去時に、自動的にリセットされます。

ビット 30:8 予約済み、クリア状態を保つ必要があります。

ビット 7:0 **PCROP1A_END[7:0]** : PCROP1A 領域終了オフセット
PCROP1A_END は、PCROP1A 領域の最終サブページのオフセットを含んでいます。

3.7.10 Flash WRP 領域 A アドレスレジスタ (FLASH_WRP1AR)

アドレスオフセット : 0x02C

リセット値 : 0xFFXX FFXX。オプションビットには、パワーオンリセット解除時にフラッシュメモリからの値が入力されます。

アクセス : ノーウェイトステート (進行中のフラッシュメモリ操作がない場合)、ワード、ハーフワード、バイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WRP1A_END[5:0]					
										r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WRP1A_STRT[5:0]					
										r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:22 予約済みであり、リセット値に保持する必要があります。

ビット 21:16 **WRP1A_END[5:0]** : WRP 領域 A 終了オフセット

このビットフィールドは、WRP 領域 A の最終ページのオフセットを含んでいます。⁽¹⁾

ビット 15:6 予約済みであり、リセット値に保持する必要があります。

ビット 5:0 **WRP1A_STRT[5:0]** : WRP 領域 A 開始オフセット

このビットフィールドは、WRP 領域 A の最初のページのオフセットを含んでいます。⁽¹⁾

1. 有効なビット数は、デバイスのフラッシュメモリのサイズに依存します。

3.7.11 Flash WRP 領域 B アドレスレジスタ (FLASH_WRP1BR)

アドレスオフセット : 0x030

リセット値 : 0xFFXX FFXX。オプションビットには、パワーオンリセット解除時にフラッシュメモリからの値が入力されます。

アクセス : ノーウェイトステート (進行中のフラッシュメモリ操作がない場合)、ワード、ハーフワード、バイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WRP1B_END[5:0]					
										r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WRP1B_STRT[5:0]					
										r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:22 予約済みであり、リセット値に保持する必要があります。

ビット 21:16 **WRP1B_END[5:0]** : WRP 領域 B 終了オフセット

このビットフィールドは、WRP 領域 B の最終ページのオフセットを含んでいます。⁽¹⁾

ビット 15:6 予約済みであり、リセット値に保持する必要があります。

ビット 5:0 **WRP1B_STRT[5:0]** : WRP 領域 B 開始オフセット

このビットフィールドは、WRP 領域 B の最初のページのオフセットを含んでいます。⁽¹⁾

1. 有効なビット数は、デバイスのフラッシュメモリのサイズに依存します。

3.7.12 Flash PCROP 領域 B 開始アドレスレジスタ (FLASH_PCROP1BSR)

アドレスオフセット : 0x034

リセット値 : 'b1111 1111 1111 1111 1111 111X XXXX XXXX。オプションビットには、パワーオンリセット解除時にフラッシュメモリからの値が入力されます。

アクセス : ノーウェイトステート (進行中のフラッシュメモリ操作がない場合)、ワード、ハーフワードアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1B_STRT[7:0]							
								rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:8 予約済み、クリア状態を保つ必要があります。

ビット 7:0 **PCROP1B_STRT[7:0]** : PCROP1B 領域開始オフセット

PCROP1B 領域の最初のサブページのオフセットを含んでいます。

3.7.13 Flash PCROP 領域 B 終了アドレスレジスタ (FLASH_PCROP1BER)

アドレスオフセット : 0x038

リセット値 : 'b1111 1111 1111 1111 1111 111X XXXX XXXX。オプションビットには、パワーオンリセット解除時にフラッシュメモリからの値が入力されます。

アクセス : ノーウェイトステート (進行中のフラッシュメモリ操作がない場合)、ワード、ハーフワードアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1B_END[7:0]							
								rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:8 予約済み、クリア状態を保つ必要があります。

ビット 7:0 **PCROP1B_END[7:0]** : PCROP1B 領域終了オフセット

PCROP1B 領域の最終サブページのオフセットを含んでいます。

3.7.14 Flash セキュリティレジスタ (FLASH_SECR)

アドレスオフセット : 0x080

リセット値 : 0x0000 0000オプションビットには、パワーオンリセット解除時にフラッシュメモリからの値が入力されます。

アクセス : ノーウェイトステート (進行中のフラッシュメモリ操作がない場合)、ワード、ハーフワードアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BOOT_LOCK
															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SEC_SIZE[6:0]						
									rw	rw	rw	rw	rw	rw	rw

- ビット 31:17 予約済み、クリア状態を保つ必要があります。
- ビット 16 **BOOT_LOCK** : ユーザ領域から強制的にブートするために使用する
- 0 : パッド／オプションビットの設定に基づいてブートします。
 - 1 : メインフラッシュメモリから強制的にブートします。
- ビット 15:7 予約済み、クリア状態を保つ必要があります。
- ビット 6:0 **SEC_SIZE[6:0]** : セキュリティ保護可能な領域サイズ
- セキュリティ保護可能なフラッシュメモリのページ数を含んでいます。

3.7.15 Flash レジスタマップ

表 17. Flash レジスタマップとリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0							
0x000	FLASH_ACR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBG_SWEN	Res.	EMPTY	Res.	Res.	Res.	Res.	ICRST	Res.	ICEN	PRFTEN	Res.	Res.	Res.	Res.	Res.	LATENCY [2:0]									
	リセット値														1		X		Res.	Res.	Res.	0		1	0						0	0	0							
0x004	予約済み	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.							
	リセット値																																							
0x008	FLASH_KEYR	KEYR[31:0]																																						
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0							
0x00C	FLASH_OPT_KEYR	OPTKEYR[31:0]																																						
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0							
0x010	FLASH_SR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CFGBSY	Res.	BSY1	OPTVERR	RDERR	Res.	Res.	Res.	Res.	FASTERR	MISERR	PGSERR	SIZERR	PGAERR	WRPERR	PROGERR	Res.	OPERR	EOP							
	リセット値														0		0	X	0		Res.			0	0	0	0	0	0	0		0	0							
0x014	FLASH_CR	LOCK	OPTLOCK	Res.	SEC_PROT	OBL_LAUNCH	RDRERR	ERRIE	EOPIE	Res.	Res.	Res.	Res.	Res.	FSTPG	OPTSTRT	STRT	Res.	Res.	Res.	Res.	PNB[7:0]							MER1	PER	PG									
	リセット値	1	1		0	0	0	0	0						0	0	0							0	0	0	0	0	0	0	0	0	0	0						
0x018	FLASH_ECCR	ECCD	ECCC	Res.	Res.	Res.	Res.	Res.	ECCDIE	Res.	Res.	Res.	Res.	Res.	SYSF_ECC	Res.	Res.	Res.	Res.	Res.	ADDR_ECC[13:0]																			
	リセット値	0	0						0						0						0	0	0	0	0	0	0	0	0	0	0	0	0	0						
0x020	FLASH_OPTR	Res.	Res.	IRHEN	NRST_MODE[1:0]		nBOOT0	nBOOT1	nBOOT_SEL	Res.	RAM_PARITY_CHECK	Res.	Res.	Res.	WWDG_SW	IWDG_STBY	IWDG_STOP	IWDG_SW	nRST_SHDW	nRST_STDBY	nRST_STOP	BORR_LEV[1:0]		BORF_LEV[1:0]		BOR_EN	RDP[7:0]													
	リセット値			X	X	X	X	X	X	X	X				X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X							
0x024	FLASH_PCROP1ASR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1A_STRT[7:0]														
	リセット値																									X	X	X	X	X	X	X	X	X						
0x028	FLASH_PCROP1AER	PCROP_RDP	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1A_END[7:0]													
	リセット値	X																								X	X	X	X	X	X	X	X	X						
0x02C	FLASH_WRP1AR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WRP1A_END[5:0]					Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.							
	リセット値											X	X	X	X	X	X												X	X	X	X	X	X						
0x030	FLASH_WRP1BR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WRP1B_END[5:0]					Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.							
	リセット値											X	X	X	X	X	X												X	X	X	X	X	X						
0x034	FLASH_PCROP1BSR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1B_STRT[7:0]													
	リセット値																									X	X	X	X	X	X	X	X	X						
0x038	FLASH_PCROP1BER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PCROP1B_END[7:0]													
	リセット値																									X	X	X	X	X	X	X	X	X						
0x03C～ 0x07F	予約済み	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.						

表 17. Flash レジスタマップとリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
0x080	FLASH_SECR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BOOT_LOCK	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SEC_SIZE[6:0]									
	リセット値																X										X	X	X	X	X	X	X			

レジスタ境界アドレスについては、[54 ページのセクション 2.2](#) を参照してください。


4 電源制御 (PWR)

4.1 電源

STM32G0x1 デバイスには、1.7~3.6 V の動作電源電圧 (V_{DD}) が必要です。特定のペリフェラルには複数の異なる電源が用意されています。

- $V_{DD} = 1.7\text{ V}$ (1.60 V) から 3.6 V
 V_{DD} は、内蔵レギュレータおよびリセット、電源管理、内部クロックなどのシステムアナログの外部電源です。VDD/VDDA ピンを通して外部から供給されます。
 最低電圧 1.7 V は、パワーオンリセットを解除する閾値 $V_{POR(MAX)}$ に対応しています。この閾値を超え、パワーオンリセットが解除されると、この機能はパワーダウンリセット閾値 $V_{PDR(MIN)}$ まで保証されます。
- $V_{DDA} = 1.62\text{ V}$ (ADC および COMP) / 1.8 V (DAC) / 2.4 V (VREFBUF) から 3.6 V
 V_{DDA} は、A/D コンバータ、D/A コンバータ、電圧リファレンスバッファ、およびコンパレータのアナログ電源です。 V_{DDA} 電圧レベルは VDD/VDDA ピンを通して外部から供給されており、 V_{DD} 電圧と同じです。
- $V_{DDIO1} = V_{DD}$
 V_{DDIO1} は I/O の電源です。 V_{DDIO1} 電圧レベルは VDD/VDDA ピンを通して外部から供給されており、 V_{DD} 電圧と同じです。
- $V_{BAT} = 1.55\sim 3.6\text{ V}$
 V_{DD} が印加されない場合、 V_{BAT} が RTC、TAMP、低速外部 32.768 kHz オシレータ、およびバックアップレジスタの電源 (電源スイッチによる) です。 V_{BAT} は VBAT ピンを通して外部から供給されます。このピンをパッケージで使用できない場合は、内部的に VDD/VDDA に結合されています。
- V_{REF+} は ADC および DAC の入力基準電圧、または内部電圧リファレンスバッファの出力 (有効な場合) です。 V_{DDA} が 2 V 未満の場合、 V_{REF+} は V_{DDA} と同じである必要があります。 V_{DDA} が 2 V 以上の場合、 V_{REF+} は 2 V と V_{DDA} の範囲内である必要があります。ADC および DAC がアクティブでない場合は、アース接続できます。
 内部電圧リファレンスバッファは次の 2 つの出力電圧をサポートしており、VREFBUF_CSR レジスタの VRS ビットで設定します。
 - 約 2.048 V の V_{REF+} (2.4 V 以上の V_{DDA} が必要)
 - 約 2.5 V の V_{REF+} (2.8 V 以上の V_{DDA} が必要) V_{REF+} は VREF+ ピンによって供給されます。パッケージに VREF+ ピンが含まれない場合は、 V_{REF+} を V_{DD} に内部的に接続し、内部電圧リファレンスバッファを無効のまま保持する必要があります (パッケージのピンの説明については、データシートを参照してください)。
- V_{CORE}
 内部のデジタル電源 V_{CORE} を供給するために、リニア電圧レギュレータが搭載されています。 V_{CORE} は、デジタルペリフェラル、SRAM、およびフラッシュメモリの電源です。フラッシュメモリは、 V_{DD} によっても供給されています。

図 5. 電源の概要



MSv39736V2

4.1.1 ADC および DAC の基準電圧

低電圧入力および出力時の精度を確保するため、 V_{DDA} より低い独立したリファレンス電圧を V_{REF+} に接続できます。 V_{REF+} は、アナログ入力 (ADC) または出力 (DAC) 信号のフルスケール値に相当する最高電圧です。

V_{REF+} は、外部リファレンスまたは内部バッファ付き電圧リファレンス (V_{REFBUF}) のいずれかによって供給されます。

内部バッファ付き電圧リファレンスは、[VREFBUF 制御およびステータスレジスタ \(VREFBUF_CSR\)](#) の ENVR ビットをセットすると有効になります。内部バッファ付き電圧リファレンスは、VRS ビットがセットされている場合 2.5 V に、VRS ビットがクリアされている場合 2.048 V にセットされます。内部バッファ付き電圧リファレンスは、 V_{REF+} ピンから外部コンポーネントに電圧を供給することもできます。詳細については、製品データシートおよび[セクション 16：電圧基準バッファ \(VREFBUF\)](#) を参照してください。

4.1.2 RTC ドメインのバッテリーバックアップ

V_{DD} がオフになった場合に、バックアップレジスタの内容を保持し、RTC および TAMP の機能への電源供給を維持するために、VBAT ピンをバッテリーやその他の電源から供給されるオプションのバックアップ電源に接続することができます。

VBAT ピンから RTC および TAMP ユニット、LSE オシレータ、および PC13 から PC15 の I/O に電源が供給され、主電源がオフの場合でも RTC および TAMP が動作できるようにします。 V_{BAT} 電源への切り替えは、リセットブロックに組み込まれているパワーダウンリセット回路によって制御されます。

警告： $t_{RSTTEMPO}$ (V_{DD} 起動時の過渡期間) 中や PDR の検出後、 V_{BAT} と V_{DD} の間の電源スイッチは V_{BAT} に接続されたままになります。
起動フェーズ中、 V_{DD} が $t_{RSTTEMPO}$ 以内に規定値に達し ($t_{RSTTEMPO}$ の値については、データシートを参照)、かつ $V_{DD} > V_{BAT} + 0.6\text{ V}$ である場合、電流は V_{BAT} まで V_{DD} と電源スイッチ (V_{BAT}) の間に接続された内部ダイオードを通して注入されます。
 V_{BAT} ピンに接続された電源/バッテリーがこの電流注入に対応できない場合は、この電源と V_{BAT} ピンの間に外部低電圧降下ダイオードを接続することを推奨します。

外部バッテリーを使用しないユーザアプリケーションでは、 V_{BAT} ピンを V_{DD}/V_{DDA} ピンに外部接続し、デカップリング用の 100 nF の外部セラミックコンデンサを接続することを推奨します。

RTC ドメインが V_{DD} から電源供給を受けている場合 (パワースイッチが V_{DD} に接続された状態)、すべての関連ピン機能が使用できます。

RTC ドメインが V_{BAT} から電源供給を受けている場合 (V_{DD} が印加されないため、パワースイッチが V_{BAT} に接続された状態)、次の機能のみが使用できます。

- PC13、PC14、および PC15 は、RTC、TAMP、または LSE でのみ制御可能 ([セクション 29.3: RTC の機能説明](#)を参照)
- PC13 の RTC_OUT1 機能
- PC13 または PA4 の RTC_TS 機能
- PC13 または PA4 の TAMP_IN1 機能および PA0 の TAMP_IN2 機能

注： パワースイッチは限られた電流 (3 mA) しか転送できないため、出力モードでの GPIO の PC13 から PC15 までの使用には制限があります。最大負荷 30 pF で最大速度 2 MHz に制限する必要があり、これらの I/O を電流ソースとして使用することはできません (たとえば、LED を駆動するなど)。

RTC ドメインアクセス

システムリセット後、RTC ドメイン (RTC レジスタおよびバックアップレジスタ) は、予期しない書き込みアクセスから保護されます。RTC ドメインへのアクセスを有効にするには、次の手順に従います。

1. [APB ペリフェラルクロック有効レジスタ 1 \(RCC_APBENR1\)](#) の PWREN ビットをセットして、電源インタフェースクロックを有効にします。
2. [電源制御レジスタ 1 \(PWR_CR1\)](#) の DBP ビットをセットして、RTC ドメインへのアクセスを有効にします。
3. [RTC ドメイン制御レジスタ \(RCC_BDCR\)](#) の RTC クロックソースを選択します。
4. [RTC ドメイン制御レジスタ \(RCC_BDCR\)](#) の RTCEN ビットをセットすることで、RTC クロックを有効にします。

VBAT バッテリ充電

V_{DD} が存在する場合、内部抵抗を通して V_{BAT} で外部バッテリーを充電できます。

V_{BAT} 充電は、PWR_CR4 レジスタの VBRS ビット値に応じて、5 k Ω または 1.5 k Ω の抵抗を通して行われます。

バッテリー充電を有効にするには、PWR_CR4 レジスタの VBE ビットをセットします。 V_{BAT} モードで自動的に無効になります。

4.1.3 電圧レギュレータ

STANDBY 回路および RTC ドメイン以外のすべてのデジタル回路に電圧を供給する 2 つのリニア電圧レギュレータが組み込まれています。メインレギュレータの出力電圧 (V_{CORE}) は、ソフトウェアで 2 つの異なる電源範囲 (レンジ 1 およびレンジ 2) にプログラムして、システムの最大動作周波数に応じて最適化できます ([セクション 5.2.7: クロックソースの周波数と電圧スケーリング](#)および[セクション 3.3.4: Flash 読出しアクセスのレイテンシ](#)を参照してください)。

リセット後、電圧レギュレータは常に有効になります。ユーザアプリケーションモードに応じて、 V_{CORE} はメインレギュレータ (MR) または低電力レギュレータ (LPR) によって供給されます。

- RUN モード、SLEEP モードおよび STOP 0 モードでは、両レギュレータが有効になり、メインレギュレータ (MR) は V_{CORE} ドメイン (コア、メモリ、デジタルペリフェラル) にフル電力を供給します。
- 低電力 RUN モードおよび低電力 SLEEP モードでは、メインレギュレータはオフになり、低電力レギュレータ (LPR) はレジスタと SRAM の内容を保持したまま、 V_{CORE} ドメインに低電力を供給します。
- STOP 1 モードでは、メインレギュレータはオフになり、低電力レギュレータ (LPR) はレジスタと SRAM の内容を保持したまま、 V_{CORE} ドメインに低電力を供給します。
- SRAM の内容を保持した STANDBY モード (RRS ビットが PWR_CR3 レジスタでセットされている) では、メインレギュレータ (MR) はオフになり、低電力レギュレータ (LPR) は SRAM にのみ電源を供給します。コアおよびデジタルペリフェラル (STANDBY 回路および RTC ドメイン以外) の電源がオフになります。
- STANDBY モードでは、両レギュレータの電源がオフになります。STANDBY 回路と RTC ドメインを除き、レジスタと SRAM の内容は失われます。
- SHUTDOWN モードでは、両レギュレータの電源がオフになります。SHUTDOWN モードが終了すると、パワーオンリセットが生成されます。結果として、RTC ドメインを除き、レジスタと SRAM の内容は失われます。

4.1.4 ダイナミック電圧スケーリングの管理

ダイナミック電圧スケーリングは、アプリケーションパフォーマンスおよび消費電力ニーズに応じて、デジタルペリフェラル (V_{CORE}) で使用する電圧の増減を行う電源管理技術です。

V_{CORE} を増加するダイナミック電圧スケーリングは、オーバーボルティングと呼ばれています。これにより、デバイスの性能を向上させることができます。

V_{CORE} を減少するダイナミック電圧スケーリングは、アンダーボルティングと呼ばれています。特に電源がバッテリーから供給されるために制限される、ノート PC やその他のモバイルデバイスなどの節電のために実行されます。

2 つの電圧レンジを使用できます。

- レンジ 1: ハイパフォーマンスレンジ
メインレギュレータは標準電圧 1.2 V で出力します。システムクロック周波数は最大 64 MHz まで可能です。読出しアクセスのフラッシュアクセス時間は最小で、書込みおよび消去操作が可能です。
- レンジ 2: 低電力レンジ
メインレギュレータは標準電圧 1.0 V で出力します。システムクロック周波数は最大 16 MHz まで可能です。読出しアクセスのフラッシュメモリアクセス時間はレンジ 1 と比べて増加します。書込みおよび消去操作を行うことはできません。

電圧スケーリングは、PWR_CR1 レジスタの VOS ビットで選択します。

レンジ 1 から レンジ 2 に移行するシーケンス :

1. システム周波数を 16 MHz 未満の値に下げます。
2. レンジ 2 の新しい周波数ターゲット (FLASH_ACR の LATENCY ビット) に応じてウェイトステートの数を調整します。
3. [電源制御レジスタ 1 \(PWR_CR1\)](#) の VOS[1:0] ビットに 10 をプログラムします。

レンジ 2 から レンジ 1 に移行するシーケンス :

1. [電源制御レジスタ 1 \(PWR_CR1\)](#) の VOS[1:0] ビットに 01 をプログラムします。
2. VOSF フラグが[電源ステータスレジスタ 2 \(PWR_SR2\)](#) でクリアされるまで待ちます。
3. レンジ 1 の新しい周波数ターゲット ([Flash アクセス制御レジスタ \(FLASH_ACR\)](#) の LATENCY ビット) に応じてウェイトステートの数を調整します。
4. システム周波数を上げます。

4.2 電源供給スーパバイザ


4.2.1 パワーオンリセット (POR) / パワーダウンリセット (PDR) / ブラウンアウトリセット (BOR)

このデバイスには、統合パワーオンリセット (POR) / パワーダウンリセット (PDR) に加え、ブラウンアウトリセット (BOR) 回路が搭載されています。POR/PDR はすべての電力モードでアクティブです。BOR は、オプションバイトでのみ有効または無効にできます。SHUTDOWN モードでは使用できません。

BOR が有効である場合、立ち上がり閾値および立ち下り閾値が個別に設定されたオプションバイトにより 4 つの BOR レベルを選択できます。パワーオン時、電源電圧 V_{DD} が規定の BOR の立ち上がり閾値 (V_{BORRx}) に達するまで、BOR によってデバイスはリセット状態に保持されます。この時点で、デバイスリセットは解放され、システムを開始できます。パワーダウン中、選択された BOR の立ち下がり閾値 (V_{BORFx}) を V_{DD} が下回ると、デバイスは再度リセット状態になります。

警告 : BOR の立ち下り閾値 (V_{BORFx}) を BOR の立ち上がり閾値 (V_{BORRx}) より高い値に設定することはできません。

図 6. POR/PDR/BOR 閾値



1. リセットの過渡期間 $t_{RSTTEMPO}$ は、BOR オプションビットの設定にかかわらず、 V_{DD} が V_{POR} 閾値を超えると開始されます。

ブラウンアウトリセットの閾値の詳細については、データシートの電気的特性セクションの項を参照してください。


4.2.2 プログラム可能な電圧検出器 (PVD)

PVD を使用して、[電源制御レジスタ 2 \(PWR_CR2\)](#) の PVDRT[2:0] ビット (立ち上がり閾値) および PVDFT[2:0] ビット (立ち下り閾値) で選択した閾値と比較することで、 V_{DD} 電源を監視できます。 V_{PVDfx} は、常に V_{PVDRx} よりも低い電圧レベルにセットする必要があります。

PVD は PVDE ビットをセットすることで有効になります。

PVDO フラグは[電源ステータスレジスタ 2 \(PWR_SR2\)](#) で使用可能です。 V_{DD} が PVD の閾値よりも高いか低いかを示すことができます。このイベントは EXTI のライン 16 に内部接続され、EXTI レジスタで有効な場合は割込みリクエストを生成させることができます。EXTI ライン 16 の立ち上がり／立ち下りエッジの設定に応じて、 V_{DD} が PVD の閾値を下回るか、上回ったとき、あるいはその両方で、PVD 出力割込みを生成させることができます。たとえば、サービスルーチンで、緊急停止処理を実行することなどが可能です。

図 7. PVD の閾値



4.3 低電力モード

デフォルトでは、マイクロコントローラは、システムリセットまたは電源リセット後は RUN モードです。外部イベント待ちなど、CPU の連続実行が不要なときの節電のために、いくつかの低電力モードが用意されています。消費電力の節減、スタートアップ時間の短縮、使用可能なウェイクアップソースを考慮した最適なモード選択はユーザに委ねられています。

このデバイスは、次の 7 つの低電力モードを備えています。

- SLEEP モード：CPU クロックオフ。NVIC、SysTick などの Cortex®-M0+ コアペリフェラルを含むすべてのペリフェラルが実行でき、割り込みやイベントが発生したときに CPU をウェイクアップさせます。[セクション 4.3.4：SLEEP モード](#)を参照してください。
- 低電力 RUN モード：このモードは、システムクロック周波数が 2 MHz 未満に下がったときに設定できます。コードは SRAM またはフラッシュメモリから実行されます。レギュレータは低電力モードで、レギュレータの動作電流を最小限にします。[セクション 4.3.2：低電力 RUN モード \(LP RUN\)](#)を参照してください。
- 低電力 SLEEP モード：このモードは、低電力 RUN モードから移行します。Cortex®-M0+ はオフです。[セクション 4.3.5：低電力 SLEEP モード \(LP SLEEP\)](#)を参照してください。
- STOP 0 および STOP 1 モード：SRAM とすべてのレジスタの内容は保持されます。 V_{CORE} ドメインのすべてのクロックが停止し、PLL、HSI16、および HSE が無効になります。LSI および LSE を動作したままの状態にできます。

RTC および TAMP をアクティブなままにできます (RTC ありの STOP モード、RTC なしの STOP モード)。

ウェイクアップ機能付きペリフェラルは、STOP モード中に HSI16 RC を有効にして、ウェイクアップ条件を検出できます。

STOP 0 モードでは、メインレギュレータがオンのままになり、最速のウェイクアップ時間を提供しますが、より高い消費電力になります。STOP 1 モードでは、アクティブなペリフェラルおよびウェイクアップソースは同じです。

STOP 0 または STOP 1 モードが終了すると、システムクロックは HSISYS クロックになります。デバイスが低電力 RUN モードでウェイクアップするように設定されている場合、2 MHz 以下の周波数を提供するには、STOP モードに入る前に RCC_CR レジスタの HSIDIV ビットを設定する必要があります。

STOP 0 モードの詳細については、[セクション 4.3.6 : STOP 0 モード](#)を参照してください。

- STANDBY モード : V_{CORE} ドメインの電源がオフになります。
ただし、SRAM の内容は保持できます。
 - PWR_CR3 レジスタの RRS ビットがセットされたときの SRAM を保持した STANDBY モード。この場合、SRAM は低電力レギュレータによって電源供給されます。
 - PWR_CR3 レジスタの RRS ビットがクリアされたときの STANDBY モード。この場合、メインレギュレータおよび低電力レギュレータの電源がオフになります。

V_{CORE} ドメインのすべてのクロックが停止し、PLL、HSI16、および HSE オシレータが無効になります。LSI および LSE オシレータを動作したままの状態にできます。

RTC をアクティブなままにできます (RTC ありの STANDBY モード、RTC なしの STANDBY モード)。

STANDBY モードが終了すると、システムクロックは HSI16 オシレータクロックになります。

[セクション 4.3.8 : STANDBY モード](#)を参照してください。

- SHUTDOWN モード : V_{CORE} ドメインの電源がオフになります。 V_{CORE} ドメインのすべてのクロックが停止し、PLL、HSI16、LSI、および HSE オシレータが無効になります。LSE を動作したままの状態にできます。SHUTDOWN モードが終了すると、システムクロックは HSI16 オシレータクロックになります。このモードでは、電源電圧モニタが無効になり、電圧低下時の製品の動作は保証されません。[セクション 4.3.9 : SHUTDOWN モード](#)を参照してください。

さらに、次の手段のいずれかによって RUN モードの消費電力を節減できます。

- システムクロックの低速化
- 使用しない APB および AHB ペリフェラルへのクロックのゲーティング

図 8. 低電力モードの状態図




表 18. 低電力モードの概要

モード名	エントリ	ウェイクアップ ソース ⁽¹⁾	ウェイクアップ システムクロック	クロックへの影響	電圧 レギュレータ	
					MR	LPR
SLEEP (Sleep-now または Sleep-on-exit)	WFI または ISRからの 復帰	割り込み	SLEEP モードへの 移行前と同様	CPU クロックオフ 他のクロックおよび アナログクロックソース への影響なし	オン	オン
	WFE	ウェイクアップ イベント				
低電力 RUN	LPR ビットの セット	LPR ビットの クリア	変更なし	なし	オフ	
低電力 SLEEP	LPR ビットの セット + WFI または ISRからの 復帰	割り込み	低電力 SLEEP モードへの移行前と 同様	CPU クロックオフ 他のクロックおよび アナログクロックソース への影響なし		
	LPR ビットの セット + WFE	ウェイクアップ イベント				
STOP 0	LPMS="000" + SLEEPDEEP ビット + WFI または ISRからの 復帰または WFE	任意の EXTI ライン (EXTI レジスタで 設定) 特定のペリフェラル イベント	HSISYS	LSI および LSE を除く すべてのクロックオフ	オン	
STOP 1	LPMS="001" + SLEEPDEEP ビット + WFI または ISRからの 復帰または WFE				オフ	
SRAM での STANDBY	LPMS="011" + RRS ビットの セット + SLEEPDEEP ビット + WFI または ISRからの 復帰または WFE	WKUP ピンの エッジ、 RTC イベント、 TAMP イベント、 NRST ピンでの 外部リセット、 IWDG リセット				
STANDBY	LPMS="011" + RRS ビットの クリア + SLEEPDEEP ビット + WFI または ISRからの 復帰または WFE				オフ	
SHUTDOWN	LPMS="1--" + SLEEPDEEP ビット + WFI または ISRからの 復帰または WFE	WKUP ピンの エッジ、 RTC イベント、 TAMP イベント、 NRST ピンでの 外部リセット		LSE を除くすべての クロックオフ		オフ

1. 表 19 : 動作モードに応じた機能を参照してください。

表 19. 動作モードに応じた機能⁽¹⁾

ペリフェラル	RUN	SLEEP	低電力 RUN	低電力 SLEEP	STOP 0/1		STANDBY		SHUTDOWN		VBAT
					-	ウェイクアップ機能	-	ウェイクアップ機能	-	ウェイクアップ機能	
CPU	Y	-	Y	-	-	-	-	-	-	-	-
フラッシュメモリ	Y	Y	O ⁽²⁾	O ⁽²⁾	O ⁽²⁾	-	-	-	-	-	-
SRAM	Y	Y ⁽³⁾	Y	Y ⁽³⁾	Y	-	O ⁽⁴⁾	-	-	-	-
バックアップレジスタ	Y	Y	Y	Y	Y	-	Y	-	Y	-	Y
ブラウンアウトリセット (BOR)	Y	Y	Y	Y	Y	Y	Y	Y	-	-	-
プログラム可能な電圧検出器 (PVD)	O	O	O	O	O	O	-	-	-	-	-
DMA	O	O	O	O	-	-	-	-	-	-	-
オシレータ HSI16	O	O	O	O	⁽⁵⁾	-	-	-	-	-	-
高速外部 (HSE)	O	O	O	O	-	-	-	-	-	-	-
低速内部 (LSI)	O	O	O	O	O	-	O	-	-	-	-
低速外部 (LSE)	O	O	O	O	O	-	O	-	O	-	O
PLL	O	O	-	-	-	-	-	-	-	-	-
クロックセキュリティシステム (CSS)	O	O	O ⁽⁶⁾	O ⁽⁶⁾	-	-	-	-	-	-	-
LSE のクロックセキュリティシステム	O	O	O	O	O	O	O	O	-	-	-
RTC/自動ウェイクアップ	O	O	O	O	O	O	O	O	O	O	O
TAMPx (x = 1、2)	O	O	O	O	O	O	O	O	O	O	O
USARTx (x = 1、2)	O	O	O	O	O ⁽⁷⁾	O ⁽⁷⁾	-	-	-	-	-
USARTx (x = 3、4)	O	O	O	O	-	-	-	-	-	-	-
低電力 UART (LPUART1)	O	O	O	O	O ⁽⁷⁾	O ⁽⁷⁾	-	-	-	-	-
I2C1	O	O	O	O	O ⁽⁸⁾	O ⁽⁸⁾	-	-	-	-	-
I2C2	O	O	O	O	-	-	-	-	-	-	-
SPiX (x = 1、2)	O	O	O	O	-	-	-	-	-	-	-
ADC	O	O	O	O	-	-	-	-	-	-	-
DAC	O	O	O	O	O	-	-	-	-	-	-
VREFBUF	O	O	O	O	O	-	-	-	-	-	-
COMPx (x = 1、2)	O	O	O	O	O	O	-	-	-	-	-

表 19. 動作モードに応じた機能⁽¹⁾ (続き)

ペリフェラル	RUN	SLEEP	低電力 RUN	低電力 SLEEP	STOP 0/1		STANDBY		SHUTDOWN		VBAT
					-	ウェイクアップ機能	-	ウェイクアップ機能	-	ウェイクアップ機能	
温度センサ	O	O	O	O	-	-	-	-	-	-	-
タイマ (TIMx)	O	O	O	O	-	-	-	-	-	-	-
低電力タイマ 1 (LPTIM1)	O	O	O	O	O	O	-	-	-	-	-
低電力タイマ 2 (LPTIM2)	O	O	O	O	O	O	-	-	-	-	-
独立型ウォッチドッグ (IWDG)	O	O	O	O	O	O	O	O	-	-	-
ウィンドウ型ウォッチドッグ (WWDG)	O	O	O	O	-	-	-	-	-	-	-
SysTick タイマ	O	O	O	O	-	-	-	-	-	-	-
乱数発生器 (RNG) ⁽⁹⁾	O	O	O	O	-	-	-	-	-	-	-
AES ハードウェアアクセラレータ ⁽⁹⁾	O	O	O	O	-	-	-	-	-	-	-
CRC 計算ユニット	O	O	O	O	-	-	-	-	-	-	-
GPIO	O	O	O	O	O	O	(10)	最大 5 つのピン (11)	(12)	最大 5 つのピン (11)	-

1. 凡例: Y = はい (有効) O = 任意 (デフォルトでは無効だが、ソフトウェアで有効化できる) - = 該当なし
2. フラッシュはパワーダウンモードで設定できます。デフォルトは、パワーダウンモードではありません。
3. SRAM クロックのゲートオン/オフ可能
4. PWR_CR3 レジスタの RRS ビットがセットされたとき、SRAM の内容は保持されます。
5. STOP モードからのウェイクアップ機能を持つ一部のペリフェラルは、HSI16 の有効化をリクエストできます。この場合、HSI16 はペリフェラルによってウェイクアップされ、HSI16 をリクエストしたペリフェラルだけにクロックを供給します。ペリフェラルが HSI16 を必要としなくなると、HSI16 は自動的にオフされます。
6. 低電力 RUN モードまたは低電力 SLEEP モードで HSE クロックに CSS を使用している場合は、HSIDIV を設定して両方のモードで外部クロック障害検出時に SYSCLK クロックが最大周波数を超えて駆動されないようにしてください。
7. USART および LPUART の受信は STOP モードで機能し、START でのウェイクアップ割り込み、アドレス一致または受信フレームイベントを生成します。
8. I2C アドレス検出は STOP モードで機能し、アドレス一致時にウェイクアップ割り込みを生成します。
9. STM32G071xx デバイスでは使用できません。
10. I/O は、STANDBY モードで内部プルアップ、プルダウンまたはフローティングで設定できます。
11. STANDBY/SHUTDOWN モードからのウェイクアップ機能が付いた I/O (WKUPx)
12. I/O は、SHUTDOWN モードで内部プルアップ、プルダウンまたはフローティングで設定できますが、SHUTDOWN モードを終了すると設定が失われます。

デバッグモード

デフォルトでは、デバッグ機能が使用されているときにユーザアプリケーションが MCU を STOP 0、STOP 1、SHUTDOWN、または STANDBY モードにすると、デバッグ接続は失われます。これは、Cortex®-M0+ コアにクロックが供給されなくなるためです。

ただし、DBGMCU_CR レジスタの設定ビットをセットすることによって、低電力モードを多用しているときでも、ソフトウェアのデバッグを行うことができます。詳細については、[セクション 37.9.1: 低電力モードのデバッグサポート](#)を参照してください。

4.3.1 RUN モード

システムクロックの低速化

RUN モードでは、プリスケアラレジスタをプログラミングすることによって、システムクロック (SYSCLK、HCLK、PCLK) の速度を下げることができます。SLEEP モードに移行する前にペリフェラルの速度を下げるため、これらのプリスケアラを使用することもできます。

詳細については、[セクション 5.4.3: クロック設定レジスタ \(RCC_CFGR\)](#)を参照してください。

ペリフェラルクロックゲーティング

RUN モードでは、消費電力を低減するため、個々のペリフェラルとメモリへの HCLK および PCLK をいつでも停止することができます。

SLEEP モードで消費電力をさらに低減するため、WFI または WFE 命令を実行する前に、ペリフェラルクロックを停止することができます。

ペリフェラルクロックゲーティングは、RCC_AHBENR および RCC_APBENRx レジスタで制御されます。

RCC_AHBSMENR レジスタと RCC_APBSMENRx レジスタの対応ビットをリセットすることで、SLEEP モード時のペリフェラルクロックを自動的に停止させることができます。

4.3.2 低電力 RUN モード (LP RUN)

システムが RUN モードの場合に消費電力を削減するために、レギュレータを低電力モードで設定することができます。このモードでは、システム周波数は 2 MHz を超えてはいけません。

電圧レギュレータとペリフェラルの動作条件の詳細については、製品データシートを参照してください。

低電力 RUN モードにおける I/O の状態

低電力 RUN モードでは、すべての I/O ピンは RUN モードと同じ状態を保持します。

低電力 RUN モードへの移行

低電力 RUN モードに移行するには、次の手順に従います。

1. オプション: SRAM にジャンプし、[電源制御レジスタ 1 \(PWR_CR1\)](#) の FPD_LPRUN ビットをセットして、フラッシュメモリをパワーダウンさせます。
2. システムクロック周波数を 2 MHz 未満に下げます。
3. PWR_CR1 レジスタの LPR ビットをセットして、レギュレータを強制的に低電力モードにします。

低電力 RUN モードへの移行方法については、[表 20: 低電力 RUN](#)を参照してください。

低電力 RUN モードの終了

低電力 RUN モードを終了するには、次の手順に従います。

1. 電源制御レジスタ 1 (PWR_CR1) の LPR ビットをクリアして、レギュレータを強制的にメインモードにします。
2. 電源ステータスレジスタ 2 (PWR_SR2) の REGLPF ビットがクリアされるまで待ちます。
3. システムクロック周波数を上げます。

低電力 RUN モードへの終了方法については、表 20 : 低電力 RUN を参照してください。

表 20. 低電力 RUN

低電力 RUN モード	説明
モードへの移行	システムクロック周波数を 2 MHz 未満に下げます。 LPR = 1
モードの終了	LPR = 0 REGLPF = 0 になるまで待ちます。 システムクロック周波数を上げます。
ウェイクアップ遅延時間	低電力モードからのレギュレータのウェイクアップ時間です。

4.3.3 低電力モード

低電力モードへの移行

MCU は、WFI (Wait For Interrupt) または WFE (Wait For Event) 命令の実行時、または Cortex®-M0+ システム制御レジスタの SLEEPONEXIT ビットが割り込みサービスルーチン (ISR) からの復帰でセットされたときに、低電力モードに移行します。
WFI または WFE による低電力モードへの移行は、ペンディング状態の割り込みやイベントがない場合にのみ実行されます。

低電力モードの終了

MCU は、低電力モードへの移行方法に応じて、SLEEP および STOP 低電力モードを終了します。

- WFI 命令または割り込みサービスルーチン (ISR) からの復帰によって低電力モードに移行した場合、NVIC によって認識されたペリフェラル割り込みであればどれでもデバイスをウェイクアップすることができます。
- WFE 命令によって低電力モードに移行した場合、MCU はイベントの発生直後に低電力モードを終了します。ウェイクアップイベントは、次のいずれかによって生成できます。
 - NVIC IRQ 割り込み。

Cortex®-M0+ システム制御レジスタの SEVONPEND = 0 の場合: ペリフェラル制御レジスタおよび NVIC にて割り込みを有効にすることによって行います。MCU が WFE からリスタートするときには、ペリフェラル割り込みペンディングビットと (NVIC 割り込みクリアペンディングレジスタの) NVIC ペリフェラル IRQ チャネルペンディングビットをクリアする必要があります。

Cortex®-M0+ システム制御レジスタの SEVONPEND = 1 の場合: ペリフェラル制御レジスタ (および任意で NVIC の割り込み) にて割り込みを有効にすることによって行います。MCU が WFE からリスタートするときには、(NVIC 割り込みクリアペンディングレジスタの) ペリフェラル割り込みペンディングビットと、有効であれば NVIC ペリフェラル IRQ チャネルペンディングビットをクリアする必要があります。

すべての NVIC 割り込み（無効化されているものも含む）によって MCU をウェイクアップします。

- イベント

EXTI ラインをイベントモードに設定します。CPU が WFE からリスタートするときには、イベントラインに対応するペンディングビットはセットされていないので、EXIT ペリフェラル割り込みペンディングビットや NVIC IRQ チャンネルペンディングビットをクリアする必要はありません。

ペリフェラルの割り込みフラグをクリアする必要があるかもしれません。

MCU は、外部リセット (NRST ピン)、IWDG リセット、有効な WKUPx ピンのうちの 1 つの立ち上がりエッジ、または RTC イベントのいずれかが発生すると、STANDBY および SHUTDOWN 低電力モードを終了します。図 282 : RTC ブロック図を参照してください。

STANDBY または SHUTDOWN モードからのウェイクアップ後、プログラム実行はリセット後と同様にリスタートされます（ブートピン信号のサンプリング、オプションバイトローディング、リセットベクタのフェッチなど）。

4.3.4 SLEEP モード

SLEEP モードにおける I/O の状態

SLEEP モードで、すべての I/O ピンは RUN モードと同じ状態を保持します。

SLEEP モードへの移行

MCU の SLEEP モードへの移行は、Cortex[®]-M0+ システム制御レジスタの SLEEPDEEP ビットがクリアされている場合に、セクション低電力モードへの移行に従って実行されます。

SLEEP モードへの移行方法の詳細については、表 21 : SLEEP モードの概要を参照してください。

SLEEP モードの終了

MCU は、低電力モードの終了に従って SLEEP モードを終了します。

SLEEP モードの終了方法の詳細については、表 21 : SLEEP モードの概要を参照してください。

表 21. SLEEP モードの概要

特徴	説明
モードへの移行	次の条件下での WFI (Wait for Interrupt) または WFE (Wait for Event) – SLEEPDEEP = 0 – ペンディング状態の割り込み (WFI) やイベント (WFE) なし Cortex®-M0+ システム制御レジスタを参照
	次の条件下での割り込みサービスルーチン (ISR) からの復帰時 – SLEEPDEEP = 0 および – SLEEPONEXIT = 1 – ペンディング状態の割り込みなし Cortex®-M0+ システム制御レジスタを参照
モードの終了	WFI または ISR からの復帰を使用して移行した場合 割り込み : 表 46 : ベクタテーブルを参照。 WFE 命令を使用して移行し、SEVONPEND = 0 の場合 : ウェイクアップイベント : セクション 12.3.2 : EXTI ダイレクトイベント入力によるウェイクアップを参照。 WFE 命令を使用して移行し、SEVONPEND = 1 の場合 : 割り込みイベント (NVIC で無効化されている場合も含む) : 表 46 : ベクタテーブル またはウェイクアップイベント : セクション 12.3.2 : EXTI ダイレクトイベント入力によるウェイクアップを参照してください。
ウェイクアップ遅延時間	なし

4.3.5 低電力 SLEEP モード (LP SLEEP)

電圧レギュレータとペリフェラルの動作条件の詳細については、製品データシートを参照してください。

低電力 SLEEP モードにおける I/O の状態

低電力 SLEEP モードで、I/O ピンはすべて RUN モードと同じ状態を保持します。

低電力 SLEEP モードへの移行

MCU は、Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットがクリアされている場合に、[低電力モードへの移行](#)に従って低電力 RUN モードから低電力 SLEEP モードに移行します。

低電力 SLEEP モードへの移行方法の詳細については、[表 22 : 低電力 SLEEP モードの概要](#)を参照してください。

低電力 SLEEP モードの終了

MCU は、[低電力モードの終了](#)に従って低電力 SLEEP モードを終了します。割り込みまたはウェイクアップイベントの発行によって低電力 SLEEP モードを終了する場合、MCU は低電力 RUN モードになります。

低電力 SLEEP モードへの終了方法の詳細については、[表 22 : 低電力 SLEEP モードの概要](#)を参照してください。

表 22. 低電力 SLEEP モードの概要

特徴	説明
モードへの移行	低電力 SLEEP モードは、低電力 RUN モードから移行します。 次の条件下での WFI (Wait for Interrupt) または WFE (Wait for Event) – SLEEPDEEP = 0 – ペンディング状態の割り込み (WFI) やイベント (WFE) なし Cortex®-M0+ システム制御レジスタを参照。
	低電力 SLEEP モードは、低電力 RUN モードから移行します。 次の条件下での割り込みサービスルーチン (ISR) からの復帰時 – SLEEPDEEP = 0 および – SLEEPONEXIT = 1 – ペンディング状態の割り込みなし Cortex®-M0+ システム制御レジスタを参照。
モードの終了	WFI または ISR からの復帰を使用して移行した場合 : 割り込み : 表 46 : ベクタテーブルを参照。 WFE 命令を使用して移行し、SEVONPEND = 0 の場合 : ウェイクアップイベント : セクション 12.3.2 : EXTI ダイレクトイベント入力によるウェイクアップを参照。 WFE 命令を使用して移行し、SEVONPEND = 1 の場合 : 割り込み(NVIC で無効化されている場合も含む):表 46: ベクタテーブルを参照。 ウェイクアップイベント : セクション 12.3.2 : EXTI ダイレクトイベント入力によるウェイクアップを参照。 低電力 SLEEP モードの終了後、MCU は低電力 RUN モードになります。
ウェイクアップ遅延時間	なし

4.3.6 STOP 0 モード

STOP 0 モードは、ペリフェラルクロックゲーティングと組み合わせた Cortex®-M0+ のディープスリープ (deepsleep) モードに準拠しています。電圧レギュレータは、メインレギュレータモードで設定されます。STOP 0 モードでは、V_{CORE} ドメインのすべてのクロックが停止し、PLL、HSI16、および HSE オシレータが無効になります。ウェイクアップ機能を搭載したいいくつかのペリフェラル (I2C1、USART1、USART2、および LPUART1) では、フレームを受信するために HSI16 をオンにでき、またウェイクアップフレームでない場合はフレーム受信後に HSI16 をオフにできます。この場合、HSI16 クロックはフレームをリクエストしているペリフェラルに対してのみ伝達されます。

SRAM とレジスタの内容は保持されます。

STOP 0 モードでは BOR を使用できます。

BOR と PDR は、電源電圧を定期的にサンプリングするために有効化できます。このオプションは PWR_CR3 レジスタの ULPEN ビットをセットして有効化でき、このモードの消費電流を低減します。ただし、供給検出器の 2 つのアクティブ期間において電圧が動作条件を少しでも下回ると、PDR リセットは生成されません。

STOP 0 モードにおける I/O の状態

STOP 0 モードでは、すべての I/O ピンは RUN モードと同じ状態を保持します。

STOP 0 モードへの移行

MCU の STOP 0 モードへの移行は、Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットがセットされている場合に、セクション[低電力モードへの移行](#)に従って実行されます。

STOP 0 モードへの移行方法の詳細については、表 23 : [STOP 0 モードの概要](#)を参照してください。

フラッシュメモリがプログラミング中の場合、メモリアクセスが終了してから、STOP 0 モードに移行します。

APB ドメインにアクセス中の場合、APB アクセスが終了してから、STOP 0 モードに移行します。

STOP 0 モードでは、個別の制御ビットをプログラミングすることによって、次の機能を選択できます。

- 独立型ウォッチドッグ (IWDG) : IWDG は、キーレジスタへの書き込みによって、またはハードウェアオプションによって起動します。いったん開始されると、リセット以外では停止できません。セクション 27.3 : [IWDG の機能説明](#)を参照してください。
- リアルタイムクロック (RTC) : この設定は[RTC ドメイン制御レジスタ \(RCC_BDCR\)](#)の RTCEN ビットで行います。
- 内部 RC オシレータ (LSI) : この設定は[制御/ステータスレジスタ \(RCC_CSR\)](#)の LSION ビットで行います。
- 外部 32.768 kHz オシレータ (LSE) : この設定は[RTC ドメイン制御レジスタ \(RCC_BDCR\)](#)の LSEON ビットで行います。

次のとおり、いくつかのペリフェラルは、LSI や LSE で有効化されクロック供給されている場合や HSI16 クロックをリクエストしている場合、STOP 0 モードで使用できます。LPTIM1、LPTIM2、USART1、USART2、LPUART、および I2C1。

STOP 0 モードでは、DAC、コンパレータ、および PVD を使用できます。

ADC、VREFBUF バッファ、および温度センサは、STOP 0 モードに移行する前に無効にしない限り、STOP 0 モード中に電力を消費します。

STOP 0 モードの終了

MCU は、セクション[低電力モードへの移行](#)に従って STOP 0 モードを終了します。

STOP 0 モードの終了方法の詳細については、表 23 : [STOP 0 モードの概要](#)を参照してください。

割込みまたはウェイクアップイベントの発行によって STOP 0 モードを終了する場合、システムクロックとして HSI16 オシレータが選択されます。デバイスが低電力 RUN モードでウェイクアップするように設定されている場合、2 MHz 以下の周波数を提供するには、STOP 0 モードに入る前に RCC_CR レジスタの HSIDIV ビットを設定する必要があります。

STOP 0 モードを終了すると、[電源制御レジスタ 1 \(PWR_CR1\)](#)で LPR ビットがセットされている場合、MCU は RUN モード (PWR_CR1 の VOS ビットに応じてレンジ 1 またはレンジ 2) または低電力 RUN モードになります。

表 23. STOP 0 モードの概要

特徴	説明
モードへの移行	次の条件下での WFI (Wait for Interrupt) または WFE (Wait for Event) – Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットをセット – ペンディング状態の割り込み (WFI) やイベント (WFE) なし – LPMS = "000" (PWR_CR1)
	次の条件下での割り込みサービスルーチン (ISR) からの復帰時 – Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットをセット – SLEEPONEXIT = 1 – ペンディング状態の割り込みなし – LPMS = "000" (PWR_CR1)
	注： STOP 0 モードに移行するには、すべての EXTI ラインのペンディングビット (EXTI 立ち上がりエッジペンディングレジスタ (EXTI_RPR1) および EXTI 立ち下がりエッジペンディングレジスタ (EXTI_FPR1)内) とウェイクアップ割り込みを生成するペリフェラルフラグをクリアする必要があります。そうしないと、STOP 0 モード移行手順が無視され、プログラムが実行され続けます。
モードの終了	WFI または ISR からの復帰を使用して移行した場合： 割り込みモードに設定されている任意の EXTI ライン (対応する EXTI 割り込みベクタが NVIC で有効になっている必要があります)。割り込みソースは、外部割り込みまたはウェイクアップ機能を備えたペリフェラルになることがあります。 表 46：ベクタテーブルを参照してください。 WFE 命令を使用して移行し、SEVONPEND = 0 の場合： イベントモードに設定されている任意の EXTI ラインセクション 12.3.2: EXTI ダイレクトイベント入力によるウェイクアップを参照してください。 WFE 命令を使用して移行し、SEVONPEND = 1 の場合： 割り込みモードに設定されている任意の EXTI ライン (対応する EXTI 割り込みベクタが NVIC で無効になっている場合も含む)。割り込みソースは、ウェイクアップ機能を備えた外部割り込みまたはペリフェラルになることがあります。 表 46：ベクタテーブルを参照してください。 ウェイクアップイベント：セクション 12.3.2：EXTI ダイレクトイベント入力によるウェイクアップを参照してください。
ウェイクアップ遅延時間	HSI16 ウェイクアップ時間と STOP 0 モードからのフラッシュウェイクアップ時間の間の最長ウェイクアップ時間。

4.3.7 STOP 1 モード

STOP 1 モードは、メインレギュレータがオフになっており、低電力レギュレータのみがオンになっていることを除き、STOP 0 モードと同じです。STOP 1 モードは、RUN モードおよび低電力 RUN モードから移行できます。

STOP 1 モードの移行および終了方法の詳細については、[表 24: STOP 1 モードの概要](#)を参照してください。

表 24. STOP 1 モードの概要

特徴	説明
モードへの移行	次の条件下での WFI (Wait for Interrupt) または WFE (Wait for Event) – Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットをセット – ペンディング状態の割り込み (WFI) やイベント (WFE) なし – LPMS = "001" (PWR_CR1)
	次の条件下での割り込みサービスルーチン (ISR) からの復帰時 – Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットをセット – SLEEPONEXIT = 1 – ペンディング状態の割り込みなし – LPMS = "001" (PWR_CR1)
	注： STOP 1 モードに移行するには、すべての EXTI ラインのペンディングビット (EXTI 立ち上がりエッジペンディングレジスタ (EXTI_RPR1) および EXTI 立ち下がりエッジペンディングレジスタ (EXTI_FPR1)内) とウェイクアップ割り込みを生成するペリフェラルフラグをクリアする必要があります。そうしないと、STOP 1 モード移行手順が無視され、プログラムが実行され続けます。
モードの終了	WFI または ISR からの復帰を使用して移行した場合： 割り込みモードに設定されている任意の EXTI ライン (対応する EXTI 割り込みベクタが NVIC で有効になっている必要があります)。割り込みソースは、外部割り込みまたはウェイクアップ機能を備えたペリフェラルになることがあります。 表 46: ベクタテーブル を参照してください。 WFE 命令を使用して移行し、SEVONPEND = 0 の場合： イベントモードに設定されている任意の EXTI ライン セクション 12.3.2: EXTI ダイレクトイベント入力によるウェイクアップ を参照してください。 WFE 命令を使用して移行し、SEVONPEND = 1 の場合： 割り込みモードに設定されている任意の EXTI ライン (対応する EXTI 割り込みベクタが NVIC で無効になっている場合も含む)。割り込みソースは、ウェイクアップ機能を備えた外部割り込みまたはペリフェラルになることがあります。 表 46: ベクタテーブル を参照してください。 ウェイクアップイベント： セクション 12.3.2: EXTI ダイレクトイベント入力によるウェイクアップ を参照してください。
ウェイクアップ遅延時間	HSI16 ウェイクアップ時間と低電力モードからのレギュレータウェイクアップ時間の間の最長ウェイクアップ時間 + STOP 1 モードからのフラッシュウェイクアップ時間

4.3.8 STANDBY モード

STANDBY モードでは、BOR で消費電力を最も少なくできます。このモードは、電圧レギュレータを無効にした状態（SRAM の内容が保持されている場合を除く）の Cortex®-M0+ のディープスリープ（deepsleep）モードに基づきます。PLL、HSI16、および HSE オシレータもオフになります。

RTC ドメインと STANDBY 回路のレジスタを除いて、レジスタの内容は失われます（図 5 を参照）。PWR_CR3 レジスタの RRS ビットがセットされている場合を除き、SRAM の内容は失われます。この場合、低電力レギュレータがオンになり、SRAM に対してのみ電源供給されます。

STANDBY モードでは BOR を使用できます。

BOR と PDR は、電源電圧を定期的にサンプリングするために有効化できます。このオプションは PWR_CR3 レジスタの ULPEN ビットをセットして有効化でき、このモードの消費電流を低減します。ただし、供給検出器の 2 つのアクティブ期間において電圧が動作条件を少しでも下回ると、PDR リセットは生成されません。

STANDBY モードにおける I/O の状態

STANDBY モードでは、I/O をプルアップ（PWR_PUCRx レジスタ（x = A、B、C、D、F）を参照）またはプルダウン（PWR_PDCRx レジスタ（x = A、B、C、D、F）を参照）で設定したり、アナログモードのままに設定したりできます。

PC13 および PA4 の RTC 出力は STANDBY モードで機能します。LSE に使用される PC14 と PC15 も機能します。5 つのウェイクアップピン（WKUPx、x = 1、2、4、5、6）および 2 つのタンパが使用できます。

STANDBY モードへの移行

MCU の STANDBY モードへの移行は、Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットがセットされている場合に、[低電力モードへの移行](#)に従って実行されます。

STANDBY モードへの移行方法の詳細については、[表 25: STANDBY モードの概要](#)を参照してください。

STANDBY モードでは、個別の制御ビットをプログラミングすることによって、次の機能を選択できます。

- 独立型ウォッチドッグ (IWDG) : IWDG は、キーレジスタへの書き込みによって、またはハードウェアオプションによって起動します。ウォッチドッグの動作がいったん開始されると、リセット以外では停止できません。[セクション 27.3 : IWDG の機能説明](#)を参照してください。
- リアルタイムクロック (RTC) およびタンパ (TAMP) : この設定は、RTC ドメイン制御レジスタ (RCC_BDCR) の RTCEN ビットで行います。
- 内部 RC オシレータ (LSI) : この設定は、制御/ステータスレジスタ (RCC_CSR) の LSION ビットで行います。
- 外部 32.768 kHz オシレータ (LSE) : この設定は、RTC ドメイン制御レジスタ (RCC_BDCR) の LSEON ビットで行います。

STANDBY モードの終了

MCU は、[セクション低電力モードへの移行](#)に従って STANDBY モードを終了します。[電源制御レジスタ 3 \(PWR_CR3\)](#) の SBF ステータスフラグは MCU が STANDBY モードにあったことを示します。[電源制御レジスタ 3 \(PWR_CR3\)](#) を除くすべてのレジスタは、STANDBY モードからのウェイクアップ後にリセットされます。

STANDBY モードの終了方法の詳細については、[表 25 : STANDBY モードの概要](#)を参照してください。

表 25. STANDBY モードの概要

特徴	説明
モードへの移行	次の条件下での WFI (Wait for Interrupt) または WFE (Wait for Event) – Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットをセット – ペンディング状態の割り込み (WFI) やイベント (WFE) なし LPMS = “011” (電源制御レジスタ 1 (PWR_CR1)) WUFx ビットは、でクリアされます。 電源ステータスレジスタ 1 (PWR_SR1)
	次の条件下での割り込みサービスルーチン (ISR) からの復帰時 – Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットをセット – SLEEPONEXIT = 1 – ペンディング状態の割り込みなし – LPMS = “011” (電源制御レジスタ 1 (PWR_CR1)) – WUFx ビットは、でクリアされます。電源ステータスレジスタ 1 (PWR_SR1) – 選択されたウェイクアップソース (RTC アラーム A、RTC アラーム B、RTC ウェイクアップ、タンパ、タイムスタンプフラグ) に対応する RTC フラグをクリア
モードの終了	WKUPx ピンのエッジ、RTC イベント、TAMP イベント、NRST ピンでの外部リセット、IWDG リセット、BOR
ウェイクアップ遅延時間	リセットフェーズ

4.3.9 SHUTDOWN モード

SHUTDOWN モードでは、消費電力を最も少なくできます。このモードは、電圧レギュレータを無効にした状態のディープスリープ (deepsleep) モードに基づきます。結果として、 V_{CORE} ドメインの電源がオフになります。PLL、HSI16、LSI および HSE オシレータもオフになります。

RTC ドメインのレジスタを除いて、SRAM とレジスタの内容は失われます。POR/PDR と BOR は SHUTDOWN モードで使用できません。このモードでは、電源電圧モニタは無効です。結果として、 V_{DD} の電源供給がなくなったときの RTC ドメインの V_{BAT} 電源供給への切り替えはサポートされません。

SHUTDOWN モードにおける I/O の状態

SHUTDOWN モードでは、I/O をブルアップ (PWR_PUCRx レジスタ ($x = A, B, C, D, F$) を参照) またはブルダウン (PWR_PDCRx レジスタ ($x = A, B, C, D, F$) を参照) で設定したり、アナログモードのままに設定したりできます。ただし、パワーオンリセットにより SHUTDOWN モードが終了すると、この設定は失われます。

PC13 の RTC 出力は SHUTDOWN モードで機能します。LSE に使用される PC14 と PC15 も機能します。5 つのウェイクアップピン (WKUP x , $x = 1, 2, 4, 5, 6$) および 2 つのタンパが使用できます。

SHUTDOWN モードへの移行

MCU の SHUTDOWN モードへの移行は、Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットがセットされている場合に、セクション[低電力モードへの移行](#)に従って実行されます。

SHUTDOWN モードへの移行方法の詳細については、[表 26 : SHUTDOWN モードの概要](#)を参照してください。

SHUTDOWN モードでは、個別の制御ビットをプログラミングすることによって、次の機能を選択できます。

- リアルタイムクロック (RTC) およびタンパ (TAMP) : この設定は[RTC ドメイン制御レジスタ \(RCC_BDCR\)](#) の RTCEN ビットで行います。
- 外部 32.768 kHz オシレータ (LSE) : この設定は[RTC ドメイン制御レジスタ \(RCC_BDCR\)](#) の LSEON ビットで行います。

注意 : V_{DD} が SHUTDOWN モードでパワーダウンされると、RTC ドメインの内容は失われます。

SHUTDOWN モードの終了

MCU は、セクション[低電力モードの終了](#)に従って SHUTDOWN モードを終了します。SHUTDOWN モードを終了すると、パワーオンリセットが発生します。SHUTDOWN モードからウェイクアップ後、すべてのレジスタ（RTC ドメインのものを除く）がリセットされます。

SHUTDOWN モードの終了方法の詳細については、[表 26 : SHUTDOWN モードの概要](#)を参照してください。

表 26. SHUTDOWN モードの概要

特徴	説明
モードへの移行	次の条件下での WFI (Wait for Interrupt) または WFE (Wait for Event) – Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットをセット – ペンディング状態の割り込み (WFI) やイベント (WFE) なし – LPMS[2:0] = 1XX (電源制御レジスタ 1 (PWR_CR1)) – WUFx ビットは、でクリアされます。電源ステータスレジスタ 1 (PWR_SR1)
	次の条件下での割り込みサービスルーチン (ISR) からの復帰時 – Cortex®-M0+ システム制御レジスタの SLEEPDEEP ビットをセット – SLEEPONEXT = 1 – ペンディング状態の割り込みなし – LPMS[2:0] = 1XX (電源制御レジスタ 1 (PWR_CR1)) – WUFx ビットは、でクリアされます。電源ステータスレジスタ 1 (PWR_SR1) – 選択されたウェイクアップソース (RTC アラーム A、RTC アラーム B、RTC ウェイクアップ、タンパ、タイムスタンプフラグ) に対応する RTC フラグをクリア
モードの終了	WKUPx ピンのエッジ、RTC イベント、NRST ピンでの外部リセット
ウェイクアップ遅延時間	リセットフェーズ

4.3.10 低電力モードからの自動ウェイクアップ

RTC は、外部割り込み（自動ウェイクアップモード）に頼ることなく、低電力モードから MCU をウェイクアップするために使用できます。RTC を、一定の時間間隔で STOP (0、1)、SHUTDOWN、または STANDBY モードからウェイクアップさせるためのプログラム可能なタイムベースとすることができます。この目的のため、[RTC ドメイン制御レジスタ \(RCC_BDCR\)](#) の RTCSEL[1:0] ビットをプログラムすることによって、次の 3 つの代替 RTC クロックソースのうちから 2 つを選択できます。

- 低電力 32.768 kHz 外部クリスタルオシレータ (LSE OSC)
このクロックソースは、非常に少ない消費電力で高精度のタイムベースとなります。
- 低電力内部 RC オシレータ (LSI)
このクロックソースには、32.768 kHz クリスタルのコストを節約できるという利点があります。
この内部 RC オシレータは、最小限の消費電力を追加するように設計されています。

RTC アラームまたは RTC ウェイクアップイベントによって STOP モードからウェイクアップさせるには、次の設定が必要です。

- EXTI ライン 19 を立ち上がりエッジを検知するように設定します。
- ウェイクアップイベントを生成するように RTC を設定します。

STANDBY または SHUTDOWN モードからウェイクアップするには、EXTI ライン 19 の設定は必要ありません。

4.4 PWR レジスタ

ペリフェラルレジスタには、ハーフワード（16 ビット）またはワード（32 ビット）単位でアクセスする必要があります。

4.4.1 電源制御レジスタ 1 (PWR_CR1)

アドレスオフセット : 0x00

リセット値 : 0x0000 0208 このレジスタは、STANDBY モードからのウェイクアップ後にリセットされます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	LPR	Res.	Res.	Res.	VOS[1:0]		DBP	Res.	Res.	FPD_LPSLP	FPD_LPRUN	FPD_STOP	LPMS[2:0]		
	rw				rw	rw	rw			rw	rw	rw	rw	rw	rw

ビット 31:15 予約済みであり、リセット値に保持する必要があります。

ビット 14 **LPR** : 低電力 RUN

このビットがセットされると、レギュレータはメインモード (MR) から低電力モード (LPR) に切り替わります。

ビット 13:11 予約済みであり、リセット値に保持する必要があります。

ビット 10:9 **VOS** : 電圧スケーリングレンジの選択

- 00 : 書き込み不可 (ハードウェアによって禁止されています)
- 01 : レンジ1
- 10 : レンジ2
- 11 : 書き込み不可 (ハードウェアによって禁止されています)

ビット 8 **DBP** : RTC ドメイン書き込み保護の無効化

リセット状態で、RTC およびバックアップレジスタは不要な書き込みアクセスから保護されます。これらのレジスタへの書き込みアクセスを可能にするには、このビットをセットする必要があります。
0 : RTC およびバックアップレジスタへのアクセスは無効です。
1 : RTC およびバックアップレジスタへのアクセスは有効です。

ビット 7:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **FPD_LPSLP** : 低電力 SLEEP モード中のフラッシュメモリのパワーダウン

このビットは、デバイスが低電力 SLEEP モードに移行したときに、フラッシュメモリをパワーダウンモードにするか、アイドルモードのまま維持するかを決定します。
0 : フラッシュメモリをアイドルモードのまま維持します。
1 : フラッシュメモリをパワーダウンモードにします。

ビット 4 **FPD_LPRUN** : 低電力 RUN モード中のフラッシュメモリのパワーダウン

このビットは、デバイスが低電力 RUN モードに移行したときに、フラッシュメモリをパワーダウンモードにするか、アイドルモードのまま維持するかを決定します。ユーザコードが SRAM から実行されているときのみフラッシュメモリをパワーダウンモードにできます。

0 : フラッシュメモリをアイドルモードのまま維持します。

1 : フラッシュメモリをパワーダウンモードにします。

ビット 3 **FPD_STOP** : 低電力 STOP モード中のフラッシュメモリのパワーダウン

このビットは、デバイスが低電力 STOP モードに移行したときに、フラッシュメモリをパワーダウンモードにするか、アイドルモードのまま維持するかを決定します。

0 : フラッシュメモリをアイドルモードのまま維持します。

1 : フラッシュメモリをパワーダウンモードにします。

ビット 2:0 **LPMS[2:0]** : 低電力モード選択

これらのビットは、CPU がディープスリープ (deepsleep) モードへ移行する時に、移行する低電力モードを選択します。

000 : STOP 0 モード

001 : STOP 1 モード

010 : 予約済み

011 : STANDBY モード

1xx : SHUTDOWN モード

注 : STANDBY モードでは、PWR_CR3 の RRS ビットの設定に応じて、SRAM の内容を保持できるかどうかが決まります。

4.4.2 電源制御レジスタ 2 (PWR_CR2)

アドレスオフセット : 0x04

リセット値 : 0x0000 0000このレジスタは、STANDBY モード終了時にリセットされます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PVDRT[2:0]			PVDFT[2:0]			PVDE
									rW	rW	rW	rW	rW	rW	rW

ビット 31:7 予約済みであり、リセット値に保持する必要があります。

ビット 6:4 **PVDRT[2:0]** : 電源電圧検出器の立ち上がり閾値選択

これらのビットは、PVD 立ち上がり閾値を選択します。

000 : $V_{PVD R0}$ (約 2.1 V)

001 : $V_{PVD R1}$ (約 2.2 V)

010 : $V_{PVD R2}$ (約 2.5 V)

011 : $V_{PVD R3}$ (約 2.6 V)

100 : $V_{PVD R4}$ (約 2.7 V)

101 : $V_{PVD R5}$ (約 2.9 V)

110 : $V_{PVD R6}$ (約 3.0 V)

111 : PVD_IN ピンの電圧

注 : このビットフィールドが 111 にセットされると、PVD_IN ピンの電圧は立ち上がり閾値と立ち下り閾値の両方について V_{REFINT} と内部的に比較され、PVDFT[2:0] ビットフィールドは無効になります。

注 : これらのビットは、SYSCFG_CFGR2 レジスタの PVD_LOCK ビットがセットされているとき、書き込み保護されます。保護は、システムリセットによってのみリセットされます。

ビット 3:1 **PVDFT[2:0]** : 電源電圧検出器の立ち下り閾値選択

これらのビットは、PVD 立ち下り閾値を選択します。

000 : $V_{PVD F0}$ (約 2.0 V)

001 : $V_{PVD F1}$ (約 2.2 V)

010 : $V_{PVD F2}$ (約 2.4 V)

011 : $V_{PVD F3}$ (約 2.5 V)

100 : $V_{PVD F4}$ (約 2.6 V)

101 : $V_{PVD F5}$ (約 2.8 V)

110 : $V_{PVD F6}$ (約 2.9 V)

111 : 未使用

注 : このビットフィールドの設定は、ビットフィールド PVDRT[2:0] が 111 にセットされている限り無視されます。

注 : これらのビットは、SYSCFG_CFGR2 レジスタの PVD_LOCK ビットがセットされているとき、書き込み保護されます。保護は、システムリセットによってのみリセットされます。

ビット 0 **PVDE** : 電源電圧検出器有効化

0 : 電源電圧検出器無効化

1 : 電源電圧検出器有効化

注 : このビットは、SYSCFG_CFGR2 レジスタの PVD_LOCK ビットがセットされているとき、書き込み保護されます。保護は、システムリセットによってのみリセットされます。

4.4.3 電源制御レジスタ 3 (PWR_CR3)

アドレスオフセット : 0x08

リセット値: 0x0000 8000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBSTR1\)](#) の PWR_RST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EIWUL	Res.	Res.	Res.	Res.	APC	ULPEN	RRS	Res.	Res.	EWUP6	EWUP5	EWUP4	Res.	EWUP2	EWUP1
rw					rw	rw	rw			rw	rw	rw		rw	rw

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15 **EIWUL** : 内部ウェイクアップライン有効化

0 : 無効化

1 : 有効化

ビット 14:11 予約済みであり、リセット値に保持する必要があります。

ビット 10 **APC** : プルアップおよびプルダウン設定の適用

このビットは、PWR_PUCRx および PWR_PDCRx レジスタで定義された I/O のプルアップおよびプルダウン設定を適用するかどうかを決定します。

0 : 適用しません。

1 : 適用します。

ビット 9 **ULPEN** : 超低電力有効化

PDR および BOR リセットの条件を検出するために、STOP および STANDBY モードでの電源電圧の定期的なサンプリングを有効化/無効化します。

0 : 無効化 (電源電圧を継続監視)

1 : 有効化

セットすると、電源電圧は節電のため、PDR/BOR リセット条件を連続的ではなく定期的にのみサンプリングします。

注意 : 有効化した場合で、電源電圧が 2 つの電圧サンプル間で最小動作条件を下回る場合は、リセット条件を満たさないためリセットを生成できません。

ビット 8 **RRS** : STANDBY モードでの SRAM 保持

0 : SRAM が STANDBY モードで電源オフになります (SRAM の内容は失われます)。

1 : SRAM が STANDBY モードで低電力レギュレータによって電源オンになります (SRAM の内容は保持されます)。

ビット 7:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **EWUP6** : WKUP6 ウェイクアップピン有効化

このビットをセットすると、立ち上がりまたは立ち下がリエッジが発生した際に、WKUP6 外部ウェイクアップピンが有効になり、STANDBY または SHUTDOWN モードからウェイクアップします。PWR_CR4 レジスタの WP6 ビットでアクティブなエッジが設定されます。

ビット 4 **EWUP5** : WKUP5 ウェイクアップピン有効化

このビットをセットすると、立ち上がりまたは立ち下がリエッジが発生した際に、WKUP5 外部ウェイクアップピンが有効になり、STANDBY または SHUTDOWN モードからウェイクアップします。PWR_CR4 レジスタの WP5 ビットでアクティブなエッジが設定されます。

ビット 3 **EWUP4** : WKUP4 ウェイクアップピン有効化

このビットをセットすると、立ち上がりまたは立ち下がりエッジが発生した際に、WKUP4 外部ウェイクアップピンが有効になり、STANDBY または SHUTDOWN モードからウェイクアップします。PWR_CR4 レジスタの WP4 ビットでアクティブなエッジが設定されます。

ビット 2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **EWUP2** : WKUP2 ウェイクアップピン有効化

このビットをセットすると、立ち上がりまたは立ち下がりエッジが発生した際に、WKUP2 外部ウェイクアップピンが有効になり、STANDBY または SHUTDOWN モードからウェイクアップします。PWR_CR4 レジスタの WP2 ビットでアクティブなエッジが設定されます。

ビット 0 **EWUP1** : WKUP1 ウェイクアップピン有効化

このビットをセットすると、立ち上がりまたは立ち下がりエッジが発生した際に、WKUP1 外部ウェイクアップピンが有効になり、STANDBY または SHUTDOWN モードからウェイクアップします。PWR_CR4 レジスタの WP1 ビットでアクティブなエッジが設定されます。

4.4.4 電源制御レジスタ 4 (PWR_CR4)

アドレスオフセット : 0x0C

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBSTR1\)](#) の PWRRST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	VBRS	VBE	Res.	Res.	WP6	WP5	WP4	Res.	WP2	WP1
						rw	rw			rw	rw	rw		rw	rw

ビット 31:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **VBRS** : V_{BAT} バッテリ充電抵抗の選択

0 : 5 kΩ の抵抗で V_{BAT} を充電します。

1 : 1.5 kΩ の抵抗で V_{BAT} を充電します。

ビット 8 **VBE** : V_{BAT} バッテリ充電有効化

0 : V_{BAT} バッテリ充電は無効です。

1 : V_{BAT} バッテリ充電は有効です。

ビット 7:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **WP6** : WKUP6 ウェイクアップピン極性

このビットは、WKUP6 外部ウェイクアップピンのイベントの検出に使用される極性を定義します。

0 : 高レベルで検出します (立ち上がりエッジ)。

1 : 低レベルで検出します (立ち下がりエッジ)。

ビット 4 **WP5** : WKUP5 ウェイクアップピン極性

このビットは、WKUP5 外部ウェイクアップピンのイベントの検出に使用される極性を定義します。

0 : 高レベルで検出します (立ち上がりエッジ)。

1 : 低レベルで検出します (立ち下がりエッジ)。

- ビット 3 **WP4** : WKUP4 ウェイクアップピン極性
- このビットは、WKUP4 外部ウェイクアップピンのイベントの検出に使用される極性を定義します。
- 0 : 高レベルで検出します (立ち上がりエッジ)。
- 1 : 低レベルで検出します (立ち下がりエッジ)。
- ビット 2 予約済みであり、リセット値に保持する必要があります。
- ビット 1 **WP2** : WKUP2 ウェイクアップピン極性
- このビットは、WKUP2 外部ウェイクアップピンのイベントの検出に使用される極性を定義します。
- 0 : 高レベルで検出します (立ち上がりエッジ)。
- 1 : 低レベルで検出します (立ち下がりエッジ)。
- ビット 0 **WP1** : WKUP1 ウェイクアップピン極性
- このビットは、WKUP1 外部ウェイクアップピンのイベントの検出に使用される極性を定義します。
- 0 : 高レベルで検出します (立ち上がりエッジ)。
- 1 : 低レベルで検出します (立ち下がりエッジ)。

4.4.5 電源ステータスレジスタ 1 (PWR_SR1)

アドレスオフセット : 0x10

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBRRSTR1\)](#) の PWR_RST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタを読み出すには、通常の APB 読出しに対して、追加の APB サイクルが 2 つ必要です。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WUFI	Res.	Res.	Res.	Res.	Res.	Res.	SBF	Res.	Res.	WUF6	WUF5	WUF4	Res.	WUF2	WUF1
r							r			r	r	r		r	r

- ビット 31:16 予約済みであり、リセット値に保持する必要があります。
- ビット 15 **WUFI** : ウェイクアップフラグ内部
- このビットは、内部ウェイクアップラインにウェイクアップが検出されたときにセットされます。また、すべての内部ウェイクアップソースがクリアされたときにクリアされます。
- ビット 14:9 予約済みであり、リセット値に保持する必要があります。
- ビット 8 **SBF** : STANDBY フラグ
- このビットは、デバイスが STANDBY モードに移行したときにハードウェアによってセットされ、PWR_SCR レジスタの CSBF ビットをセットするか、パワーオンリセットによってクリアされます。システムリセットによってクリアされません。
- 0 : デバイスが STANDBY モードに移行しませんでした。
- 1 : デバイスが STANDBY モードに移行しました。
- ビット 7:6 予約済みであり、リセット値に保持する必要があります。
- ビット 5 **WUF6** : ウェイクアップフラグ 6
- このビットは、WKUP6 ウェイクアップピンでウェイクアップイベントが検出されたときにセットされます。PWR_SCR レジスタの CWUF6 ビットに 1 を書き込むことによってクリアされます。

ビット 4 **WUF5** : ウェイクアップフラグ 5

このビットは、WKUP5 ウェイクアップピンでウェイクアップイベントが検出されたときにセットされます。PWR_SCR レジスタの CWUF5 ビットに 1 を書き込むことによってクリアされます。

ビット 3 **WUF4** : ウェイクアップフラグ 4

このビットは、WKUP4 ウェイクアップピンでウェイクアップイベントが検出されたときにセットされます。PWR_SCR レジスタの CWUF4 ビットに 1 を書き込むことによってクリアされます。

ビット 2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **WUF2** : ウェイクアップフラグ 2

このビットは、WKUP2 ウェイクアップピンでウェイクアップイベントが検出されたときにセットされます。PWR_SCR レジスタの CWUF2 ビットに 1 を書き込むことによってクリアされます。

ビット 0 **WUF1** : ウェイクアップフラグ 1

このビットは、WKUP1 ウェイクアップピンでウェイクアップイベントが検出されたときにセットされます。PWR_SCR レジスタの CWUF1 ビットに 1 を書き込むことによってクリアされます。

4.4.6 電源ステータスレジスタ 2 (PWR_SR2)

アドレスオフセット : 0x14

リセット値 : 0x0000 0000 このレジスタは、STANDBY/SHUTDOWN モード終了時に一部リセットされます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	PVDO	VOSF	REGLPF	REGLPS	FLASH_RDY	Res.	Res.	Res.	Res.	Res.	Res.	Res.
				r	r	r	r	r							

ビット 31:15 予約済みであり、リセット値に保持する必要があります。

ビット 14:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **PVDO** : 電源電圧検出器の出力

0 : V_{DD} が、選択された PVD 閾値を超えます。
1 : V_{DD} が、選択された PVD 閾値を下回ります。

ビット 10 **VOSF** : 電圧スケーリングフラグ

電圧スケーリング変更後に内蔵レギュレータがレディ状態になるには、遅延が必要です。VOSF は、レギュレータが PWR_CR1 レジスタの VOS ビットで定義された電圧レベルに達したことを示します。
0 : レギュレータは選択された電圧レンジでレディ状態になります。
1 : レギュレータ電圧出力は、必要な電圧レベルに変化します。

ビット 9 **REGLPF** : 低電力レギュレータフラグ

このビットは、MCU が低電力 RUN モードである場合に、ハードウェアによってセットされます。MCU が低電力 RUN モードを終了すると、レギュレータがメインモードでレディ状態になるまで、このビットは 1 の状態を維持します。製品の周波数を上げる前に、このビットのポーリングが必須です。
このビットは、レギュレータがレディ状態になると、ハードウェアによってクリアされます。
0 : レギュレータはメインモード (MR) でレディ状態です。
1 : レギュレータは低電力モード (LPR) です。

ビット 8 **REGLPS** : 低電力レギュレータ開始

このビットは、パワーオンリセット後または STANDBY/SHUTDOWN 後に低電力レギュレータがレディ状態であるかどうかの情報を提供します。REGLPS ビットがクリアされている状態で STANDBY モードに移行すると、STANDBY モードからのウェイクアップ時間が増加する場合があります。

0 : 低電力レギュレータは、レディ状態ではありません。

1 : 低電力レギュレータは、レディ状態です。

ビット 7 **FLASH_RDY** : フラッシュレディフラグ

このビットは、フラッシュメモリがパワーダウンからのウェイクアップ後にアクセス可能状態になったことを示すために、ハードウェアによってセットされます。フラッシュメモリをパワーダウンモードにするには、FPD_LPRUN、FPD_LPSTP、または FPD_STP ビットのいずれかをセットします。

0 : フラッシュメモリをパワーダウンモードにします。

1 : フラッシュメモリはアクセス可能状態です。

注 : システムを SRAM からブートする場合、ユーザアプリケーションはフラッシュメモリにジャンプする前に、FLASH_RDY ビットがセットされるまで待機する必要があります。

ビット 6:0 予約済みであり、リセット値に保持する必要があります。

4.4.7 電源ステータスクリアレジスタ (PWR_SCR)

アドレスオフセット : 0x18

リセット値 : 0x0000 0000

アクセス : このレジスタに書き込むには、通常の APB 書込みに対して、追加の APB サイクルが 3 つ必要です。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	CSBF	Res.	Res.	CWUF6	CWUF5	CWUF4	Res.	CWUF2	CWUF1
							w			w	w	w		w	w

ビット 31:9 予約済みであり、リセット値に保持する必要があります。

ビット 8 **CSBF** : STANDBY フラグのクリア

このビットをセットすると PWR_SR1 レジスタの SBF フラグがクリアされます。

ビット 7:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **CWUF6** : ウェイクアップフラグ 6 のクリア

このビットをセットすると PWR_SR1 レジスタの WUF6 フラグがクリアされます。

ビット 4 **CWUF5** : ウェイクアップフラグ 5 のクリア

このビットをセットすると PWR_SR1 レジスタの WUF5 フラグがクリアされます。

ビット 3 **CWUF4** : ウェイクアップフラグ 4 のクリア

このビットをセットすると PWR_SR1 レジスタの WUF4 フラグがクリアされます。

ビット 2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **CWUF2** : ウェイクアップフラグ 2 のクリア

このビットをセットすると PWR_SR1 レジスタの WUF2 フラグがクリアされます。

ビット 0 **CWUF1** : ウェイクアップフラグ 1 のクリア

このビットをセットすると PWR_SR1 レジスタの WUF1 フラグがクリアされます。

4.4.8 電源ポート A プルアップ制御レジスタ (PWR_PUCRA)

アドレスオフセット : 0x20 に変更。

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBRSR1\)](#) の PWRRST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PU15	PU14	PU13	PU12	PU11	PU10	PU9	PU8	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **PUy** : ポート A プルアップビット y (y=0~15)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PA[y] でプルアップが有効になります。対応する PDy ビットもセットされている場合、プルアップは有効になりません。

4.4.9 電源ポート A プルダウン制御レジスタ (PWR_PDCRA)

アドレスオフセット : 0x24 に変更。

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBRSR1\)](#) の PWRRST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PD15	PD14	PD13	PD12	PD11	PD10	PD9	PD8	PD7	PD6	PD5	PD4	PD3	PD2	PD1	PD0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **PDy** : ポート A プルダウンビット y (y=0~15)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PA[y] でプルダウンが有効になります。

4.4.10 電源ポート B プルアップ制御レジスタ (PWR_PUCRB)

アドレスオフセット : 0x28 に変更。

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBSTR1\)](#) の PWRRST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PU15	PU14	PU13	PU12	PU11	PU10	PU9	PU8	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **PUy** : ポート B プルアップビット y (y=0~15)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PB[y] でプルアップが有効になります。対応する PDy ビットもセットされている場合、プルアップは有効になりません。

4.4.11 電源ポート B プルダウン制御レジスタ (PWR_PDCRB)

アドレスオフセット : 0x2C に変更。

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBSTR1\)](#) の PWRRST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PD15	PD14	PD13	PD12	PD11	PD10	PD9	PD8	PD7	PD6	PD5	PD4	PD3	PD2	PD1	PD0
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **PDy** : ポート B プルダウンビット y (y=0~15)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PB[y] でプルダウンが有効になります。

4.4.12 電源ポート C プルアップ制御レジスタ (PWR_PUCRC)

アドレスオフセット : 0x30 に変更。

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBSTR1\)](#) の PWRRST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PU15	PU14	PU13	PU12	PU11	PU10	PU9	PU8	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **PUy** : ポート C プルアップビット y (y=0~15)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PC[y] でプルアップが有効になります。対応する PDy ビットもセットされている場合、プルアップは有効になりません。

4.4.13 電源ポート C プルダウン制御レジスタ (PWR_PDCRC)

アドレスオフセット : 0x34 に変更。

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBSTR1\)](#) の PWRRST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PD15	PD14	PD13	PD12	PD11	PD10	PD9	PD8	PD7	PD6	PD5	PD4	PD3	PD2	PD1	PD0
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **PDy** : ポート C プルダウンビット y (y=0~15)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PC[y] でプルダウンが有効になります。

4.4.14 電源ポート D プルアップ制御レジスタ (PWR_PUCRD)

アドレスオフセット : 0x38 に変更。

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBSTR1\)](#) の PWRRST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	PU9	PU8	Res.	PU6	PU5	PU4	PU3	PU2	PU1	PU0
						rw	rw		rw	rw	rw	rw	rw	rw	rw

ビット 31:10 予約済みであり、リセット値に保持する必要があります。

ビット 9:8 **PUy** : ポート D プルアップビット y (y = 8、9)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PD[y] でプルアップが有効になります。対応する PDy ビットもセットされている場合、プルアップは有効になりません。

ビット 7 予約済みであり、リセット値に保持する必要があります。

ビット 6:0 **PUy** : ポート D プルアップビット y (y=0~6)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PD[y] でプルアップが有効になります。対応する PDy ビットもセットされている場合、プルアップは有効になりません。

4.4.15 電源ポート D プルダウン制御レジスタ (PWR_PDCRD)

アドレスオフセット : 0x3C に変更。

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBSTR1\)](#) の PWRRST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	PD9	PD8	Res.	PD6	PD5	PD4	PD3	PD2	PD1	PD0
						rw	rw		rw	rw	rw	rw	rw	rw	rw

ビット 31:10 予約済みであり、リセット値に保持する必要があります。

ビット 9:8 **PDy** : ポート D プルダウンビット y (y = 8、9)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PD[y] でプルダウンが有効になります。

ビット 7 予約済みであり、リセット値に保持する必要があります。

ビット 6:0 **PDy** : ポート D プルダウンビット y (y=0~6)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PD[y] でプルダウンが有効になります。

4.4.16 電源ポート F プルアップ制御レジスタ (PWR_PUCRF)

アドレスオフセット : 0x48 に変更。

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBSTR1\)](#) の PWRRST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PU2	PU1	PU0
													rw	rw	rw

ビット 31:3 予約済みであり、リセット値に保持する必要があります。

ビット 2:0 **PUy** : ポート F プルアップビット y (y=0~2)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PF[y] でプルアップが有効になります。

対応する PDy ビットもセットされている場合、プルアップは有効になりません。

4.4.17 電源ポート F プルダウン制御レジスタ (PWR_PDCRF)

アドレスオフセット : 0x4C に変更。

リセット値: 0x0000 0000 このレジスタは、[APB ペリフェラルリセットレジスタ 1 \(RCC_APBSTR1\)](#) の PWRRST ビットで STANDBY モードを終了するとリセットされません。

アクセス : このレジスタへのアクセスには、通常の APB アクセスに対して、追加の APB サイクルが必要です (書込みは 3 つ、読出しは 2 つ)。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PD2	PD1	PD0
													rw	rw	rw

ビット 31:3 予約済みであり、リセット値に保持する必要があります。

ビット 2:0 **PDy** : ポート F プルダウンビット y (y=0~2)

このビットをセットすると、APC ビットが PWR_CR3 レジスタでセットされたときに PF[y] でプルダウンが有効になります。

4.4.18 PWR レジスタマップとリセット値の表

表 27. PWR レジスタマップとリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x000	PWR_CR1	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	LPR	Res	Res	Res	VOS [1:0]	DBP	Res	Res		FPD_LPSLP	FPD_LPRUN	LPMS [2:0]			
	リセット値																		0	Res	Res	Res	0	1	0			0	0	1	0	0	0
0x004	PWR_CR2	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	PVDRT [2:0]			PVDFT [2:0]			PVDE	
	リセット値																		Res	Res	Res	Res	Res	Res	Res	0	0	0	0	0	0	0	0
0x008	PWR_CR3	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	EIWUL	Res	Res	Res	Res	APC	ULPEN	RRS	Res	Res	EWUP6	EWUP5	EWUP4	Res	EWUP2	EWUP1
	リセット値																	1	Res	Res	Res	Res	0	0	0			0	0	0	0	0	0
0x00C	PWR_CR4	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	VBRS	VBE	Res	Res	Res	WP6	WP5	WP4	WP2	WP1	
	リセット値																		Res	Res	Res	Res	0	0	0			0	0	0	0	0	0
0x010	PWR_SR1	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	WUFI	Res	Res	Res	Res	Res	Res	SBF	Res	Res	WUFI6	WUFI5	WUFI4	Res	WUFI2	WUFI1
	リセット値																	0	Res	Res	Res	Res	Res	Res	0			0	0	0	0	0	0
0x014	PWR_SR2	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	PVDO	VOSF	REGLPF	REGLPS	FLASH_RDY	Res	Res	Res	Res	Res	Res	
	リセット値																		Res	Res	Res	Res	0	0	0	0							
0x018	PWR_SCR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	CSBF	Res	Res	CWUFI6	CWUFI5	CWUFI4	Res	CWUFI2	CWUFI1
	リセット値																		Res	Res	Res	Res	Res	Res	0			0	0	0	0	0	0
0x020	PWR_PUCRA	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	PU15	PU14	PU13	PU12	PU11	PU10	PU9	PU8	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x024	PWR_PDCRA	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	PD15	PD14	PD13	PD12	PD11	PD10	PD9	PD8	PD7	PD6	PD5	PD4	PD3	PD2	PD1	PD0
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x028	PWR_PUCRB	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	PU15	PU14	PU13	PU12	PU11	PU10	PU9	PU8	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x02C	PWR_PDCRB	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	PD15	PD14	PD13	PD12	PD11	PD10	PD9	PD8	PD7	PD6	PD5	PD4	PD3	PD2	PD1	PD0
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x030	PWR_PUCRC	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	PU15	PU14	PU13	PU12	PU11	PU10	PU9	PU8	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x034	PWR_PDCRC	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	PD15	PD14	PD13	PD12	PD11	PD10	PD9	PD8	PD7	PD6	PD5	PD4	PD3	PD2	PD1	PD0
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x038	PWR_PUCRD	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	PU9	PU8	Res	Res	Res	Res	Res	Res	Res	Res
	リセット値																		Res	Res	Res	Res	Res	Res	0	0	0	0	0	0	0	0	0
0x03C	PWR_PDCRD	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res
	リセット値																		Res	Res	Res	Res	Res	Res	0	0	0	0	0	0	0	0	0
0x048	PWR_PUCRF	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res
	リセット値																		Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res

表 27. PWR レジスタマップとリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x04C	PWR_PDCRF	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	PD2	PD1	PD0
	リセット値																													0	0	0	

レジスタ境界アドレスについては、[54 ページのセクション 2.2](#) を参照してください。

5 リセットおよびクロック制御 (RCC)

5.1 リセット

リセットには、システムリセット、電源リセット、RTC ドメインリセットの 3 種類があります。

5.1.1 電源リセット

電源リセットは、次のいずれかのイベントが発生したときに生成されます。

- パワーオンリセット (POR) またはブラウンアウトリセット (BOR)
- STANDBY モードの終了
- SHUTDOWN モードの終了

パワーオンリセットとブラウンアウトリセットは、RTC ドメインのレジスタを除くすべてのレジスタをリセット値にセットします。

STANDBY モードを終了すると、 V_{CORE} ドメインのすべてのレジスタがリセット値にセットされます。 V_{CORE} ドメイン以外のレジスタ (RTC、WKUP、IWDG および STANDBY/SHUTDOWN モード制御) は影響を受けません。

SHUTDOWN モードを終了すると、ブラウンアウトリセットが生成され、RTC ドメインのレジスタ以外のすべてのレジスタがリセットされます。

5.1.2 システムリセット

システムリセットは、クロック制御/ステータスレジスタ (RCC_CSR) のリセットフラグと RTC ドメインのレジスタを除き、すべてのレジスタをリセット値に設定します。

システムリセットは、次のイベントのいずれかの発生時に生成されます。

- NRST ピンのローレベル (外部リセット)
- ウィンドウ型ウォッチドッグイベント (WWDG リセット)
- 独立型ウォッチドッグイベント (IWDG リセット)
- ソフトウェアリセット (SW リセット) ([ソフトウェアリセット](#)を参照)
- 低電力モードセキュリティリセット ([低電力モードセキュリティリセット](#)を参照)
- オプションバイトローダリセット ([オプションバイトローダリセット](#)を参照)
- パワーオンリセット

リセットソースは、RCC_CSR レジスタのリセットフラグを確認することによって識別できます ([セクション 5.4.22 : 制御/ステータスレジスタ \(RCC_CSR\)](#)を参照)。

NRST ピン (外部リセット) :

NRST ピンは、特定のオプションビットを通して次の操作に設定できます。

- **リセット入出力** (デバイスへの供給時のデフォルト)

ピンの有効なリセット信号が内部ロジックに伝播され、内部リセットソースがそれぞれパルス発生回路に接続されて、その出力がこのピンを駆動します。GPIO 機能 (PF2) は使用できません。パルス発生回路は、NRST ピンで出力する各内部リセットソースについて 20 μ s の最小リセットパルス期間を保証します。内部リセットホルダオプションは、オプションバイトで有効化されている場合に、ピンの電圧が V_{IL} 閾値と一致するまでピンがローに引き下げられていることを確認するために使用できます。この機能により、ラインで大きな静電容量負荷が発生したときに、外部コンポーネントは内部リセットソースを検出できます。


- リセット入力

このモードでは、NRST ピンの有効なリセット信号はすべてデバイスの内部ロジックに伝播されますが、デバイスによって内部的に生成されたリセットはピンには表示されません。この設定では、GPIO 機能 (PF2) は使用できません。

- GPIO

このモードでは、ピンは PF2 の標準の GPIO として使用できます。ピンのリセット機能は使用できません。リセットはデバイスの内部リセットソースからのみ実行でき、ピンには伝播しません。

図 9. 簡略化されたリセット回路図



注意 :

SHUTDOWN モードから電源リセットまたはウェイクアップする際に、NRST ピンはリセット入出力に設定され、trstempo の終了後の 4 番目のクロックサイクルでオプションバイトのロード時に目的のモードに再設定されるまでシステムによってローで駆動されます。

ソフトウェアリセット

デバイス上でソフトウェアリセットを実行するには、Cortex[®]-M0+ のアプリケーション割込みおよびリセット制御レジスタの SYSRESETREQ ビットをセットする必要があります (プログラミングマニュアル PM0223 を参照)。

低電力モードセキュリティリセット

誤って重要なアプリケーションが低電力モードに移行しないように、3つの低電力モードセキュリティリセットが使用できます。オプションバイトで有効になっている場合、以下の条件下でリセットを生成します。

- **STANDBY モードへの移行**

この種類のリセットは、ユーザオプションバイトの `nRST_STDBY` ビットをリセットすることで有効になります。この場合、STANDBY モードへの遷移シーケンスが正常に実行されるたびに、STANDBY モードに移行する代わりにデバイスがリセットされます。

- **STOP モードへの移行**

この種類のリセットは、ユーザオプションバイトの `nRSTストップ` ビットをリセットすることで有効になります。この場合、STOP モードへの遷移シーケンスが正常に実行されるたびに、STOP モードに移行する代わりにデバイスがリセットされます。

- **SHUTDOWN モードへの移行**

この種類のリセットは、ユーザオプションバイトの `nRST_SHDW` ビットをリセットすることで有効になります。この場合、SHUTDOWN モードへの遷移シーケンスが正常に実行されるたびに、SHUTDOWN モードに移行する代わりにデバイスがリセットされます。

ユーザオプションバイトの詳細については、[セクション 3.4.1: Flash オプションバイトの説明](#)を参照してください。

オプションバイトローダリセット

オプションバイトローダリセットは、FLASH_CR レジスタの `OBL_LAUNCH` ビット (ビット 27) がセットされると生成されます。このビットは、ソフトウェアによるオプションバイトローディングを起動するために使用されます。

5.1.3 RTC ドメインリセット

RTC ドメインには2つの固有のリセットがあります。

RTC ドメインのリセットは、次のいずれかのイベントが発生したときに生成されます。

- **RTC ドメイン制御レジスタ (RCC_BDCR) の BDRST ビットをセットすることでトリガされるソフトウェアリセット。**
- **V_{DD} または V_{BAT} パワーオン。** ただし、両方の電源供給がともにオフ状態であった場合。

RTC ドメインリセットは、LSE オシレータ、RTC、バックアップレジスタ、および RCC RTC ドメイン制御レジスタにのみ影響します。

5.2 クロック

デバイスでは、次のクロックソースを提供して1次クロックを生成します。

- **HSI RC** - HSI16 クロックを生成するハイスピード完全統合 RC オシレータ (約 16 MHz)
- **HSE OSC** - HSE クロックを生成する外部クリスタル/セラミック発振子または外部クロックソースを持つハイスピードオシレータ (4 ~ 48 MHz)
- **LSI RC** - LSI クロックを生成するロースピード完全統合 RC オシレータ (約 32 kHz)
- **LSE OSC** - LSE クロックを生成する外部クリスタル/セラミック発振子または外部クロックソースを持つロースピードオシレータ (正確な 32.768 kHz または最大 1 MHz の外部クロック)
- **I2S_CKIN** - I2S1 ペリフェラルの直接クロック入力用のピン

それぞれのオシレータは、使用しないときに個別にオン／オフを切り替えて、電力消費を最適化可能です。機能の詳細については、サブセクションを確認してください。内部および外部クロックソースの電気的特性については、デバイスのデータシートを参照してください。

デバイスは、1 次クロックを分周／逡倍することで 2 次クロックを生成します。

- **HSISYS** - 1 から 128 にプログラム可能な分周比で HSI16 から生成されたクロック
- **PLLCLK**、**PLLQCLK** および **PLLCLK** - PLL ブロックから出力されたクロック
- **SYSClk** - LSE、LSI、HSE、PLLCLK、および HSISYS クロックのいずれかを選択することで得られたクロック
- **HCLK** - 1 から 512 にプログラム可能な分周比で SYSClk から生成されたクロック
- **HCLK8** - 分周比 8 で HCLK から生成されたクロック
- **PCLK** - 1 から 16 にプログラム可能な分周比で HCLK から生成されたクロック
- **TIMCLK** - APB プリスケアラ分周比が 1、もしくは PCLK 周波数の 2 倍にセットされている場合に、PCLK 周波数で動作する PCLK から生成されたクロック
- **LPTIMx_IN** - LPTIM ペリフェラルに選択可能な LPTIMx_INx ピンからのクロック

HSE、HSI16、および HCLK クロックの固定された分周により、より多くの 2 次クロックが生成されます。

HSISYS は、リセットからの起動後、分周比 1 でシステムクロックソースとして使用されます (HSI16 周波数が生成されます)。

HCLK クロックと PCLK クロックは、それぞれ AHB と APB のドメインへのクロック供給に使用されます。最大許容周波数は 64 MHz です。

ペリフェラルは、次を除いて接続されたバスでクロック供給されます (AHB の場合は HCLK、APB の場合は PCLK)。

- **TIMx** (次のクロックソースから選択可能)
 - APB プリスケアラ分周比が 1、もしくは PCLK 周波数の 2 倍にセットされている場合に、PCLK 周波数で動作する TIMCLK (すべてのタイマで選択可能)
 - ハイスピード TIM1 および TIM15 タイマで選択可能な PLLQCLK
- **LPTIMx** (次のクロックソースから選択可能)
 - LSI
 - LSE
 - HSI16
 - PCLK (APB クロック)
 - LPTIMx_INx ピンから選択された LPTIMx_IN

STOP モードの機能 (ウェイクアップ含む) は、クロックが LSI または LSE である場合のみサポートされます。

- **UCPD** (クロック供給は HSI16 のみ)
- **ADC** (次のクロックソースから選択可能)
 - SYSClk (システムクロック)
 - HSI16
 - PLLCLK

- **USARTx / LPUART1** (次のクロックソースから選択可能)
 - SYSCLK (システムクロック)
 - HSI16
 - LSE
 - PCLK (APB クロック)

STOP モードからのウェイクアップは、クロックが HSI16 または LSE である場合のみサポートされます。
- **I2Cx** (次のクロックソースから選択可能)
 - SYSCLK (システムクロック)
 - HSI16
 - PCLK (APB クロック)

STOP モードからのウェイクアップは、クロックが HSI16 である場合のみサポートされます。
- **I2S1** (次のクロックソースから選択可能)
 - SYSCLK (システムクロック)
 - HSI16
 - PLLPCLK
 - I2S_CKIN ピン
- **RNG** (次のクロックソースから選択可能)
 - SYSCLK (システムクロック)
 - 8 分周された HSI16 クロック
 - PLLQCLK


RNG クロックは、専用のプリスケラを使用して、さらに 2、4、または 8 分周できます。
- **CEC** (次のクロックソースから選択可能)
 - 488 分周された HSI16 クロック
 - LSE
- **RTC** (次のクロックソースから選択可能)
 - LSE
 - LSI
 - 32 分周された HSE クロック

STOP モードの機能 (ウェイクアップ含む) は、クロックが LSI または LSE である場合のみサポートされます。
- **IWDG** (クロック供給は LSI のみ)
- **SysTick** (Cortex® コアシステムタイマ、次のクロックソースから選択可能)
 - HCLK (AHB クロック)
 - 8 分周された HCLK クロック

選択は、SysTick 制御とステータスレジスタを通じて行われます。

HCLK は Cortex®-M0+ のフリーランニングクロック (FCLK) として使用されます。詳細については、プログラミングマニュアル (PM0223) を参照してください。

図 10. クロックツリー



5.2.1 HSE クロック

高速外部クロック信号（HSE）は、次のどちらかのクロックソースから生成できます。

- HSE 外部クリスタル／セラミック発振子
- HSE ユーザ外部クロック

波形ひずみと発振開始時の安定化までの時間を少なくするために、発振子と負荷コンデンサはオシレータのピンのできるだけ近くに配置する必要があります。負荷コンデンサの値は、選択したオシレータに応じて調整する必要があります。

図 11. HSE/LSE クロックソース

クロックソース	ハードウェア構成
外部クロック	
クリスタル／セラミック発振子	

外部クリスタル／セラミック発振子 (HSE クリスタル)

4 から 48 MHz の外部オシレータには、メインクロックの周波数を非常に高い精度で生成できるという利点があります。

関連するハードウェア構成を図 11 に示します。詳細については、データシートの電気的特性のセクションを参照してください。

クロック制御レジスタ (RCC_CR) の HSERDY フラグは、HSE オシレータが安定しているかどうかを示します。起動時、このビットがハードウェアによってセットされるまで、クロックは出力されません。クロック割り込み有効レジスタ (RCC_CIER) で有効になっていれば、割り込みを生成することができます。

HSE クリスタルは、クロック制御レジスタ (RCC_CR) の HSEON ビットを使用してオン／オフできます。

外部ソース (HSE バイパス)

このモードでは、外部クロックソースが必要です。最大 48 MHz までの周波数を使用できます。このモードを選択するには、クロック制御レジスタ (RCC_CR) の HSEBYP および HSEON ビットをセットします。周波数 (データシートを参照) に応じて 40 ~ 60% までのデューティサイクルを持つ外部クロック信号 (矩形波、正弦波、または三角波) により、OSC_IN と OSC_OUT のピンを使用可能なデバイス上で、OSC_IN ピンを駆動する必要があります (図 11 を参照)。OSC_OUT ピンを GPIO として使用できます。

クロックがバイパスモードで設定された場合にイネーブル信号を供給するため、OSC_EN 出力を代替機能として選択できます。これにより、デバイスが低電力モードに移行したときに、外部クロックソースを停止することができます。

注： 使用可能なピンの詳細については、対応するデバイスデータシートのピン配置のセクションを参照してください。

消費電力を最小化するには、矩形波信号を使用することを推奨します。

5.2.2 HSI16 クロック

HSI16 クロック信号は、内部 16 MHz RC オシレータから生成されます。

HSI16 RC オシレータには、低コスト (外付部品なし) でクロックソースを供給できるという利点があります。また、HSE クリスタルオシレータよりも起動時間を短縮できます。ただし、較正を実施しても、水晶またはセラミック発振子などの周波数基準を使用したオシレータよりも精度は劣ります。

HSI16 から生成された HSI16SYS クロックは、STOP モード (STOP 0 または STOP 1) からのウェイクアップ後、システムクロックとして選択できます。セクション 5.3 : 低電力モードを参照してください。これは、HSE クリスタルオシレータに障害がある場合のバックアップクロックソース (補助クロック) としても使用できます。セクション 5.2.8 : クロックセキュリティシステム (CSS) を参照してください。

較正

RC オシレータの周波数は、製造工程でのばらつきのため、チップごとに異なります。このばらつきに対応するため、各デバイスは製造時に $T_A=25^{\circ}\text{C}$ で 1 % の精度を確保するように較正されています。

リセット後、工場較正値が内部クロックソース較正レジスタ (RCC_ICSCR) の HSICAL[7:0] ビットにロードされます。

アプリケーションの電圧または温度のばらつきが、RC オシレータの HSI16 周波数に影響を与えることがあります。これは、内部クロックソース較正レジスタ (RCC_ICSCR) の HSITRIM[6:0] ビットを使用してトリミングできます。

HSI16 の周波数変動の測定方法の詳細については、[セクション 5.2.15 : TIM14/TIM16/TIM17 での内部／外部クロックの測定](#)を参照してください。

クロック制御レジスタ (RCC_CR) の HSIRDY フラグは、HSI16 RC オシレータが安定しているかどうかを示します。起動時、このビットがハードウェアによってセットされるまで、HSI16 RC 出力クロックはリリースされません。

HSI16 RCオシレータは [クロック制御レジスタ \(RCC_CR\)](#) の HSION ビットを使用してオン／オフの切り替えができます。

HSI16 の信号は、HSE クリスタルオシレータに障害が起きた場合のバックアップソース (補助クロック) としても使用できます。[セクション 5.2.8 : 152 ページのクロックセキュリティシステム \(CSS\)](#)を参照してください。

5.2.3 PLL

内部 PLL は、3 つの独立したクロック出力を生成するために、入力時にフェッチされた HSI16 または HSE ベースのクロックの周波数を逡倍します。許容入力周波数範囲は 2.66~16 MHz です。1~8 にプログラム可能な分周比を持つ専用の分周器 PLLM により、周波数を有効な PLL 入力範囲に設定できます。[図 10 : クロックツリーおよびPLL 設定レジスタ \(RCC_PLLCFGR\)](#)を参照してください。

PLL 設定 (入力クロックおよび逡倍数の選択) は、PLL を有効にする前に実行する必要があります。PLL が有効になると、これらのパラメータは変更できません。

PLL 設定を変更するには、次の手順に従います。

1. [クロック制御レジスタ \(RCC_CR\)](#) で PLLON を 0 に設定して PLL を無効にします。
2. PLLRDY がクリアされるまで待ちます。PLL が完全に停止します。
3. 任意のパラメータを変更します。
4. PLLON を 1 にセットして PLL を再度有効にします。
5. [PLL 設定レジスタ \(RCC_PLLCFGR\)](#) で PLLPEN、PLLQEN、PLLREN を設定して対象の PLL 出力を有効にします。

[クロック割り込み有効レジスタ \(RCC_CIER\)](#) で有効になっていれば、PLL がレディ状態になると割り込みを生成することができます。

各 PLL 出力クロックのイネーブルビット (PLLPEN、PLLQEN、および PLLREN) は、PLL を停止せずにいつでも変更できます。PLLCLK がシステムクロックとして使用されている場合は、PLLREN をクリアできません。

5.2.4 LSE クロック

LSE クリスタルは、32.768 kHz のクリスタルまたはセラミック発振子です。時計／カレンダー、その他のタイミング機能のためのリアルタイムクロックペリフェラル (RTC) に、低電力ながら高精度のクロックソースを供給できるという利点があります。

LSE クリスタルは、[RTC ドメイン制御レジスタ \(RCC_BDCR\)](#) の LSEON ビットを使用してオン／オフの切り替えができます。安定性、短い起動時間、および低い電力消費のバランスを取るために、クリスタルオシレータの駆動能力は、[RTC ドメイン制御レジスタ \(RCC_BDCR\)](#) の LSEDRV[1:0] ビットによって、駆動中に変更できます。LSE 駆動は、LSE がオンの場合、より低い駆動能力 (LSEDRV=00) まで低下させることができます。ただし、一旦LSEDRVが選択されると、LSEON=1 の場合、駆動能力を上げられません。

RTC ドメイン制御レジスタ (RCC_BDCR) の LSE RDY フラグは、LSE クリスタルが安定しているかどうかを示します。起動時、このビットがハードウェアによってセットされるまで、LSE クリスタル出力クロック信号はリリースされません。クロック割り込み有効レジスタ (RCC_CIER) で有効になっていれば、割り込みを生成することができます。

外部ソース (LSE バイパス)

このモードでは、外部クロックソースが必要です。最大 1 MHz までの周波数を使用できます。このモードを選択するには、SLEEP/STOP モードにおける AHB ペリフェラルクロック有効レジスタ (RCC_AHBSMENR) の LSEBYP および LSEON ビットをセットします。50 % までのデューティサイクルを持つ外部クロック信号 (矩形波、正弦波、または三角波) で OSC_32_IN ピンを駆動する必要があり、その間、OSC_32_OUT ピンを GPIO として使用することができます。図 11 を参照してください。

5.2.5 LSI クロック

LSI RC は、独立型ウォッチドッグ (IWDG) および RTC の STOP モードおよび STANDBY モードでの動作を可能にする低電力のクロックソースとして動作します。クロック周波数は 32 kHz です。詳細については、データシートの電気的特性のセクションを参照してください。

LSI RC は、制御/ステータスレジスタ (RCC_CSR) の LSION ビットを使用してオン/オフの切り替えができます。

制御/ステータスレジスタ (RCC_CSR) の LSIRDY フラグは、LSI オシレータが安定しているかどうかを示します。起動時、このビットがハードウェアによってセットされるまで、クロックは出力されません。クロック割り込み有効レジスタ (RCC_CIER) で有効になっていれば、割り込みを生成することができます。

5.2.6 システムクロック (SYSCLK) の選択

システムクロック (SYSCLK) として次のクロックのいずれかを選択できます。

- LSI
- LSE
- HSI SYS
- HSE
- PLLRCLK

システムクロックの最大周波数は 64 MHz です。システムリセット時、HSI16 オシレータから生成された HSI SYS クロックがシステムクロックとして選択されます。クロックソースが直接、または PLL を経由してシステムクロックとして使用されているときに、このクロック信号を停止することはできません。

あるクロックソースから別のクロックソースへの切り替えは、切り替え後に使用するクロックソースの準備ができている場合 (起動遅延時間を経てクロックが安定している状態、または、PLL がロックされている状態) にのみ行われます。準備ができていないクロックソースが選択された場合は、クロックソースの準備ができたときに切り替えが行われます。内部クロックソース較正レジスタ (RCC_ICSCR) のステータスビットは、どのクロックの準備ができているか、およびどのクロックがシステムクロックとして使用されているかを示します。

5.2.7 クロックソースの周波数と電圧スケーリング

次の表に、製品電圧レンジに応じて異なるクロックソースの周波数を示します。

表 28. クロックソースの周波数

クロック	最大クロック周波数 (MHz)	
	レンジ1	レンジ2
HSI16	16	16
HSE	48	16
PLLCLK	122 ⁽¹⁾	40 ⁽²⁾
PLLQCLK	128 ⁽¹⁾	32 ⁽²⁾
PLLCLK	64 ⁽¹⁾	16 ⁽²⁾

1. 最大 VCO 周波数は 344 MHz です。

2. 最大 VCO 周波数は 128 MHz です。

5.2.8 クロックセキュリティシステム (CSS)

クロックセキュリティシステムはソフトウェアで有効にできます。この場合、HSE オシレータのスタートアップ遅延時間の後にクロック検出回路が有効になり、オシレータが停止すると検出回路も無効になります。

HSE クロックで障害が検出された場合：

- HSE オシレータは自動的に無効化されます。
- クロック障害イベントは、TIM1、TIM15、TIM16、および TIM17 タイマのブレーク入力に送信されます。
- CSSI (クロックセキュリティシステム割込み) が生成されます。

CSSI は、Cortex®-M0+ NMI (ノンマスカブル割込み) 例外ベクタにリンクされています。これにより、ソフトウェアは HSE クロック障害を認識して対応処理を行えるようになります。

注： CSS が有効で HSE クロックに障害が発生した場合、CSSI が発生し、NMI が自動的に生成されます。NMI は、CSS 割込みペンディングビットがクリアされない限り、無限に実行されます。そのため、NMI ISR では、**クロック割り込みクリアレジスタ (RCC_CICR)** の CSSC ビットを設定して CSSI をクリアする必要があります。

HSE が直接または間接的にシステムクロックとして選択され (SYSCLK には PLLCLK が選択され、PLL 入力として HSE が選択されている)、HSE クロックの障害が検出されている場合、システムクロックは自動的に HSI16 に切り替えられ、HSE オシレータは無効になります。障害発生時に HSE クロック (分周されているかいないかにかかわらず) がシステムクロックとして使用されている PLL および PLLCLK のクロック入力であった場合には、PLL も無効になります。

5.2.9 LSE クロックのクロックセキュリティシステム (LSECSS)

LSE のクロックセキュリティシステムは、**RTC ドメイン制御レジスタ (RCC_BDCR)** の LSECSSON ビットをセットすることによって有効にできます。このビットは、ハードウェアリセットまたは RTC ソフトウェアリセット、もしくは LSE クロック障害検出後にのみクリアできます。LSECSSON は、LSE と LSI を有効 (LSEON および LSION を有効化) かつレディ状態 (ハードウェアで LSRDY および LSIRDY フラグをセット) にし、RTCSEL で RTC クロックを選択した後で書き込む必要があります。

LSECSS は、VBAT を除くすべてのモードで動作します。システムリセット時（パワーオンリセットを除く）でも動作し続けます。LSE オシレータで障害が検出された場合、LSE クロックは RTC に供給されなくなりますが、レジスタは影響を受けません。

注： LSECSS が有効で LSE クロックに障害が発生した場合、LSECSSI が発生し、NMI が自動的に生成されます。NMI は、LSECSS 割込みペンディングビットがクリアされない限り、無限に実行されます。そのため、NMI ISR では、[クロック割り込みクリアレジスタ \(RCC_CICR\)](#) の LSECSSC ビットを設定して LSECSSI をクリアする必要があります。

LSE がシステムクロックとして選択されている場合で、LSE クロックの障害が検出されている場合、システムクロックは自動的に LSI に切り替えられます。低電力モードでは、LSE クロックの障害によりウェイクアップが生成されます。その後、割込みフラグは RCC レジスタ内でクリアする必要があります。

その場合、ソフトウェアは、LSECSSON ビットを無効化し、(LSEON をクリアして) 障害のある 32 kHz オシレータを停止して RTC クロックソースを変更 (RTCSEL でクロックなし、LSI、または HSE) するか、適切なアクションを行ってアプリケーションを保護する必要があります。

誤検出を回避するには、LSE オシレータの周波数を 30 kHz 以上にする必要があります。

5.2.10 ADC クロック

ADC クロックは、システムクロックまたは PLLPCLK 出力から生成されます。122 MHz まで設定でき、その後 ADC1_CCR レジスタを設定することでプリスケアラ値 1、2、4、6、8、10、12、16、32、64、128、または 256 で分周できます。これは、AHB クロックと非同期です。代わりに、ADC バスインタフェースの AHB クロックから ADC クロックを生成し、プログラム可能な係数 (1、2、または 4) で分周できます。プログラム可能な係数は、ADC1_CCR の CKMODE ビットフィールドを使用して設定されます。

プログラムされた係数が 1 の場合、AHB プリスケアラは 1 にセットする必要があります。

5.2.11 RTC クロック

RTCCLK クロックソースは HSE/32、LSE、または LSI クロックのいずれかです。これは、[RTC ドメイン制御レジスタ \(RCC_BDCR\)](#) の RTCSEL[1:0] ビットをプログラムすることで選択できます。この選択は、RTC ドメインをリセットしない限り変更できません。RTC を正常に動作させるには、PCLK 周波数が常に RTCCLK 周波数以上になるようにシステムを設定する必要があります。

LSE クロックは RTC ドメインに属しますが、HSE と LSI クロックはそうではありません。そのため、次のようになります。

- LSE が RTC クロックとして使用されている場合：
 - V_{DD} 供給がオフになった場合でも、 V_{BAT} の供給が保たれている限り、RTC は動作を続けます。
- LSI が RTC クロックとして使用されている場合：
 - V_{DD} 供給がオフになった場合、RTC の状態は保証されません。
- プリスケアラで分周された HSE クロックが RTC クロックとして使用されている場合：
 - V_{DD} 供給がオフになった場合や、内部電圧レギュレータがオフになった場合 (V_{CORE} ドメインからの電力供給が停止された場合)、RTC の状態は保証されません。

RTC クロックが LSE や LSI の場合、RTC は、システムリセット中でもクロック供給された状態、かつ機能的な状態のままです。

5.2.12 タイマクロック

タイマクロック TIMPCLK は、PCLK (APB で使用される) から次のように生成されます。

1. APB プリスケーラが 1 にセットされている場合、TIMPCLK 周波数は PCLK 周波数と等しくなります。
2. それ以外の場合、TIMPCLK 周波数は PCLK 周波数の 2 倍にセットされます。

TIM1 および TIM15 の場合は、PLLQCLK クロックを選択することもできます。この周波数は、128 MHz を超えないようにセットする必要があります。

5.2.13 ウォッチドッグクロック

独立型ウォッチドッグ (IWDG) がハードウェアのオプションまたはソフトウェアアクセスによって開始された場合、LSI オシレータは強制的にオンになり、オフにすることはできません。LSI オシレータの起動時の過渡期間が終わると、このクロックが IWDG に供給されます。

5.2.14 クロック信号出力

MCO

マイクロコントローラクロック出力 (MCO) 機能では、外部 MCO ピンにクロックを出力することができます。次のいずれかを MCO クロックとして選択できます。

- LSI
- LSE
- SYSCLK
- HSI16
- HSE
- PLLRCLK

選択は [クロック設定レジスタ \(RCC_CFGR\)](#) の MCOSEL[3:0] ビットによって制御されます。選択されたクロックは、[クロック設定レジスタ \(RCC_CFGR\)](#) の MCOPRE[2:0] フィールドでプログラム可能な分周比で分周できます。

LSCO

LSCO ピンにより、ロースピードクロックの出力を行うことができます。

- LSI
- LSE

選択は LSCOSEL によって制御され、[RTC ドメイン制御レジスタ \(RCC_BDCR\)](#) の LSCOEN で有効化されます。対応する GPIO ポートの設定レジスタは、オルタネート機能モードに設定されている必要があります。

この機能は、STOP 0、STOP 1、および STANDBY モードでも維持されます。

5.2.15 TIM14/TIM16/TIM17 での内部／外部クロックの測定

図 12、図 13、および図 14 に示すように、TIM14、TIM16、または TIM17 チャンネル 1 の入力キャプチャで、ボード上のすべてのクロックソースの周波数を間接的に測定することができます。


TIM14

TIM14_TISEL レジスタの TI1SEL[3:0] フィールドを設定することで、TIM14 の入力キャプチャのチャンネル 1 に選択されるクロックは、次のいずれかになります。

- GPIO (デバイスのデータシートのオルタネート機能配置表を参照)
- RTC クロック (RTCCLK)
- 32 分周された HSE クロック
- MCO (MCU クロック出力)

最後のオプションはクロック設定レジスタ (RCC_CFGR) の MCOSEL[3:0] フィールドによって制御されます。MCO ピンにはすべてのクロックソースを選択できます。

図 12. キャプチャモードにおける TIM14 を使用した周波数測定




TIM16

TIM16_TISEL レジスタの TI1SEL[3:0] フィールドを設定することで、TIM16 の入力キャプチャのチャンネル 1 に選択されるクロックは、次のいずれかになります。

- GPIO (デバイスのデータシートのオルタネート機能配置表を参照)
- LSI クロック
- LSE クロック
- RTC ウェイクアップ割込み信号

最後のオプションでは、RTC 割込みを有効にする必要があります。

図 13. キャプチャモードにおける TIM16 を使用した周波数測定




TIM17

TIM17_TISEL レジスタの TI1SEL[3:0] フィールドを設定することで、TIM17 の入力キャプチャのチャンネル 1 に選択されるクロックは、次のいずれかになります。

- GPIO (デバイスのデータシートのオルタネート機能配置表を参照)
- 32 分周された HSE
- MCO (MCU クロック出力)

最後のオプションはクロック設定レジスタ (RCC_CFGR) の MCOSEL[3:0] フィールドによって制御されます。MCO ピンにはすべてのクロックソースを選択できます。

図 14. キャプチャモードにおける TIM17 を使用した周波数測定



HSI16 オシレータの較正

TIM14、TIM15、および TIM17 では、LSE をチャンネル 1 の入力キャプチャに接続する主な目的は、システムクロックとして選択された HSI16 クロック (HSI16 から生成) を正確に測定できるようにすることです。LSE クロックの連続するエッジ間の HSI16 クロックパルスをカウントすることで (タイムリファレンス)、HSI16 (および HSI16) のクロック周期を測定できます。そのような測定により、LSE オシレータで使用する 32.768 kHz の水晶振動子 (通常は数十 ppm) とほぼ同じ精度で HSI16 オシレータの周波数を決定することができます。これにより、HSI16 オシレータをトリミングして、製造工程、温度、および/または電圧の変化によるターゲット周波数との偏差を補正できます。

HSI16 オシレータには、上記の目的のためにユーザがアクセスできる専用の較正ビットがあります。

この基本概念は、相対測定 (HSI16/LSE 比など) ができることにあり、そのため、測定精度は 2 つのクロックソース間の比に密接にかかわっています。比率を上げることで、測定精度は向上します。

タイムリファレンスとして使用される HSE クロック (32 分周) は、HSE オシレータから生成されており、HSI16 周波数の良好な測定精度を得るために 2 番目に推奨される方法です。これは、LSE クロックが存在しない場合に推奨します。

HSI16 オシレータの較正精度をさらに向上するには、次の方法のいずれか、またはいくつかを組み合わせ、周波数の測定精度を上げることをお勧めします。

- HSI16 周波数が HSI16 周波数と等しくなるよう、HSISYS 分周器を 1 にセットします。
- 複数の連続する測定結果を平均化します。
- タイマの入力キャプチャプリスケラを使用します (最大 8 周期ごとに 1 つのキャプチャ)。
- RTC に LSE クロックを使用し、タイムリファレンスとして RTC ウェイクアップ割込み信号を使用します。

最後の点により HSI16 クロックパルスのカウントのリファレンス周期が大幅に増加し、それによって 1 回の測定の精度が向上します。操作時には、RTC ウェイクアップ割込みを有効にする必要があります。

LSI オシレータの較正

LSI オシレータの較正には HSI16 オシレータの較正と同じ原理を使用します。LSI クロックには TIM16 チャネル 1 入力キャプチャを使用し、システムクロックソースとして HSE を選択する必要があります。これにより、TIM16 によってカウントされた LSI 信号の連続したエッジ間の HSE クロックパルス数は、LSI クロック周期を表します。

5.2.16 ペリフェラルクロック有効レジスタ

各ペリフェラルクロックは、RCC_AHBENR または RCC_APBENRx レジスタの対応するイネーブルビットによって有効にできます。

ペリフェラルクロックがアクティブでない場合、ペリフェラルレジスタの読み出し/書込みアクセスはサポートされません。

注意 : イネーブルビットには、グリッチのないペリフェラルのクロックを生成する同期メカニズムが含まれています。イネーブルビットがセットされてからクロックがアクティブになるまでに、2 クロックサイクルの遅延があり、ソフトウェアはこれを考慮する必要があります。

5.3 低電力モード

- DMA クロックを含む AHB および APB ペリフェラルクロックは、ソフトウェアで無効にできます。
- SLEEP モードおよび低電力 SLEEP モードでは CPU クロックを停止します。メモリインタフェースクロック (フラッシュメモリおよび SRAM インタフェース) は、ソフトウェアによって SLEEP モード中に停止できます。AHB - APB ブリッジのクロックは、SLEEP モード中にこれらに接続されたペリフェラルのクロックがすべて無効になった場合に、ハードウェアによって無効化されます。
- STOP モード (STOP 0 および STOP 1) では、V_{CORE} ドメインのすべてのクロックを停止し、PLL に加え、HSI16 および HSE オシレータを無効にします。

すべての USART1、USART2、LPUART1、および I2C1 ペリフェラルでは、MCU が STOP モードの場合でも、HSI16 オシレータを有効にすることができます (HSI16 が当該ペリフェラルのクロックソースとして選択されている場合)。

システムが STOP モードの場合、LPUART1、USART1、および USART2 ペリフェラルは、LSE オシレータのクロックでも動作することもできます。これは、LSE が当該ペリフェラルのクロックソースとして選択されている場合で、LSE オシレータが有効な場合 (LSEON をセット) に可能です。その場合、LSE オシレータはデバイスが STOP モードに移行してもアクティブのままです (これらのペリフェラルには LSE オシレータをオンにする機能はありません)。

- STANDBY および SHUTDOWN モードでは、 V_{CORE} ドメインのすべてのクロックを停止し、PLL に加え、HSI16 および HSE オシレータを無効にします。

CPU のディープスリープモードは、DBGMCU_CR レジスタに DBG_STOP または DBG_STANDBY ビットをセットすることで、デバッグのためにオーバーライドすることができます。

STOP 0 または STOP 1 モード終了時、システムクロックは自動的に HSI16 になります。

STANDBY および SHUTDOWN モード終了時、システムクロックは自動的に (HSI16 と等しい周波数を持つ) HSI16 になります。STANDBY および SHUTDOWN モードからのウェイクアップ時、ユーザトリミングは失われます。

フラッシュメモリプログラム操作が実行中の場合、フラッシュメモリインタフェースのアクセスが終了してから、STOP、STANDBY、および SHUTDOWN に移行します。APB ドメインにアクセス中の場合、APB アクセスが終了してから、STOP、STANDBY、および SHUTDOWN に移行します。

5.4 RCC レジスタ

5.4.1 クロック制御レジスタ (RCC_CR)

アドレスオフセット : 0x00

パワーオンリセット値 : 0x0000 0500

その他のリセットの種類 : 以前の値を保持する HSEBYP ビットを除き、パワーオンリセットと同じ

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	PLL RDY	PLLON	Res.	Res.	Res.	Res.	CSS ON	HSE BYP	HSE RDY	HSE ON
						r	rw					rs	rw	r	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	HSIDIV[2:0]			HSI RDY	HSI KERON	HSION	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
		rw	rw	rw	r	rw	rw								

ビット 31:26 予約済みであり、リセット値に保持する必要があります。

ビット 25 **PLL RDY** : PLL クロックレディフラグ

ハードウェアによってセットされ、PLL がロック状態であることを示します。

0 : PLL アンロック

1 : PLL ロック

ビット 24 **PLLON** : PLL イネーブル

PLL を有効にするために、ソフトウェアによってセット/クリアされます。

STOP、STANDBY、または SHUTDOWN モードに移行するときに、ハードウェアによってクリアされます。PLL クロックがシステムクロックとして使用されている場合、このビットをリセットできません。

0 : PLL オフ

1 : PLL オン

ビット 23:20 予約済みであり、リセット値に保持する必要があります。

ビット 19 **CSSON** : クロックセキュリティシステム有効化

クロックセキュリティシステムを有効にするために、ソフトウェアによってセットされます。CSSON がセットされているとき、HSE オシレータがレディになるとクロック検出回路がハードウェアによって有効にされ、HSE クロックの障害が検出された場合ハードウェアによって無効にされます。このビットはセット専用で、リセットによってクリアされます。

0 : クロックセキュリティシステムオフ (クロック検出回路オフ)

1 : クロックセキュリティシステムオン (HSE オシレータが安定していればクロック検出回路オン、そうでなければオフ)

ビット 18 **HSEBYP** : HSE クリスタルオシレータバイパス

外部クロックでオシレータをバイパスするために、ソフトウェアによってセット/クリアされます。デバイスで使用するには、HSEON ビットをセットして外部クロックを有効にする必要があります。HSEBYP ビットは、HSE オシレータが無効のときのみ、書込みができます。

0 : HSE クリスタルオシレータはバイパスされません。

1 : HSE クリスタルオシレータが外部クロックによってバイパスされます。

ビット 17 **HSERDY** : HSE クロックレディフラグ

HSE オシレータが安定していることを示すために、ハードウェアによってセットされます。

0 : HSE オシレータはレディ状態ではありません。

1 : HSE オシレータはレディ状態です。

注 : HSEON ビットがクリアされると、HSERDY は、HSE クロックの 6 サイクル後にローになります。

ビット 16 HSEON : HSE クロック有効化

ソフトウェアでセット／クリアされます。

STOP、STANDBY、または SHUTDOWN モードに入るときに、HSE オシレータを停止するためにハードウェアによってクリアされます。HSE オシレータが直接的または間接的にシステムクロックとして使用されている場合は、このビットをリセットできません。

0 : HSE オシレータオフ

1 : HSE オシレータオン

ビット 15:14 予約済みであり、リセット値に保持する必要があります。

ビット 13:11 HSIDIV[2:0] : HSI16 クロックの分周比

ソフトウェアによって制御されるこのビットフィールドは、HSI16 クロック分周器の分周比をセットして HSISYS クロックを生成します。

000 : 1

001 : 2

010 : 4

011 : 8

100 : 16

101 : 32

110 : 64

111 : 128

ビット 10 HSIRDY : HSI16 クロックレディフラグ

HSI16 オシレータが安定していることを示すために、ハードウェアによってセットされます。このビットは HSION をセットし、ソフトウェアによって HSI16 が有効になった場合のみセットされます。

0 : HSI16 オシレータはレディ状態ではありません。

1 : HSI16 オシレータはレディ状態です。

注 : HSION ビットがクリアされると、HSIRDY は、HSI16 クロックの 6 サイクル後にローになります。

ビット 9 HSIKERON : HSI16 はペリフェラルカーネルに対して常に有効になります。

STOP モードでも HSI16 を強制的にオンにするために、ソフトウェアによってセット／クリアされます。HSI16 は、HSI16 をカーネルクロックとして設定された USART1、USART2、CEC、および I2C1 ペリフェラルに対してのみ供給を行うことができます。STOP モードで HSI16 をオンのままにしておくと、HSI16 起動時間による通信速度の低下を回避できます。このビットは、HSION の値への影響はありません。

0 : HSI16 オシレータへの影響はありません。

1 : HSI 16 オシレータは、強制的にオンになります (STOP モードの場合も含む)。

ビット 8 HSION : HSI16 クロック有効化

ソフトウェアでセット／クリアされます。

STOP、STANDBY、または SHUTDOWN モードに入るときに、HSI16 オシレータを停止するためにハードウェアによってクリアされます。

HSI16 オシレータは、直接または間接的にシステムクロックとして使用されている場合、ハードウェアによって強制的にオンのまま保持されます (STOP、STANDBY、または SHUTDOWN モードを終了する場合や、システムクロックとして使用されている HSE オシレータに障害が発生した場合も同様)。

0 : HSI16 オシレータオフ

1 : HSI16 オシレータオン

ビット 7:0 予約済みであり、リセット値に保持する必要があります。

5.4.2 内部クロックソース較正レジスタ (RCC_ICSCR)

アドレスオフセット : 0x04

リセット値 : 0x0000 40XX (X は出荷時にプログラムされます)。

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	HSITRIM[6:0]							HSICAL[7:0]							
	rw	rw	rw	rw	rw	rw	rw	r	r	r	r	r	r	r	r

ビット 31:15 予約済みであり、リセット値に保持する必要があります。

ビット 14:8 **HSITRIM[6:0]** : HSI16 クロックトリミング

これらのビットにより、ユーザプログラミング可能なトリミング値が使用でき、この値は HSICAL[7:0] ビットに加算されます。HSI16 クロックの周波数に影響する電圧や温度の変化に対応できるようにプログラミングできます。

デフォルト値は 64 で、HSICAL 値に追加すると、HSI16 を 16 MHz ± 1 % にトリミングします。

ビット 7:0 **HSICAL[7:0]** : HSI16 クロック較正

これらのビットは起動時に、出荷時にプログラムされた HSI16 較正トリミング値で初期化されます。HSITRIM が書き込まれると、HSICAL が HSITRIM と出荷時トリミング値の合計で更新されます。

5.4.3 クロック設定レジスタ (RCC_CFGR)

アドレスオフセット : 0x08

リセット値 : 0x0000 0000

アクセス : 0 ≤ ウェイトステート ≤ 2、ワード、ハーフワード、およびバイトアクセス

クロックソースの切り替え中にアクセスが発生した場合に限り、1 または 2 ウェイトステートが挿入されます。

APB または AHB プリスケアラ値の更新中にアクセスが発生した場合、0~15 のウェイトステートが挿入されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	MCOPRE[2:0]			Res.	MCOSEL[2:0]			Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	rw	rw	rw		rw	rw	rw								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	PPRE[2:0]			HPRE[3:0]				Res.	Res.	SWS[2:0]			SW[2:0]		
	rw	rw	rw	rw	rw	rw	rw			r	r	r	rw	rw	rw

ビット 31 予約済みであり、リセット値に保持する必要があります。

ビット 30:28 **MCOPRE[2:0]** : マイクロコントローラクロック出力プリスケアラ

このビットフィールドはソフトウェアで制御されます。MCO 出力に送信されたクロックの分周比を次のようにセットします。

000 : 1

001 : 2

010 : 4

011 : 8

100 : 16

101 : 32

110 : 64

111 : 128

MCO 出力を有効にする前に、このフィールドをセットすることを強く推奨します。

ビット 27 予約済みであり、リセット値に保持する必要があります。

ビット 26:24 **MCOSSEL[2:0]** : マイクロコントローラクロック出力

このビットフィールドはソフトウェアで制御されます。MCO 出力のクロックセレクトを次のようにセットします。

000 : クロックなし、MCO 出力無効

001 : SYSCLK

010 : 予約済み

011 : HSI16

100 : HSE

101 : PLLRCLK

110 : LSI

111 : LSE

注 : このクロック出力では、起動時または MCO クロックソースの切り替え時に、切り捨てのサイクルがある場合があります。

ビット 23:15 予約済みであり、リセット値に保持する必要があります。

ビット 14:12 **PPRE[2:0]** : APB プリスケアラ

このビットフィールドはソフトウェアで制御されます。PCLK クロックを生成するには、次のように HCLK クロックの分周比をセットします。

0xx : 1

100 : 2

101 : 4

110 : 8

111 : 16

ビット 11:8 **HPRE[3:0]** : AHB プリスケアラ

このビットフィールドはソフトウェアで制御されます。HCLK クロックを生成するには、次のように SYSCLK クロックの分周比をセットします。

0xxx : 1
1000 : 2
1001 : 4
1010 : 8
1011 : 16
1100 : 64
1101 : 128
1110 : 256
1111 : 512

注意： デバイスの電圧レンジに応じて、ソフトウェアではこれらのビットを正しく設定し、システム周波数が最大許容周波数を超えないようにします（詳細については、[セクション 4.1.4: ダイナミック電圧スケーリングの管理](#)を参照）。これらのビットの書き込み動作後、電圧レンジを下げる前に、このレジスタを読み出して新しい値が正しく反映されていることを確認する必要があります。

ビット 7:6 予約済みであり、リセット値に保持する必要があります。

ビット 5:3 **SWS[2:0]** : システムクロックスイッチステータス

このビットフィールドは、システムクロックとして使用されているクロックソースを示すために、ハードウェアによって制御されます。

000 : HSI
001 : HSE
010 : PLLRCLK
011 : LSI
100 : LSE
その他 : 予約済み

ビット 2:0 **SW[2:0]** : システムクロックスイッチ

このビットフィールドはソフトウェアとハードウェアで制御されます。このビットフィールドは、次のように SYSCLK のクロックを選択します。

000 : HSI
001 : HSE
010 : PLLRCLK
011 : LSI
100 : LSE
その他 : 予約済み

設定は、MCU が STOP、STANDBY、または SHUTDOWN モードを終了したとき、または設定が 001（HSE を選択）で、HSE オシレータの障害が検出されたときに、ハードウェアによって強制的に 000（HSI を選択）になります。

5.4.4 PLL 設定レジスタ (RCC_PLLCFGR)

アドレスオフセット : 0x0C

リセット値 : 0x0000 1000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

このレジスタは、次の式に従って PLL クロック出力を設定するために使用します。

- $f_{VCO} = f_{PLLIN} \times (N / M)$
- $f_{PLL P} = f_{VCO} / P$
- $f_{PLL Q} = f_{VCO} / Q$
- $f_{PLL R} = f_{VCO} / R$

ここで、 f_{PLLIN} は PLL 入力クロック周波数、 f_{VCO} は PLL VCO 周波数、P、Q、R は f_{VCO} 分周比です。 $f_{PLL P}$ 、 $f_{PLL Q}$ 、 $f_{PLL R}$ は、それぞれ PLLCLK、PLLQCLK、PLLCLK PLL クロック出力のクロック周波数です。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PLLQ[2:0]			PLL REN	PLLQ[2:0]			PLL QEN	Res.	Res.	PLL P[4:0]				PLL PEN	
rw	rw	rw	rw	rw	rw	rw	rw			rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	PLLN[7:0]							Res.	PLLM[2:0]			Res.	Res.	PLLSRC[1:0]	
	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw			rw	rw

ビット 31:29 **PLLQ[2:0]** : PLLCLK クロック出力のための PLL VCO 分周比 R

このビットフィールドはソフトウェアで制御されます。PLL VCO 分周比 R を次のようにセットします。

000 : 予約済み
001 : 2
010 : 3
011 : 4
100 : 5
101 : 6
110 : 7
111 : 8

これらのビットフィールドに書き込めるのは、PLL が無効なときだけです。

PLLCLK クロックは、システムクロックとして選択できます。

注意 : ソフトウェアは、このクロックで 64 MHz を超えないように、このビットフィールドをセットする必要があります。

ビット 28 **PLLREN** : PLLCLK クロック出力有効化

このビットは、PLL の PLLCLK クロック出力を有効／無効にするために、ソフトウェアによって制御されます。

0 : 無効化
1 : 有効化

PLL の PLLCLK 出力がシステムクロックとして選択されている場合は、このビットに書き込みません。PLLCLK クロック出力を使用しない場合は、無効にすると節電できます。

ビット 27:25 **PLLQ[2:0]** : PLLQCLK クロック出力のための PLL VCO 分周比 Q

このビットフィールドはソフトウェアで制御されます。PLL VCO 分周比 Q を次のようにセットします。

000 : 予約済み

001 : 2

010 : 3

011 : 4

100 : 5

101 : 6

110 : 7

111 : 8

これらのビットフィールドに書き込めるのは、PLL が無効なときだけです。

注意： ソフトウェアは、このクロックで 128 MHz を超えないように、このビットフィールドをセットする必要があります。

ビット 24 **PLLQEN** : PLLQCLK クロック出力有効化

このビットは、PLL の PLLQCLK クロック出力を有効／無効にするために、ソフトウェアによって制御されます。

0 : 無効化

1 : 有効化

PLLQCLK クロック出力を使用しない場合は、無効にすると節電できます。

ビット 23:22 予約済みであり、リセット値に保持する必要があります。

ビット 21:17 **PLL P[4:0]** : PLLPCLK クロック出力のための PLL VCO 分周比 P

このビットフィールドはソフトウェアで制御されます。PLL VCO 分周比 P を次のようにセットします。

00000 : 予約済み

00001 : 2

...

11111 : 32

これらのビットフィールドに書き込めるのは、PLL が無効なときだけです。

注意： ソフトウェアは、このクロックで 122 MHz を超えないように、このビットフィールドをセットする必要があります。

ビット 16 **PLL P[EN]** : PLLPCLK クロック出力有効化

このビットは、PLL の PLLPCLK クロック出力を有効／無効にするために、ソフトウェアによって制御されます。

0 : 無効化

1 : 有効化

PLLPCLK クロック出力を使用しない場合は、無効にすると節電できます。

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14:8 PLLN[6:0] : PLL 周波数の通倍数 N

このビットは、 f_{VCO} フィードバック分周器の分周比 (PLL 通倍数を決定) をセットするために、ソフトウェアによって次のように制御されます。

0000000 : 無効

0000001 : 予約済み

...

0000111 : 予約済み

0001000 : 8

0001001 : 9

...

1010101 : 85

1010110 : 86

1010111 : 予約済み

...

1111111 : 予約済み

これらのビットフィールドに書き込めるのは、PLL が無効なときだけです。

注意： これらのビットは、VCO 出力周波数が 64~344 MHz の間になるように、ソフトウェアで設定する必要があります。

ビット 7 予約済みであり、リセット値に保持する必要があります。

ビット 6:4 PLLM : PLL 入力クロック分周器の分周比 M

このビットは、PLL 入力クロックを実際のフェーズロックループの前で分周するために、ソフトウェアによって次のように制御されます。

000 : 1

001 : 2

010 : 3

011 : 4

100 : 5

101 : 6

110 : 7

111 : 8

これらのビットフィールドに書き込めるのは、PLL が無効なときだけです。

注意： これらのビットは、 $1/M$ 分周器の後で PLL 入力周波数が 4~16 MHz の間になるように、ソフトウェアで設定する必要があります。

ビット 3:2 予約済みであり、リセット値に保持する必要があります。

ビット 1:0 PLLSRC : PLL 入力クロックソース

このビットは、PLL クロックソースを選択するために、ソフトウェアによって次のように制御されます。

00 : クロックなし。

01 : 予約済み

10 : HSI16

11 : HSE

これらのビットフィールドに書き込めるのは、PLL が無効なときだけです。

PLL を使用しない場合は、00 を選択すると節電できます。

5.4.5 クロック割り込み有効レジスタ (RCC_CIER)

アドレスオフセット : 0x18

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PLL RDYIE	HSE RDYIE	HSI RDYIE	Res.	LSE RDYIE	LSI RDYIE
										rw	rw	rw		rw	rw

ビット 31:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **PLL RDYIE** : PLL レディ割り込み有効化

PLL ロックによって発生する割り込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 4 **HSE RDYIE** : HSE レディ割り込み有効化

HSE オシレータの安定化によって発生する割り込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 3 **HSI RDYIE** : HSI16 レディ割り込み有効化

HSI16 オシレータの安定化によって発生する割り込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **LSE RDYIE** : LSE レディ割り込み有効化

LSE オシレータの安定化によって発生する割り込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 0 **LSI RDYIE** : LSI レディ割り込み有効化

LSI オシレータの安定化によって発生する割り込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : 無効化

1 : 有効化

5.4.6 クロック割込みフラグレジスタ (RCC_CIFR)

アドレスオフセット : 0x1C

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	LSE CSSF	CSSF	Res.	Res.	PLL RDYF	HSE RDYF	HSI RDYF	Res.	LSE RDYF	LSI RDYF
						r	r			r	r	r		r	r

ビット 31:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **LSECSSF** : LSE クロックセキュリティシステム割込みフラグ

LSE オシレータで障害が検出されたときに、ハードウェアによってセットされます。

LSECSSF ビットをセットすることで、ソフトウェアによってクリアされます。

0 : LSE クロック障害によるクロックセキュリティ割り込みは発生していません。

1 : LSE クロック障害によってクロックセキュリティ割り込みが発生しました。

ビット 8 **CSSF** : HSE クロックセキュリティシステム割込みフラグ

HSE オシレータで障害が検出されたときに、ハードウェアによってセットされます。

CSSF ビットをセットすることによって、ソフトウェアによってクリアされます。

0 : HSE クロック障害によるクロックセキュリティ割り込みは発生していません。

1 : HSE クロック障害によってクロックセキュリティ割り込みが発生しました。

ビット 7:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **PLLRDYF** : PLL レディ割り込みフラグ

PLL がロックされ、PLLRDYF がセットされているときに、ハードウェアによってセットされます。

PLLRDYF ビットをセットすることによって、ソフトウェアによってクリアされます。

0 : PLL ロックによるクロックレディ割り込みは発生していません。

1 : PLL ロックによるクロックレディ割り込みが発生しました。

ビット 4 **HSERDYF** : HSE レディ割り込みフラグ

HSE クロックが安定し、HSERDYF がセットされているときに、ハードウェアによってセットされます。

HSERDYF ビットをセットすることによって、ソフトウェアによってクリアされます。

0 : HSE オシレータによるクロックレディ割り込みは発生していません。

1 : HSE オシレータによるクロックレディ割り込みが発生しました。

ビット 3 **HSIRDYF** : HSI16 レディ割り込みフラグ

HSI16 クロックが安定し、HSION ([クロック制御レジスタ \(RCC_CR\)](#) を参照) の設定に応じて HSIRDYF がセットされたときに、ハードウェアによってセットされます。HSION がセットされず、ただしクロックリクエストを通じてペリフェラルによって HSI16 オシレータが有効化された場合、このビットはセットされず、割り込みも生成されません。

HSIRDYF ビットをセットすることによって、ソフトウェアによってクリアされます。

0 : HSI16 オシレータによるクロックレディ割り込みは発生していません。

1 : HSI16 オシレータによるクロックレディ割り込みが発生しました。

ビット 2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **LSERDYF** : LSE レディ割込みフラグ

LSE クロックが安定し、LSERDYDIE がセットされているときに、ハードウェアによってセットされます。

LSERDYC ビットをセットすることによって、ソフトウェアによってクリアされます。

0 : LSE オシレータによるクロックレディ割込みは発生していません。

1 : LSE オシレータによるクロックレディ割込みが発生しました。

ビット 0 **LSIRDYF** : LSI レディ割込みフラグ

LSI クロックが安定し、LSIRDYDIE がセットされているときに、ハードウェアによってセットされます。

LSIRDYC ビットをセットすることによって、ソフトウェアによってクリアされます。

0 : LSI オシレータによるクロックレディ割込みは発生していません。

1 : LSI オシレータによるクロックレディ割込みが発生しました。

5.4.7 クロック割り込みクリアレジスタ (RCC_CICR)

アドレスオフセット : 0x20

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	LSE CSSC	CSSC	Res.	Res.	PLL RDYC	HSE RDYC	HSI RDYC	Res.	LSE RDYC	LSI RDYC
						w	w			w	w	w		w	w

ビット 31:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **LSECSSC** : LSE クロックセキュリティシステム割り込みクリア

このビットは、LSECSSF フラグをクリアするために、ソフトウェアによってセットされます。

0 : 影響なし。

1 : LSECSSF フラグをクリアします。

ビット 8 **CSSC** : クロックセキュリティシステム割り込みクリア

このビットは、HSECSSF フラグをクリアするために、ソフトウェアによってセットされます。

0 : 影響なし。

1 : CSSF フラグをクリアします。

ビット 7:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **PLLRDYC** : PLL レディ割り込みクリア

このビットは、PLLRDYF フラグをクリアするために、ソフトウェアによってセットされます。

0 : 影響なし。

1 : PLLRDYF フラグをクリアします。

ビット 4 **HSERDYC** : HSE レディ割り込みクリア

このビットは、HSERDYF フラグをクリアするために、ソフトウェアによってセットされます。

0 : 影響なし。

1 : HSERDYF フラグをクリアします。

ビット 3 **HSIRDYF** : HSI16 レディ割り込みクリア

このビットは、HSIRDYF フラグをクリアするために、ソフトウェアによってセットされます。

0 : 影響なし。

1 : HSIRDYF フラグをクリアします。

ビット 2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **LSERDYF** : LSE レディ割り込みクリア

このビットは、LSERDYF フラグをクリアするために、ソフトウェアによってセットされます。

0 : 影響なし。

1 : LSERDYF フラグをクリアします。

ビット 0 **LSIRDYF** : LSI レディ割り込みクリア

このビットは、LSIRDYF フラグをクリアするために、ソフトウェアによってセットされます。

0 : 影響なし。

1 : LSIRDYF フラグをクリアします。

5.4.8 I/O ポートリセットレジスタ（RCC_IOPRSTR）

アドレス : 0x24

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	GPIOF RST	Res.	GPIOD RST	GPIOC RST	GPIOB RST	GPIOA RST
										rw		rw	rw	rw	rw

ビット 31:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **GPIOFRST** : I/O ポート F リセット

このビットは、ソフトウェアによってセット／クリアされます。

0 : 影響なし。

1 : I/O ポート F をリセットします。

ビット 4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **GPIODRST** : I/O ポート D リセット

このビットは、ソフトウェアによってセット／クリアされます。

0 : 影響なし。

1 : I/O ポート D をリセットします。

ビット 2 **GPIOCRST** : I/O ポート C リセット

このビットは、ソフトウェアによってセット/クリアされます。

0 : 影響なし。

1 : I/O ポート C をリセットします。

ビット 1 **GPIOBRST** : I/O ポート B リセット

このビットは、ソフトウェアによってセット/クリアされます。

0 : 影響なし。

1 : I/O ポート B をリセットします。

ビット 0 **GPIOARST** : I/O ポート A リセット

このビットは、ソフトウェアによってセット/クリアされます。

0 : 影響なし。

1 : I/O ポート A をリセットします。

5.4.9 AHB ペリフェラルリセットレジスタ (RCC_AHBRSTR)

アドレスオフセット : 0x28

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RNG RST ⁽¹⁾	Res.	AES RST ⁽¹⁾
													rw		rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	CRC RST	Res.	Res.	Res.	FLASH RST	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMARS T
			rw				rw								rw

1. STM32G08xxx デバイスでのみ使用できます。

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **RNGRST** : 乱数発生回路リセット

ソフトウェアでセット/クリアされます。

0 : 影響なし。

1 : RNG をリセットします。

ビット 17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **AESRST** : AES ハードウェアアクセラレータリセット

ソフトウェアでセット/クリアされます。

0 : 影響なし。

1 : AES をリセットします。

ビット 15:13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **CRCRST** : CRC リセット

ソフトウェアでセット/クリアされます。

0 : 影響なし。

1 : CRC をリセットします。

ビット 11:9 予約済みであり、リセット値に保持する必要があります。

ビット 8 **FLASHRST** : フラッシュメモリインタフェースリセット
 ソフトウェアでセット／クリアされます。
 0 : 影響なし。
 1 : フラッシュメモリインタフェースをリセットします。
 このビットは、フラッシュメモリがパワーダウンモードの場合にのみ有効になります。

ビット 7:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **DMARST** : DMA リセット
 ソフトウェアでセット／クリアされます。
 0 : 影響なし。
 1 : DMA をリセットします。

5.4.10 APB ペリフェラルリセットレジスタ 1 (RCC_APBSTR1)

アドレスオフセット : 0x2C

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LPTIM1RST	LPTIM2RST	DAC1RST	PWR RST	DBG RST	UCPD2RST	UCPD1RST	CEC RST	Res.	I2C2RST	I2C1RST	LP UART1RST	USART4RST	USART3RST	USART2RST	Res.
rw	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	SPI2RST	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM7RST	TIM6RST	Res.	Res.	TIM3RST	TIM2RST
	rw									rw	rw			rw	rw

ビット 31 **LPTIM1RST** : 低電力タイマ 1 リセット
 ソフトウェアでセット／クリアされます。
 0 : 影響なし。
 1 : LPTIM1 をリセットします。

ビット 30 **LPTIM2RST** : 低電力タイマ 2 リセット
 ソフトウェアでセット／クリアされます。
 0 : 影響なし。
 1 : LPTIM2 をリセットします。

ビット 29 **DAC1RST** : DAC1 インタフェースリセット
 ソフトウェアでセット／クリアされます。
 0 : 影響なし。
 1 : DAC1 インタフェースをリセットします。

ビット 28 **PWR RST** : 電源インタフェースリセット
 ソフトウェアでセット／クリアされます。
 0 : 影響なし。
 1 : PWR をリセットします。

ビット 27 **DBG RST** : デバッグサポートリセット
 ソフトウェアでセット／クリアされます。
 0 : 影響なし。
 1 : DBG をリセットします。

- ビット 26 **UCPD2RST** : UCPD2 リセット
ソフトウェアでセット／クリアされます。
0 : 影響なし。
1 : UCPD2 をリセットします。
- ビット 25 **UCPD1RST** : UCPD1 リセット
ソフトウェアでセット／クリアされます。
0 : 影響なし。
1 : UCPD1 をリセットします。
- ビット 24 **CECRST** : HDMI CEC リセット
ソフトウェアでセット／クリアされます。
0 : 影響なし。
1 : HDMI CEC をリセットします。
- ビット 23 予約済みであり、リセット値に保持する必要があります。
- ビット 22 **I2C2RST** : I2C2 リセット
ソフトウェアでセット／クリアされます。
0 : 影響なし。
1 : I2C2 をリセットします。
- ビット 21 **I2C1RST** : I2C1 リセット
ソフトウェアでセット／クリアされます。
0 : 影響なし。
1 : I2C1 をリセットします。
- ビット 20 **LPUART1RST** : LPUART1 リセット
ソフトウェアでセット／クリアされます。
0 : 影響なし。
1 : LPUART1 をリセットします。
- ビット 19 **USART4RST** : USART4 リセット
ソフトウェアでセット／クリアされます。
0 : 影響なし。
1 : USART4 をリセットします。
- ビット 18 **USART3RST** : USART3 リセット
ソフトウェアでセット／クリアされます。
0 : 影響なし。
1 : USART3 をリセットします。
- ビット 17 **USART2RST** : USART2 リセット
ソフトウェアでセット／クリアされます。
0 : 影響なし。
1 : USART2 をリセットします。
- ビット 16:15 予約済みであり、リセット値に保持する必要があります。
- ビット 14 **SPI2RST** : SPI2 リセット
ソフトウェアでセット／クリアされます。
0 : 影響なし。
1 : SPI2 をリセットします。
- ビット 13:6 予約済みであり、リセット値に保持する必要があります。
- ビット 5 **TIM7RST** : TIM7 タイマリセット
ソフトウェアでセット／クリアされます。
0 : 影響なし。
1 : TIM7 をリセットします。

ビット 4 **TIM6RST** : TIM6 タイマリセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : TIM6 をリセットします。

ビット 3:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **TIM3RST** : TIM3 タイマリセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : TIM3 をリセットします。

ビット 0 **TIM2RST** : TIM2 タイマリセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : TIM2 をリセットします。

5.4.11 APB ペリフェラルリセットレジスタ 2 (RCC_APBSTR2)

アドレスオフセット : 0x30

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADC RST	Res.	TIM17 RST	TIM16 RST	TIM15R ST
											rw		rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIM14 RST	USART1 RST	Res.	SPI1 RST	TIM1 RST	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SYS CFG RST
rw	rw		rw	rw											rw

ビット 31:21 予約済みであり、リセット値に保持する必要があります。

ビット 20 **ADCRST** : ADC リセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : ADC リセット

ビット 19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **TIM17RST** : TIM16 タイマリセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : TIM17 タイマをリセットします。

ビット 17 **TIM16RST** : TIM16 タイマリセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : TIM16 タイマをリセットします。

ビット 16 **TIM15RST** : TIM15 タイマリセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : TIM15 タイマをリセットします。

ビット 15 **TIM14RST** : TIM14 タイマリセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : TIM14 タイマをリセットします。

ビット 14 **USART1RST** : USART1 リセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : USART1 をリセットします。

ビット 13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **SPI1RST** : SPI1 リセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : SPI1 をリセットします。

ビット 11 **TIM1RST** : TIM1 タイマリセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : TIM1 タイマをリセットします。

ビット 10:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **SYSCFGRST** : SYSCFG、COMP、および VREFBUF リセット

ソフトウェアでセット／クリアされます。

0 : 影響なし。

1 : SYSCFG + COMP + VREFBUF をリセットします。

5.4.12 I/O ポートクロック有効レジスタ (RCC_IOPENR)

アドレス : 0x34

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	GPIOF EN	Res.	GPIOD EN	GPIOC EN	GPIOB EN	GPIOA EN
										rw		rw	rw	rw	rw

ビット 31:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **GPIOFEN** : I/O ポート F クロック有効化

このビットは、ソフトウェアによってセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **GPIODEN** : I/O ポート D クロック有効化

このビットは、ソフトウェアによってセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 2 **GPIOCEN** : I/O ポート C クロック有効化

このビットは、ソフトウェアによってセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 1 **GPIOBEN** : I/O ポート B クロック有効化

このビットは、ソフトウェアによってセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 0 **GPIOAEN** : I/O ポート A クロック有効化

このビットは、ソフトウェアによってセット／クリアされます。

0 : 無効化

1 : 有効化

5.4.13 AHB ペリフェラルクロック有効レジスタ (RCC_AHBENR)

アドレスオフセット : 0x38

リセット値 : 0x00000 0100

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RNG EN ⁽¹⁾	Res.	AES EN ⁽¹⁾
													rw		rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	CRC EN	Res.	Res.	Res.	FLASH EN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMA EN
			rw				rw								rw

1. STM32G08xxx デバイスでのみ使用できます。

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **RNGEN** : 乱数発生回路クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **AESEN** : AES ハードウェアアクセラレータ

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 15:13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **CRCEN** : CRC クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 11:9 予約済みであり、リセット値に保持する必要があります。

ビット 8 **FLASHEN** : フラッシュメモリインタフェースクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

このビットは、フラッシュメモリがパワーダウンモードの場合にのみ有効になります。

ビット 7:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **DMAEN** : DMA クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

5.4.14 APB ペリフェラルクロック有効レジスタ 1 (RCC_APBENR1)

アドレスオフセット : 0x3C

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LPTIM1EN	LPTIM2EN	DAC1EN	PWREN	DBGEN	UCPD2EN	UCPD1EN	CECEN	Res.	I2C2EN	I2C1EN	LP UART1EN	USART4EN	USART3EN	USART2EN	Res.
rw	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	SPI2EN	Res.	Res.	VWDGEN	RTC APBEN	Res.	Res.	Res.	Res.	TIM7EN	TIM6EN	Res.	Res.	TIM3EN	TIM2EN
	rw			rw	rw					rw	rw			rw	rw

ビット 31 **LPTIM1EN** : LPTIM1 クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 30 **LPTIM2EN** : LPTIM2 クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 29 **DAC1EN** : DAC1 インタフェースクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 28 **PWREN** : 電源インタフェースクロック有効

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 27 **DBGEN** : デバッグサポートクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

- ビット 26 **UCPD2EN** : UCPD2 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 25 **UCPD1EN** : UCPD1 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 24 **CECEN** : HDMI CEC クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 23 予約済みであり、リセット値に保持する必要があります。
- ビット 22 **I2C2EN** : I2C2 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 21 **I2C1EN** : I2C1 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 20 **LPUART1EN** : LPUART1 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 19 **USART4EN** : USART4 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 18 **USART3EN** : USART3 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 17 **USART2EN** : USART2 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 16:15 予約済みであり、リセット値に保持する必要があります。
- ビット 14 **SPI2EN** : SPI2 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 13:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **WWDGEN** : WWDG クロック有効化

ウィンドウ型ウォッチドッグクロックを有効にするために、ソフトウェアによってセットされます。
ハードウェアのシステムリセットによってクリアされます。

0 : 無効化

1 : 有効化

このビットは、WWDG_SW オプションビットが 0 のときは、ハードウェアでもセットできます。

ビット 10 **RTCAPBEN** : RTC APB クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 9:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **TIM7EN** : TIM7 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 4 **TIM6EN** : TIM6 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 3:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **TIM3EN** : TIM3 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 0 **TIM2EN** : TIM2 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

5.4.15 APB ペリフェラルクロック有効レジスタ 2 (RCC_APBENR2)

アドレスオフセット : 0x40

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADC EN	Res.	TIM17 EN	TIM16 EN	TIM15 EN
											rw		rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIM14 EN	USART1 EN	Res.	SPI1 EN	TIM1 EN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SYS CFG EN
rw	rw		rw	rw											rw

ビット 31:21 予約済みであり、リセット値に保持する必要があります。

ビット 20 **ADCEN** : ADC クロック有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **TIM17EN** : TIM16 タイマクロック有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 17 **TIM16EN** : TIM16 タイマクロック有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 16 **TIM15EN** : TIM15 タイマクロック有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 15 **TIM14EN** : TIM14 タイマクロック有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 14 **USART1EN** : USART1 クロック有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **SPI1EN** : SPI1 クロック有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 11 **TIM1EN** : TIM1 タイマクロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化

ビット 10:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **SYSCFGEN** : SYSCFG、COMP、および VREFBUF クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化

5.4.16 SLEEP モードにおける I/O ポートクロック有効レジスタ (RCC_IOPSMENR)

アドレス : 0x44

リセット値 : 0x0000 002F

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	GPIOF SMEN	Res.	GPIOD SMEN	GPIOC SMEN	GPIOB SMEN	GPIOA SMEN
										rw		rw	rw	rw	rw

ビット 31:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **GPIOF SMEN** : SLEEP モード時 I/O ポート F クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化

ビット 4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **GPIOD SMEN** : SLEEP モード時 I/O ポート D クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化

ビット 2 **GPIOC SMEN** : SLEEP モード時 I/O ポート C クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化

ビット 1 **GPIOB SMEN** : SLEEP モード時 I/O ポート B クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化

ビット 0 **GPIOA SMEN** : SLEEP モード時 I/O ポート A クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化

5.4.17 SLEEP/STOP モードにおける AHB ペリフェラルクロック有効レジスタ (RCC_AHBSMENR)

アドレスオフセット : 0x48

リセット値 : 0x0005 1301

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RNG SMEN ⁽¹⁾	Res.	AES SMEN ⁽¹⁾
													rw		rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	CRC SMEN	Res.	Res.	SRAM SMEN	FLASH SMEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMA SMEN
			rw			rw	rw								rw

1. STM32G08xxx デバイスでのみ使用できます。

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **RNGSMEN** : SLEEP モードおよび STOP モード時乱数発生回路クロック有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **AESSMEN** : SLEEP モード時 AES ハードウェアアクセラレータクロック有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 15:13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **CRCSMEN** : SLEEP モード時 CRC クロック有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 11:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **SRAMSMEN** : SLEEP モード時 SRAM クロック有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 8 **FLASHSMEN** : SLEEP モード時フラッシュメモリインタフェースクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

このビットは、フラッシュメモリがパワーダウンモードの場合にのみ有効になります。

ビット 7:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **DMASMEN** : SLEEP モード時 DMA クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

5.4.18 SLEEP/STOP モードにおける APB ペリフェラルクロック有効レジスタ 1 (RCC_APBSMENR1)

アドレスオフセット : 0x4C

リセット値 : 0xFF7E 4C33

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LPTIM1 SMEN	LPTIM2 SMEN	DAC1 SMEN	PWR SMEN	DBG SMEN	UCPD2 SMEN	UCPD1 SMEN	CEC SMEN	Res.	I2C2 SMEN	I2C1 SMEN	LP UART1 SMEN	USART4 SMEN	USART3 SMEN	USART2 SMEN	Res.
rw	rw	rw	rw	rw	rw	rw	rw		rw	rw		rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	SPI2 SMEN	Res.	Res.	WWDG SMEN	RTC APB SMEN	Res.	Res.	Res.	Res.	TIM7 SMEN	TIM6 SMEN	Res.	Res.	TIM3 SMEN	TIM2 SMEN
	rw			rw	rw					rw	rw			rw	rw

ビット 31 **LPTIM1SMEN** : SLEEP モードおよび STOP モード時低電力タイマ 1 クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 30 **LPTIM2SMEN** : SLEEP モードおよび STOP モード時低電力タイマ 2 クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 29 **DAC1SMEN** : SLEEP モードおよび STOP モード時 DAC1 インタフェースクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 28 **PWRSMEN** : SLEEP モード時電源インタフェースクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 27 **DBGSMEN** : SLEEP モード時デバッグサポートクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

- ビット 26 **UCPD2SMEN** : SLEEP モード時 UCPD2 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 25 **UCPD1SMEN** : SLEEP モード時 UCPD1 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 24 **CECSMEN** : SLEEP モードおよび STOP モード時 HDMI CEC クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 23 予約済みであり、リセット値に保持する必要があります。
- ビット 22 **I2C2SMEN** : SLEEP モード時 I2C2 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 21 **I2C1SMEN** : SLEEP モードおよび STOP モード時 I2C1 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 20 **LPUART1SMEN** : SLEEP モードおよび STOP モード時 LPUART1 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 19 **USART4SMEN** : SLEEP モード時 USART4 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 18 **USART3SMEN** : SLEEP モード時 USART3 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 17 **USART2SMEN** : SLEEP モードおよび STOP モード時 USART2 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 16:15 予約済みであり、リセット値に保持する必要があります。
- ビット 14 **SPI2SMEN** : SLEEP モード時 SPI2 クロック有効化
ソフトウェアでセット／クリアされます。
0 : 無効化
1 : 有効化
- ビット 13:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **WWDGSMEN** : SLEEP モードおよび STOP モード時 WWDG クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 10 **RTCAPBSMEN** : SLEEP モード時 RTC APB クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 9:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **TIM7SMEN** : SLEEP モード時 TIM7 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 4 **TIM6SMEN** : SLEEP モード時 TIM6 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 3:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **TIM3SMEN** : SLEEP モード時 TIM3 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 0 **TIM2SMEN** : SLEEP モード時 TIM2 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

5.4.19 SLEEP/STOP モードにおける APB ペリフェラルクロック有効レジスタ 2 (RCC_APBSMENR2)

アドレスオフセット : 0x50

リセット値 : 0x0017 D801

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADC SMEN	Res.	TIM17 SMEN	TIM16 SMEN	TIM15 SMEN
											rw		rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIM14 SMEN	USART1 SMEN	Res.	SPI1 SMEN	TIM1 SMEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SYS CFG SMEN
rw	rw		rw	rw											rw

ビット 31:21 予約済みであり、リセット値に保持する必要があります。

ビット 20 **ADCSMEN** : SLEEP モード時 ADC クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **TIM17SMEN** : SLEEP モード時 TIM16 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 17 **TIM16SMEN** : SLEEP モード時 TIM16 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 16 **TIM15SMEN** : SLEEP モード時 TIM15 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 15 **TIM14SMEN** : SLEEP モード時 TIM14 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 14 **USART1SMEN** : SLEEP モードおよび STOP モード時 USART1 クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **SPI1SMEN** : SLEEP モード時 SPI1 クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 11 **TIM1SMEN** : SLEEP モード時 TIM1 タイマクロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

ビット 10:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **SYSCFGSMEN** : SLEEP モードおよび STOP モード時 SYSCFG、COMP、および VREFBUF クロック有効化

ソフトウェアでセット／クリアされます。

0 : 無効化

1 : 有効化

5.4.20 ペリフェラル独立クロック設定レジスタ (RCC_CCIPR)

アドレス : 0x54

リセット値 : 0x0000 0000

アクセス : ノーウェイトステート、ワード、ハーフワード、およびバイトアクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADCSEL[1:0]		RNGDIV[1:0]		RNGSEL[1:0]		Res.	TIM15SEL	Res.	TIM1SEL	LPTIM2SEL[1:0]		LPTIM1SEL[1:0]		Res.	Res.
rw	rw	rw	rw	rw	rw		rw		rw	rw	rw	rw	rw		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
I2S1SEL[1:0]		I2C1SEL[1:0]		LPUART1SEL[1:0]		Res.	Res.	Res.	CECSEL	Res.	Res.	USART2SEL[1:0]		USART1SEL[1:0]	
rw	rw	rw	rw	rw	rw				rw			rw	rw	rw	rw

ビット 31:30 **ADCSEL[1:0]** : ADC クロックソース選択

このビットフィールドは、ADC のクロックソースを選択するために、ソフトウェアによって制御されます。

- 00 : システムクロック
- 01 : PLLPCLK
- 10 : HSI16
- 11 : 予約済み

ビット 29:28 **RNGDIV[1:0]** : RNG クロック分周回路の分周比

このビットフィールドは、分周比を選択するために、ソフトウェアによって次のように制御されます。

- 00 : 1
- 01 : 2
- 10 : 4
- 11 : 8

ビット 27:26 **RNGSEL[1:0]** : RNG クロックソース選択

このビットフィールドは、RNG クロックを選択するために、ソフトウェアによって次のように制御されます。

- 00 : クロックなし。
- 01 : HSI16
- 10 : SYSCLK
- 11 : PLLQCLK

ビット 25 予約済みであり、リセット値に保持する必要があります。

ビット 24 **TIM15SEL** : TIM15 クロックソースの選択

このビットは、ソフトウェアによってセット／クリアされます。TIM15 クロックソースは次のように選択されます。

- 0 : TIMPCLK
- 1 : PLLQCLK

ビット 23 予約済みであり、リセット値に保持する必要があります。

ビット 22 **TIM1SEL** : TIM1 クロックソースの選択

このビットは、ソフトウェアによってセット／クリアされます。TIM1 クロックソースは次のように選択されます。

- 0 : TIMPCLK
- 1 : PLLQCLK

ビット 21:20 **LPTIM2SEL[1:0]** : LPTIM2 クロックソースの選択

このビットフィールドは、LPTIM2 クロックソースを選択するために、ソフトウェアによって次のように制御されます。

00 : PCLK

01 : LSI

10 : HSI16

11 : LSE

ビット 19:18 **LPTIM1SEL[1:0]** : LPTIM1 クロックソースの選択

このビットフィールドは、LPTIM1 クロックソースを選択するために、ソフトウェアによって次のように制御されます。

00 : PCLK

01 : LSI

10 : HSI16

11 : LSE

ビット 17:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:14 **I2S1SEL[1:0]** : I2S1 クロックソースの選択

このビットフィールドは、I2S1 クロックソースを選択するために、ソフトウェアによって次のように制御されます。

00 : SYSCLK

01 : PLLPCLK

10 : HSI16

11 : I2S_CKIN

ビット 13:12 **I2C1SEL[1:0]** : I2C1 クロックソースの選択

このビットフィールドは、I2C1 クロックソースを選択するために、ソフトウェアによって次のように制御されます。

00 : PCLK

01 : SYSCLK

10 : HSI16

11 : 予約済み

ビット 11:10 **LPUART1SEL[1:0]** : LPUART1 クロックソースの選択

このビットフィールドは、LPUART1 クロックソースを選択するために、ソフトウェアによって次のように制御されます。

00 : PCLK

01 : SYSCLK

10 : HSI16

11 : LSE

ビット 9:7 予約済みであり、リセット値に保持する必要があります。

ビット 6 **CECSEL** : HDMI CEC クロックソース選択

このビットは、ソフトウェアによってセット/クリアされます。HDMI CEC クロックソースは次のように選択されます。

0 : HSI16 は 488 分周されます。

1 : LSE

ビット 5:4 予約済みであり、リセット値に保持する必要があります。

ビット 3:2 **USART2SEL[1:0]** : USART2 クロックソースの選択

このビットフィールドは、USART2 クロックソースを選択するために、ソフトウェアによって次のように制御されます。

00 : PCLK

01 : SYSCLK

10 : HSI16

11 : LSE

ビット 1:0 **USART1SEL[1:0]** : USART1 クロックソースの選択

このビットフィールドは、USART1 クロックソースを選択するために、ソフトウェアによって次のように制御されます。

00 : PCLK

01 : SYSCLK

10 : HSI16

11 : LSE

5.4.21 RTC ドメイン制御レジスタ (RCC_BDCR)

アドレスオフセット : 0x5C

リセット値 : 0x0000 0000。RTC ドメインのパワーオンリセットでのみリセットされる LSCOSEL、LSCOEN および BDRST を除き、RTC ドメインリセットでリセットされます。

アクセス : $0 \leq \text{ウェイトステート} \leq 3$ 、ワード、ハーフワード、およびバイトアクセス

このレジスタへの連続したアクセスの場合、ウェイトステートが挿入されます。

注 : **RTC ドメイン制御レジスタ (RCC_BDCR)** のビットは、 V_{CORE} ドメイン外にあります。このため、リセット後、これらのビットは書き込み保護されるので、これらを変更するには、[セクション 4.4.1: 電源制御レジスタ 1 \(PWR_CR1\)](#) の DBP ビットをセットする必要があります。詳細については、[セクション 4.1.2: 103 ページの RTC ドメインのバッテリーバックアップ](#) を参照してください。これらのビット (LSCOSEL、LSCOEN および BDRST を除く) は、RTC ドメインリセット後にのみリセットされます ([セクション 5.1.3: RTC ドメインリセット](#) を参照)。内部または外部リセットは、これらのビットに影響しません。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	LSCOSEL	LSCOEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BDRST
						rw	rw								rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTCEN	Res.	Res.	Res.	Res.	Res.	RTCSEL[1:0]		Res.	LSECSSD	LSECSSON	LSEDRV[1:0]		LSEBYP	LSERDY	LSEON
rw						rw	rw		r	rw	rw	rw	rw	r	rw

ビット 31:26 予約済みであり、リセット値に保持する必要があります。

ビット 25 **LSCOSEL** : 低速クロック出力選択

低速出力クロックを選択するために、ソフトウェアによってセット/クリアされます。

0 : LSI

1 : LSE

ビット 24 **LSCOEN** : 低速クロック出力 (LSCO) 有効化

ソフトウェアでセット/クリアされます。

0 : 無効化

1 : 有効化

ビット 23:17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **BDRST** : RTC ドメインソフトウェアリセット

RTC ドメインをリセットにするために、ソフトウェアによってセット/クリアされます。

0 : 影響なし。

1 : リセット

ビット 15 **RTCEN** : RTC クロック有効化

ソフトウェアでセット/クリアされます。このビットは、RTC と TAMP へのクロックを有効にします。

0 : 無効化

1 : 有効化

ビット 14:10 予約済みであり、リセット値に保持する必要があります。

ビット 9:8 **RTCSEL[1:0]** : RTC クロックソース選択

RTC のクロックソースを選択するために、ソフトウェアによって次のようにセットされます。

00 : クロックなし。

01 : LSE

10 : LSI

11 : 32 分周された HSE

RTC クロックソースを選択すると、RTC ドメインがリセットされた場合や、LSE で障害が検出された (LSECSSD がセットされている) 場合以外は変更できません。BDRST ビットを使用して、このビットフィールドを 00 にリセットできます。

ビット 7 予約済みであり、リセット値に保持する必要があります。

ビット 6 **LSECSSD** : LSE 障害検出の CSS

外部 32 kHz オシレータ (LSE) のクロックセキュリティシステムによって障害が検出されたときに、ハードウェアによってセットされます。

0 : 障害は検出されていません。

1 : 障害が検出されました。

ビット 5 **LSECSSON** : LSE イネーブルの CSS

LSE (32 kHz) オシレータのクロックセキュリティシステムを有効にするために、ソフトウェアによって次のようにセットされます。

0 : 無効化

1 : 有効化

LSECSSON は、LSE オシレータを有効 (LSEON ビットを有効化) かつレディ状態 (ハードウェアで LSERDY フラグをセット) にし、RTCSEL ビットを選択した後で、有効にする必要があります。

このビットは、一度有効にすると、LSE の障害検出 (LSECSSD =1) の後を除き、無効にすることはできません。この場合、LSECSSON ビットをソフトウェアで無効にする **必要があります**。

ビット 4:3 **LSEDRV[1:0]** : LSE オシレータの駆動能力

LSE オシレータの駆動能力を選択するためにソフトウェアによって次のようにセットされます。

00 : 低駆動

01 : 中低駆動

10 : 中高駆動

11 : 高駆動

LSE オシレータがバイパスモードではなく Xtal モードである場合に適用できます。

- ビット 2 **LSEBYP** : LSE オシレータバイパス
- デバッグモードの LSE オシレータをバイパスするために、ソフトウェアによってセット／クリアされます。
- 0 : バイパスされません。
- 1 : バイパスされます。
- このビットに書き込めるのは、外部 32 kHz オシレータが無効なときだけです (LSEON=0 および LSERDY=0)。
- ビット 1 **LSERDY** : LSE オシレータはレディ状態です。
- 外部 32 kHz オシレータがレディ状態である (安定している) ことを示すために、ハードウェアによってセット／クリアされます。
- 0 : レディでない状態
- 1 : レディ状態
- LSEON ビットがクリアされた後、LSERDY は、外部低速オシレータクロックの 6 サイクル後にローになります。
- ビット 0 **LSEON** : LSE オシレータイネーブル
- LSE オシレータを有効にするために、ソフトウェアによってセット／クリアされます。
- 0 : 無効化
- 1 : 有効化

5.4.22 制御／ステータスレジスタ (RCC_CSR)

- アドレス : 0x60
- リセット値 : 0xFFFF 0000。システムリセットによってリセットされます。ただし、リセットフラグは電源リセット時のみリセットされます。
- アクセス : 0 ≤ ウェイトステート ≤ 3、ワード、ハーフワード、およびバイトアクセス
- このレジスタへの連続したアクセスの場合、ウェイトステートが挿入されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LPWR RSTF	WWDG RSTF	IWWG RSTF	SFT RSTF	PWR RSTF	PIN RSTF	OBL RSTF	Res.	RMVF	Res.	Res.	Res.	Res.	Res.	Res.	Res.
r	r	r	r	r	r	r		rw							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LSI RDY	LSION
														r	rw

ビット 31 LPWRRSTF : 低電力リセットフラグ

STOP、STANDBY、または SHUTDOWN モードへの不正な移行によってリセットが発生したときに、ハードウェアによってセットされます。

RMVF ビットをセットすることによってクリアされます。

0 : 不正なモードリセットは発生していません。

1 : 不正なモードリセットが発生しました。

これは、nRST_STOP、nRST_STDBY、または nRST_SHDW オプションビットがクリアされた場合にのみ動作します。

ビット 30 WWDGRSTF : ウィンドウ型ウォッチドッグリセットフラグ

ウィンドウ型ウォッチドッグリセットが発生したときに、ハードウェアによってセットされます。

RMVF ビットをセットすることによってクリアされます。

0 : ウィンドウ型ウォッチドッグリセットは発生していません。

1 : ウィンドウ型ウォッチドッグリセットが発生しました。

ビット 29 IWDGRSTF : 独立型ウィンドウウォッチドッグリセットフラグ

独立型ウォッチドッグリセットが発生したときに、ハードウェアによってセットされます。

RMVF ビットをセットすることによってクリアされます。

0 : 独立型ウォッチドッグリセットは発生していません。

1 : 独立型ウォッチドッグリセットが発生しました。

ビット 28 SFTRSTF : ソフトウェアリセットフラグ

ソフトウェアリセットが発生したときに、ハードウェアによってセットされます。

RMVF ビットをセットすることによってクリアされます。

0 : ソフトウェアリセットは発生していません。

1 : ソフトウェアリセットが発生しました。

ビット 27 PWRRSTF : BOR または POR/PDR フラグ

BOR または POR/PDR が発生したときに、ハードウェアによってセットされます。

RMVF ビットをセットすることによってクリアされます。

0 : BOR または POR は発生していません。

1 : BOR または POR が発生しました。

ビット 26 PINRSTF : ピンリセットフラグ

NRST ピンに外部リセット信号が入力され、リセットが発生したときに、ハードウェアによってセットされます。

RMVF ビットをセットすることによってクリアされます。

0 : NRST ピンからのリセットは発生していません。

1 : NRST ピンからリセットが発生しました。

ビット 25 OBLRSTF : オプションバイトローダリセットフラグ

オプションバイトローディングからリセットが発生したときに、ハードウェアによってセットされます。

RMVF ビットをセットすることによってクリアされます。

0 : オプションバイトローディングからのリセットは発生していません。

1 : オプションバイトローディングからのリセットが発生しました。

ビット 24 予約済みであり、リセット値に保持する必要があります。**ビット 23 RMVF** : リセットフラグ解除

リセットフラグをクリアするために、ソフトウェアによってセットされます。

0 : 影響なし。

1 : リセットフラグをクリアします。

ビット 22:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **LSIRDY** : LSI オシレータはレディ状態です。

LSI オシレータがレディ状態である (安定している) ことを示すために、ハードウェアによってセット／クリアされます。

0 : レディでない状態

1 : レディ状態

LSION ビットがクリアされた後、LSIRDY は、LSI オシレータクロックの 3 サイクル後にローになります。このビットは、LSI が LSE のクロックセキュリティシステムによってリクエストされたときに LSION = 0 であっても、独立型ウォッチドッグまたは RTC でセットできます。

ビット 0 **LSION** : LSI オシレータイネーブル

LSI オシレータを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : 無効化

1 : 有効化

5.4.23 RCC レジスタマップ

次の表に、RCC レジスタマップとリセット値を示します。

表 29. RCC レジスタマップとリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x00	RCC_CR	Res.						PLLRDY	PLLON					CSSON	HSEBYP	HSERDY	HSEON			HSIDIV[2:0]				HSIRDY	HSIKERON	HSION								
	リセット値							0	0					0	0	0	0			0	0	0	1	0	1									
0x04	RCC_ICSCR	Res.																	HSITRIM[6:0]						HSICAL[7:0]									
	リセット値																		1	0	0	0	0	0	0	X	X	X	X	X	X	X		
0x08	RCC_CFGR	Res.	MCOPRE[2:0]					MCOSEL[2:0]												PPRE[2:0]			HPRE[3:0]							SWS[2:0]			SW[2:0]	
	リセット値		0	0	0		0	0	0										0	0	0	0	0	0	0			0	0	0	0	0	0	
0x0C	RCC_PLL CFGR	PLLR[2:0]			PLLREN			PLLQ[2:0]			PLLQEN			PLL4P[4:0]				PLL4PEN			PLL4N[6:0]							PLL4M [2:0]			PLL4SRC [1:0]			
	リセット値	0	0	0	0	0	0	0	0			0	0	0	0	0	0			0	0	1	0	0	0	0		0	0	0		0	0	
0x10	予約済み	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
0x14	予約済み	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
0x18	RCC_CIER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	リセット値																										0	0	0		0	0	0	

表 29. RCC レジスタマップとリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x1C	RCC_CIFR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LSECSSF	CSSF	Res.	Res.	PLLRDYF	HSERDYF	HSIRDYF	Res.	LSERDYF	LSIRDYF
	リセット値																							0	0			0	0	0	0	0	0
0x20	RCC_CICR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LSECSSC	CSSC	Res.	Res.	PLLRDYC	HSERDYC	HSIRDYC	Res.	LSERDYC	LSIRDYC
	リセット値																							0	0			0	0	0	0	0	0
0x24	RCC_IOPRSTR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	GPIOFRST	Res.	GPIODRST	GPIOCRST	GPIOBRST	GPIOARST
	リセット値																											0		0	0	0	0
0x28	RCC_AHBRSTR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RNGRST	Res.	AESRST	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMARST	
	リセット値														0		0				0				0	FLASHRST						0	
0x2C	RCC_APBRRSTR1	LPTIM1RST	LPTIM2RST	DAC1RST	PWRRST	DBGRRST	UCPD2RST	UCPD1RST	CECRST	Res.	I2C2RST	I2C1RST	LPUART1RST	USART4RST	USART3RST	USART2RST	Res.	Res.	SPI2RST	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM7RST	TIM6RST	Res.	Res.	TIM3RST	TIM2RST
	リセット値	0	0	0	0	0	0	0	0		0	0	0	0	0	0			0									0	0			0	0
0x30	RCC_APBRRSTR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADCRST	Res.	TIM17RST	TIM16RST	TIM15RST	TIM14RST	USART1RST	Res.	SPI1RST	TIM1RST	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SYSCFGRST		
	リセット値												0		0	0	0	0	0		0	0									0		
0x34	RCC_IOPENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	GPIOFEN	Res.	Res.	Res.	Res.	Res.
	リセット値																											0		0			
0x38	RCC_AHBENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RNGEN	Res.	AESEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMAEN	
	リセット値														0		0				0				1	FLASHEN						0	
0x3C	RCC_APBENR1	LPTIM1EN	LPTIM2EN	DAC1EN	PWREN	DBGEN	UCPD2EN	UCPD1EN	CECEN	Res.	I2C2EN	I2C1EN	LPUART1EN	USART4EN	USART3EN	USART2EN	Res.	Res.	SPI2EN	Res.	Res.	WWDGEN	RTCAPBEN	Res.	Res.	Res.	Res.	TIM7EN	TIM6EN	Res.	Res.	TIM3EN	TIM2EN
	リセット値	0	0	0	0	0	0	0	0		0	0	0	0	0	0			0			0	0				0	0			0	0	0

表 29. RCC レジスタマップとリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x40	RCC_ APBENR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADCEN	Res.	TIM17EN	TIM16EN	TIM15EN	TIM14EN	USART1EN	Res.	SPI1EN	TIM1EN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SYSCFGEN	
	リセット値												0	0	0	0	0	0	0	Res.	0	0	Res.									0		
0x44	RCC_ IOPSMENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	GPIOFSMEN	Res.	Res.	Res.	GPIOBSMEN	
	リセット値																												1		1	1	1	1
0x48	RCC_ AHBSMENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RNGSMEN	Res.	AESSMEN	Res.	Res.	Res.	CRCSMEN	Res.	Res.	Res.	SRAMSMEN	FLASHSMEN	Res.	Res.	Res.	Res.	Res.	Res.	DMA5MEN	
	リセット値														1		1				1				1	1							1	
0x4C	RCC_ APBSMENR1	LPTIM1SMEN	LPTIM2SMEN	DAC1SMEN	PWRSMEN	DBGSMEN	UCPD2SMEN	UCPD1SMEN	CECSMEN	Res.	I2C2SMEN	I2C1SMEN	LPUART1SMEN	USART4SMEN	USART3SMEN	USART2SMEN	Res.	Res.	SPI2SMEN	Res.	Res.	WWDGSMEN	RTCAPBSMEN	Res.	Res.	Res.	Res.	Res.	TIM7SMEN	TIM6SMEN	Res.	Res.	TIM3SMEN	TIM2SMEN
	リセット値	1	1	1	1	1	1	1	1		1	1	1	1	1	1			1			1	1						1	1			1	1
0x50	RCC_ APBSMENR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADCSMEN	Res.	TIM17SMEN	TIM16SMEN	TIM15SMEN	TIM14SMEN	USART1SMEN	Res.	SPI1SMEN	TIM1SMEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SYSCFGSMEN	
	リセット値												1		1	1	1	1	1		1	1											1	
0x54	RCC_CCIPR	ADCSEL[1:0]	RNGDIV[1:0]		RNGSEL[1:0]		Res.		TIM15SEL	Res.	TIM1SEL	LPTIM2SEL[1:0]		LPTIM1SEL[1:0]		Res.		I2S1SEL[1:0]		I2C1SEL[1:0]		LPUART1SEL[1:0]		Res.		Res.	Res.	CECSEL	Res.	Res.	USART2SEL[1:0]		USART1SEL[1:0]	
	リセット値	0	0	0	0	0	0		0		0	0	0	0	0			0	0	0	0	0	0	0				0		0	0	0	0	
0x58	予約済み	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
0x5C	RCC_BDCR	Res.	Res.	Res.	Res.	Res.	Res.	LSCOESEL	LSCOEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BDRST	RTCEN	Res.	Res.	Res.	Res.	Res.	Res.	RTC SEL[1:0]		Res.	Res.	LSECSSD	LSECSSON	LSE DRV[1:0]		LSEBYP	LSERDY
	リセット値							0	0								0	0							0	0		0	0	0	0	0	0	0

表 29. RCC レジスタマップとリセット値（続き）

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x60	RCC_CSR	LPWRRSTF	WWDGRSTF	IWDGRSTF	SFTRSTF	PWRRSTF	PINRSTF	OBLRSTF	Res.	RMVF	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LSIRDY	LSION
	リセット値	0	0	0	0	0	0	0		0																					0	0	

レジスタ境界アドレスについては、[54ページのセクション 2.2](#) を参照してください。



6 汎用 I/O (GPIO)

6.1 概要

各汎用 I/O ポートにはそれぞれ 4 つの 32 ビット設定レジスタ (GPIOx_MODER、GPIOx_OTYPER、GPIOx_OSPEEDR、GPIOx_PUPDR)、2 つの 32 ビットデータレジスタ (GPIOx_IDR、GPIOx_ODR)、および 1 つの 32 ビットセット/リセットレジスタ (GPIOx_BSRR) があります。さらに、すべての GPIO には、それぞれ 32 ビットロックレジスタ (GPIOx_LCKR) と 2 つの 32 ビットオルタネート機能選択レジスタ (GPIOx_AFRH、GPIOx_AFRL) があります。

6.2 GPIO の主要機能

- 出力状態：プッシュプルまたはオープンドレイン + プルアップ/プルダウン
- 出力データレジスタ (GPIOx_ODR) またはペリフェラル (オルタネート機能出力) からの出力データ
- 各 I/O のスピード選択
- 入力状態：フローティング、プルアップ/プルダウン、アナログ
- 入力データレジスタ (GPIOx_IDR) またはペリフェラル (オルタネート機能入力) への入力データ
- GPIOx_ODR へのビット単位の書き込みアクセス用のビットセット/リセットレジスタ (GPIOx_BSRR)
- I/O ポート設定を固定するロック機構 (GPIOx_LCKR)
- アナログ機能
- オルタネート機能選択レジスタ (入出力ごとに最大 8 のオルタネート機能を使用可能)
- 2 クロックサイクルごとに変化可能な高速トグル
- 柔軟性の高いピンの多重化により、I/O ピンを GPIO またはいくつかのペリフェラル機能の 1 つとして使用可能

6.3 GPIO の機能説明

各 I/O ポートの特定のハードウェア特性については、データシートに記載されています。汎用 I/O (GPIO) ポートの各ポートビットは、ソフトウェアによって以下の動作モードを個別に設定できます。

- 入力フローティング
- 入力プルアップ
- 入力プルダウン
- アナログ
- プルアップまたはプルダウン機能を持つ出力オープンドレイン
- プルアップまたはプルダウン機能を持つ出力プッシュプル
- プルアップまたはプルダウン機能を持つオルタネート機能プッシュプル
- プルアップまたはプルダウン機能を持つオルタネート機能オープンドレイン

各 I/O ポートビットは自由にプログラム可能ですが、I/O ポートレジスタには 32 ビットワード、ハーフワード、またはバイト単位でアクセスする必要があります。GPIOx_BSRR および GPIOx_BRR レジスタを使用すると、任意の GPIOx_ODR レジスタに不可分な読出し/変更アクセスを行うことができます。これにより、読出しと変更アクセスの間に IRQ が発生するリスクを回避できます。

図 15 は、標準 I/O ポートビットの基本構造を示しています。表 30 には、実行可能なポートビットの設定を示します。

図 15. I/O ポートビットの基本構成




表 30. ポートビット設定表⁽¹⁾

MODE(i) [1:0]	OTYPE(i)	OSPEED(i) [1:0]	PUPD(i) [1:0]		I/O 設定	
01	0	SPEED [1:0]	0	0	GP 出力	PP
	0		0	1	GP 出力	PP + PU
	0		1	0	GP 出力	PP + PD
	0		1	1	予約済み	
	1		0	0	GP 出力	OD
	1		0	1	GP 出力	OD + PU
	1		1	0	GP 出力	OD + PD
	1		1	1	予約済み (GP 出力 OD)	
10	0	SPEED [1:0]	0	0	AF	PP
	0		0	1	AF	PP + PU
	0		1	0	AF	PP + PD
	0		1	1	予約済み	
	1		0	0	AF	OD
	1		0	1	AF	OD + PU
	1		1	0	AF	OD + PD
	1		1	1	予約済み	

表 30. ポートビット設定表⁽¹⁾ (続き)

MODE(i) [1:0]	OTYPE(i)	OSPEED(i) [1:0]		PUPD(i) [1:0]		I/O 設定	
00	x	x	x	0	0	入力	フローティング
	x	x	x	0	1	入力	PU
	x	x	x	1	0	入力	PD
	x	x	x	1	1	予約済み (入力フローティング)	
11	x	x	x	0	0	入力/出力	アナログ
	x	x	x	0	1	予約済み	
	x	x	x	1	0		
	x	x	x	1	1		

1. GP = 汎用、PP = プッシュプル、PU = プルアップ、PD = プルダウン、OD = オープンドレイン、AF = オルタネート機能

6.3.1 汎用 I/O (GPIO)

リセット中とリセット直後は、オルタネート機能は有効ではなく、ほとんどの I/O ポートは アナログ モードに設定されています。

リセット後、デバッグピンはオルタネート機能のプルアップ/プルダウンに設定されています。

- PA14 : SWCLK プルダウン
- PA13 : SWDIO プルアップ

注 : PA14 は BOOT0 機能と共有されています。デバッグデバイスは BOOT0 ピン値を改ざんできるため、注意が必要です。

リセットする際は、UCPD CCx ラインによってプルダウン抵抗が示されます。これは、SYSCFG_CFGR1 レジスタの UCPDx_STROBE ビットを設定することで無効にできます。

ピンが出力として設定されている場合、出力データレジスタ (GPIOx_ODR) に書き込まれた値が I/O ピンに出力されます。出力ドライバをプッシュプルモードまたはオープンドレインモード (ローレベルのみが駆動され、ハイレベルはハイインピーダンス) で使用することができます。

入力データレジスタ (GPIOx_IDR) は、AHB クロックサイクルごとに、I/O ピン上のデータをキャプチャします。

すべての GPIO ピンに、内部ウィークプルアップ抵抗とウィークプルダウン抵抗があり、GPIOx_PUPDR レジスタの値によってこれらを有効化/無効化できます。

6.3.2 I/O ピンオルタネート機能マルチプレクサと配置

デバイスの I/O ピンは、マルチプレクサを介してオンボードのペリフェラル/モジュールに接続され、一度に 1 つのペリフェラルオルタネート機能 (AF) のみが 1 つの I/O ピンに接続可能となっています。この方法により、同じ I/O ピンを共有するペリフェラル間での競合を無くすることができます。

各 I/O ピンは、最大 8 のオルタネート機能入力 (AF0 ~ AF7) を持つマルチプレクサを内蔵しており、GPIOx_AFRL (ピン 0 ~ 7) と GPIOx_AFRH (ピン 8 ~ 15) レジスタを介して設定することができます。

- リセット後、マルチプレクサの選択はオルタネート機能 0 (AF0) です。I/O は、GPIOx_MODER レジスタを通してオルタネート機能モードで設定されます。
- 各ピンに固有のオルタネート機能割り当てについての詳細は、デバイスデータシートに記載されています。

この柔軟性の高い I/O 多重化アーキテクチャに加え、各ペリフェラルではオルタネート機能がそれぞれの I/O ピンに配置されており、さらに小型のパッケージで利用できるペリフェラルの数を最適化します。

I/O を任意の設定で使用するには、次の手順に従います。

- **デバッグ機能**: 各デバイスのリセット後、これらのピンはデバッグホストによってすぐに使用可能なオルタネート機能ピンとして割り当てられます。
- **GPIO**: 必要とする I/O を、GPIOx_MODER レジスタで出力、入力、またはアナログとして設定します。
- **ペリフェラルオルタネート機能**
 - I/O を GPIOx_AFRL または GPIOx_AFRH レジスタの どちらかで必要とする AFx に接続します。
 - タイプ、プルアップ／プルダウン、出力スปีドをそれぞれ GPIOx_OTYPER、GPIOx_PUPDR、GPIOx_OSPEEDER レジスタで選択します。
 - 必要とする I/O を、GPIOx_MODER レジスタでオルタネート機能として設定します。
- **追加機能**:
 - ADC、DAC、および COMP 接続は、設定した GPIO モードにかかわらず、ADC、DAC、または COMP レジスタで有効にできます。ADC、DAC、または COMP が GPIO を使用する場合、GPIO は GPIOx_MODER レジスタでアナログモードで設定することをお奨めします。
 - RTC、TAMP、WKUPx、オシレータなどの追加機能については、関連する RTC、TAMP、PWR、および RCC レジスタに必要な機能を設定します。これらの機能は、標準の GPIO レジスタの設定よりも優先されます。

オルタネート機能 I/O ピンの配置に関する詳細は、デバイスデータシートの「オルタネート機能配置」表を参照してください。

6.3.3 I/O ポート制御レジスタ

各 GPIO ポートには 32 ビットメモリマップド制御レジスタが 4 つ (GPIOx_MODER、GPIOx_OTYPER、GPIOx_OSPEEDR、GPIOx_PUPDR) あり、最大 16 個の I/O を設定します。GPIOx_MODER レジスタは I/O モード (入力、出力、AF、アナログ) を選択するために使用されます。GPIOx_OTYPER および GPIOx_OSPEEDR レジスタは、出力タイプ (プッシュプルまたはオープンドレイン) およびスปีドを選択するために使用されます。I/O の方向がどちらであっても、GPIOx_PUPDR レジスタは、プルアップ／プルダウンを選択するために使用されます。

6.3.4 I/O ポートデータレジスタ

各 GPIO には、16 ビットメモリマップドデータレジスタが 2 つあります。入力データレジスタ (GPIOx_IDR) と出力データレジスタ (GPIOx_ODR) です。GPIOx_ODR は出力されるデータを格納し、読出し/書込みアクセスが可能です。I/O から入力されるデータは読出し専用の入力データレジスタ (GPIOx_IDR) に格納されます。

レジスタの説明は、[セクション 6.4.5: GPIO ポート入力データレジスタ \(GPIOx_IDR\) \(x = A ~ D, F\)](#) および [セクション 6.4.6: GPIO ポート出力データレジスタ \(GPIOx_ODR\) \(x = A ~ D, F\)](#) を参照してください。

6.3.5 I/O データのビット単位の操作

ビットセット/リセットレジスタ (GPIOx_BSRR) は 32 ビットレジスタで、アプリケーションによる出力データレジスタ (GPIOx_ODR) のビット単位のセット/リセットを可能にします。ビットセット/リセットレジスタは GPIOx_ODR の 2 倍のサイズです。

GPIOx_ODR の各ビットには GPIOx_BSRR の 2 つの制御ビット BS(i) と BR(i) が対応します。BS(i) および BR(i) です。ビット BS(i) に 1 を書き込むと、対応する ODR(i) ビットが**セット**されます。ビット BR(i) に 1 を書き込むと、対応する ODR(i) ビットが**リセット**されます。

GPIOx_BSRR のいかなるビットに 0 を書き込んでも GPIOx_ODR の対応するビットには影響しません。仮に、GPIOx_BSRR のビットに対してセットおよびリセットの両方を実行しようとした場合、セット動作が優先されます。

GPIOx_BSRR レジスタを使用した GPIOx_ODR 内の個々のビットの変更には、1 回限りの効果しかなく、GPIOx_ODR ビットを固定するものではありません。GPIOx_ODR のビットは常に直接アクセスすることができます。GPIOx_BSRR レジスタによって、ビット単位の不可分操作を行うことができます。

GPIOx_ODR をビットレベルでプログラムする場合は、ソフトウェアで割込みを無効にする必要はありません。1 回の不可分な AHB 書き込みアクセスで 1 ビットまたは複数ビットを変更することができます。

6.3.6 GPIO ロック機構

GPIOx_LCKR レジスタへ特定の書き込みシーケンスを行うことにより、GPIO 制御レジスタをロックすることができます。ロックされるレジスタは、GPIOx_MODER、GPIOx_OTYPER、GPIOx_OSPEEDR、GPIOx_PUPDR、GPIOx_AFRL、GPIOx_AFRH です。

GPIOx_LCKR レジスタに書き込むには、特定の書き込み/読出しシーケンスを行う必要があります。このレジスタのビット 16 に適切な LOCK シーケンスを行う場合、LCKR[15:0] の値を使用して I/O の設定を固定します (この書き込みシーケンス中、LCKR[15:0] の値は同じである必要があります)。あるポートビットに LOCK シーケンスが行われると、次の MCU リセットまたはペリフェラルリセットまで、そのポートビットの値を変更できなくなります。GPIOx_LCKR の各ビットによって、制御レジスタ (GPIOx_MODER、GPIOx_OTYPER、GPIOx_OSPEEDR、GPIOx_PUPDR、GPIOx_AFRL、GPIOx_AFRH) の対応するビットが停止されます。

GPIOx_LCKR ビット 16 を [15:0] ビットと同時に設定する必要があるため、この LOCK シーケンス ([セクション 6.4.8: GPIO ポート設定ロックレジスタ \(GPIOx_LCKR\) \(x = A ~ D, F\)](#) を参照) は、GPIOx_LCKR レジスタへのワード (32 ビット長) アクセスを使用してのみ実行できます。

詳細については、[セクション 6.4.8: GPIO ポート設定ロックレジスタ \(GPIOx_LCKR\) \(x = A ~ D, F\)](#) の LCKR レジスタの説明を参照してください。

6.3.7 I/O オルタナート機能の入力/出力

各 I/O が使用できるオルタナート機能入力/出力の 1 つを選択するため、2 つのレジスタが用意されています。これらのレジスタを使用し、必要に応じて、アプリケーションでオルタナート機能を他のピンに接続することができます。

つまり、GPIOx_AFRL および GPIOx_AFRH オルタナート機能レジスタを使用していくつかの使用可能なペリフェラル機能が、各 GPIO に多重化されることになります。こうして各 I/O に使用可能な機能のどれか 1 つをアプリケーションによって選択できます。AF 選択信号はオルタナート機能入力およびオルタナート機能出力に共通なので、任意の I/O が持つオルタナート機能入力/出力に対し 1 つのチャンネルが選択されます。

どの機能が各 GPIO ピンに多重化されているかについてはデバイスデータシートを参照してください。

6.3.8 外部割込み／ウェイクアップライン

すべてのポートに外部割込み機能があります。外部割込みラインを使用するには、該当ピンをアナログモードに設定したり、オシレータピンとして使用したりしないでください。そして、入力トリガは有効のままにしておいてください。

[セクション 12：拡張割込み／イベントコントローラ \(EXTI\)](#) を参照してください。


6.3.9 入力設定

I/O ポートが入力としてプログラムされた場合、

- 出力バッファが無効になります。
- シュミットトリガ入力が有効になります。
- GPIOx_PUPDR レジスタの値に応じて、プルアップおよびプルダウン抵抗が有効になります。
- I/O ピン上のデータは、AHB クロックサイクルごとに入力データレジスタにサンプリングされます。
- 入力データレジスタへの読出しアクセスによって、I/O 状態が得られます。

図 16 は、I/O ポートビットの入力設定を示しています。

図 16. 入力フローティング／プルアップ／プルダウン設定




6.3.10 出力設定

I/O ポートが出力としてプログラムされた場合、

- 出力バッファが有効になります。
 - オープンドレインモード：出力レジスタが“0”のときは N-MOS が有効になり、“1”のときはポートはハイインピーダンス状態のままです (P-MOS が有効になることはない)。
 - プッシュプルモード：出力レジスタが“0”のときは N-MOS が有効になり、“1”のときは P-MOS が有効になります。
- シュミットトリガ入力が有効になります。
- GPIOx_PUPDR レジスタの値に応じて、プルアップおよびプルダウン抵抗が有効になります。
- I/O ピン上のデータは、AHB クロックサイクルごとに入力データレジスタにサンプリングされます。
- 入力データレジスタへの読出しアクセスによって、I/O 状態が得られます。
- 出力データレジスタの読出しアクセスによって、最後に書き込まれたデータが得られます。

図 17 は、I/O ポートビットの出力設定を示しています。

図 17. 出力設定




6.3.11 オルタネート機能設定

I/O ポートがオルタネート機能としてプログラムされた場合、

- 出力バッファをオープンドレインまたはプッシュプルモードに設定することができます。
- 出力バッファが、ペリフェラル（トランスミッタインエーブルおよびデータ）からの信号で駆動されます。
- シュミットトリガ入力が有効になります。
- ウィークプルアップ抵抗およびプルダウン抵抗が有効になるか否かは、GPIOx_PUPDR レジスタの値によって決まります。
- I/O ピン上のデータは、AHB クロックサイクルごとに入力データレジスタにサンプリングされます。
- 入力データレジスタへの読出しアクセスによって、I/O 状態が得られます。

図 18 は、I/O ポートビットのオルタネート機能設定を示しています。

図 18. オルタネート機能設定




6.3.12 アナログ設定

I/O ポートがアナログとしてプログラムされた場合、

- 出力バッファが無効になります。
- シュミットトリガ入力は無効になり、I/O ピンのどのようなアナログ値に対しても消費電力をゼロに抑えます。シュミットトリガ回路の出力は、常に“0”になります。
- ウィークプルアップ抵抗およびプルダウン抵抗はハードウェアによって無効にされます。
- 入力データレジスタの読出しアクセスを行うと、値“0”が得られます。

図 19 は、I/O ポートビットのハイインピーダンスアナログ入力設定を示しています。

図 19. ハイインピーダンスアナログ設定



6.3.13 HSE または LSE オシレータのピンを GPIO として使用

HSE または LSE オシレータがスイッチオフされた場合（リセット後のデフォルト状態）、関連のオシレータピンを 通常の GPIO として使用することができます。

HSE または LSE オシレータがスイッチオンされた場合（RCC_CSR レジスタの HSEON または LSEON ビットを設定することで）、オシレータは関連ピンを制御しますが、これらのピンの GPIO 設定は無効です。

オシレータがユーザ外部クロックモードに設定されている場合、OSC_IN または OSC32_IN ピンのみがクロック入力のために確保されますが、OSC_OUT または OSC32_OUT ピンは通常の GPIO として使用することができます。

6.3.14 GPIO ピンを RTC ドメインで使用

コア供給ドメインの電源がオフになったとき（デバイスが STANDBY モードに移行したとき）、PC13/PC14/PC15 の GPIO が機能しなくなります。この場合、それらの GPIO 設定が RTC 設定によってバイパスされなければ、これらのピンはアナログ入力モードに設定されます。

RTC による I/O 制御の詳細は、を参照してください。

6.3.15 USB PD／バッテリー切れサポート

このセクションの内容については、後で説明します。

6.4 GPIO レジスタ

このセクションには、GPIO レジスタの詳細な説明が記載されています。

レジスタビット、レジスタアドレスオフセット、リセット値の概要は、表 31 を参照してください。

ペリフェラルレジスタはワード、ハーフワード、バイトのいずれかのモードで書き込むことができます。

6.4.1 GPIO ポートモードレジスタ (GPIOx_MODER) (x = A ~ D、F)

アドレスオフセット : 0x00

リセット値 :

- ポート A 0xEBFF FFFF
- 他のポート 0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MODE15[1:0]		MODE14[1:0]		MODE13[1:0]		MODE12[1:0]		MODE11[1:0]		MODE10[1:0]		MODE9[1:0]		MODE8[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MODE7[1:0]		MODE6[1:0]		MODE5[1:0]		MODE4[1:0]		MODE3[1:0]		MODE2[1:0]		MODE1[1:0]		MODE0[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **MODE[15:0][1:0]** : ポート x 設定 I/O ピン y (y = 15~0)

これらのビットは、I/O モードを設定するために、ソフトウェアによって書き込まれます。

00 : 入力モード

01 : 汎用出力モード

10 : オルタネート機能モード

11 : アナログモード (リセット状態)

6.4.2 GPIO ポート出力タイプレジスタ (GPIOx_OTYPER) (x = A ~ D、F)

アドレスオフセット : 0x04

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OT15	OT14	OT13	OT12	OT11	OT10	OT9	OT8	OT7	OT6	OT5	OT4	OT3	OT2	OT1	OT0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **OT[15:0]** : ポート x 設定 I/O ピン y (y = 15~0)

これらのビットは、I/O 出力タイプを設定するために、ソフトウェアによって書き込まれます。

0 : 出力プッシュプル (リセット状態)

1 : 出力オープンドレイン

6.4.3 GPIO ポート出力スピードレジスタ (GPIOx_OSPEEDR) (x = A ~ D、F)

アドレスオフセット : 0x08

リセット値 : 0x0C00 0000 (ポート A)

リセット値 : 0x0000 0000 (他のポート)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OSPEED15 [1:0]		OSPEED14 [1:0]		OSPEED13 [1:0]		OSPEED12 [1:0]		OSPEED11 [1:0]		OSPEED10 [1:0]		OSPEED9 [1:0]		OSPEED8 [1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OSPEED7 [1:0]		OSPEED6 [1:0]		OSPEED5 [1:0]		OSPEED4 [1:0]		OSPEED3 [1:0]		OSPEED2 [1:0]		OSPEED1 [1:0]		OSPEED0 [1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **OSPEED[15:0][1:0]** : ポート x 設定 I/O ピン y (y = 15~0)

これらのビットは、I/O の出力スピードを設定するために、ソフトウェアによって書き込まれます。

00 : 超ロースピード

01 : ロースピード

10 : ハイスピード

11 : 超ハイスピード

注 : 周波数仕様、およびスピード別の電源や負荷条件については、デバイスデータシートを参照してください。

FT_c GPIO をハイスピードにセットすることはできません。

6.4.4 GPIO ポートプルアップ／プルダウンレジスタ (GPIOx_PUPDR) (x = A ~ D、F)

アドレスオフセット : 0x0C

リセット値 : 0x2400 0000 (ポート A)

リセット値 : 0x0000 0000 (他のポート)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PUPD15[1:0]		PUPD14[1:0]		PUPD13[1:0]		PUPD12[1:0]		PUPD11[1:0]		PUPD10[1:0]		PUPD9[1:0]		PUPD8[1:0]	
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PUPD7[1:0]		PUPD6[1:0]		PUPD5[1:0]		PUPD4[1:0]		PUPD3[1:0]		PUPD2[1:0]		PUPD1[1:0]		PUPD0[1:0]	
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:0 **PUPD[15:0][1:0]** : ポート x 設定 I/O ピン y (y = 15~0)

これらのビットは、I/O のプルアップまたはプルダウンを設定するために、ソフトウェアによって書き込まれます。

00 : プルアップ／プルダウンなし

01 : プルアップ

10 : プルダウン

11 : 予約済み

6.4.5 GPIO ポート入力データレジスタ (GPIOx_IDR) (x = A ~ D、F)

アドレスオフセット : 0x10

リセット値 : 0x0000 XXXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ID15	ID14	ID13	ID12	ID11	ID10	ID9	ID8	ID7	ID6	ID5	ID4	ID3	ID2	ID1	ID0
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **ID[15:0]** : ポート x 入力データ I/O ピン y (y = 15~0)

これらのビットは読み出し専用です。これらのビットには、対応する I/O ポートの入力値が格納されています。

6.4.6 GPIO ポート出力データレジスタ (GPIOx_ODR) (x = A ~ D、F)

アドレスオフセット : 0x14

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OD15	OD14	OD13	OD12	OD11	OD10	OD9	OD8	OD7	OD6	OD5	OD4	OD3	OD2	OD1	OD0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **OD[15:0]** : ポート出力データ I/O ピン y (y = 15~0)

これらのビットは、ソフトウェアによって読出し／書込みができます。

注 : 不可分ビット単位のセット／リセットのために、GPIOx_BSRR または GPIOx_BRR レジスタ (x = A ~ D、F への書込みによって、OD ビットを個々にセット／リセットすることができます。

6.4.7 GPIO ポートビットセット／リセットレジスタ (GPIOx_BSRR) (x = A ~ D、F)

アドレスオフセット : 0x18

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BS15	BS14	BS13	BS12	BS11	BS10	BS9	BS8	BS7	BS6	BS5	BS4	BS3	BS2	BS1	BS0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

ビット 31:16 **BR[15:0]** : ポート x リセット I/O ピン y (y = 15~0)

これらのビットは書込み専用です。これらのビットを読み出すと、値 0x0000 が返されます。

0 : 対応する ODRx ビットの値は変化しません。

1 : 対応する ODRx ビットをリセットします。

注 : BSx ビットと BRx ビットの両方がセットされた場合、BSx ビットが優先されます。

ビット 15:0 **BS[15:0]** : ポート x セット I/O ピン y (y = 15~0)

これらのビットは書込み専用です。これらのビットを読み出すと、値 0x0000 が返されます。

0 : 対応する ODRx ビットの値は変化しません。

1 : 対応する ODRx ビットをセットします。

6.4.8 GPIO ポート設定ロックレジスタ (GPIOx_LCKR) (x = A ~ D、F)

このレジスタは、ビット 16 (LCKK) に正しい書込みシーケンスが行われたときに、ポートビットの設定をロックするために使用されます。ビット [15:0] の値は、GPIO の設定をロックするために使用されます。書込みシーケンスの間は、LCKR[15:0] の値を変更することはできません。あるポートビットに LOCK シーケンスが適用されると、次の MCU リセットまたはペリフェラルリセットまで、このポートビットの値を変更できなくなります。

注： GPIOx_LCKR レジスタへの書込みには特定の書込みシーケンスが使われます。このロックシーケンスではワードアクセス (32 ビット長) のみ可能です。

各ロックビットによって、特定の設定レジスタ (制御レジスタおよびオルタネート機能レジスタ) が固定されます。

アドレスオフセット : 0x1C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LCKK
															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LCK15	LCK14	LCK13	LCK12	LCK11	LCK10	LCK9	LCK8	LCK7	LCK6	LCK5	LCK4	LCK3	LCK2	LCK1	LCK0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **LCKK** : ロックキー

このビットは常時読出しができます。ロックキー書込みシーケンスを使用しなければ変更できません。

0 : ポート設定ロックキーは無効です。

1 : ポート設定ロックキーは有効です。GPIOx_LCKR レジスタは、次の MCU リセットまたはペリフェラルリセットまでロックされます。

ロックキー書込みシーケンス :

書込み LCKR[16] = "1" + LCKR[15:0]

書込み LCKR[16] = "0" + LCKR[15:0]

書込み LCKR[16] = "1" + LCKR[15:0]

読出し LCKR

読出し LCKR[16] = "1" (この読出し操作は任意だが、ロックが有効であることを確認できる。)

注： ロックキー書込みシーケンスの間は、LCK[15:0] の値を変更することはできません。

ロックシーケンス中にエラーが発生すると、ロックは中止されます。

ポートの任意のビットの最初のロックシーケンスの後、次の MCU リセットまたはペリフェラルリセットまでは、LCKK ビットのいかなる読出しアクセスに対しても、“1”が返されます。

ビット 15:0 **LCK[15:0]** : ポート x ロック I/O ピン y (y = 15~0)

これらのビットは読出し／書込みができますが、書き込めるのは LCKK ビットが“0”のときだけです。

0 : ポート設定はロックされません。

1 : ポート設定はロックされます。

6.4.9 GPIO オルタネート機能下位レジスタ (GPIOx_AFRL) (x = A ~ D、F)

アドレスオフセット : 0x20

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
AFSEL7[3:0]				AFSEL6[3:0]				AFSEL5[3:0]				AFSEL4[3:0]			
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AFSEL3[3:0]				AFSEL2[3:0]				AFSEL1[3:0]				AFSEL0[3:0]			
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:0 AFSELY[3:0] : ポート x ピン y (y = 0~7) のオルタネート機能選択

これらのビットは、オルタネート機能 I/O を設定するために、ソフトウェアによって書き込まれます。

AFSELY 選択 :

0000 : AF0	1000 : 予約済み
0001 : AF1	1001 : 予約済み
0010 : AF2	1010 : 予約済み
0011 : AF3	1011 : 予約済み
0100 : AF4	1100 : 予約済み
0101 : AF5	1101 : 予約済み
0110 : AF6	1110 : 予約済み
0111 : AF7	1111 : 予約済み

6.4.10 GPIO オルタネート機能上位レジスタ (GPIOx_AFRH) (x = A ~ D、F)

アドレスオフセット : 0x24

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
AFSEL15[3:0]				AFSEL14[3:0]				AFSEL13[3:0]				AFSEL12[3:0]			
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AFSEL11[3:0]				AFSEL10[3:0]				AFSEL9[3:0]				AFSEL8[3:0]			
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:0 AFSELY[3:0] : ポート x ピン y (y = 8~15) のオルタネート機能選択

これらのビットは、オルタネート機能 I/O を設定するために、ソフトウェアによって書き込まれます。

AFSELY 選択 :

0000 : AF0	1000 : 予約済み
0001 : AF1	1001 : 予約済み
0010 : AF2	1010 : 予約済み
0011 : AF3	1011 : 予約済み
0100 : AF4	1100 : 予約済み
0101 : AF5	1101 : 予約済み
0110 : AF6	1110 : 予約済み
0111 : AF7	1111 : 予約済み

6.4.11 GPIO ポートビットリセットレジスタ (GPIOx_BRR) (x = A ~ D、F)

アドレスオフセット : 0x28

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **BR[15:0]** : ポート x リセット I/O ピン y (y = 15~0)

これらのビットは書き込み専用です。これらのビットを読み出すと、値 0x0000 が返されます。

0 : 対応する ODx ビットの値は変化しません。

1 : 対応する ODx ビットをリセットします。

6.4.12 GPIO レジスタマップ

次の表に、GPIO レジスタマップとリセット値を示します。

表 31. GPIO レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x00	GPIOA_MODER	MODE1[5:1:0]																																
	リセット値	1	1	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
0x00	GPIOx_MODER (x = B～D、F)	MODE1[5:1:0]																																
	リセット値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
0x04	GPIOx_OTYPER (x = A～D、F)	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OT15	OT14	OT13	OT12	OT11	OT10	OT9	OT8	OT7	OT6	OT5	OT4	OT3	OT2	OT1	OT0	
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x08	GPIOA_OSPEEDR	OSPEED1[5:1:0]																																
	リセット値	0	0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x08	GPIOx_OSPEEDR (x = B～D、F)	OSPEED15[1:0]																																
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x0C	GPIOA_PUPDR	PUPD1[5:1:0]																																
	リセット値	0	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x0C	GPIOx_PUPDR (x = B～D、F)	PUPD15[1:0]																																
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x10	GPIOx_IDR (x = A～D、F)	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ID15	ID14	ID13	ID12	ID11	ID10	ID9	ID8	ID7	ID6	ID5	ID4	ID3	ID2	ID1	ID0	
	リセット値																	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	
0x14	GPIOx_ODR (x = A～D、F)	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OD15	OD14	OD13	OD12	OD11	OD10	OD9	OD8	OD7	OD6	OD5	OD4	OD3	OD2	OD1	OD0	
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x18	GPIOx_BSRR (x = A～D、F)	BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0	BS15	BS14	BS13	BS12	BS11	BS10	BS9	BS8	BS7	BS6	BS5	BS4	BS3	BS2	BS1	BS0	
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x1C	GPIOx_LCKR (x = A～D、F)	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LCKK	LCK15	LCK14	LCK13	LCK12	LCK11	LCK10	LCK9	LCK8	LCK7	LCK6	LCK5	LCK4	LCK3	LCK2	LCK1	LCK0	
	リセット値																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x20	GPIOx_AFR1 (x = A～D、F)	AFSEL7 [3:0]			AFSEL6 [3:0]			AFSEL5 [3:0]			AFSEL4 [3:0]			AFSEL3 [3:0]			AFSEL2 [3:0]			AFSEL1 [3:0]			AFSEL0 [3:0]											
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x24	GPIOx_AFRH (x = A～D、F)	AFSEL15 [3:0]			AFSEL14 [3:0]			AFSEL13 [3:0]			AFSEL12 [3:0]			AFSEL11 [3:0]			AFSEL10 [3:0]			AFSEL9 [3:0]			AFSEL8 [3:0]											
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

表 31. GPIO レジスタマップとリセット値 (続き)

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x28	GPIOx_BRR (x = A～D、F)	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

レジスタ境界アドレスについては、[54ページのセクション 2.2](#) を参照してください。

7 システム設定コントローラ (SYSCFG)

デバイスは一連の設定レジスタを持っています。システム設定コントローラの主な目的は次の通りです。

- 一部の I/O ポート上での I²C 高速モードプラスの有効化／無効化
- アナログスイッチブースタの有効化／無効化
- IR 変調信号とその出力極性の設定
- 一部の I/O ポートの再配置
- コード領域の先頭に配置されたメモリの再配置
- 各割り込みラインからの割り込みを保留にするフラグ
- 堅牢性の管理機能

7.1 SYSCFG レジスタ

7.1.1 SYSCFG 設定レジスタ 1 (SYSCFG_CFGR1)

このレジスタは、メモリと DMA リクエストの再配置時の特定の設定と、特殊な I/O 機能を制御するために使用されます。

アドレス 0x0000 0000 でアクセス可能なメモリのタイプを設定するために、2 つのビットが使用されます。これらのビットは、ソフトウェアによる物理的な再配置を選択し、ハードウェア BOOT 選択をバイパスするために使用します。リセット後、これらのビットは、実際のブートモード設定で選択された値になります。

アドレスオフセット : 0x00

リセット値 : 0x0000 000X (X は実際のブートモード設定で選択されたメモリモード)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	I2C_ PA10_ FMP	I2C_ PA9_ FMP	I2C2_ FMP	I2C1_ FMP	I2C_ PB9_ FMP	I2C_ PB8_ FMP	I2C_ PB7_ FMP	I2C_ PB6_ FMP
								rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	UCPD2_ STROBE	UCPD1_ STROBE	BOOST EN	IR_MOD [1:0]		IR_ POL	PA12_R MP	PA11_R MP	Res.	MEM_MODE [1:0]	
					w	w	rW	rW		rW	rW	rW		rW	rW

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23 **I2C_PA10_FMP** : PA10 に対する高速モードプラス (FM+) の有効化

このビットは、ソフトウェアによってセット/クリアされます。PA10 の I/O ポート上で I²C FM+ 駆動機能を有効にします。

0 : 無効化

1 : 有効化

このビットを無効状態にすると、I2Cx_FMP ビットの 1 つを使用して、この I/O ポート上で I²C FM+ 駆動機能を有効にできます。I²C FM+ を有効にすると、速度制御は無視されます。

ビット 22 **I2C_PA9_FMP** : PA9 に対する高速モードプラス (FM+) の有効化

このビットは、ソフトウェアによってセット/クリアされます。PA9 の I/O ポート上で I²C FM+ 駆動機能を有効にします。

0 : 無効化

1 : 有効化

このビットを無効状態にすると、I2Cx_FMP ビットの 1 つを使用して、この I/O ポート上で I²C FM+ 駆動機能を有効にできます。I²C FM+ を有効にすると、速度制御は無視されます。

ビット 21 **I2C2_FMP** : I2C2 に対する高速モードプラス (FM+) の有効化

このビットは、ソフトウェアによってセット/クリアされます。GPIOx_AFR レジスタによって I2C2 として設定された I/O ポート上で、I²C FM+ 駆動機能を有効にします。

0 : 無効化

1 : 有効化

このビットを無効状態にすると、対応する I2Cx_FMP ビットを使用して、I2C2 として設定された I/O ポート上で I²C FM+ 駆動機能を有効にできます。I²C FM+ を有効にすると、速度制御は無視されます。

ビット 20 **I2C1_FMP** : I2C1 に対する高速モードプラス (FM+) の有効化

このビットは、ソフトウェアによってセット/クリアされます。GPIOx_AFR レジスタによって I2C1 として設定された I/O ポート上で、I²C FM+ 駆動機能を有効にします。

0 : 無効化

1 : 有効化

このビットを無効状態にすると、対応する I2Cx_FMP ビットを使用して、I2C1 として設定された I/O ポート上で I²C FM+ 駆動機能を有効にできます。I²C FM+ を有効にすると、速度制御は無視されます。

ビット 19 **I2C_PB9_FMP** : PB9 に対する高速モードプラス (FM+) の有効化

このビットは、ソフトウェアによってセット/クリアされます。PB9 の I/O ポート上で I²C FM+ 駆動機能を有効にします。

0 : 無効化

1 : 有効化

このビットを無効状態にすると、I2Cx_FMP ビットの 1 つを使用して、この I/O ポート上で I²C FM+ 駆動機能を有効にできます。I²C FM+ を有効にすると、速度制御は無視されます。

ビット 18 **I2C_PB8_FMP** : PB8 に対する高速モードプラス (FM+) の有効化

このビットは、ソフトウェアによってセット/クリアされます。PB8 の I/O ポート上で I²C FM+ 駆動機能を有効にします。

0 : 無効化

1 : 有効化

このビットを無効状態にすると、I2Cx_FMP ビットの 1 つを使用して、この I/O ポート上で I²C FM+ 駆動機能を有効にできます。I²C FM+ を有効にすると、速度制御は無視されます。

ビット 17 **I2C_PB7_FMP** : PB7 に対する高速モードプラス (FM+) の有効化

このビットは、ソフトウェアによってセット/クリアされます。PB7 の I/O ポート上で I²C FM+ 駆動機能を有効にします。

0 : 無効化

1 : 有効化

このビットを無効状態にすると、I2Cx_FMP ビットの 1 つを使用して、この I/O ポート上で I²C FM+ 駆動機能を有効にできます。I²C FM+ を有効にすると、速度制御は無視されます。

ビット 16 **I2C_PB6_FMP** : PB6 に対する高速モードプラス (FM+) の有効化

このビットは、ソフトウェアによってセット/クリアされます。PB6 の I/O ポート上で I²C FM+ 駆動機能を有効にします。

0 : 無効化

1 : 有効化

このビットを無効状態にすると、I2Cx_FMP ビットの 1 つを使用して、この I/O ポート上で I²C FM+ 駆動機能を有効にできます。I²C FM+ を有効にすると、速度制御は無視されます。

ビット 15:11 予約済みであり、リセット値に保持する必要があります。

ビット 10 **UCPD2_STROBE** : UCPD2 プルダウン設定でのストローブ効果

パワーオン時、UCPD2 CC1 および CC2 PD0 および PD2 ピンの内部プルダウン抵抗は有効です (接続されます)。

このビットを設定することで、次の「ストローブ」効果を得られます。

- UCPD2 が無効な場合 : CC1 および CC2 の UCPD プルダウンレジスタが無効になります。

- UCPD2 が有効で、CC1 および CC2 ピンの UCPD 制御ビットが設定されている場合 : その設定が適用されます。

詳細は、[セクション 35 : USB Type-C™ / USB Power Delivery インタフェース \(UCPD\)](#) を参照してください。

ビット 9 **UCPD1_STROBE** : UCPD1 プルダウン設定でのストローブ効果

パワーオン時、UCPD1 CC1 および CC2 PB15 および PA8 ピンの内部プルダウン抵抗は有効です (接続されます)。

このビットを設定することで、次の「ストローブ」効果を得られます。

- UCPD1 が無効な場合 : CC1 および CC2 の UCPD プルダウンレジスタを無効にします。

- UCPD1 が有効で、CC1 および CC2 ピンの UCPD 制御ビットが設定されている場合 : その設定を適用します。

詳細は、[セクション 35 : USB Type-C™ / USB Power Delivery インタフェース \(UCPD\)](#) を参照してください。

ビット 8 **BOOSTEN** : I/O アナログスイッチ電圧ブースタ有効化

このビットは、I/O アナログスイッチの供給方法を選択します。

0 : V_{DD}

1 : 専用の電圧ブースタ (V_{DD} によって供給される)

アナログ入力を使用する場合、V_{DD} が高いときは 0 を、低いとき (2.4 V 未満) は 1 を設定することをお勧めします。

ビット 7:6 **IR_MOD[1:0]** : IR の変調エンベロープ信号選択

このビットフィールドは、IR の変調エンベロープの信号を選択します。

00 : TIM16

01 : USART1

10 : USART4

11 : 予約済み

ビット 5 **IR_POL** : IR 出力極性選択

0 : IRTIM の出力 (IR_OUT) は反転されません。

1 : IRTIM の出力 (IR_OUT) は反転されます。

ビット 4 **PA12_RMP** : PA12 ピンの再配置

このビットは、ソフトウェアによってセット/クリアされます。セットすると、PA12 ピンが PA12 GPIO ポートではなく PA10 GPIO ポートとして動作するよう再配置されます。

0 : 再配置なし (PA12)

1 : 再配置 (PA10)

ビット 3 **PA11_RMP** : PA11 ピンの再配置

このビットは、ソフトウェアによってセット／クリアされます。セットすると、PA11 ピンが PA11 GPIO ポートではなく PA9 GPIO ポートとして動作するよう再配置されます。

0 : 再配置なし (PA11)

1 : 再配置 (PA9)

ビット 2 予約済みであり、リセット値に保持する必要があります。

ビット 1:0 **MEM_MODE[1:0]** : メモリ配置選択ビット

これらのビットは、ソフトウェアによってセット／クリアされます。これらは、アドレス 0x0000 0000 のメモリ内部配置を制御します。リセット後、これらのビットは、実際のブートモード設定で選択された値になります。詳細については、[セクション 2.5 : ブート設定](#)を参照してください。

x0 : メインフラッシュメモリは 0x0000 0000 に配置されます。

01 : システムフラッシュメモリは 0x0000 0000 に配置されます。

11 : 内蔵 SRAM は 0x0000 0000 に配置されます。

7.1.2 SYSCFG 設定レジスタ 2 (SYSCFG_CFGR2)

アドレスオフセット : 0x18

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	SRAM_P EF	Res.	Res.	Res.	Res.	ECC_ LOCK	PVD_ LOCK	SRAM_P ARITY_ LOCK	LOCKUP_ LOCK
							rc_w1					rw	rw	rw	rw

ビット 31:9 予約済みであり、リセット値に保持する必要があります。

ビット 8 **SRAM_PEF** : SRAM パリティエラーフラグ

このビットは、SRAM パリティエラーが検出されたときに、ハードウェアによってセットされます。ソフトウェアで 1 を書き込むことによってクリアされます。

0 : SRAM パリティエラーは検出されていません。

1 : SRAM パリティエラーが検出されました。

ビット 7:4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **ECC_LOCK** : ECC エラーのロックビット

このビットは、ソフトウェアでセットされ、システムリセットでクリアされます。これは、フラッシュ ECC エラー信号の TIM1/15/16/17 のブレイク入力への接続の有効とロックのために使用できます。

0 : ECC エラーは、TIM1/15/16/17 のブレイク入力に接続されていません。

1 : ECC エラーは、TIM1/15/16/17 のブレイク入力に接続されています。

ビット 2 **PVD_LOCK** : PVD ロックイネーブルビット

このビットは、ソフトウェアでセットされ、システムリセットでクリアされます。これは、TIM1/15/16/17 のブレーク入力への PVD 接続と、PWR_CR レジスタの PVDE と PLS[2:0] を有効にし、ロックするために使用できます。

0 : PVD 割込みは、TIM1/15/16/17 のブレーク入力に接続されていません。PVDE および PLS[2:0] ビットは、アプリケーションでプログラムできます。

1 : PVD 割込みは、TIM1/15/16/17 のブレーク入力に接続されています。PVDE および PLS[2:0] ビットは読出し専用。

ビット 1 **SRAM_PARITY_LOCK** : SRAM パリティロックビット

このビットは、ソフトウェアでセットされ、システムリセットでクリアされます。これは、SRAM パリティエラー信号のTIM1/15/16/17 のブレーク入力への接続を有効にし、ロックするために使用できます。

0 : SRAM パリティエラーはTIM1/15/16/17 のブレーク入力から切断されています

1 : SRAM パリティエラーはTIM1/15/16/17 のブレーク入力に接続されています

ビット 0 **LOCKUP_LOCK** : Cortex[®]-M0+ LOCKUP ビットイネーブルビット

このビットは、ソフトウェアでセットされ、システムリセットでクリアされます。これは、Cortex[®]-M0+ LOCKUP (ハードフォールト) 出力の TIM1/15/16/17 ブレーク入力への接続を有効にし、ロックするために使用できます。

0 : Cortex[®]-M0+ LOCKUP 出力は TIM1/15/16/17 のブレーク入力から切断されています

1 : Cortex[®]-M0+ LOCKUP 出力は TIM1/15/16/17 のブレーク入力に接続されています。

7.1.3 SYSCFG 割込みライン 0 ステータスレジスタ (SYSCFG_ITLINE0)

デバイスには専用のレジスタのセットが実装されており、各割込みラインに関連付けられたすべての保留中の割込みソースを 1 つのレジスタへ集めます。これにより、割込みラインに複数のソースが関連付けられている場合に、どのペリフェラルで処理が必要かを 1 回の読出しでチェックできます。

これらのレジスタのビットはすべて読出し専用で、対応する割込みリクエストが保留中の場合にハードウェアによってセットされ、ペリフェラルレジスタで割込みソースフラグをリセットすることでクリアされます。

アドレスオフセット : 80h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WWDG
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **WWDG** : ウィンドウ型ウォッチドッグ割込み保留フラグ

7.1.4 SYSCFG 割込みライン 1 ステータスレジスタ (SYSCFG_ITLINE1)

アドレスオフセット : 84h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PVDOUT
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **PVDOUT** : PVD 電源監視の割込みリクエストの保留 (EXTI ライン 16)。

7.1.5 SYSCFG 割込みライン 2 ステータスレジスタ (SYSCFG_ITLINE2)

アドレスオフセット : 88h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RTC	TAMP
														r	r

ビット 31:3 予約済み (0 として読み出される)

ビット 1 **RTC** : RTC 割込みリクエストの保留 (EXTI ライン 19)

ビット 0 **TAMP** : タンパ割込みリクエストの保留 (EXTI ライン 21)

7.1.6 SYSCFG 割込みライン 3 ステータスレジスタ (SYSCFG_ITLINE3)

アドレスオフセット : 8Ch

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FLASH_ECC	FLASH_ITF
														r	r

ビット 31:2 予約済み (0 として読み出される)

ビット 1 **FLASH_ECC** : フラッシュインタフェースの ECC 割込みリクエストの保留

ビット 0 **FLASH_ITF** : フラッシュインタフェースの割込みリクエストの保留

7.1.7 SYSCFG 割込みライン 4 ステータスレジスタ (SYSCFG_ITLINE4)

アドレスオフセット : 90h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RCC
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **RCC** : リセットおよびクロック制御の割込みリクエストの保留

7.1.8 SYSCFG 割込みライン 5 ステータスレジスタ (SYSCFG_ITLINE5)

アドレスオフセット : 94h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	EXTI1	EXTI0
														r	r

ビット 31:2 予約済み (0 として読み出される)

ビット 1 **EXTI1** : EXTI ライン 1 割込みリクエストの保留

ビット 0 **EXTI0** : EXTI ライン 0 割込みリクエストの保留

7.1.9 SYSCFG 割込みライン 6 ステータスレジスタ (SYSCFG_ITLINE6)

アドレスオフセット : 98h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	EXTI3	EXTI2
														r	r

ビット 31:2 予約済み (0 として読み出される)

ビット 1 **EXTI3** : EXTI ライン 3 割込みリクエストの保留

ビット 0 **EXTI2** : EXTI ライン 2 割込みリクエストの保留

7.1.10 SYSCFG 割込みライン 7 ステータスレジスタ (SYSCFG_ITLINE7)

アドレスオフセット : 9Ch

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	EXTI15	EXTI14	EXTI13	EXTI12	EXTI11	EXTI10	EXTI9	EXTI8	EXTI7	EXTI6	EXTI5	EXTI4
				r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:10 予約済み (0 として読み出される)

ビット 11 **EXTI15** : EXTI ライン 15 割込みリクエストの保留

ビット 10 **EXTI14** : EXTI ライン 14 割込みリクエストの保留

ビット 9 **EXTI13** : EXTI ライン 13 割込みリクエストの保留

ビット 8 **EXTI12** : EXTI ライン 12 割込みリクエストの保留

ビット 7 **EXTI11** : EXTI ライン 11 割込みリクエストの保留

ビット 6 **EXTI10** : EXTI ライン 10 割込みリクエストの保留

ビット 5 **EXTI9** : EXTI ライン 9 割込みリクエストの保留

ビット 4 **EXTI8** : EXTI ライン 8 割込みリクエストの保留

ビット 3 **EXTI7** : EXTI ライン 7 割込みリクエストの保留

ビット 2 **EXTI6** : EXTI ライン 6 割込みリクエストの保留

ビット 1 **EXTI5** : EXTI ライン 5 割込みリクエストの保留

ビット 0 **EXTI4** : EXTI ライン 4 割込みリクエストの保留

7.1.11 SYSCFG 割込みライン 8 ステータスレジスタ (SYSCFG_ITLINE8)

アドレスオフセット : A0h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UCPD2	UCPD1
														r	r

ビット 31:2 予約済み (0 として読み出される)

ビット 1 **UCPD2** : UCPD2 割込みリクエストの保留 (EXTI ライン 33)

ビット 0 **UCPD1** : UCPD1 割込みリクエストの保留 (EXTI ライン 32)

7.1.12 SYSCFG 割込みライン 9 ステータスレジスタ (SYSCFG_ITLINE9)

アドレスオフセット : A4h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMA1_CH1
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **DMA1_CH1** : DMA1 チャンネル 1 割込みリクエストの保留

7.1.13 SYSCFG 割込みライン 10 ステータスレジスタ (SYSCFG_ITLINE10)

アドレスオフセット : A8h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMA1_CH3	DMA1_CH2
														r	r

ビット 31:2 予約済み (0 として読み出される)

ビット 1 **DMA1_CH3** : DMA1 チャンネル 3 割込みリクエストの保留

ビット 0 **DMA1_CH2** : DMA1 チャンネル 2 割込みリクエストの保留

7.1.14 SYSCFG 割込みライン 11 ステータスレジスタ (SYSCFG_ITLINE11)

アドレスオフセット : ACh

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMA1_CH7	DMA1_CH6	DMA1_CH5	DMA1_CH4	DMAMUX
											r	r	r	r	r

ビット 31:5 予約済み (0 として読み出される)

ビット 4 **DMA1_CH7** : DMA1 チャンネル 7 割込みリクエストの保留

ビット 3 **DMA1_CH6** : DMA1 チャンネル 6 割込みリクエストの保留

ビット 2 **DMA1_CH5** : DMA1 チャンネル 5 割込みリクエストの保留

ビット 1 **DMA1_CH4** : DMA1 チャンネル 4 割込みリクエストの保留

ビット 0 **DMAMUX** : DMAMUX 割込みリクエストの保留

7.1.15 SYSCFG 割込みライン 12 ステータスレジスタ (SYSCFG_ITLINE12)

アドレスオフセット : B0h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	COMP2	COMP1	ADC
													r	r	r

ビット 31:3 予約済み (0 として読み出される)

ビット 2 **COMP2** : コンパレータ 2 割込みリクエストの保留 (EXTI ライン 18)

ビット 1 **COMP1** : コンパレータ 1 割込みリクエストの保留 (EXTI ライン 17)

ビット 0 **ADC** : ADC 割込みリクエストの保留

7.1.16 SYSCFG 割込みライン 13 ステータスレジスタ (SYSCFG_ITLINE13)

アドレスオフセット : B4h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM1_BRK	TIM1_UPD	TIM1_TRG	TIM1_CC
												r	r	r	r

ビット 31:4 予約済み (0 として読み出される)

ビット 3 **TIM1_BRK** : タイマ 1 ブレーク割込みリクエストの保留

ビット 2 **TIM1_UPD** : タイマ 1 更新割込みリクエストの保留

ビット 1 **TIM1_TRG** : タイマ 1 トリガ割込みリクエストの保留

ビット 0 **TIM1_CC** : タイマ 1 転流割込みリクエストの保留

7.1.17 SYSCFG 割込みライン 14 ステータスレジスタ (SYSCFG_ITLINE14)

アドレスオフセット : B8h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM1_CC
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **TIM1_CC** : タイマ 1 キャプチャ/比較割込みリクエストの保留

7.1.18 SYSCFG 割込みライン 15 ステータスレジスタ (SYSCFG_ITLINE15)

アドレスオフセット : BCh

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM2
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **TIM2** : タイマ 2 割込みリクエストの保留

7.1.19 SYSCFG 割込みライン 16 ステータスレジスタ (SYSCFG_ITLINE16)

アドレスオフセット : C0h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM3
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **TIM3** : タイマ 3 割込みリクエストの保留

7.1.20 SYSCFG 割込みライン 17 ステータスレジスタ (SYSCFG_ITLINE17)

アドレスオフセット : C4h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LPTIM1	DAC	TIM6
													r	r	r

ビット 31:3 予約済み (0 として読み出される)

ビット 2 **LPTIM1** : 低電力タイマ 1 割込みリクエストの保留 (EXTI ライン 29)

ビット 1 **DAC** : DAC アンダーランの割込みリクエストの保留

ビット 0 **TIM6** : タイマ 6 割込みリクエストの保留

7.1.21 SYSCFG 割込みライン 18 ステータスレジスタ (SYSCFG_ITLINE18)

アドレスオフセット : C8h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LPTIM2	TIM7
														r	r

ビット 31:2 予約済み (0 として読み出される)

ビット 1 **LPTIM2** : 低電力タイマ 2 割込みリクエストの保留 (EXTI ライン 30)

ビット 0 **TIM7** : タイマ 7 割込みリクエストの保留

7.1.22 SYSCFG 割込みライン 19 ステータスレジスタ (SYSCFG_ITLINE19)

アドレスオフセット : CCh

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM14
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **TIM14** : タイマ 14 割込みリクエストの保留

7.1.23 SYSCFG 割込みライン 20 ステータスレジスタ (SYSCFG_ITLINE20)

アドレスオフセット : D0h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM15
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **TIM15** : タイマ 15 割込みリクエストの保留

7.1.24 SYSCFG 割込みライン 21 ステータスレジスタ (SYSCFG_ITLINE21)

アドレスオフセット : D4h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM16
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **TIM16** : タイマ 16 割込みリクエストの保留

7.1.25 SYSCFG 割込みライン 22 ステータスレジスタ (SYSCFG_ITLINE22)

アドレスオフセット : D8h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM17
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **TIM17** : タイマ 17 割込みリクエストの保留

7.1.26 SYSCFG 割込みライン 23 ステータスレジスタ (SYSCFG_ITLINE23)

アドレスオフセット : DCh

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	I2C1
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **I2C1** : EXTI ライン 23 と組み合わせられた I2C1 割込みリクエストの保留

7.1.27 SYSCFG 割込みライン 24 ステータスレジスタ (SYSCFG_ITLINE24)

アドレスオフセット : E0h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	I2C2
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 I2C2 : I2C2 割込みリクエストの保留

7.1.28 SYSCFG 割込みライン 25 ステータスレジスタ (SYSCFG_ITLINE25)

アドレスオフセット : E4h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SPI1
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 SPI1 : SPI1 割込みリクエストの保留

7.1.29 SYSCFG 割込みライン 26 ステータスレジスタ (SYSCFG_ITLINE26)

アドレスオフセット : E8h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SPI2
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 SPI2 : SPI2 割込みリクエストの保留

7.1.30 SYSCFG 割込みライン 27 ステータスレジスタ (SYSCFG_ITLINE27)

アドレスオフセット : ECh

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	USART1
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **USART1** : EXTI ライン 25 と組み合わせられた USART1 割込みリクエストの保留

7.1.31 SYSCFG 割込みライン 28 ステータスレジスタ (SYSCFG_ITLINE28)

アドレスオフセット : F0h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	USART2
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **USART2** : EXTI ライン 26 と組み合わせられた USART2 割込みリクエストの保留

7.1.32 SYSCFG 割込みライン 29 ステータスレジスタ (SYSCFG_ITLINE29)

アドレスオフセット : F4h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LPUART1	USART4	USART3
													r	r	r

ビット 31:3 予約済み (0 として読み出される)

ビット 2 **LPUART1** : LPUART1 割込みリクエストの保留 (EXTI ライン 28)

ビット 1 **USART4** : USART4 割込みリクエストの保留

ビット 0 **USART3** : EXTI ライン 28 と組み合わせられた USART3 割込みリクエストの保留

7.1.33 SYSCFG 割込みライン 30 ステータスレジスタ (SYSCFG_ITLINE30)

アドレスオフセット : F8h

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CEC
															r

ビット 31:1 予約済み (0 として読み出される)

ビット 0 **CEC** : EXTI ライン 27 と組み合わせられた CEC 割込みリクエストの保留

7.1.34 SYSCFG 割込みライン 31 ステータスレジスタ (SYSCFG_ITLINE31)

アドレスオフセット : FCh

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	AES	RNG
														r	r

ビット 31:2 予約済み (0 として読み出される)

ビット 1 **AES** : AES 割込みリクエストの保留

ビット 0 **RNG** : RNG 割込みリクエストの保留

7.1.35 SYSCFG レジスタマップ

次の表に、SYSCFG レジスタマップとリセット値を示します。

表 32. SYSCFG レジスタマップとリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x00	SYSCFG_CFGR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	I2C_PA10_FMP	I2C_PA9_FMP	I2C2_FMP	I2C1_FMP	I2C_PB9_FMP	I2C_PB8_FMP	I2C_PB7_FMP	I2C_PB6_FMP	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BOOSTEN	IR_MOD		IR_POL	PA12_RMP	PA11_RMP	Res.	MEM_MODE[1:0]		
	リセット値									0	0	0	0	0	0	0	0								0	0	0	0	0	0	0	X	X	
0x04 から 0x17	予約済み	予約済み																																
0x18	SYSCFG_CFGR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SRAM_PEF		Res.	Res.	Res.	Res.	ECC_LOCK	PVD_LOCK	SRAM_PARITY_LOCK	LOCKUP_LOCK
	リセット値																								0					0	0	0	0	
0x1D から 0x7F	予約済み	予約済み																																
0x80	SYSCFG_ITLINE0	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WWDG	
	リセット値																																	
0x84	SYSCFG_ITLINE1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PVDOUT	
	リセット値																																	
0x88	SYSCFG_ITLINE2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RTC	
	リセット値																																	
0x8C	SYSCFG_ITLINE3	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FLASH_ECC	
	リセット値																																	
0x90	SYSCFG_ITLINE4	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RCC	
	リセット値																																	
0x94	SYSCFG_ITLINE5	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	EXT11	
	リセット値																																	
0x98	SYSCFG_ITLINE6	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	EXT13	
	リセット値																																	
0x9C	SYSCFG_ITLINE7	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	EXT115	EXT114	EXT113	EXT112	EXT111	EXT110	EXT109	EXT108	EXT107	EXT106	EXT105	
	リセット値																						0	0	0	0	0	0	0	0	0	0	0	
0xA0	SYSCFG_ITLINE8	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UCPD2	
	リセット値																																	

表 32. SYSCFG レジスタマップとリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
0xA4	SYSCFG_ITLINE9	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMA1_CH1		
	リセット値																																0		
0xA8	SYSCFG_ITLINE10	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMA1_CH2			
	リセット値																																0		
0xAC	SYSCFG_ITLINE11	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMA1_CH7	DMA1_CH6	DMA1_CH5	DMA1_CH4	DMA1_MUX	
	リセット値																													0	0	0	0	0	
0xB0	SYSCFG_ITLINE12	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	COMP2	COMP1	ADC		
	リセット値																													0	0	0	0	0	
0xB4	SYSCFG_ITLINE13	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM1_BRK	TIM1_UPD	TIM1_TRG	TIM1_CCJ	
	リセット値																													0	0	0	0	0	
0xB8	SYSCFG_ITLINE14	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM1_CC	TIM1_CC	TIM1_CC	
	リセット値																																0	0	
0xBC	SYSCFG_ITLINE15	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM2	TIM2	TIM2
	リセット値																																0	0	
0xBC	予約済み	予約済み																																	
0xC0	SYSCFG_ITLINE16	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TIM3	
	リセット値																																0	0	
0xC4	SYSCFG_ITLINE17	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LPTIM1	LPTIM1	LPTIM1	
	リセット値																														0	0	0	0	
0xC8	SYSCFG_ITLINE18	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	リセット値																															0	0	0	
0xCC	SYSCFG_ITLINE19	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	リセット値																																0	0	
0xD0	SYSCFG_ITLINE20	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	リセット値																																0	0	
0xD4	SYSCFG_ITLINE21	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	リセット値																																0	0	
0xD8	SYSCFG_ITLINE22	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	リセット値																																0	0	
0xDC	SYSCFG_ITLINE23	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	リセット値																																0	0	

表 32. SYSCFG レジスタマップとリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0xE0	SYSCFG_ITLINE24	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	12C2
	リセット値																																
0xE4	SYSCFG_ITLINE25	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	SP1
	リセット値																																0
0xE8	SYSCFG_ITLINE26	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	SP2
	リセット値																																0
0xEC	SYSCFG_ITLINE27	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	USART1
	リセット値																																0
0xF0	SYSCFG_ITLINE28	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	USART2
	リセット値																																0
0xF4	SYSCFG_ITLINE29	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	USART3
	リセット値																														LPUART1	USART4	0
0xF8	SYSCFG_ITLINE30	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	CEC
	リセット値																																0
0xFC	SYSCFG_ITLINE31	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	AES
	リセット値																															0	RNG

レジスタ境界アドレスについては、[54ページのセクション 2.2](#) を参照してください。

8 相互接続マトリックス

8.1 概要

いくつかのペリフェラルには相互に直接接続できるものがあります。

これにより、ペリフェラル間での自主的な通信や同期が可能になり、CPU リソースと消費電力を低減できます。

さらに、これらのハードウェア接続によってソフトウェアの遅延をなくし、予測可能なシステム設計が可能になります。

ペリフェラルに応じて、これらの相互接続は RUN、SLEEP、低電力 RUN、低電力 SLEEP、STOP 0、および STOP 1 のモードで動作可能です。

8.2 接続の一覧

表 33. 相互接続マトリックス⁽¹⁾⁽²⁾

転送元	転送先														
	TIM1	TIM2	TIM3	TIM14	TIM15	TIM16	TIM17	LPTIM1	LPTIM2	ADC	DAC	DMAMUX	COMP1	COMP2	IRTIM
TIM1	-	8.3.1	8.3.1	-	-	-	-	-	-	8.3.2	8.3.4	-	8.3.7	8.3.7	-
TIM2	8.3.1	-	8.3.1	-	8.3.1	-	-	-	-	8.3.2	8.3.4	-	8.3.7	8.3.7	-
TIM3	8.3.1	8.3.1	-	-	8.3.1	-	-	-	-	8.3.2	8.3.4	-	8.3.7	8.3.7	-
TIM14	-	8.3.1	8.3.1	-	-	-	-	-	-	-	-	8.3.12	-	-	-
TIM15	8.3.1	8.3.1	8.3.1	-	-	-	-	-	-	8.3.2	8.3.4	-	-	-	-
TIM16	-	-	-	-	8.3.1	-	-	-	-	-	-	-	-	-	8.3.11
TIM17	8.3.1	-	-	-	8.3.1	-	-	-	-	-	-	-	-	-	8.3.11
TIM6	-	-	-	-	-	-	-	-	-	8.3.2	8.3.4	-	-	-	-
TIM7	-	-	-	-	-	-	-	-	-	-	8.3.4	-	-	-	-
LPTIM1	-	-	-	-	-	-	-	-	-	-	8.3.4	8.3.12	-	-	-
LPTIM2	-	-	-	-	-	-	-	-	-	-	8.3.4	8.3.12	-	-	-
USART1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	8.3.11
USART4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	8.3.11
ADC	8.3.3	-	-	-	-	-	-	-	-	-	-	-	-	-	-
温度センサ	-	-	-	-	-	-	-	-	-	8.3.8	-	-	-	-	-
VBAT	-	-	-	-	-	-	-	-	-	8.3.8	-	-	-	-	-
VREFINT	-	-	-	-	-	-	-	-	-	8.3.8	-	-	-	-	-
HSE	-	-	-	8.3.5	-	-	8.3.5	-	-	-	-	-	-	-	-
LSE	-	8.3.5	-	-	-	8.3.5	-	-	-	-	-	-	-	-	-
LSI	-	-	-	-	-	8.3.5	-	-	-	-	-	-	-	-	-
MCO	-	-	-	8.3.5	-	-	8.3.5	-	-	-	-	-	-	-	-

表 33. 相互接続マトリックス⁽¹⁾⁽²⁾ (続き)

転送元	転送先														
	TIM1	TIM2	TIM3	TIM14	TIM15	TIM16	TIM17	LPTIM1	LPTIM2	ADC	DAC	DMAMUX	COMP1	COMP2	IRTIM
EXTI	-	-	-	-	-	-	-	-	-	8.3.2	8.3.4	-	-	-	-
RTC および TAMP	-	-	-	8.3.5	-	8.3.5	-	8.3.6	8.3.6	-	-	-	-	-	-
COMP1	8.3.9	8.3.9	8.3.9	-	8.3.9	8.3.9	8.3.9	8.3.6	8.3.6	-	-	-	-	-	-
COMP2	8.3.9	8.3.9	8.3.9	-	8.3.9	8.3.9	8.3.9	8.3.6	8.3.6	-	-	-	-	-	-
SYST ERR	8.3.10	8.3.10	8.3.10	-	8.3.10	8.3.10	8.3.10	-	-	-	-	-	-	-	-

1. 表内の数字は、[セクション 8.3 : 相互接続の詳細](#)の対応するサブセクションにリンクしています。

2. 灰色のセルにある「-」の記号は、「相互接続なし」であることを示します。

8.3 相互接続の詳細

8.3.1 TIM1、TIM2、TIM3、TIM15、TIM16、および TIM17 から TIM1、TIM2、TIM3、および TIM15

目的

タイマの同期や連携した動作のために、いくつかの TIMx タイマを内部で相互リンクすることができます。

マスタモードに設定されたタイマは、スレーブモードに設定された別のタイマのカウンタのリセット、開始、停止、またはクロック供給を行うことができます。

機能の説明については、次を参照してください。[セクション 21.3.19 : タイマの同期](#)

同期のモードについては次のセクションに詳細が記載されています。

- [セクション 20.3.26 : タイマの同期](#) (高機能制御タイマ TIM1 について)
- [セクション 21.3.18 : タイマと外部トリガの同期](#) (汎用タイマ TIM2/TIM3 について)
- [セクション 24.4.19 : 外部トリガ同期 \(TIM15 のみ\)](#) (汎用タイマ TIM15 について)

トリガ信号

出力(マスタから)は、設定可能なタイマイベントに従った信号 TIMx_TRGO (および TIMx_TRGOx)で行われます。

トリガ出力のない TIM14、TIM16、および TIM17 タイマでは、代わりに出力比較 1 が使用されます。

入力(スレーブへ)は信号 TIMx_ITR0/ITR1/ITR2/ITR3 で行われます。

TIM1 の入力信号および出力信号は、[図 103 : 高機能制御タイマのブロック図](#)に示されています。

使用可能なマスタ/スレーブ接続を以下に示します。

- [表 107 : TIMx 内部トリガ接続](#)
- [表 114 : TIMx 内部トリガ接続](#)

関連する電力モード

これらの相互接続は、RUN、SLEEP、低電力 RUN、および低電力 SLEEP の電力モードで動作します。

8.3.2 TIM1、TIM2、TIM3、TIM6、TIM15、および EXTI から ADC

目的

汎用タイマ（TIM2、TIM3、および TIM15）、基本タイマ（TIM6）、高機能制御タイマ（TIM1）、および EXTI は、ADC トリガイベントを生成するために使用できます。

TIMx 同期については、[セクション 20.3.27 : ADC の同期](#)

ADC 同期については、[セクション 14.4 : 外部トリガおよびトリガ極性での変換 \(EXTSEL、EXTEN\)](#)

トリガ信号

出力（タイマから）は、信号 TIMx_TRGO、TIMx_TRGO2、または TIMx_CCx イベントで行われます。

入力（ADC へ）は信号 EXT[15:0]、JEXT[15:0] で行われます。

タイマと ADC の間の接続については、[表 60 : 外部トリガ](#)を参照してください。

関連する電力モード

これらの相互接続は、RUN、SLEEP、低電力 RUN、および低電力 SLEEP の電力モードで動作します。

8.3.3 ADC から TIM1

目的

ADC では、ウォッチドッグ信号を通じて高機能制御タイマ TIM1 にトリガイベントを提供できます。

ADC アナログウォッチドッグ設定の説明については、[セクション 14.7 : アナログウィンドウウォッチドッグ \(AWD1EN、AWD1SGL、AWD1CH、ADC_AWDxCR、ADC_AWDxTR\)](#)

タイマのトリガ設定については、[セクション 20.3.4 : 外部トリガ入力](#)

トリガ信号

出力（ADC から）は信号 ADCn_AWDx_OUT n = 1、2、3（ADC の場合）x = 1、2、3（ADC ごとに 3 つのウォッチドッグ）で行われ、入力（タイマへ）は信号 TIMx_ETR（外部トリガ）で行われます。

関連する電力モード

この相互接続は、RUN、SLEEP、低電力 RUN、および低電力 SLEEP の電力モードで動作します。

8.3.4 TIM1、TIM2、TIM3、TIM6、TIM7、TIM15、LPTIM1、LPTIM2、および EXTI から DAC

目的

汎用タイマ（TIM2/TIM3/TIM15）、基本タイマ（TIM6、TIM7）、低電力タイマ（LPTIM1/LPTIM2）、および高機能制御タイマ（TIM1）は、DAC 変換をトリガできます。

トリガ信号

各タイマの TIMx_TRGO 出力は、対応する DAC 入力に直接接続されています。

DAC トリガ入力の選択については、[セクション 15.4.7 : DAC トリガ選択](#)（シングルおよびデュアルモード）を参照してください。

関連する電力モード

これらの相互接続は、RUN、SLEEP、低電力 RUN、および低電力 SLEEP の電力モードで動作します。

8.3.5 HSE、LSE、LSI、MCO、RTC、および TAMP から TIM2、TIM14、TIM16、および TIM17

目的

外部クロック（HSE、LSE）、内部クロック（LSI）、マイクロコントローラ出力クロック（MCO）、RTC クロック、RTC ウェイクアップ割込み、および GPIO は、一部の TIM14/16/TIM17 タイマのキャプチャのチャンネル 1 への入力として選択できます。

タイマでは、LSE や HSE/32 などの高精度なクロックを基準タイミングとして使用して、HSI16 や LSI などの内部クロックの較正または正確な測定を行うことができます。詳細については、[セクション 5.2.15 : TIM14/TIM16/TIM17 での内部／外部クロックの測定](#)を参照してください。

ロースピード外部（LSE）オシレータが使用されている場合、追加のハードウェア接続は必要ありません。

外部クロック LSE は、TIM2_ETR 入力で汎用タイマ（TIM2）への入力として使用できます。[セクション 21.4.21 : TIM2 オルタネート機能オプションレジスタ 1（TIM2_AF1）](#)を参照してください。

関連する電力モード

これらの相互接続は、RUN、SLEEP、低電力 RUN、および低電力 SLEEP の電力モードで動作します。

8.3.6 RTC、TAMP、COMP1、および COMP2 から LPTIM1 および LPTIM2

目的

RTC アラーム A/B、TAMP1/2 入力検出、COMP1/2_OUT、および GPIO 代替機能は、LPTIM カウンタ LPTIM1/2 を開始するためのトリガとして使用できます。

トリガ信号

このトリガ機能については、[セクション 25.4.7 : トリガマルチプレクサ](#)（および次のセクション）で説明されています。

入力選択については、[表 122 : LPTIM1 外部トリガ接続](#)および[表 123 : LPTIM2 外部トリガ接続](#)で説明されています。

関連する電力モード

これらの相互接続は RUN、SLEEP、低電力 RUN、低電力 SLEEP、STOP 0、および STOP 1 の電力モードで動作します。

8.3.7 TIM1、TIM2、TIM3、および TIM15 から COMP1 および COMP2

目的

高機能制御タイマ (TIM1) および汎用タイマ (TIM2、TIM3、および TIM15) は、COMP1 および COMP2 へのブランキングウィンドウ入力として使用できます。

ブランキング機能については、[セクション 17.3.7: コンパレータの出力のブランキング機能](#)で説明されています。

ブランキングソースを次に示します。

- [セクション 17.6.1: コンパレータ 1 制御/ステータスレジスタ \(COMP1_CSR\) ビット 20:18 BLANKING\[2:0\]](#)
- [セクション 17.6.2: コンパレータ 2 制御/ステータスレジスタ \(COMP2_CSR\) ビット 20:18 BLANKING\[2:0\]](#)

トリガ信号

タイマ出力信号 TIMx_OCx は、COMP1/COMP2 のブランキングソースへの入力です。

関連する電力モード

これらの相互接続は、RUN、SLEEP、低電力 RUN、および低電力 SLEEP の電力モードで動作します。

8.3.8 内部入力アナログソースから ADC

目的

内部温度センサ出力電圧 V_{TS} 、内部基準電圧 V_{REFINT} 、および V_{BAT} 監視チャネルは、ADC 入力チャネルに接続されています。

詳細については、次を参照してください。

- [セクション 14.2: ADC の主な機能](#)
- [セクション 14.3.8: チャネル選択 \(CHSEL, SCANDIR, CHSELRMOD\)](#)
- [図 14.9: 温度センサと内部基準電圧](#)
- [図 14.10: バッテリ電圧監視](#)

関連する電力モード

これらの相互接続は、RUN、SLEEP、低電力 RUN、および低電力 SLEEP の電力モードで動作します。

8.3.9 COMP1 および COMP2 から TIM1、TIM2、TIM3、TIM15、TIM16、および TIM17

目的

COMP1 および COMP2 コンパレータ出力は、入力キャプチャまたは TIM1、TIM2、または TIM3 の TIMx_ETR 入力に接続できます。

ETR への接続は、[セクション 20.3.4：外部トリガ入力](#)を参照してください。

I/O のオープンドレイン接続を使用して GPIO 代替機能を選択することで、COMP1 および COMP2 コンパレータ出力は、TIM1、TIM15、TIM16、および TIM17 の TIMx_BKIN または TIMx_BKIN2 ブレーク入力信号としても機能します。[セクション 20.3.17：双方向ブレーク入力](#)を参照してください。

使用可能な接続を以下に示します。

- [セクション 20.4.23：TIM1 オプションレジスタ 1 \(TIM1_OR1\)](#)
- [セクション 20.4.28：TIM1 オルタネート機能レジスタ 2 \(TIM1_AF2\)](#)
- [セクション 21.4.19：TIM2 オプションレジスタ 1 \(TIM2_OR1\)](#)
- [セクション 24.3：TIM16/TIM17 の主な特長](#)

関連する電力モード

これらの相互接続は、RUN、SLEEP、低電力 RUN、および低電力 SLEEP の電力モードで動作します。

8.3.10 システムエラーから TIM1、TIM2、TIM3、TIM15、TIM16、および TIM17

目的

CSS、CPU ハードフォールト、RAM パリティエラー、FLASH ECC ダブルエラー検出、PVD は、TIM1、TIM2、TIM3、TIM15、TIM16、および TIM17 に向けてタイマブレークの形式でシステムエラーを生成できます。

ブレーク機能の目的は、タイマから PWM 信号によって駆動する電源スイッチを保護することです。

使用可能なブレークのソースの一覧を次に示します。

- [セクション 20.3.16：ブレーク機能の使用 \(TIM1\)](#)
- [セクション 24.4.13：ブレーク機能の使用 \(TIM15/TIM16/TIM17\)](#)
- [図 237：TIM15 ブロック図](#)
- [図 238：TIM16/TIM17 ブロック図](#)

関連する電力モード

これらの相互接続は、RUN、SLEEP、低電力 RUN、および低電力 SLEEP の電力モードで動作します。

8.3.11 TIM16、TIM17、USART1、および USART4 から IRTIM

目的

USART1 または USART4 送信信号に関連付けられた TIM16 または TIM17 タイマの TIMx_OC1 出力チャンネルは、赤外線出力波形を生成できます。

この機能については、[セクション 26：赤外線インタフェース \(IRTIM\)](#) で説明されています。

関連する電力モード

これらの相互接続は、RUN、SLEEP、低電力 RUN、および低電力 SLEEP の電力モードで動作します。

8.3.12 TIM14、LPTIM1、および LPTIM2 から DMAMUX

目的

汎用タイマ (TIM14)、低電力タイマ (LPTIM1 および LPTIM2)、および EXTI は、DMAMUX に対するトリガイメントとして使用できます。

関連する電力モード

これらの相互接続は、RUN、SLEEP、低電力 RUN、および低電力 SLEEP の電力モードで動作します。

9 ダイレクトメモリアクセスコントローラ (DMA)

9.1 概要

ダイレクトメモリアクセス (DMA) コントローラは、バスマスタかつシステムペリフェラルです。

DMA は、オフロード CPU の制御時に、メモリマップドペリフェラルおよび／またはメモリの間でプログラム可能なデータ転送を実行するために使用されます。

DMA コントローラには、AHB マスタアーキテクチャが 1 つ搭載されています。

7 チャンネルの DMA のインスタンスが 1 つあります。

それぞれのチャンネルは、1 つ以上のペリフェラルからのメモリアセスリクエストを管理する役割を担っています。DMA には、DMA リクエスト間の優先順位を操作するためのアービタが内蔵されています。

9.2 DMA の主な機能

- シングル AHB マスタ
- ペリフェラルからメモリ、メモリからペリフェラル、メモリ間、およびペリフェラル間のデータ転送
- フラッシュメモリ、SRAM、および AHB/APB ペリフェラルなどのオンチップメモリマップデバイスに対する転送元および転送先としてのアクセス
- 個別に設定可能なすべての DMA チャンネル
 - 各チャンネルは、ペリフェラルからの DMA リクエスト信号またはメモリ間転送でのソフトウェアトリガのいずれかに関連付けられています。この設定はソフトウェアで行われます。
 - リクエスト間の優先順位は、ソフトウェアによってプログラム可能です (チャンネルごとに最優先、高、中、低の 4 レベル)。レベルが等しい場合は、ハードウェアによってプログラム可能です (チャンネル 1 へのリクエストはチャンネル 2 へのリクエストよりも優先されるなど)。
 - 転送元および転送先の転送サイズ (バイト、ハーフワード、ワード) は個別に設定され、パッキング／アンパッキングをエミュレートします。転送元および転送先のアドレスは、データサイズに基づいて整列させてください。
 - ペリフェラルとメモリの間で行われる転送は、サーキュラバッファ管理によってサポートされます。
 - プログラム可能な転送データ数 : 0 から $2^{16} - 1$
- チャンネルごとの割り込みリクエストの生成各割り込みリクエストは、3 つの DMA イベント (転送完了、1/2 転送、または転送エラー) のいずれかから発生します。

9.3 DMA の実装

9.3.1 DMA

DMA は、表 34 に示すハードウェア構成パラメータによって実装されています。

表 34. DMA の実装

機能	DMA
チャンネル数	7

9.3.2 DMA リクエストマッピング

DMA コントローラは DMAMUX ペリフェラルを介して AHB/APB ペリフェラルから DMA リクエストに接続されています。


別のリクエストのマッピングについては、セクション 10.3 : DMAMUX の実装を参照してください。

9.4 DMA の機能説明

9.4.1 DMA ブロック図

図 20 に DMA ブロック図を示します。

図 20. DMA ブロック図



DMA コントローラは、AHB システムバスをその他のシステムマスタと共有することでダイレクトメモリ転送を行います。バスマトリックスはラウンドロビンスケジューリングを実行します。DMA リクエストは、CPU と DMA のターゲット転送先が同じである場合に（メモリまたはペリフェラル）、いくつかのバスサイクルの間、CPU のシステムバスへのアクセスを停止することがあります。

AHB スレーブインタフェースを介した設定に従って、DMA コントローラは DMA チャンネルとその関連付けられた受信リクエストの間でアービトレーションを行います。DMA コントローラでは、シングル AHB ポートマスタを介した DMA データ転送のスケジュールも行います。

DMA コントローラは、チャンネルごとの割込みを割込みコントローラに生成します。

9.4.2 DMA ピンおよび内部信号

表 35. DMA 内部入力／出力信号

信号名	信号タイプ	説明
dma_req[x]	入力	DMA チャンネル x リクエスト
dma_ack[x]	出力	DMA チャンネル x 確認応答
dma_it[x]	出力	DMA チャンネル x 割込み

9.4.3 DMA 転送

ソフトウェアは、AHB バス転送シーケンスから成るブロック転送を行うために DMA コントローラをチャンネルレベルで設定します。

DMA ブロック転送がペリフェラルからリクエストされたり、メモリ間転送時にソフトウェアによってトリガされる場合があります。

イベント後、次のシングル DMA 転送のステップが発生します。

1. ペリフェラルがシングル DMA リクエストを DMA コントローラに送信します。
2. このペリフェラルリクエストに関連付けられたチャンネルの優先度に従って、DMA コントローラがリクエストを処理します。
3. DMA コントローラは、ペリフェラルを許可するとすぐに、ペリフェラルに確認応答を送信します。
4. ペリフェラルは、DMA コントローラからの確認応答を受け取るとすぐに、そのリクエストを解除します。
5. ペリフェラルによってリクエストが無効にされると、DMA コントローラは確認応答を解除します。

ペリフェラルは、さらなるシングルリクエストを求め、別のシングル DMA 転送を開始することができます。

リクエスト／確認応答プロトコルは、ペリフェラルが転送元または転送先のいずれかである場合に使用されます。たとえば、メモリからペリフェラルへの転送の場合、ペリフェラルはシングルリクエスト信号を DMA コントローラに送信することで転送を開始します。その後、DMA コントローラはメモリ内のシングルデータを読み出して、このデータをペリフェラルに書き込みます。

特定のチャンネル x では、DMA ブロック転送は次のシーケンスの繰返しで構成されます。

- シングルデータの 2 つの AHB 転送を含む、DMA AHB バスマスタによるシングル DMA 転送
 - ペリフェラルデータレジスタまたは現在の内部ペリフェラル／メモリアドレスレジスタを介してアドレス指定されたメモリ位置からのシングルデータ読出し（バイト、ハーフワード、またはワード）。
最初のシングル転送に使用される開始アドレスは、ペリフェラル／メモリのベースアドレスで、DMA_CPARx または DMA_CMARx レジスタでプログラムされています。

- ペリフェラルデータレジスタまたは現在の内部ペリフェラル／メモリアドレスレジスタを介してアドレス指定されたメモリ位置へのシングルデータ書込み（バイト、ハーフワード、またはワード）。
最初の転送に使用される開始アドレスは、ペリフェラル／メモリのベースアドレスで、DMA_CPARx または DMA_CMARx レジスタでプログラムされています。
- プログラムされた DMA_CNDTRx レジスタのポストデクリメント
このレジスタは、転送するデータ項目の残数を含みます（「書込み後読出し」を行う AHB 転送の数）。

転送は DMA_CNDTRx が null になるまで繰り返されます。

注： AHB マスタバスの転送元／転送先アドレスは、転送元／転送先に転送されるシングルデータの設定サイズに合わせる必要があります。

9.4.4 DMA アービトレーション

DMA アービタは異なるチャネル間の優先順位を管理します。

アービタによってアクティブなチャネル x が許可されると（ハードウェアリクエストまたはソフトウェアトリガ）、シングル DMA 転送が実行されます（シングルデータの「書込み後読出し」を行う AHB 転送など）。その後、アービタは再度アクティブチャネルのセットを検討して優先順位の高いものを選択します。

優先順位は 2 段階で管理されます。

- ソフトウェア：各チャネルの優先順位は、DMA_CCRx レジスタで次の 4 つの異なるレベルに設定されています。
 - 最優先
 - ハイ
 - 中
 - ロー
- ハードウェア：2 つのリクエストのソフトウェア優先順位レベルが同じである場合、最も低いインデックスを持つチャネルが優先されます。たとえば、チャネル 2 はチャネル 4 よりも優先されます。

チャネル x がメモリ間モードでブロック転送にプログラムされている場合、このチャネル x の各シングル DMA 転送間で再アービトレーションを行うことが検討されます。同時に別のアクティブなリクエストされたチャネルがある場合、DMA アービタは他の優先順位が最も高いリクエストされたチャネルに自動的に交替してこれを許可します。優先順位は、メモリ間チャネルよりも低い場合があります。

9.4.5 DMA チャネル

各チャネルは、ある固定アドレスにあるペリフェラルレジスタとメモリアドレスの間の DMA 転送を処理します。転送するデータ項目数はプログラム可能です。転送するデータ項目数を格納しているレジスタは、各転送後にデクリメントされます。

DMA チャネルはブロック転送レベルでプログラムされます。

プログラム可能なデータサイズ

ペリフェラルおよびメモリへのシングルデータの転送サイズ（バイト、ハーフワード、またはワード）は、DMA_CCRx レジスタの PSIZE[1:0] および MSIZE[1:0] フィールドでそれぞれプログラム可能です。

ポインタのインクリメント

ペリフェラルおよびメモリのポインタは、DMA_CCRx レジスタの PINC および MINC ビットに応じて、各転送後に自動的にインクリメントすることができます。

インクリメントモードを有効にした場合 (PINC または MINC を 1 にセット)、次の転送アドレスは、PSIZE[1:0] または MSIZE[1:0] で定義したデータサイズに応じて、前回の転送アドレスに 1、2、または 4 をインクリメントしたアドレスになります。最初の転送アドレスは、DMA_CPARx または DMA_CMARx レジスタでプログラムされたアドレスとなります。転送中、これらのレジスタは最初にプログラムされた値を保持します。現在の転送アドレス (現在の内部ペリフェラル/メモリアドレスレジスタ内) に対するソフトウェアによるアクセスはできません。

チャンネル x がノンサーキュラモードに設定されている場合、データ転送終了後 (転送するシングルデータの数がゼロに達したとき)、DMA リクエストは処理されません。DMA_CNDTRx レジスタに新しいデータ項目数を再ロードするには、DMA チャンネルを無効にする必要があります。

注： チャンネル x を無効にした場合、DMA レジスタはリセットされません。DMA チャンネルレジスタ (DMA_CCRx、DMA_CPARx、DMA_CMARx) は、チャンネル設定フェーズでプログラムされた初期値のままです。

サーキュラモードでは、データ転送終了後、DMA_CNDTRx レジスタには最初にプログラムした値が自動的に再ロードされます。現在の内部アドレスレジスタには、DMA_CPARx および DMA_CMARx レジスタからのベースアドレス値が再ロードされます。

チャンネル設定手順

DMA チャンネル x の設定は、以下のシーケンスで行う必要があります。

1. DMA_CPARx レジスタに、ペリフェラルレジスタアドレスをセットします。
データは、ペリフェラルイベント後またはメモリ間モードでのチャンネル有効化後に、このアドレスとメモリの間で移動されます。
2. DMA_CMARx レジスタにメモリアドレスをセットします。
データは、ペリフェラルイベント後またはメモリ間モードでのチャンネル有効化後に、メモリに書き込まれるか、メモリから読み出されます。
3. 転送するデータの総数を DMA_CNDTRx レジスタに設定します。
毎各データ転送後に、この値はデクリメントされます。
4. DMA_CCRx レジスタに、次に示すパラメータを設定します。
 - チャンネル優先順位
 - データ転送方向
 - サーキュラモード
 - ペリフェラルとメモリのインクリメントモード
 - ペリフェラルとメモリのデータサイズ
 - ハーフ転送および/またはフル転送および/または転送エラー後の割込み有効化
5. DMA_CCRx レジスタの EN ビットをセットすることでチャンネルを有効にします。

チャンネルは有効化されると直ちにこのチャンネルに接続されたペリフェラルからの DMA リクエストを処理するか、メモリ間ブロック転送を開始することができます。

注： チャンネル設定手順の最後の 2 つのステップは、チャンネルを設定して有効化するために、DMA_CCRx レジスタへのシングルアクセスに統合することができます。

チャンネルが有効でアクティブなまま (未完了) のときは、ソフトウェアは DMA_CCRx レジスタに対して書き込みアクセスを 2 回に分けて行う必要があります。これは、チャンネルを無効化して次の別のブロック転送のためにチャンネルを再プログラムするためです。

DMA_CCRx レジスタの一部のフィールドは、EN ビットを 1 にセットすると読み出し専用になります。

チャンネルの停止と再開

ソフトウェアは、チャンネルを有効化すると、プログラムされた転送の完了を待ちます。DMA コントローラは、バス転送が一時停止されている可能性がある場合、中止されたアクティブチャンネルを再開することはできません。

チャンネルを正しく停止して無効化するために、ソフトウェアは DMA_CCRx レジスタの EN ビットをクリアします。ソフトウェアは、転送が完了する前に DMA コントローラによってペリフェラルからの保留リクエストが処理されていないことを確認します。ソフトウェアは、転送完了または転送エラー割込みを待ちます。

チャンネル転送エラーが発生すると、DMA_CCRx レジスタの EN ビットがハードウェアによってクリアされます。この EN ビットは、ソフトウェアによって再びセットすることはできませんが、DMA_ISR レジスタの TEIFx ビットがセットされると、チャンネル x を再度アクティブにするためにセットできます。

サーキュラモード (ペリフェラルからメモリ、メモリからペリフェラルへの転送)

サーキュラモードを使用すると、サーキュラバッファや連続したデータフロー (ADC スキャンモードなど) を処理できます。この機能は、DMA_CCRx レジスタの CIRC ビットを使用して有効にします。

注 : メモリ間モードではサーキュラモードを使用することはできません。サーキュラモードでチャンネルを有効にする前に (CIRC = 1)、ソフトウェアで DMA_CCRx レジスタの MEM2MEM ビットをクリアする必要があります。サーキュラモードが有効になると、転送するデータ項目数にはチャンネル設定フェーズでプログラムされた初期値が自動的に再ロードされ、DMA リクエストの処理が続行されます。

サーキュラ転送を停止するには、ソフトウェアは DMA チャンネルを無効にする前にペリフェラルでの DMA リクエストの生成を停止する必要があります (ADC スキャンモードを中止するなど)。ソフトウェアは、転送を開始/有効化する前、かつサーキュラ転送を停止した後に、DMA_CNDTRx の値を明示的にプログラムする必要があります。

メモリ間モード

DMA チャンネルは、ペリフェラルからのリクエストによってトリガされなくても機能することができます。このモードは、メモリ間モードと呼ばれ、ソフトウェアによって開始されます。

DMA_CCRx レジスタの MEM2MEM ビットがセットされると、チャンネルが有効な場合は転送が開始されます。DMA_CNDTRx レジスタがゼロに達すると、転送は停止します。

注 : サーキュラモードではメモリ間モードを使用することはできません。メモリ間モードでチャンネルを有効にする前に (MEM2MEM = 1)、ソフトウェアで DMA_CCRx レジスタの CIRC ビットをクリアする必要があります。

ペリフェラル間モード

ペリフェラル間モードでは、任意の DMA チャンネルを動作することができます。

- ペリフェラルからのハードウェアリクエストが DMA チャンネルをトリガするために選択されている場合
このペリフェラルは DMA イニシエータで、このペリフェラルと別のメモリマップドペリフェラルのレジスタ (DMA モードでは設定されない) の間で行われるデータ転送の速度を設定します。
- ペリフェラルリクエストが選択されておらず、DMA チャンネルに接続されていない場合
ソフトウェアが DMA_CCRx レジスタの MEM2MEM ビットをセットしてレジスタ間転送を設定します。

転送方向のプログラミング、転送元／転送先の割り当て

DMA_CCRx レジスタの DIR ビットの値は転送の方向をセットし、結果として、転送元／転送先タイプ（ペリフェラルまたはメモリ）にかかわらず、転送元と転送先を識別します。

- **DIR = 1** は、通常メモリからペリフェラルへの転送を定義します。より一般的には、DIR = 1 の場合、次のように定義されます。
 - **転送元属性**は、DMA_MARx レジスタと DMA_CCRx レジスタの MSIZE[1:0] フィールドおよび MINC ビットによって定義されます。
通常の名前にかかわらず、これらの「メモリ」レジスタ、フィールド、およびビットを使用して、ペリフェラル間モードの転送元ペリフェラルが定義されます。
 - **転送先属性**は、DMA_PARx レジスタと DMA_CCRx レジスタの PSIZE[1:0] フィールドおよび PINC ビットによって定義されます。
通常の名前にかかわらず、これらの「ペリフェラル」レジスタ、フィールド、およびビットを使用して、メモリ間モードの転送先メモリが定義されます。
- **DIR = 0** は、通常ペリフェラルからメモリへの転送を定義します。より一般的には、DIR = 0 の場合、次のように定義されます。
 - **転送元属性**は、DMA_PARx レジスタと DMA_CCRx レジスタの PSIZE[1:0] フィールドおよび PINC ビットによって定義されます。
通常の名前にかかわらず、これらの「ペリフェラル」レジスタ、フィールド、およびビットを使用して、メモリ間モードの転送元メモリが定義されます。
 - **転送先属性**は、DMA_MARx レジスタと DMA_CCRx レジスタの MSIZE[1:0] フィールドおよび MINC ビットによって定義されます。
通常の名前にかかわらず、これらの「メモリ」レジスタ、フィールド、およびビットを使用して、ペリフェラル間モードの転送先ペリフェラルが定義されます。

9.4.6 DMA データ幅、整列、およびエンディアン

PSIZE[1:0] と MSIZE[1:0] が等しくない場合、DMA コントローラは表 36 に記載されているとおりに必要なデータの整列を行います。

表 36. プログラム可能なデータ幅およびエンディアンの動作 (PINC = MINC = 1 の場合)

転送元 ポートの 幅 (DIR = 1 の場合は MSIZE、 それ以外 の場合は PSIZE)	転送先 ポートの 幅 (DIR = 1 の場合は PSIZE、 それ以外 の場合は MSIZE)	転送する データ 項目の数 (NDT)	転送元の内容 : アドレス/データ (DIR = 1 の場合は DMA_CMARx、 それ以外の場合は DMA_CPARx)	DMA 転送	転送先の内容 : アドレス/データ (DIR = 1 の場合は DMA_CPARx、 それ以外の場合は DMA_CMARx)
8	8	8	@0x0 / B0 @0x1 / B1 @0x2 / B2 @0x3 / B3	1 : B0[7:0] を 0x0 で読み出し、次に B0[7:0] を 0x0 に書き込みます。 2 : B1[7:0] を 0x1 で読み出し、次に B1[7:0] を 0x1 に書き込みます。 3 : B2[7:0] を 0x2 で読み出し、次に B2[7:0] を 0x2 に書き込みます。 4 : B3[7:0] を 0x3 で読み出し、次に B3[7:0] を 0x3 に書き込みます。	@0x0 / B0 @0x1 / B1 @0x2 / B2 @0x3 / B3
8	16	4	@0x0 / B0 @0x1 / B1 @0x2 / B2 @0x3 / B3	1 : B0[7:0] を 0x0 で読み出し、次に 00B0[15:0] を 0x0 に書き込みます。 2 : B1[7:0] を 0x1 で読み出し、次に 00B1[15:0] を 0x2 に書き込みます。 3 : B2[7:0] を 0x2 で読み出し、次に 00B2[15:0] を 0x4 に書き込みます。 4 : B3[7:0] を 0x3 で読み出し、次に 00B3[15:0] を 0x6 に書き込みます。	@0x0 / 00B0 @0x2 / 00B1 @0x4 / 00B2 @0x6 / 00B3
8	32	4	@0x0 / B0 @0x1 / B1 @0x2 / B2 @0x3 / B3	1 : B0[7:0] を 0x0 で読み出し、次に 000000B0[31:0] を 0x0 に書き込みます。 2 : B1[7:0] を 0x1 で読み出し、次に 000000B1[31:0] を 0x4 に書き込みます。 3 : B2[7:0] を 0x2 で読み出し、次に 000000B2[31:0] を 0x8 に書き込みます。 4 : B3[7:0] を 0x3 で読み出し、次に 000000B3[31:0] を 0xC に書き込みます。	@0x0 / 000000B0 @0x4 / 000000B1 @0x8 / 000000B2 @0xC / 000000B3
16	8	4	@0x0 / B1B0 @0x2 / B3B2 @0x4 / B5B4 @0x6 / B7B6	1 : B1B0[15:0] を 0x0 で読み出し、次に B0[7:0] を 0x0 に書き込みます。 2 : B3B2[15:0] を 0x2 で読み出し、次に B2[7:0] を 0x1 に書き込みます。 3 : B5B4[15:0] を 0x4 で読み出し、次に B4[7:0] を 0x2 に書き込みます。 4 : B7B6[15:0] を 0x6 で読み出し、次に B6[7:0] を 0x3 に書き込みます。	@0x0 / B0 @0x1 / B2 @0x2 / B4 @0x3 / B6
16	16	4	@0x0 / B1B0 @0x2 / B3B2 @0x4 / B5B4 @0x6 / B7B6	1 : B1B0[15:0] を 0x0 で読み出し、次に B1B0[15:0] を 0x0 に書き込みます。 2 : B3B2[15:0] を 0x2 で読み出し、次に B3B2[15:0] を 0x2 に書き込みます。 3 : B5B4[15:0] を 0x4 で読み出し、次に B5B4[15:0] を 0x4 に書き込みます。 4 : B7B6[15:0] を 0x6 で読み出し、次に B7B6[15:0] を 0x6 に書き込みます。	@0x0 / B1B0 @0x2 / B3B2 @0x4 / B5B4 @0x6 / B7B6
16	32	4	@0x0 / B1B0 @0x2 / B3B2 @0x4 / B5B4 @0x6 / B7B6	1 : B1B0[15:0] を 0x0 で読み出し、次に 0000B1B0[31:0] を 0x0 に書き込みます。 2 : B3B2[15:0] を 0x2 で読み出し、次に 0000B3B2[31:0] を 0x4 に書き込みます。 3 : B5B4[15:0] を 0x4 で読み出し、次に 0000B5B4[31:0] を 0x8 に書き込みます。 4 : B7B6[15:0] を 0x6 で読み出し、次に 0000B7B6[31:0] を 0xC に書き込みます。	@0x0 / 0000B1B0 @0x4 / 0000B3B2 @0x8 / 0000B5B4 @0xC / 0000B7B6
32	8	4	@0x0 / B3B2B1B0 @0x4 / B7B6B5B4 @0x8 / BBBAB9B8 @0xC / BFBEBDBC	1 : B3B2B1B0[31:0] を 0x0 で読み出し、次に B0[7:0] を 0x0 に書き込みます。 2 : B7B6B5B4[31:0] を 0x4 で読み出し、次に B4[7:0] を 0x1 に書き込みます。 3 : BBBAB9B8[31:0] を 0x8 で読み出し、次に B8[7:0] を 0x2 に書き込みます。 4 : BFBEBDBC[31:0] を 0xC で読み出し、次に BC[7:0] を 0x3 に書き込みます。	@0x0 / B0 @0x1 / B4 @0x2 / B8 @0x3 / BC

表 36. プログラム可能なデータ幅およびエンディアンの動作 (PINC = MINC = 1 の場合) (続き)

転送元 ポートの 幅 (DIR = 1 の場合は MSIZE、 それ以外 の場合は PSIZE)	転送先 ポートの 幅 (DIR = 1 の場合は PSIZE、 それ以外 の場合は MSIZE)	転送する データ 項目の数 (NDT)	転送元の内容: アドレス/データ (DIR = 1 の場合は DMA_CMARx、 それ以外の場合は DMA_CPARx)	DMA 転送	転送先の内容: アドレス/データ (DIR = 1 の場合は DMA_CPARx、 それ以外の場合は DMA_CMARx)
32	16	4	@0x0 / B3B2B1B0 @0x4 / B7B6B5B4 @0x8 / BBBAB9B8 @0xC / BFBEBC	1: B3B2B1B0[31:0] を 0x0 で読み出し、次に B1B0[15:0] を 0x0 に書き込みます。 2: B7B6B5B4[31:0] を 0x4 で読み出し、次に B5B4[15:0] を 0x2 に書き込みます。 3: BBBAB9B8[31:0] を 0x8 で読み出し、次に B9B8[15:0] を 0x4 に書き込みます。 4: BFBEBC[31:0] を 0xC で読み出し、次に BDBC[15:0] を 0x6 に書き込みます。	@0x0 / B1B0 @0x2 / B5B4 @0x4 / B9B8 @0x6 / BDBC
32	32	4	@0x0 / B3B2B1B0 @0x4 / B7B6B5B4 @0x8 / BBBAB9B8 @0xC / BFBEBC	1: B3B2B1B0[31:0] を 0x0 で読み出し、次に B3B2B1B0[31:0] を 0x0 に書き込みます。 2: B7B6B5B4[31:0] を 0x4 で読み出し、次に B7B6B5B4[31:0] を 0x4 に書き込みます。 3: BBBAB9B8[31:0] を 0x8 で読み出し、次に BBBAB9B8[31:0] を 0x8 に書き込みます。 4: BFBEBC[31:0] を 0xC で読み出し、次に BFBEBC[31:0] を 0xC に書き込みます。	@0x0 / B3B2B1B0 @0x4 / B7B6B5B4 @0x8 / BBBAB9B8 @0xC / BFBEBC

バイト/ハーフワード書き込み転送をサポートしていない AHB ペリフェラルへの対応

DMA コントローラが AHB のバイトまたはハーフワードの書き込み転送を開始すると、データは AHB マスタの 32 ビットデータバス (HWDATA[31:0]) の未使用レーンに複製されます。

AHB スレーブペリフェラルがバイトまたはハーフワードの書き込み転送をサポートしておらず、かつエラーが 1 件も出ていない場合、DMA コントローラは次の 2 つの例に示すように 32 HWDATA ビットを書き込みます。

- ハーフワード 0xABCD を書き込むため、DMA コントローラは HWDATA バスをデータサイズがハーフワードの 0xABCDABCD にセットします (AHB マスタバスで HSIZE = ハーフワード)。
- バイト 0xAB を書き込むため、DMA コントローラは HWDATA バスをデータサイズがバイトの 0xABABABAB にセットします (AHB マスタバスで HSIZE = バイト)。

AHB/APB ブリッジが HSIZE データを考慮しない AHB 32 ビットスレーブペリフェラルであると仮定した場合、AHB のバイトまたはハーフワードの転送は、次のようにすべて 32 ビット APB 転送に変更されます。

- 0x0、0x1、0x2、または 0x3 アドレスのいずれか 1 つに対する 0xB0 の AHB バイト書き込み転送は、0x0 アドレスに対する 0xB0B0B0B0 の APB ワード書き込み転送に変換されます。
- 0x0 または 0x2 アドレスに対する 0xB1B0 の AHB ハーフワード書き込み転送は、0x0 アドレスに対する 0xB1B0B1B0 の APB ワード書き込み転送に変換されます。

9.4.7 DMA エラー管理

DMA 転送エラーは、予約済みアドレス空間に対する読出しや書き込みによって発生します。DMA 読出しまたは書き込みアクセス中に DMA 転送エラーが発生した場合、障害のあるチャネル x は、対応する DMA_CCRx レジスタの該当する EN ビットをハードウェアがクリアすることにより、自動的に無効化されます。

DMA_ISR レジスタの TEIFx ビットがセットされます。DMA_CCRx レジスタの TEIE ビットがセットされている場合、割込みが生成されます。

ソフトウェアで再度 DMA_CCRx レジスタの EN ビットをセット（チャンネル x の再アクティブ化）することはできませんが、DMA_IFCR レジスタの CTEIFx ビットを設定して DMA_ISR レジスタの TEIFx ビットがクリアされるとセットできます。

ペリフェラルに関するチャンネルでの転送エラーがソフトウェアに通知された場合、ソフトウェアでは保留中または将来の DMA リクエストを無効にするために、まず DMA モードでこのペリフェラルを停止する必要があります。その後、ソフトウェアは新しい転送のために、通常は DMA と DMA モードのペリフェラルの両方を再設定します。

9.5 DMA 割込み

割込みは、DMA チャンネル x ごとの 1/2 転送、転送完了、転送エラーに対して生成されます。高い柔軟性を実現するため、個別の割込みイネーブルビットを使用できます。

表 37. DMA 割込みリクエスト

割込みリクエスト	割込みイベント	イベントフラグ	割込みイネーブルビット
チャンネル x 割込み	チャンネル x に 1/2 転送	HTIFx	HTIEx
	チャンネル x の転送完了	TCIFx	TCIEx
	チャンネル x で転送エラーが発生	TEIFx	TEIEx
	チャンネル x に 1/2 転送、転送完了、または転送エラーが発生	GIFx	-

9.6 DMA レジスタ

レジスタの説明で使用されている略語のリストについては、[セクション 1.2](#) を参照してください。

DMA レジスタには、ワード（32 ビット）単位でアクセスする必要があります。

9.6.1 DMA 割込みステータスレジスタ (DMA_ISR)

アドレスオフセット：0x00

リセット値：0x0000 0000

ステータスビットは、ソフトウェアが DMA_IFCR レジスタの対応するクリアビットまたは対応するグローバルクリアビット CGIFx をセットしたときに、ハードウェアによってすべてクリアされます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	TEIF7	HTIF7	TCIF7	GIF7	TEIF6	HTIF6	TCIF6	GIF6	TEIF5	HTIF5	TCIF5	GIF5
				r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TEIF4	HTIF4	TCIF4	GIF4	TEIF3	HTIF3	TCIF3	GIF3	TEIF2	HTIF2	TCIF2	GIF2	TEIF1	HTIF1	TCIF1	GIF1
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:28 予約済みであり、リセット値に保持する必要があります。

ビット 27 **TEIF7**：チャンネル 7 の転送エラー（TE）フラグ

- 0：TE イベントなし。
- 1：TE イベントが発生しました。

- ビット 26 **HTIF7** : チャネル 7 の 1/2 転送 (HT) フラグ
0 : HT イベントなし。
1 : HT イベントが発生しました。
- ビット 25 **TCIF7** : チャネル 7 の転送完了 (TC) フラグ
0 : TC イベントなし。
1 : TC イベントが発生しました。
- ビット 24 **GIF7** : チャネル 7 のグローバル割込みフラグ
0 : TE、HT、または TC イベントなし。
1 : TE、HT、または TC イベントが発生しました。
- ビット 23 **TEIF6** : チャネル 6 の転送エラー (TE) フラグ
0 : TE イベントなし。
1 : TE イベントが発生しました。
- ビット 22 **HTIF6** : チャネル 6 の 1/2 転送 (HT) フラグ
0 : HT イベントなし。
1 : HT イベントが発生しました。
- ビット 21 **TCIF6** : チャネル 6 の転送完了 (TC) フラグ
0 : TC イベントなし。
1 : TC イベントが発生しました。
- ビット 20 **GIF6** : チャネル 6 のグローバル割込みフラグ
0 : TE、HT、または TC イベントなし。
1 : TE、HT、または TC イベントが発生しました。
- ビット 19 **TEIF5** : チャネル 5 の転送エラー (TE) フラグ
0 : TE イベントなし。
1 : TE イベントが発生しました。
- ビット 18 **HTIF5** : チャネル 5 の 1/2 転送 (HT) フラグ
0 : HT イベントなし。
1 : HT イベントが発生しました。
- ビット 17 **TCIF5** : チャネル 5 の転送完了 (TC) フラグ
0 : TC イベントなし。
1 : TC イベントが発生しました。
- ビット 16 **GIF5** : チャネル 5 のグローバル割込みフラグ
0 : TE、HT、または TC イベントなし。
1 : TE、HT、または TC イベントが発生しました。
- ビット 15 **TEIF4** : チャネル 4 の転送エラー (TE) フラグ
0 : TE イベントなし。
1 : TE イベントが発生しました。
- ビット 14 **HTIF4** : チャネル 4 の 1/2 転送 (HT) フラグ
0 : HT イベントなし。
1 : HT イベントが発生しました。
- ビット 13 **TCIF4** : チャネル 4 の転送完了 (TC) フラグ
0 : TC イベントなし。
1 : TC イベントが発生しました。
- ビット 12 **GIF4** : チャネル 4 のグローバル割込みフラグ
0 : TE、HT、または TC イベントなし。
1 : TE、HT、または TC イベントが発生しました。

- ビット 11 **TEIF3** : チャネル 3 の転送エラー (TE) フラグ
0 : TE イベントなし。
1 : TE イベントが発生しました。
- ビット 10 **HTIF3** : チャネル 3 の 1/2 転送 (HT) フラグ
0 : HT イベントなし。
1 : HT イベントが発生しました。
- ビット 9 **TCIF3** : チャネル 3 の転送完了 (TC) フラグ
0 : TC イベントなし。
1 : TC イベントが発生しました。
- ビット 8 **GIF3** : チャネル 3 のグローバル割込みフラグ
0 : TE、HT、または TC イベントなし。
1 : TE、HT、または TC イベントが発生しました。
- ビット 7 **TEIF2** : チャネル 2 の転送エラー (TE) フラグ
0 : TE イベントなし。
1 : TE イベントが発生しました。
- ビット 6 **HTIF2** : チャネル 2 の 1/2 転送 (HT) フラグ
0 : HT イベントなし。
1 : HT イベントが発生しました。
- ビット 5 **TCIF2** : チャネル 2 の転送完了 (TC) フラグ
0 : TC イベントなし。
1 : TC イベントが発生しました。
- ビット 4 **GIF2** : チャネル 2 のグローバル割込みフラグ
0 : TE、HT、または TC イベントなし。
1 : TE、HT、または TC イベントが発生しました。
- ビット 3 **TEIF1** : チャネル 1 の転送エラー (TE) フラグ
0 : TE イベントなし。
1 : TE イベントが発生しました。
- ビット 2 **HTIF1** : チャネル 1 の 1/2 転送 (HT) フラグ
0 : HT イベントなし。
1 : HT イベントが発生しました。
- ビット 1 **TCIF1** : チャネル 1 の転送完了 (TC) フラグ
0 : TC イベントなし。
1 : TC イベントが発生しました。
- ビット 0 **GIF1** : チャネル 1 のグローバル割込みフラグ
0 : TE、HT、または TC イベントなし。
1 : TE、HT、または TC イベントが発生しました。

9.6.2 DMA 割込みフラグクリアレジスタ (DMA_IFCR)

アドレスオフセット : 0x04

リセット値 : 0x0000 0000

DMA_IFCR レジスタのチャンネル x でグローバルクリアビット CGIF x を設定すると、対応する GIF x ビットと DMA_ISR レジスタの TEIF x 、HTIF x 、TCIF x のうちのいずれかの個別フラグが DMA ハードウェアによってクリアされます。

この DMA_IFCR レジスタの CTEIF x 、CHTIF x 、CTCIF x のうちのいずれかの個別のクリアビットを設定すると、他の 2 つの個別のフラグがセットされない場合に限り、対応する個別フラグと DMA_ISR レジスタのグローバルフラグ GIF x が DMA ハードウェアによってクリアされます。

このフラグクリアビットに 0 を書き込んでも、効果はありません。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	CTEIF7	CHTIF7	CTCIF7	CGIF7	CTEIF6	CHTIF6	CTCIF6	CGIF6	CTEIF5	CHTIF5	CTCIF5	CGIF5
				w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CTEIF4	CHTIF4	CTCIF4	CGIF4	CTEIF3	CHTIF3	CTCIF3	CGIF3	CTEIF2	CHTIF2	CTCIF2	CGIF2	CTEIF1	CHTIF1	CTCIF1	CGIF1
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

ビット 31:28 予約済みであり、リセット値に保持する必要があります。

ビット 27 **CTEIF7** : チャンネル 7 の転送エラーフラグクリア

ビット 26 **CHTIF7** : チャンネル 7 の 1/2 転送フラグクリア

ビット 25 **CTCIF7** : チャンネル 7 の転送完了フラグクリア

ビット 24 **CGIF7** : チャンネル 7 のグローバル割込みフラグクリア

ビット 23 **CTEIF6** : チャンネル 6 の転送エラーフラグクリア

ビット 22 **CHTIF6** : チャンネル 6 の 1/2 転送フラグクリア

ビット 21 **CTCIF6** : チャンネル 6 の転送完了フラグクリア

ビット 20 **CGIF6** : チャンネル 6 のグローバル割込みフラグクリア

ビット 19 **CTEIF5** : チャンネル 5 の転送エラーフラグクリア

ビット 18 **CHTIF5** : チャンネル 5 の 1/2 転送フラグクリア

ビット 17 **CTCIF5** : チャンネル 5 の転送完了フラグクリア

ビット 16 **CGIF5** : チャンネル 5 のグローバル割込みフラグクリア

ビット 15 **CTEIF4** : チャンネル 4 の転送エラーフラグクリア

ビット 14 **CHTIF4** : チャンネル 4 の 1/2 転送フラグクリア

ビット 13 **CTCIF4** : チャンネル 4 の転送完了フラグクリア

ビット 12 **CGIF4** : チャンネル 4 のグローバル割込みフラグクリア

ビット 11 **CTEIF3** : チャンネル 3 の転送エラーフラグクリア

ビット 10 **CHTIF3** : チャンネル 3 の 1/2 転送フラグクリア

ビット 9 **CTCIF3** : チャンネル 3 の転送完了フラグクリア

ビット 8 **CGIF3** : チャンネル 3 のグローバル割込みフラグクリア

ビット 7 **CTEIF2** : チャンネル 2 の転送エラーフラグクリア

- ビット 6 **CHTIF2** : チャネル 2 の 1/2 転送フラグクリア
ビット 5 **CTCIF2** : チャネル 2 の転送完了フラグクリア
ビット 4 **CGIF2** : チャネル 2 のグローバル割込みフラグクリア
ビット 3 **CTEIF1** : チャネル 1 の転送エラーフラグクリア
ビット 2 **CHTIF1** : チャネル 1 の 1/2 転送フラグクリア
ビット 1 **CTCIF1** : チャネル 1 の転送完了フラグクリア
ビット 0 **CGIF1** : チャネル 1 のグローバル割込みフラグクリア

9.6.3 DMA チャネル x 設定レジスタ (DMA_CCRx)

アドレスオフセット : $0x08 + 0x14 * (x - 1)$ 、(x = 1 から 7)
リセット値 : 0x0000 0000
レジスタフィールド／ビット MEM2MEM、PL[1:0]、MSIZE[1:0]、PSIZE[1:0]、MINC、PINC、および DIR は EN = 1 のとき、読出し専用です。
MEM2MEM と CIRC ビットの状態を両方同時にハイにすることはできません。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	MEM2 MEM	PL[1:0]		MSIZE[1:0]		PSIZE[1:0]		MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- ビット 31:15 予約済みであり、リセット値に保持する必要があります。
- ビット 14 **MEM2MEM** : メモリ間モード
0 : 無効
1 : 有効
注 : このビットは、ソフトウェアによってセット／クリアされます。
チャネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。
チャネルが有効なときには (EN = 1)、読出し専用になります。
- ビット 13:12 **PL[1:0]** : 優先順位レベル
00 : 低
01 : 中
10 : 高
11 : 最優先
注 : このフィールドは、ソフトウェアによってセット／クリアされます。
チャネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。
チャネルが有効なときには (EN = 1)、読出し専用になります。

ビット 11:10 MSIZE[1:0] : メモリサイズ

識別されたメモリへの各 DMA 転送のデータサイズを定義します。

メモリ間モードでは、このフィールドは DIR = 1 のときにメモリ転送元を、DIR = 0 のときにメモリ転送先を識別します。

ペリフェラル間モードでは、このフィールドは DIR = 1 のときにペリフェラル転送元を識別し、DIR = 0 のときにペリフェラル転送先を識別します。

00 : 8 ビット

01 : 16 ビット

10 : 32 ビット

11 : 予約済み

注 : このフィールドは、ソフトウェアによってセット/クリアされます。

チャンネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。

チャンネルが有効なときには (EN = 1)、読み出し専用になります。

ビット 9:8 PSIZE[1:0] : ペリフェラルサイズ

識別されたペリフェラルへの各 DMA 転送のデータサイズを定義します。

メモリ間モードでは、このフィールドは DIR = 1 のときにメモリ転送先を識別し、DIR = 0 のときにメモリ転送元を識別します。

ペリフェラル間モードでは、このフィールドは DIR = 1 のときにペリフェラル転送先を識別し、DIR = 0 のときにペリフェラル転送元を識別します。

00 : 8 ビット

01 : 16 ビット

10 : 32 ビット

11 : 予約済み

注 : このフィールドは、ソフトウェアによってセット/クリアされます。

チャンネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。

チャンネルが有効なときには (EN = 1)、読み出し専用になります。

ビット 7 MINC : メモリインクリメントモード

識別されたメモリへの各 DMA 転送のインクリメントモードを定義します。

メモリ間モードでは、このフィールドは DIR = 1 のときにメモリ転送元を、DIR = 0 のときにメモリ転送先を識別します。

ペリフェラル間モードでは、このフィールドは DIR = 1 のときにペリフェラル転送元を識別し、DIR = 0 のときにペリフェラル転送先を識別します。

0 : 無効

1 : 有効

注 : このビットは、ソフトウェアによってセット/クリアされます。

チャンネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。

チャンネルが有効なときには (EN = 1)、読み出し専用になります。

ビット 6 PINC : ペリフェラルインクリメントモード

識別されたペリフェラルへの各 DMA 転送のインクリメントモードを定義します。

メモリ間モードでは、このフィールドは DIR = 1 のときにメモリ転送先を識別し、DIR = 0 のときにメモリ転送元を識別します。

ペリフェラル間モードでは、このフィールドは DIR = 1 のときにペリフェラル転送先を識別し、DIR = 0 のときにペリフェラル転送元を識別します。

0 : 無効

1 : 有効

注 : このビットは、ソフトウェアによってセット/クリアされます。

チャンネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。

チャンネルが有効なときには (EN = 1)、読み出し専用になります。

ビット 5 **CIRC** : サーキュラモード

- 0 : 無効
- 1 : 有効

注 : このビットは、ソフトウェアによってセット/クリアされます。
チャンネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。
チャンネルが有効なときには (EN = 1)、読み出し専用にはなりません。

ビット 4 **DIR** : データ転送方向

このビットは、メモリからペリフェラルモードおよびペリフェラルからメモリモード時にのみセットする必要があります。

0 : ペリフェラルから読み出します。

- 転送元属性は、PSIZE および PINC に加えて DMA_CPARx レジスタによって定義されます。この条件は、メモリ間モードでも有効です。
- 転送先属性は、MSIZE および MINC に加えて DMA_CMARx レジスタによって定義されます。この条件は、ペリフェラル間モードでも有効です。

1 : メモリから読み出します。

- 転送先属性は、PSIZE および PINC に加えて DMA_CPARx レジスタによって定義されます。この条件は、メモリ間モードでも有効です。
- 転送元属性は、MSIZE および MINC に加えて DMA_CMARx レジスタによって定義されます。この条件は、ペリフェラル間モードでも有効です。

注 : このビットは、ソフトウェアによってセット/クリアされます。
チャンネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。
チャンネルが有効なときには (EN = 1)、読み出し専用になります。

ビット 3 **TEIE** : 転送エラー割込み有効化

- 0 : 無効
- 1 : 有効

注 : このビットは、ソフトウェアによってセット/クリアされます。
チャンネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。
チャンネルが有効なときには (EN = 1)、読み出し専用にはなりません。

ビット 2 **HTIE** : 1/2 転送割込みイネーブル

- 0 : 無効
- 1 : 有効

注 : このビットは、ソフトウェアによってセット/クリアされます。
チャンネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。
チャンネルが有効なときには (EN = 1)、読み出し専用にはなりません。

ビット 1 **TCIE** : 転送完了割込みイネーブル

- 0 : 無効
- 1 : 有効

注 : このビットは、ソフトウェアによってセット/クリアされます。
チャンネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。
チャンネルが有効なときには (EN = 1)、読み出し専用にはなりません。

ビット 0 **EN** : チャンネルイネーブル

チャンネル転送エラーが発生すると、このビットがハードウェアによってクリアされます。ソフトウェアで再度セット (チャンネル x の再アクティブ化) することはできませんが、DMA_IFCR レジスタの CTEIFx ビットを設定して DMA_ISR レジスタの TEIFx ビットがクリアされるとセットできます。

- 0 : 無効
- 1 : 有効

注 : このビットは、ソフトウェアによってセット/クリアされます。

9.6.4 DMA チャンネル x 転送データ数レジスタ (DMA_CNDTRx)

アドレスオフセット : $0x0C + 0x14 * (x - 1)$ 、(x = 1 から 7)

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NDT[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **NDT[15:0]** : 転送データ数 (0 から $2^{16} - 1$)

このフィールドは、チャンネルが有効な場合に、ハードウェアによって更新されます。

- 「書込み後読出し」を行う各シングル DMA 転送後にデクリメントされ、これによって転送するデータ項目の残数が示されます。
- これは、チャンネルがサーキュラモードでない場合 (DMA_CCRx レジスタの CIRC = 0)、プログラムされた転送するデータ項目数に達すると、ゼロに保持されます。
- チャンネルがサーキュラモードの場合 (CIRC = 1)、転送が完了すると、事前にプログラムした値によって自動的にリロードされます。

このフィールドが 0 の場合、チャンネルのステータス (有効/無効) にかかわらず、転送することはできません。

注 : このフィールドは、ソフトウェアによってセット/クリアされます。
 チャンネルが有効なときには (EN = 1)、このビットの書込みを行わないでください。
 チャンネルが有効なときには (EN = 1)、読出し専用になります。

9.6.5 DMA チャンネル x ペリフェラルアドレスレジスタ (DMA_CPARx)

アドレスオフセット : $0x10 + 0x14 * (x - 1)$ 、(x = 1 から 7)

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PA[31:16]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PA[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **PA[31:0]** : ペリフェラルアドレス

データの読み出し／書き込みが行われるペリフェラルデータレジスタのベースアドレスを含みます。

PSIZE[1:0] = 01 (16 ビット) のとき、PA[31:0] のビット 0 は無視されます。アクセスは、自動的にハーフワードアドレスに整列されます。

PSIZE = 10 (32 ビット) のとき、PA[31:0] のビット 1 および 0 は無視されます。アクセスは、自動的にワードアドレスに整列されます。

メモリ間モードでは、このレジスタは DIR = 1 のときにメモリ転送先アドレスを識別し、DIR = 0 のときにメモリ転送元アドレスを識別します。

ペリフェラル間モードでは、このレジスタは DIR = 1 のときにペリフェラル転送先アドレスを識別し、DIR = 0 のときにペリフェラル転送元アドレスを識別します。

注 : このレジスタは、ソフトウェアによってセット／クリアされます。
 チャンネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。
 チャンネルが有効なときには (EN = 1)、読み出し専用にはなりません。

9.6.6 DMA チャンネル x メモリアドレスレジスタ (DMA_CMARx)

アドレスオフセット : $0x14 + 0x14 * (x - 1)$ 、(x = 1 から 7)

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MA[31:16]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MA[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **MA[31:0]** : ペリフェラルアドレス

データの読み出し／書き込みが行われるメモリのベースアドレスを含みます。

MSIZE[1:0] = 01 (16 ビット) のとき、MA[31:0] のビット 0 は無視されます。アクセスは、自動的にハーフワードアドレスに整列されます。

MSIZE = 10 (32 ビット) のとき、MA[31:0] のビット 1 および 0 は無視されます。アクセスは、自動的にワードアドレスに整列されます。

メモリ間モードでは、このレジスタは DIR = 1 のときにメモリ転送元アドレスを識別し、DIR = 0 のときにメモリ転送先アドレスを識別します。

ペリフェラル間モードでは、このレジスタは DIR = 1 のときにペリフェラル転送元アドレスを識別し、DIR = 0 のときにペリフェラル転送先アドレスを識別します。

注 : このレジスタは、ソフトウェアによってセット／クリアされます。
 チャンネルが有効なときには (EN = 1)、このビットの書き込みを行わないでください。
 チャンネルが有効なときには (EN = 1)、読み出し専用にはなりません。

表 38 に、DMA レジスタマップとリセット値を示します。

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x000	DMA_ISR	Res	Res	Res	Res	TEIF7	HTIF7	TCIF7	GIF7	TEIF6	HTIF6	TCIF6	GIF6	TEIF5	HTIF5	TCIF5	GIF5	TEIF4	HTIF4	TCIF4	GIF4	TEIF3	HTIF3	TCIF3	GIF3	TEIF2	HTIF2	TCIF2	GIF2	TEIF1	HTIF1	TCIF1	GIF1
	リセット値					0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x004	DMA_IFCR	Res	Res	Res	Res	CTEIF7	CHTIF7	CTCIF7	CGIF7	CTEIF6	CHTIF6	CTCIF6	CGIF6	CTEIF5	CHTIF5	CTCIF5	CGIF5	CTEIF4	CHTIF4	CTCIF4	CGIF4	CTEIF3	CHTIF3	CTCIF3	CGIF3	CTEIF2	CHTIF2	CTCIF2	CGIF2	CTEIF1	CHTIF1	CTCIF1	CGIF1
	リセット値					0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x008	DMA_CCR1	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	MEM2MEM	PL[1:0]	MSIZE[1:0]	PSIZE[1:0]	MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	FN			
	リセット値					0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x00C	DMA_CNDTR1	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	NDTR[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x010	DMA_CPAR1	PA[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x014	DMA_CMAR1	MA[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x018	予約済み																																
0x01C	DMA_CCR2	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	MEM2MEM	PL[1:0]	MSIZE[1:0]	PSIZE[1:0]	MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	FN				
	リセット値																		0	0	0	0	0	0	0	0	0	0	0	0	0		
0x020	DMA_CNDTR2	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	NDTR[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
0x024	DMA_CPAR2	PA[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x028	DMA_CMAR2	MA[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x02C	予約済み																																
0x030	DMA_CCR3	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	MEM2MEM	PL[1:0]	MSIZE[1:0]	PSIZE[1:0]	MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	FN				
	リセット値																		0	0	0	0	0	0	0	0	0	0	0	0	0		
0x034	DMA_CNDTR3	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	NDTR[15:0]															
	リセット値																																

表 38. DMA レジスタマップとリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x058	DMA_CCR5	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MEM2MEM	PL[1:0]		MSIZE[1:0]		PSIZE[1:0]		MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN
	リセット値																		0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x05C	DMA_CNDTR5	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	NDTR[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x060	DMA_CPAR5	PA[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x064	DMA_CMAR5	MA[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x068	予約済み	予約済み																															
0x06C	DMA_CCR6	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MEM2MEM	PL[1:0]		MSIZE[1:0]		PSIZE[1:0]		MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN
	リセット値																		0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x070	DMA_CNDTR6	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	NDTR[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x074	DMA_CPAR6	PA[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x078	DMA_CMAR6	MA[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x07C	予約済み	予約済み																															
0x080	DMA_CCR7	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MEM2MEM	PL[1:0]		MSIZE[1:0]		PSIZE[1:0]		MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN
	リセット値																		0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x084	DMA_CNDTR7	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	NDTR[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x088	DMA_CPAR7	PA[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x08C	DMA_CMAR7	MA[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

レジスタ境界アドレスについては、[54ページのセクション 2.2](#) を参照してください。

10 DMA リクエストマルチプレクサ (DMAMUX)

10.1 概要

ペリフェラルは DMA リクエスト信号の設定による DMA 転送のリクエストを示します。DMA リクエストは、DMA 確認応答信号を生成する DMA コントローラで処理されるまで保留され、対応する DMA リクエスト信号はデアサートされます。

本書では、DMA リクエスト／確認応答プロトコルに必要な一連の制御信号を明示的に示したり説明したりしていませんが、これは DMA リクエストラインとして参照します。

DMAMUX リクエストマルチプレクサにより、製品のペリフェラルと DMA コントローラの間で DMA リクエストラインをルーティングすることができます。ルーティング機能は、プログラム可能なマルチチャンネル DMA リクエストラインマルチプレクサにより確保されます。各チャンネルは、DMAMUX 同期入力のイベントで無条件に、または同期的に一意の DMA リクエストラインを選択します。DMAMUX は、入力トリガ信号のプログラム可能なイベントからの DMA リクエストジェネレータとしても使用できます。

DMAMUX 構成の数およびそれらの主な特性は、[セクション 10.3.1](#) で指定されています。

ペリフェラルからの DMA リクエストラインおよび DMAMUX リクエストジェネレータ出力への DMAMUX リクエストマルチプレクサ入力割当て、DMA コントローラチャンネルへの DMAMUX リクエストマルチプレクサ出力割当て、および内部および外部信号への DMAMUX 同期およびトリガ入力の割当ては、製品の実装に依存しています。詳細については、[セクション 10.3.2](#) を参照してください。

10.2 DMAMUX の主な機能

- 7 チャンネルのプログラム可能な DMA リクエストラインマルチプレクサ出力
- 4 チャンネルの DMA リクエストジェネレータ
- 23 の DMA リクエストジェネレータへのトリガ入力
- 23 の同期入力
- DMA リクエストジェネレータチャンネル：
 - DMA リクエストトリガ入力セクタ
 - DMA リクエストカウンタ
 - 選択された DMA リクエストトリガ入力のイベントオーバーランフラグ
- DMA リクエストラインマルチプレクサチャンネル出力：
 - 57 のペリフェラルからの DMA リクエストラインの入力
 - 1 つの DMA リクエストライン出力
 - 同期入力セクタ
 - DMA リクエストカウンタ
 - 選択された同期入力のイベントオーバーランフラグ
 - DMA リクエスト連鎖のための 1 つのイベント出力

10.3 DMAMUX の実装

10.3.1 DMAMUX の構成

DMAMUX は、次の表に記載されているハードウェア設定パラメータで構成されています。

表 39. DMAMUX の構成

機能	DMAMUX
DMAMUX 出力リクエストチャンネルの数	7
DMAMUX リクエストジェネレータチャンネルの数	4
DMAMUX リクエストトリガ入力の数	23
DMAMUX 同期入力の数	23
DMAMUX ペリフェラルリクエスト入力の数	57

10.3.2 DMAMUX の配置

DMAMUX へのリソースの配置は配線接続されています。

表 40. DMAMUX : リソースへのマルチプレクサ入力の割当て

DMA リクエスト MUX 入力	リソース	DMA リクエスト MUX 入力	リソース	DMA リクエスト MUX 入力	リソース
1	dmamux_req_gen0	22	TIM1_CH3	43	TIM15_UP
2	dmamux_req_gen1	23	TIM1_CH4	44	TIM16_CH1
3	dmamux_req_gen2	24	TIM1_TRIG_COM	45	TIM16_TRIG_COM
4	dmamux_req_gen3	25	TIM1_UP	46	TIM16_UP
5	ADC	26	TIM2_CH1	47	TIM17_CH1
6	AES_IN	27	TIM2_CH2	48	TIM17_TRIG_COM
7	AES_OUT	28	TIM2_CH3	49	TIM17_UP
8	DAC_Channel1	29	TIM2_CH4	50	USART1_RX
9	DAC_Channel2	30	TIM2_TRIG	51	USART1_TX
10	I2C1_RX	31	TIM2_UP	52	USART2_RX
11	I2C1_TX	32	TIM3_CH1	53	USART2_TX
12	I2C2_RX	33	TIM3_CH2	54	USART3_RX
13	I2C2_TX	34	TIM3_CH3	55	USART3_TX
14	LPUART_RX	35	TIM3_CH4	56	USART4_RX
15	LPUART_TX	36	TIM3_TRIG	57	USART4_TX
16	SPI1_RX	37	TIM3_UP	58	UCPD1_RX
17	SPI1_TX	38	TIM6_UP	59	UCPD1_TX
18	SPI2_RX	39	TIM7_UP	60	UCPD2_RX
19	SPI2_TX	40	TIM15_CH1	61	UCPD2_TX

表 40. DMAMUX : リソースへのマルチプレクサ入力割当て (続き) (続き)

DMA リクエスト MUX 入力	リソース	DMA リクエスト MUX 入力	リソース	DMA リクエスト MUX 入力	リソース
20	TIM1_CH1	41	TIM15_CH2	62	予約済み
21	TIM1_CH2	42	TIM15_TRIG_COM	63	予約済み

表 41. DMAMUX : リソースへのトリガ入力割当て

トリガ入力	リソース	トリガ入力	リソース
0	EXTI LINE0	12	EXTI LINE12
1	EXTI LINE1	13	EXTI LINE13
2	EXTI LINE2	14	EXTI LINE14
3	EXTI LINE3	15	EXTI LINE15
4	EXTI LINE4	16	dmamux_evt0
5	EXTI LINE5	17	dmamux_evt1
6	EXTI LINE6	18	dmamux_evt2
7	EXTI LINE7	19	dmamux_evt3
8	EXTI LINE8	20	LPTIM1_OUT
9	EXTI LINE9	21	LPTIM2_OUT
10	EXTI LINE10	22	TIM14_OC
11	EXTI LINE11	23	予約済み

表 42. DMAMUX : リソースへの同期入力割当て


同期入力	リソース	同期入力	リソース
0	EXTI LINE0	12	EXTI LINE12
1	EXTI LINE1	13	EXTI LINE13
2	EXTI LINE2	14	EXTI LINE14
3	EXTI LINE3	15	EXTI LINE15
4	EXTI LINE4	16	dmamux_evt0
5	EXTI LINE5	17	dmamux_evt1
6	EXTI LINE6	18	dmamux_evt2
7	EXTI LINE7	19	dmamux_evt3
8	EXTI LINE8	20	LPTIM1_OUT
9	EXTI LINE9	21	LPTIM2_OUT
10	EXTI LINE10	22	TIM14_OC
11	EXTI LINE11	23	予約済み

10.4 DMAMUX の機能詳細

10.4.1 DMAMUX ブロック図

図 21 に DMAMUX ブロック図を示します。

図 21. DMAMUX ブロック図



DMAMUX には、リクエストラインマルチプレクサとリクエストラインジェネレータの 2 つの主なサブブロックがあります。

実装時の割り当ては次のとおりです。

- ペリフェラル (dmamux_req_inx) および DMAMUX リクエストジェネレータサブブロックのチャンネル (dmamux_req_genx) からの DMAMUX リクエストマルチプレクササブブロック入力 (dmamux_reqx)
- DMA コントローラのチャンネルへの DMAMUX リクエスト出力 (dmamux_req_outx)
- DMA リクエストトリガ入力への内部または外部信号 (dmamux_trgx)
- 同期入力への内部または外部信号 (dmamux_syncx)

10.4.2 DMAMUX 信号

表 43 に DMAMUX 信号を記載します。

表 43. DMAMUX 信号

信号名	説明
dmamux_hclk	DMAMUX AHB クロック
dmamux_req_inx	DMAMUX DMA リクエストライン入力 (ペリフェラルから)
dmamux_trgx	DMAMUX DMA リクエストトリガ入力 (リクエストジェネレータサブブロックへ)
dmamux_req_genx	DMAMUX リクエストジェネレータサブブロックチャネル出力
dmamux_reqx	DMAMUX リクエストマルチプレクササブブロック入力 (ペリフェラルリクエストおよびリクエストジェネレータチャネルから)
dmamux_syncx	DMAMUX 同期入力 (リクエストマルチプレクササブブロックへ)
dmamux_req_outx	DMAMUX リクエスト出力 (DMA コントローラへ)
dmamux_evtx	DMAMUX イベント出力
dmamux_ovr_it	DMAMUX オーバーラン割込み

10.4.3 DMAMUX チャネル

DMAMUX チャネルは、リクエストマルチプレクサで選択された入力に応じて、追加の DMAMUX リクエストジェネレータチャネルを含む、DMAMUX リクエストマルチプレクサチャネルです。

DMAMUX リクエストマルチプレクサチャネルは、DMA コントローラの単一チャネルへの接続専用です。

チャネル設定手順

DMAMUX の x チャネルと関連する DMA チャネル y の両方を設定するには、以下のシーケンスに従う必要があります。

1. DMA チャネル y をセットし、チャネル y の有効化を除くすべての設定を行います。
2. 関連する DMAMUX y チャネルをセットし、すべての設定を行います。
3. 最後に、DMA y チャネルレジスタの EN ビットをセットして DMA チャネル y を有効にします。

10.4.4 DMAMUX リクエストラインマルチプレクサ

DMAMUX リクエストマルチプレクサには複数のチャネルがあるため、DMA リクエストラインと呼ばれる DMA リクエスト／確認応答制御信号の実際のルーティングが確保されます。

各DMA リクエストラインは、DMAMUX リクエストラインマルチプレクサのすべてのチャネルにそれぞれ並列に接続されます。

DMA リクエストは、ペリフェラルまたは DMAMUX リクエストジェネレータのどちらかから供給されます。

DMAMUX リクエストラインマルチプレクサチャネル x は、DMAMUX_CxCR レジスタの DMAREQ_ID フィールドの設定どおり、DMA リクエストライン数を選択します。

注： DMAREQ_IDフィールドが null 値の場合、いずれの DMA リクエストラインも選択されていません。同じ非 null の DMAREQ_ID を、DMAMUX リクエストラインマルチプレクサの 2 つの異なるチャネルに設定することはできません。

DMA リクエスト選択の最上部では、必要に応じて同期モードおよび／またはイベント生成を設定および有効化できます。

同期モードおよびチャネルイベント生成

各 DMAMUX リクエストラインマルチプレクサチャネル x は、DMAMUX_CxCR レジスタの同期有効化 (SE) ビットを設定することで、個別に同期することができます。

DMAMUX には複数の同期入力があります。同期入力は、リクエストマルチプレクサのすべてのチャネルに並列に接続されます。

同期入力は、特定のチャネル x の DMAMUX_CxCR レジスタの SYNC_ID フィールドを介して選択されます。

チャネルが同期モードの場合、DMAMUX_CxCR レジスタの SPOL[1:0] フィールドを介して、選択された入力同期信号でプログラム可能な立ち上がり／立ち下がりエッジを検出すると、選択された DMA リクエストラインの入力はマルチプレクサチャネル出力に伝播されます。

さらに、内部的に DMAMUX リクエストマルチプレクサにはプログラム可能な DMA リクエストカウンタもあります。これは、チャネルリクエスト出力生成あるいはイベント生成にも使用されます。チャネル x 出力でのイベント生成は、DMAMUX_CxCR レジスタの EGE ビット (イベント生成イネーブル) を使用して有効化されます。

次の図 23 に示すように、同期入力の検出されたエッジで、保留中に選択された DMA リクエストラインの入力は DMAMUX マルチプレクサチャネル x 出力に接続されています。

注： 保留中に選択された DMA リクエストラインがないときに同期イベントが発生した場合、これは破棄されます。次にアサートされる入力リクエストラインは、再度同期イベントが発生するまで DMAMUX マルチプレクサチャネル出力には接続されません。

この時点から、接続された DMAMUX リクエストが DMA コントローラによって処理されるたびに (処理されたリクエストは無効にされる)、DMAMUX リクエストカウンタはデクリメントされます。アンダーランの際、DMA リクエストカウンタには DMAMUX_CxCR レジスタの NBREQ フィールドの値が自動的にロードされ、DMA リクエストラインの入力はマルチプレクサチャネル x 出力から切断されます。

このため、検出された同期イベントに続いてマルチプレクサチャネル x 出力に転送される DMA リクエストの数は、NBREQ フィールドの値に 1 を加えた数と等しくなります。

注： NBREQ フィールド値は、対応するマルチプレクサチャネル x の SE (同期イネーブル) および EGE (イベント生成イネーブル) ビットの両方が無効である場合にのみ、ソフトウェアによって書き込むことができます。

図 22. DMAMUX リクエストラインマルチプレクサチャネルの同期モード




図 23. DMA リクエストラインマルチプレクサチャネルのイベント生成




図 22 および図 23 に示すように、EGE が有効である場合、DMA リクエストカウンタにプログラムされた NBREQ フィールドの値が自動的に再ロードされると、マルチプレクサチャネルは 1 つの AHB クロックサイクルのパルスとしてチャネルイベントを生成します。

- 注： EGE が有効で NBREQ = 0 の場合、DMA リクエストが処理されるたびにイベントが生成されます。
- 注： 同期イベント（エッジ）は、エッジ後の状態が 2 AHB クロックサイクルよりも長く安定している場合に検出されます。

DMAMUX_CxCR レジスタに書き込む際、同期イベントは 3 AHB クロックサイクルの間、マスクされます。

同期オーバーランおよび割込み

マルチプレクサチャネル x のプログラムされた NBREQ フィールド値よりも DMA リクエストカウンタの値が低い間、新しい同期イベントが発生すると、DMAMUX_CSR ステータスレジスタの同期オーバーランフラグビット SOFx がセットされます。

- 注： リクエストマルチプレクサチャネル x 同期は、DMA コントローラに関連するチャネルの使用完了時に無効化されます (DMAMUX_CxCR.SE=0)。そうでない場合、新しく同期イベントを検出したときに、DMA コントローラから受信する DMA 確認応答の欠落（つまり、未処理のリクエスト）によって同期オーバーランが発生します。

オーバーランフラグ SOFx は、DMAMUX_CFR レジスタに関連するクリア同期オーバーランフラグビット CSOFx をセットすることでリセットされます。

DMAMUX_CxCR レジスタの同期オーバーラン割込みイネーブルビット SOIE がセットされている場合、同期オーバーランフラグをセットすると、割込みが生成されます。

10.4.5 DMAMUX リクエストジェネレータ

DMAMUX リクエストジェネレータでは、DMA リクエストトリガ入力のトリガイイベントに続いて、DMA リクエストを生成します。

DMAMUX リクエストジェネレータには複数のチャネルがあります。DMA リクエストトリガ入力、すべてのチャネルに並列に接続されます。

DMAMUX リクエストジェネレータチャネルの出力は、DMAMUX リクエストラインマルチプレクサへの入力です。

各 DMAMUX リクエストジェネレータチャネル x には、対応する DMAMUX_RGxCR レジスタにイネーブルビット GE（ジェネレータイネーブル）があります。

DMAMUX リクエストジェネレータチャネル x の DMA リクエストトリガ入力は、対応する DMAMUX_RGxCR レジスタの SIG_ID（トリガ信号 ID）フィールドによって選択されます。

DMA リクエストトリガ入力のトリガイイベントは立ち上がりエッジと立ち下がりエッジのいずれかです。アクティブなエッジは対応する DMAMUX_RGxCR レジスタの GPOL（ジェネレータ極性）フィールドによって選択されます。

トリガイイベント時、対応するジェネレータチャネルでは出力時に DMA リクエストの生成を開始します。DMAMUX によって生成されたリクエストが接続された DMA コントローラによって処理されるたびに（処理されたリクエストはデアサートされる）、内蔵（DMAMUX リクエストジェネレータ内にある）DMA リクエストカウンタはデクリメントされます。アンダーランの際、リクエストジェネレータチャネルは DMA リクエストの生成を停止するため、DMA リクエストカウンタは次のトリガイイベントでプログラム値に自動的に再ロードされます。

このため、トリガイイベント後に生成される DMA リクエストの数は GNBREQ+1 です。

注： GNBREQ フィールド値は、対応するジェネレータチャンネル x のイネーブル GE ビットが無効である場合にのみ、ソフトウェアによって書き込むことができます。

トリガイベント（エッジ）は、エッジ後の状態が 2 AHB クロックサイクルよりも長く安定している場合に検出されます。

DMAMUX_RGxCR レジスタに書き込む際、トリガイベントは 3 AHB クロックサイクルの間、マスクされます。

トリガオーバーランおよび割込み

新しい DMA リクエストトリガイベントが発生すると、DMAMUX リクエストジェネレータカウンタが対応するリクエストジェネレータチャンネル x のプログラムされた GNBREQ フィールド値よりも低い場合、またリクエストジェネレータチャンネル x が GE によって有効化されている場合、リクエストトリガイベントオーバーランフラグビット OFx は、ハードウェアによってステータス DMAMUX_RGSR レジスタにアサートされます。

注： リクエストジェネレータチャンネル x は、DMA コントローラの関連するチャンネルの使用完了時に無効化されます (DMAMUX_RGxCR.GE=0)。そうでない場合、新しくトリガイベントを検出したときに、DMA から受信する確認応答の欠落（つまり、未処理のリクエスト）によってトリガオーバーランが発生します。

オーバーランフラグ OFx は、DMAMUX_RGCFR レジスタの関連するクリアオーバーランフラグビット COFx をセットすることでリセットされます。

DMAMUX_RGxCR レジスタの DMA リクエストトリガイベントオーバーラン割込みイネーブルビット OIE がセットされている場合、DMAMUX リクエストトリガオーバーランフラグによって、割込みが生成されます。

10.5 DMAMUX 割込み

次の場合に割込みを生成することができます。

- 各 DMA リクエストラインマルチプレクサチャンネルの同期イベントオーバーラン
- 各 DMA リクエストジェネレータチャンネルのトリガイベントオーバーラン

それぞれのケースで、チャンネルごとの個別の割込みイネーブル、ステータス、およびクリアフラグレジスタビットを使用できます。

表 44. DMAMUX 割込み

割込み信号	割込みイベント	イベントフラグ	クリアビット	イネーブルビット
dmamuxovr_it	DMAMUX リクエストラインマルチプレクサのチャンネル x での同期イベントオーバーラン	SOFx	CSOFx	SOIE
	DMAMUX リクエストジェネレータのチャンネル x でのトリガイベントオーバーラン	OFx	COFx	OIE

10.6 DMAMUX レジスタ

DMAMUX ベースアドレスのレジスタ境界アドレスを含む表を参照してください。

DMAMUX レジスタには、バイト (8 ビット)、ハーフワード (16 ビット)、またはワード (32 ビット) でアクセスできます。アドレスはデータサイズに合わせて整列します。

10.6.1 DMAMUX リクエストラインマルチプレクサチャネル x 設定レジスタ (DMAMUX_CxCR)

アドレスオフセット : $0x000 + 0x04 * x$ ($x = 0$ から 6)

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	SYNC_ID[4:0]					NBREQ[4:0]					SPOL[1:0]		SE
			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	EGE	SOIE	Res.	Res.	DMAREQ_ID[5:0]					
						rw	rw			rw	rw	rw	rw	rw	rw

ビット 31:29 予約済みであり、リセット値に保持する必要があります。

ビット 28:24 **SYNC_ID[4:0]** : 同期識別

同期入力を選択します (表 42 : DMAMUX : リソースへの同期入力の割当てを参照)。

ビット 23:19 **NBREQ[4:0]** : 転送する DMA リクエストの数から 1 を引いた数

同期イベントの後で DMA コントローラに転送する DMA リクエストの数、および／または出カイベントが生成される前の DMA リクエストの数を定義します。

このフィールドは、SE と EGE ビットの両方がローの場合にのみ書き込まれます。

ビット 18:17 **SPOL[1:0]** : 同期極性

選択された同期入力のエッジ極性を定義します。

00 : イベントなし、つまり同期または検出なし

01 : 立ち上がりエッジ

10 : 立ち下がりエッジ

11 : 立ち上がり／立ち下がりエッジ

ビット 16 **SE** : 同期有効化

0 : 同期は無効です。

1 : 同期は有効です。

ビット 15:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **EGE** : イベント生成イネーブル

0 : イベント生成は無効です。

1 : イベント生成は有効です。

ビット 8 **SOIE** : 同期オーバーラン割込みイネーブル

0 : 割込みは無効です。

1 : 割込みは有効です。

ビット 7:6 予約済みであり、リセット値に保持する必要があります。

ビット 5:0 **DMAREQ_ID[5:0]** : DMA リクエストID

DMA リクエストの入力を選択します。リソースへのマルチプレクサ入力の割当てについては、DMAMUX の表を参照してください。

10.6.2 DMAMUX リクエストラインマルチプレクサ割込みチャネルステータスレジスタ (DMAMUX_CSR)

アドレスオフセット : 0x080

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SOF6	SOF5	SOF4	SOF3	SOF2	SOF1	SOF0
									r	r	r	r	r	r	r

ビット 31:7 予約済みであり、リセット値に保持する必要があります。

ビット 6:0 **SOF[6:0]** : 同期オーバーランイベントフラグ

このフラグは、DMA リクエストカウンタの値が NBREQ よりも低い場合に、DMA リクエストラインマルチプレクサチャネル x で同期イベントが発生したときにセットされます。

このフラグは、対応する DMAMUX_CFR レジスタの CSOFx ビットに 1 を書き込むことでクリアされます。

10.6.3 DMAMUX リクエストラインマルチプレクサ割込みクリアフラグレジスタ (DMAMUX_CFR)

アドレスオフセット : 0x084

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CSOF 6	CSOF 5	CSOF 4	CSOF 3	CSOF 2	CSOF 1	CSOF 0
									w	w	w	w	w	w	w

ビット 31:7 予約済みであり、リセット値に保持する必要があります。

ビット 6:0 **CSOF[6:0]** : 同期オーバーランイベントフラグをクリアします。

各ビットに 1 を書き込むと DMAMUX_CSR レジスタの対応するオーバーランフラグ SOFx をクリアします。

10.6.4 DMAMUX リクエストジェネレータチャネル x 設定レジスタ (DMAMUX_RGxCR)

アドレスオフセット : $0x100 + 0x04 * (x-0)$ (x = 0 から 3)

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	GNBREQ[4:0]				GPOL[1:0]		GE	
								rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	OIE	Res.	Res.	Res.	SIG_ID[4:0]				
							rw				rw	rw	rw	rw	rw

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23:19 **GNBREQ[4:0]** : 生成される DMA リクエストの数 (1 を引く)

トリガイベント後に生成される DMA リクエストの数を定義します。実際に生成される DMA リクエストの数は GNBREQ+1 です。

注 : このフィールドは、**GE** ビットが無効のときのみ書き込むことができます。

ビット 18:17 **GPOL[1:0]** : DMA リクエストジェネレータトリガ極性

選択されたトリガ入力のエッジ極性を定義します。

00 : イベントなし。つまりトリガの検出または生成なし

01 : 立ち上がりエッジ

10 : 立ち下がりエッジ

11 : 立ち上がり／立ち下がりエッジ

ビット 16 **GE** : DMA リクエストジェネレータチャネル x イネーブル

0 : DMA リクエストジェネレータチャネル x は無効です。

1 : DMA リクエストジェネレータチャネル x は有効です。

ビット 15:9 予約済みであり、リセット値に保持する必要があります。

ビット 8 **OIE** : トリガオーバーラン割込みイネーブル

0 : トリガオーバーランイベント発生時の割込みは無効です。

1 : トリガオーバーランイベント発生時の割込みは有効です。

ビット 7:5 予約済みであり、リセット値に保持する必要があります。

ビット 4:0 **SIG_ID[4:0]** : 信号識別

DMA リクエストジェネレータのチャネル x で使用する DMA リクエストトリガ入力を選択します。

10.6.5 DMAMUX リクエストジェネレータ割込みステータスレジスタ (DMAMUX_RGSR)

アドレスオフセット : 0x140

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OF3	OF2	OF1	OF0
												r	r	r	r

ビット 31:4 予約済みであり、リセット値に保持する必要があります。

ビット 3:0 **OF[3:0]** : トリガオーバーランイベントフラグ

このフラグは、DMA リクエストジェネレータカウンタの値が GNBREQ よりも低い場合に、DMA リクエストジェネレータチャンネル x でトリガイメントが発生したときにセットされます。

このフラグは、DMAMUX_RGCFR レジスタの対応する COFx ビットに 1 を書き込むことでクリアされます。

10.6.6 DMAMUX リクエストジェネレータ割込みクリアフラグレジスタ (DMAMUX_RGCFR)

アドレスオフセット : 0x144

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	COF3	COF2	COF1	COF0
												w	w	w	w

ビット 31:4 予約済みであり、リセット値に保持する必要があります。

ビット 3:0 **COF[3:0]** : トリガオーバーランイベントフラグのクリア

各ビットに 1 を書き込むと DMAMUX_RGSR レジスタの対応するオーバーランフラグ OFx をクリアします。

10.6.7 DMAMUX レジスタマップ

次の表に、DMAMUX レジスタとリセット値の一覧を示します。DMAMUX レジスタベースアドレスについては、レジスタ境界アドレス表を参照してください。

表 45. DMAMUX レジスタマップとリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x000	DMAMUX_C0CR	Res	Res	Res	SYNC_ID[4:0]				NBREQ[4:0]				SPOL[1:0]		SE	Res	Res	Res	Res	Res	Res	Res	Res	EGE	SOIE	Res	Res	DMAREQ_ID[5:0]					
	リセット値				0	0	0	0	0	0	0	0	0	0	0	0	0							0	0			0	0	0	0	0	0
0x004	DMAMUX_C1CR	Res	Res	Res	SYNC_ID[4:0]				NBREQ[4:0]				SPOL[1:0]		SE	Res	Res	Res	Res	Res	Res	Res	Res	EGE	SOIE	Res	Res	Res	Res	Res	Res	Res	Res
	リセット値				0	0	0	0	0	0	0	0	0	0	0	0	0							0	0			0	0	0	0	0	0
0x008	DMAMUX_C2CR	Res	Res	Res	SYNC_ID[4:0]				NBREQ[4:0]				SPOL[1:0]		SE	Res	Res	Res	Res	Res	Res	Res	Res	EGE	SOIE	Res	Res	DMAREQ_ID[5:0]					
	リセット値				0	0	0	0	0	0	0	0	0	0	0	0	0							0	0			0	0	0	0	0	0
0x00C	DMAMUX_C3CR	Res	Res	Res	SYNC_ID[4:0]				NBREQ[4:0]				SPOL[1:0]		SE	Res	Res	Res	Res	Res	Res	Res	Res	EGE	SOIE	Res	Res	Res	Res	Res	Res	Res	Res
	リセット値				0	0	0	0	0	0	0	0	0	0	0	0	0							0	0			0	0	0	0	0	0
0x010	DMAMUX_C4CR	Res	Res	Res	SYNC_ID[4:0]				NBREQ[4:0]				SPOL[1:0]		SE	Res	Res	Res	Res	Res	Res	Res	Res	EGE	SOIE	Res	Res	DMAREQ_ID[5:0]					
	リセット値				0	0	0	0	0	0	0	0	0	0	0	0	0							0	0			0	0	0	0	0	0
0x014	DMAMUX_C5CR	Res	Res	Res	SYNC_ID[4:0]				NBREQ[4:0]				SPOL[1:0]		SE	Res	Res	Res	Res	Res	Res	Res	Res	EGE	SOIE	Res	Res	DMAREQ_ID[5:0]					
	リセット値				0	0	0	0	0	0	0	0	0	0	0	0	0							0	0			0	0	0	0	0	0
0x018	DMAMUX_C6CR	Res	Res	Res	SYNC_ID[4:0]				NBREQ[4:0]				SPOL[1:0]		SE	Res	Res	Res	Res	Res	Res	Res	Res	EGE	SOIE	Res	Res	DMAREQ_ID[5:0]					
	リセット値				0	0	0	0	0	0	0	0	0	0	0	0	0							0	0			0	0	0	0	0	0
0x01C～ 0x07C	予約済み	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res
0x080	DMAMUX_CSR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res
	リセット値																																
0x084	DMAMUX_CFR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res
	リセット値																																
0x088 - 0x0FC	予約済み	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res
0x100	DMAMUX_RG0CR	Res	Res	Res	Res	Res	Res	Res	Res	GNBREQ[4:0]				GPOL[1:0]		GE	Res	Res	Res	Res	Res	Res	Res	Res	Res	OIE	Res	Res	SIG_ID[4:0]				
	リセット値									0	0	0	0	0	0	0									0					0	0	0	0
0x104	DMAMUX_RG1CR	Res	Res	Res	Res	Res	Res	Res	Res	GNBREQ[4:0]				GPOL[1:0]		GE	Res	Res	Res	Res	Res	Res	Res	Res	Res	OIE	Res	Res	SIG_ID[4:0]				
	リセット値									0	0	0	0	0	0	0									0					0	0	0	0
0x108	DMAMUX_RG2CR	Res	Res	Res	Res	Res	Res	Res	Res	GNBREQ[4:0]				GPOL[1:0]		GE	Res	Res	Res	Res	Res	Res	Res	Res	Res	OIE	Res	Res	SIG_ID[4:0]				
	リセット値									0	0	0	0	0	0	0									0					0	0	0	0
0x10C	DMAMUX_RG3CR	Res	Res	Res	Res	Res	Res	Res	Res	GNBREQ[4:0]				GPOL[1:0]		GE	Res	Res	Res	Res	Res	Res	Res	Res	Res	OIE	Res	Res	SIG_ID[4:0]				
	リセット値									0	0	0	0	0	0	0									0					0	0	0	0
0x110 - 0x13C	予約済み	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res
0x140	DMAMUX_RGSR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res
	リセット値																																

表 45. DMAMUX レジスタマップとリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x144	DMAMUX_RGCFR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	COF6	COF5	COF4	COF3	COF2	COF1	COF0
	リセット値																										0	0	0	0	0	0	0
0x148 - 0x3FC	予約済み	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res

レジスタ境界アドレスについては、[54ページのセクション 2.2](#) を参照してください。

11 ネスト化されたベクタ割込みコントローラ（NVIC）

11.1 主な特徴

- 32 マスク可能な割込みチャネル（Cortex®-M0+ の 16 本の割込みラインは数に含まれていない）
- 4 のプログラム可能な優先レベル（2 ビットの割込み優先順位を使用）
- 遅延時間の少ない例外および割込み処理
- 電源管理制御
- システム制御レジスタの実装

NVIC とプロセッサコアのインタフェースを密に結合することで、割込み処理の遅延を低減し、後着割込みを効率的に処理することができます。

コア例外を含むすべての割込みは、NVIC によって管理されます。例外と NVIC プログラミングの詳細については、プログラミングマニュアル PM0223 を参照してください。

11.2 SysTick 較正值レジスタ

SysTick 較正值は 6500 にセットされますので、SysTick クロックを 6.5 MHz（最大 $f_{HCLK}/8$ ）に設定した状態での基準タイムベースは 1 ms になります。

11.3 割込みベクタと例外ベクタ

表 46 は、STM32G071xx and STM32G081xx デバイスのベクタテーブルです。

表 46. ベクタテーブル⁽¹⁾

位置	優先順位	優先種別	項目（略称）	説明	アドレス
-	-	-	-	予約済み	0x0000_0000
-	-3	固定	リセット	リセット	0x0000_0004
-	-2	固定	NMI_Handler	ノンマスカブル割込み。SRAM パリティエラー、フラッシュ ECC ダブルエラー、HSE CSS、および LSE CSS は NMI ベクタにリンクされています。	0x0000_0008
-	-1	固定	HardFault_Handler	あらゆる種類の異常	0x0000_000C
-	-	-	-	予約済み	0x0000_0010 0x0000_0014 0x0000_0018 0x0000_001C 0x0000_0020 0x0000_0024 0x0000_0028
-	3	設定可能	SVC_Handler	SWI 命令によるシステムサービスコール	0x0000_002C
-	-	-	-	予約済み	0x0000_0030 0x0000_0034

表 46. ベクタテーブル⁽¹⁾ (続き)

位置	優先順位	優先種別	項目 (略称)	説明	アドレス
-	5	設定可能	PendSV_Handler	ペンディング可能なシステムサービスリクエスト	0x0000_0038
-	6	設定可能	SysTick_Handler	システムティックタイマ	0x0000_003C
0	7	設定可能	WWDG	ウィンドウ型ウォッチドッグ割り込み	0x0000_0040
1	8	設定可能	PVD	電源電圧検出器割り込み (EXTI ライン 16)	0x0000_0044
2	9	設定可能	RTC/TAMP	RTC および TAMP 割り込み (EXTI ライン 19 および 21 の組み合わせ)	0x0000_0048
3	10	設定可能	FLASH	フラッシュグローバル割り込み	0x0000_004C
4	11	設定可能	RCC	RCC グローバル割り込み	0x0000_0050
5	12	設定可能	EXTI0_1	EXTI ライン 0 および 1 割り込み	0x0000_0054
6	13	設定可能	EXTI2_3	EXTI ライン 2 および 3 割り込み	0x0000_0058
7	14	設定可能	EXTI4_15	EXTI ライン 4 から 15 割り込み	0x0000_005C
8	15	設定可能	UCPD1/UCPD2	UCPD グローバル割り込み (EXTI ライン 32 および 33 の組み合わせ)	0x0000_0060
9	16	設定可能	DMA_Channel1	DMA チャネル 1 割り込み	0x0000_0064
10	17	設定可能	DMA_Channel2_3	DMA チャネル 2 および 3 割り込み	0x0000_0068
11	18	設定可能	DMA_Channel4_5_6_7 / DMAMUX	DMA チャネル 4、5、6、7 および DMAMUX 割り込み	0x0000_006C
12	19	設定可能	ADC_COMP	ADC および COMP 割り込み (ADC と EXTI 17 および 18 の組み合わせ)	0x0000_0070
13	20	設定可能	TIM1_BRK_UP_TRG_COM	TIM1 ブレーク、更新、トリガ、および転流割り込み	0x0000_0074
14	21	設定可能	TIM1_CC	TIM1 キャプチャ/比較割り込み	0x0000_0078
15	22	設定可能	TIM2	TIM2 グローバル割り込み	0x0000_007C
16	23	設定可能	TIM3	TIM3 グローバル割り込み	0x0000_0080
17	24	設定可能	TIM6_DAC / LPTIM1	TIM6、LPTIM1、および DAC グローバル割り込み	0x0000_0084
18	25	設定可能	TIM7 / LPTIM2	TIM7 および LPTIM2 グローバル割り込み	0x0000_0088
19	26	設定可能	TIM14	TIM14 グローバル割り込み	0x0000_008C
20	27	設定可能	TIM15	TIM15 グローバル割り込み	0x0000_0090
21	28	設定可能	TIM16	TIM16 グローバル割り込み	0x0000_0094
22	29	設定可能	TIM17	TIM17 グローバル割り込み	0x0000_0098
23	30	設定可能	I2C1	I2C1 グローバル割り込み (EXTI 23 の組み合わせ)	0x0000_009C
24	31	設定可能	I2C2	I2C2 グローバル割り込み	0x0000_00A0
25	32	設定可能	SPI1	SPI1 グローバル割り込み	0x0000_00A4
26	33	設定可能	SPI2	SPI2 グローバル割り込み	0x0000_00A8
27	34	設定可能	USART1	USART1 グローバル割り込み (EXTI 25 の組み合わせ)	0x0000_00AC

表 46. ベクタテーブル⁽¹⁾（続き）

位置	優先順位	優先種別	項目（略称）	説明	アドレス
28	35	設定可能	USART2	USART2 グローバル割り込み（EXTI 26 の組み合わせ）	0x0000_00B0
29	36	設定可能	USART3 / USART4 / LPUART1	USART3、USART4、および LPUART1 グローバル割り込み（EXTI 28 の組み合わせ）	0x0000_00B4
30	37	設定可能	CEC	CEC グローバル割り込み（EXTI 27 の組み合わせ）	0x0000_00B8
31	38	設定可能	AES / RNG	AES および RNG グローバル割り込み	0x0000_00BC

1. 灰色のセルは Cortex®-M0+ 割り込みに対応しています。

12 拡張割込み／イベントコントローラ (EXTI)

拡張割込み／イベントコントローラ (EXTI) は、設定可能なダイレクトイベント入力によって CPU とシステムのウェイクアップを管理します。電源制御にウェイクアップリクエストを供給し、CPU の NVIC に割込みリクエストを生成し、CPU イベント入力へのイベントを生成します。CPU イベント信号を生成するには、CPU は追加のイベント生成ブロック (EVG) が必要になります。

EXTI ウェイクアップリクエストにより、システムは STOP モードからウェイクアップできます。

RUN モードでも、割込みリクエストとイベントリクエスト生成の両方を使用できます。

EXTI にはまた、EXTI I/O ポートマルチプレクスが含まれます。

12.1 EXTI の主な機能

EXTI の主な機能は以下のとおりです。

- いずれかの入力による、イベント発生時のシステムウェイクアップ
- ソースペリフェラルにウェイクアップフラグを持たないイベントに対する、ウェイクアップフラグおよび CPU 割込みの生成
- 設定可能なイベント (I/O、関連する割込みペンディングステータスビットをもたないペリフェラル、またはパルスを生成するペリフェラルから)
 - 選択可能なアクティブトリガエッジ
 - 独立した立ち上がりおよび立ち下がりエッジ割込みペンディングステータスビット
 - CPU ウェイクアップ、割込み、およびイベント生成に使用する、独立した割込みおよびイベント生成マスク
 - SW トリガの可能性
- ダイレクトイベント (関連するフラグおよび割込みペンディングステータスビットを持つペリフェラルから)
 - 固定立ち上がりエッジアクティブトリガ
 - EXTI に割込みペンディングステータスビットなし
 - CPU ウェイクアップおよびイベント生成に使用する、独立した割込みおよびイベント生成マスク
 - SW トリガの可能性なし
- I/O ポートセクタ

12.2 EXTI ブロック図

図 24 に示すように、EXTI は AHB インタフェースを介してアクセスするレジスタブロック、イベント入力トリガブロック、マスクングブロック、および EXTI マルチプレクスから成ります。

レジスタブロックはすべての EXTI レジスタを含んでいます。

イベント入力トリガブロックは、イベント入力エッジのトリガロジックを供給します。

マスクングブロックは、異なるウェイクアップ、割込み、およびイベントの出力とそのマスクングに、イベント入力を供給します。

EXTI マルチプレクスは、EXTI イベント信号が I/O ポートを選択できるようにします。

図 24. EXTI ブロック図




表 47. EXTI 信号の概要

信号名	I/O	説明
AHB インタフェース	I/O	EXTI レジスタバスインタフェース1つのイベントにセキュリティ設定が許可されると、AHB インタフェースはセキュアアクセスをサポート
hclk	I	AHB バスクロックおよび EXTI システムクロック
設定可能なイベント(y)	I	ペリフェラルに関連する割り込みおよびフラグを持たないペリフェラルからの非同期ウェイクアップイベント
ダイレクトイベント (x)	I	ペリフェラルに関連する割り込みおよびフラグを持つペリフェラルからの同期および非同期ウェイクアップイベント
IO ポート	I	GPIO ポート[15:0]
exti[15:0]	O	他の IP をトリガする EXTI 出力ポート
it_exti_per (y)	O	設定可能なイベント(y) に伴う CPU への割り込み
c_evt_exti	O	CPU への、ハイレベルに反応するイベント出力、hclk と同期
c_evt_rst	I	c_evt_exti をクリアする非同期リセット入力
sys_wakeup	O	ck_sys および hclk のための、PWR への非同期システムウェイクアップリクエスト
c_wakeup	O	CPU 用 PWR へのウェイクアップリクエスト、hclk と同期

表 48. EVG ピン名

ピン名	I/O	説明
c_fclk	I	CPU フリーランニングクロック
c_evt_in	I	EXTI からの、ハイレベルに反応するイベント入力、CPU クロックと非同期
c_event	O	イベントパルス、CPU クロックと同期
c_evt_rst	O	イベントリセット信号、CPU クロックと同期

12.2.1 ペリフェラルと CPU 間の EXTI による接続

システムの STOP モード時にウェイクアップまたは割り込みイベントを生成できるペリフェラルを EXTI に接続します。

- パルスを生成するペリフェラルウェイクアップ信号、またはペリフェラル内に割り込みステータスビットを持たないペリフェラルウェイクアップ信号を、EXTI の設定可能なラインに接続します。これらのイベントに対して、EXTI はクリアする必要があるステータスペンディングビットを供給します。これはステータスビットに関連した EXTI による割り込みで、CPU に割り込みをかけます。
- ペリフェラルからクリアする必要があり、かつステータスビットを持つペリフェラル割り込みやウェイクアップ信号を、EXTI のダイレクトラインに接続します。EXTI にはステータスペンディングビットはありません。割り込みまたはウェイクアップは、ペリフェラルの CPU によってクリアされます。これは CPU に直接割り込みをかけるペリフェラル割り込みです。
- すべての GPO ポートは EXTI マルチプレクサに入力し、これで設定可能なイベントによりシステムをウェイクアップするポートを選択できるようになります。

EXTI の設定可能なイベント割り込みは、CPU の NVIC(a) に接続します。

専用の EXTI/EVG CPU イベントを、CPU rxev 入力に接続します。

EXTI の CPU のウェイクアップ信号を PWR ブロックに接続し、システムおよび CPU サブシステムをウェイクアップするために使用します。

12.3 EXTI の機能説明

EXTI のラインタイプとウェイクアップターゲットに応じて、異なるロジックの実装が使用されます。適用可能な特徴、機能、またはステータスレジスタは以下に示すとおりです。

- 立ち上がりおよび立ち下がりエッジによるイベントの有効化：
 - EXTI 立ち上がりトリガ選択レジスタ (EXTI_RTSR1)
 - EXTI 立ち下がりトリガ選択レジスタ (EXTI_FTSR1)
- ソフトウェアトリガ：EXTI ソフトウェア割り込みイベントレジスタ (EXTI_SWIER1)
- ペンディング割り込みフラグの生成：
 - EXTI 立ち上がりエッジペンディングレジスタ (EXTI_RPR1)
 - EXTI 立ち下がりエッジペンディングレジスタ (EXTI_FPR1)
 - EXTI 外部割り込み選択レジスタ (EXTI_EXTICRx)
- CPU ウェイクアップおよび割り込み有効化：
 - 割り込みマスクレジスタによる EXTI CPU ウェイクアップ (EXTI_IMR1)
 - 割り込みマスクレジスタによる EXTI CPU ウェイクアップ (EXTI_IMR2)
- CPU ウェイクアップおよびイベント有効化：
 - イベントマスクレジスタによる EXTI CPU ウェイクアップ (EXTI_EMR1)
 - イベントマスクレジスタによる EXTI CPU ウェイクアップ (EXTI_EMR2)


表 49. EXTI イベント入力設定およびレジスタ制御

イベント 入力タイプ	ロジックの実装	EXTI_RTSR1	EXTI_FTSR1	EXTI_SWIER1	EXTI_R/FPR1	EXTI_IMRx	EXTI_IMRx
設定可能	設定可能なイベント入力ウェイクアップロジック	X	X	X	X	X	X
ダイレクト	ダイレクトイベント入力ウェイクアップロジック	-	-	-	-	X	X

12.3.1 EXTI の設定可能なイベント入力によるウェイクアップ

図 25 は、CPU サブシステムバスクロックをウェイクアップさせ、EXTI ペンディングフラグを生成し、また CPU および CPU ウェイクアップイベントに割込みをかける、設定可能なイベント入力に関連したロジックを詳しく表しています。

図 25. 設定可能なイベントトリガロジックによるCPU ウェイクアップ



ソフトウェア割込みイベントレジスタは、対応するレジスタビットを書き込むことで、エッジ選択の設定に関係なく設定可能なイベントをソフトウェアによりトリガできます。

システムは、立ち上がりエッジおよび立ち下がりエッジの選択レジスタにより、設定可能なイベントのアクティブトリガエッジとしてどちらかまたは両方のエッジを有効にし、選択することができます。

CPU は専用の割込みマスクレジスタおよび専用のイベントマスクレジスタを備えています。有効化されたイベントにより、CPU にイベントが生成されます。CPU のすべてのイベントの論理和がとられ、ひとつの CPU イベント信号に集約されます。CPU のイベントペンディングレジスタ (EXTI_RPR1 および EXTI_FPR1) は、マスクされていない CPU イベントにはセットされません。

設定可能なイベントには、CPU と共有される固有の割込みペンディングリクエストレジスタが割り当てられます。ペンディングレジスタは、マスクされていない割込みにのみセットされます。各設定イベントは、CPU に対しそれらに共通した割込みをかけます。設定可能なイベント割込みは、EXTI_RPR1 および/または EXTI_FPR1 レジスタでソフトウェアにより確認する必要があります。

CPU 割込みまたは CPU イベントが有効化されると、非同期エッジ検出回路は、クロック遅延および立ち上がりエッジ検出パルス発生回路によってリセットされます。これにより、EXTI hclk クロックは非同期エッジ検出回路がリセットされる前にウェイクアップすることが保証されます。

注： 検出された設定可能なイベント割り込みペンディングリクエストは、CPU によりクリアできます。割り込みペンディングリクエストが有効な間は、システムは低電力モードに入れません。


12.3.2 EXTI ダイレクトイベント入力によるウェイクアップ

図 26 は、システムをウェイクアップするダイレクトイベント入力に関連したロジックについて、詳しく表しています。

ダイレクトイベントには関連したEXTI 割り込みがありません。EXTI はシステムとCPU サブシステムクロックのみをウェイクアップし、また CPU ウェイクアップイベントを生成することがあります。ペリフェラルの同期割り込みにより、ダイレクトウェイクアップイベントと関連して CPU がウェイクアップします。

EXTI ダイレクトイベントは CPU イベントを生成できます。CPU イベントにより CPU がウェイクアップします。関連するペリフェラルの割り込みフラグがセットされる前に、CPU イベントが発生することがあります。


図 26. ダイレクトイベントトリガロジックによる CPU ウェイクアップ



12.3.3 EXTI mux

EXTI mux により、割り込みとウェイクアップに GPIO を選択することが可能です。GPIOは、16 EXTI mux ラインを介し設定可能なイベントとして、最初の 16 EXTI イベントに接続されます。EXTI mux 出力としての GPIO ポートの選択は、EXTI 外部割り込み選択レジスタ (EXTI_EXTICRx) レジスタにより制御されます。

図 27. EXTI GPIOマルチプレクス



EXTI マルチプレクス出力は、他の機能ブロックをトリガする出力信号として EXTI から取り出せます。EXTI マルチプレクス出力は、マスク設定とは独立に EXTI_IMR および EXTI_EMR レジスタにより取り出せます。

EXTI ライン (イベント入力) は次の表に示すように接続されます。

表 50. EXTI ラインの接続

EXTI ライン	ラインソース	ラインタイプ
0-15	GPIO	設定可能
16	PVD 出力	設定可能
17	COMP1 出力	設定可能
18	COMP2 出力	設定可能
19	RTC	ダイレクト
20	予約済みです。	-
21	TAMP	ダイレクト
22	予約済みです。	-
23	I2C1 ウェイクアップ	ダイレクト
24	予約済みです。	-
25	USART1 ウェイクアップ	ダイレクト
26	USART2 ウェイクアップ	ダイレクト
27	CEC ウェイクアップ	ダイレクト
28	LPUART1 ウェイクアップ	ダイレクト
29	LPTIM1	ダイレクト
30	LPTIM2	ダイレクト
31	LSE_CSS	ダイレクト
32	UCPD1 ウェイクアップ	ダイレクト
33	UCPD2 ウェイクアップ	ダイレクト

12.4 EXTI の機能的挙動

ダイレクトイベント入力、ウェイクアップイベントを生成する各ペリフェラルで有効になります。設定可能なイベントは、少なくとも 1 つのトリガエッジを有効にすることで有効になります。

イベント入力がある有効になると、CPU ウェイクアップの生成は CPU 割り込みマスクおよび CPU イベントマスクの条件により決定されます。

表 51. マスキングの機能

CPU 割り込み イネーブル EXTI_IMR.IMn	CPU イベント イネーブル EXTI_EMR.EMn	設定可能な イベント入力 EXTI_RPR.RPIFn EXTI_FPR.FPIFn	exti(n) 割り込み ⁽¹⁾	CPU イベント	CPU ウェイク アップ
0	0	いいえ	マスク	マスク	マスク
	1	いいえ	マスク	あり	はい
1	0	ステータスラッチ	あり	マスク	あり ⁽²⁾
	1	ステータスラッチ	あり	あり	はい

- ひとつの exti(n) 割り込みが CPU に送信されます。CPU に割り込みが必要ない場合、exti(n) は CPU NVIC 内でマスクしなければなりません。
- CPU 割り込みが EXTI_IMR.IMn で有効化されている場合のみです。

設定可能なイベント入力について、イベント入力のための有効なエッジ（立ち上がりまたは立ち下がり）によりイベントリクエストが生成されます。関連する CPU 割り込みがマスクされていない場合、対応する RPIFn および／または FPIFn ビットが EXTI_RPR および／または EXTI_FPR レジスタにセットされ、これにより CPU サブシステムがウェイクアップし CPU 割り込み信号が発生します。ペンディングビットに 1 を書き込むことで RPIFn および／または FPIFn がクリアされ、それにより CPU の割り込みリクエストがクリアされます。

ダイレクトイベント入力の場合、関連するペリフェラルで有効にすると、イベントリクエストは立ち上がりエッジでのみ生成されます。EXTI には対応する CPU ペンディングビットはありません。関連する CPU 割り込みがマスクされていない場合、対応する CPU サブシステムがウェイクアップします。CPU はペリフェラルの同期割り込みによりウェイクアップします。

イベントを生成するには、CPU イベントはマスク解除されなければなりません。イベント入力時にイネーブルエッジが発生すると、CPU イベントパルスが生成されます。イベントペンディングビットはありません。

設定可能なイベント入力のため、ソフトウェアは、イベント入力への立ち上がりエッジ効果を持つ、ソフトウェア割り込み／イベントレジスタ、EXTI_SWIER1 の対応ビットをセットしてイベントリクエストを生成できます。EXTI_RTSR1 レジスタの設定に関係なく、ペンディング立ち上がりエッジイベントフラグが EXTI_RPR1 レジスタにセットされます。

12.5 EXTI レジスタ

EXTI レジスタマップは以下のセクションに分けることができます。

表 52. EXTI レジスタマップセクション

アドレス	説明
0x000~0x01C	一般設定可能イベント[31:0] 設定
0x060 - 0x06C	EXTI I/Oポートマルチプレクサ
0x080 - 0x0BC	CPU 入力イベント設定

すべてのレジスタには、バイト (32 ビット)、ハーフワード (16 ビット)、またはワード (8 ビット) 単位でアクセスできます。

12.5.1 EXTI 立ち上がりトリガ選択レジスタ (EXTI_RTSR1)

アドレスオフセット : 0x000

リセット値 : 0x0000 0000

設定可能なイベントのためのレジスタビットのみを含みます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RT18	RT17	RT16
													r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RT15	RT14	RT13	RT12	RT11	RT10	RT9	RT8	RT7	RT6	RT5	RT4	RT3	RT2	RT1	RT0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18:0 **RTx** : 設定可能なライン x の立ち上がりトリガイイベント設定ビット (x = 18 to 0)⁽¹⁾

各ビットは、対応するラインのイベントおよび割込み用立ち上がりエッジトリガを有効化または無効化します。

0 : 無効化

1 : 有効化

1. 設定可能なラインはエッジトリガであるため、これらの入力でグリッチが生成されないようにする必要があります。レジスタへの書き込み中に設定可能なラインで立ち上がりエッジが発生した場合、関連するペンディングビットはセットされません。立ち下がりエッジトリガが有効なラインに対して、立ち上がりエッジトリガをセットできます。この場合、両方のエッジでトリガ条件が生成されます。

12.5.2 EXTI 立ち下がりトリガ選択レジスタ (EXTI_FTSR1)

アドレスオフセット : 0x004

リセット値 : 0x0000 0000

設定可能なイベントのためのレジスタビットのみを含む。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FT18	FT17	FT16
													rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FT15	FT14	FT13	FT12	FT11	FT10	FT9	FT8	FT7	FT6	FT5	FT4	FT3	FT2	FT1	FT0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18:0 **FTx** : 設定可能なライン x の立ち下がりトリガイベント設定ビット (x = 18 to 0)⁽¹⁾

各ビットは、対応するラインのイベントおよび割込み用立ち下がりエッジトリガを有効化または無効化します。

0 : 無効化

1 : 有効化

1. 設定可能なラインはエッジトリガであるため、これらの入力でグリッチが生成されないようにする必要があります。レジスタへの書き込み中に設定可能なラインで立ち下がりエッジが発生した場合、関連するペンディングビットはセットされません。立ち上がりエッジトリガが有効なラインに対して、立ち下がりエッジトリガをセットできます。この場合、両方のエッジでトリガ条件が生成されます。

12.5.3 EXTI ソフトウェア割込みイベントレジスタ (EXTI_SWIER1)

アドレスオフセット : 0x008

リセット値 : 0x0000 0000

設定可能なイベントのためのレジスタビットのみを含みます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SWI 18	SWI 17	SWI 16
													rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWI 15	SWI 14	SWI 13	SWI 12	SWI 11	SWI 10	SWI9	SWI8	SWI7	SWI6	SWI5	SWI4	SWI3	SWI2	SWI1	SWI0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18:0 **SWIx** : ライン x へのソフトウェア立ち上がりエッジイベント (x = 18 ~ 0)

ソフトウェアでいずれかのビットをセットすると対応するライン x に立ち上がりエッジイベントがトリガされ、EXTI_RTISR1 および EXTI_FTSR1 の設定とは独立に割込みが発生します。これらのビットは、HWIによって自動的にクリアされます。どのビットを読み出しても常に 0 が返されます。

0 : 影響なし。

1 : 対応するラインに立ち上がりエッジ生成され、割込みが発生。

12.5.4 EXTI 立ち上がりエッジペンディングレジスタ (EXTI_RPR1)

アドレスオフセット : 0x00C

リセット値 : 0x0000 0000

設定可能なイベントのためのレジスタビットのみを含みます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RPIF18	RPIF17	RPIF16
													rc_w1	rc_w1	rc_w1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RPIF15	RPIF14	RPIF13	RPIF12	RPIF11	RPIF10	RPIF9	RPIF8	RPIF7	RPIF6	RPIF5	RPIF4	RPIF3	RPIF2	RPIF1	RPIF0
rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18:0 **RPIFx**: 設定可能なライン x の立ち上がりエッジイベントペンディング
(x = 18~0)

ハードウェアまたはソフトウェアにより生成された立ち上がりエッジイベントにより、対応するラインでビットがセットされる (EXTI_SWIER1 レジスタを介して)。各ビットは 1 を書き込むことでクリアされます。

0 : 立ち上がりエッジトリガリクエストは発生しません。

1 : 立ち上がりエッジトリガリクエストが発生します。

12.5.5 EXTI 立ち下がりエッジペンディングレジスタ (EXTI_FPR1)

アドレスオフセット : 0x010

リセット値 : 0x0000 0000

設定可能なイベントのためのレジスタビットのみを含みます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FPIF18	FPIF17	FPIF16
													rc_w1	rc_w1	rc_w1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FPIF15	FPIF14	FPIF13	FPIF12	FPIF11	FPIF10	FPIF9	FPIF8	FPIF7	FPIF6	FPIF5	FPIF4	FPIF3	FPIF2	FPIF1	FPIF0
rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18:0 **FPIFx**: 設定可能なライン x の立ち下がりエッジイベントペンディング
(x = 18~0)

ハードウェアまたはソフトウェアにより生成された立ち下がりエッジイベントにより、対応するラインでビットがセットされる (EXTI_SWIER1 レジスタを介して)。各ビットは 1 を書き込むことでクリアされます。

0 : 立ち下がりエッジトリガリクエストは発生しません。

1 : 立ち下がりエッジトリガリクエストが発生します。

12.5.6 EXTI 外部割込み選択レジスタ (EXTI_EXTICRx)

アドレスオフセット : $0x060 + 0x4 * (x1)$ ($x = 1$ から 4)

リセット値 : $0x0000\ 0000$

EXTIm フィールドは、nb_ioport の設定に従いビット数のみを含まれます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
EXTIm+3[7:0]								EXTIm+2[7:0]							
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTIm+1[7:0]								EXTIm[7:0]							
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:24 **EXTIm+3[7:0]**EXTIm+3 GPIO ポート選択 ($m = 4 * (x - 1)$)

これらのビットは、EXTIm+3 外部割込みのソース入力を選択するために、ソフトウェアで書き込みます。

0x00 : PA[m+3] ピン

0x01 : PB[m+3] ピン

0x02 : PC[m+3] ピン

0x03 : PA[m+3] ピン

0x04 : 予約済み

0x05 : PB[m+3] ピン

その他 : 予約済み

ビット 23:16 **EXTIm+2[7:0]**EXTIm+2 GPIO ポートセクション ($m = 4 * (x - 1)$)

これらのビットは、EXTIm+2 外部割込みのソース入力を選択するために、ソフトウェアで書き込みます。

0x00 : PA[m+2] ピン

0x01 : PB[m+2] ピン

0x02 : PC[m+2] ピン

0x03 : PD[m+2] ピン

0x04 : 予約済み

0x05 : PF[m+2] ピン

その他 : 予約済み

ビット 15:8 **EXTIm+1[7:0]** : EXTIm+1 GPIO ポートセクション ($m = 4 * (x - 1)$)

これらのビットは、EXTIm+1 外部割込みのソース入力を選択するために、ソフトウェアで書き込みます。

0x00 : PA[m+1] ピン

0x01 : PB[m+1] ピン

0x02 : PC[m+1] ピン

0x03 : PD[m+1] ピン

0x04 : 予約済み

0x05 : PF[m+1] ピン

その他 : 予約済み

ビット 7:0 **EXTIm[7:0]** : EXTIm GPIO ポートセクション ($m = 4 * (x - 1)$)

これらのビットは、EXTIm 外部割り込みのソース入力を選択するために、ソフトウェアで書き込みます。

0x00 : PA[m] ピン
 0x01 : PB[m] ピン
 0x02 : PC[m] ピン
 0x03 : PD[m] ピン
 0x04 : 予約済み
 0x05 : PF[m] ピン
 その他 : 予約済み

12.5.7 割り込みマスクレジスタによる EXTI CPU ウェイクアップ (EXTI_IMR1)

アドレスオフセット : 0x080 (EXTI_IMR1)

リセット値 : 0xFFFF8 0000

設定可能なイベントおよびダイレクトイベントのためのレジスタビットのみを含みます。

デフォルトでは、リセット値はダイレクトラインからの割り込みが有効に、設定可能なラインからの割り込みが無効になるようにセットされています。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IM31	IM30	IM29	IM28	IM27	IM26	IM25	Res.	IM23	Res.	IM21	Res.	IM19	IM18	IM17	IM16
r/w	r/w	r/w	r/w	r/w	r/w	r/w		r/w		r/w		r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IM15	IM14	IM13	IM12	IM11	IM10	IM9	IM8	IM7	IM6	IM5	IM4	IM3	IM2	IM1	IM0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:25 **IMx** : ライン x ($x = 31 \sim 25$) における、CPU ウェイクアップの割り込みマスク指定。

各ビットを設定／クリアして、当該ラインでのイベントによる CPU ウェイクアップへの割り込みに対してマスクを解除／マスクを設定します。

0 : 割り込みをマスクしてウェイクアップ
 1 : 割り込みをマスクしないでウェイクアップ

ビット 24 予約済みであり、リセット値に保持する必要があります。

ビット 23 **IM23** : ライン 23 における、CPU ウェイクアップの割り込みマスク指定。

このビットを設定／クリアして、当該ラインでのイベントによる CPU ウェイクアップへの割り込みに対してマスクを解除／マスクを設定します。

0 : 割り込みをマスクしてウェイクアップ
 1 : 割り込みをマスクしないでウェイクアップ

ビット 22 予約済みであり、リセット値に保持する必要があります。

ビット 21 **IM21** : ライン 21 における、CPU ウェイクアップの割込みマスク指定。

このビットを設定／クリアして、当該ラインでのイベントによる CPU ウェイクアップへの割込みに対してマスクを解除／マスクを設定します。

0 : 割込みをマスクしてウェイクアップ

1 : 割込みをマスクしないでウェイクアップ

ビット 20 予約済みであり、リセット値に保持する必要があります。

ビット 19:0 **IMx** : ライン x (x = 19~0) における、CPU ウェイクアップの割込みマスク指定。

各ビットを設定／クリアして、当該ラインでのイベントによる CPU ウェイクアップへの割込みに対してマスクを解除／マスクを設定します。

0 : 割込みをマスクしてウェイクアップ

1 : 割込みをマスクしないでウェイクアップ

12.5.8 イベントマスクレジスタによる EXTI CPU ウェイクアップ (EXTI_EMR1)

アドレスオフセット : 0x084 (EXTI_EMR1)

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
EM31	EM30	EM29	EM28	EM27	EM26	EM25	Res.	EM23	Res.	EM21	Res.	EM19	EM18	EM17	EM16
r/w	r/w	r/w	r/w	r/w	r/w	r/w		r/w		r/w		r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EM15	EM14	EM13	EM12	EM11	EM10	EM9	EM8	EM7	EM6	EM5	EM4	EM3	EM2	EM1	EM0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:25 **EMx** : ライン x (x = 31~25) における、CPU ウェイクアップのイベント生成マスク指定。

各ビットを設定／クリアして、CPU ウェイクアップに対して当該ラインにおけるイベント生成のマスクを解除／マスクを設定します。

0 : イベント生成をマスクしてウェイクアップ

1 : イベント生成をマスクしないでウェイクアップ

ビット 24 予約済みであり、リセット値に保持する必要があります。

ビット 23 **EM23** ライン 23 における、CPU ウェイクアップのイベント生成マスク指定。

このビットを設定／クリアして、CPU ウェイクアップに対して当該ラインにおけるイベント生成のマスクを解除／マスクを設定します。

0 : イベント生成をマスクしてウェイクアップ

1 : イベント生成をマスクしないでウェイクアップ

ビット 22 予約済みであり、リセット値に保持する必要があります。

ビット 21 **EM21** ライン 21 における、CPU ウェイクアップのイベント生成マスク指定。

このビットを設定／クリアして、CPU ウェイクアップに対して当該ラインにおけるイベント生成のマスクを解除／マスクを設定します。

0 : イベント生成をマスクしてウェイクアップ

1 : イベント生成をマスクしないでウェイクアップ

ビット 20 予約済みであり、リセット値に保持する必要があります。

ビット 19:0 **EMx** : ライン x (x = 19~0) イベント生成マスクにより CPU がウェイクアップします。

各ビットを設定／クリアして、CPU ウェイクアップに対して当該ラインにおけるイベント生成のマスクを解除／マスクを設定します。

0 : イベント生成をマスクしてウェイクアップ

1 : イベント生成をマスクしないでウェイクアップ

12.5.9 割込みマスクレジスタによるEXTI CPU ウェイクアップ (EXTI_IMR2)

アドレスオフセット : 0x090 (EXTI_IMR2)。

リセット値 : 0xFFFF FFFF

設定可能なイベントおよびダイレクトイベントのためのレジスタビットのみを含みます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	IM33	IM32
														rw	rw

ビット 31:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **IM33** : ライン 33 における、CPU ウェイクアップの割込みマスク指定。⁽¹⁾⁽²⁾

このビットを設定／クリアして、当該ラインでのイベントによる CPU ウェイクアップへの割込みに対してマスクを解除／マスクを設定します。

0 : ライン x からの割込みリクエストをマスクしてウェイクアップ

1 : ライン x からの割込みリクエストをマスクしないでウェイクアップ

ビット 0 **IM32** : ライン 33 における、CPU ウェイクアップの割込みマスク指定。

このビットを設定／クリアして、当該ラインでのイベントによる CPU ウェイクアップへの割込みに対してマスクを解除／マスクを設定します。

0 : ライン x からの割込みリクエストをマスクしてウェイクアップ

1 : ライン x からの割込みリクエストをマスクしないでウェイクアップ

- デフォルトで割込みを無効にするために、設定可能なラインのリセット値は「0」に設定されます。
- デフォルトで割込みを有効にするために、ダイレクトラインのリセット値は「1」にセットされます。

12.5.10 イベントマスクレジスタによる EXTI CPU ウェイクアップ (EXTI_EMR2)

アドレスオフセット : 0x094

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	EM33	EM32
														rw	rw

ビット 31:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **EM33** : ライン 33における、CPU ウェイクアップのイベント生成マスク指定。

各ビットを設定／クリアして、CPU ウェイクアップに対して当該ラインにおけるイベント生成のマスクを解除／マスクを設定します。

0 : イベント生成をマスクしてウェイクアップ

1 : イベント生成をマスクしないでウェイクアップ

ビット 0 **EM32** : ライン 32における、CPU ウェイクアップのイベント生成マスク指定。

各ビットを設定／クリアして、CPU ウェイクアップに対して当該ラインにおけるイベント生成のマスクを解除／マスクを設定します。

0 : イベント生成をマスクしてウェイクアップ

1 : イベント生成をマスクしないでウェイクアップ

12.5.11 EXTI レジスタマップ

次の表に、EXTI レジスタマップとリセット値を示します。

表 53. EXTI コントローラレジスタマップおよびリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x000	EXTI_RTSR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RT[18:0]																		
	リセット値														0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x004	EXTI_FTSR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FT[18:0]																		
	リセット値														0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x008	EXTI_SWIER1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SWI[18:0]																		
	リセット値														0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x00C	EXTI_RPR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RPIF[18:0]																		
	リセット値														0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x010	EXTI_FPR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FPIF[18:0] Res.																		
	リセット値														0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x014- 0x05C	予約済み	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
0x060	EXTI_EXTICR1	EXTI3[7:0]								EXTI2[7:0]								EXTI1[7:0]								EXTI0[7:0]							
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x064	EXTI_EXTICR2	EXTI7[7:0]								EXTI6[7:0]								EXTI5[7:0]								EXTI4[7:0]							
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x068	EXTI_EXTICR3	EXTI11[7:0]								EXTI10[7:0]								EXTI9[7:0]								EXTI8[7:0]							
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x06C	EXTI_EXTICR4	EXTI15[7:0]								EXTI14[7:0]								EXTI13[7:0]								EXTI12[7:0]							
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x070- 0x07C	予約済み	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	

表 53. EXTI コントローラレジスタマップおよびリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x080	EXTI_IMR1	IM[31:25]								Res.	IM23	Res.	IM21	Res.	IM[19:0]																		
	リセット値	1	1	1	1	1	1	1		1		1		1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x084	EXTI_EMR1	EM[31:25]								Res.	EM23	Res.	EM21	Res.	EM[19:0]																		
	リセット値	0	0	0	0	0	0	0	0		0		0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x088- 0x08C	予約済み	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
0x090	EXTI_IMR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	IM33	IM32	
	リセット値																														1	1	
0x094	EXTI_EMR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	EM33	EM32
	リセット値																														0	0	

レジスタ境界アドレスについては、[54ページのセクション 2.2.2](#) を参照してください。

13 巡回冗長検査計算ユニット (CRC)

13.1 概要

CRC (Cyclic Redundancy Check : 巡回冗長検査) 計算ユニットは、8、16、または 32 ビットデータワードと、ある生成多項式から、CRC コードを得るために使用されます。


他のアプリケーションの中でも、CRC ベースのテクニックは、データ転送やストレージの整合性を確認するために使用されます。機能安全規格の範囲内では、このテクニックがフラッシュメモリの整合性を確認するひとつの手段となっています。CRC 計算ユニットは、実行時にソフトウェアのシグネチャ計算を支援します。リンク時に生成されて、特定のメモリ領域に保存されたりファレンスシグネチャと計算されたソフトウェアシグネチャが比較されます。

13.2 CRC の主な機能

- 以下のCRC-32 (Ethernet) 多項式を使用します。0x4C11DB7
$$X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$$
- あるいは、完全にプログラム可能な多項式をプログラム可能なサイズ (7、8、16、32 ビット) で使用します。
- サイズが 8、16、32 ビットのデータを取り扱います。
- プログラム可能な CRC の初期値
- シングル入力/出力 32 ビットデータレジスタ
- 計算時のバスのストールを避けるための入力バッファ
- データサイズが 32 ビットの場合、CRC の計算は AHB クロック 4 サイクル (HCLK) 以内に行われます。
- 汎用 8 ビットレジスタ (一時ストレージとして使用可能)
- I/O データの可逆性のオプション

13.3 CRC の機能説明

13.3.1 CRC のブロック図



13.3.2 CRC 内部信号

表 54. CRC 内部入力／出力信号

信号名	信号タイプ	説明
crc_hclk	デジタル入力	AHB クロック

13.3.3 CRC 操作

CRC 計算ユニットは、1 つの 32 ビット読出し／書き込みデータレジスタ（CRC_DR）を持っています。このレジスタを使用して、新しいデータを入力し（書き込みアクセス）、前回の CRC 計算結果を保持します（読出しアクセス）。

データレジスタへの書き込み操作のたびに、前回の CRC 値（CRC_DR に格納）と新しい値の組み合わせが作成されます。CRC 計算は、書き込まれるデータのフォーマットに応じ、32 ビットデータワード全体に対して、またはバイト単位で行われます。

CRC_DR レジスタは、ワード、右詰め of ハーフワード、右詰め of バイトによってアクセスできます。他のレジスタについては、32 ビットアクセスのみ可能です。

計算の時間はデータ幅に依存します。

- 32 ビットの場合、4 AHB クロックサイクル
- 16 ビットの場合、2 AHB クロックサイクル
- 8 ビットの場合、1 AHB クロックサイクル

入力バッファを使うと、前回の CRC 計算によるウェイトステートを待つことなく、すぐに第 2 のデータを書き込むことができます。

与えられたバイト数に対する書き込みアクセス数を最小限に抑えるために、データサイズを動的に調節することができます。たとえば、5 バイトの CRC は、1 ワードの書き込みと、それに続く 1 バイトの書き込みで計算することができます。

入力データを逆にして、さまざまなエンディアンネス方式を管理することができます。逆転操作は、CRC_CR レジスタの REV_IN[1:0] ビットに応じて、8、16、および 32 ビットで行うことができます。

たとえば、入力データ 0x1A2B3C4D は、CRC 計算では以下のように使用されます。

- 0x58D43CB2 (バイト単位でビットが逆転)
- 0xD458B23C (ハーフワード単位でビットが逆転)
- 0xB23CD458 (フルワードでビットが逆転)

また、出力データも、CRC_CR レジスタの REV_OUT ビットをセットすることによって逆にすることができます。

操作はビットレベルで行われます。たとえば、出力データ 0x11223344 は 0x22CC4488 に変換されます。

CRC 計算機は、CRC_CR レジスタの RESET 制御ビットを使用して、プログラム可能な値に初期化することができます (デフォルト値は 0xFFFFFFFF)。

CRC の初期値は、CRC_INIT レジスタでプログラムすることができます。CRC_DR レジスタは、CRC_INIT レジスタの書き込みアクセス時に自動的に初期化されます。

CRC_IDR レジスタを使用して、CRC 計算に関する一時的な値を保持することができます。このレジスタは、CRC_CR レジスタの RESET ビットによる影響を受けません。

多項式のプログラミング可能性

多項式係数は CRC_POL レジスタを介して完全にプログラム可能であり、多項式のサイズは CRC_CR レジスタの POLYSIZE[1:0] ビットをプログラムすることにより、7、8、16、または 32 ビットに設定できます。偶多項式はサポートされていません。

CRC データが 32 ビット未満であれば、その値は CRC_DR レジスタの下位ビットから読み出すことができます。

信頼できる CRC 計算結果を得るために、CRC 計算の実行中に多項式の値やサイズを変更することはできません。そのため、CRC 計算が進行中である場合、アプリケーションは計算をリセットするか、または CRC_DR の読出しを行ってから、多項式を変更しなければなりません。

多項式のデフォルト値は、CRC-32 (Ethernet) 多項式、0x4C11DB7 に変更。

13.4 CRC レジスタ

13.4.1 CRCデータレジスタ (CRC_DR)

アドレスオフセット : 0x00

リセット値 : 0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DR[31:16]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DR[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:0 **DR[31:0]** : データレジスタビット

このレジスタを使用して、CRC 計算機に新しいデータを書き込みます。

読出し時には、前回の CRC 計算結果を保持します。

データサイズが 32 ビット未満であれば、下位ビットを使用して正しい値の書き込み／読出しを行います。

13.4.2 CRC 独立型データレジスタ (CRC_IDR)

アドレスオフセット : 0x04

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IDR[31:16]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IDR[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:0 **IDR[31:0]**: 汎用 32 ビットデータレジスタビット

これらのビットは、4 バイトの一時的なストレージ領域として使用できます。

このレジスタは、CRC_CR レジスタの RESET ビットによって生成される CRC リセットの影響を受けません。

13.4.3 CRC制御レジスタ (CRC_CR)

アドレスオフセット : 0x08

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	REV_OUT	REV_IN[1:0]		POLYSIZE[1:0]		Res.	Res.	RESET
								rw	rw	rw	rw	rw			rs

ビット 31:8 予約済みであり、リセット値に保持する必要があります。

ビット 7 **REV_OUT** : 出力データを逆にします。

このビットは、出力データビット順序の反転を制御します。

0 : ビットの順序は変わりません。

1 : 出力フォーマットのビットが反転しています。

ビット 6:5 **REV_IN[1:0]** : 入力データを逆にします。

これらのビットは、入力データビット順序の反転を制御します。

00 : ビットの順序は変わりません。

01 : バイト単位でビットが反転しています。

10 : ハーフワード単位でビットが反転しています。

11 : ワード単位でビットが反転しています。

ビット 4:3 **POLYSIZE[1:0]** : 多項式のサイズ

これらのビットは、多項式のサイズを制御します。

00 : 32 ビットの多項式

01 : 16 ビットの多項式

10 : 8 ビットの多項式

11 : 7 ビットの多項式

ビット 2:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **RESET** : RESET ビット

このビットは、CRC 計算ユニットをリセットし、CRC_INIT レジスタに格納された値にデータレジスタをセットするために、ソフトウェアによってセットされます。このビットはセットのみが可能で、ハードウェアによって自動的にクリアされます。

13.4.4 CRC の初期値 (CRC_INIT)

アドレスオフセット : 0x10

リセット値 : 0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CRC_INIT[31:16]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CRC_INIT[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **CRC_INIT[31:0]**: プログラム可能な CRC の初期値
このレジスタを使用して、CRC の初期値を書き込みます。

13.4.5 CRC 多項式 (CRC_POL)

アドレスオフセット : 0x14

リセット値 : 0x04C1 1DB7

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
POL[31:16]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POL[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **POL[31:0]**: プログラム可能な多項式
このレジスタを使用して、CRC 計算に使用される多項式の係数を書き込みます。
多項式のサイズが 32 ビット未満であれば、下位ビットを使用して正しい値をプログラムする必要があります。

13.4.6 CRC レジスタマップ

表 55. CRC レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x00	CRC_DR	DR[31:0]																															
	リセット値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0x04	CRC_IDR	IDR[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x08	CRC_CR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	REV_OUT	REV_IN[1:0]		POLYSIZE[1:0]		Res	Res	RESET
	リセット値																									0	0	0	0	0			0
0x10	CRC_INIT	CRC_INIT[31:0]																															
	リセット値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0x14	CRC_POL	多項式係数																															
	リセット値	0	0	0	0	0	1	0	0	1	1	0	0	0	0	0	1	0	0	0	1	1	1	1	0	1	1	0	1	1	0	1	1

レジスタ境界アドレスについては [54ページのセクション 2.2.2](#) を参照してください。

14 アナログデジタルコンバータ (ADC)

14.1 概要

この 12 ビット ADC は、逐次比較型アナログデジタルコンバータです。最大 19 の多重化チャネルを持ち、16 の外部および内部ソースからの信号を測定することができます。さまざまなチャネルの A/D 変換は、シングル、連続、スキャン、または不連続モードで行うことができます。ADC の結果は、左詰めまたは右詰めで 16 ビットのデータレジスタに格納されます。

アナログウォッチドッグ機能により、入力電圧が、ユーザ定義の上限値または下限値から逸脱していないかを、アプリケーションで検出することができます。

低周波数で非常に低い消費電力を可能にするために、効率的な低電力モードが実装されています。

組み込みのオーバーサンプリング回路により、CPU の計算負荷を軽減しながらアナログ性能を高めることができます。

14.2 ADC の主な機能


- 高性能
 - 12 ビット、10 ビット、8 ビット、または 6 ビットの設定可能な分解能
 - ADC 変換時間：12 ビット分解能 (2.5 Msps) で 0.4 μ s。分解能を下げることによって、より高速な変換時間を達成可能。
 - 自己較正
 - プログラム可能なサンプリング時間
 - 組み込みのデーター貫性によるデーター配置
 - DMA サポート
- 低電力
 - アプリケーションは最適な ADC 性能を維持しながら、低電力動作の PCLK 周波数を低減できます。たとえば、PCLK の周波数にかかわらず、0.4 μ s の変換時間が維持されます。
 - ウェイトモード：低周波数 PCLK のアプリケーションの ADC オーバーランを防止します。
 - オートオフモード：アクティブ変換フェーズ中以外は、ADC の電源は自動的に切れます。これは ADC の消費電力を大幅に低減します。
- アナログ入力チャンネル
 - 16 の外部アナログ入力
 - 内部温度センサ用の 1 つのチャンネル (V_{TS})
 - 内部基準電圧用の 1 つのチャンネル (V_{REFINT})
 - 外部 V_{BAT} 電源ピンを監視するための 1 つのチャンネル
- 変換開始は、次のように開始できます。
 - ソフトウェアによって
 - 極性が設定可能なハードウェアトリガによって開始 (タイマイイベントまたは GPIO 入力イベント)
- 変換モード
 - 単一チャンネルを変換でき、または一連のチャンネルをスキャンできます。
 - シングルモードは、選択された入力をトリガごとに1回変換します。
 - 連続モードは、選択された入力を連続的に変換します。
 - 不連続モード
- サンプリング終了時、変換終了時、シーケンス変換終了時、およびアナログウォッチドッグイベントまたはオーバーランイベント時に割込みを生成します。
- アナログウォッチドッグ
- オーバーサンプリング回路
 - 16 ビットデーターレジスタ
 - 2 ~ 256 倍までオーバーサンプリング比を調整可能
 - 最大 8 ビットまでプログラム可能なデーターシフト
- ADC 電源仕様：1.62~3.6 V
- ADC 入力電圧範囲： $V_{SSA} \leq V_{IN} \leq V_{REF+}$

図 29 に、ADC のブロック図を示します。

14.3 ADC の機能詳細

図 29 に ADC ブロック図を、表 57 に ADC ピンの説明を示します。

図 29. ADC ブロック図



14.3.1 ADC ピンと内部信号

表 56. ADC 内部信号

内部信号名	信号タイプ	説明
TRGx	入力	ADC 変換トリガ
V _{TS}	入力	内部温度センサ出力電圧
V _{REFINT}	入力	内部電圧基準出力電圧
V _{BAT}	入力	3 で分圧された V _{BAT} ピン入力電圧
ADC_AWDx_OUT	出力	オンチップタイマに接続された内部アナログウォッチドッグの出力信号 (x = アナログウォッチドッグ番号 = 1,2,3)

表 57. ADC ピン

名前	信号タイプ	説明
V _{DDA}	入力、アナログ電源	ADCのアナログ電源と正基準電圧、V _{DDA} ≥ V _{DD}
V _{SSA}	入力、アナログ供給グラウンド	アナログ電源のグラウンド。V _{SS} 電位である必要がある
ADC_INx	アナログ入力信号	16 チャンネルのアナログ入力

14.3.2 ADC 電圧レギュレータ (ADVREGEN)

ADC には特定の内部電圧レギュレータがあり、ADC を使用する前に有効にして、安定させる必要があります。

ADC 内部電圧レギュレータは、ADC_CR レジスタの ADVREGEN ビットを 1 にすれば有効にできます。ソフトウェアは、較正を起動するか ADC を有効化する前に、ADC 電圧レギュレータのスタートアップ時間 ($t_{\text{ADCVREG_STUP}}$) だけ待つ必要があります。この遅延はソフトウェアで管理する必要があります ($t_{\text{ADCVREG_SETUP}}$ の詳細についてはデバイスのデータシートを参照してください)。

ADC の動作が完了すると、ADC は無効化されます (ADEN=0)。その後、ADC 電圧レギュレータを無効にすることによって、さらに節電できます ([セクション : ADC 電圧レギュレータの無効化シーケンス](#)を参照してください)。

注 : 内部電圧レギュレータが無効なときには、内部アナログ較正が保持されます。

電力制御ユニットからのアナログ基準電圧

内部 ADC 電圧レギュレータは、バッファを通じて電力制御ユニットから供給されるアナログ基準電圧を内部で使います。このバッファは、電力制御ユニットのメイン電圧レギュレータが通常のランモードのときは常に有効です (リセット、クロック制御、および電力制御のセクションを参照してください)。

メイン電圧レギュレータが低電力モード (低電圧運転モードなど) のときはこのバッファは有効で、ADC は使用できません。

ADC 電圧レギュレータイネーブルシーケンス

ADC 電圧レギュレータを有効にするには ADC_CR レジスタの ADVREGEN ビットを 1 にします。

ADC 電圧レギュレータの無効化シーケンス

ADC 電圧レギュレータを無効にするには、以下のシーケンスに従います。

1. ADC が無効であることを確認します (ADEN=0)。
2. ADC_CR レジスタの ADVREGEN ビットをクリアします。

14.3.3 較正 (ADCAL)

ADC は較正機能を備えています。この手順時、ADC は、次の ADC の電源オフまで ADC に内部で適用される較正係数を計算します。アプリケーションは、較正中は ADC を使用してはならず、較正が完了するまで待つ必要があります。

較正は、A/D 変換を開始する前に行ってください。較正は、プロセスのばらつきによりチップごとに異なることがあるオフセットエラーを削除します。

較正は、ビット ADCAL=1 をセットすることによってソフトウェアによって開始されます。較正は、ADC 電圧レギュレータが有効 (ADVREGEN=1 および $t_{\text{ADCVREG_SETUP}}$ が経過した後) および ADC が無効なとき (ADEN=0 のとき) だけ開始できます。すべての較正シーケンス時、ADCAL ビットは 1 のままです。較正が完了すると、ハードウェアによってクリアされます。この後、較正係数を ADC_DR レジスタ (ビット 6 ~ 0) から読み出すことができます。

ADC が無効の場合 (ADEN=0)、内部アナログ較正が保持されます。ADC 動作条件が変化したときには (V_{DDA} の変化が ADC オフセットのばらつきの主因であり、温度変化はそれほど影響しません)、較正サイクルを再実行することが推奨されます。

以下の場合、較正係数は失われます。

- ADC の電源がオフ（たとえば、製品が STANDBY または VBAT モードになった場合）。
- ADC ペリフェラルがリセットされたとき。


較正係数は ADC の電源がオフになるたびに失われます（たとえば、製品が STANDBY または VBAT モードになった場合）。しかし、ADC を再起動するときの時間を短縮するために、ソフトウェアによって較正係数を保存して復元することも可能です（ADC パワーダウン中の温度と電圧が安定している限り）。

ADC が有効であり、変換中でない場合（ADEN=1 かつ ADSTART=0）、較正係数を書き込むことができます。その場合、次の変換開始時に、較正係数がアナログ ADC に自動的にインジェクトされます。このローディングは透過的であり、変換開始のサイクル遅延は増加しません。

ソフトウェア較正手順

1. ADEN=0、ADVREGEN=1、および DMAEN=0 であることを確認します。
2. ADCAL=1 にセットします。
3. ADCAL=0（または EOCAL=1）になるまで待ちます。これは、ADC_IER レジスタの EOCALIE ビットをセットすることによって割込みを有効にした場合、割込みによって処理できます。
4. 較正係数を ADC_DR または ADC_CALFACT レジスタのビット 6:0 から読み出すことができます。


図 30. ADC 較正



較正係数によって強制されるソフトウェア手順

1. ADEN= 1 かつ ADSTART = 0 である（ADC が変換中でない）ことを確認します。
2. 保存済みの較正係数とともに ADC_CALFACT を書き込みます。
3. 較正係数は、新しい変換が開始されるときに使用されます。

図 31. 較正係数による強制



14.3.4 ADC オン / オフ制御 (ADEN、ADDIS、ADRDY)

パワーアップ時、ADC は無効になり、パワーダウンモードになります (ADEN=0)。

図 32 に示すように、ADC は正確な変換を開始する前に、安定化時間 t_{STAB} を必要とします。

ADC を有効化または無効化するには、2 つの制御ビットが使用されます。

- ADC を有効にするには、ADEN=1 をセットします。ADC の動作準備ができると、ADRDY フラグがセットされます。
- ADC を無効にして、ADC をパワーダウンモードにするには、ADDIS=1 をセットします。ADC が完全に無効になると、ADEN および ADDIS ビットはハードウェアによって自動的にクリアされます。

その後、ADSTART に 1 をセットすることによって (セクション 14.4: 315 ページの外部トリガおよびトリガ極性での変換 (EXTSEL、EXTEN) を参照)、またはトリガが有効な場合は外部トリガイベントが発生したときに、変換を開始できます。


ADC を有効にするには、次の手順を実行します。

1. ADC_ISR レジスタの ADRDY ビットを 1 に設定してクリアします。
2. ADC_CR レジスタの ADEN=1 をセットします。
3. ADC_ISR レジスタの ADRDY=1 になるまで待ちます (ADRDY は ADC 起動時間後にセットされます)。これは、ADC_IER レジスタの ADRDYIE ビットをセットすることによって割り込みを有効にした場合、割り込みによって処理できます。

ADC を無効にするには、次の手順を実行します。

1. ADC_CR レジスタの ADSTART=0 を確認して、変換が実行中でないことを確認します。必要な場合は、ADC_CR レジスタの ADSTP ビットに 1 を書き込み、このビットが 0 として読み出されるまで待つことによって、実行中の変換を停止します。
2. ADC_CR レジスタの ADDIS=1 をセットします。
3. アプリケーションによって必要とされる場合、ADC_CR レジスタの ADEN=0 になり、ADC が完全に無効であることを示すまで待ちます (ADEN=0 になると、ADDIS は自動的にリセットされます)。
4. ADC_ISR レジスタの ADRDY ビットを 1 に設定してクリアします (オプション)。

図 32. ADCの有効化 / 無効化




注：オートオフモード (AUTOFF=1) の場合、パワーオン / オフフェーズはハードウェアによって自動的に実行され、ADRDY フラグはセットされません。

14.3.5 ADC クロック (CKMODE、PRESC[3:0])

ADC はデュアルクロックドメインアーキテクチャを持つので、ADC に APB クロック (PCLK) から独立したクロック (ADC 非同期クロック) を与えることができます。

図 33. ADC クロック構成



1. PCLK および ADC 非同期クロックを有効にする方法については、セクションリセットおよびクロック制御 (RCC) を参照してください。

アナログ ADC の入力クロックは、2 つのクロックソースから選択できます (PCLK および ADC 非同期クロックを有効にする方法については、[図 33 : ADC クロック構成](#)を参照してください)。

- a) ADC クロックは、APB クロックから独立し、非同期の「ADC 非同期クロック」という名前の特定のクロックソースにできます。

このクロックソースの生成の詳細については、RCC のセクションを参照してください。

この構成を選択するには、ADC_CFGR2 レジスタのビット CKMODE[1:0] をリセットする必要があります。

- b) ADC クロックは ADC バスインタフェースの APB クロックから取得して、ビット CKMODE[1:0] に従ってプログラム可能な係数 (1、2、または 4) で分周することができます。

この構成を選択するには、ADC_CFGR2 レジスタのビット CKMODE[1:0] が "00" 以外の値である必要があります。

オプション a) では、生成された ADC クロックは、ADC_CCR レジスタのビット PRESC[3:0] をプログラムするときに、プリスケアラにより最終的に分周 (1, 2, 4, 6, 8, 10, 12, 16, 32, 64, 128, 256) されます。

オプション a) には、選択された APB クロック構成にかかわらず、最大の ADC クロック周波数に達するという利点があります。

オプション b) には、クロックドメインの再同期を迂回するという利点があります。これは、ADC がタイマによってトリガされるときと、アプリケーションが ADC の確実に精密なトリガを必要とする場合に便利です (そうしないと、トリガインスタンスの不確実性は、2 つのクロックドメイン間の再同期によって高まります)。

表 58. トリガから変換開始までの遅延


ADC クロックソース	CKMODE[1:0]	トリガイベントと 変換開始の間の遅延
HSI16 MHz クロック	00	遅延は決定的ではありません (ジッタ)。
PCLK は 2 分周されます。	01	遅延は決定的であり (ジッタではない)、2.75 ADC クロックサイクルに等しい。
PCLK は 4 分周されます。	10	遅延は決定的であり (ジッタではない)、2.625 ADC クロックサイクルに等しい。
PCLK は 1 分周されます。	11	遅延は決定的であり (ジッタではない)、3 ADC ク ロックサイクルに等しい。

注意 : CKMODE[1:0]=11 (PCLK は 1 分周されます) を選択するときには、ユーザは PCLK が 50% のデューティサイクルを持つことを確認する必要があります。これは、デューティサイクルが50% のシステムクロックを選択し、RCCレジスタを使いバイパスモードでAPB プリスケラを設定することによって行います (リセットおよびクロックコントローラのセクションを参照してください)。内部ソースクロックの場合、これは AHB および APB プリスケラがクロックを分周しないことだけを意味します。

注 : 最大の ADC_CLK 周波数は、デバイスデータシートを参照してください。

ADC 入力は、 34 に示すように内部ソースに加えて外部チャンネルにも接続されている。

図 34. ADC 接続性



14.3.7 ADC の設定

ADC が無効な場合、ソフトウェアは ADC_CR レジスタの ADCAL および ADEN ビットに書き込む必要があります (ADEN は 0 である必要があります)。

ADC が有効であり、ADC を無効にするための保留中のリクエストがない場合のみ (ADEN=1 かつ ADDIS=0)、ソフトウェアは ADC_CR レジスタの ADSTART および ADDIS ビットに書き込む必要があります。

ADC_IER ADC_CFGRi, ADC_SMPR, ADC_CHSELR、および ADC_CCR レジスタの他のすべてのビットについては、[セクション 14.12: ADC レジスタ](#)に示す対応する制御ビットの記述内容を参照してください。

変換の実行中に ADC_AWDTRx レジスタの内容を変更できます。

ADC が有効であり (おそらく変換中)、ADC を無効にするための保留中のリクエストがない場合のみ (ADSTART=1 かつ ADDIS=0)、ソフトウェアは ADC_CR レジスタの ADSTP ビットに書き込む必要があります。

注： 上記のルールによって禁じられた書き込み操作をソフトウェアが行わないようにするハードウェア保護はありません。そのような禁止された書き込みアクセスが発生した場合、ADC は未定義の状態になることがあります。この場合に正しい動作を回復するには、ADC を無効にする必要があります (ADEN=0 と ADC_CR レジスタのすべてのビットをクリアします)。

14.3.8 チャンネル選択 (CHSEL, SCANDIR, CHSELRMOD)

最大 19 の多重化チャンネルがあります。

- GPIO ピンからの 16 のアナログ入力 (ADC_INx)
- 3 内部アナログ入力 (温度センサ、内部基準電圧、V_{BAT} チャンネル)

単一チャンネル、または一連のチャンネルを変換できます。

変換されるチャンネルのシーケンスは、ADC_CHSELR チャンネル選択レジスタでプログラムできます。各アナログ入力チャンネルに専用の選択ビットがあります (CHSELx)。

ADC スキャンシーケンスは 2 つのモードで使用することができます。

- 完全には設定可能ではないシーケンス
チャンネルがスキャンされる順序は、チャンネル番号によって定義されます (CHSELRMOD ビットを ADC_CFGR1 レジスタでクリアする必要があります)。
 - シーケンスの長さは ADC_CHSELR レジスタの CHSELx ビットで設定します。
 - シーケンス方向：チャンネルは、SCANDIR ビットの値に応じて、前方 (最小チャンネル番号から最大チャンネル番号へ) または後方 (最大チャンネル番号から最小チャンネル番号へ) スキャンされます (SCANDIR=0：前方スキャン、SCANDIR=1：後方スキャン)。
 - どのチャンネルでもこれらのシーケンスに属することができます。
- 完全に設定可能なシーケンス
CHSELRMOD ビットが ADC_CFGR1 レジスタにセットされます。
 - シーケンスの長さは最大で 8 チャンネルです。
 - チャンネルがスキャンされる順序はチャンネル番号とは無関係です。どのような順序でも ADC_CHSELR レジスタの SQ1[3:0] から SQ8[3:0] ビットで設定できます。
 - このシーケンスでは、チャンネル 0 から 14 のみが選択可能です。
 - シーケンスが SQx[3:0] = 0b1111 を検出すると、次の SQx[3:0] レジスタは無視されます。
 - 0b1111 が SQx[3:0] にプログラムされていない場合、シーケンスは 8 チャンネル全部をスキャンします。

ADC CHSELR、SCANDIR、およびCHSELRMOD ビット をプログラムした後、変換の開始する前に CCRDY フラグを待つ必要があります。フラグは新しいチャンネル設定が適用されたことを示します。新しい設定が必要なときは、変換を開始する前に CCRDY フラグをクリアする必要があります。

ADSTART ビットが 0 にクリアされたときに限り (変換が実行中ではない)、ソフトウェアは CHSEL、SCANDIR、および CHSELRMOD ビットをプログラムすることができます。

温度センサ、V_{REFINT} および V_{BAT} 内部チャンネル

温度センサは、チャンネル ADC_IN12 に接続されます。

内部電圧基準 V_{REFINT} は、チャンネル ADC_IN13 に接続されます。

V_{BAT} チャンネルは チャンネルADC_IN14に接続されます。

14.3.9 プログラマブルサンプリング時間 (SMPx[2:0])

変換を開始する前に、ADC は測定する電圧ソースと ADC の内蔵サンプリングコンデンサの間の直接接続を確立する必要があります。このサンプリング時間は、入力電圧ソースがサンプルをチャージし、コンデンサが入力電圧レベルを保持できるだけの十分な長さが必要です。

プログラム可能なサンプリング時間によって、入力電圧ソースの入力抵抗に従って変換速度を微調整することができます。

ADC は、一定の ADC クロックサイクル数だけ入力電圧をサンプリングしますが、この時間は、ADC_SMPR レジスタの SMP1[2:0] および SMP2[2:0] ビットを使用して変更できます。

各チャンネルは、ADC_SMPR レジスタの SMPSELx ビットにより、SMP1[2:0] および SMP2[2:0] ビットフィールドに設定された 2 つのサンプリング時間から 1 つ選択できます。

合計変換時間は、次のように計算されます。

$$t_{\text{CONV}} = \text{サンプリング時間} + 12.5 \times \text{ADC クロックサイクル}$$

例 :

ADC_CLK = 16 MHz、サンプリング時間 = 1.5 ADC クロックサイクル :

$$t_{\text{CONV}} = 1.5 + 12.5 = 14 \text{ ADC クロックサイクル} = 0.875 \mu\text{s}$$

ADC は、EOSMP フラグをセットすることによって、サンプリングフェーズの終了を示します。

14.3.10 シングル変換モード (CONT=0)

シングル変換モードでは、ADC は単一シーケンスの変換を実行して、すべてのチャンネルを一度変換します。このモードは ADC_CFGR1 レジスタの CONT=0 のときに選択されます。変換は、次のいずれかによって開始されます。

- ADC_CR レジスタの ADSTART ビットのセット
- ハードウェアトリガイイベント

シーケンス内で、各変換の完了後、

- 変換されたデータは 16 ビットの ADC_DR レジスタに格納されます。
- EOC (end of conversion) フラグがセットされます。
- EOCIE ビットがセットされている場合、割り込みが生成されます。

変換シーケンスの完了後、

- EOS (シーケンス完了) フラグがセットされます。
- EOSIE ビットがセットされている場合、割り込みが生成されます。

次に、ADC は、新しい外部トリガイイベントが発生するか、ADSTART ビットが再びセットされるまで停止します。

注： 単一チャンネルを変換するには、長さが 1 のシーケンスをプログラムします。

14.3.11 連続変換モード (CONT=1)

連続変換モードでは、ソフトウェアまたはハードウェアトリガイイベントが発生すると、ADC は一連の変換を実行して、すべてのチャンネルを一度変換した後、自動的に再起動して、同じ変換シーケンスを連続的に実行します。このモードは ADC_CFGR1 レジスタの CONT=1 のときに選択されます。変換は、次のいずれかによって開始されます。

- ADC_CR レジスタの ADSTART ビットのセット
- ハードウェアトリガイイベント

シーケンス内で、各変換の完了後、

- 変換されたデータは 16 ビットの ADC_DR レジスタに格納されます。
- EOC (end of conversion) フラグがセットされます。
- EOCIE ビットがセットされている場合、割込みが生成されます。

変換シーケンスの完了後、

- EOS (シーケンス完了) フラグがセットされます。
- EOSIE ビットがセットされている場合、割込みが生成されます。

次に、新しいシーケンスをすぐに再開して、ADC は変換シーケンスを連続的に繰り返します。

注： 単一チャンネルを変換するには、長さが 1 のシーケンスをプログラムします。

不連続モードと連続モードの両方を有効にすることはできません。DISCEN=1 と CONT=1 の両方のビットをセットすることは禁じられています。

14.3.12 変換の開始 (ADSTART)

ソフトウェアは、ADSTART=1 をセットすることによって ADC 変換を開始します。

ADSTART がセットされると、変換は、

- EXTEN = 00 (ソフトウェアトリガ) の場合、すぐに開始します。
- EXTEN ≠ 00 の場合、選択されたハードウェアトリガの次のアクティブエッジで開始します。

ADSTART ビットは、ADC の動作が実行中かどうかを示すためにも使用されます。ADSTART=0 であり、ADC がアイドルであることを示しているときには、ADC を再設定できます。

ADSTART ビットは、ハードウェアによってクリアされます。

- ソフトウェアトリガによるシングルモードのとき (CONT=0、EXTEN=00)
 - 変換シーケンスの終了時に (EOS=1)
- ソフトウェアトリガによる不連続モードのとき (CONT=0、DISCEN=1、EXTEN=00)
 - 変換の終了時に (EOC=1)
- すべての場合に (CONT=x、EXTEN=XX)
 - ソフトウェアによって起動された ADSTP 手順の実行後 ([セクション 14.3.14: 315 ページの実行中の変換の停止 \(ADSTP\)](#) を参照)

注： 連続モード (CONT=1) では、EOS フラグがセットされたとき、シーケンスは自動的に再起動されるので、ADSTART ビットはハードウェアによってクリアされません。

シングルモードでハードウェアトリガが選択されたとき (CONT=0 かつ EXTEN=01)、EOS フラグがセットされたとき、ADSTART はハードウェアによってクリアされません。このため、ソフトウェアは ADSTART ビットを再びセットする必要がなく、次のトリガイイベントを見逃す恐れがありません。

チャンネル選択設定を変更した後 (ADC_CHSELR レジスタのプログラミング、または、CHSELRMOD または SCANDIR の変更による)、ADSTART をアサートする前に CCRDY フラグがアサートされるまで待つ必要があります。そうしないと、ADSTART に書き込んだ値が無視されます。

14.3.13 タイミング

変換の開始から変換の終了までの経過時間は、設定されたサンプリング時間に逐次比較時間 (データ分解能に依存) を加えた合計です。

$$t_{\text{CONV}} = t_{\text{SMPL}} + t_{\text{SAR}} = [1.5 |_{\text{min}} + 12.5 |_{12\text{bit}}] \times t_{\text{ADC_CLK}}$$

$$t_{\text{CONV}} = t_{\text{SMPL}} + t_{\text{SAR}} = 42.9 \text{ ns} |_{\text{min}} + 357.1 \text{ ns} |_{12\text{bit}} = 0.400 \mu\text{s} |_{\text{min}} \quad (f_{\text{ADC_CLK}} = 35 \text{ MHz の場合})$$

図 35. アナログ/デジタル変換時間





図 36. ADC 変換タイミング



1. EXTEN = 00 または EXTEN ≠ 00
2. トリガ遅延 (詳細についてはデータシートを参照)
3. ADC_DR レジスタ書き込み遅延 (詳細についてはデータシートを参照)

14.3.14 実行中の変換の停止 (ADSTP)

ソフトウェアは、ADC_CR レジスタの ADSTP=1 をセットすることによって、実行中の変換を停止することができます。


これによって ADC 動作がリセットされ、ADC はアイドルになり、新しい動作の準備ができます。

ADSTP ビットがソフトウェアによってセットされると、実行中の変換は中止され、結果は破棄されます (ADC_DR レジスタは現在の変換で更新されません)。

スキャンシーケンスも中止され、リセットされます (ADC を再起動すると、新しいシーケンスが再開されることを意味します)。

この手順が完了すると、ADSTP および ADSTART ビットの両方がハードウェアによってクリアされ、ソフトウェアは新しい変換を開始する前に ADSTART=0 になるまで待つ必要があります。

図 37. 進行中の変換の停止



MS30337V1

14.4 外部トリガおよびトリガ極性での変換 (EXTSEL、EXTEN)

変換または変換シーケンスは、ソフトウェアによって、または外部イベント (タイマキャプチャなど) によってトリガされます。EXTEN[1:0] 制御ビットが "0b00" に等しくない場合、外部イベントは選択された極性で変換をトリガできます。トリガ選択は、ソフトウェアがビット ADSTART=1 をセットすると有効になります。

変換中に発生したハードウェアトリガは無視されます。

ビット ADSTART=0 の場合、発生したハードウェアトリガは無視されます。

表 59 にEXTEN[1:0] の値とトリガ極性の対応を示します。

表 59. トリガ極性の設定

転送元	EXTEN[1:0]
トリガ検出は無効です。	00
立ち上がりエッジで検出します。	01
立ち下がりエッジで検出します。	10
立ち上がりエッジと立ち下がりエッジの両方で検出します。	11

注： 外部トリガの極性は、ADC が変換中でない (ADSTART=0) ときだけ変更できます。

EXTSEL[2:0] 制御ビットは、8 つの可能なイベントのうち、変換をトリガするイベントを選択するために使用されます。

表 60 に、レギュラ変換に使用できる外部トリガを示します。

ソフトウェアソーストリガイイベントは、ADC_CR レジスタの ADSTART ビットをセットすることによって生成できます。

表 60. 外部トリガ

名前	転送元	EXTSEL[2:0]
TRG0	TIM1_TRGO2	000
TRG1	TIM1_CC4	001
TRG2	TIM2_TRGO	010
TRG3	TIM3_TRGO	011
TRG4	TIM15_TRGO	100
TRG5	TIM6_TRGO	101
TRG6	予約済み	110
TRG7	EXTI ライン 11	111

注：トリガ選択は、ADC が変換中でない (ADSTART=0) ときだけ変更できます。

14.4.1 不連続モード (DISCEN)

このモードは、ADC_CFGR1 レジスタの DISCEN ビットをセットすることによって有効になります。

このモード (DISCEN=1) では、シーケンスで定義された各変換を開始するには、ハードウェアまたはソフトウェアトリガイベントが必要です。逆に、DISCEN=0 の場合は、単一のハードウェアまたはソフトウェアトリガイベントが、シーケンス内で定義されたすべての変換を連続的に開始します。

例：

- DISCEN=1、変換されるチャネル = 0、3、7、10
 - 最初のトリガ：チャネル 0 が変換され、EOC イベントが生成されます。
 - 2 番目のトリガ：チャネル 3 が変換され、EOC イベントが生成されます。
 - 3 番目のトリガ：チャネル 7 が変換され、EOC イベントが生成されます。
 - 4 番目のトリガ：チャネル 10 が変換され、EOC イベントと EOS イベントの両方が生成されます。
 - 5 番目のトリガ：チャネル 0 が変換され、EOC イベントが生成されます。
 - 6 番目のトリガ：チャネル 3 が変換され、EOC イベントが生成されます。
 -
- DISCEN=0、変換されるチャネル = 0、3、7、10
 - 最初のトリガ：シーケンス全体、すなわち、チャネル 0、3、7、および 10 が変換されます。各変換後に EOC イベントが生成され、最後の変換後には EOS イベントも生成されます。
 - 後続のトリガイベントがあると、シーケンス全体が再開されます。

注：不連続モードと連続モードの両方を有効にすることはできません。DISCEN=1 と CONT=1 の両方のビットをセットすることは禁じられています。

14.4.2 プログラム可能な分解能 (RES) - 高速変換モード

ADC の分解能を下げることによって、高速な変換時間 (t_{SAR}) が可能になります。

分解能は、ADC_CFGR1 レジスタの RES[1:0] ビットをプログラムすることによって、12、10、8、または 6 ビットに設定できます。分解能を下げることによって、高いデータ精度を必要としないアプリケーションの変換時間を高速にできます。

注： RES[1:0] ビットは、ADEN ビットがリセットされたときだけ変更する必要があります。
変換結果は常に 12 ビット幅であり、未使用の LSB ビットはゼロとして読み出されます。
分解能を下げると、表 61 に示すように、逐次比較ステップに必要な変換時間が短縮されます。

表 61. t_{SAR} タイミングは分解能に依存

RES[1:0] ビット	t_{SAR} (ADC クロック サイクル)	t_{SAR} (ns) ($f_{ADC} =$ 35 MHz 時)	t_{SMPL} (min) (ADC クロック サイクル)	t_{CONV} (ADC クロック サイクル) (最小 t_{SMPL})	t_{SAR} (ns) ($f_{ADC} =$ 35 MHz 時)
12	12.5	357	1.5	14	400
10	10.5	300	1.5	12	343
8	8.5	243	1.5	10	286
6	6.5	186	1.5	8	229

14.4.3 変換の終了、サンプリングフェーズの終了 (EOC、EOSMP フラグ)

ADC は、各変換の終了 (EOC) イベントを示します。

ADC は、新しい変換データ結果が ADC_DR レジスタで使用可能になるとすぐに、ADC_ISR レジスタの EOC フラグをセットします。ADC_IER レジスタの EOCIE ビットがセットされている場合、割込みが生成されます。EOC フラグは、ソフトウェアによって 1 を書き込むことによって、または ADC_DR レジスタを読み出すことによってクリアされます。

ADC は、ADC_ISR レジスタの EOSMP フラグをセットすることによって、サンプリングフェーズの終了も示します。EOSMP フラグは、ソフトウェアによって 1 を書き込むことによってクリアされます。ADC_IER レジスタの EOSMPIE ビットがセットされている場合、割込みが生成されます。

この割込みの目的は、処理を変換と同期するためです。一般に、アナログマルチプレクサには変換フェーズ中の隠された時間でアクセスできるため、マルチプレクサは次のサンプリング開始時に位置づけられます。

注： サンプリングの終了から変換の終了までは非常に短時間しか残されていないため、割込みと WFI 命令ではなく、ポーリングまたは WFE 命令を使用することが推奨されます。


14.4.4 変換シーケンスの終了 (EOS フラグ)

ADC は各シーケンスの終了 (EOS) イベントをアプリケーションに通知します。

ADC は、変換の最後のデータ結果が ADC_DR レジスタで使用可能になるとすぐに、ADC_ISR レジスタの EOS フラグをセットします。ADC_IER レジスタの EOSIE ビットがセットされている場合、割込みが生成されます。EOS フラグは、ソフトウェアによって 1 を書き込むことによってクリアされます。


14.4.5 タイミング図の例 (シングル/連続モードハードウェア/ソフトウェアトリガ)

図 38. シーケンスのシングル変換、ソフトウェアトリガ




1. EXTEN=00、CONT=0
2. CHSEL=0x20601、WAIT=0、AUTOFF=0

図 39. シーケンスの連続変換、ソフトウェアトリガ




1. EXTEN=00、CONT=1、
2. CHSEL=0x20601、WAIT=0、AUTOFF=0

図 40. シーケンスのシングル変換、ハードウェアトリガ



1. EXTSEL=TRGx (オーバー周波数)、EXTEN=01 (立ち上がりエッジ)、CONT=0
2. CHSEL=0xF、SCANDIR=0、WAIT=0、AUTOFF=0

図 41. シーケンスの連続変換、ハードウェアトリガ



1. EXTSEL=TRGx、EXTEN=10（立ち下がりエッジ）、CONT=1

2. CHSEL=0xF、SCANDIR=0、WAIT=0、AUTOFF=0

14.4.6 低周波数トリガモード

ADC が有効になるかまたは最後の ADC 変換が完了したとき、ADC は新しい変換を開始する準備が整います。ADC は事前定義した時間 (t_{idle}) に開始する必要があります。そうしないと、トランジスタのリークにより ADC の変換データが破壊される可能性があります (t_{idle} の最大値についてはデバイスデータシートを参照してください)。

アプリケーションが最大の t_{idle} 値 (シングル変換モードにおける 1 つのトリガからもう 1 つのトリガまでの間、または ADC イネーブルと最初の ADC 変換の間) より長い時間をサポートしなければならない場合、ADC 内部状態の再設定が必要になります。このメカニズムは、ADC_CFGR2 レジスタの LFTRIG ビットに 1 をセットすれば有効になります。このビットを設定することで、どのようなトリガでも (ソフトウェアまたはハードウェア) ADC にリ Арм コマンドを送ることができます。変換は、LFTRIG が 0 の時と比べて 2 ADC クロックサイクルの遅延の後に開始されます。

AUTOFF ビットが 1 のときはこのモードを使う必要はありません。ウェイトモードの場合、内部リ Арм コマンドを生成できるのは最初のトリガだけです。

14.5 データ管理

14.5.1 データレジスタおよびデータの配置 (ADC_DR、ALIGN)

各変換の終了時 (EOC イベントの発生時)、変換されたデータの結果は 16 ビット幅の ADC_DR データレジスタに格納されます。

ADC_DR のフォーマットは、設定されたデータ配置と分解能に依存します。

ADC_CFGR1 レジスタの ALIGN ビットは、変換後に格納されるデータの配置を選択します。図 42 に示すように、データは右詰め (ALIGN=0) または左詰め (ALIGN=1) にできます。

図 42. データの配置と分解能 (オーバーサンプリング無効 : OVSE = 0)

ALIGN	RES	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0x0	0x0				DR[11:0]											
	0x1	0x00				DR[9:0]											
	0x2	0x00				DR[7:0]											
	0x3	0x00				DR[5:0]											
1	0x0	DR[11:0]												0x0			
	0x1	DR[9:0]												0x00			
	0x2	DR[7:0]												0x00			
	0x3	0x00												DR[5:0]			

MS30342V1

14.5.2 ADC オーバーラン (OVR、OVRMOD)

オーバーランフラグ (OVR) は、新しい変換からのデータが使用可能になる前に、変換されたデータが CPU または DMA によって時間内に読み出されなかったときに、データオーバーランを示します。

OVR フラグは、新しい変換が完了した時点で EOC フラグが '1' のままであった場合に、ADC_ISR レジスタでセットされます。ADC_IER レジスタの OVR1E ビットがセットされている場合、割込みが生成されます。


オーバーラン条件が発生すると、ADC は動作し続け、ソフトウェアが ADC_CR レジスタの ADSTP ビットをセットすることによってシーケンスの停止とリセットを決めるまで、変換を続行できます。

OVR フラグは、ソフトウェアによって 1 を書き込むことによってクリアされます。

ADC_CFGR1 レジスタの OVRMOD ビットをプログラムすることによって、オーバーランイベントが発生したときにデータが保存されるか上書きされるかを設定できます。

- OVRMOD=0
 - オーバーランイベントが発生しても、データレジスタは上書きされません。古いデータは保持され、新しい変換は破棄されます。OVR が 1 のままの場合、さらに変換を実行できますが、結果データは破棄されます。
- OVRMOD=1
 - データレジスタは最後の変換結果で上書きされ、以前の未読データは失われます。OVR が 1 のままの場合、さらに変換を実行でき、ADC_DR レジスタは常に最新の変換からのデータを含みます。

図 43. オーバーラン (OVR) の例



14.5.3 DMA を使用しない変換データシーケンスの管理

変換が十分に遅い場合、ソフトウェアで変換シーケンスを処理することができます。この場合、ソフトウェアは EOC フラグと関連の割込みを使用して、各データ結果を処理する必要があります。変換が完了するたびに、ADC_ISR レジスタの EOC ビットがセットされ、ADC_DR レジスタを読み出すことができます。オーバーラインイベントをエラーとして管理するには、ADC_CFGR1 レジスタの OVRMOD ビットを 0 に設定する必要があります。

14.5.4 オーバーランなしでの DMA を使用しない変換データの管理

変換のたびにデータの読出しをせずに ADC に 1 つまたは複数のチャンネルを変換させると便利な場合があります。この場合、OVRMOD ビットを 1 に設定する必要があり、ソフトウェアは OVR フラグを無視する必要があります。OVRMOD=1 のとき、オーバーラインイベントが発生しても ADC は変換を続行し、ADC_DR レジスタは常に最新の変換データを含みます。

14.5.5 DMA を使用した変換データの管理

変換されたレギュラチャネルの値はすべて、単一のデータレジスタに格納されるので、複数のチャネルを変換するときには DMA を使用すると効率的です。これによって、ADC_DR レジスタに格納されている変換データ結果が失われるのを避けることができます。

DMA モードが有効なとき (ADC_CFGR1 レジスタの DMAEN ビットが 1 にセットされている)、各チャネルの変換後、DMA リクエストが生成されます。これにより、変換されたデータを ADC_DR レジスタからソフトウェアで選択した場所へ転送することができます。

注： **ADC_CFGR1 レジスタの DMAEN ビットは、ADC 較正フェーズ後にセットする必要があります。**

これにもかかわらず、DMA が DMA 転送リクエストを時間内に処理できなかったためにオーバーランが発生した場合 (OVR=1)、ADC は DMA リクエストの生成を停止し、新しい変換に対応するデータは DMA によって転送されません。これは、RAM に転送されるすべてのデータを有効とみなすことができることを意味します。

OVRMOD ビットの設定に応じて、データは保存または上書きされます ([セクション 14.5.2: 321 ページの ADC オーバーラン \(OVR、OVRMOD\)](#) を参照してください)。

DMA 転送リクエストは、ソフトウェアが OVR ビットをクリアするまでブロックされます。

アプリケーションの用途に応じて 2 つの DMA モードがあり、ADC_CFGR1 レジスタのビット DMACFG で設定されます。

- DMA ワンショットモード (DMACFG=0)。
DMA が固定数のデータワードを転送するようにプログラムされたときには、このモードを選択してください。
- DMA サーキュラモード (DMACFG=1)
DMA をサーキュラモードまたはダブルバッファモードでプログラムするときには、このモードを選択してください。

DMA ワンショットモード (DMACFG=0)

このモードでは、ADC は新しい変換データワードが使用可能になるたびに DMA 転送リクエストを生成し、変換が再び開始された場合でも、DMA が最後の DMA 転送に達すると (DMA_EOT 割込みが発生すると) ([セクション 9: 241 ページのダイレクトメモリアクセスコントローラ \(DMA\)](#) を参照)、DMA リクエストの生成を停止します。

DMA 転送完了後 (DMA コントローラで設定されたすべての転送後)：

- ADC データレジスタの内容が停止されます。
- 実行中の変換は中止され、その部分的な結果は破棄されます。
- DMA コントローラに対する新しい DMA リクエストは発行されません。これによって、開始された変換がある場合のオーバーランエラーの生成を回避します。
- スキャンシーケンスは中止され、リセットされます。
- DMA は停止します。

DMA サーキュラモード (DMACFG=1)

このモードでは、DMA が最後の DMA 転送に達した場合でも、ADC は新しい変換データワードがデータレジスタで使用可能になるたびに DMA 転送リクエストを生成します。これにより、DMA を連続的なアナログ入力データストリームを処理するようにサーキュラモードで設定できます。

14.6 低電力機能

14.6.1 ウェイトモード変換


ウェイトモード変換を使用すると、ソフトウェアを単純化するだけでなく、ADC オーバーランが発生するリスクのある低周波数のクロックで動作しているアプリケーションのパフォーマンスを最適化できます。

ADC_CFGR1 レジスタの WAIT ビットが 1 にセットされているとき、新しい変換は、前のデータが処理された場合、ADC_DR レジスタが読み出された場合、または EOC ビットがクリアされた場合のみ開始できます。

これは、ADC の速度をデータを読み出すシステムの速度に自動的に適応させる方法です。

注： 変換中または読出しアクセス前のウェイト時間中に発生したハードウェアトリガは無視されます。

図 44. ウェイトモード変換（連続モード、ソフトウェアトリガ）



- EXTEN=00、CONT=1
- CHSEL=0x3、SCANDIR=0、WAIT=1、AUTOFF=0

14.6.2 オートオフモード (AUTOFF)

ADC にはオートオフモードと呼ばれる自動電源管理機能があり、ADC_CFGR1 レジスタの AUTOFF=1 をセットすることによって有効になります。


AUTOFF=1 のとき、ADC は、変換中でないときには常に電源がオフであり、（ソフトウェアまたはハードウェアトリガによって）変換が開始されると自動的にウェイクアップします。変換を開始するトリガイベントと ADC のサンプリング時間の間に、スタートアップ時間が自動的に挿入されます。変換シーケンスが完了すると、ADC は自動的に無効になります。

オートオフモードは、アプリケーションが比較的少ない変換しか必要としないとき、または変換リクエストの間隔が十分に離れているとき（低周波数のハードウェアトリガによる場合など）に消費電力を大幅に削減できるため、ADC のオンとオフを切り替えるために余分な電力と余分な時間がかかって引き合います。

低周波数のクロックで動作するアプリケーションの場合、オートオフモードとウェイトモード変換 (WAIT=1) を組み合わせることができます。この組み合わせは、ADC がウェイトフェーズで自動的に電源オフされ、ADC_DR レジスタがアプリケーションによって読み出されるとすぐに再起動する場合、大幅な節電を可能にします (図 46 : WAIT=1、AUTOFF=1 での動作を参照してください)。


注 : 専用 14 MHz 内部オシレータを管理する方法については、リセットおよびクロック制御 (RCC) のセクションを参照してください。ADC インタフェースは、節電のために、14 MHz 内部オシレータの ON / OFF を自動的に切り替えることができます。

図 45. WAIT=0、AUTOFF=1 での動作



1. EXTSEL=TRGx, EXTEN=01 (立ち上がりエッジ)、CONT=x, ADSTART=1, CHSEL=0xF, SCANDIR=0, WAIT=1, AUTOFF=1

図 46. WAIT=1、AUTOFF=1 での動作



1. EXTSEL=TRGx, EXTEN=01 (立ち上がりエッジ)、CONT=x, ADSTART=1, CHSEL=0xF, SCANDIR=0, WAIT=1, AUTOFF=1

14.7 アナログウィンドウウォッチドッグ (AWD1EN、AWD1SGL、AWD1CH、ADC_AWDxCR、ADC_AWDxTR)

3 つの AWD アナログウォッチドッグは、設定された電圧範囲 (ウィンドウ) 内に一部のチャンネルが留まっているかどうかを監視します。

14.7.1 アナログウォッチドッグ 1 の説明

AWD1 アナログウォッチドッグを有効にするには、ADC_CFGR1 レジスタの AWD1EN ビットをセットします。図 47 に示すように、選択された 1 つのチャンネルまたはすべての有効チャンネル (表 63: アナログウォッチドッグ 1 チャンネル選択を参照) が設定された電圧範囲 (ウィンドウ) 内にとどまっているかどうかを監視するために使用されます。

アナログウォッチドッグ (AWD1) ステータスビットは、ADC によって変換されたアナログ電圧が低閾値を下回るか、高閾値を上回る場合にセットされます。これらの閾値は、ADC_AWD1TR レジスタの HT1[11:0] ビットおよび LT1[11:0] ビットでプログラムされます。ADC_IER レジスタの AWD1IE ビットをセットすることによって、割込みを有効にできます。

AWD1 フラグは、ソフトウェアによって 1 を書き込むことによってクリアされます。

12 ビット未満の分解能でデータを変換するときには (DRES[1:0] ビットに従って)、内部比較は常に 12 ビット全体の元の変換データ (左詰め) に対して実行されるため、プログラムされた閾値の LSB はクリアされたままである必要があります。

表 62 に、可能なすべての分解能での比較方法を示します。

表 62. アナログウォッチドッグ比較

分解能 ビット RES[1:0]	アナログウォッチドッグ比較：		コメント
	元の変換データ、 左詰め ⁽¹⁾	閾値	
00 : 12 ビット	DATA[11:0]	LTx[11:0] および HTx[11:0]	-
01 : 10 ビット	DATA[11:2],00	LTx[11:0] および HTx[11:0]	ユーザは LTx[1:0] と HTx[1:0] を "00" に設定する必要があります。
10 : 8 ビット	DATA[11:4],0000	LTx[11:0] および HTx[11:0]	ユーザは LTx[3:0] と HTx[3:0] を "0000" に設定する必要があります。
11 : 6 ビット	DATA[11:6],000000	LTx[11:0] および HTx[11:0]	ユーザは LTx[5:0] と HTx[5:0] を "000000" に設定する必要があります。

1. 配置計算の前に、元の変換データに対するウォッチドッグ比較が行われます。

表 63 に、ADC_CFGR1 レジスタの AWD1SGL および AWD1EN ビットを設定して、1 つ以上のチャネルに対してアナログウォッチドッグを有効にする方法を示します。

図 47. アナログウォッチドッグによって保護される領域




表 63. アナログウォッチドッグ 1 チャンネル選択

アナログウォッチドッグによって保護されるチャネル	AWD1SGL ビット	AWD1EN ビット
なし	x	0
すべてのチャネル	0	1
単一の ⁽¹⁾ チャネル	1	1

1. AWD1CH[4:0] ビットによって選択されます。

14.7.2 アナログウォッチドッグ 2 および 3 の説明

2 番目と 3 番目のアナログウォッチドッグはより柔軟性の高く、ADC_AWDxCR (x = 2, 3) の AWDxCHy をプログラムすることにより、いくつかの選択されたチャネルをガードすることができます。

対応するウォッチドッグは、AWDxCHy (x=2, 3) の任意のビットがセットされると有効になります。

12 ビット未満の分解能でデータを変換するときには (DRES[1:0] ビットに従って)、内部比較は常に 12 ビット全体の元の変換データ (左詰め) に対して実行されるため、プログラムされた閾値の LSB はクリアされたままである必要があります。

表 62 に、可能なすべての分解能での比較方法を示します。

AWD2/3 アナログウォッチドッグステータスビットは、ADC により変換されたアナログ電圧が低閾値を下回るか、高閾値を上回る場合にセットされます。これらの閾値は、アナログウォッチドッグ 3 の

AWDx_TR レジスタの Htx[11:0] および LTx[11:0] にプログラムされます。ADC_IER レジスタの AWDxIE ビットをセットすることによって、割込みを有効にできます。

AWD2 および ADW3 フラグは、ソフトウェアによって 1 を書き込むことによってクリアされます。

14.7.3 ADC_AWDx_OUT 信号出力生成

各アナログウォッチドッグは、一部のオンチップタイマの ETR 入力（外部トリガ）に直接接続された内部ハードウェア信号 ADC_AWDx_OUT (x はウォッチドッグの数) と関連付けられています (ADC_AWDx_OUT 信号を ETR として選択する方法の詳細はタイマのセクションを参照してください)。

ADC_AWDx_OUT は、関連付けられたアナログウォッチドッグが有効になった時にアクティブ化されます。

- ADC_AWDx_OUT は、ガードされた変換がプログラムされた閾値の外にある場合にセットされます。
- ADC_AWDx_OUT は、プログラムされた閾値内にある次のガードされた変換の終了後にリセットされます。それは、次のガードされた変換がまだプログラムされた閾値の外にある間は 1 であり続けます。
- ADC_AWDx_OUT は、ADC を無効化 (ADDIS を 1 にセット) するときにもリセットされます。なお、変換を中止すると (ADSTP を 1 にセット) ADC_AWDx_OUT の状態をクリアしてしまうことがあります。
- ADC がガードされていないチャンネルを変換している間、ADC_AWDx_OUT の状態は変化しません (図 50 を参照)。

AWDx フラグは、ハードウェアによってセットされ、ソフトウェアによってリセットされます。AWDx フラグは、ADC_AWDx_OUT の生成にまったく影響しません (例えば、ソフトウェアによって AWDx フラグがクリアされず、このフラグが 1 のまま維持される間、ADC_AWDx_OUT をトグルできます)。

ADC_AWDx_OUT 信号は ADC_CLK ドメインで生成されます。この信号は APB クロックが停止していても生成できます。

EOC 比較はADC が終了するたびに実施されます。ADC_AWDx_OUT の立ち上がりおよび立ち下がりエッジは、比較完了後 2 ADC_CLK サイクルが経過してから発生します。

ADC_AWDx_OUT はADC_CLK ドメインにより、AWD フラグは APB_CLK ドメインによりそれぞれ生成されるため、これらの信号の立ち上がりエッジは同期していません。

図 48. ADC_AWDx_OUT 信号生成




図 49. ADC_AWDx_OUT 信号生成 (ソフトウェアによって AWDx フラグがクリアされない場合)






図 50. ADC_AWDx_OUT 信号生成 (1 つのチャンネル)



14.7.4 アナログウォッチドッグ閾値制御

LTx[11:0] および HTx[11:0] は、アナログ／デジタル変換中（ADC 内部状態の変換開始から変換終了後）に変更できます。HTx および LTx のビットが、ADC のガードされたチャンネルの変換中にプログラムされる場合、この変換のためにウォッチドッグ機能はマスクされます。このマスクは新規の変換が開始されるとクリアされ、その結果新しい AWD 閾値が適用されて次の ADC 変換結果が開始します。AWD 比較は変換が終了するたびに実施されます。現在の ADC データが新しい閾値間隔から外れていても、割込みまたは ADC_AWDx_OUT 信号は生成されません。割込みおよび ADC_AWDx_OUT が生成されるのは、閾値更新の後に開始された ADC 変換の終了時のみです。ADC_AWDx_OUT がすでにアサートされている場合、新しい閾値をプログラムしても ADC_AWDx_OUT 信号はデアサートされません。

図 51. アナログウォッチドッグ閾値更新



14.8 オーバーサンプリング回路

オーバーサンプリングユニットは、データの前処理を実行して、CPU の負荷を軽減します。複数の変換を処理して、最大 16 ビット幅の単一データに平均化できます。

以下の形式で結果を提供します。N および M は調整可能です。

$$\text{Result} = \frac{1}{M} \times \sum_{n=0}^{n=N-1} \text{Conversion}(t_n)$$

平均化、データレートの削減、SNR の向上、基本的フィルタリングをハードウェアによって実行できます。

オーバーサンプリング比 N は、ADC_CFGR2 レジスタの OVFS[2:0] ビットによって定義されます。2x から 256x までの範囲にできます。分周係数 M は、最大 8 ビットの右ビットシフトから成ります。これは、ADC_CFGR2 レジスタの OVSS[3:0] ビットによって設定されます。

合計ユニットは最大 20 ビット (256 x 12 ビット) の結果をもたらし、最初に右へシフトされます。結果の上位ビットは切り詰められ、最下位 16 ビットのみが保持されて、シフトによって残った最下位ビットを使用して最も近い値に丸められてから ADC_DR データレジスタに転送されます。

注： シフト後の中間結果が 16 ビットを超える場合、結果の上位ビットは単純に切り詰められます。

図 52. 20 ビットから 16 ビットへの結果の切り詰め





図 53 に、元の 20 ビットの累積データから最終的な 16 ビットの結果への処理の数値例を示します。

図 53. 5 ビットシフトと丸めの数値例



下の 表 64 に、元の 変換データが 0 x FFF の場合の、さまざまな N と M の組み合わせでのデータフォーマットを示します。

表 64. 最大出力結果対 N と M。グレイの値は切り詰めを示す

オーバー サンプリング 比	最大値 元のデータ	シフトなし OVSS = 0000	1 ビット シフト OVSS = 0001	2 ビット シフト OVSS = 0010	3 ビット シフト OVSS = 0011	4 ビット シフト OVSS = 0100	5 ビット シフト OVSS = 0101	6 ビット シフト OVSS = 0110	7 ビット シフト OVSS = 0111	8 ビット シフト OVSS = 1000
2x	0x1FFE	0x1FFE	0x0FFF	0x0800	0x0400	0x0200	0x0100	0x0080	0x0040	0x0020
4x	0x3FFC	0x3FFC	0x1FFE	0x0FFF	0x0800	0x0400	0x0200	0x0100	0x0080	0x0040
8x	0x7FF8	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x0800	0x0400	0x0200	0x0100	0x0080
16x	0xFFF0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x0800	0x0400	0x0200	0x0100
32x	0x1FFE0	0xFFE0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x0800	0x0400	0x0200
64x	0x3FFC0	0xFFC0	0xFFE0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x0800	0x0400
128x	0x7FF80	0xFF80	0xFFC0	0xFFE0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x0800
256x	0xFFF00	0xFF00	0xFF80	0xFFC0	0xFFE0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF

オーバーサンプリングモードでの変換タイミングは、標準変換モードと同じです。サンプル時間はオーバーサンプリングシーケンス全体を通じて一定に保たれます。新しいデータは N 回の変換ごとに提供され、同等遅延は $N \times t_{\text{CONV}} = N \times (t_{\text{SMPL}} + t_{\text{SAR}})$ に等しくなります。フラグ機能は、次のように実行されます。

- サンプリングフェーズの終了 (EOSMP) は、各サンプリングフェーズ後にセットされます。
- 変換の終了 (EOC) は、N 回の変換ごとに発生し、オーバーサンプリングされた結果が使用可能になります。
- シーケンスの終了 (EOCSEQ) は、オーバーサンプリングされたデータのシーケンスが完了すると発生します (すなわち、N x シーケンス長の変換合計後)。

14.8.1 オーバーサンプリング時の ADC 動作モードのサポート

オーバーサンプリングモードでは、ほとんどの ADC 動作モードが使用可能です。

- シングルまたは連続モード変換、前方または後方スキャンシーケンス、および最大 8 チャンネルのプログラムされたシーケンス
- ソフトウェアまたはトリガによる ADC 変換の開始
- 変換中の ADC の停止 (中止)
- オーバーラン検出時の CPU または DMA 経由でのデータの読出し
- 低電力モード (WAIT、AUTOFF)
- プログラム可能な分解能: この場合、削減された変換値 (ADC_CFGR1 レジスタの RES[1:0] ビットに従って) の累積、切り詰め、丸め、およびシフトは、12 ビット変換と同様に行われます。

注: オーバーサンプリングされたデータを操作するときには、配置モードは使用できません。ADC_CFGR1 の ALIGN ビットは無視され、データは常に右詰めで提供されます。

14.8.2 アナログウォッチドッグ

アナログウォッチドッグ機能を使用できますが (AWDxSGL、AW1DEN、および AWDxCH ビット)、次のような違いがあります。

- RES[1:0] ビットは無視され、比較は常に 12 ビット値全部 HT[11:0] および LT[11:0] を使用して行われます。
- 比較は、16 ビットのオーバーサンプリングされた結果の上位 12 ビット ADC_DR[15:4] に対して行われます。

注: 高いシフト値を使用するときには注意が必要です。これによって比較範囲が小さくなります。たとえば、オーバーサンプリングされた結果が 4 ビットシフトされた場合、12 ビットの右詰めデータになり、有効なアナログウォッチドッグ比較が行われるのは、8 ビットに対してだけです。比較は ADC_DR[11:4] と HTx[7:0] / LTx[7:0] の間で行われ、HTx[11:8] / LTx[11:8] はリセットしておく必要があります。


14.8.3 トリガモード

平均化回路は、基本的なフィルタリング目的で使用することもできます。あまり効率的なフィルタではありませんが (ロールオフが低速であり、阻止帯域減衰に限られる)、ノッチフィルタとして使用して、周期的なノイズ周波数を低減できます (一般に主電源またはスイッチモードの電源が原因)。この目的のために、ADC_CFGR2 の TOVS ビットで特定の不連続モードを有効にして、変換時間に依存せずに、オーバーサンプリング周波数をユーザが定義できるようにできます。

[図 54](#) に、不連続モードでトリガに反応して変換を開始する方法を示します。

TOVS ビットがセットされている場合、DISCEN ビットの内容は無視され、1 とみなされます。

図 54. トリガオーバーサンプリングモード (TOVS ビット = 1)



14.9 温度センサと内部基準電圧

温度センサを使用して、デバイスの接合温度 (T_J) を測定できます。温度センサは、センサの出力電圧をデジタル値に変換する ADC_IN12 入力チャネルに内部接続されます。温度センサのアナログピンのサンプリング時間は、最小の T_{S_temp} より大きい値である必要があります。使用しないときには、センサをパワーダウンモードにすることができます。

内部電圧基準 (VREFINT) は、ADC とコンパレータに安定した (バンドギャップ) 電圧出力を提供します。VREFINT は、ADC_IN13 入力チャネルに内部接続されます。VREFINT の正確な電圧は、生産試験時に ST によって部品ごとに個別に測定され、システムメモリ領域に格納されます。

図 55 に、温度センサ、内部電圧基準、および ADC 間の接続のブロック図を示します。

ADC_IN12 (温度センサ) の変換を有効にするには、TSEN ビットをセットする必要があります、ADC_IN13 (VREFINT) の変換を有効にするには、VREFEN ビットをセットする必要があります。

温度センサの出力電圧は、温度に比例して変化します。このラインのオフセットは、プロセスのばらつきにより、チップごとに異なります (チップ間で最大 45 °C)。


較正されていない内部温度センサは、温度の絶対値の代わりに温度変化を検出するアプリケーションに適しています。温度センサの測定精度を高めるために、生産時に ST によって各デバイスの較正值がシステムメモリに格納されています。

製造プロセス中に、温度センサと内部電圧基準の較正データがシステムメモリ領域に格納されます。ユーザアプリケーションはこれらを読み出して、温度センサまたは内部基準の精度の向上に使用できます。詳細については、データシートを参照してください。

主な特長

- サポートしている温度範囲：-40 to 125 °C
線形性：
- 直線性：最大±2°C、精度は較正に依存

図 55. 温度センサおよび V_{REFINT} チャンネルのブロック図



温度の読出し

- ADC_IN12 入力チャンネルを選択します。
- デバイスのデータシートで指定されている適切なサンプリング時間 (T_{S_temp}) を選択します。
- ADC_CCR レジスタの TSEN ビットをセットして、温度センサをパワーダウンモードからウェイクアップし、安定化時間 (t_{START}) だけ待ちます。
- ADC_CR レジスタの ADSTART ビットをセットすることによって(または外部トリガによって) ADC 変換を開始します。
- ADC_DR レジスタから結果の V_{TS} データを読み出します。
- 次の式を使用して、温度を計算します。

$$\text{Temperature (in } ^\circ\text{C)} = \frac{\text{TS_CAL2_TEMP} - \text{TS_CAL1_TEMP}}{\text{TS_CAL2} - \text{TS_CAL1}} \times (\text{TS_DATA} - \text{TS_CAL1}) + \text{TS_CAL1_TEMP}$$

ここで、

- TS_CAL2 は、TS_CAL2_TEMP で得られた温度センサの較正值です (TS_CAL2 の値についてはデータシートを参照してください)。
- TS_CAL1 は、TS_CAL1_TEMP で得られた温度センサの較正值です (TS_CAL1 の値についてはデータシートを参照してください)。
- TS_DATA は、ADC によって変換された実際の温度センサの出力値です。
TS_CAL1 および TS_CAL2 較正ポイントの詳細については、特定のデバイスのデータシートを参照してください。

注： センサがパワーダウンモードからウェイクアップして、正しいレベルで V_{TS} を出力できるようになるまでには時間がかかります（スタートアップ時間）。ADC にも起動後のスタートアップ時間があるので、遅延を最小にするには、ADEN ビットと TSEN ビットを同時にセットしてください。

内部基準電圧を使用した実際の V_{DDA} 電圧の計算

マイクロコントローラに印加される V_{DDA} 電源電圧は、ばらつきがあり、または正確にはわかりません。埋め込みの内部電圧基準（VREFINT）と、製造プロセス時に $V_{DDA} = 3.3\text{ V}$ で ADC によって得られた較正データを使用して、実際の V_{DDA} 電圧レベルを評価することができます。

デバイスに印加される実際の V_{DDA} 電圧は、次の式で求められます。

$$V_{DDA} = 3\text{ V} \times \text{VREFINT_CAL} / \text{VREFINT_DATA}$$

ここで、

- VREFINT_CAL は、VREFINT の較正值です。
- VREFINT_DATA は、ADC によって変換された実際の VREFINT の出力値です。

供給に相対的な ADC 測定値から絶対電圧値への変換

ADC は、アナログ電源と変換されるチャンネルに印加される電圧との比に対応するデジタル値を提供するように設計されています。ほとんどのアプリケーションの使用事例では、この比を V_{DDA} に依存しない電圧に変換する必要があります。 V_{DDA} が既知であり、ADC によって変換された値が右詰めされるアプリケーションでは、次の式を使用して、この絶対値を求めることができます。

$$V_{\text{CHANNEL}x} = \frac{V_{DDA}}{\text{FULL_SCALE}} \times \text{ADC_DATA}_x$$

V_{DDA} 値が既知ではないアプリケーションの場合、内部電圧基準を使用する必要があります。 V_{DDA} をセクション [内部基準電圧を使用した実際の \$V_{DDA}\$ 電圧の計算](#) に記載されている式で置き換えることができます、次の式を使用できます。

$$V_{\text{CHANNEL}x} = \frac{3\text{ V} \times \text{VREFINT_CAL} \times \text{ADC_DATA}_x}{\text{VREFINT_DATA} \times \text{FULL_SCALE}}$$

ここで、


- VREFINT_CAL は、VREFINT の較正值です。
- ADC_DATA_x は、チャンネル x で ADC によって測定された値です（右詰め）。
- VREFINT_DATA は、ADC によって変換された実際の VREFINT の出力値です。
- FULL_SCALE は、ADC 出力の最大デジタル値です。たとえば、12 ビット分解能では $2^{12} - 1 = 4095$ になり、8 ビット分解能では $2^8 - 1 = 255$ になります。

注： ADC 測定が 12 ビット右詰め以外の出力形式を使用して行われる場合、計算を行う前に、すべてのパラメータを互換性のある形式に変換しておく必要があります。

14.10 バッテリ電圧監視

アプリケーションでは ADC_CCR レジスタの VBATEN ビットによって、 V_{BAT} ピンのバックアップ バッテリ電圧を測定できます。 V_{BAT} 電圧は V_{DDA} より高くなることもあるので、ADC の正しい動作を確保するために、 V_{BAT} ピンはブリッジ 2 分圧回路に内部接続されています。このブリッジは、VBATEN ビットがセットされると自動的に有効になり、 $V_{BAT}/3$ を ADC_IN14 入力チャンネルに接続します。結果として、変換されたデジタル値は V_{BAT} 電圧の半分です。望ましくないバッテリ消費を避けるには、ADC 変換を行うときだけ、ブリッジ分圧回路を有効にすることが推奨されます。

図 56. V_{BAT} チャンネルのブロック図



14.11 ADC 割込み

割込みは、次のイベントによって生成できます。

- 較正の終了 (EOCAL フラグ)
- ADC パワーアップ、ADC の準備ができたとき (ADRDY フラグ)
- 変換の終了 (EOC フラグ)
- 変換シーケンスの終了 (EOS フラグ)
- アナログウォッチドッグ検出の発生時 (AWD1、AWD2、AWD3 フラグ)
- チャネル設定の準備ができているとき (CCRDY フラグ)
- サンプリングフェーズの終了が発生したとき (EOSMP フラグ)
- データオーバーランの発生時 (OVR フラグ)

高い柔軟性を実現するため、個別の割込みイネーブルビットを使用できます。

表 65. ADC 割込み

割込みイベント	イベントフラグ	有効制御ビット
較正終了	EOCAL	EOCALIE
ADC レディ	ADRDY	ADRDYIE
変換の終了	EOC	EOCIE
変換シーケンスの終了	EOS	EOSIE
アナログウォッチドッグ 1 のステータスビットのセット	AWD1	AWD1IE
アナログウォッチドッグ 2 のステータスビットのセット	AWD2	AWD2IE
アナログウォッチドッグ 3 のステータスビットのセット	AWD3	AWD3IE
チャネル設定レディ	CCRDY	CCRDYIE
サンプリングフェーズの終了	EOSMP	EOSMPIE
オーバーラン	OVR	OVRIE

14.12 ADC レジスタ

レジスタの説明で使用されている略語のリストについては、[50ページのセクション 1.2](#) を参照してください。

14.12.1 ADC 割込みおよびステータスレジスタ (ADC_ISR)

アドレスオフセット : 0x00

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	CCRDY	Res.	EOCAL	Res.	AWD3	AWD2	AWD1	Res.	Res.	OVR	EOS	EOC	EOSMP	ADRDY
		rc_w1		rc_w1		r_w1	r_w1	rc_w1			rc_w1	rc_w1	rc_w1	rc_w1	rc_w1

ビット 31:14 予約済みであり、リセット値に保持する必要があります。

ビット 13 **CCRDY** : チャネル設定レディフラグ

このフラグビットは、ADC_CHSELR レジスタ へのプログラム、ならびに CHSELRMOD または SCANDIR の変更の後でチャネル設定が適用されたときに、ハードウェアによってセットされます。ソフトウェアで 1 をプログラムすることによってクリアされます。

0 : チャネル設定の更新は適用されません。

1 : チャネル設定の更新が適用されます。

注 : ソフトウェアでチャネルを設定 (ADC_CHSELR をプログラム、あるいは CHSELRMOD または SCANDIR を変更する) するとき、再度の設定または変換の開始に先立ち CCRDY フラグが立ち上がるまで待つ必要があります。そうでない場合、新規の設定 (またはスタートビット) は無視されます。フラグが一度アサートされると、ソフトウェアがチャネルを再度設定する場合、新しい設定を進める前に CCRDY フラグをクリアする必要があります。

ビット 12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **EOCAL** : 校正終了フラグ

このビットは、校正が完了したときに、ハードウェアによってセットされます。ソフトウェアで 1 を書き込むことによってクリアされます。

0 : 校正は完了していません。

1 : 校正は完了しています。

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **AWD3** : アナログウォッチドッグ 3 フラグ

このビットは、変換された電圧が ADC_AWD3TR および ADC_AWD3TR レジスタでプログラミングされた値を逸脱したときに、ハードウェアによってセットされます。ソフトウェアで 1 をプログラムすることによってクリアされます。

0 : アナログウォッチドッグイベントは発生しませんでした (またはフラグイベントはソフトウェアによってすでに確認され、クリアされました)。

1 : アナログウォッチドッグイベントが発生しました。

ビット 8 **AWD2** : アナログウォッチドッグ 2 フラグ

このビットは、変換された電圧が ADC_AWD2TR および ADC_AWD2TR レジスタでプログラミングされた値を逸脱したときに、ハードウェアによってセットされます。ソフトウェアプログラミングによってクリアされます。

0 : アナログウォッチドッグイベントは発生しませんでした (またはフラグイベントはソフトウェアによってすでに確認され、クリアされました)。

1 : アナログウォッチドッグイベントが発生しました。

ビット 7 AWD1 : アナログウォッチドッグ 1 フラグ

このビットは、変換された電圧がADC_TR1 および ADC_HR1 レジスタでプログラミングされた値を逸脱したときに、ハードウェアによってセットされます。ソフトウェアで 1 をプログラムすることによってクリアされます。

0 : アナログウォッチドッグイベントは発生しませんでした（またはフラグイベントはソフトウェアによってすでに確認され、クリアされました）。

1 : アナログウォッチドッグイベントが発生しました。

ビット 6:5 予約済みであり、リセット値に保持する必要があります。

ビット 4 OVR : ADC オーバーラン

このビットは、オーバーランが発生したときにハードウェアによってセットされ、EOC フラグがすでにセットされているときに新しい変換が完了したことを意味します。ソフトウェアで 1 を書き込むことによってクリアされます。

0 : オーバーランは発生しませんでした（またはフラグイベントはソフトウェアによってすでに確認され、クリアされました）。

1 : オーバーランが発生しました。

ビット 3 EOS: シーケンス終了フラグ

このビットは、CHSEL ビットによって選択されたチャネルのシーケンスの変換終了時にハードウェアによってセットされます。ソフトウェアで 1 を書き込むことによってクリアされます。

0 : 変換シーケンスは完了していません（またはフラグイベントはソフトウェアによってすでに確認され、クリアされました）。

1 : 変換シーケンスが完了しました。

ビット 2 EOC : 変換終了フラグ

このビットは、チャネルの各変換の終了時に、新しいデータ結果が ADC_DR レジスタで使用可能になったときに、ハードウェアによってセットされます。ソフトウェアによって 1 を書き込むことによって、または ADC_DR レジスタを読み出すことによってクリアされます。

0 : チャネル変換は完了していません（またはフラグイベントはソフトウェアによってすでに確認され、クリアされました）。

1 : チャネル変換が完了しました。

ビット 1 EOSMP : サンプリング終了フラグ

このビットは、変換中、サンプリングフェーズの終了時にハードウェアによってセットされます。ソフトウェアで 1 を書き込むことによってクリアされます。

0 : サンプリングフェーズの終了時ではありません（またはフラグイベントはソフトウェアによってすでに確認され、クリアされました）。

1 : サンプリングフェーズの終了に達しました。

ビット 0 ADRDY : ADC レディ

このビットは、ADC が有効にされた後（ビット ADEN=1）、ADC が変換リクエストを受け入れる準備ができた状態に達したときに、ハードウェアによってセットされます。

ソフトウェアで 1 を書き込むことによってクリアされます。

0 : ADC はまだ変換を開始する準備ができていません（またはフラグイベントはソフトウェアによってすでに確認され、クリアされました）。

1 : ADC は変換を開始する準備ができました。

14.12.2 ADC 割込み有効レジスタ (ADC_IER)

アドレスオフセット : 0x04

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	CCRDYIE	Res.	EOCALIE	Res.	AWD3IE	AWD2IE	AWD1IE	Res.	Res.	OVRIE	EOSIE	EOCIE	EOSMPIE	ADRDYIE
		rW		rW		rW	rW	rW			rW	rW	rW	rW	rW

ビット 31:14 予約済みであり、リセット値に保持する必要があります。

ビット 13 CCRDYIE : チャネル設定レディ割込みイネーブル

このビットは、チャネル設定割込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : チャネル設定割込みは無効です。

1 : チャネル設定レディ割込みは有効です。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 12 予約済みであり、リセット値に保持する必要があります。

ビット 11 EOCALIE : 較正終了割込みイネーブル

このビットは、較正終了時の割込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : 較正終了割込みは無効です。

1 : 較正終了割込みは有効です。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9 AWD3IE : アナログウォッチドッグ 3 割込みイネーブル

このビットは、アナログウォッチドッグ割込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : アナログウォッチドッグ割込みは無効です。

1 : アナログウォッチドッグ割込みは有効です。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 8 AWD2IE : アナログウォッチドッグ 2 割込みイネーブル

このビットは、アナログウォッチドッグ割込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : アナログウォッチドッグ割込みは無効です。

1 : アナログウォッチドッグ割込みは有効です。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 7 AWD1IE : アナログウォッチドッグ 1 割込みイネーブル

このビットは、アナログウォッチドッグ割込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : アナログウォッチドッグ割込みは無効です。

1 : アナログウォッチドッグ割込みは有効です。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 6:5 予約済みであり、リセット値に保持する必要があります。

ビット 4 **OVR1E** : オーバーラン割込みイネーブル

このビットは、オーバーラン割込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : オーバーラン割込みは無効です。

1 : オーバーラン割込みは有効です。OVR ビットがセットされると、割込みが生成されます。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 3 **EOS1E** : 変換シーケンス終了割込み有効

このビットは、変換シーケンス終了時の割込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : EOS 割込みは無効です。

1 : EOS 割込みは有効です。EOS ビットがセットされると、割込みが生成されます。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 2 **EOC1E** : 変換終了割込み有効

このビットは、変換終了時の割込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : EOC 割込みは無効です。

1 : EOC 割込みは有効です。EOC ビットがセットされると、割込みが生成されます。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 1 **EOSMP1E** : サンプリング終了フラグ割込み有効

このビットは、サンプリングフェーズ終了時の割込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : EOSMP 割込みは無効です。

1 : EOSMP 割込みは有効です。EOSMP ビットがセットされると、割込みが生成されます。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 0 **ADRDY1E** : ADC レディ割込みイネーブル

このビットは、ADC レディ割込みを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : ADRDY 割込みは無効です。

1 : ADRDY 割込みは有効です。ADRDY ビットがセットされると、割込みが生成されます。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

14.12.3 ADC 制御レジスタ (ADC_CR)

アドレスオフセット : 0x08

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADCAL	Res.	Res.	ADVRE GEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
rs			rw												
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADSTP	Res.	ADSTAR T	ADDIS	ADEN
											rs		rs	rs	rs

ビット 31 ADCAL : ADC 較正

このビットは、ADC の較正を開始するためにソフトウェアによってセットされます。

較正の完了後、ハードウェアによってクリアされます。

0 : 較正が完了しました。

1 : ADC を較正するには、1 を書き込みます。1 として読み出されたときには、較正が実行中であることを意味します。

注 : ソフトウェアは、ADC が無効のときだけ (ADCAL=0、ADSTART=0、ADSTP=0、ADDIS=0、および ADEN=0)、ADCAL をセットできます。

ソフトウェアは、ADEN=1 かつ ADSTART=0 (ADC が有効であり、変換中でない) のときだけ、ADC_CALFACT を書き込むことによって較正係数を更新できます。

ビット 30:29 予約済みであり、リセット値に保持する必要があります。

ビット 28 ADVREGEN : ADC 電圧レギュレータイネーブル

このビットは、ADC 内部電圧レギュレータを有効にするために、ソフトウェアによってセットされます。
t_{ADCVREG_SETUP}後、電圧レギュレータ出力は使用可能になります。

電圧レギュレータを無効にすることによって、ソフトウェアによってクリアされます。ADENを0にセットすることによってのみクリアされます。

0 : ADC 電圧レギュレータは無効です。

1 : ADC 電圧レギュレータは有効です。

注 : ソフトウェアは、ADC が無効のときのみ (ADCAL=0、ADSTART=0、ADSTP=0、ADDIS=0、および ADEN=0)、このビットフィールドをプログラムできます。

ビット 27:5 予約済みであり、リセット値に保持する必要があります。

ビット 4 ADSTP : ADC 変換停止コマンド

このビットは、実行中の変換を停止および破棄するためにソフトウェアによってセットされます (ADSTP コマンド)。

変換が効果的に破棄され、ADC が新しい変換開始コマンドを受け入れる準備ができたときに、ハードウェアによってクリアされます。

0 : ADC 変換停止コマンドは実行中ではありません。

1 : ADC を停止するには、1 を書き込みます。1 として読み出されたときには、ADSTP コマンドが実行中であることを意味します。

注 : ADSTART=1 かつ ADDIS=0 (ADC が有効であり、変換中である可能性があり、ADC を無効にする保留中のリクエストがない) のときだけ、ADSTP の “1” 設定は有効です。

ビット 3 予約済みであり、リセット値に保持する必要があります。

ビット 2 ADSTART : ADC 変換開始コマンド

このビットは、ADC 変換を開始するためにソフトウェアによってセットされます。EXTEN {1:0} 設定ビットに応じて、変換はただちに開始されるか（ソフトウェアトリガ設定）またはハードウェアトリガイイベントが発生したときに（ハードウェアトリガ設定）開始されます。

次のときに、ハードウェアによってクリアされます。

- シングル変換モード（CONT=0、DISCEN=0）では、ソフトウェアトリガが選択されたとき（EXTEN=00）：変換シーケンス終了（EOS）フラグのアサート時。
- 不連続変換モード（CONT=0、DISCEN=1）では、ソフトウェアトリガが選択されたとき（EXTEN=00）：変換終了（EOS）フラグのアサート時。
- すべての場合：ADSTP コマンドの実行後、ADSTP ビットがハードウェアによってクリアされると同時に。
 - 0：ADC 変換は実行中ではありません。
 - 1：ADC を開始するには、1 を書き込みます。1 として読み出されたときには、ADC が動作中であり、変換中である可能性があることを意味します。

注： ソフトウェアは、ADEN=1 かつ ADDIS=0（ADC が有効であり、ADC を無効にする保留中のリクエストがない）ときだけ、ADSTART をセットできます。

ADC_CHSELR レジスタへの書き込み後、あるいは CHSELRMOD または SCANDIRW の変更後、ADSTART をセットする前に CCRDY フラグがアサートされる必要があります。そうしないと、ADSTART に書き込んだ値が無視されます。

ビット 1 ADDIS : ADC 無効化コマンド

このビットは、ADC を無効にして（ADDIS コマンド）、パワーダウン状態（OFF 状態）にするためにソフトウェアによってセットされます。

ADC が効果的に無効化されると、ハードウェアによってクリアされます（ADEN もこの時点でハードウェアによってクリアされます）。

0：ADDIS コマンドは実行中ではありません。

1：ADC を無効にするには、1 を書き込みます。1 として読み出されたときには、ADDIS コマンドが実行中であることを意味します。

注： ADEN=1 かつ ADSTART=0（変換が実行中でない）ときのみ、ADSTP の“1”設定は有効です。

ビット 0 ADEN : ADC 有効化コマンド

このビットは、ADC を有効にするために、ソフトウェアによってセットされます。ADRDY フラグがセットされると、ADC は動作する準備ができています。

ADDIS コマンドの実行後、ADC が無効になるとハードウェアによってクリアされます。

0：ADC は無効です（OFF 状態）。

1：ADC を有効にするには、1 を書き込みます。

注： ソフトウェアは、ADC_CR レジスタのすべてのビットが 0 のとき（ADCAL=0、ADSTP=0、ADSTART=0、ADDIS=0、および ADEN=0）だけ、ADEN をセットできます。

14.12.4 ADC 設定レジスタ 1 (ADC_CFGR1)

アドレスオフセット : 0x0C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	AWD1CH[4:0]					Res.	Res.	AWD1EN	AWD1SGL	CHSELR MOD	Res.	Res.	Res.	Res.	DISCEN
	rW	rW	rW	rW	rW			rW	rW	rW					rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AUTOFF	WAIT	CONT	OVRMOD	EXTEN[1:0]		Res.	EXTSEL[2:0]		ALIGN	RES[1:0]		SCANDI R	DMACF G	DMAEN	
rW	rW	rW	rW	rW			rW		rW	rW		rW	rW	rW	

ビット 31 予約済みであり、リセット値に保持する必要があります。

ビット 30:26 **AWD1CH[4:0]** : アナログウォッチドッグチャンネル選択

これらのビットは、ソフトウェアによってセット／クリアされます。アナログウォッチドッグによって保護される入力チャンネルを選択します。

00000 : ADC アナログ入力チャンネル 0 が AWD によって監視されます。

00001 : ADC アナログ入力チャンネル 1 が AWD によって監視されます。

.....

10001 : ADC アナログ入力チャンネル 17 が AWD によって監視されます。

10010 : ADC アナログ入力チャンネル 18 が AWD によって監視されます。

その他 : 予約済み

注 : **AWDCH [4:0]** ビットによって選択されたチャンネルは、**CHSELR** レジスタにもセットされる必要があります。

ソフトウェアは、**ADSTART** ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 25:24 予約済みであり、リセット値に保持する必要があります。

ビット 23 **AWD1EN** : アナログウォッチドッグ有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : アナログウォッチドッグ 1は無効です。

1 : アナログウォッチドッグ 1は有効です。

注 : ソフトウェアは、**ADSTART** ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 22 **AWD1SGL** : ウォッチドッグを単一チャンネルまたはすべてのチャンネルで有効にします。

このビットは、**AWDCH[4:0]** ビットによって指定されたチャンネルまたはすべてのチャンネルに対するアナログウォッチドッグを有効にするために、ソフトウェアによってセット／クリアされます。

0 : すべてのチャンネルでアナログウォッチドッグ 1は有効です。

1 : 単一チャンネルでアナログウォッチドッグ 1は有効です。

注 : ソフトウェアは、**ADSTART** ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 21 **CHSELRMOD** : ADC_CHSELR レジスタのモード選択

このビットは、ADC_CHSELR 機能を制御するために、ソフトウェアによってセット／クリアされます。

0 : ADC_CHSELR レジスタの各ビットが入力を有効にします。

1 : ADC_CHSELR レジスタは最大で 8 チャンネルのシーケンスが可能です。

注 : ソフトウェアは、**ADSTART** ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

チャンネル設定の後で、**CCRDY** がまだアサートされていない (ADC_CHSELR レジスタへの書き込みまたは **CHSELRMOD** または **SCANDIR** の変更) 場合、このビットへ書き込んだ値は無視されます。

ビット 20:17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **DISCEN** : 不連続モード

このビットは、不連続モードを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : 不連続モードは無効です。

1 : 不連続モードは有効です。

注 : 不連続モードと連続モードの両方を有効にすることはできません。DISCEN=1 と CONT=1 の両方のビットをセットすることは禁じられています。

ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 15 **AUTOFF** : オートオフモード

このビットは、オートオフモードを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : オートオフモードは無効です。

1 : オートオフモードは有効です。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 14 **WAIT** : ウェイト変換モード

このビットは、ウェイト変換モードを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : ウェイト変換モードはオフです。

1 : ウェイト変換モードはオンです。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 13 **CONT**: シングル／連続変換モード

このビットは、ソフトウェアによってセット／クリアされます。このビットがセットされた場合、それがクリアされるまで連続的に変換が行われます。

0 : シングル変換モード

1 : 連続変換モード

注 : 不連続モードと連続モードの両方を有効にすることはできません。DISCEN=1 と CONT=1 の両方のビットをセットすることは禁じられています。

ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 12 **OVRMOD** : オーバーラン管理モード

このビットは、ソフトウェアによってセット／クリアされ、データオーバーランを管理する方法を設定します。

0 : オーバーランが検出されたとき、ADC_DR レジスタの古いデータが保存されます。

1 : オーバーランが検出されたとき、ADC_DR レジスタは最後の変換結果で上書きされます。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 11:10 **EXTEN[1:0]** : 外部トリガ有効および極性選択

これらのビットは、外部トリガ極性を選択し、トリガを有効にするために、ソフトウェアによってセット／クリアされます。

00 : ハードウェアトリガ検出は無効です (変換はソフトウェアによって開始できます)。

01 : 立ち上がりエッジでハードウェアトリガを検出します。

10 : 立ち下がりエッジでハードウェアトリガを検出します。

11 : 立ち上がりエッジと立ち下がりエッジの両方でハードウェアトリガを検出します。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 9 予約済みであり、リセット値に保持する必要があります。

ビット 8:6 EXTSEL[2:0] : 外部トリガ選択

これらのビットは、変換の開始をトリガするために使用される外部イベントを選択します（詳細については、[表 60 : 外部トリガ](#)を参照）。

000 : TRG0
001 : TRG1
010 : TRG2
011 : TRG3
100 : TRG4
101 : TRG5
110 : TRG6
111 : TRG7

注： ソフトウェアは、ADSTART ビットが 0 にクリアされているとき（変換が実行中でない）のみ、このビットに書き込むことができます。

ビット 5 ALIGN : データの配置

このビットは、右詰めまたは左詰めを選択するために、ソフトウェアによってセット／クリアされます。
[図 42: 321 ページのデータの配置と分解能（オーバーサンプリング無効:OVSE=0）](#)を参照してください。

0 : 右詰め
1 : 左詰め

注： ソフトウェアは、ADSTART ビットが 0 にクリアされているとき（変換が実行中でない）のみ、このビットに書き込むことができます。

ビット 4:3 RES[1:0] : データ分解能

これらのビットは、変換の分解能を選択するために、ソフトウェアによって書き込まれます。

00 : 12 ビット
01 : 10 ビット
10 : 8 ビット
11 : 6 ビット

注： ソフトウェアは、ADEN=0 のときだけ、これらのビットを書き込むことができます。

ビット 2 SCANDIR : スキャンシーケンス方向

このビットは、シーケンス内のチャネルをスキャンする方向を選択するために、ソフトウェアによってセット／クリアされます。CHSELMOD ビットが 0 にクリアされたときにのみ有効です。

0 : 前方スキャン (CHSEL0 から CHSEL18)

1 : 後方スキャン (CHSEL18 から CHSEL0)

注： ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

チャネル設定の後で、CCRDY がまだアサートされていない (ADC_CHSELR レジスタへの書き込みまたは CHSELRMOD または SCANDIR の変更) 場合、このビットへ書き込んだ値は無視されます。

ビット 1 DMACFG : ダイレクトメモリアクセス設定

このビットは、2 つの DMA 動作モードを選択するためにソフトウェアによってセット／クリアされ、DMAEN=1 のときのみ有効です。

0 : DMA ワンショットモードが選択されています。

1 : DMA サーキュラモードが選択されています。

詳細については、[セクション 14.5.5 : 323 ページのDMA を使用した変換データの管理](#)を参照してください。

注： ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 0 DMAEN : ダイレクトメモリアクセス有効

このビットは、DMA リクエストの生成を有効にするために、ソフトウェアによってセット／クリアされます。これにより、DMA コントローラを使用して変換データを自動的に管理できます。詳細については、[セクション 14.5.5 : 323 ページのDMA を使用した変換データの管理](#)を参照してください。

0 : DMA は無効です。

1 : DMA は有効です。

注： ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

14.12.5 ADC 設定レジスタ 2 (ADC_CFGR2)

アドレスオフセット : 0x10

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CKMODE[1:0]	LFTRIG	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
rw	rw	rw													
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	TOVS	OVSS[3:0]				OVSR[2:0]			Res.	OVSE
						rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:30 **CKMODE[1:0]** : ADC クロックモード

これらのビットは、アナログ ADC クロックの動作方法を定義するために、ソフトウェアによってセット／クリアされます。

00 : ADCCLK (非同期クロックモード)。製品レベルで生成されます (RCC セクションを参照)。

01 : PCLK/2 (同期クロックモード)

10 : PCLK/4 (同期クロックモード)

11 : PCLK (同期クロックモード)。この設定は、PCLK が 50% デューティクロックサイクルを持つ場合のみ有効にする必要があります (RCC 内で設定された APB プリスケールを迂回する必要がある、システムクロックは 50% デューティサイクルで動作する必要があります)。

すべての同期クロックモードにおいて、タイマトリガから変換開始までの遅延にジッタはありません。

注 : ソフトウェアは、ADC が無効のときだけ (ADCAL=0、ADSTART=0、ADSTP=0、ADDIS=0、および ADEN=0)、これらのビットを書き込むことができます。

ビット 29 **LFTRIG** : 低周波数トリガモードが有効です。

このビットは、ソフトウェアによってセット／クリアされます。

0 : 低周波数モードは無効です。

1 : 低周波数モードは有効です。

注 : ソフトウェアは、ADSTART ビットが 0 にクリアされているとき (変換が実行中でない) のみ、このビットに書き込むことができます。

ビット 28:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **TOVS** : トリガオーバーサンプリング

このビットは、ソフトウェアによってセット／クリアされます。

0 : チャネルのオーバーサンプリング変換はすべて、トリガ後に連続的に行われます。

1 : チャネルのオーバーサンプリング変換ごとにトリガが必要です。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 8:5 **OVSS[3:0]** : オーバーサンプリングシフト

このビットは、ソフトウェアによってセット／クリアされます。

0000 : シフトなし

0001 : 1 ビットシフト

0010 : 2 ビットシフト

0011 : 3 ビットシフト

0100 : 4 ビットシフト

0101 : 5 ビットシフト

0110 : 6 ビットシフト

0111 : 7 ビットシフト

1000 : 8 ビットシフト

その他 : 予約済み

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 4:2 **OVS**R[2:0] : オーバーサンプリング比

このビットは、オーバーサンプリング比の数を定義します。

- 000 : 2x
- 001 : 4x
- 010 : 8x
- 011 : 16x
- 100 : 32x
- 101 : 64x
- 110 : 128x
- 111 : 256x

注： ソフトウェアは、ADSTART=0（変換が実行中でない）ときのみ、このビットに書き込むことができます。

ビット 1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **OVSE** : オーバーサンプリング回路有効

このビットは、ソフトウェアによってセット／クリアされます。

- 0 : オーバーサンプリング回路は無効です。
- 1 : オーバーサンプリング回路は有効です。

注： ソフトウェアは、ADSTART=0（変換が実行中でない）ときのみ、このビットに書き込むことができます。

14.12.6 ADC サンプルング時間レジスタ (ADC_SMPR)

アドレスオフセット : 0x14

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	SMPSEL 18	SMPSEL 17	SMPSEL 16	SMPSEL 15	SMPSEL 14	SMPSEL 13	SMPSEL 12	SMPSEL 11	SMPSEL 10	SMPSEL 9	SMPSEL 8
					rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMPSEL 7	SMPSEL 6	SMPSEL 5	SMPSEL 4	SMPSEL 3	SMPSEL 2	SMPSEL 1	SMPSEL 0	Res.	SMP2[2:0]			Res.	SMP1[2:0]		
rw	rw	rw	rw	rw	rw	rw	rw	Res.	rw			Res.	rw		

ビット 31: 27 予約済みであり、リセット値に保持する必要があります。

ビット 26:8 **SMPSEL**x (x=0~18): チャンネル x サンプルング時間選択

これらのビットは、使用するサンプルング時間を選択するため、ソフトウェアによって書き込まれます。

- 0 : CHANNELx のサンプルング時間は、SMP1[2:0] レジスタの設定を使います。
- 1 : CHANNELx のサンプルング時間は、SMP2[2:0] レジスタの設定を使います。

注： ソフトウェアは、ADSTART=0（変換が実行中でない）ときのみ、このビットに書き込むことができます。

ビット 7 予約済みであり、リセット値に保持する必要があります。

ビット 6:4 **SMP2[2:0]** : サンプルング時間選択 2

これらのビットは、すべてのチャンネルに適用されるサンプルング時間を選択するために、ソフトウェアによって書き込まれます。

000 : 1.5 ADC クロックサイクル
 001 : 3.5 ADC クロックサイクル
 010 : 7.5 ADC クロックサイクル
 011 : 12.5 ADC クロックサイクル
 100 : 19.5 ADC クロックサイクル
 101 : 39.5 ADC クロックサイクル
 110 : 79.5 ADC クロックサイクル
 111 : 160.5 ADC クロックサイクル

注： ソフトウェアは、**ADSTART=0**（変換が実行中でない）ときのみ、このビットに書き込むことができます。

ビット 3 予約済みであり、リセット値に保持する必要があります。

ビット 2:0 **SMP1[2:0]** : サンプルング時間選択 1

これらのビットは、すべてのチャンネルに適用されるサンプルング時間を選択するために、ソフトウェアによって書き込まれます。

000 : 1.5 ADC クロックサイクル
 001 : 3.5 ADC クロックサイクル
 010 : 7.5 ADC クロックサイクル
 011 : 12.5 ADC クロックサイクル
 100 : 19.5 ADC クロックサイクル
 101 : 39.5 ADC クロックサイクル
 110 : 79.5 ADC クロックサイクル
 111 : 160.5 ADC クロックサイクル

注： ソフトウェアは、**ADSTART=0**（変換が実行中でない）ときのみ、このビットに書き込むことができます。

14.12.7 ADC ウォッチドッグ閾値レジスタ（ADC_AWD1TR）

アドレスオフセット : 0x20

リセット値 : 0x0FFF 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	HT1[11:0]											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	LT1[11:0]											
				rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:28 予約済みであり、リセット値に保持する必要があります。

ビット 27:16 **HT1[11:0]** : アナログウォッチドッグ 1 高閾値

これらのビットは、アナログウォッチドッグの高閾値を定義するために、ソフトウェアによって書き込まれます。

[セクション 14.7 : 326 ページのアナログウィンドウウォッチドッグ（AWD1EN、AWD1SGL、AWD1CH、ADC_AWDxCR、ADC_AWDxTR）](#)を参照してください。

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:0 **LT1[11:0]** : アナログウォッチドッグ 1 低閾値
これらのビットは、アナログウォッチドッグの低閾値を定義するために、ソフトウェアによって書き込まれます。
[セクション 14.7 : 326 ページのアナログウィンドウウォッチドッグ \(AWD1EN、AWD1SGL、AWD1CH、ADC_AWDxCR、ADC_AWDxTR\)](#) を参照してください。

14.12.8 ADC ウォッチドッグ閾値レジスタ (ADC_AWD2TR)

アドレスオフセット : 0x24
リセット値 : 0x0FFF 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	HT2[11:0]											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	LT2[11:0]											
				rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:28 予約済みであり、リセット値に保持する必要があります。

ビット 27:16 **HT2[11:0]** : アナログウォッチドッグ 2 高閾値
これらのビットは、アナログウォッチドッグの高閾値を定義するために、ソフトウェアによって書き込まれます。
[セクション 14.7 : 326 ページのアナログウィンドウウォッチドッグ \(AWD1EN、AWD1SGL、AWD1CH、ADC_AWDxCR、ADC_AWDxTR\)](#) を参照してください。

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:0 **LT2[11:0]** : アナログウォッチドッグ 2 低閾値
これらのビットは、アナログウォッチドッグの低閾値を定義するために、ソフトウェアによって書き込まれます。
[セクション 14.7 : 326 ページのアナログウィンドウウォッチドッグ \(AWD1EN、AWD1SGL、AWD1CH、ADC_AWDxCR、ADC_AWDxTR\)](#) を参照してください。

14.12.9 ADC チャンネル選択レジスタ (ADC_CHSELR)

アドレスオフセット : 0x28

リセット値 : 0x0000 0000

CHSELRMOD = 0 in ADC_CFGR1

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CHSEL1 8	CHSEL1 7	CHSEL1 6
													rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CHSEL1 5	CHSEL1 4	CHSEL1 3	CHSEL1 2	CHSEL1 1	CHSEL1 0	CHSEL9	CHSEL8	CHSEL7	CHSEL6	CHSEL5	CHSEL4	CHSEL3	CHSEL2	CHSEL1	CHSEL0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18:0 **CHSELx** : チャンネル x 選択

これらのビットはソフトウェアによって書き込まれ、変換されるチャンネルのシーケンスの一部になるチャンネルを定義します。

0 : 入力チャンネル x は変換対象として選択されません。

1 : 入力チャンネル x は変換対象として選択されます。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。
チャンネル設定の後で、CCRDY がまだアサートされていない (ADC_CHSELR レジスタへの書き込みまたは CHSELRMOD または SCANDIR の変更) 場合、このビットへ書き込んだ値は無視されます。

ADC_CFGR1で、CHSELRMOD = 1

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SQ8[3:0]				SQ7[3:0]				SQ6[3:0]				SQ5[3:0]			
rw				rw				rw				rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ4[3:0]				SQ3[3:0]				SQ2[3:0]				SQ1[3:0]			
rw				rw				rw				rw			

ビット 31:28 **SQ8[3:0]** : シーケンスの 8 番目の変換

これらのビットは、シーケンスの 8 番目の変換に割り当てられたチャンネル番号 (0...14) を使いソフトウェアによってプログラムされます。0b1111はシーケンスの終了を示します。

0b1111 (シーケンスの終了) が低いシーケンスチャンネルにプログラムされると、これらのビットは無視されます。

0000 : CH0

0001 : CH1

.....

1100 : CH12

1101 : CH13

1110 : CH14

1111 : チャンネル未選択 (シーケンスの終了)

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 27:24 SQ7[3:0] : シーケンスの 7 番目の変換

これらのビットは、シーケンスの 8 番目の変換に割り当てられたチャネル番号 (0...14) を使いソフトウェアによってプログラムされます。0b1111はシーケンスの終了を示します。

0b1111 (シーケンスの終了) が低いシーケンスチャネルにプログラムされると、これらのビットは無視されます。チャネル選択の定義は SQ8[3:0] を参照してください。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 23:20 SQ6[3:0] : シーケンスの 6 番目の変換

これらのビットは、シーケンスの 8 番目の変換に割り当てられたチャネル番号 (0...14) を使いソフトウェアによってプログラムされます。0b1111はシーケンスの終了を示します。

0b1111 (シーケンスの終了) が低いシーケンスチャネルにプログラムされると、これらのビットは無視されます。チャネル選択の定義は SQ8[3:0] を参照してください。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 19:16 SQ5[3:0] : シーケンスの 5 番目の変換

これらのビットは、シーケンスの 8 番目の変換に割り当てられたチャネル番号 (0...14) を使いソフトウェアによってプログラムされます。0b1111はシーケンスの終了を示します。

0b1111 (シーケンスの終了) が低いシーケンスチャネルにプログラムされると、これらのビットは無視されます。チャネル選択の定義は SQ8[3:0] を参照してください。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 15:12 SQ4[3:0] : シーケンスの 4 番目の変換

これらのビットは、シーケンスの 8 番目の変換に割り当てられたチャネル番号 (0...14) を使いソフトウェアによってプログラムされます。0b1111はシーケンスの終了を示します。

0b1111 (シーケンスの終了) が低いシーケンスチャネルにプログラムされると、これらのビットは無視されます。チャネル選択の定義は SQ8[3:0] を参照してください。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 11:8 SQ3[3:0] : シーケンスの 3 番目の変換

これらのビットは、シーケンスの 8 番目の変換に割り当てられたチャネル番号 (0...14) を使いソフトウェアによってプログラムされます。0b1111はシーケンスの終了を示します。

0b1111 (シーケンスの終了) が低いシーケンスチャネルにプログラムされると、これらのビットは無視されます。チャネル選択の定義は SQ8[3:0] を参照してください。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 7:4 SQ2[3:0] : シーケンスの 2 番目の変換

これらのビットは、シーケンスの 8 番目の変換に割り当てられたチャネル番号 (0...14) を使いソフトウェアによってプログラムされます。0b1111はシーケンスの終了を示します。

0b1111 (シーケンスの終了) が低いシーケンスチャネルにプログラムされると、これらのビットは無視されます。チャネル選択の定義は SQ8[3:0] を参照してください。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 3:0 SQ2[3:0] : シーケンスの 1 番目の変換

これらのビットは、シーケンスの 8 番目の変換に割り当てられたチャネル番号 (0...14) を使いソフトウェアによってプログラムされます。0b1111はシーケンスの終了を示します。

0b1111 (シーケンスの終了) が低いシーケンスチャネルにプログラムされると、これらのビットは無視されます。チャネル選択の定義は SQ8[3:0] を参照してください。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

14.12.10 ADC ウォッチドッグ閾値レジスタ (ADC_AWD3TR)

アドレスオフセット : 0x2C

リセット値 : 0x0FFF 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	HT3[11:0]											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	LT3[11:0]											
				rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:28 予約済みであり、リセット値に保持する必要があります。

ビット 27:16 **HT3[11:0]** : アナログウォッチドッグ 3 高閾値

これらのビットは、アナログウォッチドッグの高閾値を定義するために、ソフトウェアによって書き込まれます。
[セクション 14.7 : 326 ページのアナログウィンドウウォッチドッグ \(AWD1EN、AWD1SGL、AWD1CH、ADC_AWDxCR、ADC_AWDxTR\)](#) を参照してください。

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:0 **LT3[11:0]** : アナログウォッチドッグ 3 低閾値

これらのビットは、アナログウォッチドッグの低閾値を定義するために、ソフトウェアによって書き込まれます。
[セクション 14.7 : 326 ページのアナログウィンドウウォッチドッグ \(AWD1EN、AWD1SGL、AWD1CH、ADC_AWDxCR、ADC_AWDxTR\)](#) を参照してください。

14.12.11 ADC データレジスタ (ADC_DR)

アドレスオフセット : 0x40

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **DATA[15:0]** : 変換データ

これらのビットは読み出し専用です。これらは、最後の変換チャネルの変換結果を含んでいます。[図 42 : 321 ページのデータの配置と分解能 \(オーバーサンプリング無効 : OVSE = 0\)](#) に示すように、データは左詰めまたは右詰めされています。

較正の完了直後、DATA[6:0] は較正係数を含んでいます。

14.12.12 ADC アナログウォッチドッグ 2 設定レジスタ (ADC_AWD2CR)

アドレスオフセット : 0xA0

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	AWD2C H18	AWD2C H17	AWD2C H16
													r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AWD2C H15	AWD2C H14	AWD2C H13	AWD2C H12	AWD2C H11	AWD2C H10	AWD2C H9	AWD2C H8	AWD2C H7	AWD2C H6	AWD2C H5	AWD2C H4	AWD2C H3	AWD2C H2	AWD2C H1	AWD2C H0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18:0 **AWD2CHx** : アナログウォッチドッグチャンネル選択

これらのビットは、ソフトウェアによってセット／クリアされます。アナログウォッチドッグ 2 (AWD2) によって保護される入力チャンネルを有効化して選択します。

0 : ADC アナログチャンネル x は AWD2 によって監視されません。

1 : ADC アナログチャンネル x は AWD2 によって監視されます。

注 : **ADC_AWD2CR** で選択したチャンネルは、**ADC_CHSELR** レジスタにも設定する必要があります。チャンネル選択の定義は **SQ8[3:0]** を参照してください。ソフトウェアは、**ADSTART=0** (変換が実行中でない) ときのみ、このビットに書き込むことができます。

14.12.13 ADC アナログウォッチドッグ 3 設定レジスタ (ADC_AWD3CR)

アドレスオフセット : 0xA4

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	AWD3C H18	AWD3C H17	AWD3C H16
													r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AWD3C H15	AWD3C H14	AWD3C H13	AWD3C H12	AWD3C H11	AWD3C H10	AWD3C H9	AWD3C H8	AWD3C H7	AWD3C H6	AWD3C H5	AWD3C H4	AWD3C H3	AWD3C H2	AWD3C H1	AWD3C H0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18:0 **AWD3CHx** : アナログウォッチドッグチャンネル選択

これらのビットは、ソフトウェアによってセット／クリアされます。アナログウォッチドッグ 3 (AWD3) によって保護される入力チャンネルを有効化して選択します。

0 : ADC アナログチャンネル x は AWD3 によって監視されません。

1 : ADC アナログチャンネル x は AWD3 によって監視されます。

注 : **ADC_AWD3CR** で選択したチャンネルは、**ADC_CHSELR** レジスタにも設定する必要があります。チャンネル選択の定義は **SQ8[3:0]** を参照してください。ソフトウェアは、**ADSTART=0** (変換が実行中でない) ときのみ、このビットに書き込むことができます。

14.12.14 ADC 較正係数 (ADC_CALFACT)

アドレスオフセット : 0xB4

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CALFACT[6:0]						
									rW	rW	rW	rW	rW	rW	rW

ビット 31:7 予約済みであり、リセット値に保持する必要があります。

ビット 6:0 **CALFACT[6:0]** : 較正係数

これらのビットは、ハードウェアまたはソフトウェアによって書き込まれます。

- 較正が完了すると、ハードウェアによって較正係数で更新されます。
- ソフトウェアは、これらのビットに新しい較正係数を書き込むことができます。新しい較正係数がアナログ ADC に格納されている現在のものと異なる場合は、新しい較正の起動時に適用されます。
- 較正の完了直後、DATA[6:0] は較正係数を含んでいます。

注 : ソフトウェアは、ADEN=1 かつ ADSTART=0 のときのみ (ADC が有効であり、較正中でなく、変換中ではない)、これらのビットを書き込むことができます。チャンネル選択の定義は SQ8[3:0] を参照してください。

14.12.15 ADC オプションレジスタ (ADC_OR)

アドレスオフセット : 0xD0

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.

ビット 31:0 予約済みであり、リセット値に保持する必要があります。

14.12.16 ADC 共通設定レジスタ (ADC_CCR)

アドレスオフセット : 0x308

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	VBATEN	TSEN	VREFEN	PRESC[3:0]				Res.	Res.
							rw	rw	rw	rw	rw	rw	rw		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.

ビット 31:25 予約済みであり、リセット値に保持する必要があります。

ビット 24 **VBATEN** : V_{BAT} イネーブル

このビットは、 V_{BAT} チャンネルを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : V_{BAT} チャンネルは無効、DAC_OUT2 は ADC チャンネル 14 に接続されます。

1 : V_{BAT} チャンネルは有効です。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 23 **TSEN** : 温度センサ有効

このビットは、温度センサを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : 温度センサは無効、DAC_OUT1 は ADC チャンネル 12 に接続されます。

1 : 温度センサは有効です。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 22 **VREFEN** : V_{REFINT} 有効

このビットは、 V_{REFINT} を有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : V_{REFINT} は無効です。

1 : V_{REFINT} は有効です。

注 : ソフトウェアは、ADSTART=0 (変換が実行中でない) ときのみ、このビットに書き込むことができます。

ビット 21:18 **PRESC[3:0]** : ADC プリスケアラ

ADC へのクロックの周波数を選択するために、ソフトウェアによってセット／クリアされます。

0000 : ADC 入力クロックは分周されません。

0001 : ADC 入力クロックが 2 分周されます。

0010 : ADC 入力クロックが 4 分周されます。

0011 : ADC 入力クロックが 6 分周されます。

0100 : ADC 入力クロックが 8 分周されます。

0101 : ADC 入力クロックが 10 分周されます。

0110 : ADC 入力クロックが 12 分周されます。

0111 : ADC 入力クロックが 16 分周されます。

1000 : ADC 入力クロックが 32 分周されます。

1001 : ADC 入力クロックが 64 分周されます。

1010 : ADC 入力クロックが 128 分周されます。

1011 : ADC 入力クロックが 256 分周されます。

その他 : 予約済み

注 : ソフトウェアは、ADC が無効のときだけ (ADCAL=0、ADSTART=0、ADSTP=0、ADDIS=0、および ADEN=0)、これらのビットを書き込むことができます。

ビット 17:0 予約済みであり、リセット値に保持する必要があります。

14.12.17 ADC レジスタマップ

次の表は ADC レジスタの一覧です。

表 66. ADC レジスタマップとリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x00	ADC_ISR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCRDY	EOCAL	Res.	Res.	AWD3	AWD2	AWD1	Res.	Res.	OVR	EOS	EOC	EOSMP	ADRDY
	リセット値																			0	0	0	0	0	0	0	0		0	0	0	0	0
0x04	ADC_IER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCRDYIE	EOCALIE	Res.	Res.	AWD3IE	AWD2IE	AWD1IE	Res.	Res.	OVRIE	EOSIE	EOCIE	EOSMPIE	ADRDYIE
	リセット値																			0	0	0	0	0	0	0	0		0	0	0	0	0
0x08	ADC_CR	ADCAL	Res.	Res.	ADVREGEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADSTP	Res.	ADSTART	ADDIS	ADEN
	リセット値	0			0																								0		0	0	0
0x0C	ADC_CFGR1	Res.	AWDCH[4:0]								AWD1EN	AWD1SGL	CHSELRMOD	Res.	Res.	Res.	Res.	DISCEN	AUTOFF	WAIT	CONT	OVROMOD	EXTEN[1:0]	Res.	EXTSEL [2:0]	ALIGN	RES [1:0]	SCANDIR	DMACFG	DMAEN			
	リセット値		0	0	0	0	0				0	0	0					0	0	0	0	0	0			0	0	0	0	0	0	0	0
0x10	ADC_CFGR2	CKMODE[1:0]	LFTRIG	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TOVS	OVSS[3:0]			OVSR[2:0]			Res.	OVSE		
	リセット値	0	0																				0	0	0	0	0	0	0	0	0	0	0
0x14	ADC_SMPR	Res.	Res.	Res.	Res.	Res.	SMPSEL18	SMPSEL17	SMPSEL16	SMPSEL15	SMPSEL14	SMPSEL13	SMPSEL12	SMPSEL11	SMPSEL10	SMPSEL9	SMPSEL8	SMPSEL7	SMPSEL6	SMPSEL5	SMPSEL4	SMPSEL3	SMPSEL2	SMPSEL1	SMPSEL0	Res.	SMP2 [2:0]		Res.	SMP1 [2:0]			
	リセット値						0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		0	0	0	0	0	0	0
0x18	予約済み																																
0x1C	予約済み																																
0x20	ADC_AWD1TR	Res.	Res.	Res.	Res.	HT1[11:0]											Res.	Res.	Res.	Res.	LT1[11:0]												
	リセット値					1	1	1	1	1	1	1	1	1	1	1	1					0	0	0	0	0	0	0	0	0	0	0	0
0x24	ADC_AWD2TR	Res.	Res.	Res.	Res.	HT2[11:0]											Res.	Res.	Res.	Res.	LT2[11:0]												
	リセット値					1	1	1	1	1	1	1	1	1	1	1	1					0	0	0	0	0	0	0	0	0	0	0	0
0x28	ADC_CHSELR (CHSELRMOD= 0)	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CHSEL18	CHSEL17	CHSEL16	CHSEL15	CHSEL14	CHSEL13	CHSEL12	CHSEL11	CHSEL10	CHSEL9	CHSEL8	CHSEL7	CHSEL6	CHSEL5	CHSEL4	CHSEL3	CHSEL2	CHSEL1	CHSEL0
	リセット値														0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x28	ADC_CHSELR (CHSELRMOD= 1)	SQ8[3:0]				SQ7[3:0]				SQ6[3:0]				SQ5[3:0]				SQ4[3:0]				SQ3[3:0]				SQ2[3:0]				SQ1[3:0]			
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x2C	ADC_AWD3TR	Res.	Res.	Res.	Res.	HT3[11:0]											Res.	Res.	Res.	Res.	LT3[11:0]												
	リセット値					1	1	1	1	1	1	1	1	1	1	1	1					0	0	0	0	0	0	0	0	0	0	0	0
0x30 0x34 0x38 0x3C	予約済み																																
0x40	ADC_DR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DATA[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
...	予約済み																																

表 66. ADC レジスタマップとリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0xA0	ADC_AWD2CR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	AWD2CH18	AWD2CH17	AWD2CH16	AWD2CH15	AWD2CH14	AWD2CH13	AWD2CH12	AWD2CH11	AWD2CH10	AWD2CH9	AWD2CH8	AWD2CH7	AWD2CH6	AWD2CH5	AWD2CH4	AWD2CH3	AWD2CH2	AWD2CH1	AWD2CH0
0xA4	ADC_AWD3CR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	AWD3CH18	AWD3CH17	AWD3CH16	AWD3CH15	AWD3CH14	AWD3CH13	AWD3CH12	AWD3CH11	AWD3CH10	AWD3CH9	AWD3CH8	AWD3CH7	AWD3CH6	AWD3CH5	AWD3CH4	AWD3CH3	AWD3CH2	AWD3CH1	AWD3CH0
	リセット値														0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	リセット値														0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
...	予約済み	予約済み																															
0xB4	ADC_CALFACT	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CALFACT[6:0]							
	リセット値																									0	0	0	0	0	0	0	0
...	予約済み	予約済み																															
0xD0	ADC_OR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	リセット値																																
0x308	ADC_CCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	VBATEN	TSEN	VREFEN	PRESC3	PRESC2	PRESC1	PRESC0	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	リセット値							0	0	0	0	0	0	0	0																		

レジスタ境界アドレスについては、54ページの[セクション 2.2.2](#) を参照してください。

15 D/A コンバータ (DAC)

15.1 概要

DAC モジュールは、12 ビットの電圧出力デジタルアナログコンバータです。DAC は、8 または 12 ビットモードで設定でき、DMA コントローラと組み合わせて使用することもできます。12 ビットモードでは、データを左詰め右詰めどちらにも配置できます。DAC には 2 つの出力チャンネルがあり、それぞれがコンバータを搭載しています。デュアル DAC チャンネルモードでは、変換は独立して行うか、両方のチャンネルが同期更新操作のためにグループ化されているときには同時に行うことができます。精度を高めるために、入力基準ピン V_{REF+} (その他のアナログペリフェラルと共用) を使用することができます。内部基準も、同じ入力でセットできます。電圧基準バッファ (VREFBUF) セクションを参照してください。

DAC 出力が出力パッドから切断され、オンチップペリフェラルに接続されている場合、DAC_OUTx ピンは汎用入力/出力 (GPIO) として使用できます。駆動出力電流を上げるために、オプションで DAC 出力バッファを有効にできます。個別の較正が各 DAC 出力チャンネルに適用可能です。DAC 出力チャンネルは低電力モード (サンプルおよびホールドモード) をサポートしています。

15.2 DAC の主な機能

DAC の主な機能は以下のとおりです (図 57 : デュアルチャンネル DAC ブロック図を参照)。

- 1 つの DAC インタフェースには最大 2 つの出力チャンネルが搭載されています。
- 12 ビットモードでのデータの左詰めまたは右詰め
- 同期更新機能
- ノイズ波および三角波生成
- デュアル DAC チャンネルの独立または同時変換
- DMA アンダーランエラー検出を含む各チャンネルの DMA 機能
- 変換外部トリガ
- DAC 出力チャンネルバッファ/バッファ無モード
- バッファオフセット較正
- 各 DAC 出力は DAC_OUTx 出力ピンから切り離し可能
- オンチップペリフェラルへの DAC 出力接続
- ストップモードの低電力動作でのサンプルおよびホールドモード
- 入力電圧基準、 V_{REF+}

図 57 は DAC チャンネルのブロック図を、表 68 はピンの概要を示します。

15.3 DAC の実装


表 67. DAC の実装

DAC の機能	DAC1
1 チャンネル	X
I/O 接続	PA4 に DAC1_OUT、PA5 に DAC1_OUT2

15.4 DAC の機能詳細

15.4.1 DAC ブロック図

図 57. デュアルチャネル DAC ブロック図



- 1. DAC_MCR の MODEx ビットは出力モードを制御し、バッファ有/バッファ無の通常モードとサンプルおよびホールドモードを切り替えます。
- 2. チャンネル2の利用可能性は、[セクション 15.3 : DAC の実装](#)を参照してください。



15.4.2 DAC ピンおよび内部信号

DAC には次の要素が含まれます。

- 最大 2 つの出力チャンネル
- DAC_OUTx を出力ピンから切り離して標準の GPIO として使用可能
- dac_outx は、コンパレータ、オペアンプ、および ADC（利用可能な場合）などを含むオンチップペリフェラルへの内部ピン接続が使用可能
- DAC 出力チャンネルのバッファ有またはバッファ無
- LSI クロックソースを使用し、スタティック変換のためにストップモードで動作可能なサンプルおよびホールドブロックとレジスタ

DAC には最大 2 つの個別出力チャンネルが搭載されています。各出力チャンネルは、コンパレータ、オペアンプ、および ADC（利用可能な場合）などオンチップペリフェラルに接続できます。この場合、DAC 出力チャンネルは DAC_OUTx 出力ピンから切断でき、対応する GPIO を別の目的に使用できます。

DAC 出力はバッファの有無を設定できます。サンプルおよびホールドブロックと、それに関連するレジスタは、LSI クロックソースを使用してストップモードで動作可能です。

表 68. DAC の入出力ピン

ピン名	信号タイプ	説明
V _{REF+}	入力、アナログ基準電圧正	DAC のハイレベル／正基準電圧 $V_{REF+} \leq V_{DDAmax}$ （データシートを参照）
VDD	入力、アナログ電源供給	アナログ電源供給
VSS	入力、アナログ供給グラウンド	アナログ電源供給のグラウンド
DAC_OUTx	アナログ出力信号	DAC チャンネル x アナログ出力

表 69. DAC 内部入力／出力信号

内部信号名	信号タイプ	説明
dac_ch1_dma	双方向	DAC チャンネル 1 DMA リクエスト
dac_ch2_dma	双方向	DAC チャンネル 2 DMA リクエスト
dac_ch1_trg[0:15]	入力	DAC チャンネル1 トリガ入力
dac_ch2_trg[0:15]	入力	DAC チャンネル2 トリガ入力
dac_unr_it	出力	DAC アンダーラン割込み
dac_pclk	入力	DAC ペリフェラルクロック
dac_out1	アナログ出力	オンチップペリフェラル用 DAC チャンネル 1 出力
dac_out2	アナログ出力	オンチップペリフェラル用 DAC チャンネル 2 出力

15.4.3 DAC チャンネルイネーブル

各 DAC チャンネルは、DAC_CR レジスタの対応する ENx ビットをセットすることによって起動できます。DAC チャンネルは次に、スタートアップ時間 t_{WAKEUP} 後に有効になります。

注： ENx ビットは、アナログ DAC チャンネル x のみを有効にします。DAC チャンネル x デジタルインタフェースは、ENx ビットがリセットされた場合でも有効になります。

15.4.4 DAC データフォーマット

以下に示すように、選択された設定モードに応じて、指定されたレジスタにデータを書き込む必要があります。


- シングル DAC チャンネル

この場合、次の 3 つの設定が可能です。

- 8 ビット右詰め：データは、DAC_DHR8Rx [7:0] ビット (DHRx [11:4] ビットに格納) にソフトウェアによってロードされること。
- 12 ビット左詰め：データは、DAC_DHR12Lx [15:4] ビット (DHRx[11:0] ビットに格納) にソフトウェアによってロードされること。
- 12 ビット右詰め：データは、DAC_DHR12Rx [11:0] ビット (DHRx [11:0] ビットに格納) にソフトウェアによってロードされること。

ユーザによって書き込まれたデータは、ロードされた DAC_DHRyyyx レジスタに応じて、シフトされてから、DHRx (メモリマップされない内部レジスタであるデータ保持レジスタ x) に格納されます。その後、DHRx レジスタは自動的に、ソフトウェアトリガによって、または外部イベントトリガによって、DORx レジスタにロードされます。

図 58. シングル DAC チャンネルモードのデータレジスタ




- デュアル DAC チャンネル (利用が可能なとき)

この場合、次の 3 つの設定が可能です。

- 8 ビット右詰め：DAC チャンネル 1 のデータは、DAC_DHR8RD [7:0] ビット (DHR1[11:4] ビットに格納) に、DAC チャンネル 2 のデータは、DAC_DHR8RD [15:8] ビット (DHR2[11:4] ビットに格納) にロードされます。
- 12 ビット左詰め：DAC チャンネル 1 のデータは、DAC_DHR12LD [15:4] ビット (DHR1[11:0] ビットに格納) に、DAC チャンネル 2 のデータは、DAC_DHR12LD [31:20] ビット (DHR2[11:0] ビットに格納) にロードされます。
- 12 ビット右詰め：DAC チャンネル 1 のデータは、DAC_DHR12RD [11:0] ビット (DHR1[11:0] ビットに格納) に、DAC チャンネル 2 のデータは、DAC_DHR12RD [27:16] ビット (DHR2[11:0] ビットに格納) にロードされます。

ロードされた DAC_DHRyyyD レジスタに応じて、ユーザによって書き込まれたデータは、シフトされてから、DHR1 および DHR2 (Data Holding Register、メモリマップされない内部レジスタ) に格納されます。その後、DHR1 および DHR2 レジスタは、自動的に、ソフトウェアトリガによって、または外部イベントトリガによって、それぞれ DAC_DOR1 および DOR2 レジスタにロードされます。

図 59. デュアル DAC チャンネルモードのデータレジスタ




15.4.5 DAC 変換

DAC_DORx に直接書き込むことはできず、DAC_DHRx レジスタをロードすることによって (DAC_DHR8Rx、DAC_DHR12Lx、DAC_DHR12Rx、DAC_DHR8RD、DAC_DHR12RD、または DAC_DHR12LD への操作の書き込み)、DAC チャンネル x へのデータ転送を行う必要があります。

DAC_DHRx レジスタに格納されたデータは、ハードウェアトリガが選択されていない (DAC_CR レジスタの TENx ビットがリセットされている) 場合に、1 dac_pclk クロックサイクル後に DAC_DORx レジスタに自動的に転送されます。ただし、ハードウェアトリガが選択されている (DAC_CR レジスタの TENx ビットがセットされている) ときには、トリガ信号が発生すると、転送は 3 dac_pclk クロックサイクル後に行われます。

DAC_DORx に DAC_DHRx の内容がロードされると、電源電圧とアナログ出力負荷に応じて決定される t_{SETTLING} 時間後にアナログ出力電圧が使用可能になります。

図 60. トリガ無効 (TEN = 0) 時の変換タイミング図



15.4.6 DAC 出力電圧

デジタル入力は、0 から $V_{\text{REF+}}$ までのリニア変換で出力電圧に変換されます。

各 DAC チャンネルピンのアナログ出力電圧は、次の式によって求められます。

$$\text{DACoutput} = V_{\text{REF}} \times \frac{\text{DOR}}{4096}$$

15.4.7 DAC トリガ選択

TENx 制御ビットがセットされている場合、外部イベント（タイマカウンタ、外部割込みラインなど）によって変換をトリガできます。16 個の考えられるイベントのうちどのイベントが変換をトリガするかは、[表 70: DAC トリガ選択](#)の TSEL1[3:0] および TSEL2[3:0] のビットが示すように、TSELx[3:0] の制御ビットによって決まります。

DAC インタフェースが選択されたトリガソース（次の表を参照）で立ち上がりエッジを検出するたびに、DAC_DHRx レジスタに最後に格納されたデータが DAC_DORx レジスタに転送されます。DAC_DORx レジスタは、トリガが発生してから 3 dac_pclk サイクル後に更新されます。

ソフトウェアトリガが選択されている場合、変換は、SWTRIG ビットがセットされると開始されず。SWTRIG ビットは、DAC_DHRx レジスタの内容が DAC_DORx レジスタにロードされると、ハードウェアによってリセットされます。

注： ENx ビットがセットされているときには、TSELx[3:0] ビットを変更することはできません。
ソフトウェアトリガが選択されているときには、DAC_DHRx レジスタから DAC_DORx レジスタへの転送は、わずか 1 dac_pclk クロックサイクルで行われます。

表 70. DAC トリガ選択⁽¹⁾

転送元	タイプ	TSELx[3:0]
SWTRIG	ソフトウェア制御ビット	0000
TIM1_TRGO	オンチップタイマからの内部信号	0001
TIM2_TRGO	オンチップタイマからの内部信号	0010
TIM3_TRGO	オンチップタイマからの内部信号	0011
予約済み	オンチップタイマからの内部信号	0100
TIM6_TRGO	オンチップタイマからの内部信号	0101
TIM7_TRGO	オンチップタイマからの内部信号	0110
予約済み	オンチップタイマからの内部信号	0111
TIM15_TRGO	オンチップタイマからの内部信号	1000
TIM3_TRGO	-	1001
予約済み	-	1010
LPTIM1_OUT	オンチップタイマからの内部信号	1011
LPTIM2_OUT	オンチップタイマからの内部信号	1100
EXTI9	外部ピン	1101
予約済み	-	1110
予約済み	-	1111

1. TIM3_TRGO は、TSELx のビットを 0b0011 または 0b1001 に設定することで選択できます。

15.4.8 DMA リクエスト

各 DAC チャンネルは、DMA 機能を備えています。DAC チャンネルの DMA リクエストは、2 つの DMA チャンネルを使用して処理されます。

DMAENx ビットがセットされた状態で外部トリガ（ソフトウェアトリガではなく）が発生すると、DAC_DHRx レジスタの値はDAC_DORx レジスタに転送され、転送が完了すると DMA リクエストが生成されます。

デュアルモードでは、両方の DMAENx ビットがセットされている場合、2 つの DMA リクエストが生成されます。1 つの DMA リクエストしか必要ない場合には、対応する DMAENx ビットだけをセットしてください。これにより、アプリケーションは 1 つの DMA リクエストと一意な DMA チャンネルを使用して、両方の DAC チャンネルをデュアルモードで管理することができます。

DMA リクエストの前に、DAC_DHRx から DAC_DORx へのデータ転送が発生したときは、その最初のデータを、最初のトリガイイベントが発生する前にDAC_DHRx に書き込む必要があります。

DMA アンダーラン

DAC DMA リクエストはキューされないで、最初の外部トリガに対する確認応答が受信される（最初のリクエスト）前に 2 番目の外部トリガが発生すると、新しいリクエストは発行されず、DAC_SR レジスタの DMA チャンネル x アンダーランフラグ DMAUDRx がセットされてエラー状態を報告します。DAC チャンネル x は、古いデータを変換し続けます。


ソフトウェアでは、1 を書き込むことによって DMAUDRx フラグをクリアし、使用された DMA ストリームの DMAEN ビットをクリアし、DMA と DAC のチャンネル x を再初期化して転送を正しくリスタートさせてください。また、DAC トリガ変換周波数を変更するか DMA の負荷を軽減して、新しい DMA アンダーランを回避してください。最後に、DMA データ転送と変換トリガを有効にすることによって DAC 変換を再開することができます。

各 DAC チャンネル x では、DAC_CR レジスタの対応する DMAUDRIEx ビットが有効にされた場合、割込みも生成されます。

15.4.9 ノイズ生成

リニアフィードバックシフトレジスタ (LFSR) を使用して、可変振幅の擬似ノイズを生成することができます。DAC ノイズ生成を選択するには、WAVEx[1:0] に“01”をセットします。LFSRにプリロードされる値は 0xAAA です。このレジスタは、各トリガイイベントの 3 dac_pclk クロックサイクル後に、特定の計算アルゴリズムに従って更新されます。

図 61. DAC LFSR レジスタ計算アルゴリズム




LFSR 値は、DAC_CR レジスタの MAMPx[3:0] ビットによって部分的または全体的にマスクでき、オーバーフローなしに DAC_DHRx の内容に加算され、DAC_DORx レジスタに転送されます。

LFSR が 0x0000 の場合、“1”がインジェクトされます（アンチロックアップメカニズム）。

WAVEx[1:0] ビットをリセットすることによって、LFSR 波形生成をリセットできます。

図 62. LFSR 波形生成による DAC 変換（SW トリガ有効）



注： ノイズ生成のためには、DAC_CR レジスタの TENx ビットをセットすることによって、DAC トリガを有効にしなければなりません。

15.4.10 三角波生成


DC または低周波数信号上に、小さな振幅の三角波を追加することが可能です。DAC 三角波生成を選択するには、WAVEx[1:0] を“10”にセットします。振幅は、DAC_CR レジスタのMAMPx[3:0] ビットを介して設定されます。内部三角波カウンタは、各トリガイベントの 3 dac_pclk クロックサイクル後にインクリメントされます。このカウンタの値は、オーバーフローなしに DAC_DHRx レジスタに加えられ、合計は DAC_DORx レジスタに転送されます。三角波カウンタは、MAMPx[3:0] ビットによって定義された最大振幅以上になるまでインクリメントされます。設定された振幅に達すると、カウンタは 0 にデクリメントされ、再びインクリメントが開始されます。

WAVEx[1:0] ビットをリセットすることによって、三角波生成をリセットすることができます。

図 63. DAC 三角波生成



図 64. 三角波生成による DAC 変換 (SW トリガ有効)



注： 三角波生成のためには、DAC_CR レジスタの TENx ビットをセットすることによって、DAC トリガを有効にしなければなりません。

DAC を有効にするには、その前に MAMPx[3:0] ビットを設定する必要があります。そうしないと、これらのビットは変更できません。

15.4.11 DAC チャネルモード

各 DAC チャネルは、通常モードまたはサンプルおよびホールドモードのいずれかに設定できます。高駆動機能を許可するために、出力バッファを有効にできます。出力バッファを有効にする前に、電圧オフセットを校正する必要があります。この校正は出荷時に実施され（リセット後にロードされ）、アプリケーション動作中にソフトウェアで調整できます。

通常モード

通常モードでは、バッファ状態の変更と DAC_OUTx ピン相互接続による 4 つの組み合わせがあります。

出力バッファを有効にするには、DAC_MCR レジスタの MODEx[2:0] ビットを次のようにセットする必要があります。

- 000 : DAC を外部ピンに接続
- 001 : DAC を外部ピンとオンチップペリフェラルに接続

出力バッファを無効にするには、DAC_MCR レジスタの MODEx[2:0] ビットを次のようにセットする必要があります。

- 010 : DAC を外部ピンに接続
- 011 : DAC をオンチップペリフェラルに接続

サンプルおよびホールドモード

サンプルおよびホールドモードでは、DAC コアがトリガ変換でデータを変換してから、コンデンサで変換された電圧を保持します。変換しない場合、DAC コアおよびバッファはサンプル間で完全にオフになり、DAC 出力はトライステートになるため、全体の消費電力を低減します。新規の変換を行うには、バッファ状態に応じて値が異なる新しい安定時間が必要となります。

このモードでは、DAC コアならびにすべての対応するロジックとレジスタは、dac_pclk クロックに加えてロースピードクロック (LSI :) によっても駆動されるため、ストップモードなどの超低電力モードで DAC チャネルを使用できます。

サンプル/ホールドモードの動作は、3 つのフェーズに分けられます。

1. サンプルフェーズ : サンプル/ホールド要素が対象の電圧までチャージされます。チャージ時間はコンデンサ値（ユーザによって選択された内部または外部）によって異なります。サンプリング時間は、DAC_SHSRx レジスタの TSAMPLEx[9:0] ビットで設定されます。TSAMPLEx[9:0] ビットの書込み中、両方のクロックドメイン（APB およびロースピードクロック）を同期するために DAC_SR レジスタの BWSTx ビットが 1 にセットされ、DAC チャネル動作中にソフトウェアによってサンプルフェーズの値を変更できるようになります。
2. ホールドフェーズ : DAC 出力チャネルはトライステートになり、DAC コアおよびバッファはオフになって消費電流を低減します。ホールド時間は、DAC_SHHR レジスタの THOLDx[9:0] ビットで設定されます。
3. リフレッシュフェーズ : リフレッシュ時間は、DAC_SHRR レジスタの TREFRESHx[7:0] ビットで設定されます。

上記 3 つのフェーズのタイミングは、LSI クロックの単位で行われます。たとえば、32 KHz の LSI を選択したと仮定して、350 μ s のサンプル時間、2 ms のホールド時間、および 100 μ s のリフレッシュ時間を設定するときの例を以下に示します。

12 サイクルがサンプルフェーズで必要になります。TSAMPLEx[9:0] = 11

62 サイクルがサンプルフェーズで必要になります。THOLDx[9:0] = 62,

4 サイクルがリフレッシュ時間で必要になります。TREFRESHx[7:0] = 4.

この例では、消費電力が通常モードに対してほぼ 15分の1に低減されます。

適切なサンプルおよびリフレッシュタイミングを計算する公式は、以下の表に記載しており、ホールド時間はリーク電流によって異なります。

表 71. サンプルおよびリフレッシュタイミング

バッファ 状態	$t_{\text{SAMP}}^{(1)(2)}$	$t_{\text{REFRESH}}^{(2)(3)}$
有効化	$7\ \mu\text{s} + (10 \cdot R_{\text{BON}} \cdot C_{\text{SH}})$	$7\ \mu\text{s} + (R_{\text{BON}} \cdot C_{\text{SH}}) \cdot \ln(2 \cdot N_{\text{LSB}})$
無効化	$3\ \mu\text{s} + (10 \cdot R_{\text{BOFF}} \cdot C_{\text{SH}})$	$3\ \mu\text{s} + (R_{\text{BOFF}} \cdot C_{\text{SH}}) \cdot \ln(2 \cdot N_{\text{LSB}})$

1. 上記の公式で、 $\frac{1}{2}$ LSBエラー精度での目標のコード値までの整定には、12 ビットの分解能の場合、10 定数時間が必要です。8 ビット分解能の場合、整定時間は7 定数時間です。
2. C_{SH} はサンプルおよびホールドモードのコンデンサです。
3. ホールドフェーズ中に許容される電圧低下「 V_d 」は、コンデンサが出力リーク電流で放電した後の LSB の数で表されます。 $\frac{1}{2}$ LSB エラー精度で目標のコード値まで整定し直すには、DAC の $\ln(2 \cdot N_{\text{LSB}})$ 定数時間が必要です。

出力バッファがオンの場合のサンプルおよびリフレッシュ時間の計算例

以下に使用される値は、例示のみを目的としています。製品データについては、製品データシートを参照してください。

$C_{\text{SH}} = 100\ \text{nF}$

$V_{\text{DD}} = 3.0\ \text{V}$

サンプリングフェーズ：

$$t_{\text{SAMP}} = 7\ \mu\text{s} + (10 \cdot 2000 \cdot 100 \cdot 10^{-9}) = 2.007\ \text{ms}$$

(ここで、 $R_{\text{BON}} = 2\ \text{k}\Omega$)

リフレッシュフェーズ：

$$t_{\text{refresh}} = 7\ \mu\text{s} + (2000 \cdot 100 \cdot 10^{-9}) \cdot \ln(2 \cdot 10) = 606.1\ \mu\text{s}$$

(ここで、 $N_{\text{LSB}} = 10$ (ホールドフェーズ中は 10 LSB 低下))


ホールドフェーズ：

$$D_v = i_{\text{leak}} \cdot t_{\text{hold}} / C_{\text{SH}} = 0.0073\ \text{V} \text{ (3 V で 12 ビットの 10 LSB)}$$

$i_{\text{leak}} = 150\ \text{nA}$ (すべての温度範囲の IO リークで最悪のケース)

$t_{\text{hold}} = 0.0073 \cdot 100 \cdot 10^{-9} / (150 \cdot 10^{-9}) = 4.867\ \text{ms}$

図 65. DAC サンプルおよびホールドモードフェーズの図



通常モードと同様に、サンプルおよびホールドモードには個別の設定があります。

出力バッファを有効にするには、DAC_MCR レジスタの MODEx[2:0] ビットを次のようにセットする必要があります。

- 100 : DAC を外部ピンに接続
- 101 : DAC を外部ピンとオンチップペリフェラルに接続

出力バッファを無効にするには、DAC_MCR レジスタの MODEx[2:0] ビットを次のようにセットする必要があります。

- 110 : DAC を外部ピンとオンチップペリフェラルに接続
- 111 : DAC をオンチップペリフェラルに接続

DAC_MCR レジスタの MODEx[2:0] ビットが 111 と等しい場合、内部コンデンサC_{Lint}は、DAC コアの電圧出力を保持し、オンチップペリフェラルに対して駆動します。

すべてのサンプルおよびホールドフェーズは割り込み可能で、DAC_DHRx のあらゆる変更によって新しいサンプルフェーズが即座にトリガされます。

表 72. チャネル出力モードの概要

MODEx[2:0]			モード	バッファ	出力接続
0	0	0	通常モード	有効	外部ピンに接続
0	0	1			外部ピンとオンチップペリフェラルに接続（例：コンパレータ）
0	1	0		無効	外部ピンに接続
0	1	1			オンチップペリフェラルに接続（例：コンパレータ）

表 72. チャネル出力モードの概要 (続き)

MODEx[2:0]			モード	バッファ	出力接続
1	0	0	サンプルおよび ホールドモード	有効	外部ピンに接続
1	0	1			外部ピンとオンチップペリフェラルに接続 (例: コンパレータ)
1	1	0		無効	外部ピンとオンチップペリフェラルに接続 (例: コンパレータ)
1	1	1			オンチップペリフェラルに接続 (例: コンパレータ)

15.4.12 DAC 出力バッファ較正

N ビットのデジタルアナログコンバータ (DAC) の転送関数は次のとおりです。

$$V_{out} = ((D/2^N - 1) \times G \times V_{ref}) + V_{OS}$$

ここで、VOUT はアナログ出力、D はデジタル入力、G はゲイン、Vref は公称フルスケール電圧、Vos はオフセット電圧です。理想的な DAC チャネルでは、G = 1、Vos = 0. となります。

出力バッファの特性によって、オフセット電圧が部分的に異なり、アナログ出力で絶対的なオフセットエラーをもたらす場合があります。Vos を補正するには、トリミング技法による較正が必要です。

この較正は、DAC チャネル x がバッファ有効状態で動作している場合 (MODEx[2:0] = 000b または 001b または 100b または 101b) のみ有効です。バッファがオフのときに他のモードで適用される場合は影響しません。較正中は次のようになります。

- バッファ出力がピンの内部／外部接続から切断され、トライステートモード (ハイインピーダンス) になります。
- バッファがミドルコード値 0x800 を検出して、内部ブリッジで VREF+/2 信号と比較するためにコンパレータとして機能し、比較結果 (CAL_FLAGx ビット) に応じて出力信号を 0 または 1 にトグルします。

次の 2 つの較正技法があります。

- 出荷時トリミング (常に有効)
DAC バッファオフセットが出荷時にトリミングされます。DAC_CCR レジスタの OTRIMx[4:0] ビットのデフォルト値は出荷時トリミング値となり、DAC デジタルインタフェースがリセットされるとロードされます。
- ユーザトリミング
動作条件が出荷時トリミング条件と異なる場合、特に VDD 電圧、温度、VREF+ の値が変化する場合に、ユーザトリミングはソフトウェアによって適用時にいつでも実行できます。

注： 出荷時トリミング条件の詳細については、データシートを参照してください。

また、VDD が削除される場合 (デバイスが STANDBY モードや VBAT モードに移行する場合など)、較正が必要になります。

ユーザトリミング校正を実行する手順は次のとおりです。

1. DAC チャンネルがアクティブな場合、DAC_CR の ENx ビットに 0 を書き込み、チャンネルを無効にします。
2. DACx_MCR レジスタに MODEx[2:0] = 000b または 001b または 100b または 101b を書き込んで、バッファが有効なモードを選択し
3. DAC_CR レジスタの CENx ビットを 1 にセットして、DAC チャンネル x の校正を開始します。
4. トリミングアルゴリズムを適用します。
 - a) OTRIMx[4:0] ビットにコードを書き込んで、00000b で開始します。
 - b) tTRIM の遅延を待ちます。
 - c) DAC_SR の CAL_FLAGx ビットが 1 にセットされているか確認します。
 - d) CAL_FLAGx が 1 にセットされている場合、トリミングコード OTRIMx[4:0] が検索され、出力値を補正する操作中に使用されます。それ以外は OTRIMx[4:0] をインクリメントし、(a) から (d) のサブステップを繰り返します。

ソフトウェアアルゴリズムによって、逐次比較や二分岐法を使用して、より早く OTRIMx[4:0] ビットの内容を計算してセットできます。

CAL_FLAGx ビットの転流／トグルは、オフセットが正しく補正されたことを示し、対応するトリミングコードを DAC_CCR レジスタの OTRIMx[4:0] ビットに保持しておく必要があります。

注： tTRIM の遅延は、正しい値を取得するために DAC_SR レジスタでの OTRIMx[4:0] ビットの書込みと CAL_FLAGx ビットの読出しの間に行う必要があります。このパラメータは、データシートの電気的特性のセクションで指定されています。

STANDBY モードおよび VBAT モードに頻繁に移行しつつ、デバイス動作中に VDD、VREF+ および温度の条件が変化しない場合、ソフトウェアはフラッシュまたはバックアップレジスタの最初のユーザ校正に見られる OTRIMx[4:0] ビットを保存する場合があります。デバイスの電源が復帰したときに直接それらに読書きを行うために、新しい校正時間を待機しなくて済むようになります。

CENx ビットがセットされていると、ENx ビットのセットは許可されません。

15.4.13 デュアル DAC チャンネル変換 (使用できる場合)

同時に 2 つの DAC チャンネルを必要とするアプリケーションで、バスのバンド幅を有効に使用するために、DHR8RD、DHR12RD、および DHR12LD の 3 つのデュアルレジスタが搭載されています。両方の DAC チャンネルを同時に駆動するには、一意なレジスタアクセスが必要です。波生成には、DHRxxxD レジスタへアクセスは必要ありません。その結果、2 つの出力チャンネルは独立して使用することも、同時に使用することもできます。

2 つの DAC チャンネルとこれらのデュアルレジスタを使用することで、11 の変換モードが使用可能です。すべての変換モードは、必要な場合には、別の DHRx レジスタを使っても利用できます。

すべてのモードについて、以下の節で説明します。

波形生成なしの独立トリガ

DAC をこの変換モードに設定するには、次の手順が必要です。

1. TEN1 と TEN2 の 2 つの DAC チャンネルトリガイネーブルビットをセットします。
2. TSEL1[3:0] および TSEL2[3:0] ビットに異なる値を設定することによって、異なるトリガソースを設定します。
3. 目的の DHR レジスタ (DAC_DHR12RD、DAC_DHR12LD、または DAC_DHR8RD) にデュアル DAC チャンネルデータをロードします。

DAC チャンネル 1 トリガが発生すると、DHR1 レジスタが DAC_DOR1 に転送されます (3 dac_pclk クロックサイクル後)。

DAC チャンネル 2 トリガが発生すると、DHR2 レジスタが DAC_DOR2 に転送されます (3 `dac_pclk` クロックサイクル後)。

1 つの LFSR 生成による独立トリガ

DAC をこの変換モードに設定するには、次の手順が必要です。

1. TEN1 と TEN2 の 2 つの DAC チャンネルトリガイネーブルビットをセットします。
2. TSEL1[3:0] および TSEL2[3:0] ビットに異なる値を設定することによって、異なるトリガソースを設定します。
3. 2 つの DAC チャンネル WAVEx[1:0] ビットを“01”に設定し、MAMPx[3:0] ビットで同じ LFSR マスク値を設定します。
4. 目的の DHR レジスタ (DHR12RD、DHR12LD、または DHR8RD) にデュアル DAC チャンネルデータをロードします。

DAC チャンネル 1 トリガが発生すると、同じマスクを持つ LFSR1 カウンタが DHR1 レジスタに加算され、合計が DAC_DOR1 に転送されます (3 `dac_pclk` クロックサイクル後)。その後、LFSR1 カウンタが更新されます。

DAC チャンネル 2 トリガが発生すると、同じマスクを持つ LFSR2 カウンタが DHR2 レジスタに加算され、合計が DAC_DOR2 に転送されます (3 `dac_pclk` クロックサイクル後)。その後、LFSR2 カウンタが更新されます。

異なる LFSR 生成による独立トリガ

DAC をこの変換モードに設定するには、次の手順が必要です。

1. TEN1 と TEN2 の 2 つの DAC チャンネルトリガイネーブルビットをセットします。
2. TSEL1[3:0] および TSEL2[3:0] ビットに異なる値を設定することによって、異なるトリガソースを設定します。
3. 2 つの DAC チャンネル WAVEx[1:0] ビットを“01”に設定し、MAMP1[3:0] ビットと MAMP2[3:0] ビットで異なる LFSR マスク値を設定します。
4. 目的の DHR レジスタ (DAC_DHR12RD、DAC_DHR12LD、または DAC_DHR8RD) にデュアル DAC チャンネルデータをロードします。

DAC チャンネル 1 トリガが発生すると、MAMP1[3:0] によって設定されたマスクを持つ LFSR1 カウンタが DHR1 レジスタに加算され、合計が DAC_DOR1 に転送されます (3 `dac_pclk` クロックサイクル後)。その後、LFSR1 カウンタが更新されます。

DAC チャンネル 2 トリガが発生すると、MAMP2[3:0] によって設定されたマスクを持つ LFSR2 カウンタが DHR2 レジスタに加算され、合計が DAC_DOR2 に転送されます (3 `dac_pclk` クロックサイクル後)。その後、LFSR2 カウンタが更新されます。

1 つの三角波生成による独立トリガ

DAC をこの変換モードに設定するには、次の手順が必要です。

1. TEN1 と TEN2 の 2 つの DAC チャンネルトリガイネーブルビットをセットします。
2. TSEL1[3:0] および TSEL2[3:0] ビットに異なる値を設定することによって、異なるトリガソースを設定します。
3. 2 つの DAC チャンネルの WAVEx[1:0] ビットを 1x に設定し、MAMPx[3:0] ビットで同じ最大振幅値を設定します。
4. 目的の DHR レジスタ (DAC_DHR12RD、DAC_DHR12LD、または DAC_DHR8RD) にデュアル DAC チャンネルデータをロードします。

DAC チャンネル 1 トリガが発生すると、同じ三角波振幅を持つ DAC チャンネル 1 の三角波カウンタが DHR1 レジスタに加算され、合計が DAC_DOR1 に転送されます (3 dac_pclk クロックサイクル後)。その後、DAC チャンネル1 の三角波カウンタが更新されます。

DAC チャンネル 2 トリガが発生すると、同じ三角波振幅を持つ DAC チャンネル 2 の三角波カウンタが DHR1 レジスタに加算され、合計が DAC_DOR2 に転送されます (3 dac_pclk クロックサイクル後)。その後、DAC チャンネル2 の三角波カウンタが更新されます。

異なる三角波生成による独立トリガ

DAC をこの変換モードに設定するには、次の手順が必要です。

1. TEN1 と TEN2 の 2 つの DAC チャンネルトリガイネーブルビットをセットします。
2. TSEL1[3:0] および TSEL2[3:0] ビットに異なる値を設定することによって、異なるトリガソースを設定します。
3. 2 つの DAC チャンネル WAVEx[1:0] ビットを“1x”に、異なる最大振幅値マスクを MAMP1[3:0] と MAMP2[3:0] ビットに設定します。
4. 目的の DHR レジスタ (DAC_DHR12RD、DAC_DHR12LD、または DAC_DHR8RD) にデュアル DAC チャンネルデータをロードします。

DAC チャンネル 1 トリガが発生すると、MAMP1[3:0] によって設定された三角波振幅を持つ DAC チャンネル 1 の三角波カウンタが DHR1 レジスタに加算され、合計が DAC_DOR1 に転送されます (3 dac_pclk クロックサイクル後)。その後、DAC チャンネル1 の三角波カウンタが更新されます。

DAC チャンネル 2 トリガが発生すると、MAMP2[3:0] によって設定された三角波振幅を持つ DAC チャンネル 2 の三角波カウンタが DHR2 レジスタに加算され、合計が DAC_DOR2 に転送されます (3 dac_pclk クロックサイクル後)。その後、DAC チャンネル2 の三角波カウンタが更新されます。

同時ソフトウェア開始

DAC をこの変換モードに設定するには、次の手順が必要です。

- 目的の DHR レジスタ (DAC_DHR12RD、DAC_DHR12LD、または DAC_DHR8RD) に、デュアル DAC チャンネルデータをロードします。

この設定では、1 dac_pclk クロックサイクル後に、DHR1 および DHR2 レジスタが DAC_DOR1 と DAC_DOR2 にそれぞれ転送されます。

波形成成なしの同時トリガ

DAC をこの変換モードに設定するには、次の手順が必要です。

- TEN1 と TEN2 の 2 つの DAC チャンネルトリガイネーブルビットをセットします。
- TSEL1[3:0] および TSEL2[3:0] ビットに同じ値をセットすることによって、両方の DAC チャンネルに同じトリガソースを設定します。
- 目的の DHR レジスタ (DAC_DHR12RD、DAC_DHR12LD、または DAC_DHR8RD) に、デュアル DAC チャンネルデータをロードします。

トリガが発生すると、DHR1 および DHR2 レジスタが DAC_DOR1 と DAC_DOR2 にそれぞれ転送されます (3 dac_pclk クロックサイクル後)。

1 つの LFSR 生成による同時トリガ

DAC をこの変換モードに設定するには、次の手順が必要です。

- TEN1 と TEN2 の 2 つの DAC チャンネルトリガイネーブルビットをセットします。
- TSEL1[3:0] および TSEL2[3:0] ビットに同じ値をセットすることによって、両方の DAC チャンネルに同じトリガソースを設定します。
- 2 つの DAC チャンネル WAVEx[1:0] ビットを“01”に設定し、MAMPx[3:0] ビットで同じ LFSR マスク値を設定します。
- 目的の DHR レジスタ (DHR12RD、DHR12LD、または DHR8RD) に、デュアル DAC チャンネルデータをロードします。

トリガが発生すると、同じマスクを持つ LFSR1 カウンタが DHR1 レジスタに加算され、合計が DAC_DOR1 に転送されます (3 dac_pclk クロックサイクル後)。その後、LFSR1 カウンタが更新されます。同時に、同じマスクを持つ LFSR2 カウンタが DHR2 レジスタに加算され、合計が DAC_DOR2 に転送されます (3 dac_pclk クロックサイクル後)。その後、LFSR2 カウンタが更新されます。

異なる LFSR 生成による同時トリガ

DAC をこの変換モードに設定するには、次の手順が必要です。

- TEN1 と TEN2 の 2 つの DAC チャンネルトリガイネーブルビットをセットします。
- TSEL1[3:0] および TSEL2[3:0] ビットに同じ値をセットすることによって、両方の DAC チャンネルに同じトリガソースを設定します。
- 2 つの DAC チャンネルの WAVEx[1:0] ビットを“01”に設定し、MAMP1[3:0] と MAMP2[3:0] ビットで異なる LFSR マスク値を設定します。
- 目的の DHR レジスタ (DAC_DHR12RD、DAC_DHR12LD、または DAC_DHR8RD) にデュアル DAC チャンネルデータをロードします。

トリガが発生すると、MAMP1[3:0] で設定されたマスクを持つ LFSR1 カウンタが DHR1 レジスタに加算され、合計が DAC_DOR1 に転送されます (3 dac_pclk クロックサイクル後)。その後、LFSR1 カウンタが更新されます。

同時に、MAMP2[3:0] で設定されたマスクを持つ LFSR2 カウンタが DHR2 レジスタに加算され、合計が DAC_DOR2 に転送されます (3 dac_pclk クロックサイクル後)。その後、LFSR2 カウンタが更新されます。

1 つの三角波生成による同時トリガ

DAC をこの変換モードに設定するには、次の手順が必要です。

- TEN1 と TEN2 の 2 つの DAC チャンネルトリガイネーブルビットをセットします。
- TSEL1[3:0] および TSEL2[3:0] ビットに同じ値をセットすることによって、両方の DAC チャンネルに同じトリガソースを設定します。
- 2 つの DAC チャンネルの WAVEx[1:0] ビットを“1x”に設定し、MAMPx[3:0] ビットで同じ最大振幅値を設定します。
- 目的の DHR レジスタ (DAC_DHR12RD、DAC_DHR12LD、または DAC_DHR8RD) にデュアル DAC チャンネルデータをロードします。

トリガが発生すると、同じ三角波振幅を持つ DAC チャンネル1 の三角波カウンタが DHR1 レジスタに加算され、合計が DAC_DOR1 に転送されます (3 dac_pclk クロックサイクル後)。その後、DAC チャンネル1 の三角波カウンタが更新されます。

同時に、同じ三角波振幅を持つ DAC チャンネル2 の三角波カウンタが DHR2 レジスタに加算され、合計が DAC_DOR2 に転送されます (3 dac_pclk クロックサイクル後)。その後、DAC チャンネル2 の三角波カウンタが更新されます。

異なる三角波生成による同時トリガ

DAC をこの変換モードに設定するには、次の手順が必要です。

- TEN1 と TEN2 の 2 つの DAC チャンネルトリガイネーブルビットをセットします。
- TSEL1[3:0] および TSEL2[3:0] ビットに同じ値をセットすることによって、両方の DAC チャンネルに同じトリガソースを設定します。
- 2 つの DAC チャンネル WAVEx[1:0] ビットを“1x”に、異なる最大振幅値マスクを MAMP1[3:0] と MAMP2[3:0] ビットに設定します。
- 目的の DHR レジスタ (DAC_DHR12RD、DAC_DHR12LD、または DAC_DHR8RD) にデュアル DAC チャンネルデータをロードします。

トリガが発生すると、MAMP1[3:0] によって設定された三角波振幅を持つ DAC チャンネル1 の三角波カウンタが DHR1 レジスタに加算され、合計が DAC_DOR1 に転送されます (3 APB クロックサイクル後)。その後、DAC チャンネル1 の三角波カウンタが更新されます。

同時に、MAMP2[3:0] で設定された三角波振幅を持つ DAC チャンネル2 の三角波カウンタが DHR2 レジスタに加算され、合計が DAC_DOR2 に転送されます (3 dac_pclk クロックサイクル後)。その後、DAC チャンネル2 の三角波カウンタが更新されます。

15.5 DAC 低電力モード

表 73. 低電力モードが DAC に与える影響

モード	説明
SLEEP	影響はありません。DAC が DMA と使用されます。
STOP 0	サンプルおよびホールドモードが LSI クロックを使用して選択されている場合、DAC はスタティック値でアクティブなままになります。
STANDBY	DAC ペリフェラルはパワーダウンされ、STANBY または SHUTDOWN モード終了後に再初期化する必要があります。
SHUTDOWN	

15.6 DAC 割込み

表 74. DAC 割込み

割込みイベント	イベントフラグ	イネーブル制御ビット
DMA アンダーラン	DMAUDRx	DMAUDRIEx

15.7 DAC レジスタ

レジスタの説明で使用されている略語のリストについては、[50 ページのセクション 1](#) を参照してください。

ペリフェラルレジスタには、ワード (32 ビット) 単位でアクセスする必要があります。

15.7.1 DAC 制御レジスタ (DAC_CR)

アドレスオフセット : 0x00

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	CEN2	DMAUDRIE2	DMAEN2	MAMP2[3:0]				WAVE2[1:0]		TSEL23	TSEL22	TSEL21	TSEL20	TEN2	EN2
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	CEN1	DMAUDRIE1	DMAEN1	MAMP1[3:0]				WAVE1[1:0]		TSEL13	TSEL12	TSEL11	TSEL10	TEN1	EN1
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31 予約済みであり、リセット値に保持する必要があります。

ビット 30 **CEN2** : DAC チャンネル 2 較正有効化

このビットは、DAC チャンネル2 較正を有効化／無効化するためにソフトウェアによってセット／クリアされます。DAC_CR でビット EN2ビットが0 にセットされる場合のみ (DAC チャンネルが無効化された場合のみ較正モードに移行/終了できます) 書込み可能で、それ以外の書込み操作は無視されます。
0 : DAC チャンネル2 は通常動作モードです。
1 : DAC チャンネル 2 は較正モードです。

注 : このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 29 **DMAUDRIE2** : DAC チャンネル2 DMA アンダーラン割込みイネーブル

このビットは、ソフトウェアによってセット／クリアされます。
0 : DAC チャンネル2 DMA アンダーラン割込みは無効です。
1 : DAC チャンネル2 DMA アンダーラン割込みは有効です。

注 : このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 28 **DMAEN2** : DAC チャンネル2 DMA イネーブル

このビットは、ソフトウェアによってセット／クリアされます。
0 : DAC チャンネル2 DMA モードは無効です。
1 : DAC チャンネル2 DMA モードは有効です。

注 : このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 27:24 MAMP2[3:0] : DAC チャンネル2 マスク／振幅セクタ

これらのビットは、波形生成モードのマスクまたは三角波生成モードの振幅を選択するために、ソフトウェアによって書き込まれます。

0000 : LFSR／三角波振幅のアンマスクビット 0 は 1 に等しい。

0001 : LFSR／三角波振幅のアンマスクビット [1:0] は 3 に等しい。

0010 : LFSR／三角波振幅のアンマスクビット [2:0] は 7 に等しい。

0011 : LFSR／三角波振幅のアンマスクビット [3:0] は 15 に等しい。

0100 : LFSR／三角波振幅のアンマスクビット [4:0] は 31 に等しい。

0101 : LFSR／三角波振幅のアンマスクビット [5:0] は 63 に等しい。

0110 : LFSR／三角波振幅のアンマスクビット [6:0] は 127 に等しい。

0111 : LFSR／三角波振幅のアンマスクビット [7:0] は 255 に等しい。

1000 : LFSR／三角波振幅のアンマスクビット [8:0] は 511 に等しい。

1001 : LFSR／三角波振幅のアンマスクビット [9:0] は 1023 に等しい。

1010 : LFSR／三角波振幅のアンマスクビット [10:0] は 2047 に等しい。

? 1011 : LFSR／三角波振幅のアンマスクビット [11:0] は 4095 に等しい。

注： このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 23:22 WAVE2[1:0] : DAC チャンネル2 ノイズ／三角波生成イネーブル

これらのビットは、ソフトウェアによってセット／リセットされます。

00 : 波形生成は無効です。

01 : ノイズ波生成は有効です。

1x : 三角波生成は有効です。

注： ビット TEN2=1 (DAC チャンネル2 トリガ有効) の場合のみ使用されます。

このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 21:18 TSEL2[3:0] : DAC チャンネル2 トリガ選択

これらのビットは、DAC チャンネル2 をトリガするために使用される外部イベントを選択します。

トリガ設定とマッピングの詳細についてはトリガ選択表を参照してください。

注： ビット TEN2=1 (DAC チャンネル2 トリガ有効) の場合のみ使用されます。

このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 17 TEN2 : DAC チャンネル2 トリガイネーブル

このビットは、DAC チャンネル2 トリガを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : DAC チャンネル2 トリガは無効であり、DAC_DHR2 レジスタに書き込まれたデータは、1 dac_pclk クロックサイクル後に DAC_DOR2 レジスタに転送されます。

1 : DAC チャンネル2 トリガは有効であり、DAC_DHR2 レジスタから転送されたデータは、3 dac_pclk クロックサイクル後に DAC_DOR2 レジスタに転送されます。

注： ソフトウェアトリガが選択されているときには、DAC_DHR2 から DAC_DOR2 レジスタへの転送には、わずか 1 dac_pclk クロックサイクルで行われます。

このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 16 EN2 : DAC チャンネル2 イネーブル

このビットは、DAC チャンネル2 を有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : DAC チャンネル2 は無効です。

1 : DAC チャンネル2 は有効です。

注： このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14 CEN1 : DAC チャネル 1 較正有効化

このビットは、DAC チャネル1 較正を有効化／無効化するためにソフトウェアによってセット／クリアされます。DAC_CR でビット EN1=0 の場合のみ (DAC チャネルが無効化された場合のみ較正モードに移行できます) 書き込み可能で、それ以外の書き込み操作は無視されます。

0 : DAC チャネル1 は通常動作モードです。

1 : DAC チャネル 1 は較正モードです。

ビット 13 DMAUDRIE1 : DAC チャネル1 DMA アンダーラン割込みイネーブル

このビットは、ソフトウェアによってセット／クリアされます。

0 : DAC チャネル1 DMA アンダーラン割込みは無効です。

1 : DAC チャネル1 DMA アンダーラン割込みは有効です。

ビット 12 DMAEN1 : DAC チャネル 1 DMA イネーブル

このビットは、ソフトウェアによってセット／クリアされます。

0 : DAC チャネル 1 DMA モードは無効です。

1 : DAC チャネル 1 DMA モードは有効です。

ビット 11:8 MAMP1[3:0] : DAC チャネル 1 マスク／振幅セレクタ

これらのビットは、波形生成モードのマスクまたは三角波生成モードの振幅を選択するために、ソフトウェアによって書き込まれます。

0000 : LFSR／三角波振幅のアンマスクビット 0 は 1 に等しい。

0001 : LFSR／三角波振幅のアンマスクビット [1:0] は 3 に等しい。

0010 : LFSR／三角波振幅のアンマスクビット [2:0] は 7 に等しい。

0011 : LFSR／三角波振幅のアンマスクビット [3:0] は 15 に等しい。

0100 : LFSR／三角波振幅のアンマスクビット [4:0] は 31 に等しい。

0101 : LFSR／三角波振幅のアンマスクビット [5:0] は 63 に等しい。

0110 : LFSR／三角波振幅のアンマスクビット [6:0] は 127 に等しい。

0111 : LFSR／三角波振幅のアンマスクビット [7:0] は 255 に等しい。

1000 : LFSR／三角波振幅のアンマスクビット [8:0] は 511 に等しい。

1001 : LFSR／三角波振幅のアンマスクビット [9:0] は 1023 に等しい。

1010 : LFSR／三角波振幅のアンマスクビット [10:0] は 2047 に等しい。

? 1011 : LFSR／三角波振幅のアンマスクビット [11:0] は 4095 に等しい。

ビット 7:6 WAVE1[1:0] : DAC チャネル 1 ノイズ／三角波生成イネーブル

これらのビットは、ソフトウェアによってセット／クリアされます。

00 : 波形生成は無効です。

01 : ノイズ波生成は有効です。

1x : 三角波生成は有効です。

ビット TEN1 = 1 (DAC チャネル 1 トリガ有効) の場合のみ使用されます。

ビット 5:2 **TSEL1[3:0]** : DAC チャンネル 1 トリガ選択

これらのビットは、DAC チャンネル 1 をトリガするために使用される外部イベントを選択します。
トリガ設定とマッピングの詳細についてはトリガ選択表を参照してください。

注： ビット **TEN1 = 1** (DAC チャンネル 1 トリガ有効) の場合のみ使用されます。

ビット 1 **TEN1** : DAC チャンネル 1 トリガイネーブル

このビットは、DAC チャンネル 1 トリガを有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : DAC チャンネル 1 トリガは無効であり、DAC_DHR1 レジスタに書き込まれたデータは、1 dac_pclk クロックサイクル後に DAC_DOR1 レジスタに転送されます。

1 : DAC チャンネル 1 トリガは有効であり、DAC_DHR1 レジスタから転送されたデータは、3 dac_pclk クロックサイクル後に DAC_DOR1 レジスタに転送されます。

注： ソフトウェアトリガが選択されているときには、DAC_DHR1 レジスタから DAC_DOR1 レジスタへの転送は、わずか 1 dac_pclk クロックサイクルで行われます。

ビット 0 **EN1** : DAC チャンネル 1 イネーブル

このビットは、DAC チャンネル 1 を有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : DAC チャンネル 1 は無効です。

1 : DAC チャンネル 1 は有効です。

15.7.2 DAC ソフトウェアトリガレジスタ (DAC_SWTRGR)

アドレスオフセット : 0x04

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SWTRIG2	SWTRIG1
														w	w

ビット 31:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **SWTRIG2** : DAC チャンネル 2 ソフトウェアトリガ

このビットは、ソフトウェアトリガモードで DAC をトリガするために、ソフトウェアによってセットされます。

0 : トリガなし

1 : トリガ

注： このビットは、DAC_DHR2 レジスタの値が DAC_DOR2 レジスタにロードされると、ハードウェアによってクリアされます (1 dac_pclk クロックサイクル後)。

このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3: DAC の実装](#)を参照してください。

ビット 0 **SWTRIG1** : DAC チャンネル 1 ソフトウェアトリガ

このビットは、ソフトウェアトリガモードで DAC をトリガするために、ソフトウェアによってセットされます。

0 : トリガなし

1 : トリガ

注： このビットは、DAC_DHR1 レジスタの値が DAC_DOR1 レジスタにロードされると、ハードウェアによってクリアされます (1 dac_pclk クロックサイクル後)。

15.7.3 DAC チャンネル 1 の 12 ビット右詰めデータ保持レジスタ (DAC_DHR12R1)

アドレスオフセット : 0x08

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	DACC1DHR[11:0]											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:0 **DACC1DHR[11:0]** : DAC チャンネル 1 の 12 ビット右詰めデータ

これらのビットはソフトウェアで書き込みます。DAC チャンネル1 に書き込む 12 ビットデータを指定します。

15.7.4 DAC チャンネル 1 の 12 ビット左詰めデータ保持レジスタ (DAC_DHR12L1)

アドレスオフセット : 0x0C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC1DHR[11:0]												Res.	Res.	Res.	Res.
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw				

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:4 **DACC1DHR[11:0]** : DAC チャンネル 1 の 12 ビット左詰めデータ

これらのビットはソフトウェアで書き込みます。

DAC チャンネル1 に書き込む 12 ビットデータを指定します。

ビット 3:0 予約済みであり、リセット値に保持する必要があります。

15.7.5 DAC チャンネル1 の 8 ビット右詰めデータ保持レジスタ (DAC_DHR8R1)

アドレスオフセット : 0x10

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DACC1DHR[7:0]							
								rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:0 **DACC1DHR[7:0]** : DAC チャンネル 1 の 8 ビット右詰めデータ

これらのビットはソフトウェアで書き込みます。DAC チャンネル1 に書き込む 8 ビットデータを指定します。

15.7.6 DAC チャンネル2 の 12 ビット右詰めデータ保持レジスタ (DAC_DHR12R2)

このレジスタは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3: DAC の実装](#)を参照してください。

アドレスオフセット : 0x14

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	DACC2DHR[11:0]											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:0 **DACC2DHR[11:0]** : DAC チャンネル2 12ビット右詰めデータ

これらのビットはソフトウェアで書き込みます。DAC チャンネル2 に書き込む 12 ビットデータを指定します。

15.7.7 DAC チャンネル 2 の 12 ビット左詰めデータ保持レジスタ (DAC_DHR12L2)

このレジスタは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3: DAC の実装](#)を参照してください。

アドレスオフセット : 0x18

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC2DHR[11:0]												Res.	Res.	Res.	Res.
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w				

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:4 **DACC2DHR[11:0]** : DAC チャンネル2 12ビット左詰めデータ

これらのビットは、DAC チャンネル2 の 12ビットデータを指定するために、ソフトウェアによって書き込まれます。

ビット 3:0 予約済みであり、リセット値に保持する必要があります。

15.7.8 DAC チャンネル 2 の 8 ビット右詰めデータ保持レジスタ (DAC_DHR8R2)

このレジスタは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3: DAC の実装](#)を参照してください。

アドレスオフセット : 0x1C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DACC2DHR[7:0]							
								r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:0 **DACC2DHR[7:0]** : DAC チャンネル2 8ビット右詰めデータ

これらのビットは、DAC チャンネル2 の 8ビットデータを指定するために、ソフトウェアによって書き込まれます。

15.7.9 デュアル DAC 12 ビット右詰めデータ保持レジスタ (DAC_DHR12RD)

アドレスオフセット : 0x20

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	DACC2DHR[11:0]											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	DACC1DHR[11:0]											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:28 予約済みであり、リセット値に保持する必要があります。

ビット 27:16 **DACC2DHR[11:0]** : DAC チャンネル2 12ビット右詰めデータ

これらのビットは、DAC チャンネル2 の 12ビットデータを指定するために、ソフトウェアによって書き込まれます。

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:0 **DACC1DHR[11:0]** : DAC チャンネル 1 の 12 ビット右詰めデータ

これらのビットは、DAC チャンネル 1 の 12 ビットデータを指定するために、ソフトウェアによって書き込まれます。

15.7.10 デュアル DAC 12 ビット左詰めデータ保持レジスタ (DAC_DHR12LD)

アドレスオフセット : 0x24

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DACC2DHR[11:0]												Res.	Res.	Res.	Res.
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC1DHR[11:0]												Res.	Res.	Res.	Res.
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw				

ビット 31:20 **DACC2DHR[11:0]** : DAC チャンネル2 12ビット左詰めデータ

これらのビットは、DAC チャンネル2 の 12ビットデータを指定するために、ソフトウェアによって書き込まれます。

ビット 19:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:4 **DACC1DHR[11:0]** : DAC チャンネル 1 の 12 ビット左詰めデータ

これらのビットは、DAC チャンネル 1 の 12 ビットデータを指定するために、ソフトウェアによって書き込まれます。

ビット 3:0 予約済みであり、リセット値に保持する必要があります。

15.7.11 デュアル DAC 8 ビット右詰めデータ保持レジスタ (DAC_DHR8RD)

アドレスオフセット : 0x28

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC2DHR[7:0]								DACC1DHR[7:0]							
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:8 **DACC2DHR[7:0]** : DAC チャンネル2 8ビット右詰めデータ

これらのビットは、DAC チャンネル2 の 8ビットデータを指定するために、ソフトウェアによって書き込まれます。

ビット 7:0 **DACC1DHR[7:0]** : DAC チャンネル 1 の 8 ビット右詰めデータ

これらのビットは、DAC チャンネル 1 の 8 ビットデータを指定するために、ソフトウェアによって書き込まれます。

15.7.12 DAC チャンネル1 データ出力レジスタ (DAC_DOR1)

アドレスオフセット : 0x2C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	DACC1DOR[11:0]											
				r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:0 **DACC1DOR[11:0]** : DAC チャンネル 1 データ出力

これらのビットは読出し専用であり、DAC チャンネル1 のデータ出力を含みます。

15.7.13 DAC チャンネル2 データ出力レジスタ (DAC_DOR2)

このレジスタは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3: DAC の実装](#)を参照してください。

アドレスオフセット : 0x30

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	DACC2DOR[11:0]											
				r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:0 **DACC2DOR[11:0]** : DAC チャンネル2 データ出力

これらのビットは読出し専用であり、DAC チャンネル2 のデータ出力を含みます。

15.7.14 DAC ステータスレジスタ (DAC_SR)

アドレスオフセット : 0x34

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BWST2	CAL_FLAG2	DMAUD_R2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
r	r	rc_w1													
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BWST1	CAL_FLAG1	DMAUD_R1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
r	r	rc_w1													

ビット 31 **BWST2** : DAC チャンネル2 ビジー書き込みサンプル時間フラグ

このビットは、サンプルおよびホールドモードが有効になった直後にシステムとしてセットされます。ソフトウェアが DAC_SHSR2 レジスタに書き込む度にセットされ、DAC_SHSR2 への書き込み完了によりハードウェアでクリアされます。(同期に約 3 LSI 周期かかります)。

0 : 進行中の DAC_SHSR2 の書き込み操作はありません。DAC_SHSR2 は書き込み可能です。

1 : 進行中の DAC_SHSR2 の書き込み操作があります。DAC_SHSR2 は書き込みできません。

注 : このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3: DAC の実装](#)を参照してください。

ビット 30 **CAL_FLAG2** : DAC チャンネル2 較正オフセットステータス

このビットは、ハードウェアによってセット／クリアされます。

0 : 較正トリミング値はオフセット較正值未満です。

1 : 較正トリミング値がオフセット較正值以上です。

注 : このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3: DAC の実装](#)を参照してください。

ビット 29 **DMAUDR2** : DAC チャンネル2 DMA アンダーランフラグ

このビットは、ハードウェアによってセットされ、(1 を書き込むことによって) ソフトウェアによってクリアされます。

0 : DAC チャンネル2 に DMA アンダーランエラー条件は発生しませんでした。

1 : DAC チャンネル2 に DMA アンダーランエラー条件が発生しました (現在選択されているトリガは、DMA サービス機能のレートを上回る周波数で DAC チャンネル2 変換を駆動しています)。

注 : このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 28 予約済みであり、リセット値に保持する必要があります。

ビット 27 予約済みであり、リセット値に保持する必要があります。

ビット 26:16 予約済みであり、リセット値に保持する必要があります。

ビット 15 **BWST1** : DAC チャンネル1 ビジー書き込みサンプル時間フラグ

このビットは、ソフトウェアが DAC_SHSR1 レジスタに書き込むたびにサンプルおよびホールドモードを有効化した直後にシステムによってセットされます。DAC_SHSR1 の書き込み操作が完了するとハードウェアによってクリアされます。(同期に約 3 LSI 周期かかります)。

0 : 進行中の DAC_SHSR1 の書き込み操作はありません。DAC_SHSR1 は書き込み可能です。

1 : 進行中の DAC_SHSR1 の書き込み操作があります。DAC_SHSR1 は書き込みできません。

ビット 14 **CAL_FLAG1** : DAC チャンネル 1 較正オフセットステータス

このビットは、ハードウェアによってセット/クリアされます。

0 : 較正トリミング値はオフセット較正值未満です。

1 : 較正トリミング値がオフセット較正值以上です。

ビット 13 **DMAUDR1** : DAC チャンネル 1 の DMA アンダーランフラグ

このビットは、ハードウェアによってセットされ、(1 を書き込むことによって) ソフトウェアによってクリアされます。

0 : DAC チャンネル 1 に DMA アンダーランエラー条件は発生しませんでした。

1 : DAC チャンネル 1 に DMA アンダーランエラー条件が発生しました (現在選択されているトリガは、DMA サービス機能のレートを上回る周波数で DAC チャンネル 1 変換を駆動しています)。

ビット 12 予約済みであり、リセット値に保持する必要があります。

ビット 11 予約済みであり、リセット値に保持する必要があります。

ビット 10:0 予約済みであり、リセット値に保持する必要があります。

15.7.15 DAC 較正制御レジスタ (DAC_CCR)

アドレスオフセット : 0x38

リセット値 : 0x00XX 00XX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OTRIM2[4:0]				
											rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OTRIM1[4:0]				
											rw	rw	rw	rw	rw

ビット 31:21 予約済みであり、リセット値に保持する必要があります。

ビット 20:16 **OTRIM2[4:0]** : DAC チャンネル 2 オフセットトリミング値

このビットは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 15:5 予約済みであり、リセット値に保持する必要があります。

ビット 4:0 **OTRIM1[4:0]** : DAC チャンネル 1 オフセットトリミング値

15.7.16 DAC モード制御レジスタ (DAC_MCR)

アドレスオフセット : 0x3C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MODE2[2:0]		
													rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MODE1[2:0]		
													rw	rw	rw

ビット 31:26 予約済みであり、リセット値に保持する必要があります。

ビット 25 予約済みであり、リセット値に保持する必要があります。

ビット 24 予約済みであり、リセット値に保持する必要があります。

ビット 23:19 予約済みであり、リセット値に保持する必要があります。

ビット 18:16 MODE2[2:0] : DAC チャンネル 2 モード

これらのビットは、DAC が無効になっており、較正モードでない場合 (DAC_CR レジスタで EN2=0 および CEN2 =0 のとき) のみ書込み可能です。EN2=1 または CEN2 =1 の場合、書込み操作は無視されます。

このビットは、DAC チャンネル 2 モードを選択するために、ソフトウェアによってセット/クリアされます。

– 通常モードの DAC チャンネル 2

000 : DAC チャンネル 2 はバッファ有効で外部ピンに接続されています。

001 : DAC チャンネル 2 はバッファ有効で外部ピンとオンチップペリフェラルに接続されています。

010 : DAC チャンネル 2 はバッファ無効で外部ピンに接続されています。

011 : DAC チャンネル 2 はバッファ無効でオンチップペリフェラルに接続されています。

– サンプルおよびホールドモードの DAC チャンネル 2

100 : DAC チャンネル 2 はバッファ有効で外部ピンに接続されています。

101 : DAC チャンネル 2 はバッファ有効で外部ピンとオンチップペリフェラルに接続されています。

110 : DAC チャンネル 2 はバッファ無効で外部ピンとオンチップペリフェラルに接続されています。

111 : DAC チャンネル 2 はバッファ無効でオンチップペリフェラルに接続されています。

注： このレジスタは、EN2=0 のときにのみ修正できます。

DAC チャンネル 2 の利用可能性は、[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 15:14 予約済みであり、リセット値に保持する必要があります。

ビット 13:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 予約済みであり、リセット値に保持する必要があります。

ビット 8 予約済みであり、リセット値に保持する必要があります。

ビット 7:3 予約済みであり、リセット値に保持する必要があります。

ビット 2:0 MODE1[2:0] : DAC チャンネル 1 モード

これらのビットは、DAC が無効になっており、較正モードでない場合 (DAC_CR レジスタでビット EN1=0 および CEN1 =0) のみ書込み可能です。EN1=1 または CEN1 =1 の場合、書込み操作は無視されます。

このビットは、DAC チャンネル 1 モードを選択するために、ソフトウェアによってセット/クリアされます。

– 通常モードの DAC チャンネル 1

000 : DAC チャンネル 1 はバッファ有効で外部ピンに接続されています。

001 : DAC チャンネル 1 はバッファ有効で外部ピンとオンチップペリフェラルに接続されています。

010 : DAC チャンネル 1 はバッファ無効で外部ピンに接続されています。

011 : DAC チャンネル 1 はバッファ無効でオンチップペリフェラルに接続されています。

– サンプルおよびホールドモードの DAC チャンネル 1

100 : DAC チャンネル 1 はバッファ有効で外部ピンに接続されています。

101 : DAC チャンネル 1 はバッファ有効で外部ピンとオンチップペリフェラルに接続されています。

110 : DAC チャンネル 1 はバッファ無効で外部ピンとオンチップペリフェラルに接続されています。

111 : DAC チャンネル 1 はバッファ無効でオンチップペリフェラルに接続されています。

注： このレジスタは、EN1=0 のときにのみ修正できます。

15.7.17 DAC チャンネル1 サンプルおよびホールドサンプル時間レジスタ (DAC_SHSR1)

アドレスオフセット : 0x40

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	TSAMPLE1[9:0]									
						r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:10 予約済みであり、リセット値に保持する必要があります。

ビット 9:0 **TSAMPLE1[9:0]**: DAC チャンネル1 ホールド時間 (サンプルおよびホールドモードでのみ有効)

これらのビットは DAC チャンネル1 が無効である場合や通常動作中にも書き込み可能です。後者の場合、DAC_SCR レジスタの BWSTx がローのときのみ書き込み可能で、BWSTx=1 の場合の書き込み操作は無視されます。

注 : これは、サンプルフェーズを実行する LSI クロックの数を表します。サンプリング時間 = (TSAMPLE1[9:0] + 1) x LSI クロック期間

15.7.18 DAC チャンネル2 サンプルおよびホールドサンプル時間レジスタ (DAC_SHSR2)

このレジスタは、デュアルチャンネル DAC でのみ使用できます。[セクション 15.3: DAC の実装](#)を参照してください。

アドレスオフセット : 0x44

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	TSAMPLE2[9:0]									
						r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:10 予約済みであり、リセット値に保持する必要があります。

ビット 9:0 **TSAMPLE2[9:0]**: DAC チャンネル2 ホールド時間 (サンプルおよびホールドモードでのみ有効)

これらのビットは DAC チャンネル2 が無効である場合や通常動作中にも書き込み可能です。後者の場合、DAC_SR レジスタの BWSTx がローのときのみ書き込み可能で、BWSTx=1 の場合の書き込み操作は無視されます。

注 : これは、サンプルフェーズを実行する LSI クロックの数を表します。サンプリング時間 = (TSAMPLE1[9:0] + 1) x LSI クロック期間

15.7.19 DAC サンプルおよびホールド時間レジスタ (DAC_SHHR)

アドレスオフセット : 0x48

リセット値 : 0x0001 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	THOLD2[9:0]									
						rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	THOLD1[9:0]									
						rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:26 予約済みであり、リセット値に保持する必要があります。

ビット 25:16 **THOLD2[9:0]** : DAC チャンネル2 ホールド時間 (サンプルおよびホールドモードでのみ有効)

ホールド時間 = (THOLD[9:0]) x LSI クロック期間

注 : このレジスタは、EN2=0 のときにのみ修正できます。

このビットは、デュアルチャネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 15:10 予約済みであり、リセット値に保持する必要があります。

ビット 9:0 **THOLD1[9:0]** : DAC チャンネル1 ホールド時間 (サンプルおよびホールドモードでのみ有効)

ホールド時間 = (THOLD[9:0]) x LSI クロック期間

注 : このレジスタは、EN2=0 のときにのみ修正できます。

注 : これらのビットは、DAC チャンネルが無効になっており、通常動作モードの場合 (DAC_CR レジスタでビット ENx=0 および CEN2x =0) のみ書き込み可能です。ENx=1 または CENx=1 の場合、書き込み操作は無視されます。

15.7.20 DAC サンプルおよびホールドリフレッシュ時間レジスタ (DAC_SHRR)

アドレスオフセット : 0x4C

リセット値 : 0x0001 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TREFRESH2[7:0]							
								rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TREFRESH1[7:0]							
								rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23:16 **TREFRESH2[7:0]** : DAC チャンネル2 リフレッシュ時間 (サンプルおよびホールドモードでのみ有効)
リフレッシュ時間 = (TREFRESH[7:0]) × LSI クロック期間

注 : このレジスタは、EN2=0 のときにのみ修正できます。

このビットは、デュアルチャネル DAC でのみ使用できます。[セクション 15.3 : DAC の実装](#)を参照してください。

ビット 15:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:0 **TREFRESH1[7:0]** : DAC チャンネル1 リフレッシュ時間 (サンプルおよびホールドモードでのみ有効)
リフレッシュ時間 = (TREFRESH[7:0]) × LSI クロック期間

注 : このレジスタは、EN2=0 のときにのみ修正できます。

注 : これらのビットは、DAC チャンネルが無効になっており、通常動作モードの場合 (DAC_CR レジスタでビット ENx=0 および CEN2x=0) のみ書き込み可能です。ENx=1 または CENx=1 の場合、書き込み操作は無視されます。

15.7.21 DAC レジスタマップ

表 75 に DAC レジスタの要約を示します。

表 75. DAC レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
0x00	DAC_CR	Res.	CEN2	DMAUDRIE2	DMAEN2	MAMP2[3:0]				WAVE2[2:0]		TSEL23	TSEL22	TSEL21	TSEL20	TEN2	EN2	Res.	CEN1	DMAUDRIE1	DMAEN1	MAMP1[3:0]				WAVE1[2:0]		TSEL13	TSEL12	TSEL11	TSEL10	TEN1	EN1					
	リセット値		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Res.	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					
0x04	DAC_SWTRGR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.					
	リセット値																															0	0					
0x08	DAC_DHR12R1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DACC1DHR[11:0]																
	リセット値																					0	0	0	0	0	0	0	0	0	0	0	0					
0x0C	DAC_DHR12L1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DACC1DHR[11:0]														Res.	Res.	Res.	Res.			
	リセット値																	0	0	0	0	0	0	0	0	0	0	0										
0x10	DAC_DHR8R1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DACC1DHR[7:0]											
	リセット値																									0	0	0	0	0	0	0	0	0				
0x14	DAC_DHR12R2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DACC2DHR[11:0]																
	リセット値																					0	0	0	0	0	0	0	0	0	0	0	0	0				
0x18	DAC_DHR12L2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DACC2DHR[11:0]														Res.	Res.	Res.	Res.			
	リセット値																	0	0	0	0	0	0	0	0	0	0	0										
0x1C	DAC_DHR8R2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DACC2DHR[7:0]											
	リセット値																									0	0	0	0	0	0	0	0	0				
0x20	DAC_DHR12RD	Res.	Res.	Res.	Res.	DACC2DHR[11:0]												Res.	Res.	Res.	Res.	DACC1DHR[11:0]																
	リセット値					0	0	0	0	0	0	0	0	0	0	0	0					0	0	0	0	0	0	0	0	0	0	0	0	0				
0x24	DAC_DHR12LD	DACC2DHR[11:0]												Res.	Res.	Res.	Res.	DACC1DHR[11:0]												Res.	Res.	Res.	Res.					
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0					0	0	0	0	0	0	0	0	0	0	0										
0x28	DAC_DHR8RD	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DACC2DHR[7:0]								DACC1DHR[7:0]												
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				
0x2C	DAC_DOR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DACC1DOR[11:0]																
	リセット値																					0	0	0	0	0	0	0	0	0	0	0	0	0				
0x30	DAC_DOR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DACC2DOR[11:0]																
	リセット値																					0	0	0	0	0	0	0	0	0	0	0	0	0				
0x34	DAC_SR	BWST2	CAL_FLAG2	DMAUDR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BWST1	CAL_FLAG1	DMAUDR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.				
	リセット値	0	0	0														0	0	0	0																	

表 75. DAC レジスタマップとリセット値 (続き)

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
0x38	DAC_CCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OTRIM2[4:0]					Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OTRIM1[4:0]									
	リセット値												X	X	X	X	X													X	X	X	X	X				
0x3C	DAC_MCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MODE2 [2:0]			Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MODE1 [2:0]						
	リセット値														0	0	0														0	0	0					
0x40	DAC_SHSR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TSAMPLE1[9:0]														
	リセット値																							0	0	0	0	0	0	0	0	0	0	0				
0x44	DAC_SHSR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TSAMPLE2[9:0]														
	リセット値																							0	0	0	0	0	0	0	0	0	0	0				
0x48	DAC_SHHR	Res.	Res.	Res.	Res.	Res.	THOLD2[9:0]							Res.	Res.	Res.	Res.	Res.	Res.	THOLD1[9:0]																		
	リセット値						0	0	0	0	0	0	0	0	0	0	0	1							0	0	0	0	0	0	0	0	0	1				
0x4C	DAC_SHHR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TREFRESH2[7:0]							Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TREFRESH1[7:0]											
	リセット値								0	0	0	0	0	0	0	0	0	1									0	0	0	0	0	0	0	0	1			

レジスタ境界アドレスについては [54 ページのセクション 2.2.2](#) を参照してください。

16 電圧基準バッファ (VREFBUF)

16.1 概要

デバイスには電圧基準バッファが搭載されており、ADC や DAC の電圧基準や、VREF+ ピンを介した外部コンポーネントの電圧基準としても使用できます。STM32G0x1 VREF+ ピンがパッケージの VDDA ピンと二重結合されている場合、電圧基準バッファは使用できず、無効にしておく必要があります (パッケージのピンの説明については、データシートを参照してください)。

16.2 VREFBUF の機能説明

内部電圧基準バッファは次の 2 つの電圧をサポートしており、VREFBUF_CSR レジスタの VRS ビットで設定します。^(a)

- VRS = 0 : V_{REF_OUT1} 約 2.048 V
- VRS = 1 : V_{REF_OUT2} 約 2.5 V

内部電圧基準は ENVR および HIZ ビットの設定に応じて 4 つの個別モードに設定できます。これらのモードを以下の表に示します。

表 76. VREF バッファモード

ENVR	HIZ	VREF バッファ設定
0	0	VREFBUF バッファオフ : – VREF+ ピンが V_{SSA} にプルダウン
0	1	外部電圧基準モード (デフォルト値) : – VREFBUF バッファオフ – VREF+ ピン入力モード
1	0	内部電圧基準モード – VREFBUF バッファオン – VREF+ ピンが VREFBUF バッファ出力に接続
1	1	ホールドモード : – VREFBUF バッファオフ – VREF+ ピンフローティング。電圧が外部コンデンサで保持 – VRR 検出無効化および VRR ビットが最後の状態を保持

VREFBUF_CSR レジスタの ENVR ビットをセットし、HIZ ビットをクリアすることで VREFBUF を有効化した後、ユーザは電圧基準出力が期待値に達したことを示す VRR ビットがセットされるまで待つ必要があります。

a. 最小の V_{DDA} は VRS の設定により異なります。製品のデータシートを参照してください。

16.3 VREFBUF レジスタ

16.3.1 VREFBUF 制御およびステータスレジスタ (VREFBUF_CSR)

アドレスオフセット : 0x00

リセット値 : 0x0000 0002

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	VRR	VRS	HIZ	ENVR
												r	rw	rw	rw

ビット 31:4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **VRR** : 電圧基準バッファ レディ

- 0 : 電圧基準バッファ出力がレディ状態ではありません。
- 1 : 電圧基準バッファ出力がリクエストされたレベルに達しました。

ビット 2 **VRS** : 電圧基準スケール

このビットは、電圧基準バッファによって生成される値を選択します。

- 0 : 電圧基準が V_{REF_OUT1} (約 2.048 V) にセットされます。
- 1 : 電圧基準が V_{REF_OUT2} (約 2.5 V) にセットされます。

ビット 1 **HIZ** : ハイインピーダンスモード

このビットによって、 V_{REF+} ピンを接続／切断するためのアナログスイッチを制御します。

- 0 : V_{REF+} ピンが 電圧基準バッファ出力に内部接続されます。
- 1 : V_{REF+} ピンはハイインピーダンスです。

ENVR ビットの設定に応じたモード説明については、[表 76 : VREF バッファモード](#)を参照してください。

ビット 0 **ENVR** : 電圧基準バッファモード有効化

このビットは、電圧基準バッファモードの有効化に使用されます。

- 0 : 内部電圧基準モード無効化 (外部電圧基準モード)
- 1 : 内部電圧基準モード (基準バッファ有効化またはホールドモード) 有効化

16.3.2 VREFBUF 較正制御レジスタ (VREFBUF_CCR)

アドレスオフセット : 0x04

リセット値 : 0x0000 00XX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TRIM[5:0]					
										rw	rw	rw	rw	rw	rw

ビット 31:6 予約済みであり、リセット値に保持する必要があります。

ビット 5:0 **TRIM[5:0]** : トリミングコード

これらのビットは、生産試験中にフラッシュメモリに格納されたトリミング値でリセットした後に自動的に初期化されます。これらのビットに書き込むことで、内部基準電圧バッファを調整できます。

16.3.3 VREFBUF レジスタマップ

次の表に、VREFBUF レジスタマップとリセット値を示します。

表 77. VREFBUF レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
0x00	VREFBUF_CSR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	VRR	VRS	HIZ	ENVR				
	リセット値																													0	0	1	0				
0x04	VREFBUF_CCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TRIM[5:0]									
	リセット値																											x	x	x	x	x	x				

レジスタ境界アドレスについては、[54 ページのセクション 2.2.2](#) を参照してください。

17 コンパレータ (COMP)

17.1 概要

このデバイスは、2 個の超低電力コンパレータ COMP1 および COMP2 が内蔵されています。

コンパレータは以下のようなさまざまな機能に使用できます。

- アナログ信号によってトリガされる低電力モードからのウェイクアップ
- アナログ信号調節
- タイマからの PWM 出力を組み合わせた場合のサイクルごとの電流制御ループ

17.2 COMP の主な機能

- 各コンパレータは、電圧を柔軟に選択できるように、次のような設定可能な正負入力を備えています。
 - マルチプレクス I/O ピン
 - DAC チャンネル 1 およびチャンネル 2
 - スケーラ (バッファ付き分圧器) が提供する内部基準電圧および 3 つの約数 (1/4、1/2、3/4)
- プログラム可能なヒステリシス
- プログラム可能なスピード/消費
- 出力先を I/O またはトリガに使用するタイマ入力に変更することができます。
 - 高速 PWM 停止のブレーキイベント
- コンパレータはブランキングソースとともに出力されます。
- 2 個のコンパレータをウィンドウコンパレータで結合することができます。
- 各コンパレータは、SLEEP および STOP モードからのウェイクアップ (EXTI コントローラ経由) を備えた割込み生成機能を持っています。

コンパレータのブロック図を図 66：コンパレータのブロック図に示します。

COMP1_INP	COMP1_INPSEL[1:0]
PC5	00
PB2	01
PA1	10
オープン	11

表 79. COMP1 反転入力割り付け

COMP1_INM	COMP1_INMSEL[3:0]
$\frac{1}{4} V_{REFINT}$	0000
$\frac{1}{2} V_{REFINT}$	0001
$\frac{3}{4} V_{REFINT}$	0010
V_{REFINT}	0011
DAC チャンネル 1	0100
DAC チャンネル 2	0101
PB1	0110
PC4	0111
PA0	1000
$\frac{1}{4} V_{REFINT}$	> 1000

表 80. COMP2 非反転入力割り付け

COMP2_INP	COMP2_INPSEL[1:0]
PB4	00
PB6	01
PA3	10
オープン	11

表 81. COMP2 反転入力割り付け

COMP2_INM	COMP2_INMSEL[3:0]
$\frac{1}{4} V_{REFINT}$	0000
$\frac{1}{2} V_{REFINT}$	0001
$\frac{3}{4} V_{REFINT}$	0010
V_{REFINT}	0011
DAC チャンネル 1	0100
DAC チャンネル 2	0101
PB3	0110
PB7	0111
PA2	1000
$\frac{1}{4} V_{REFINT}$	> 1000

17.3.3 COMP のリセットおよびクロック

クロックコントローラによって提供される COMP クロックは、APB2 クロックと同期しています。

RCC コントローラには、クロックイネーブル制御ビットは提供されていません。リセットおよびクロックイネーブルビットは COMP と SYSCFG に共通です。

注： 重要：極性選択ロジックおよびポートへの出力先変更は、APB2 クロックから個別に機能します。これにより、コンパレータは STOP モードでも機能することができます。

17.3.4 コンパレータのロック機構

コンパレータは、過電流保護や熱保護などの安全上の目的で使用されます。特定の機能安全要件があるようなアプリケーションの場合、万が一誤ったレジスタへのアクセスやプログラムカウンタの破壊が起こった場合に、コンパレータのプログラミングが絶対に変更されないようにすることが必要です。

このような目的で、コンパレータの制御レジスタおよびステータスレジスタを書込み保護することができます（読み出し専用）。

プログラミングが完了したら、COMPxLOCK ビットを 1 にセットすることができます。これにより、COMPxLOCK ビットを含む レジスタ全体が読み出し専用になります。


書き込み保護は MCU リセットによってのみリセット可能です。

17.3.5 ウィンドウコンパレータ

ウィンドウコンパレータの目的は、アナログ電圧が下限および上限閾値によって定義された指定の電圧範囲内にあるかどうか監視することです。

2 個の内蔵コンパレータは、ウィンドウコンパレータの作成に使用されます。監視されるアナログ電圧は、ともに接続されたコンパレータの非反転（正）入力に接続され、上限および下限閾値の電圧はコンパレータの反転（負）入力に接続されます。2 個の非反転入力は、WINMODE ビットを有効化することで、ともに内部的に接続され、他の目的に IO を 1 つ確保できます。


図 67. ウィンドウモード



17.3.6 ヒステリシス

コンパレータには、ノイズの多い信号での疑似出力遷移を避けるために、プログラム可能なヒステリシスが含まれています。不要な場合は、ヒステリシスを無効にすることができます（低電力モードを終了する場合など）。これにより、外部コンポーネントを使用してヒステリシス値を強制できます。


図 68. コンパレータヒステリシス



17.3.7 コンパレータの出力のブランキング機能

ブランキング機能の目的は、PWM 周期の開始時に短絡電流スパイクでトリップするために現在のレギュレーションを防ぐことです（通常は電源スイッチのアンチパラレルダイオードのリカバリ電流）。タイマ出力比較信号であるブランキングウィンドウの選択から構成されています。選択はソフトウェアで行われます（考えられるブランキング信号のコンパレータレジスタの説明を参照）。次に、必要なコンパレータの出力を供給するために、相補ブランキング信号とコンパレータの出力の論理積が取られます。次の図に示す例を参照してください。

図 69. コンパレータ出力のブランキング



17.3.8 COMP 電力とスピードモード

COMP1 および COMP2 の電力消費と伝搬遅延を調節して、特定のアプリケーションに最適なトレードオフを実現させることができます。

COMPx_CSR レジスタのビット PWRMODE[1:0] は次のようにプログラムできます：

- 00：高速／フル電力
- 01,10 または 11：中速／中電力

17.4 COMP 低電力モード

表 82. 低電力モードでのコンパレータの動作

モード	説明
SLEEP	コンパレータへの影響はありません。 コンパレータ割込みによって、デバイスは SLEEP モードから復帰します。
低電力 RUN	影響はありません。
低電力 SLEEP	影響はありません。COMP 割込みによって、デバイスは低電力 SLEEP モードから復帰します。
STOP 0	コンパレータへの影響はありません。
STOP 1	コンパレータ割込みによって、デバイスは STOP モードから復帰します。

表 82. 低電力モードでのコンパレータの動作 (続き)

モード	説明
STANDBY	COMP レジスタはパワーダウンされ、STANBY または SHUTDOWN モード終了後に再初期化する必要があります。
SHUTDOWN	

17.5 COMP 割込み

コンパレータの出力は拡張割込み／イベントコントローラに内部的に接続されます。各コンパレータには専用の EXTI ラインがあり、割込みまたはイベントを生成することができます。低電力モードを終了するときにも同じ方法が使用されます。

詳細については、割込みおよびイベントのセクションを参照してください。

COMPx 割込みを有効にするには、次のシーケンスが必要です。

1. 割込みモードで COMPx 出力イベントに対応する EXTI ラインを設定して有効にし、立ち上がり、立ち下がり、または両方のエッジ感度を選択します。
2. 対応する EXTI ラインにマップされた NVIC IRQ チャンネルを設定し、有効にします。
3. COMPx を有効にします。

表 83. 割込み制御ビット

割込みイベント	イベントフラグ	有効制御ビット	SLEEP モードの 終了	STOP モードの 終了	STANDBY モードの 終了
COMP1 出力	COMP1_CSR の VALUE	EXTI 経由	あり	あり	N/A
COMP2 出力	COMP2_CSR の VALUE	EXTI 経由	あり	あり	N/A

17.6 COMP レジスタ

17.6.1 コンパレータ 1 制御/ステータスレジスタ (COMP1_CSR)

COMP1_CSR は、コンパレータ 1 の制御/ステータスレジスタです。このレジスタは、コンパレータ 1 に関するすべてのビット/フラグを格納しています。

アドレスオフセット : 0x00

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LOCK	VALUE	Res.	Res.	Res.	Res.	Res.	BLANKSEL					PWRMODE		HYST	
rw	r						rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POLARITY	WINOUT	Res.	Res.	WINMODE	Res.	INPSEL		INMSEL				Res.	Res.	Res.	EN
rw	rw			rw		rw	rw	rw	rw	rw	rw				rw

ビット 31 **LOCK** : COMP1_CSR レジスタをロックします。

このビットは、ソフトウェアでセットされ、ハードウェアシステムリセットでクリアされます。このビットは、コンパレータ 1 制御レジスタ COMP1_CSR[31:0] の内容全体をロックします。

0 : COMP1_CSR[31:0] レジスタの読出し/書込みビットは、ソフトウェアで書込みができます。

1 : COMP1_CSR[31:0] レジスタの読出し/書込みビットは、ソフトウェアで読み出せますが、書込みはできません。

ビット 30 **VALUE**コンパレータ 1 出力ステータス

このビットは読出し専用です。このビットは、図 66 に示すように、極性セクタとブランキングの後のコンパレータ 1 出力のレベルを反映します。

ビット 29:25 予約済みであり、リセット値に保持する必要があります。

ビット 24:20 **BLANKSEL[1:0]** : コンパレータ 1 ブランキングソースセクタ

このビットフィールドは、ソフトウェアで制御されます（ロックされていない場合）。これらのビットは、ブランキングソースを選択します。

00000 : なし（ブランキングなし）

xxxx1 : TIM1 OC4

xxx1x : TIM1 OC5

xx1xx : TIM2 OC3

x1xxx : TIM3 OC3

1xxxx : TIM15 OC2

ビット 19:18 **PWRMODE[1:0]** : コンパレータ 1 電力モードセクタ

このビットフィールドは、ソフトウェアで制御されます（ロックされていない場合）。これらのビットは、電力消費とその結果としてのコンパレータ 1 の速度を選択します。

00 : ハイスピード

01、10、11 : ミディアムスピード

ビット 17:16 **HYST[1:0]** : コンパレータ 1 ヒステリシスセクタ

このビットフィールドは、ソフトウェアで制御されます（ロックされていない場合）。これらのビットは、コンパレータ 1 のヒステリシスを選択します。

00 : なし

01 : 低

10 : 中

11 : 高

ビット 15 POLARITYコンパレータ 1 極性セクタ

このビットは、ソフトウェアで制御されます（ロックされていない場合）。このビットは、コンパレータ 1 の出力の極性を選択します：

- 0 : 反転されません。
- 1 : 反転されます。

ビット 14 WINOUTコンパレータ 1 出力セクタ

このビットは、ソフトウェアで制御されます（ロックされていない場合）。このビットは、コンパレータ 1 の出力を選択します：

- 0 : COMP1_VALUE
- 1 : COMP1_VALUE XOR COMP2_VALUE（ウィンドウモードで必要、図 67 を参照）

ビット 13:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 WINMODE：ウィンドウモードのためのコンパレータ 1 非反転入力セクタ

このビットは、ソフトウェアで制御されます（ロックされていない場合）。このビットはコンパレータ 1 の COMP1_INP のための信号を選択します。

- 0 : このレジスタの INPSEL[1:0] ビットフィールドで選択された信号
- 1 : コンパレータ 2 の COMP2_INP 信号（ウィンドウモードで必要、図 67 を参照）

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9:8 INPSEL[1:0]：非反転入力のためのコンパレータ 1 の信号セクタ

このビットフィールドは、ソフトウェアで制御されます（ロックされていない場合）。コンパレータ 1 の非反転入力 COMP1_INP の信号を選択します（WINMODE ビットの項も参照）：

- 00 : PC5
- 01 : PB2
- 10 : PA1
- 11 : なし（オープン）

ビット 7:4 INMSEL[3:0]：入力 INM を反転させるコンパレータ 1 の信号セクタ

このビットフィールドは、ソフトウェアで制御されます（ロックされていない場合）。これらのビットは、コンパレータ 1 の反転入力 COMP1_INM のための信号を選択します。

- 0000 : $1/4 V_{REFINT}$
- 0001 : $1/2 V_{REFINT}$
- 0010 : $3/4 V_{REFINT}$
- 0011 : V_{REFINT}
- 0100 : DAC チャンネル 1
- 0101 : DAC チャンネル 2
- 0110 : PB1
- 0111 : PC4
- 1000 : PA0
- > 1000 : $1/4 V_{REFINT}$

ビット 3:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 EN：コンパレータ 1 イネーブルビット

このビットは、ソフトウェアで制御されます（ロックされていない場合）。このビットは、コンパレータ 1 を有効化します：

- 0 : 無効化
- 1 : 有効化

17.6.2 コンパレータ 2 制御/ステータスレジスタ (COMP2_CSR)

COMP2_CSR は、コンパレータ 2 の制御/ステータスレジスタです。このレジスタは、コンパレータ 2 に関するすべてのビット/フラグを格納しています。

アドレスオフセット : 0x04

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LOCK	VALUE	Res	Res	Res	Res	Res	BLANKSEL				PWRMODE		HYST		
rw	r						rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POLARITY	WINOUT	Res	Res	WINMODE	Res	INPSEL		INMSEL				Res	Res	Res	EN
rw	rw			rw		rw	rw	rw	rw	rw	rw				rw

ビット 31 LOCKCOMP2_CSR レジスタロック

このビットは、ソフトウェアでセットされ、ハードウェアシステムリセットでクリアされます。このビットは、コンパレータ 2 制御レジスタCOMP2_CSR[31:0]の内容全体をロックします。

0 : COMP2_CSR[31:0] レジスタの読出し/書込みビットは、ソフトウェアで書込みができます。

1 : COMP2_CSR[31:0] レジスタのビットは、ソフトウェアによって読出しができますが書込みはできません。

ビット 30 VALUE : コンパレータ 2 出力ステータス

このビットは読出し専用です。このビットは、図 66 に示すように、極性セクタとブランキングの後のコンパレータ 2 出力のレベルを反映します。

ビット 29:25 予約済みであり、リセット値に保持する必要があります。

ビット 24:20 BLANKSEL[4:0] : コンパレータ 2 ブランキングソースセクタ

このビットフィールドは、ソフトウェアで制御されます (ロックされていない場合)。これらのビットは、ブランキングソースを選択します。

00000 : なし (ブランキングなし)

xxxx1 : TIM1 OC4

xxx1x : TIM1 OC5

xx1xx : TIM2 OC3

x1xxx : TIM3 OC3

1xxxx : TIM15 OC2

ビット 19:18 PWRMODE[1:0] : コンパレータ 2 電力モードセクタ

このビットフィールドは、ソフトウェアで制御されます (ロックされていない場合)。これらのビットは、電力消費とその結果としてのコンパレータ 2 の速度を選択します :

00 : ハイスピード

01、10、11 : ミディアムスピード

ビット 17:16 HYST[1:0] : コンパレータ 2 ヒステリシスセクタ

このビットフィールドは、ソフトウェアで制御されます (ロックされていない場合)。このビットは、コンパレータ 2 のヒステリシスを選択します。

00 : なし

01 : 低

10 : 中

11 : 高

ビット 15 POLARITYコンパレータ 2 極性セクタ

このビットは、ソフトウェアで制御されます（ロックされていない場合）。このビットは、コンパレータ 2 の出力の極性を選択します：

- 0：反転されません。
- 1：反転されます。

ビット 14 WINOUT：コンパレータ 2 出力セクタ

このビットは、ソフトウェアで制御されます（ロックされていない場合）。このビットは、コンパレータ 2 の出力を選択します：

- 0：COMP2_VALUE
- 1：COMP1_VALUE XOR COMP2_VALUE（ウィンドウモードで必要、図 67 を参照）

ビット 13:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 WINMODE：ウィンドウモードのためのコンパレータ 2 非反転入力セクタ

このビットは、ソフトウェアで制御されます（ロックされていない場合）。このビットは、コンパレータ 2 の COMP2_INP 入力のための信号を選択します。

- 0：このレジスタの INPSEL[1:0] ビットフィールドで選択された信号
- 1：コンパレータ 1 の COMP1_INP 信号（ウィンドウモードで必要、図 67 を参照）

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9:8 INPSEL[1:0]：非反転入力のためのコンパレータ 2 の信号セクタ

このビットフィールドは、ソフトウェアで制御されます（ロックされていない場合）。これらのビットは、コンパレータ 2 の非反転入力 COMP2_INP のための信号を選択します（WINMODE ビットの項も参照）。

- 00：PB4
- 01：PB6
- 10：PA3
- 11：なし（オープン）

ビット 7:4 INMSEL[3:0]：反転入力INMのためのコンパレータ 2 の信号セクタ

このビットフィールドは、ソフトウェアで制御されます（ロックされていない場合）。これらのビットは、コンパレータ 2 の反転入力 COMP2_INM のための信号を選択します。

- 0000：1/4 V_{REFINT}
- 0001：1/2 V_{REFINT}
- 0010：3/4 V_{REFINT}
- 0011：V_{REFINT}
- 0100：DAC チャネル 1
- 0101：DAC チャネル 2
- 0110：PB3
- 0111：PB7
- 1000：PA2
- ≥ 1000：1/4 V_{REFINT}

ビット 3:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 EN：コンパレータ 2 イネーブルビット

このビットは、ソフトウェアで制御されます（ロックされていない場合）。このビットは、コンパレータ 2 を有効化します：

- 0：無効化
- 1：有効化

17.6.3 COMP レジスタマップ

次の表に コンパレータレジスタの一覧を示します。

コンパレータレジスタは、SYSCFG ペリフェラルレジスタのベースアドレスを共用しています。

表 84. COMP レジスタマップとリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x200	COMP1_CSR	LOCK	VALUE	Res.	Res.	Res.	Res.	Res.	BLANKSEL[4:0]					PWRMODE[1:0]		HYST		POL	WINOUT	Res.	Res.	WINMODE	Res.	INPSEL[1:0]		INMSEL[3:0]					Res.	Res.	Res.	EN
	リセット値	0	0						0	0	0	0	0	0	0	0	0	0	0	0			0		0	0	0	0	0	0				0
0x204	COMP2_CSR	LOCK	VALUE	Res.	Res.	Res.	Res.	Res.	BLANKSEL[4:0]					PWRMODE[1:0]		HYST		POL	WINOUT	Res.	Res.	WINMODE	Res.	INPSEL[1:0] :		INMSEL[3:0]					Res.	Res.	Res.	EN
	リセット値	0	0						0	0	0	0	0	0	0	0	0	0	0	0			0		0	0	0	0	0	0				0

レジスタ境界アドレスについては、[54 ページのセクション 2.2.2](#) を参照してください。

18 真の乱数発生器 (RNG)

18.1 概要

RNG は、完全エントロピー出力を 32 ビットサンプルとしてアプリケーションに提供する真の乱数発生器です。ライブエントロピーソース（アナログ）と内部条件付けコンポーネントから構成されています。

RNG は、ライブエントロピーソースとして作用する NIST 準拠の決定論的乱数発生器 (DRBG) の構築に使用できます。

RNG の真の乱数発生器は、ドイツ BSI 文書の統計的検定 AIS-31 (T0 ~T8) 規格に従って試験を行いました。

18.2 RNG の主な機能


- RNG は、アナログエントロピーソースを高品質の条件付け技術によって処理して得られた 32 ビットの真の乱数を供給します。
- 値が 213 サイクルを超えている（213 サイクルを除く）場合、 $16 \times \frac{f_{\text{AHB}}}{f_{\text{RNG}}}$ AHB クロックサイクルごとに 4 つの 32 ビットのランダムサンプルを生成します。
- 関連したエラー管理を使った連続した基本的な健全性試験が内蔵されており使用可能です。
 - 非常に低いサンプリングクロック検出および反復カウント試験が搭載されています。
- 無効化して消費電力を低減することができます。
- AMBA AHB スレーブペリフェラルがあり、32 ビットワードのシングルアクセスでのみアクセス可能です（それ以外は AHB バスエラーが発生し、書込みアクセスは無視されます）。

18.3.3 乱数の生成

真の乱数発生器 (RNG) は、決定論的な間隔で AHB インタフェースを介して真にランダムなデータを伝送します。RNG は、[図 71](#) に描かれているエントロピーソースモデルを実装し、アプリケーションに 3 つの主な機能を提供します。

- エントロピーソースボックスのビット列出力の収集
- 検証のためのノイズソースのサンプル取得
- 連続した健全性試験によるエラーメッセージの収集

図 71. エントロピーソースモデル



RNG の主なコンポーネントは次の通りです。

- 物理的ランダム性のソース（アナログノイズソース）
- これらのアナログノイズソースのデジタル化ステージ
- 暗号的に条件付けされたノイズソースを配信するステージ
- エントロピーソース出力（バッファ付き）とノイズソースサンプル（こちらもバッファ付き）の両方に対する出力バッファ
- エントロピーソース全体に対してテストを行う健全性監視ブロック

これらすべてのコンポーネントについて以下に詳述します。

ノイズソース

ノイズソースは、非決定論的なエントロピーを生成する構成要素のノイズソースで、これは出力の不確実性に関連したものです（デジタル化されたノイズソースやソースデータ）以下の要素で構成されます。

- それぞれXORされたフリーランのリングオシレータの出力 3 つに基づく 2 個のアナログノイズソース [セクション 18.4: RNG の低消費電力時の取り扱い](#)に記載しているとおり、電力低減のためにそれらのアナログオシレータは無効化できます。
- 専用クロック入力(**rng_clk**)でクロックされたこれらの出力のサンプリングステージでは、2ビットの元データ出力を伝えます。

ノイズソースサンプリングは、AHB インタフェースクロック周波数 (`rng_hclk`) に対して独立しています。

注： [セクション 18.7: エントロピーソース検証](#)では、推奨される RNG クロック周波数が示されています。

後処理

真の乱数ノイズソースから取得されるサンプル値は、2 ビットのビット列から成ります。このノイズソース出力はバイアスされるため、RNG が許容レベルまでそのバイアスを軽減する後処理コンポーネントを実行します。

より具体的に言えば、ノイズソースの 2 ビットそれぞれに対して、RNG は、サンプルノイズソースと反転したサンプルノイズソースからビットを半分ずつ取得します。こうして、ソースが“0”より“1”を多く生成する（またはその逆）場合、フィルタされます。

条件付け

RNG の条件付けコンポーネントは、結果として得られる固定長ビット列出力（128ビット）のエントロピー率を増加させる決定論的機能です。

注： RNG 初期化中のレイテンシは、[セクション 18.6 : RNG 処理時間](#)に記載されています。

32 ビット以上の元データが受信済みであり、出力 FIFO を再フィルする必要がある場合に、後処理計算がトリガされることにも注意してください。したがって、64 RNG クロックサイクル後にアプリケーションによって RNG 128 ビット FIFO が空になる場合に、RNG 出力エントロピーは最大となります。

2 つの乱数生成の間に必要な時間、および RNG の初期化と最初のサンプル入手までの時間は[セクション 18.6 : RNG 処理時間](#)に記載してあります。

条件付けコンポーネントは、より高速な AHB クロックによりクロック制御されます。

出力バッファ

データ出力バッファは、条件付けコンポーネントから出力された 32 ビットワードを 4 つまで格納できます。RNG_DR レジスタを通じて出力 FIFO から 4 ワード読み出されると、128 ビット条件付け出力レジスタの内容は出力 FIFO にブッシュされ、新たな条件付けのラウンドが自動的に始まります。213 AHB クロックサイクル後に、新たな 4 ワードが条件付け出力レジスタに追加されます。

乱数が RNG_DR レジスタを介して使用できるときは必ず、DRDY フラグが“0”から“1”に遷移します。このフラグは、RNG_DR レジスタから 4 ワード読み出した後、出力バッファが空になるまで“1”になります。

注： 割込みが有効の場合、このデータレディフラグが“0”から“1”に遷移するときに割込みが生成されます。その後、上記で説明したように割込みは RNG によって自動的にクリアされます。

健全性チェック

このコンポーネントはエントロピーソース全体（そのノイズソースとともに）を開始し、その後期待通りに実行し、高い確立と信頼性ですばやく不具合の取り込みを保証することを確実にします。

RNG は、以下のような健全性チェック機能を実行します。

1. ノイズソース出力に対して無限に適用される連続した健全性試験
 - 繰り返しのカウントテスト、エラーフラグは以下の場合:
 - a) ノイズソースの 1 つが 64 ビット以上連続して一定値（“0”または“1”）または、2 つのビットパターン（“01”や“10”）を 32 ビット以上連続して提供しました。
 - b) 両方のノイズソースが 32 ビット以上連続して一定値（“0”または“1”）または、2 つのビットパターン（“01”や“10”）を 16 ビット以上連続して提供しました。
2. ベンダ固有の連続した試験
 - リアルタイムの「遅すぎる」サンプリングクロック検出回路。1 つの RNG クロックサイクルが 32 で分周された AHB クロックサイクルより小さい場合にエラーフラグを立てます。

エラーコンディションが検出された時に、RNG_SR レジスタの CECS および SECS ステータスビットに表示されます、詳細は[セクション 18.3.7 : エラー管理](#)

注 : エラーが検出された場合、割込みを生成することができます。

18.3.4 RNG 初期化


[図 72](#) に RNG 簡易ステートマシンを図示します。

ハードウェアリセットが発生したときに、次の一連のイベントが発生します。

1. アナログノイズソースが有効になり、その直後にロジックがアナログ出力のサンプリングを開始し、128 ビット条件付けシフトレジスタに入力します。
2. 条件付けロジックが有効になり、後処理の内容が 2 つの 128 ノイズソースビットを用いて初期化されます。
3. 条件付けステージ内部入力データバッファに 128 ビット再入力され、条件付けラウンドが 1 回実行されます。その後、出力バッファには後処理の結果が入力されます。
4. 出力バッファは RNG の使用方法に応じて自動的に再入力されます。

関連する初期化時間については、[セクション 18.6 : RNG 処理時間](#)を参照してください。

図 72. RNG 初期化の概要



18.3.5 RNG 動作

通常動作

割込みを使用して RNG を作動させるには、次の手順を推奨します。

1. RNG_CR レジスタの IE ビットをセットすることによって、割込みを有効にします。同時に、RNGEN=1 にセットすることにより、RNG を有効にします。
2. 乱数の準備ができたとき、またはエラーが発生したとき、割込みが生成されるようになります。そのため、割込みごとに次をチェックします。
 - 発生したエラーはありません。RNG_SR レジスタで SEIS および CEIS ビットを“0”にセットする必要があります。
 - 乱数が準備できています。RNG_SR レジスタで DRDY ビットを“1”にセットする必要があります。
 - 上記 2 つの条件に当てはまる場合、最大で連続 4 回まで RNG_DR レジスタの内容が読み出せるようになります。条件付け出力バッファに有効なデータがある場合には、アプリケーションによってさらに 4 ワード読み出すことができます（この場合には DRDY ビットはハイのままです）。上記の条件のどちらかまたは両方に当てはまらない場合、RNG_DR レジスタを読み出さないでください。エラーが発生した場合には、[セクション 18.3.7](#)に記載されたリカバリシーケンスを使用する必要があります。

ポーリングモードで RNG を作動させるには、次の手順を推奨します。

1. RNG_CR レジスタの RNGEN ビットを“1”にセットして、乱数発生を有効にします。
2. RNG_SR レジスタを読み出し、次を確認します。
 - 発生したエラーはありません (SEIS および CEIS ビットは“0”にセットされています)。
 - 乱数が準備できています (DRDY ビットは“1”にセットされています)。
3. 上記の条件に当てはまる場合、最大で連続 4 回まで RNG_DR レジスタの内容を読み出します。条件付け出力バッファに有効なデータがある場合には、アプリケーションによってさらに 4 ワード読み出すことができます (この場合には DRDY ビットはハイのままです)。上記の条件のどちらかまたは両方に当てはまらない場合、RNG_DR レジスタを読み出さないでください。エラーが発生した場合には、[セクション 18.3.7](#) に記載されたリカバリシーケンスを使用する必要があります。

注： データが準備できていない場合 (DRDY=“0”)、RNG_DR は 0 を返します。

低電力動作

消費電力がアプリケーションに対して懸念となる場合、[セクション 18.4 : 420 ページの RNG の低消費電力時の取り扱い](#)に示すように低電圧ストラテジーを使用できます。

ソフトウェア後処理

AIS-31 の承認を満たすには、特別なソフトウェア後処理／条件付けは必要ありません。NIST が承認した 128 ビットのセキュリティ強度を持つ DRBG が必須である場合、RNG 真の乱数発生器付近で認められた乱数発生器ソフトウェアを構築する必要があります。

内蔵されている健全性チェック機能の説明は[セクション 18.3.3 : 乱数の生成](#)を参照してください。

18.3.6 RNG クロック供給

RNG は、AHB バスクロックと専用 RNG クロックの 2 種類の異なるクロックで動作します。

AHB クロックは、AHB バンクレジスタおよび条件付けコンポーネントにクロック供給するために使用されます。RNG クロックは、ノイズソースサンプリングに使用されます。推奨されるクロック設定は、[セクション 18.7 : エントロピーソース検証](#)で詳しく説明されています。

注意： RNG_CR レジスタの CED ビットが“0”にセットされている場合、RNG クロック周波数は 32 で分周された AHB クロック周波数より高くする必要があります。そうしないと、クロックチェッカーがクロックエラーのフラグ (RNG_SR レジスタの CECS または CEIS) を立て、RNG は乱数の生成を停止します。

詳細 (AHB および RNG クロックドメイン) については、[セクション 18.3.1 : RNG のブロック図](#)を参照してください。

18.3.7 エラー管理

このセクションに詳細を示しているとおり、乱数生成と並行して、健全性チェックブロックにより、正しいノイズソース動作と RNG ソースクロックの周波数が検証されます。関連するエラー状態も記載されています。

クロックエラー検出

クロックエラー検出が有効 (CED = 0) となっており、RNG クロック周波数が低すぎる場合、RNG は乱数生成を停止し、**CEIS** および **CECS** ビットを両方“1”にセットして、クロックエラーが発生したことを示します。この場合、アプリケーションによって RNG クロックが正しく設定されていること (セクション 18.3.6 : RNG クロック供給を参照) をチェックして、CEIS ビットの割込みフラグをクリアする必要があります。RNG クロックが正しく動作するとすぐに、CECS ビットは自動的にクリアされます。

CECS フラグが“0”にセットされたときのみ、RNG が正しく動作します。ただし、クロックエラーはその前に発生した乱数には影響しないため、RNG_DR レジスタの内容は使用できます。

ノイズソースエラー検出

ノイズソース (またはシード) エラーが発生すると、RNG は乱数生成を停止し、**SEIS** および **SECS** ビットを両方“1”にセットして、シードエラーが発生したことを示します。RNG_DR レジスタにおける値が利用可能な場合であっても、エントロピーが十分でない可能性があるので使用することはできません。初期化フェーズ中にエラーが検出された場合、RNG によって初期化シーケンス全体が自動的に再スタートされます。

RNG 初期化後にシードエラーからの完全なリカバリを行うには、次のシーケンスを使用します。

1. SEIS に“0”を書き込んでクリアします。
2. RNG_DR レジスタから 12 ワード読み出し、各ワードを破棄してパイプラインをきれいにします。
3. SEIS がクリアされたままであることを確認します。乱数発生は正常に戻りました。

18.4 RNG の低消費電力時の取り扱い

消費電力が懸念される場合、RNG_CR レジスタの RNGEN ビットを“0”にセットして DRDY ビットを“1”にセットするとすぐに、RNG を無効化できます。RNGEN=“0”であっても 後処理ロジックと出力バッファは動作を続けていますので、ソフトウェアは次の機能を使用できます。

- 出力バッファに有効なワードが存在する場合には、RNG_DR レジスタから乱数をもう 4 個読み出すことができます。
- 条件付け出力内部レジスタに有効なビットが存在する場合には、RNG_DR レジスタから乱数をもう 4 個読み出すことができます。そうではない場合には、ノイズソースから新たに最低でも 32 ビット取得して条件付けラウンドが完全に終わるまで、RNG はアプリケーションによって再度有効化される必要があります。新たなビットのサンプルには 16 RNG クロックサイクル、条件付けラウンド 1 回には 216 AHB クロックサイクルかかります。

RNG を無効化する場合、すべてのアナログシード発生回路を無効にします。その消費電力は、データシートの電気的特性セクションに示されています。また、RNG クロックによってクロックの供給を受けるロジックはすべてゲートします。この方法では、RNG 初期化時間のために、RNG_DR レジスタでランダムサンプルが利用可能となるまでのレイテンシが増加することに注意してください。

初期化中 (すなわち DRDY ビットが初めて立ち上がるよりも十分前に) に RNG ブロックが無効化された場合、初期化シーケンスは、RNGEN ビットが“1”にセットされて停止したところから再開されます。

18.5 RNG 割込み

RNG では、割込みは次のイベントによって生成できます。

- データレディフラグ
- シードエラー、[セクション 18.3.7 : エラー管理](#)を参照
- クロックエラー、[セクション 18.3.7 : エラー管理](#)を参照

[表 86](#) に示すように専用割込みイネーブル制御ビットが使用できます。

表 86. RNG 割込みリクエスト

割込みイベント	イベントフラグ	有効制御ビット
データレディフラグ	DRDY	IE
シードエラーフラグ	SEIS	IE
クロックエラーフラグ	CEIS	IE

RNG_CR レジスタのマスクビットまたは全体的な割込み制御ビット IE を変更することにより、上記の割込みソースを個別に有効にしたり無効にしたりすることができます。個別の割込みソースのステータスは RNG_SR レジスタから読み出すことができます。

注： 割込みは、RNG が有効化されている場合にのみ生成されます。

18.6 RNG 処理時間

値が 213 サイクルを超えている (213 サイクルを除く) 場合、条件付けステージは、 $16 \times \frac{f_{\text{AHB}}}{f_{\text{RNG}}}$ クロックサイクルごとに 4 つの 32 ビット乱数を生成できます。

デバイスがリセットを抜けた後初回の乱数にはそれ以上の時間が必要です ([セクション 18.3.4: RNG 初期化](#)参照)。実際に初めて RNG を有効化した後、次のいずれかの時間の後に初めてランダムデータが利用可能となります。

- 128 RNG クロックサイクル + 426 AHB サイクル ($f_{\text{AHB}} < f_{\text{threshold}}$ の場合)
- 192 RNG クロックサイクル + 213 AHB サイクル ($f_{\text{AHB}} \geq f_{\text{threshold}}$ の場合)

ここで、 $f_{\text{threshold}} = (213 \times f_{\text{RNG}}) / 64$

18.7 エントロピーソース検証

18.7.1 概要

RNG から使用できるエントロピーの量を評価するため、STMicroelectronics は ドイツ BSI 文書の統計的検定 AIS-31 (T0 ~T8) に従いペリフェラルを試験しました。結果は要求に応じて提供でき、また顧客側でも試験を再現できます。

18.7.2 検証条件

STMicroelectronics は、以下の条件下で RNG 真の乱数発生器を検証しました。

- RNG クロック rng_clk= 48 MHz (RNG_CR レジスタの CED ビット = '0') および rng_clk = 400 kHz (RNG_CR レジスタの CED ビット = '1')

18.7.3 データ収集

統計テストを行うためには、サンプルを元データレベルでのエントロピーソースからだけでなく、エントロピーソースの出力からも収集する必要があります。

製品用に上記サンプルを回収する必要がある場合は、STMicroelectronics までご連絡ください。

18.8 RNG レジスタ

RNG は、制御レジスタ、データレジスタ、ステータスレジスタと連動します。

18.8.1 RNG 制御レジスタ (RNG_CR)

アドレスオフセット : 0x000

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CED	Res.	IE	RNGEN	Res.	Res.
										rw		rw	rw		

ビット 31:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **CED** : クロックエラー検出

0 : クロックエラー検出は有効です。

1 : クロックエラー検出は無効です。

RNG が有効になっている場合、動作中にクロックエラー検出を有効化／無効化できません。CED を有効化／無効化するには、RNG を無効化する必要があります。

ビット 4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **IE** : 割込みイネーブル

0 : RNG 割込みは無効です。

1 : RNG 割込みは有効です。RNG_SR レジスタで DRDY =“1”、SEIS=“1” または CEIS=“1”になると、割込みは直ちにペンディングとなります。

ビット 2 **RNGEN** : 真の乱数発生器イネーブル

0 : 真の乱数発生器は無効です。アナログノイズソースの電力がオフになり、RNG クロックによって供給されるロジックがゲートされます。

1 : 真の乱数発生器は有効です。

ビット 1:0 予約済みであり、リセット値に保持する必要があります。

18.8.2 RNG ステータスレジスタ (RNG_SR)

アドレスオフセット : 0x004

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SEIS	CEIS	Res.	Res.	SECS	CECS	DRDY
									rc_w0	rc_w0			r	r	r

ビット 31:7 予約済みであり、リセット値に保持する必要があります。

ビット 6 **SEIS** : シードエラー割込みステータス

このビットは、SECS として同じ時間でセットされます。“0”を書き込むことによってクリアされます。

0 : 障害シーケンスは検出されませんでした。

1 : 1 つ以上の障害シーケンスが検出されました。詳細については、**SECS** ビットの説明を参照してください。

RNG_CR レジスタで IE = “1” である場合、割込みがペンディングとなります。

ビット 5 **CEIS** : クロックエラー割込みステータス

このビットは、CECS として同じ時間でセットされます。“0”を書き込むことによってクリアされます。

0 : 正しい RNG クロックです (fRNGCLK > fHCLK/32)。

1 : RNG クロックが遅すぎると検出されました (fRNGCLK < fHCLK/32)。

RNG_CR レジスタで IE = “1” である場合、割込みがペンディングとなります。

ビット 4:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **SECS** : シードエラーの現在のステータス

0 : 障害のあるシーケンスは現在のところ検出されていません。SEIS ビットがセットされている場合、これは障害のあるシーケンスが検出されたが、回復していることを意味します。

1 : 次の障害シーケンスのうち 1 つ以上が検出されました。

- ノイズソースの 1 つが 64 ビット以上連続して一定値 (“0”または“1”) または、2 つのビットパターン (“01”や“10”) を 32 ビット以上連続して提供しました。
- 両方のノイズソースが 32 ビット以上連続して一定値 (“0”または“1”) または、2 つのビットパターン (“01”や“10”) を 16 ビット以上連続して提供しました。

ビット 1 **CECS** : クロックエラーの現在のステータス

0 : 正しい RNG クロックです (fRNGCLK > fHCLK/32)。CEIS ビットがセットされている場合、これは遅いクロックが検出されたが、回復していることを意味します。

1 : 遅すぎる RNG クロックです (fRNGCLK < fHCLK/32)。

注 : **CECS** ビットは、RNG_CR レジスタの CED ビットが “0”にセットされたときにのみ有効です。

ビット 0 **DRDY** : データレディ

0 : RNG_DR レジスタがまだ有効でなく、乱数データは利用できません。

1 : RNG_DR レジスタに有効な乱数データが入っています。

出力バッファがいったん空になると (RNG_DR レジスタを読んだ後)、新しい有効な乱数値が生成されるまでこのビットは“0”に戻ります。

注 : **ペリフェラルが無効化されている場合 (RNG_CR レジスタの RNGEN=’0’)** に、**DRDY** ビットが立ち上がることがあります。

RNG_CR レジスタで IE=“1”の場合、DRDY=“1”のときに割込みが生成されます。

18.8.3 RNG データレジスタ (RNG_DR)

アドレスオフセット : 0x008

リセット値 : 0x0000 0000

RNG_DR レジスタは読出し専用レジスタであり、読み出されると 32 ビットの乱数値を返します。このレジスタは、いったん読み出されると、出力 FIFO が空の場合、AHB クロック 216 周期の後、新しい乱数値を出力します。

このレジスタの内容は、RNGEN="0"であっても、DRDY="1"の場合に有効です。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RNDATA[31:16]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RNDATA[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:0 **RNDATA[31:0]** : 乱数データ
DRDY="1"のときに有効な 32 ビット乱数データです。DRDY="0"の場合、RNDATA の値は 0 です。

18.8.4 RNG レジスタマップ

表 87 に、RNG レジスタマップとリセット値を示します。

表 87. RNG レジスタマップとリセットマップ

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x000	RNG_CR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	リセット値																																
0x004	RNG_SR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SEIS	CEIS	Res.	Res.	SECS	CECS	DRDY
	リセット値																										0	0			0	0	0
0x008	RNG_DR	RNDATA[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

19 AES ハードウェアアクセラレータ(AES)

19.1 概要

AES ハードウェアアクセラレータ (AES) は、連邦情報処理規格 (FIPS) 公報197の高度暗号化標準 (Advanced Encryption Standard:AES)に完全に準拠したアルゴリズムと実施基準により、データを暗号化または復号化します。

キーサイズが 128 または 256 ビットの、複数の連鎖モード (ECB、CBC、CTR、GCM、GMAC、CCM) がサポートされます。

AES アクセラレータは 32 ビットの AHB ペリフェラルです。入力および出力データの DMA シングル転送をサポートします (2 つの DMA チャンネルが必要です)。

AES ペリフェラルによって、STM32 暗号ライブラリにパッケージされた AES 暗号化アルゴリズムがハードウェアで高速化されます。

AES はAMBA AHB スレーブペリフェラルであり、32 ビットワードのシングルアクセスでのみアクセス可能です (それ以外は AHB バスエラーが発生します)。32 ビット以外の書き込みでは、レジスタの内容が破壊されます。

19.2 AES の主な特長

- 2001年11月の NIST「FIPS公報197の高度暗号化標準 (AES)」に適合
- 128 ビットデータブロックの処理
- 暗号キー長は 128 ビットおよび 256 ビットをサポート
- 次の複数の連鎖モードで暗号化と復号化：
 - 電子コードブック (ECB) モード
 - 暗号ブロック連鎖 (CBC) モード
 - カウンタ (CTR) モード
 - ガロアカウンタモード (GCM)
 - ガロアメッセージ認証コード (GMAC) モード
 - CBC-MAC (CCM) モードのカウンタ
- ECB モードで 128 ビットまたは 256 ビットキーを使用して 1 個の 128 ビットブロックのデータを処理する場合、レイテンシはそれぞれ 51 または 75 クロックサイクル
- キー派生ステージ (ECB または CBC の復号化のみ) を備えた内蔵キースケジューラ
- 32 ビットワードシングルアクセスでのみアクセス可能なAMBA AHB スレーブペリフェラル
- 暗号化キーを保存するための 256 ビットレジスタ (8 個の 32 ビットレジスタ)
- 初期化ベクタを保存する 128 ビットレジスタ (4 個の 32 ビットレジスタ)
- 32 ビットバッファによるデータ入出力
- 2 つのチャンネル (入力データ用に 1 つ、処理済みデータ用に 1 つ) を使用した、シングル転送ダイレクトメモリアccess (DMA) をサポートする自動データフロー制御
- 1、8、16、32 ビットデータをサポートするデータスワッピングロジック
- AES がより優先度の高い別メッセージを処理する必要がある場合、ソフトウェアによるメッセージのサスペンドと元のメッセージのレジュームが可能


19.3 AES 実装

デバイスはAES ペリフェラルのシングルインスタンスを持ちます。

19.4 AES機能詳細

19.4.1 AES ブロック図

図 73 に AES のブロック図を示します。



19.4.2 AES 内部信号

表 88 に AES ペリフェラルへのインタフェースとなるユーザ関連の内部信号を示します。

表 88. AES 内部入力／出力信号

信号名	信号タイプ	説明
aes_hclk	デジタル入力	AHB バスクロック
aes_it	デジタル出力	AES 割込みリクエスト
aes_in_dma	デジタル入出力	入力 DMA シングルリクエスト／応答
aes_out_dma	デジタル入出力	出力 DMA シングルリクエスト／応答

19.4.3 AES 暗号コア

概要

AES 暗号コアは、次のコンポーネントで構成されています。

- AES アルゴリズム (AEA)
- バイナリガロアフィールド (GF2mul) の乗算器
- キー入力
- 初期化ベクタ (IV) 入力
- 連鎖アルゴリズムロジック (XOR、フィードバック/カウンタ、マスク)

AES コアは 128 ビット または 256 ビットのキー長を使用して 128 ビットデータブロック (4 ワード) で動作します。連鎖モード次第で、AES は 0 個または 1 個の 96 ビット初期化ベクタ IV (および 32 ビットのカウンタフィールド) を必要とします。

AES には次のような動作モードがあります。

- **モード 1:**
AES_KEYRx レジスタに保存されたキーを使用した明文暗号化
- **モード 2:**
ECB または CBC 復号化キーの準備。このキーは、ECB または CBC 連鎖モードでモード 3 を選択する前に使用する必要があります。復号化に用意したキーは、AES_KEYRx レジスタに自動的に保存されます。これで AES ペリフェラルは、データの復号化を実行するモード 3 への切り替え準備が整いました。
- **モード 3:**
AES_KEYRx レジスタに保存されたキーを使用した暗号文復号化 ECB および CBC の連鎖モードが選択されていると、モード 2 によるキーの事前準備が必要になります。
- **モード 4:**
AES_KEYRx レジスタに保存されたキーを使った、ECB または CBC 暗号文の単一キー復号化 (初期化キーは自動的に派生します)

注: モード 2 およびモード 4 は ECB および CBC 復号化を行うときのみ使用されます。

モード 4 の選択では 復号化できるのは 1 件だけなので、代わりにモード 2 か モード 3 の使用が推奨されます。

動作モードは、AES_CR レジスタのMODE[1:0] ビットフィールドをプログラムすることによって選択されます。選択は AES ペリフェラルが無効なときだけ可能です。

標準的データ処理

AES の一般的な使い方は、[セクション 19.4.4: 434 ページの暗号操作の AES 手順](#)に記載してあります。

注: IVI ビットフィールドを除き、中間 AEA ステージの出力が暗号境界の外に明かされることは決してありません。

連鎖モード

AES_CR レジスタの CHMOD[2:0] ビットフィールドでの選択により、AES は次の連鎖モードをサポートしています。

- 電子コードブック (ECB)
- 暗号ブロック連鎖 (CBC)
- カウンタ (CTR)
- ガロアカウンタモード (GCM)
- ガロアメッセージ認証コード (GMAC)
- CBC-MAC付きカウンタ (CCM)


注： 連鎖モードの変更は、AES が無効なとき (AES_CR レジスタのビット ENがクリアされている状態) に行う必要があります。

それぞれの AES 連鎖モードの原理を以下の小項目で説明します。

詳細な情報は、[セクション 19.4.8: AES 基本的な連鎖モード \(ECB, CBC\)](#) から始まる専用の項に記載してあります。

電子コードブック (ECB) モード

図 74. ECB 暗号化と復号化の原理




ECBは最も単純な動作モードです。連鎖操作も、特別な初期化ステージもありません。メッセージはブロックに分割され、各ブロックが個別に暗号化または復号化されます。

注： 復号化では、最初のブロックを処理する前に特別なキースケジューリングが必要となります。

暗号ブロック連鎖（CBC）モード

図 75. CBC 暗号化と復号化の原理




CBCモードでは、各ブロックの出力が次のブロックの入力に連鎖されます。各メッセージを一意にするために、最初のブロック処理時に初期化ベクタが使用されます。

注：復号化では、最初のブロックを処理する前に特別なキースケジューリングが必要となります。

カウンタ（CTR）モード

図 76. CTR 暗号化と復号化の原理




CTR モードは、AES コアを使いキーストリームを生成します。次に、これらのキーは、NIST 特別公報 800-38A「ブロック暗号の推奨動作モード」に規定されている暗号文を得るため、平文との排他的論理和がとられます。

注：この連鎖スキームでは、AES コアはキーストリームまたはカウンタブロックの生成に必ず暗号化モードで使用されているため、ECB モードや CBC モードとは異なり、CTR 復号化にはキースケジューリングは必要ありません。

ガロア／カウンタモード（GCM）

図 77. GCM 暗号化および認証の原理




ガロア／カウンタモード（GCM）では、平文メッセージが暗号化されている間に、並列でメッセージ認証コード（MAC）が計算され、対応する暗号文とその MAC（認証タグとも言います）が生成されます。これは、NIST 特別公報 800-38D『ブロック暗号の推奨動作モード - ガロア／カウンタモード（GCM）および GMAC』の中に定義されています。

GCM モードは、機密性についてはカウンタモードの AES に基づいています。固定の有限体に乗算器を使用して、メッセージ認証コードを計算します。初期値ならびにメッセージの最後に特殊な 128 ビットブロックを必要とします。

ガロアメッセージ認証コード（GMAC）の原理

図 78. ガロア認証の原理




ガロアメッセージ認証コード（GMAC）を使用すると、メッセージの認証と、対応するメッセージ認証コード（MAC）の生成が可能となります。これは、NIST 特別公報 800-38D『ブロック暗号の推奨動作モード - ガロア／カウンタモード（GCM）および GMAC』の中に定義されています。

平文の認証済みデータのみで構成されたメッセージ（すなわち、ヘッダのみ可でペイロードは不可）に適用されることを除くと、GMAC は GCM と似ています。

CBC-MAC付きカウンタ（CCM）の原理

図 79. CCM 暗号化および認証の原理



暗号ブロック連鎖-メッセージ認証コードカウンタ（CCM）モードでは、平文メッセージが暗号化されている間に、並列でメッセージ認証コード（MAC）が計算され、対応する暗号文と対応する MAC（タグともいいます）が生成されます。これは、NIST 特別公報 800-38C『ブロック暗号の推奨動作モード - 認証および機密性のためのCCMモード』の中に説明されています。

CCM モードは、機密性のためにカウンタモードの AES に基づいており、CBC を使用してメッセージ認証コードを計算します。初期値が必要です。

GCM と同様、CCM 連鎖モードは平文の認証済みデータのみで構成されたメッセージ（すなわち、ヘッダのみ可でペイロードは不可）に適用できます。CCM をこのように使用することは CMAC とは呼ばれず（GCM/GMACとは異なります）、その使用方法は NIST による推奨ではないことに注意してください。

19.4.4 暗号操作の AES 手順

概要

標準的な暗号化の操作を以下に説明します。詳細な情報は、[セクション 19.4.8 : AES 基本的な連鎖モード \(ECB, CBC\)](#)から始まる専用の項に記載してあります。

[図 80](#) と [図 81](#) のフローチャートに、STM32 の暗号ライブラリが AES アルゴリズムを実行する手順を示します。AES は、ECB、CBC、CTR、CCM、および GCM 動作モードにおける、AES-128 および AES-256 暗号化アルゴリズムの実行を加速します。

注：暗号ライブラリの詳細については、ユーザマニュアル UM1924「STM32 暗号ライブラリ」を参照してください（www.st.com からダウンロード可能）。

図 80. STM32 暗号ライブラリ AES フローチャート例





図 81. STM32 暗号ライブラリ AES フローチャート例（続き）



MSv42147V1

AESの初期化

初期化するには、まず AES_CR レジスタの EN ビットをクリアして、AES を無効にします。次に以下のステップを任意の順番で実行します。

- AES_CR レジスタの MODE[1:0] ビットフィールドをプログラムして AES モードを設定します。
 - 暗号化にはモード 1 を選択する必要があります(MODE[1:0] = 00)。
 - ECB または CBC 連鎖モードを使わない場合、復号化にはモード 3 を選択する必要があります(MODE[1:0] = 10)。後者の場合、[セクション 19.4.5 : AES 復号化キーの準備](#)に示すように暗号化キーの最初のキー派生を実行する必要があります。
- AES_CR レジスタの CHMOD[2:0] ビットフィールドをプログラムして、連鎖モードを選択します。
- AES_CR レジスタの KEYSIZE ビットフィールドでキーサイズ（128 または 256 ビット）を設定します。
- 対称キーを AES_KEYRx レジスタに書き込みます（キーサイズによって書き込まれるレジスタは 4 個 または 8 個と異なります）。
- AES_CR レジスタの DATATYPE[1:0] ビットフィールドで、データ型（1、8、16、32 ビット）を設定します。
- 必要であれば（CBC または CTR の連鎖モードなど）、初期化ベクタを AES_IVRx レジスタに書き込みます。

データ追加

このセクションでは、処理するデータのサイズが 128 ビットの倍数でない場合における、処理データを追加するいくつかの方法を説明します。

ECB または CBC モードについては、[セクション 19.4.6: AES暗号文のスチーリングおよびデータパディング](#)を参照してください。これらのケースでの最終ブロックの管理は、このセクションで説明するシーケンスより複雑になります。

ポーリングによるデータ追加

この方法は、以下のシーケンスでデータ追加を制御する際にフラグポーリングを使います。

1. AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
2. ペイロード全体が処理されるまで次のサブシーケンスを繰り返します。
 - a) AES_DINR レジスタに最初の 4 個の入力データワードを書き込みます。
 - b) ステータスフラグ CCF が AES_SR にセットされるまで待ち、次に AES_DOUTR レジスタから 4 個のデータワードを読み出します。
 - c) AES_CR レジスタの CCFC ビットをセットして、CCF フラグをクリアします。
 - d) 処理されたばかりのデータブロックが最後から 2 番目のメッセージブロックで、処理の必要な最終ブロックにある重要データが 128 ビットより短い場合、最終ブロックの残りをゼロでパッドします。もし GCM ペイロード暗号化または CCM ペイロード復号化を行う場合、AES_CR レジスタの NPBLB ビットフィールドを使って有効でないバイトの数を指定して AES が正しいタグを計算できるようにします。
3. ペイロードの一部ではないデータを破棄し、次に AES_CR の EN ビットをクリアして AES ペリフェラルを無効にします。

注： キーを AES プロセッサに送信するため、AES_DINR レジスタへの 2 つの連続した書き込みの間に最大 3 個のウェイトサイクルが自動的に挿入されます。

NPBLB ビットは、GCM、GMAC および CCM 連鎖モードのヘッダフェーズには使用しません。

割込みを用いたデータ出力

この方法は、AES ペリフェラルからの割込みを使って、以下のシーケンスによりデータの追加を制御します。

1. AES_CR レジスタの CCFIE ビットを設定して、AES からの割込みを有効にします。
2. AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
3. AES_DINR レジスタに最初の 4 個の入力データワードを書き込みます。
4. 割込み時には、AES 割込みサービスルーチンでデータを扱います。
 - a) 4 個の出力データワードを AES_DOUTR レジスタから読み出します。
 - b) AES_CR レジスタの CCFC ビットをセットして、CCF フラグをクリア、つまりペンディング中の割込みをクリアします。
 - c) 処理されたばかりのデータブロックが最後から 2 番目のメッセージブロックで、処理の必要な最終ブロックにある重要データが 128 ビットより短い場合、最終ブロックの残りをゼロでパッドし、もし GCM ペイロード暗号化または CCM ペイロード復号化を行う場合、AES_CR レジスタの NPBLB ビットフィールドを使って有効でないバイトの数を指定して AES が正しいタグを計算できるようにします。次に 4 の e) 項で処理を進めます。
 - d) 処理したばかりのデータブロックがメッセージの最終ブロックの場合、ペイロードの一部ではないデータを破棄し、次に AES_CR レジスタの EN ビットをクリアして AES ペリフェラルを無効にして、割込みサービスルーチンを終了します。
 - e) AES_DINR レジスタに次の 4 個の入力データワードを書き込み、割込みサービスルーチンを終了します。

注： AES は連続読出し間または書き込み操作間の遅延には寛容で、それにより例えば、これら 2 つの AES 計算の間に他のペリフェラルからの割り込みを処理できます。 -

NPBLB ビットは、GCM、GMAC および CCM 連鎖モードのヘッダフェーズには使用しません。

DMA を用いたデータ追加

この方法では、転送や処理はすべて DMA および AES により管理されます。この方法を使用するには、次の手順に従います。

- 最後の 4 ワードのデータブロックを用意し、もし処理対象のデータ数がブロックの枠に満たない場合はブロックの残りを 0 でパッドします。
- [セクション 19.4.16 : AESDMA インタフェース](#)に示したように、処理対象データをメモリから AES ペリフェラル入力に、また処理済みデータを AES ペリフェラル出力からメモリに転送するように DMA コントローラを設定します。転送完了時に割り込みを生成するよう DMA コントローラを設定します。GCM ペイロード暗号化または CCM ペイロード復号化の場合、DMA 転送にゼロでパッドしてある最後の 4 ワードブロックを**含めないでください**。AES が正しいタグを計算するにはブロック処理の前に NPBLB ビットを設定する必要があるため、この最終ブロックには [ポーリングによるデータ追加](#)に記載されたシーケンスを使用する必要があります。
- AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
- AES_CR レジスタの DMAINEN と DMAOUTEN ビットをセットして、DMA リクエストを有効にします。
- 転送完了を示す DMA 割り込みにより、メモリから AES により処理されたデータを取得します。

注： AES_DOUTR レジスタの読出しは、計算フェーズの終了時にソフトウェアの関与なしに DMA により自動管理されているため、この方法では CCF フラグは意味を持ちません。

NPBLB ビットは、GCM、GMAC および CCM 連鎖モードのヘッダフェーズには使用しません。

19.4.5 AES 復号化キーの準備

ECB または CBC の復号化では、最初の復号化ラウンドのキーは最終暗号化ラウンドのキーから取得する必要があります。復号化実行の前に暗号化の完全なキースケジュールが必要になるのはこの理由からです。このキーの準備は、ECB または CBC モード以外の AES 復号化では**不要**です。


AES_CR レジスタの MODE[1:0] ビットフィールドに 01 をセットしてモード 2 を選択し（キープロセスのみ）、次に MODE[1:0] に 10 をセットして（復号化のみ、モード 3）復号化を進める方法が推奨されます。モード 2 の使用法は以下のとおりです。

- AES_CR レジスタの EN ビットをクリアして、AES ペリフェラルを無効にします。
- AES_CR レジスタの MODE[1:0] ビットフィールドに 01 をセットして、モード 2 を選択します。このキー派生モードは選択した連鎖アルゴリズムには無関係なので、この場合、CHMOD[2:0] ビットフィールドは重要ではありません。
- AES_CR レジスタの KEYSIZE ビットでキー長を 128 ビットまたは 256 ビットにセットします。
- [図 82](#) に示すように暗号化キーを使って AES_KEYRx レジスタに書き込みます (128 または 256 ビット)。AES_IVRx レジスタに書き込んでも何も変化しません。
- AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
- AES_SR レジスタに CCF フラグがセットされるまで待ちます。
- 派生キーは、AES コアでの復号化に利用できるようになります。アプリケーションは、[図 82](#) に示すように、必要に応じて AES_KEYRx レジスタもまた読み出して派生キーを取得できます（処理済みのキーは自動的に AES_KEYRx レジスタにロードされます）。

注： AES は、派生キーが使用可能になると、ハードウェアによって無効にされます。

キー派生計算を再開するには、ステップ [4](#)、[5](#)、[5](#)、および [5](#) を繰り返します。

図 82. ECB/CBC 復号（モード 2）のための暗号化キー派生



ソフトウェアが復号用の最初のキーを保存しているとするば、所定の暗号キーで復号化されるすべてのデータに対して、キースケジューリング操作を 1 回だけ行えば良いということになります。

- 注： キーの準備操作時間はキーサイズ（128 または 256 ビット）によって異なり、59 または 82 クロックサイクルとなります。
- 注： キー準備の代替法では、AES_CR の MODE[1:0] ビットフィールドに 11 をセットしてモード 4 を選択します。この場合モード 3 は使用できません。

19.4.6 AES暗号文のステータリングおよびデータパディング

ブロックサイズ（128 ビット）の倍数ではないメッセージを管理するために ECB モードまたは CBC モードで AES を使用するときには、NIST 特別公報 800-38A「ブロック暗号の推奨動作モード：CBC モード用暗号文借用の 3 つの変種」に記載されているもののような、暗号文借用技術を使用します。AES ペリフェラルはこのような技術をサポートしていないため、アプリケーションは最後から 2 番目のブロックのデータを使って入力データの最終ブロックを完成させる必要があります。

- 注： 暗号文借用技術は、この参考マニュアルには記載されていません。

同様に、AES が ECB または CBC モード以外のモードで使用される場合、暗号化に先立ち不完全な入力ブロック（128 ビットより短い入力データを持つブロック）をゼロでパッドする（データ列の後端にビットを追加する）必要があります。復号後は、余分なビットを破棄する必要があります。AES は最終ブロックへの自動データパディング操作を行わないため、アプリケーションは、サイズが 128 ビットの倍数ではないメッセージを管理するため、[セクション 19.4.4: 434 ページの暗号操作の AES 手順](#)で推奨される内容に従う必要があります。

- 注： パディングデータは、AES_CR レジスタの DATATYPE[1:0] フィールドに従って、通常のデータと同様な方法で入れ替えられます（詳細は、[セクション 19.4.13: 460 ページの AES データレジスタおよびデータスワッピング](#)を参照してください）。


19.4.7 AES タスクサスペンドとレジューム

優先順位の高い別のメッセージを処理する必要がある場合には、メッセージをサスペンドすることが可能です。最も優先順位の高いメッセージの送信後、サスペンドされたメッセージは暗号化モードでも復号化モードでも再開できます。

サスペンド／レジューム操作によって連鎖操作が途切れることはなく、AES が再び有効になるとすぐに次のデータブロックを受信してメッセージ処理を再開できます。

図 83 に、サスペンドとレジューム操作の例を示します。メッセージ 1 は、より短く優先順位の高いメッセージ 2 を送信するためサスペンドされます。

図 83. サスペンドモードの管理例



サスペンドとレジューム操作の詳細な説明は、AES の各モード専用のセクションにあります。


19.4.8 AES 基本的な連鎖モード (ECB, CBC)

概要

このセクションでは、AES 計算コアが提供する4つの基本的な操作モード: ECB 暗号化, ECB 復号化, CBC 暗号化、および CBC 復号化について簡単な説明を行います。詳しくは、2001年11月26日のFIPS 公報 197 を参照してください。


図 84 に電子コードブック (ECB) 暗号化を示します。

図 84. ECB 暗号化



ECB 暗号化モードでは、AES_DINRレジスタの128 ビット平文入力データブロックPx は最初にビット / バイト / ハーフワードのスワッピング処理されます。スワップ結果 Ix は暗号化モードにセットされた AES コアにより、128 または 256 ビットキーを使って処理されます。暗号化結果 Ox はビット / バイト / ハーフワードのスワッピング処理され、次に AES_DOUTR レジスタに128 ビット暗号文出力データブロック Cx として保存されます。ECB 暗号化処理は、最後の完全な平文ブロックが暗号化されるまで同様に続きます。


図 85 に電子コードブック (ECB) 復号化を示します。



ECB モードで AES 復号化を実行するには、最終ラウンドの暗号化キーを収集（最初に暗号化の完全なキースケジュールを実行することが必要）して秘密キーを準備し、それを暗号文復号の初回ラウンドのキーとして使用する必要があります。この準備機能は、AES コアでサポートされます。

ECB 復号化モードでは、AES_DINR レジスタの128 ビット暗号文入力データブロック C1 は最初にビット/バイト/ハーフワードのスワッピング処理されます。このキーイングシーケンスは、ECB 暗号化に対して逆になっています。スワップ結果 I1 は、先に準備した復号化キーを使って、復号化モードにセットされた AES コアで処理されます。復号化結果はビット/バイト/ハーフワードのスワッピング処理され、次に AES_DOUTR レジスタに128 ビット明文出力データブロック P1 として保存されます。ECB 復号化処理は、最後の完全な暗号文ブロックが復号化されるまで同様に続きます。


図 86 に暗証ブロック連鎖 (CBC) 暗号化モードを示します。



CBC 暗号化モードでは、ビット/バイト/ハーフワードのスワッピング (P1') の後、最初の明文入力ブロックは 128 ビット IVI ビットフィールドとの排他的論理和を経て（初期化ベクタおよびカウンタ）、128 または 256 ビットキーを使い、AES コアによる暗号化のため I1 入力データを生成します。その結果得られたスワッピング後の128 ビット出力ブロック O1 が暗号文 C1 として使われます。O1 データは、2 番目のブロックの明文データ P2' との排他的論理和を経て、AES コアが暗号文データの第2ブロックを生成するための I2 入力データを生成します。データブロックの連鎖処理は、メッセージの最終明文ブロックが暗号化されるまで同様に続きます。

メッセージが 128 ビットの倍数でない場合は、最後の不完全なデータブロックが[セクション 19.4.6 : AES暗号文のスチーリングおよびデータパディング](#)で説明されている方法で暗号化されます。

図 87 に暗証ブロック連鎖（CBC）復号化を示します。



ECB 復号化モードの場合と同様、CBC 復号化モードでもAES 復号化の実行には秘密キーを準備する必要があります。

キー準備プロセスの後、復号化は次のように進行します：最初の 128 ビット暗号文ブロック（スワップ操作の後）が、128 または 256 ビットキーを使いAES コア入力ブロック I1 として暗号化処理に直接使用されます。その出力である O1 は、128 ビットの IVI フィールド（暗号化時に使ったものと同じであることが必須）と排他的論理和をとられ、最初の明文ブロック P1 を生成します。

2 番目の暗号文ブロックは、最初のブロックからの I1 データが初期化ベクタの代わりに使われることを除き、最初のブロックと同様に処理されます。

復号化処理は、最後の完全な暗号文ブロックが復号化されるまで同様に続きます。

メッセージが 128 ビットの倍数でない場合は、最後の不完全なデータブロックが[セクション 19.4.6 : AES暗号文のスチーリングおよびデータパディング](#)で説明されている方法で復号化されます。

データスワッピングの詳細については、[セクション 19.4.13 : AES データレジスタおよびデータスワッピング](#)を参照してください。


ECB/CBC 暗号化シーケンス

ECB/CBC 暗号化を実行するイベントのシーケンス（詳細は[セクション 19.4.4](#)を参照）：

1. AES_CR レジスタの EN ビットをクリアして、AES ペリフェラルを無効にします。
2. AES_CR レジスタのMODE[1:0] ビットフィールドを 00 にセットしてモード 1 を選択し、AES_CR レジスタのCHMOD[2:0] ビットフィールドを 000 または 001 にセットしてそれぞれ ECB か CBC の連鎖モードを選択します。データフィールドはまた、DATATYPE[1:0] を使っても定義できます。
3. AES_CR レジスタの KEYSIZE ビットにより、128 または 256 ビットのキー長を選択します。
4. AES_KEYRx レジスタ（128 または 256 ビット）に暗号化キーを書き込みます。CBC モードが選択されている場合、初期化ベクタデータを AES_IVRx レジスタに書きこみます。
5. AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
6. 図 88 に示されているように、AES_DINR レジスタに 4 回書き込んで明文テキストを入力します（MSB から順に）。

7. AES_SR レジスタの CCF フラグがセットされるまで待ちます。
8. 図 88 に示されているように、AES_DOUTR レジスタを 4 回読み出して、暗号文を取得します (MSB から順に)。AES_CR レジスタの CCFC ビットをセットして、CCF フラグをクリアします。
9. 手順 6-7-8 を繰り返して、同じ暗号化キーですべてのブロックを処理します。

図 88. ECB/CBC 暗号化 (モード 1)




ECB/CBC 復号化シーケンス

AES ECB/CBC 復号化を実行するイベントのシーケンスは以下の通り (詳細は[セクション 19.4.4](#) を参照) :

1. AES コアの復号化を準備するには、[セクション 19.4.5 : 438 ページのAES 復号化キーの準備](#)に記述されたステップに従います。
2. AES_CR レジスタの MODE[1:0] ビットフィールドを 10 にセットしてモード 3 を選択し、AES_CR レジスタの CHMOD[2:0] ビットフィールドを 000 または 001 にセットしてそれぞれ ECB か CBC の連鎖モードを選択します。データフィールドはまた、DATATYPE[1:0] ビットフィールドを使っても定義できます。
3. AES_CR レジスタの KEYSIZE ビットでキー長を 128 ビットまたは 256 ビットを選択します。
4. 初期化ベクタデータで AES_IVRx レジスタを書き込みます (CBC モードでのみ必要)。
5. AES_CR レジスタの EN ビットをセットして、AES を有効にします。
6. 図 89 に示されているように、AES_DINR レジスタに 4 回書き込んで、暗号文を入力します (MSB から順に)。
7. AES_SR レジスタの CCF フラグがセットされるまで待ちます。
8. 図 89 に示されているように、AES_DOUTR レジスタを 4 回読み出して、平文を取得します (MSB から順に)。AES_CR レジスタの CCFC ビットをセットして、CCF フラグをクリアします。
9. 手順 6-7-8 を繰り返して、同じキーで暗号化されたすべてのブロックを処理します。

図 89. ECB/CBC 復号化 (モード 3)



ECB/CBC モードにおける サスペンド/レジューム動作

メッセージの処理をサスペンドするには、次の手順に従います。

1. DMA が使用されている場合には、AES_CR レジスタの DMAINEN ビットをクリアして、IN FIFO への DMA 転送を停止します。
2. DMA が使用されていない場合には、AES_DOUTR を4 回読み出して最後に処理されたブロックを保存します。DMA が使用されている場合には、CCF フラグが AES_SR レジスタにセットされるまで待ち、AES_CR レジスタの DMAOUTEN ビットをクリアして OUT FIFO からの DMA 転送を停止します。
3. DMA が使用されていない場合には、AES_SR レジスタの CCF フラグを、それが 1 になる（計算の完了）までポーリングします。
4. AES_CR レジスタの CCFC ビットをセットして、CCF フラグをクリアします。
5. 初期化ベクタレジスタを保存します（CBC モードでのみ必要、データ処理中に AES_IVRx が変更されているため）。
6. AES_CR レジスタの EN ビットをクリアして、AES ペリフェラルを無効にします。
7. メモリに現在の AES 設定を保存します（AES 初期化ベクタ値を除く）。
8. DMA が使用されている場合には、DMA コントローラのステータス（IN および OUT データ転送のポインタ、残りバイト数など）を保存します。

注： 割込みが発生したプロセスが復号化の場合、ポイント 7 では、AES_KEYRx に保存された派生キーの情報を任意でメモリに保存できます。アプリケーションが元のキー値を知っているため、それらのレジスタを保存する必要はありません。

メッセージの処理をレジュームするには次のように進めます。

1. DMA が使用されている場合には、DMA コントローラを設定して FIFO IN と FIFO OUT 転送の残りを完了させます。
2. AES が無効化されていることを確認します（AES_CR の EN ビットが 0 であることが必須）。
3. 保存された設定を使って AES_CR および AES_KEYRx レジスタの設定を復元します。復号化では、元のキー値ではなく派生キーの情報を AES_KEYRx レジスタに書き込みます。
4. [セクション 19.4.5 : AES 復号化キーの準備](#)の記述に従い、復号化キーを準備します（ECB または CBC 復号化のみ必要）。派生キーの情報がすでに AES_KEYRx レジスタにロードされていれば、この手順は必要ありません。
5. 保存された設定を使って AES_IVRx レジスタを復元します（CBC モードでのみ必要）。
6. AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
7. DMA が使用されている場合には、AES_CR レジスタの DMAINEN ビットと DMAOUTEN ビットをセットして、DMA 転送を有効にします。

モード 4 を使った代替シングル ECB/CBC 復号化

モード 4 を使った ECB/CBC 復号化のシングルラウンドを実行するイベントのシーケンスは以下の通り：

1. AES_CR レジスタの EN ビットをクリアして、AES ペリフェラルを無効にします。
2. AES_CR レジスタの MODE[1:0] ビットフィールドを 11 にセットしてモード 4 を選択し、AES_CR レジスタの CHMOD[2:0] ビットフィールドを 000 または 001 にセットしてそれぞれ ECB か CBC の連鎖モードを選択します。
3. AES_CR レジスタの KEYSIZE ビットでキー長を 128 ビットまたは 256 ビットを選択します。
4. AES_KEYRx レジスタに暗号化キーを書き込みます。CBC モードが選択された場合は、AES_IVRx レジスタに書き込みます。
5. AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
6. AES_DINR レジスタに 4 回書き込んで、暗号文を入力します（MSB から順に）。
7. AES_SR レジスタの CCF フラグがセットされるまで待ちます。
8. AES_DOUTR レジスタを 4 回読み出して、平文を取得します（MSB から順に）。AES_CR レジスタの CCFC ビットをセットして、CCF フラグをクリアします。

注：モード 4 が選択されている場合、モード 3 は使用できません。

モード 4 では、AES_KEYRx レジスタは処理のすべてのフェーズで暗号化キーを含みます。派生キーは、これらのレジスタには保存されません。AES に内部的に保存されます。


19.4.9 AES カウンタ（CTR）モード

概要

カウンタモード（CTR）では、AES をキーストリームジェネレータとして使用します。生成されたキーは、その後平文との排他的論理和をとって暗号文を得ます。

CTR 連鎖は、NIST 特別公報 800-38A 『ブロック暗号の推奨動作モード』の中に定義されています。CTR モードでの典型的なメッセージ構造を図 90 に示します。

図 90. CTR モードでのメッセージ構造



MSv42156V1

このメッセージの構造は次に示すとおりです。

- 16 バイトの初期カウンタブロック (ICB) は、次の 2 つの異なるフィールドで構成されています。
 - 初期化ベクタ (IV)** : 任意のキーを使った各暗号化サイクルに固有のものでなければならない 96 ビットの値。
 - カウンタ** : ブロック処理が完了するたびにインクリメントされるビッグエンディアンの 32 ビット整数。カウンタの初期値は1に設定する必要があります。
- 平文 P は、既知の長さを持つ暗号文 C として暗号化されます。この長さは 16 バイトの倍数でなくとも構いませんが、その場合には平文のパディングが必要です。

CTR 暗号化および復号化

AES ペリフェラルで実行される CTR の暗号化と復号化の処理を図 91 と図 92 にそれぞれ示します。CTR モードは AES_CR レジスタの CHMOD[2:0] ビットフィールドに 010 を書き込むことで選択します。

図 91. CTR 暗号化





図 92. CTR 復号化



CTR モードでは、暗号コアの出力（キーストリームとも呼ばれる）Ox は関係する入力ブロック（暗号化は Px、復号化は Cx'）ととの排他的論理和をとって正しい出力ブロック（暗号化は Cx'、復号

化はPx') を生成します。AES の初期化ベクタは、表 89 のように初期化する必要があります。

表 89. CTR モード初期化ベクタの定義

AES_IVR3[31:0]	AES_IVR2[31:0]	AES_IVR1[31:0]	AES_IVR0[31:0]
Nonce[31:0]	Nonce[63:32]	Nonce[95:64]	32 ビットカウンタ = 0x0001

最初のデータブロックを処理するとき一度だけ AES_IVRx レジスタを使用する CBC モードとは違って、CTR モードでは、各データブロックを処理するたびに AES_IVRx レジスタが使用され、AES ペリフェラルによって初期化ベクタのカウンタビットがインクリメントされます（ノンズビットは変更されません）。

コアが常に現在のカウンタブロックを暗号化して、平文（CTR 暗号化）や暗号文（CTR 復号化）と排他的論理和がとられるキーストリームを生成するので、CTR 復号化は CTR 暗号化と変わりません。CTR モードでは、MODE[1:0] ビットフィールドの 11、10、00 設定はすべて、暗号化モードにデフォルトとなりますが、01（キー派生）の設定は禁止されています。

CTR 連鎖モードで暗号化または復号化を行うには、次のシーケンスを使用します。

1. AES が無効化されていることを確認します（AES_CR レジスタの EN ビットが 0）。
2. AES_CR レジスタの CHMOD[2:0] ビットフィールドに 010 をセットして、CTR 連鎖モードを選択します。MODE[1:0] ビットフィールドに 01 以外の値をセットします。
3. AES_KEYRx レジスタを初期化し、表 89 に示すように AES_IVRx レジスタにロードします。
4. AES_CR レジスタの EN ビットをセットして、現在のカウンタの暗号化を開始します（計算終了と共に EN は自動的にリセットされます）。
5. 最終ブロックの場合には、必要に応じてデータをゼロで埋めて完全なブロックとします。
6. AES にデータを追加して結果を読み出します。可能性のある 3 通りのケースは[セクション 19.4.4 : 暗号操作の AES 手順](#)に記載されています。
7. 最後から 2 番目のブロックが処理されるまで前の手順を繰り返します。最終ブロックでは前の 2 つの手順を適用し、ペイロードではないビットを破棄します（最終入力ブロックの重要データのサイズが 16 ビット未満の場合）。

CTR モードでのサスペンド／レジューム動作

CBC モードと同様に、メッセージを中断して、優先順位の高いメッセージを送信してから、中断されたメッセージを再開することが可能です。CBC のサスペンド／レジュームシーケンスの詳細については、[セクション 19.4.8 : AES 基本的な連鎖モード \(ECB, CBC\)](#)を参照してください。

注： CBC モードと同様に、レジューム動作中に AES_IVRx レジスタに再ロードする必要があります。


19.4.10 ガロア／カウンタモード（GCM）

概要

AES ガロア／カウンタモード（GCM）では、平文を暗号化して認証し、対応する暗号文およびタグ（メッセージ認証コードとも言います）を生成することができます。機密性の確保のため、GCM アルゴリズムは AES カウンタモードに基づいています。固定の有限フィールドを超えて乗算器を使用しタグを生成します。

GCM 連鎖は、NIST 特別公報 800-38D『ブロック暗号の推奨動作モード - ガロア／カウンタモード（GCM）および GMAC』の中に定義されています。GCM モードでの典型的なメッセージ構造を[図 93](#)に示します。

図 93. GCM のメッセージ構造



メッセージは次の構造を持っています。

- 次の 2 つの異なるフィールドで構成された **16 バイトの初期カウンタブロック (ICB)** :
 - 初期化ベクタ (IV)** : 任意のキーを使ったモードの実行それぞれに固有のものでなければならない 96 ビットの値。GCM 規格では 96 ビットよりも短い IV に対応していますが、この場合には規則が厳格に適用されることに注意してください。
 - カウンタ** : ブロック処理が完了するたびにインクリメントされるビッグエンディアンの 32 ビット整数。NIST 仕様によると、ペイロードの最初のブロックを処理するときのカウンタ値は $0x2$ です。
- 認証済みヘッダ AAD** (追加認証データともいいます) は既知の長さである $Len(A)$ を持ちます。その長さは 16 バイトの倍数である必要はないものの、 $2^{64} - 1$ ビットを超えることはできません。メッセージのこの部分には認証だけ行われて、暗号化はされません。
- 平文メッセージ P** は暗号文 C として認証と暗号化の両方が行われ、既知の長さである $Len(P)$ を持ちます。その長さは 16 バイトの倍数である必要はないものの、128 ビットブロック数は $2^{32} - 2$ を超えることはできません。
- 最終ブロック** は、表 90 に示すように AAD ヘッダ長 (ビット [32:63]) およびペイロード長 (ビット [96:127]) 情報を持ちます。

GCM 規格では、暗号文 C は平文 P と同じビット長であることと規定されています。

メッセージの一部 (AAD または P) の長さが 16 バイトの倍数ではない場合には、特別なパディング処理が必要となります。


表 90. GCM 最終ブロックの定義

エンディアン	ビット [0] --- ビット [31]	ビット [32] --- ビット [63]	ビット [64] -- ビット [95]	ビット [96] --- ビット [127]
入力データ	0x0	AAD 長 [31:0]	0x0	ペイロード長 [31:0]

GCM 処理

図 94 に、AES ペリフェラルでの GCM 実装を示します。AES_CR レジスタの CHMOD[2:0] ビットフィールドに 011 を書き込み、GCMを選択します。

図 94. GCM 認証済み暗号化



GCM モードにおける平文の機密性のメカニズムはカウンタモードでのメカニズムに類似しており、入力カウンタブロックのシーケンスを生成する特別なインクリメント機能（表示された 32 ビットインクリメント）を備えています。

データの **カウンタブロック** を保持している AES_IVRx レジスタは、各データブロックを処理するのに使われます。AES ペリフェラルは自動的に Counter[31:0] ビットフィールドをインクリメントします。最初のカウントブロック (CB1) は、初期カウンタブロック ICB から取得されます (表 91 を参照)。

表 91. GCM モード IVI ビットフィールドの初期化

レジスタ	AES_IVR3[31:0]	AES_IVR2[31:0]	AES_IVR1[31:0]	AES_IVR0[31:0]
入力データ	ICB[31:0]	ICB[63:32]	ICB[95:64]	カウンタ[31:0] = 0x2

注： GCM モードでは、MODE[1:0] ビットフィールドに 01 と 11 をセットすることは禁止されています。

GCM モードにおける認証メカニズムは GF2mul と呼ばれるハッシュ機能に基づいており、このハッシュ機能ではバイナリガロア体の中で、ハッシュサブキー（H）と呼ばれる固定パラメータによる乗算が行われます。

GCM メッセージは、それぞれ次の小項目で説明する以下のフェーズで処理されます。

- **初期フェーズ** : AES がGCM ハッシュサブキー (H) を準備します。
- **ヘッダフェーズ** : AES はハッシュ計算のみで、追加の認証データ (AAD) を処理します。
- **ペイロードフェーズ** : AES は、ハッシュ計算、カウンタブロックの暗号化、およびデータの排他的論理和で平文 (P) を処理します。暗号文 (C) にも同様な操作を行います。
- **最終フェーズ** : AES は、メッセージの最終ブロックを使って認証タグ (T) を生成します。

GCM 初期フェーズ

この最初のステップでは、GCM ハッシュサブキー (H) の計算と内部保存が行われ、すべてのブロックの処理に使用できるようになります。推奨されるシーケンスは以下の通りです。

1. AES が無効化されていることを確認します (AES_CR の EN ビットが 0 であることが必須)。
2. AES_CR レジスタの CHMOD[2:0] ビットフィールドに 011 をセットして、GCM 連鎖モードを選択し、任意で DATATYPE[1:0] をセットします。
3. AES_CR レジスタの GCMPH[1:0] ビットフィールドに 00 をセットして、初期フェーズを示します。
4. AES_CR レジスタの MODE[1:0] ビットフィールドを 00 か 10 にセットします。
5. キーを使って AES_KEYRx レジスタを初期化し、表 91 に定義された情報により AES_IVRx レジスタ初期化します。
6. AES_CR レジスタの EN ビットに 1 をセットしてハッシュキーの計算を開始します (計算終了に伴い EN は自動的にリセットされます)。
7. AES_SR レジスタの CCF フラグが 1 に変わる計算終了まで待ちます。代替案としては割込みを使います。
8. AES_CR レジスタの CCFC ビットに 1 をセットして、AES_SR レジスタの CCF フラグをクリアします。

GCM ヘッダフェーズ

GCM 初期フェーズの後のフェーズは、ペイロードフェーズの前に完了している必要があります。実行のシーケンスは暗号化と復号化で同一で、その内容は以下に示す通りです。

1. AES_CR レジスタの GCMPH[1:0] ビットフィールドに 01 をセットして、ヘッダフェーズを示します。初期フェーズでセットした MODE[1:0] ビットフィールドを変更しないでください。
2. AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
3. 最終ブロックおよびブロックの AAD サイズが 128 ビットより小さい場合、ブロックの残りをゼロで埋めます。次に、[セクション 19.4.4 : 434 ページの暗号操作の AES 手順](#)に記載した方法の中の 1 つを使ってデータブロックを AES に追加します。
4. 最後の認証済みデータブロックが処理されるまで手順 3 を繰り返します。

注 : ヘッダフェーズは、AAD がなければ、つまり $\text{Len(A)}=0$ のときはスキップできます。

GCM ペイロードフェーズ

暗号化と復号化で同じ、このフェーズは、GCM ヘッダフェーズの後に実施されます。このフェーズでは、暗号化／復号化したペイロードが AES_DOUTR レジスタに保存されます。実行するシーケンスは次のとおりです。

1. ヘッダフェーズをスキップした場合、AES_CR レジスタの EN ビットをセットして AES ペリフェラルを有効にします。
2. AES_CR レジスタの GCMPH[1:0] ビットフィールドに 10 をセットして、初期フェーズを示します。初期フェーズでセットした MODE[1:0] ビットフィールドを変更しないでください。
3. 最終ブロックおよびブロックの平文（暗号化）または暗号文（復号化）サイズが 128 ビットより小さい場合、ブロックの残りをゼロで埋めます。
4. [セクション 19.4.4: 434 ページの暗号操作の AES 手順](#)に記載した方法の中の 1 つを使ってデータブロックを AES に追加し、結果を読み出します。
5. 最後から 2 番目の平文ブロックが暗号化されるか、暗号文の最終ブロックが復号されるまで前の手順を繰り返します。平文の最終ブロック（暗号化のみ）に対しては、前の 2 つの手順を実行します。最終ブロックでは、最終ブロックのサイズが 16 バイト未満の場合、ペイロードの一部ではないビットを破棄します。

注： このペイロードフェーズは、ペイロードデータがなければ、つまり $\text{Len}(C)=0$ のときスキップできません（GMAC モード参照）。

GCM 最終フェーズ

この最終フェーズで、AES ペリフェラルが GCM 認証タグを生成し AES_DOUTR レジスタに保存します。実行するシーケンスは次のとおりです。

1. AES_CR レジスタの GCMPH[1:0] ビットフィールドに 11 をセットして、最終フェーズを示します。AES_CR レジスタの MODE[1:0] ビットフィールドに 00 をセットして、暗号化モードを選択します。
2. [表 90](#) に示すように AAD ビット長とペイロードビット長を連結して、ブロックデータを構成します。AES_DINR レジスタにブロックを書き込みます。
3. AES_SR レジスタの CCF フラグが 1 に変わる計算終了まで待ちます。
4. AES_DOUT レジスタを 4 回読み出して、GCM 認証タグを取得します。
5. AES_CR レジスタの CCFC ビットに 1 をセットして、AES_SR レジスタの CCF フラグをクリアします。
6. AES_CR レジスタの EN ビットをクリアして、AES ペリフェラルを無効にします。もしそれが認証された復号処理であれば、生成されたタグをメッセージとともに渡された予測タグと比較します。

注： 最終フェーズでは、データを通常挿入する必要があります（スワップしない）。

ヘッダまたはペイロードフェーズから最終フェーズに移行するとき、AES ペリフェラルを無効にしないでください。そうしないと正しい結果が得られません。

GCM モードでのサスペンド／レジューム動作

メッセージの処理をサスペンドするには、次の手順に従います。

1. DMA が使用されている場合には、AES_CR レジスタの DMAINEN ビットをクリアして、IN FIFO への DMA 転送を停止します。DMA が使用されていない場合には、現在の計算が完了していることを確かめます。それは、AES_SR レジスタの CCF フラグが 1 にセットされていることでわかります。
2. DMA が使用されていない場合には、AES_DOUTR を 4 回読み出して最後に処理されたブロックを保存します。DMA が使用されている場合には、CCF フラグが AES_SR レジスタにセットさ

れるまで待ち、AES_CR レジスタのDMAOUTEN ビットをクリアしてOUT FIFO からの DMA 転送を停止します。

3. AES_CR レジスタの CCFC ビットに 1 をセットして、AES_SR レジスタの CCF フラグをクリアします。ペイロードフェーズ（暗号化モードのみ）では、GF2mul のハッシュ機能完了確認のため、AES_SR レジスタの BUSY フラグがクリアされていることを確認します。
4. メモリの AES_SUSPxR レジスタを保存します。ここで、x は 0 から 7 の値です。
5. データ処理中に AES_IVRx レジスタは元の値から変化したため、ペイロードフェーズでそれを保存します。ヘッダフェーズでは、この手順は必要ありません。
6. AES_CR レジスタの EN ビットをクリアして、AES ペリフェラルを無効にします。
7. メモリに現在の AES 設定を保存します（初期化ベクタレジスタ AES_IVRx を除く）。アプリケーションが元のキー値を知っていますので、キーレジスタを保存する必要はありません。
8. DMA が使用されている場合には、DMA コントローラのステータス（IN データ転送、残りバイト数などのためのポインタ）を保存します。ペイロードフェーズでは、OUT データ転送のためのポインタも保存します。

メッセージの処理をレジュームするには、次の手順に従います。

1. DMA が使用されている場合には、DMA コントローラを設定して FIFO IN 転送の残りを完了させます。ペイロードフェーズでは、FIFO OUT 転送の残りを完了させるため、DMA コントローラを設定する必要があります。
2. AES ペリフェラル が無効化されていることを確認します（AES_CR レジスタの EN ビットが 0 であることが必須）。
3. サスペンドし先にメモリに保存しておいた値を対応する AES_SUSPxR レジスタに書き込んで戻します。ここで、x は 0 から 7 の値です。
4. ペイロードフェーズで、先にメモリに保存しておいた初期化ベクタレジスタの値を、その対応する AES_IVRx レジスタに書き込んで戻します。ヘッダフェーズで、初期の設定値を AES_IVRx レジスタに書き込んで戻します。
5. AES_CR および AES_KEYRx レジスタの初期設定値を復元します。
6. AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
7. DMA が使用されている場合には、AES_CR レジスタの DMAINEN ビット（ペイロードフェーズであれば DMAOUTEN ビット）をセットして、AES DMA リクエストを有効にします。


19.4.11 AES ガロアメッセージ認証コード（GMAC）

概要

ガロアメッセージ認証コード（GMAC）により、平文を認証して、対応するタグ情報（メッセージ認証コードとも言います）を生成することができます。NIST 特別公報 800-38D『ブロック暗号の推奨動作モード - ガロア／カウンタモード（GCM）および GMAC』に定義されている GCM アルゴリズムに基づいています。

GMACの標準的なメッセージ構造を図 95 に示します。


図 95. GMAC モードのメッセージ構造



AES GMAC 処理

図 96 に、AES ペリフェラルでの GMAC モード実装を示します。このモードは、AES_CR レジスタの CHMOD[2:0] ビットフィールドに 011 を書き込めば選択できます。

図 96. GMAC 認証モード



GMAC アルゴリズムは、ヘッダのみで構成されているメッセージに適用される GCM アルゴリズムに相当します。その結果、ペイロードフェーズが使用されないことを除くと、手順と設定は GCM モードとすべて同じです。

GMAC でのサスペンド／レジューム動作

GMAC モードには、割り込み可能なのはヘッダフェーズのみであること以外、GCM 用のシーケンスが適用されます。

19.4.12 CBC-MAC付きAES カウンタ (CCM)


概要

暗号ブロック連鎖-メッセージ認証コード付き AES カウンタ (CCM) のアルゴリズムは、平文を暗号化して認証し、対応する暗号文およびタグ (メッセージ認証コードともいいます) を生成することができます。機密性の確保のため、CCM アルゴリズムはカウンタモードの AES に基づいています。暗号ブロック連鎖技術を使ってメッセージ認証コードを生成します。これは、一般的に CBC-MAC と呼ばれます。

注： NIST は、CCM 仕様が適用される範囲外では CBC-MAC を認証モードとして承認していません。

CCM 連鎖は、NIST 特別公報 800-38C『ブロック暗号の推奨動作モード - 認証および機密性のための CCMモード』の中に規定されています。CCM の標準的なメッセージ構造を図 97 に示します。

図 97. CCM モードのメッセージ構造



このメッセージの構造は次に示すとおりです。

- 16 バイトの最初の認証ブロック (B0)：** 次の 3 つの異なるフィールドで構成されています。
 - Q：** P の 1 バイト長 (Len(P)) の ビットストリング表現。
 - ノンズ (N)：** Len(N) サイズの使い捨て値 (新しい通信のたびに新しいノンズを割り当てる必要があります)。Len(N) + Len(P) の合計は、15 バイトでなければなりません。
 - フラグ：** 規格に規定されている、制御情報のための 4 個のフラグを保存する最上位バイト。値 t (バイト単位での MAC の長さ) と Q ($Len(P) < 2^{8Q}$ となるような平文の長さ) をエンコードするための 3 ビットのストリングが 2 つ保存されています。 Q に対応付けられるカウンタブロックの範囲は 2^{8Q-4} に等しいことに注意してください。 Q の最大値が 8 であるとなると、暗号で使用するカウンタブロックは 60 ビットとなります。
- 16 バイトブロック (B)：** 関連データ (A) に関連付けられたもの。
 メッセージのこの部分には認証だけ行われて、暗号化はされません。この部分は既知の長さである Len (A) を持っており、この長さは 16 バイトの倍数でなくとも構いません (図 97 参照)。規格では、最初のメッセージブロック (B1) の MSB ビットにおいて、バイト数での関連データ長 (a) を次のようにエンコードしなければならないとしています。
 - $0 < a < 2^{16} - 2^8$ の場合は、 $[a]_{16}$ のようにエンコードされるので 2 バイトとなります。
 - $2^{16} - 2^8 < a < 2^{32}$ の場合は、 $0xff \parallel 0xfe \parallel [a]_{32}$ のようにエンコードされるので 6 バイトとなります。
 - $2^{32} < a < 2^{64}$ の場合は、 $0xff \parallel 0xff \parallel [a]_{64}$ のようにエンコードされるので 10 バイトとなります。

- **16 バイトブロック (B)** : 平文メッセージ (P) に関連付けられたもの。既知の長さ Len(P) を持ち、暗号文 C として認証と暗号化の両方が行われている。この長さは 16 バイトの倍数でなくとも構いません (図 97 参照)。
- **Encrypted MAC (T)** : 全長が Len(C) の暗号文 C に追加された長さ Len(T) のもの。

メッセージ (A または P) の長さが 16 バイトの倍数ではない場合には、特別なパディング処理が必要となります。

注 : **CCM 連鎖モードは、関連データのみ (つまり、ペイロードがない場合) にも使用できます。**

例として、NIST 特別公報 800-38C のセクション C.1 では次のような値を示しています (16 進数)。


```
N•10111213 141516 (Len(N)= 56 ビットまたは 7 バイト)
A•00010203 04050607 (Len(A)= 64 ビットまたは 8 バイト)
P•20212223 (Len(P)= 32 ビットまたは 4 バイト)
T•6084341B (Len(T)= 32 ビットまたは t= 4)
B0•4F101112 13141516 00000000 00000004
B1•00080001 02030405 06070000 00000000
B2•20212223 00000000 00000000 00000000
CTR0•0710111213 141516 00000000 00000000
CTR1•0710111213 141516 00000000 00000001
```

フォーマットされた入力データブロック Bx の生成 (特に B0 と B1) はアプリケーションで管理する必要があります。

CCM による処理

図 98 に AES ペリフェラル内 (暗号化例) の CCM 実装を示します。このモードは、AES_CR レジスタの CHMOD[2:0] ビットフィールドに 100 を書き込みして選択します。

図 98. CCM モード認証済み暗号化



生成-暗号化処理に入力するデータは、有効なナンス、有効なペイロードストリング、有効な関連データストリングであり、すべて適切にフォーマットされているものです。CBC 連鎖メカニズムはフォーマットされた平文データに適用され、既知の長さを持つ MAC を生成します。入力として十分な長さのカウンタブロックのシーケンスが必要であるカウンタモードの暗号化は、ペイロードストリングと MAC に個別に適用されます。結果として得られる暗号文 C は、平文 P に対する生成-暗号化処理の出力です。

各データブロックの処理には AES_IVRx レジスタが使用され、AES が最初のブロックである B0 で定義されたビット長で CTR カウンタを自動的にインクリメントします。表 92 に、アプリケーションが B0 データをロードする際に従わなければならない手順を示します。

注： CCM モードの AES ペリフェラルは、NIST の仕様に従い最大で 64 ビットのカウンタをサポートしています。

表 92. CCM モードでの AES_IVRxレジスタの 初期化

レジスタ	AES_IVR3[31:0]	AES_IVR2[31:0]	AES_IVR1[31:0]	AES_IVR0[31:0]
入力データ	B0[31:0]	B0[63:32]	B0[95:64]	B0[127:96]

注： CCM モードでは、MODE[1:0] ビットフィールドの設定として 01 と 11（キー派生）は禁止されています。

CCM メッセージは、それぞれ次の小項目で説明する以下のフェーズで処理されます。

- **初期フェーズ**：AES は最初のブロックを処理して最初のカウンタブロックを準備します。
- **ヘッダフェーズ**：AES は関連するデータ（A）を処理します（タグ計算のみ）。
- **ペイロードフェーズ**：タグ計算、カウンタブロックの暗号化、およびデータの排他的論理和で平文（P）を処理します。暗号文（C）に対しても同様な操作を行います。
- **最終フェーズ**：AES はメッセージ認証コード（MAC）を生成します。

CCM 初期フェーズ

このフェーズでは、CCM メッセージの最初のブロック（B0）が AES_IVRx レジスタに書き込まれます。AES_DOUTR レジスタには出力データは一切保存されていません。推奨されるシーケンスは以下の通りです。

1. AES ペリフェラル が無効化されていることを確認します（AES_CR レジスタの EN ビットが 0 であることが必須）。
2. AES_CR レジスタの CHMOD[2:0] ビットフィールドに 100 をセットして、CCM 連鎖モードを選択し、任意でDATATYPE[1:0] をセットします。
3. AES_CR レジスタの GCMPH[1:0] ビットフィールドに 00 をセットして、初期フェーズを示します。
4. AES_CR レジスタのMODE[1:0] ビットフィールドに 00 または 10をセットします。
5. キーを使って AES_KEYRx レジスタを初期化し、表 92 の B0 データにより AES_IVRx レジスタを初期化します。
6. AES_CR レジスタの EN ビットに 1 をセットしてカウンタの計算を開始します（計算終了に伴い EN は自動的にリセットされます）。
7. AES_SR レジスタの CCF フラグが 1 に変わる計算終了まで待ちます。代替案としては割込みを使います。
8. AES_CR レジスタの CCFC ビットに 1 をセットして、AES_SR レジスタの CCF フラグをクリアします。

CCM ヘッダフェーズ

GCM 初期フェーズの後のこのフェーズは、ペイロードフェーズより前に完了しておく必要があります。このフェーズでは、AES_DOUTR レジスタには出力データは一切保存されていません。

実行するシーケンスは暗号化と復号化のシーケンスと同じで、以下の通りです。

1. AES_CR レジスタの GCMPH[1:0] ビットフィールドに 01 をセットして、ヘッダフェーズを示します。初期フェーズでセットした MODE[1:0] ビットフィールドを変更しないでください。
2. AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
3. 最終ブロックおよびブロックの AAD サイズが 128 ビットより小さい場合、ブロックの残りをゼロで埋めます。次に、[セクション 19.4.4 : 434 ページの暗号操作の AES 手順](#)に記載した方法の中の 1 つを使ってデータブロックを AES に追加します。
4. 最後の追加認証済みデータブロックが処理されるまで手順 3 の手順を繰り返します。

注： このヘッダフェーズは、関連データがなければ、つまり $\text{Len}(A)=0$ のときスキップできます。
関連データ (B1) の最初のブロックは、ソフトウェアにより関連データ長でフォーマットする必要があります。

CCM ペイロードフェーズ (暗号化または復号化)

暗号化と復号化で同じ、このフェーズは、CCM ヘッダフェーズの後に実施されます。このフェーズでは、暗号化／復号化したペイロードが AES_DOUTR レジスタに保存されます。実行するシーケンスは次のとおりです。

1. AES_CR レジスタの GCMPH[1:0] ビットフィールドに 10 をセットして、初期フェーズを示します。初期フェーズでセットした MODE[1:0] ビットフィールドを変更しないでください。
2. AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
3. それが暗号化の最終ブロックでありかつブロックの平文サイズが 128 ビットより小さい場合、ブロックの残りをゼロで埋めます。
4. [セクション 19.4.4 : 434 ページの暗号操作の AES 手順](#)に記載した方法の中の 1 つを使ってデータブロックを AES に追加し、結果を読み出します。
5. 最後から 2 番目の平文ブロックが暗号化されるか、暗号文の最終ブロックが復号されるまで前の手順を繰り返します。平文の最終ブロック (暗号化のみ) に対しては、前の 2 つの手順を実行します。最終ブロックでは、最終ブロックのサイズが 16 バイト未満の場合、ペイロードの一部ではないデータを破棄します。

注： このペイロードフェーズは、ペイロードデータがなければ、つまり $\text{Len}(P)=0$ のときまたは $\text{Len}(P) = \text{Len}(T)$ のとき、スキップできます。

暗号文 C を復号化するときは、暗号化されたタグ情報である $\text{LSB}_{\text{Len}(T)}(C)$ を削除します。

CCM 最終フェーズ

この最終フェーズで、AES ペリフェラルが GCM 認証タグを生成し AES_DOUTR レジスタに保存します。実行するシーケンスは次のとおりです。

1. AES_CR レジスタの GCMPH[1:0] ビットフィールドに 11 をセットして、初期フェーズを示します。AES_CR レジスタの MODE[1:0] ビットフィールドを 00 に維持して、暗号化モードを選択します。
2. AES_SR レジスタの 計算終了フラグ CCF がセットされるまで待ちます。
3. AES_DOUTR レジスタを 4 回読み出します。この出力が CCM 認証タグに相当します。
4. AES_CR レジスタの CCFC ビットをセットして、AES_SR レジスタの CCF フラグをクリアします。
5. AES_CR レジスタの EN ビットをクリアして、AES ペリフェラルを無効にします。
6. 認証された復号化が実行されている場合には、生成された暗号化タグを暗号文の中でパディングされた暗号化タグと比較します。

注： この最終フェーズでは、データは通常の読み出しが実行されます (スワップしない)。
ヘッダフェーズから最終フェーズに移行するとき、ペリフェラルを無効にしないでください。そうしないと正しい結果が得られません。
有効な タグを取得するため、アプリケーションで認証タグ出力をタグの長さでマスクする必要があります。

CCM モードでのサスペンド／レジューム動作

ヘッダまたはペイロードフェーズでメッセージ処理をサスペンドするには、次の手順に従います。

1. DMA が使用されている場合には、AES_CR レジスタの DMAINEN ビットをクリアして、IN FIFO への DMA 転送を停止します。DMA が使用されていない場合には、現在の計算の終了、つまり AES_SR レジスタの CCF フラグが 1 に変わるまで待ちます。
2. ペイロードフェーズで、DMA が使用されていない場合には、AES_DOUTR を 4 回読み出して最後に処理されたブロックを保存します。DMA が使用されている場合には、CCF フラグが AES_SR レジスタにセットされるまで待ち、AES_CR レジスタの DMAINEN ビットをクリアして OUT FIFO からの DMA 転送を停止します。
3. AES_CR レジスタの CCFC ビットに 1 をセットして、AES_SR レジスタの CCF フラグをクリアします。
4. メモリに AES_SUSPxR レジスタの内容を保存します (x は 0 から 7)。
5. データ処理中に AES_IVRx レジスタは元の値から変化したため、それを保存します。
6. AES_CR レジスタの EN ビットをクリアして、AES ペリフェラルを無効にします。
7. メモリに現在の AES 設定を保存します (初期化ベクタレジスタ AES_IVRx を除く)。アプリケーションが元のキー値を知っていますので、キーレジスタを保存する必要はありません。
8. DMA が使用されている場合には、DMA コントローラのステータス (IN データ転送、残りバイト数などのためのポインタ) を保存します。ペイロードフェーズでは、OUT データ転送のポインタもまた保存する必要があります。

メッセージ処理をレジュームするには、次の手順に従います。

1. DMA が使用されている場合には、DMA コントローラを設定して FIFO IN 転送の残りを完了させます。ペイロードフェーズでは、FIFO OUT 転送の残りを完了させるため、DMA コントローラを設定する必要があります。
2. AES ペリフェラル が無効化されていることを確認します (AES_CR レジスタの EN ビットが 0 であることが必須)。
3. 先にメモリに保存しておいたサスペンドレジスタ値を、その対応する AES_SUSPxR レジスタに書き込みます。(x は 0 から 7)。
4. 先にメモリに保存しておいた初期化ベクタレジスタ値を、その対応する AES_IVRx レジスタに書き込みます。
5. AES_CR および AES_KEYRx レジスタの初期設定値を復元します。
6. AES_CR レジスタの EN ビットをセットして、AES ペリフェラルを有効にします。
7. DMA が使用されている場合には、AES_CR レジスタの DMAINEN ビット (ペイロードフェーズの場合は DMAOUTEN ビット) を 1 にセットして、AES DMA リクエストを有効にします。

19.4.13 AES データレジスタおよびデータスワッピング

データの入出力

128 ビットのデータブロックは、連続した 4 個の 32 ビットワードの AES_DINR レジスタ (DIN[127:0] ビットフィールド) への書込みにより、最上位ワード ([127:96] ビット) が最初で最下位ワード ([31:0] ビット) が最後の順に、AES ペリフェラルに入力されます。

128 ビットのデータブロックは、連続した 4 個の 32 ビットワードの AES_DINR レジスタ (DIN[127:0] ビットフィールド) からの読出しにより、最上位ワード ([127:96] ビット) が最初で最下位ワード ([31:0] ビット) が最後の順に、AES ペリフェラルから回収されます。

AES_DINR または AES_DOUTR レジスタからの 32 ビットデータワードは、ビッグエンディアンの順に、以下のように配列されます。

- AES_DINR に書き込むワードの最上位バイトは、ワードを保存している 4 個の隣接したメモリ位置の最下位アドレスに置く必要があります、または
- AES_DOUTR から読み出すワードの最上位バイトは、ワードを受け取る 4 個の隣接したメモリ位置の最下位アドレスに行きます。

AES への入力データ書込みに DMA を使用する場合、入力ブロックの 4 個のワードは、最上位ワードが最下位アドレスに入るビッグエンディアンの順に、メモリに連続して保存する必要があります。[セクション 19.4.16 : AESDMA インタフェース](#)を参照してください。


データスワッピング

AES_DINR レジスタにおいて、AES 処理コアにロードする前に入力データワードに対してビット、バイト、ハーフワードへのスワッピング、またはスワッピングなしを実行、また AES_DOUTR レジスタに送る前に AES 処理コアからの出力に対して同内容を実行するよう、AES ペリフェラルを設定できます。選択はデータのタイプに依存します。たとえば、ASCII テキストストリームにはバイトスワッピングが使用されます。

データのスワップタイプは、AES_CR レジスタの DATATYPE[1:0] ビットフィールドで選択できます。選択は、AES コアへの入力、AES コアからの出力の両方に対して適用されます。

[図 99](#) に、データのスワップタイプごとに、AES_DINR レジスタからの入力データに基づく AES 処理コア入力バッファデータ P127..0 の構造、および AES_DOUTR レジスタから入手できる、AES 処理コア出力バッファデータ P127..0 からの出力データの構造を示します。

図 99. データスワップに関する 128 ビットブロックの構造



注 : AES キーレジスタ (AES_KEYRx) のデータおよび初期化レジスタ (AES_IVRx) は、選択されたスワップモードの影響を受けません。

データパディング

図 99 はまた、ゼロを使ってメモリデータブロックパディングを行い、データスワップ後にゼロがセットされたビットが AES コア入力バッファの MSB 端に連続するゾーンを形成する例を示しています。この例は、次のメッセージを含む入力データブロックに対するパディングを示しています。

- DATATYPE[1:0] = 01 での 48 メッセージビット
- DATATYPE[1:0] = 10 での 56 メッセージビット
- DATATYPE[1:0] = 11 での 34 メッセージビット

19.4.14 AES キーレジスタ

AES_KEYRx レジスタは、暗号化または復号化キーのビットフィールド KEY[127:0] または KEY[255:0] を保存します。各レジスタに書き込むデータまたは各レジスタから読み出すデータは、最上位バイトが最上位アドレスにセットされるリトルエンディアンの順に配列されます。

キーは、表 93 に示すように 8 個のレジスタに跨がっています。

表 93. AES_KEYRx レジスタ（キー長は 128 または 256 ビット）の中のキーエンディアンネス

AES_KEYR7 [31:0]	AES_KEYR6 [31:0]	AES_KEYR5 [31:0]	AES_KEYR4 [31:0]	AES_KEYR3 [31:0]	AES_KEYR2 [31:0]	AES_KEYR1 [31:0]	AES_KEYR0 [31:0]
-	-	-	-	KEY[127:96]	KEY[95:64]	KEY[63:32]	KEY[31:0]
KEY[255:224]	KEY[223:192]	KEY[191:160]	KEY[159:128]	KEY[127:96]	KEY[95:64]	KEY[63:32]	KEY[31:0]

暗号化または復号化のキーは、AES ペリフェラルが無効なときは、これらのレジスタに保存する必要があります。

キーレジスタは、AES_CR レジスタの DATATYPE[1:0] ビットフィールドで制御されるデータスワッピングの影響を受けません。

19.4.15 AES 初期化ベクタレジスタ

4 個の AES_IVRx レジスタが、初期化ベクタ入力ビットフィールド IVI[127:0] を維持しています。各レジスタに書き込むデータまたは各レジスタから読み出すデータは、最上位バイトが最上位アドレスにセットされるリトルエンディアンの順にメモリに配列されます。レジスタはまた、最下位アドレス (AES_IVR0) から最上位アドレス (AES_IVR3) の順に配列されます。

ビットフィールドのデータの意義付けは選択した連鎖モードに依存します。使用後、ビットフィールドは AES コアの計算サイクルの後に毎回更新されます。

AES ペリフェラルが有効の場合、AES_IVRx レジスタへの書き込み動作をしてもレジスタの内容に何の影響もありません。AES_IVRx レジスタの内容を変更するには、最初に AES_CR レジスタの EN ビットをクリアします。

AES_IVRx を読み出すと、最新のカウンタ値が返されます（サスペンドモードの管理に役立ちます）。

AES_IVRx レジスタは、AES_CR レジスタの DATATYPE[1:0] ビットフィールドで制御されるデータスワッピング機能の影響を受けません。

19.4.16 AESDMA インタフェース

AES ペリフェラルは、DMA（ダイレクトメモリアクセス）コントローラに接続するインタフェースを提供します。DMA の操作は AES_CR レジスタで制御します。

DMA を用いたデータ入力


AES_CR レジスタの DMAINEN ビットをセットすると、DMA の AES への書き込みが有効になります。AES ペリフェラルは、AES_DINR レジスタへのワード書き込みが必要になるたびに、INPUT フェーズ中に DMA リクエストを開始します。ペリフェラルは、メモリから 1 個の 128 ビット（4 ワード）の入力データブロックを転送するため、図 100 に示すように 4 個の DMA リクエストをアサートします。

推奨される DMA 設定については、表 94 を参照してください。

表 94. メモリから AES にデータ転送する DMA チャンネル設定

DMA チャンネルコントロールレジスタフィールド	推奨される設定
転送サイズ	メッセージ長：128 ビットの倍数。 選択されたアルゴリズムとモードに応じて、特別なパディングや暗号文借用が必要となることがあります。たとえば、AES GCM 暗号化 または AES CCM 復号化では、DMA 転送に最後のブロックを含めてはなりません。詳細については、 セクション 19.4.4：暗号操作の AES 手順 を参照してください。
転送元バーストサイズ (メモリ)	シングル
転送先バーストサイズ (ペリフェラル)	シングル
DMA FIFO サイズ	AES FIFO_size = 4 バイト
転送元転送幅 (メモリ)	32 ビットワード
転送先転送幅 (ペリフェラル)	32 ビットワード
転送元アドレスインクリメント (メモリ)	あり。32 ビット転送後に毎回
転送先アドレスインクリメント (ペリフェラル)	AES_DINR の固定アドレス (インクリメントなし)。

図 100. 入力フェーズでの 128 データブロック DMA 転送



DMA を用いたデータ出力


AES_CR レジスタの DMAOUTEN ビットをセットすると、AES からの DMA 読出しが有効になります。AES ペリフェラルは、AES_DOUTR レジスタからのワード読出しが必要になるたびに、出力フェーズ中にDMA リクエストを開始します。ペリフェラルは、メモリに 1 個の 128 ビット (4 ワード) の出力データブロックを転送するため、[図 101](#) に示すように 4 個の DMA リクエストをアサートします。

推奨される DMA 設定については、[表 95](#) を参照してください。

表 95. AES からメモリにデータ転送する DMA チャンネル設定

DMA チャンネルコントロールレジスタフィールド	推奨される設定
転送サイズ	このレジスタを使用して、4 ワードのブロック毎にメッセージを入力します。場合により、余分なバイトを破棄する必要があります。
転送元バーストサイズ (ペリフェラル)	シングル
転送先バーストサイズ (メモリ)	シングル
DMA FIFO サイズ	AES FIFO_size = 4 バイト
転送元転送幅 (ペリフェラル)	32 ビットワード
メモリ転送幅 (メモリ)	32 ビットワード
転送元アドレスインクリメント (ペリフェラル)	AES_DINR の固定アドレス (インクリメントなし)。
転送先アドレスインクリメント (メモリ)	あり。32 ビット転送後に毎回

図 101. 入力フェーズでの 128 データブロック DMA 転送



異なる操作モードでの DMA 操作

AES_CR レジスタのMODE[1:0] ビットフィールドによりモード 1 (暗号化) またはモード 3 (復号化) が選択されていれば、DMA は操作可能です。モード 2 (キー派生) では AES_KEYRx レジスタをソフトウェアで書き込む必要があるため、AES_CR レジスタのDMAINEN および DMAOUTEN ビットにより DMA 転送を有効にしても、そのモードでは何の変化もありません。

DMA シングルリクエストは、無効にされない限り AESにより生成されます。したがって、128 ビットデータブロックの処理終了時のデータ出力フェーズの後、AES は、次のデータブロックがある場合、新しいデータ入力フェーズに自動的に切り替わります。

AES とメモリ間で転送されるデータが DMA により管理されるとき、CCF フラグは無関係でソフトウェアにより無視されます (セットされたまま)。ソフトウェアで管理されるデータ転送に移行する場合にのみクリアが許可されます。例として、[セクション 19.4.8 : AES 基本的な連鎖モード \(ECB, CBC\)](#) の [ECB/CBC モードにおける サスペンド/レジューム動作](#) を参照してください。

19.4.17 AES エラー管理

AES_SR レジスタの読出しエラーフラグ (RDERR) および書込みエラーフラグ (WRERR) は、予期しない読出しまたは書込み操作が検出されたときにそれぞれセットされます。AES_CR レジスタのエラー割込みイネーブル (ERRIE) ビットがセットされている場合は、割込みを生成できます。詳細については、[セクション 19.5 : AES 割込み](#)を参照してください。

注： エラー検出後も AES は無効にならず、処理を続行します。

AES_CR レジスタの、EN ビットをクリアし続いてセットすることによって、いつでも AES を再初期化できます。

読出しエラーフラグ (RDERR)

計算フェーズまたは入力フェーズで予期しない読出し操作が検出されたときは、AES 読出しエラーフラグ (RDERR) が AES_SR レジスタにセットされます。AES_CR レジスタの ERRIE ビットをセットすることで、割込みが生成されます。

AES_CR レジスタの対応する ERRC ビットをセットして、RDERR フラグをクリアします。

書込みエラーフラグ (WDERR)

計算フェーズまたは出力フェーズで予期しない読出し操作が検出されたときは、AES 書込みエラーフラグ (WRERR) が AES_SR レジスタにセットされます。AES_CR レジスタの ERRIE ビットをセットすることで、割込みが生成されます。

AES_CR レジスタの対応する ERRC ビットをセットして、WDERR フラグをクリアします。


19.5 AES 割込み

AES ペリフェラルによって生成されるマスク可能な個別の割込みソースは 3 つあり、以下のイベントが通知されます。

- 計算完了
- 読出しエラー、[セクション 19.4.17](#) を参照
- 書込みエラー、[セクション 19.4.17](#) を参照

これらの 3 つのソースを組み合わせることで 1 つの割込み信号 aes_it が生成され、これが NVIC（ネスト型ベクタ割込みコントローラ）に接続します。

図 102. AES 割込み信号の生成



各 AES 割込みソースは、対応する AES_CR レジスタのイネーブルビットをセットすることで、個々にイネーブル/ディスエーブルできます。[図 102](#) を参照してください。

個々の割込みソースのステータスは AES_SR レジスタから読み出すことができます。

割込みソースの概要、イベントフラグ、およびイネーブルビットについては、表 96 を参照してください。

表 96. AES 割込みリクエスト

AES 割込みイベント	イベントフラグ	イネーブルビット
計算完了フラグ	CCF	CCFIE
読出しエラーフラグ	RDERR	ERRIE
書き込みエラーフラグ	WRERR	ERRIE

19.6 AES 処理レイテンシ

次の表に、各動作モードにおける 128 ビットブロック処理時のレイテンシを示します。

表 97. ECB、CBC および CTR の処理レイテンシ（クロックサイクル数）

キー長	動作モード	アルゴリズム	入力 フェーズ + FSM セット	計算フェーズ	出力 フェーズ	合計
128 ビット	モード 1：暗号化	ECB、CBC、CTR	9	38	4	51
	モード 2：キー派生	-	-	59	-	59
	モード 3：復号化	ECB、CBC、CTR	9	38	4	51
	モード 4：復号化のためのキー派生	ECB、CBC	9	93	4	106
256 ビット	モード 1：暗号化	ECB、CBC、CTR	13	58	4	75
	モード 2：キー派生	-	-	82	-	82
	モード 3：復号化	ECB、CBC、CTR	13	58	4	75
	モード 4：復号化のためのキー派生	ECB、CBC	13	128	4	145

表 98. GCM および CCM の処理レイテンシ（クロックサイクル数）

キー長	動作モード	アルゴリズム	初期フェーズ	ヘッダ フェーズ	ペイロード フェーズ	タグフェーズ
128 ビット	モード 1：暗号化／ モード 3：復号化	GCM	64	35	51	59
		CCM	63	55	114	58
256 ビット	モード 1：暗号化／ モード 3：復号化	GCM	88	35	75	75
		CCM	87	79	162	82

注： データ挿入には、AHB バスで AES により強制される待ち状態（最大 3 サイクル、通常で 1 サイクル）が含まれます。これはヘッダ／ペイロード／タグフェーズのすべてに適用されます。

19.7 AES レジスタ

19.7.1 AES制御レジスタ (AES_CR)

アドレスオフセット : 0x00

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	NPBLB[3:0]				Res.	KEYSI ZE	Res.	CHMO D[2]
								rw					rw		rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	GCMPTH[1:0]		DMAO UTEN	DMAIN EN	ERRIE	CCFIE	ERRC	CCFC	CHMOD[1:0]		MODE[1:0]		DATATYPE[1:0]		EN
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:24 予約済みであり、ゼロのままにしておかなければなりません。

ビット 23:20 **NPBLB[3:0]**: 最終ブロックにおけるパディングバイト数

このビットフィールドはペイロードの最終ブロックにおけるパディングバイト数をセットします。

0000 : 全バイトが有効 (パディングなし)

0001 : 最終ブロックの 1 個の最下位バイトのパディング

...

1111 : 最終ブロックの 15 個の最下位バイトのパディング

ビット 19 予約済みであり、ゼロのままにしておかなければなりません。

ビット 18 **KEYSIZE** : キー長選択

このビットフィールドにより、AES 暗号コアに使用するキーのキー長をビットで規定します。

0 : 128

1 : 256

予測できない動作を防止できるよう、ビット値の変更は AES が無効の場合のみ許可されます。

ビット 17 予約済みであり、ゼロのままにしておかなければなりません。

ビット 16 **CHMOD[2]** : 連鎖モード選択 - ビット[2]

CHMOD[2:0] ビットフィールドの記述は、ビット[5:6] を参照します。

ビット 15 予約済みであり、ゼロのままにしておかなければなりません。

ビット 14:13 **GCMPTH[1:0]** : GCM または CCM フェーズの選択

このビットフィールドはGCM、GMAC、または CCM アルゴリズムのフェーズを選択します。

00 : 初期フェーズ

01 : ヘッダフェーズ

10 : ペイロードフェーズ

11 : 最終フェーズ

GCM、GMAC、または CCM 以外のアルゴリズムが選択されている場合、このビットフィールドによる影響はありません。

ビット 12 DMAOUTEN : DMA 出力イネーブル

このビットは、出力フェーズにおける DMA 転送をイネーブル／ディセーブルします。

0 : 無効化

1 : 有効化

このビットがセットされると、出力データフェーズ中に AES によって DMA リクエストが自動生成されます。この機能は、MODE[1:0] ビットフィールドによりモード 1 または モード 3 が選択されている場合にのみ有効です。モード 2（キー派生）では、このビットは効果がありません。

モード 4（単一キー復号化）に DMA を使用することは推奨されません。

ビット 11 DMAINEN : DMA 入力イネーブル

このビットは、入力フェーズにおける DMA 転送をイネーブル／ディセーブルします。

0 : 無効化

1 : 有効化

このビットがセットされると、入力データフェーズ中に AES によって DMA リクエストが自動生成されます。この機能は、MODE[1:0] ビットフィールドによりモード 1 または モード 3 が選択されている場合にのみ有効です。モード 2（キー派生）では、この機能は無効となります。

モード 4（単一キー復号化）に DMA を使用することは推奨されません。

ビット 10 ERRIE : エラー割込みイネーブル

RDERR および/または WRERR がセットされているとき、このビットは AES 割込みの生成をイネーブルまたはディセーブル（マスク）します。

0 : 無効化(マスクング)

1 : 有効化

ビット 9 CCFIE : CCF 割込みイネーブル

CCF（計算完了フラグ）がセットされているとき、このビットは AES 割込みの生成をイネーブルまたはディセーブル（マスク）します。

0 : 無効化 (マスクング)

1 : 有効化

ビット 8 ERRC : エラーフラグクリア

このビットに 1 を書き込むと、AES_SR レジスタの RDERR および WRERR がクリアされます。

0 : 影響なし。

1 : RDERR および WRERR フラグをクリアします。

フラグの読出しには常にゼロが返されます。

ビット 7 CCFC : 計算完了フラグクリア

このビットに 1 を書き込むと、AES_SR レジスタの計算完了フラグ（CCF）がクリアされます。

0 : 影響なし。

1 : CCF をクリア

フラグの読出しには常にゼロが返されます。

ビット 6:5 CHMOD[1:0] : 連鎖モード選択 - ビット [1:0]

これらのビットは CHMOD[2] (このレジスタのビット 16 を参照) と共に、AES 連鎖モードを選択する CHMOD[2:0] ビットフィールドを形成します。

- 000 : 電子コードブック (ECB)
- 001 : CBC (暗号ブロック連鎖)
- 010 : CTR (カウンタモード)
- 011 : ガロアカウンタモード (GCM) およびガロアメッセージ認証コード (GMAC)
- 100 : CBC-MAC付きカウンタ (CCM)
- >100 : 予約済みです。

予期しない動作を防止するよう、ビットフィールドの値の変更は AES が無効のときだけ許可されます。

ビット 4:3 MODE[1:0] : AES 動作モード

このビットフィールドは AES 動作モードを選択します。

- 00 : モード 1 : 暗号化
- 01 : モード 2 : キー派生 (または ECB/CBC 復号化のためのキー準備)
- 10 : モード 3 : 復号化
- 11 : モード 4 : キー派生を経て単一キー復号化

予期しない動作を防止するよう、ビットフィールドの値の変更は、AES が無効のときだけ許可されます。ECB または CBC 連鎖モードのどちらも選択されていない場合にモード 4 を選択しようとする、デフォルトで有効な選択であるモード 3 になります。モード 4 からモード 3 を選択することはできません。

ビット 2:1 DATATYPE[1:0] : データ型選択

このビットフィールドは、データスワッピングのモードを選択することで、AES_DINR レジスタに書き込むとき、または AES_DOUTR レジスタから読み出すときのデータフォーマットを規定します。

- 00 : なし
- 01 : ハーフワード (16 ビット)
- 10 : バイト (8 ビット)
- 11 : ビット

詳細については、[セクション 19.4.13 : AES データレジスタおよびデータスワッピング](#)を参照してください。

予期しない動作を防止するよう、ビットフィールドの値の変更は、AES が無効のときだけ許可されます。

ビット 0 EN : AES 有効化

このビットは、AES ペリフェラルをイネーブル/ディセーブルします。

- 0 : 無効化
- 1 : 有効化

このビットをクリアし続いてセットすることによって、いつでも AES_CR ペリフェラルを再初期化できます。キーの準備プロセスが終了すると、このビットは自動的にハードウェアによってクリアされます。

19.7.2 AES ステータスレジスタ (AES_SR)

アドレスオフセット : 0x04

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BUSY	WRERR	RDERR	CCF
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:4 予約済みであり、ゼロのままにしておかなければなりません。

ビット 3 **BUSY** : ビジー

このフラグは、GCMペイロードの暗号化フェーズで AES がアイドルかビジーかを示します。

0 : アイドル

1 : ビジー

このフラグはハードウェアによって制御されます。フラグが "アイドル" の場合、より優先順位の高いメッセージを処理するため現在のメッセージ処理がサスペンドされます。

このフラグは GCM ペイロード暗号化フェーズでのみ有効で、ペイロード暗号化以外の他の連鎖モードや GCM フェーズではフラグは無視されます。

ビット 2 **WRERR** : エラー書込み

このフラグは、(計算またはデータ出力フェーズで) AES_DINR レジスタへの予期しない書込み操作が検出されたことを示します。

0 : 検出なし

1 : 検出あり

フラグはハードウェアによってセットされます。AES_CR レジスタの ERRC ビットをセットすることで、ソフトウェアによってクリアされます。

AES_CR レジスタの ERRIE ビットで有効化されている場合、フラグのセットにより割込みが生成されます。

フラグをセットしても AES の操作には影響ありません。

フラグは、キー派生モード、または GCM/CCM 初期フェーズが選択されている場合は効果がありません。

ビット 1 **RDERR** : 読出しエラーフラグ

このフラグは、(計算またはデータ出力フェーズで) _DOUTR からの予期しない読出し操作が検出されたことを示します。

0 : 検出なし

1 : 検出あり

フラグはハードウェアによってセットされます。AES_CR レジスタの ERRC ビットをセットすることで、ソフトウェアによってクリアされます。

AES_CR レジスタの ERRIE ビットで有効化されている場合、フラグのセットにより割込みが生成されます。

フラグをセットしても AES の操作には影響ありません。

フラグは、キー派生モード、または GCM/CCM の初期/ヘッダフェーズが選択されている場合は効果がありません。

ビット 0 CCF計算完了フラグ

このフラグは計算完了を示します。
0 : 未完了
1 : 完了

このフラグは、計算の完了時にハードウェアによってセットされます。AES_CR レジスタの CCFC ビットをセットすることで、ソフトウェアによってクリアされます。
AES_CR レジスタの CCFIE ビットで有効化されている場合、フラグのセットにより割込みが生成されます。
フラグは、DMAOUTEN ビットが 0 ときのみ最上位となります。DMA_EN が 1 のときはハイを維持します。

19.7.3 AES データ入力レジスタ (AES_DINR)

アドレスオフセット : 0x08

リセット値 : 0x0000 0000

32 ビットのアクセスタイプのみサポートされます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DIN[x+31:x+16]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIN[x+15:x]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:0 **DIN[x+31:x]** : ペリフェラルに書き込まれる、128 ビット入力データブロック中にある 4 個の 32 ビットワードの中の 1 個。

このビットフィールドは 32 ビットの入力バッファを供給します。入力フェーズにおけるこのビットフィールドへの 4 回の順次書込みにより、実際上、入力データの完全な 128 ビットブロックがペリフェラルに書き込まれます。各書込み時において、入力バッファからのデータはDATATYPE[1:0] ビットフィールドの設定に従ってデータスワップブロックにより処理され、その後、AES コア の128 ビット入力バッファに書き込まれます。
最初から 4 回目の書込み動作時の "x" の値は、それぞれ 96 64 32 0 となります。言い換えれば、最初から 4 回目の書込み動作時のデータは次のとおりとなります : DIN[127:96]、DIN[95:64]、DIN[63:32]、および DIN[31:0] 。
入力データブロックのデータ最上位化は、AES の動作モードに依存します。

- **モード 1** (暗号化) : 平文
- **モード 2** (キー派生) : ビットフィールド不使用 (入力は AES_KEYRx レジスタを使用)
- **モード 3** (復号化) および **モード 4** (キー派生に続いて単一キー復号化) : 暗号文

データスワップ操作は、[セクション 19.4.13:460 ページのAES データレジスタおよびデータスワッピング](#)に記載されています。

19.7.4 AES データ出力レジスタ (AES_DOUTR)

アドレスオフセット : 0x0C

リセット値 : 0x0000 0000

32 ビットのアクセスタイプのみサポートされます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DOUT[x+31:x+16]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DOUT[x+15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:0 **DOUT[x+31:x]** : ペリフェラルから読み出される、128 ビット入力データブロック中にある 4 個の 32 ビットワードの中の 1 個。

このビット読み出し専用ビットフィールドは 32 ビットの出力バッファをフェッチします。計算の完了に伴い (CCF のセット)、このビットフィールドからの 4 回の順次読み出しによって、實際上、出力データの完全な 128 ビットブロックがペリフェラルから読み出されます。出力バッファに到達する前に、AES コアにより生成されたデータは、DATATYPE[1:0] ビットフィールドの設定に従ってデータスワップブロックにより処理されます。最初から 4 回目の読み出し動作時の DOUT[x+31:x] の値は、それぞれ 96 64 32 0 となります。言い換えれば、最初から 4 回目の読み出し動作時のデータは次のとおりとなります : DOUT[127:96], DOUT[95:64], DOUT[63:32], and DOUT[31:0]。

出力データブロックのデータ最上位化は、AES の動作モードに依存します。

- **モード 1** (暗号化) : 暗号文
- **モード 2** (キー派生) : ビットフィールド不使用 (出力は AES_KEYRx レジスタを使用)
- **モード 3** (復号化) および **モード 4** (キー派生に続いて単一キー復号化) : 平文

データスワップ操作は、[セクション 19.4.13:460 ページの AES データレジスタおよびデータスワッピング](#)に記載されています。

19.7.5 AESキーレジスタ 0 (AES_KEYR0)

アドレスオフセット : 0x10

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEY[31:16]															
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[15:0]															
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

ビット 31:0 **KEY[31:0]**: 暗号化キー、ビット [31:0] :

このビットフィールドには、動作モードに従い AES 暗号化または復号化キーのビット [31:0] を含みます。

モード 1 (暗号化)、**モード 2** (キー派生)、および**モード 4** (キー派生に続き単一キー復号化) では、ビットフィールドに書き込む値は暗号化キーです。

モード 3 (復号化) では、ビットフィールドに書き込む値は、復号化に使用される前の、派生された暗号化キーです。ビットフィールドに暗号化キーを書き込んだ後、AES をイネーブルする前にそれを読み出すと同じ値が返されます。AES をイネーブルした後かつCCF フラグをセットした後にそれを読み出すと、暗号化キーから派生した暗号化キーが返されます。

注 : **モード 4** (キー派生に続いて単一キー復号化) では、ビットフィールドには常に暗号化キーが含まれます。

AES ペリフェラルが無効の場合のみ、AES_KEYRx レジスタへの書き込みができます。

詳細については、[セクション 19.4.14 : 462 ページのAES キーレジスタ](#)を参照してください。

19.7.6 AESキーレジスタ 1 (AES_KEYR1)

アドレスオフセット : 0x14

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEY[63:48]															
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[47:32]															
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

ビット 31:0 **KEY[63:32]**: 暗号化キー、ビット [63:32] :

KEY[255:0] ビットフィールドの説明については、AES_KEYR0 レジスタを参照してください。

19.7.7 AESキーレジスタ 2 (AES_KEYR2)

アドレスオフセット : 0x18

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEY[95:80]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[79:64]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **KEY[95:64]** : 暗号化キー、ビット [95:64] :

KEY[255:0] ビットフィールドの説明については、AES_KEYR0 レジスタを参照してください。

19.7.8 AESキーレジスタ 3 (AES_KEYR3)

アドレスオフセット : 0x1C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEY[127:112]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[111:96]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **KEY[127:96]** : 暗号化キー、ビット [127:96] :

KEY[255:0] ビットフィールドの説明については、AES_KEYR0 レジスタを参照してください。

19.7.9 AES 初期化ベクタレジスタ 0 (AES_IVR0)

アドレスオフセット : 0x20

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IVI[31:16]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IVI[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **IVI[31:0]**: 初期化ベクタ入力、ビット [31:0]

IVI[127:0] ビットフィールドの説明については、[セクション 19.4.15 : 462 ページのAES 初期化ベクタレジスタ](#)を参照してください。

初期化ベクタは、ECB を除く連鎖モードでのみ使用されます。

AES ペリフェラルが無効の場合のみ、初期化ベクタの書込みができます。

19.7.10 AES 初期化ベクタレジスタ 1 (AES_IVR1)

アドレスオフセット : 0x24

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IVI[63:48]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IVI[47:32]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:0 **IVI[63:32]** : 初期化ベクタレジスタ IVR[63:32]

IVI[128:0] ビットフィールドの説明については、AES_IVR0 レジスタを参照してください。

19.7.11 AES 初期化ベクタレジスタ 2 (AES_IVR2)

アドレスオフセット : 0x28

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IVI[95:80]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IVI[79:64]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:0 **IVI[95:64]** : 初期化ベクタ入力、ビット [95:64]

IVI[128:0] ビットフィールドの説明については、AES_IVR0 レジスタを参照してください。

19.7.12 AES 初期化ベクタレジスタ 3 (AES_IVR3)

アドレスオフセット : 0x2C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IVI[127:112]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IVI[111:96]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:0 **IVI[127:96]** : 初期化ベクタ入力、ビット [127:96]

IVI[128:0] ビットフィールドの説明については、AES_IVR0 レジスタを参照してください。

19.7.13 AESキーレジスタ 4 (AES_KEYR4)

アドレスオフセット : 0x30

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEY[159:144]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[143:128]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **KEY[159:128]** : 暗号化キー、ビット [159:128]

KEY[255:0] ビットフィールドの説明については、AES_KEYR0 レジスタを参照してください。

19.7.14 AESキーレジスタ 5 (AES_KEYR5)

アドレスオフセット : 0x34

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEY[191:176]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[175:160]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **KEY[191:160]** : 暗号化キー、ビット [191:160]

KEY[255:0] ビットフィールドの説明については、AES_KEYR0 レジスタを参照してください。

19.7.15 AESキーレジスタ 6 (AES_KEYR6)

アドレスオフセット : 0x38

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEY[223:208]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[207:192]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:0 **KEY[223:192]**: 暗号化キー、ビット [223:192]

KEY[255:0] ビットフィールドの説明については、AES_KEYR0 レジスタを参照してください。

19.7.16 AESキーレジスタ 7 (AES_KEYR7)

アドレスオフセット : 0x3C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEY[255:240]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[239:224]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:0 **KEY[255:224]** : 暗号化キー、ビット [255:224]

KEY[255:0] ビットフィールドの説明については、AES_KEYR0 レジスタを参照してください。

注 : 4 ～ 7 のキーレジスタは、256 ビットのキー長が選択された場合のみ使用されます。128 ビットのキー長が選択されている（0 ～ 3 のキーレジスタのみ使用されている）場合、これらのレジスタによる効果はありません。

19.7.17 AES サスペンドレジスタ (AES_SUSPxR)

アドレスオフセット : 0x040 + x * 0x4, (x = 0 to 7)

リセット値 : 0x0000 0000

優先順位の高いタスクを処理するため AES による現在のタスク処理がサスペンドされた場合、AES プロセッサの完全な内部レジスタステータスがこれらのレジスタに保持されます。サスペンドになると、ソフトウェアは、AES プロセッサを優先順位の高いタスクに使用する前に、AES_SUSPxR レジスタの内容 (x は 0 ～ 7) を読み出してメモリに保存します。完了後、ソフトウェアは保存した内容に対応するサスペンドレジスタに戻し元のタスクをレジュームします。

注 : これらのレジスタは、GCM、GMAC または CCM 連鎖モードが選択されているときにのみ使用されます。

これらのレジスタを読み出しできるのは、AES が有効なときだけです。AES が無効なときにこのレジスタを読み出すと、0x0000 0000 が返されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SUSPx															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SUSPx															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:0 **SUSPx** : AES サスペンド

サスペンド動作により、各 AES_SUSPxR レジスタのこのビットフィールドは内部 AES レジスタの中の 1 つのレジスタの値をとります。

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x004C	AES_SUSP3R	SUSP3[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x0050	AES_SUSP4R	SUSP4[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x0054	AES_SUSP5R	SUSP5[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x0058	AES_SUSP6R	SUSP6[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x005C	AES_SUSP7R	SUSP7[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

20 高機能制御タイマ (TIM1)

この参考マニュアルが適用される製品ではこのタイプのタイマを使うケースは一例しかないので、このセクションでは“TIMx”は“TIM1”として理解する必要があります。

20.1 TIM1 の概要

高機能制御タイマ (TIM1) は、プログラム可能なプリスケアラによって駆動される 16 ビットの自動再ロードカウンタで構成されています。

入力信号のパルス長の測定 (入力キャプチャ) や出力波形の生成 (出力比較、PWM、デッドタイムを挿入した相補 PWM) など、さまざまな目的に使用できます。

パルス幅と波形の周期は、タイマプリスケアラと RCC クロックコントローラプリスケアラを使用して、数マイクロ秒から数ミリ秒までの範囲で変化させることができます。


高機能制御タイマ (TIM1) と汎用タイマ (TIMy) は、互いに独立しており、リソースを共有しません。これらのタイマは、[セクション 20.3.26 : タイマの同期](#)に示すように、相互に同期させることができます。

20.2 TIM1 の主な特長

TIM1 タイマの主な機能は、次のとおりです。

- 16 ビットのアップカウンタ、ダウンカウンタ、アップ/ダウン自動再ロードカウンタ。
- 16 ビットのプログラム可能なプリスケアラ。カウンタクロック周波数を 1 から 65536 の間で分周でき、分周比の動作中の変更も可能。
- 次の機能を持つ、最大 6 つの独立チャネル。
 - 入力キャプチャ (ただしチャネル 5 および 6)
 - 出力比較
 - PWM 生成 (エッジアラインモードとセンターアラインモード)
 - ワンパルスモード出力
- プログラム可能なデッドタイムを持つ相補出力
- 外部信号でタイマを制御し、複数のタイマを相互接続する同期回路。
- カウンタの特定のサイクル数後にのみタイマレジスタを更新する繰り返しカウンタ。
- タイマの出力信号をユーザが選択可能な安全な設定にする 2 つのブレイク入力。
- 以下のイベント時の割込み/DMA 生成。
 - 更新: カウンタオーバーフロー/アンダーフロー、カウンタの初期化 (ソフトウェアまたは内部/外部トリガによる)
 - トリガイベント (カウンタの開始、停止、初期化、または内部/外部トリガによるカウント)
 - 入力キャプチャ
 - 出力比較
- 位置決め目的のインクリメンタル (直交) エンコーダとホールセンサ回路をサポート
- 外部クロックまたはサイクルごとの電流管理のためのトリガ入力

図 103. 高機能制御タイマのブロック図



- 内部ブレーキイベントソースは次のいずれかです。
 - CSS によって生成されたクロック障害イベント。CSS の詳細については、[セクション 5.2.8: クロックセキュリティシステム \(CSS\)](#) を参照してください。
 - PVD 出力
 - SRAM パリティエラー信号
 - Cortex®-M0+ LOCKUP (ハードフォルト) 出力
 - COMPx 出力 (x = 1, 2)

20.3 TIM1機能詳細

20.3.1 タイムベースユニット

プログラム可能な高機能制御タイマのメインブロックは、自動再ロードレジスタを持つ 16 ビットカウンタです。カウンタはカウントアップ、カウントダウン、またはアップダウンします。カウンタのクロックは、プリスケアラによって分周できます。

カウンタ、自動再ロードレジスタ、およびプリスケアラレジスタは、ソフトウェアで読み書きができます。カウンタが動作中でも、読み書きが可能です。

タイムベースユニットには、次のレジスタで構成されます。

- カウンタレジスタ (TIMx_CNT)
- プリスケアラレジスタ (TIMx_PSC)
- 自動再ロードレジスタ (TIMx_ARR)
- 繰り返しカウンタレジスタ (TIMx_RCR)

自動再ロードレジスタはプリロードされます。自動再ロードレジスタの読み書きは、プリロードレジスタへのアクセスになります。プリロードレジスタの内容は、TIMx_CR1 レジスタの自動再ロードプリロードイネーブルビット (ARPE) に応じて、常時または更新イベント (UEV) ごとに、シャドウレジスタに転送されます。TIMx_CR1 レジスタの UDIS ビットが 0 の場合、カウンタがオーバーフロー（またはダウンカウント時はアンダーフロー）に達したときに、更新イベントが送られます。また、ソフトウェアで生成することもできます。更新イベントの生成については、各設定の中で詳しく説明されています。

カウンタのクロックは、TIMx_CR1 レジスタのカウンタイネーブルビット (CEN) がセットされているときにのみ、プリスケアラ出力 CK_CNT から供給されます（カウンタの有効化の詳細については、スレーブモードコントローラの説明も参照してください）。

TIMx_CR1 レジスタの CEN ビットがセットされてから、カウンタがカウントを開始するまでに 1 クロックサイクルの遅延があることに注意してください。

プリスケアラの説明

プリスケアラは、カウンタクロック周波数を 1 から 65536 の間の値で分周することができます。16 ビットレジスタ (TIMx_PSC レジスタ) を使って制御される 16 ビットカウンタをベースとしています。この制御レジスタはバッファされているので、動作中に変更できます。新しいプリスケアラ比は、次の更新イベントで有効になります。

[図 104](#) と [図 105](#) に、プリスケアラ比を動作中に変更したときのカウンタの動作の例を示します。

図 104. プリスケール分周比が 1 から 2 に変化したときのカウンタのタイミング図





図 105. プリスケール分周比が 1 から 4 に変化したときのカウンタのタイミング図



20.3.2 カウンタモード

アップカウントモード

アップカウントモードでは、カウンタは 0 から自動再ロード値 (TIMx_ARR レジスタの内容) までカウントし、0 からカウントをリスタートして、カウンタオーバーフローイベントを生成します。

繰り返しカウンタが使用されている場合には、繰り返しカウンタレジスタにプログラムされている回数 (TIMx_RCR) + 1 までアップカウント動作が繰り返され、その後に更新イベント (UEV) が生成されます。繰り返しカウンタが使用されていないときには、カウンタのオーバーフローごとに更新イベントが生成されます。

(ソフトウェアによって、またはスレーブモードコントローラを使用して) TIMx_EGR レジスタの UG ビットをセットすることでも更新イベントが生成されます。

UEV イベントは、ソフトウェアで TIMx_CR1 レジスタの UDIS ビットをセットすることによって無効にできます。これは、プリロードレジスタに新しい値を書き込んでいるときにシャドウレジスタが更新されるのを防ぐためです。この場合、UDIS ビットに 0 が書き込まれるまで、更新イベントは発生しません。ただし、プリスケアラのカウンタと同じく、カウンタは 0 からカウントをリスタートします (ただし、プリスケアラ比は変化しません)。さらに、TIMx_CR1 レジスタの URS ビット (更新リクエスト選択) がセットされている場合は、UG ビットをセットすると更新イベント UEV が生成されますが、UIF フラグはセットされません (したがって、割込みや DMA リクエストは送信されません)。これは、キャプチャイベント時にカウンタをクリアしているときに、更新とキャプチャの両方の割込みを生成するのを防ぐためです。

更新イベントが発生すると、すべてのレジスタが更新され、URS ビットに応じて、更新フラグ (TIMx_SR レジスタの UIF ビット) がセットされます。

- 繰り返しカウンタには TIMx_RCR レジスタの内容が再ロードされます。
- 自動再ロードシャドウレジスタは、プリロード値 (TIMx_ARR) で更新されます。
- プリスケアラのバッファにはプリロード値 (TIMx_PSC レジスタの内容) が再びロードされます。

以下の図は、TIMx_ARR = 0x36 のときの、さまざまなクロック周波数におけるカウンタの動作の例を示します。

図 106. 内部クロック分周比が 1 の場合のカウンタのタイミング図




図 107. 内部クロック分周比が 2 の場合のカウンタのタイミング図




図 108. 内部クロック分周比が 4 の場合のカウンタのタイミング図




図 109. 内部クロック分周比が N の場合のカウンタのタイミング図




図 110. ARPE=0 (TIMx_ARR はプリロードされない) の場合の更新イベント時のカウンタのタイミング図





図 111. ARPE = 1 (TIMx_ARR がプリロードされる) の場合の更新イベント時のカウンタのタイミング図



ダウンカウントモード

ダウンカウントモードでは、カウンタは自動再ロード値 (TIMx_ARR レジスタの内容) から 0 までカウントした後、自動再ロード値からカウントダウンをリスタートし、カウンタアンダーフローイベントを生成します。

繰り返しカウンタが使用されている場合には、繰り返しカウンタレジスタにプログラムされている回数 (TIMx_RCR) + 1 までダウンカウント動作が繰り返され、その後に更新イベント (UEV) が生成されます。繰り返しカウンタが使用されていないときには、カウンタのアンダーフローごとに更新イベントが生成されます。

(ソフトウェアによって、またはスレーブモードコントローラを使用して) TIMx_EGR レジスタの UG ビットをセットすることでも更新イベントが生成されます。

UEV 更新イベントは、ソフトウェアで TIMx_CR1 レジスタの UDIS ビットをセットすることにより無効にできます。これは、プリロードレジスタに新しい値を書き込んでいるときにシャドウレジスタが更新されるのを防ぐためです。この後 UDIS ビットに 0 が書き込まれるまで、更新イベントは発生しません。ただし、カウンタは現在の自動再ロード値からリスタートしますが、プリスケアラのカウンタは 0 からリスタートします (しかし、プリスケアラ比は変化しません)。

さらに、TIMx_CR1 レジスタの URS ビット (更新リクエスト選択) がセットされている場合は、UG ビットをセットすると更新イベント UEV が生成されますが、UIF フラグはセットされません (したがって、割込みや DMA リクエストは送信されません)。これは、キャプチャイベント時にカウンタをクリアしているときに、更新とキャプチャの両方の割込みを生成するのを防ぐためです。

更新イベントが発生すると、すべてのレジスタが更新され、URS ビットに応じて、更新フラグ (TIMx_SR レジスタの UIF ビット) がセットされます。

- 繰り返しカウンタには TIMx_RCR レジスタの内容が再ロードされます。
- プリスケアラのバッファにはプリロード値 (TIMx_PSC レジスタの内容) が再びロードされます。
- 自動再ロードアクティブレジスタは、プリロード値 (TIMx_ARR レジスタの内容) で更新されます。カウンタがリロードされる前に自動再ロードが更新されるので、次の周期は期待通りの周期になります。

以下の図は、TIMx_ARR = 0x36 のときの、さまざまなクロック周波数におけるカウンタの動作の例を示します。

図 112. 内部クロック分周比が 1 の場合のカウンタのタイミング図




図 113. 内部クロック分周比が 2 の場合のカウンタのタイミング図




図 114. 内部クロック分周比が 4 の場合のカウンタのタイミング図




図 115. 内部クロック分周比が N の場合のカウンタのタイミング図





図 116. 繰り返しカウンタが使用されていない場合の更新イベント時のカウンタのタイミング図



センターアラインモード（アップ/ダウンカウント）

センターアラインモードでは、カウンタは 0 から自動再ロード値 (TIMx_ARR レジスタの内容) - 1 までカウントして、カウンタオーバーフローイベントを生成した後、自動再ロード値から 1 までカウントして、カウンタアンダーフローイベントを生成します。その後、0 からカウントをリスタートします。

センターアラインモードは、TIMx_CR1 レジスタの CMS ビットが "00" に等しくないときにアクティブとなります。出力に設定されたチャンネルの出力比較割込みフラグは、カウンタがカウントダウンするとき（センターアラインモード 1、CMS="01"）、カウンタがカウントアップするとき（センターアラインモード 2、CMS="10"）、またはカウンタがカウントアップしてカウントダウンするとき（センターアラインモード 3、CMS="11"）にセットされます。

このモードでは、TIMx_CR1 レジスタの方向ビット (DIR) に書き込むことはできません。このビットは、ハードウェアによって更新されて、カウンタの現在の方向を示します。

更新イベントは、カウンタオーバーフローとカウンタアンダーフローごとに生成されます。または、(ソフトウェアで、またはスレーブモードコントローラを使用して) TIMx_EGR レジスタの UG ビットをセットすることでも、更新イベントが生成されます。この場合、プリスケアラのカウンタと同じく、カウンタは 0 からカウントをリスタートします。

UEV 更新イベントは、ソフトウェアで TIMx_CR1 レジスタの UDIS ビットをセットすることによって無効にできます。これは、プリロードレジスタに新しい値を書き込んでいるときにシャドウレジスタが更新されるのを防ぐためです。この後 UDIS ビットに 0 が書き込まれるまで、更新イベントは発生しません。ただし、カウンタは現在の自動再ロード値に基づいて、カウントアップとカウントダウンを続けます。

さらに、TIMx_CR1 レジスタの URS ビット（更新リクエスト選択）がセットされている場合、UG ビットをセットすると UEV 更新イベントが生成されますが、UIF フラグはセットされません（した


がって、割込みや DMA リクエストは送信されません)。これは、キャプチャイベント時にカウンタをクリアしているときに、更新とキャプチャの両方の割込みを生成するのを防ぐためです。

更新イベントが発生すると、すべてのレジスタが更新され、URS ビットに応じて、更新フラグ (TIMx_SR レジスタの UIF ビット) がセットされます。

- 繰り返しカウンタには TIMx_RCR レジスタの内容が再ロードされます。
- プリスケアラのバッファにはプリロード値 (TIMx_PSC レジスタの内容) が再びロードされます。
- 自動再ロードアクティブレジスタは、プリロード値 (TIMx_ARR レジスタの内容) で更新されます。更新の原因がカウンタオーバーフローである場合には、自動再ロードが更新されてからカウンタが再ロードされるので、次の周期は期待通りの周期になります (カウンタに新しい値がロードされます)。

以下の図は、さまざまなクロック周波数におけるカウンタの動作の例を示します。

図 117. 内部クロック分周比が 1、TIMx_ARR=0x6 の場合のカウンタのタイミング図



1. ここでは、センターアラインモード 1 が使用されています (詳細については、[セクション 20.4 : TIM1 レジスタ](#)を参照)。

図 118. 内部クロック分周比が 2 の場合のカウンタのタイミング図




図 119. 内部クロック分周比が 4、TIMx_ARR = 0x36 の場合のカウンタのタイミング図




図 120. 内部クロック分周比が N の場合のカウンタのタイミング図




図 121. ARPE=1 (カウンタアンダーフロー) の場合の更新イベント時、カウンタタイミング図





図 122. ARPE=1 (カウンタオーバーフロー) の場合の更新イベント時のカウンタのタイミング図



20.3.3 繰り返しカウンタ

セクション 20.3.1: タイムベースユニットに、カウンタオーバーフロー/アンダーフローによって、どのように更新イベント (UEV) が生成されるかが説明されています。実際には、繰り返しカウンタが 0 に達したときにのみ、更新イベントが生成されます。これは、PWM 信号を生成する際に役立ちます。

これは、TIMx_RCR 繰り返しカウンタレジスタの値を N とすると、 $N+1$ 回目のカウンタオーバーフローまたはアンダーフローごとに、プリロードレジスタからシャドウレジスタ (TIMx_ARR 自動再ロードレジスタ、TIMx_PSC プリスケアラレジスタ、比較モードの TIMx_CCRx キャプチャ/比較レジスタ) ヘデータが転送されることを意味します。

繰り返しカウンタは、次の場合にデクリメントします。

- アップカウントモードで、カウンタオーバーフローごと
- ダウンカウントモードで、カウンタアンダーフローごと
- センターアラインモードで、カウンタオーバーフローとカウンタアンダーフローごと最大繰り返し回数は 32768 PWM サイクルに限られますが、PWM 周期ごとにデューティサイクルを 2 回更新することが可能になります。センターアラインモードで比較レジスタの値を PWM 周期あたり 1 回のみ更新するときには、パターンが対称なので、最大精度は $2 \times T_{ck}$ です。


繰り返しダウンカウンタは自動再ロードタイプです。繰り返しの回数は、TIMx_RCR レジスタの値によって定義されたとおりに維持されます (図 123 を参照してください)。ソフトウェアによって (TIMx_EGR レジスタの UG ビットをセットすることによって)、またはスレーブモードコントローラを介してハードウェアによって更新イベントが生成されると、繰り返しカウンタの値にかかわらず直ちにイベントが発生し、繰り返しカウンタに TIMx_RCR レジスタの内容が再ロードされます。

センターアラインモードでは、RCR が奇数の場合、RCR レジスタが書き込まれたタイミングおよびカウンタが開始されたタイミングに応じてオーバーフローまたはアンダーフロー時に更新イベント

が発生します。カウントの開始前に RCR が書き込まれた場合は、オーバーフローで、UEV が発生します。カウントの開始後に RCR が書き込まれた場合は、アンダーフローで UEV が発生します。

たとえば、RCR = 3 の場合、RCR の書き込みタイミングに応じて 4 回目のオーバーフローイベントまたはアンダーフローイベントごとに UEV が発生します。

図 123. モードと TIMx_RCR レジスタの設定に応じた更新レートの例




20.3.4 外部トリガ入力

タイマには外部トリガ入力 ETR 機能があります。以下の目的で使用できます。

- 外部クロック（外部クロックモード 2、[セクション 20.3.5](#) を参照）
- スレープモードのトリガ（[セクション 20.3.26](#) を参照）
- サイクルごとの電流調整の PWM リセット入力（[セクション 20.3.7](#) を参照）


以下の [図 124](#) は、ETR の入力条件付けについて説明しています。入力の極性は、TIMxSMCR レジスタの ETP ビットで定義されています。トリガは ETPS[1:0] ビットフィールドでプログラムされた分周器でプリスケールし、ETF[3:0] ビットフィールドでデジタル的にフィルタリングすることができます。

図 124. 外部トリガ入力ブロック



ETR は、入力ピン（デフォルト設定）、コンパレータ出力およびアナログウォッチドッグといった複数のソースから入力されます。選択は ETRSEL[3:0] ビットフィールドによって行われます。

図 125. TIM1 ETR 入力回路



20.3.5 クロック選択

カウンタクロックは、次のクロックソースによって供給されます。


- 内部クロック (CK_INT)
- 外部クロックモード 1: 外部入力ピン
- 外部クロックモード 2: 外部トリガ入力 ETR
- エンコーダモード

内部クロックソース (CK_INT)

スレーブモードコントローラが無効の場合 (SMS=000)、CEN、DIR (TIMx_CR1 レジスタ)、および UG ビット (TIMx_EGR レジスタ) が実際の制御ビットとなり、ソフトウェアによってのみ変更できます (自動的にクリア状態に保たれる UG ビットを除きます)。CEN ビットに 1 が書き込まれると、プリスケアラにはクロックとして内部クロック CK_INTが供給されます。

図 126 に、プリスケアラを使用しない場合の制御回路と通常モードのアップカウンタの動作を示します。


図 126. 内部クロック分周比 1 の場合の、通常モードの制御回路



外部クロックソースモード 1

このモードは TIMx_SMCR レジスタの SMS=111 のときに選択されます。カウンタは、選択された入力の立ち上がりまたは立ち下がりエッジでカウントすることができます。

図 127. TI2 外部クロックの接続例



1. 01000 から 11111 の範囲のコードは予約済み

たとえば、TI2 入力の立ち上がりエッジに反応してカウントするようにアップカウンタを設定するには、次の手順で行います。


1. TIMx_TISEL レジスタの TI2SEL[3:0] ビットで、適切な TI2x ソース（内部または外部）を選択します。
2. TIMx_CCMR1 レジスタの CC2S ビットに“01”を書き込むことによって、チャンネル 2 が TI2 入力の立ち上がりエッジを検出するように設定します。
3. TIMx_CCMR1 レジスタの IC2F[3:0] ビットに書き込むことによって、入力フィルタ時間を設定します（フィルタを使用しない場合は、IC2F=0000 にしておきます）。
4. CC2P=0 と CC2NP=0 を TIMx_CCER レジスタに書き込んで、立ち上がりエッジ極性を選択します。
5. TIMx_SMCR レジスタに SMS=111 を書き込むことによって、タイマを外部クロックモード 1 に設定します。
6. TIMx_SMCR レジスタに TS=00110 を書き込むことによって、トリガ入力ソースとして TI2 を選択します。
7. TIMx_CR1 レジスタに CEN=1 を書き込むことによって、カウンタを有効にします。

注： キャプチャプリスケアラはトリガには使用されないで、設定は不要です。

TI2 の立ち上がりエッジが発生すると、カウンタは 1 カウントを行い、TIF フラグがセットされます。

TI2 の立ち上がりエッジから実際のカウンタクロックまでの間には、TI2 入力の再同期回路による遅延があります。

図 128. 外部クロックモード 1 の制御回路



外部クロックソースモード 2

このモードは、TIMx_SMCR レジスタの ECE=1 を書き込むことによって選択されます。

カウンタは、外部トリガ入力 ETR の立ち上がりまたは立ち下がりエッジごとにカウントできます。

図 129 に、外部トリガ入力ブロックの概要を示します。

図 129. 外部トリガ入力ブロック

1. 図 125 : TIM1 ETR 入力回路を参照してください。


たとえば、ETR の 2 回の立ち上がりエッジごとにカウントするようにアップカウンタを設定するには、以下の手順に従います。

1. この例ではフィルタは不要なので、TIMx_SMCR レジスタの ETF[3:0] に 0000 を書き込みます。
2. TIMx_SMCR レジスタに ETPS[1:0]=01 を書き込むことによって、プリスケアラを設定します。
3. TIMx_SMCR レジスタに ETP=0 を書き込むことによって、ETR ピンの立ち上がりエッジ検出を選択します。
4. TIMx_SMCR レジスタに ECE=1 を書き込むことによって、外部クロックモード 2 を有効にします。
5. TIMx_CR1 レジスタに CEN=1 を書き込むことによって、カウンタを有効にします。

カウンタは 2 回の ETR 立ち上がりエッジごとに 1 回カウントします。

ETR の立ち上がりエッジから実際のカウンタクロックまでの間に、ETRP 信号の再同期回路による遅延があります。

図 130. 外部クロックモード 2 の制御回路




20.3.6 キャプチャ／比較チャンネル

各キャプチャ／比較チャンネルは、キャプチャ／比較レジスタ（シャドウレジスタを含む）、キャプチャの入カステージ（チャンネル 5 および 6 を除くデジタルフィルタ、マルチプレクサ、プリスケアラ）、および出カステージ（比較回路と出力制御）から構成されています。

図 131 から 図 134 に、1 つのキャプチャ／比較チャンネルの概要を示します。

入カステージは、対応する Tl_x 入力をサンプリングして、フィルタリングを行った Tl_xF を生成します。次に、極性選択付きのエッジ検出回路が、スレーブモードコントローラによってトリガ入力として、またはキャプチャコマンドとして使用される信号（Tl_xFP_x）を生成します。この信号はプリスケアラを通じて、キャプチャレジスタ（IC_xPS）に渡されます。

図 131. キャプチャ／比較チャンネル（例：チャンネル 1 入カステージ）



出カステージは、OC_xRef（アクティブハイ）として使用される中間波形を生成します。OC_xRef はアクティブハイです。信号の極性は最終出力に影響を与えます。

図 132. キャプチャ／比較チャンネル 1 メイン回路





図 133. キャプチャ/比較チャンネル (チャンネル 1、同じくチャンネル 2 および 3) の出力ステージ



1. OCxREF、ここで x は相補チャンネルのランク

図 134. キャプチャ/比較チャンネル (チャンネル 4) の出力ステージ





図 135. キャプチャ／比較チャンネル (チャンネル 5、同じくチャンネル 6) の出力ステージ



1. 外部的には使用できません。

キャプチャ／比較ブロックは、1つのプリロードレジスタと1つのシャドウレジスタで構成されています。書込みおよび読み出しアクセスは、常にプリロードレジスタに対して行われます。

キャプチャモードでは、キャプチャ動作は実際にはシャドウレジスタで行われ、その値がプリロードレジスタにコピーされます。

比較モードでは、プリロードレジスタの内容がシャドウレジスタにコピーされて、カウンタと比較されます。

20.3.7 入力キャプチャモード

入力キャプチャモードでは、対応する ICx 信号によって変化が検出された後、カウンタの値をラッチするために、キャプチャ／比較レジスタ (TIMx_CCRx) が使用されます。キャプチャが発生すると、対応する CCxIF フラグ (TIMx_SR レジスタ) がセットされ、割り込みまたは DMA リクエストを送信できます (有効な場合)。CCxIF フラグがすでにハイのときにキャプチャが発生した場合は、オーバーキャプチャフラグ CCxOF (TIMx_SR レジスタ) がセットされます。CCxIF フラグは、ソフトウェアで“0”を書き込むことによって、または、TIMx_CCRx レジスタに格納されたキャプチャデータを読み出すことによってクリアできます。CCxOF は、“0”を書き込むとクリアされます。

次の例は、TI1 入力が入立ち上がったときに、カウンタの値を TIMx_CCR1 にキャプチャする方法を示します。このためには、次の手順を使用します。

1. TIMx_TISEL レジスタの TI1SEL[3:0] ビットで、適切な TI1x ソース (内部または外部) を選択します。
2. アクティブ入力を選択します。TIMx_CCR1 は TI1 入力とリンクされていなければならないので、このためには TIMx_CCMR1 レジスタの CC1S ビットに“01”を書き込みます。CC1S の値が“00”から変化すると、チャンネルは入力に設定され、TIMx_CCR1 レジスタは読み出し専用になります。
3. タイマに接続する信号に関して、必要な入力フィルタ時間をプログラムします (入力が TIx の 1 つである場合、TIMx_CCMRx レジスタの ICxF ビット)。入力信号の反転時、最大で内部クロックの 5 サイクルの間、信号が安定しないと想定してみます。この場合、フィルタ時間を 5 クロックサイクルより長くプログラミングする必要があります。新しいレベルの連続した 8 個のサンプルが検出されたときに、TI1 の遷移を検証できます (周波数 f_{DTS} でサンプリング)。この場合、TIMx_CCMR1 レジスタの IC1F ビットに 0011 を書き込みます。

4. TI1 チャンネルのアクティブ変化のエッジを選択します。このためには、TIMx_CCER レジスタの CC1P ビットと CC1NP ビットに“0”を書き込みます（この場合、立ち上がりエッジの選択）。
5. 入力プリスケアラをプログラムします。この例では有効な遷移ごとにキャプチャを行いたいのので、プリスケアラを無効にします（TIMx_CCMR1 レジスタの IC1PS ビットに“00”を書き込む）。
6. TIMx_CCER レジスタの CC1E ビットをセットすることによって、カウンタからキャプチャレジスタへのキャプチャを有効にします。
7. 必要な場合は、TIMx_DIER レジスタの CC1IE ビットをセットすることによって、関連する割り込みリクエストを有効にするか、TIMx_DIER レジスタの CC1DE ビットをセットすることによって、DMA リクエストを有効にします。

入力キャプチャが発生すると、

- アクティブ遷移時に、カウンタの値が TIMx_CCR1 レジスタに格納されます。
- CC1IF フラグがセットされます（割り込みフラグ）。CC1OF ビットは、少なくとも 2 回連続でキャプチャが発生した場合にもセットされますが、フラグはクリアされません。
- CC1IE ビットに応じて、割り込みが生成されます。
- CC1DE ビットに応じて、DMA リクエストが生成されます。

オーバーキャプチャを処理するために、オーバーキャプチャフラグの前にデータを読み出すことが推奨されます。これにより、フラグ読出し後、データ読出し前に発生するオーバーキャプチャの見落としを避けることができます。

注： IC 割り込みと DMA リクエストは、TIMx_EGR レジスタの対応する CCxG ビットをセットすることによって、ソフトウェアによって生成することができます。

20.3.8 PWM 入力モード

このモードは、入力キャプチャモードの特殊ケースです。操作手順は入力キャプチャモードと同様ですが、以下の点が異なります。


- 2 つの ICx 信号が同じ TIx 入力にマッピングされます。
- この 2 つの ICx 信号は、逆の極性のエッジでアクティブです。
- 2 つの TIxFP 信号の 1 つがトリガ入力として選択され、スレーブモードコントローラはリセットモードに設定されます。

たとえば、次の手順を使用して、TI1 に適用された PWM の周期（TIMx_CCR1 レジスタ）とデューティサイクル（TIMx_CCR2 レジスタ）を測定できます（手順は、CK_INT 周波数とプリスケアラ値によって、若干異なることがあります）。

1. TIMx_TISEL レジスタの TI1SEL[3:0] ビットで、適切な TI1x ソース（内部または外部）を選択します。
2. TIMx_CCMR1 レジスタの CC1S ビットに 01 を書き込むことによって（TI1 を選択）、TIMx_CCR1 のアクティブ入力を選択します。
3. CC1P ビットと CC1NP ビットに“0”を書き込むことによって（立ち上がりエッジでアクティブ）、TI1FP1 のアクティブな極性を選択します（TIMx_CCR1 のキャプチャとカウンタクリアの両方に使用）。
4. TIMx_CCMR1 レジスタの CC2S ビットに“10”を書き込むことによって（TI1 を選択）、TIMx_CCR2 のアクティブ入力を選択します。
5. CC2P ビットと CC2NP ビットに CC2P/CC2NP=“10”を書き込むことによって（立ち下がりエッジでアクティブ）、TI1FP2 のアクティブ極性を選択します（TIMx_CCR2 のキャプチャに使用されます）。
6. TIMx_SMCR レジスタの TS ビットに 00101 を書き込むことによって（TI1FP1 を選択）、有効なトリガ入力を選択します。

7. TIMx_SMCR レジスタの SMS ビットに 0100 を書き込むことによって、スレーブモードコントローラをリセットモードに設定します。
8. TIMx_CCER レジスタの CC1E と CC2E ビットに“1”を書き込むことによって、キャプチャを有効にします。

図 136. PWM 入力モードタイミング



20.3.9 強制出力モード

出力モード (TIMx_CCMRx レジスタの CCxS ビット = 00) では、出力比較レジスタとカウンタの間の比較に関係なく、各出力比較信号 (OCxREF と OCx/OCxN) をソフトウェアによって直接、強制的にアクティブまたはインアクティブレベルにできます。

出力比較信号 (OCxREF/OCx) を強制的にアクティブレベルにするには、対応する TIMx_CCMRx レジスタの OCxM ビットに 0101 を書き込みます。これにより、OCxREF は強制的にハイになり (OCxREF は常にアクティブハイ)、OCx は CCxP 極性ビットと逆の値になります。

例：CCxP=0 (OCx アクティブハイ) => OCx は強制的にハイレベルになります。

OCxREF 信号は、TIMx_CCMRx レジスタの OCxM ビットに“0100”を書き込むことによって、強制的にローにできます。

いずれにしても、TIMx_CCRx シャドウレジスタとカウンタの比較は実行されるので、フラグをセットできます。それに応じて、割込み や DMA リクエストを送信できます。これについては、次の出力比較モードのセクションで説明します。

20.3.10 出力比較モード

この機能は、出力波形を制御したり、一定時間が経過したことを示すために使用されます。マイクロコントロール内でチャンネル 5 および 6 のみを使用可能である場合に、チャンネル 1 から 4 を出力できます (たとえば、合成波形生成または ADC トリガのため)。

キャプチャ/比較レジスタとカウンタの値が一致すると、出力比較は次のように機能します。

- 対応する出力ピンに、出力比較モード (TIMx_CCMRx レジスタの OCxM ビット) と出力極性 (TIMx_CCER レジスタの CCxP ビット) によって定義されたプログラム可能値を割り当てます。一致した際、出力ピンは、レベルを維持するか (OCxM=0000)、アクティブにセットされるか (OCxM=0001)、非アクティブにセットされるか (OCxM=0010)、または反転されます (OCxM=0011)。
- 割込みステータスレジスタのフラグをセットします (TIMx_SR レジスタの CCxIF ビット)。

- 対応する割込みマスク (TIMx_DIER レジスタの CCxIE ビット) がセットされている場合は、割込みを生成します。
- 対応するイネーブルビット (TIMx_DIER レジスタの CCxDE ビット) がセットされている場合は、DMA リクエストを送信します (DMA リクエスト選択には、TIMx_CR2 レジスタの CCDS ビットが使用されます)。

TIMx_CCRx レジスタは、プリロードレジスタを使用するしないにかかわらず、TIMx_CCMRx レジスタの OCxPE ビットを使用してプログラミングできます。


出力比較モードでは、更新イベント UEV は OCxREF および OCx 出力には影響を与えません。タイミングの分解能はカウンタの 1 カウント分です。出力比較モードは、単一パルスを出力するためにも使用できます (ワンパルスモード)。

手順

1. カウンタクロックを選択します (内部、外部、プリスケアラ)。
2. TIMx_ARR レジスタと TIMx_CCRx レジスタに目的のデータを書き込みます。
3. 割込みリクエストを生成する場合は、CCxIE ビットをセットします。
4. 出力モードを選択します。例：
 - CNT と CCRx が一致したときに OCx 出力ピンを反転するには、OCxM ビットに 0011 を書き込みます。
 - プリロードレジスタを無効にするには、OCxPE ビットに 0 を書き込みます。
 - アクティブハイ極性を選択するには、CCxP ビットに 0 を書き込みます。
 - 出力を有効にするには、CCxE ビットに 1 を書き込みます。
5. TIMx_CR1 レジスタの CEN ビットをセットすることによって、カウンタを有効にします。

いつでもソフトウェアによって TIMx_CCRx レジスタを更新して、出力波形を制御できます。ただし、プリロードレジスタが有効でない場合に限り (OCxPE=0)。そうでない場合、TIMx_CCRx シャドウレジスタは、次の更新イベント UEV でのみ更新されます。例を [図 137](#) に示します。

図 137. 出力比較モード、OC1 の反転



20.3.11 PWM モード

パルス幅変調 (PWM) モードでは、TIMx_ARR レジスタの値によって決められた周波数と TIMx_CCRx レジスタの値によって決められたデューティサイクルで信号を生成できます。

PWM モードは、TIMx_CCMRx レジスタの OCxM ビットに“0110” (PWM モード 1) または“0111” (PWM モード 2) を書き込むことによって、チャンネルごとに選択できます (OCx 出力ごとに 1 つの PWM)。TIMx_CCMRx レジスタの OCxPE ビットをセットすることによって、対応するプリロードレジスタを有効にする必要があります。また、TIMx_CR1 レジスタの ARPE ビットをセットすることによって、自動再ロードプリロードレジスタも (アップカウントまたはセンターアラインモードで) 有効にする必要があります。

プリロードレジスタは、更新イベントが発生したときにのみシャドウレジスタに転送されるので、カウンタを開始する前に、TIMx_EGR レジスタの UG ビットをセットすることによって、すべてのレジスタを初期化しておく必要があります。

OCx 極性は、TIMx_CCER レジスタの OCxP ビットを使用して、ソフトウェアでプログラム可能です。アクティブハイまたはアクティブローとしてプログラムできます。OCx 出力は、CCxE、CCxNE、MOE、OSSI、および OSSR ビット (TIMx_CCER および TIMx_BDTR レジスタ) の組み合わせによって有効になります。詳細については、TIMx_CCERx レジスタの説明を参照してください。

PWM モード (1 または 2) では、TIMx_CNT と TIMx_CCRx が常に比較されて、TIMx_CCRx ≤ TIMx_CNT または TIMx_CNT ≤ TIMx_CCRx かどうか判断されます (カウントの方向によります)。

タイマは、TIMx_CR1 レジスタの CMS ビットに応じて、エッジアラインモードまたはセンターアラインモードで PWM を生成できます。


PWM エッジアラインモード

- アップカウント構成

TIMx_CR1 レジスタの DIR ビットがローのときには、アップカウントがアクティブです。[484 ページのアップカウントモード](#)を参照してください。

次の例では、PWM モード 1 を使用しています。PWM 基準信号 OCxREF は、TIMx_CNT < TIMx_CCRx の間はハイに、そうでない場合はローになります。TIMx_CCRx の比較値が自動再ロード値 (TIMx_ARR レジスタの) より大きい場合、OCxREF は“1”に保持されます。比較値が 0 の場合、OCxREF は“0”に保持されます。[図 138](#) に TIMx_ARR=8 のときのエッジアライン PWM 波形の例を示します。

図 138. エッジアライン PWM 波形 (ARR=8)



- ダウンカウント構成

TIMx_CR1 レジスタの DIR ビットがハイのときには、ダウンカウントがアクティブです。[488 ページのダウンカウントモード](#)を参照してください。

PWM モード 1 では、基準信号 OCxRef は、TIMx_CNT > TIMx_CCRx の間はローであり、そうでない場合はハイになります。TIMx_CCRx の比較値が TIMx_ARR の自動再ロード値より大きい場合、OCxREF は“1”です。このモードでは、0 % の PWM 信号を生成することはできません。


PWM センターアラインモード

センターアラインモードは、TIMx_CR1 レジスタの CMS ビットが“00”でないときにアクティブです (その他すべての構成は、OCxRef/OCx 信号に対して同じ効果を持ちます)。比較フラグは、CMS ビットの設定に応じて、カウンタがカウントアップ、カウントダウン、またはカウントアップとカウントダウンしているときにセットされます。TIMx_CR1 レジスタの方向ビット (DIR) はハードウェアによって更新されており、ソフトウェアで値を変更することはできません。[491 ページのセンターアラインモード \(アップ/ダウンカウント\)](#)を参照してください。

図 139 に、次の条件でのセンターアライン PWM 波形の例を示します。

- TIMx_ARR=8
- PWM モードは PWM モード 1
- フラグは、TIMx_CR1 レジスタの CMS=01 で選択されたセンターアラインモード 1 に対応して、カウンタがカウントダウンするときにセットされます。

図 139. センターアライン PWM 波形 (ARR=8)



センターアラインモードの使用に関するヒント

- センターアラインモードを開始するときには、現在のアップ/ダウン設定が使用されます。これは、TIMx_CR1 レジスタの DIR ビットに書き込まれた値に応じて、カウンタがカウントアップまたはカウントダウンすることを意味します。さらに、DIR ビットと CMS ビットをソフトウェアによって同時に変更することはできません。
- センターアラインモードで動作中のカウンタへの書き込みは、予期しない結果を招くことがあるので推奨されません。特に、
 - 自動再ロード値より大きい値をカウンタに書き込んだ場合 (TIMx_CNT > TIMx_ARR)、方向は更新されません。たとえば、カウンタがカウントアップしていた場合、カウンタはカウントアップを続けます。

- カウンタに 0 または TIMx_ARR 値が書き込まれた場合、方向は更新されますが、更新イベント UEV は生成されません。
- センターアラインモードを使用する最も安全な方法は、カウンタを開始する直前に、ソフトウェアによって更新を生成して (TIMx_EGR レジスタの UG ビットをセットする)、動作中はカウンタへの書き込みを行わないことです。

20.3.12 非対称 PWM モード

非対称モードでは、プログラム可能な位相シフトによって 2 つのセンタアライン PWM 信号の生成を可能にします。周波数が TIMx_ARR レジスタの値で決定されるのに対し、デューティサイクルや位相シフトは TIMx_CCRx レジスタペアで決定されます。1 つ目のレジスタがアップカウント時の PWM を制御し、2 つ目のレジスタがダウンカウント時の PWM を制御することで、PWM は PWM ハーフサイクルごとに調整されます。

- OC1REFC (または OC2REFC) は、TIMx_CCR1 および TIMx_CCR2 によって制御されます。
- OC3REFC (または OC4REFC) は、TIMx_CCR3 および TIMx_CCR4 によって制御されます。


非対称 PWM モードは、TIMx_CCMRx レジスタの OCxM ビットに“1110” (非対称 PWM モード 1) または“1111” (非対称 PWM モード 2) を書き込むことによって、2 チャンネルごとに選択できます (CCR レジスタペアごとに 1 つの OCx 出力)。

注： OCxM[3:0] ビットフィールドは互換性を確保するために 2 つのパーツに分割され、最上位ビットと 3 つの最下位ビットとは隣接していません。

特定のチャンネルが非対称の PWM チャンネルとして使用されると、その相補チャンネルも使用できます。たとえば、OC1REFC 信号がチャンネル 1 (非対称 PWM モード 1) に生成されると、チャンネル 2 の OC2REF 信号、または非対称 PWM モード 1 の結果として得られる OC2REFC 信号を出力できます。

図 140 は、非対称 PWM モードを使用して生成される信号の例を表します (チャンネル 1 から 4 は非対称 PWM モード 1 として設定されます)。これにより、デッドタイムジェネレータとともにフルブリッジ位相シフト DC-DC コンバータを制御できます。

図 140. 50% デューティサイクルの 2 位相シフトされた PWM 信号の生成



20.3.13 組み合わせ PWM モード

組み合わせ PWM モードでは、2 つのエッジラインまたはセンターアライン PWM 信号を生成でき、それぞれのパルス間に遅延および位相シフトをプログラムできます。周波数が TIMx_ARR レジスタの値で決定されるのに対し、デューティサイクルや遅延は 2 つの TIMx_CCRx レジスタで決定されます。結果として得られる信号 OCxREFC は、2 つの PWM 基準信号の OR または AND による論理結合から成ります。

- OC1REFC (または OC2REFC) は、TIMx_CCR1 および TIMx_CCR2 によって制御されます。
- OC3REFC (または OC4REFC) は、TIMx_CCR3 および TIMx_CCR4 によって制御されます。

組み合わせ PWM モードは、TIMx_CCMRx レジスタの OCxM ビットに“1100” (組み合わせ PWM モード 1) または“1101” (組み合わせ PWM モード 2) を書き込むことによって、2 チャンネルごとに選択できます (CCR レジスタペアごとに 1 つの OCx 出力)。


特定のチャンネルが組み合わせ PWM チャンネルとして使用されている場合、相補チャンネルを反対の PWM モードに設定する必要があります (たとえば、1 つを組み合わせ PWM モード 1、もう 1 つを組み合わせ PWM モード 2 にします)。

注： OCxM[3:0] ビットフィールドは互換性を確保するために 2 つのパーツに分割され、最上位ビットと 3 つの最下位ビットとは隣接していません。

図 141 は、次の設定で取得可能な非対称 PWM モードを使用して生成される信号の例を表します。

- チャンネル 1 が組み合わせ PWM モード 2 で設定されている場合
- チャンネル 2 が PWM モード 1 で設定されている場合
- チャンネル 3 が組み合わせ PWM モード 2 で設定されている場合
- チャンネル 4 が PWM モード 1 で設定されている場合

図 141. チャンネル 1 および 3 における組み合わせ PWM モード




20.3.14 組み合わせ 3 相 PWM モード

組み合わせ 3 相 PWM モードでは、パルスの中で論理積を取った単一のプログラム可能な信号とともに 1 つから 3 つのセンターアライン PWM 信号を生成できます。結果として得られる組み合わせ信号の定義には、OC5REF 信号が使用されます。TIMx_CCR5 の 3 ビット GC5C[3:1] では、OC5REF を組み合わせる基準信号を選択できます。結果として得られる信号 OCxREFC は、2 つの PWM 基準信号の AND による論理結合から生成されます。

- GC5C1 がセットされると、OC1REFC は TIMx_CCR1 および TIMx_CCR5 によって制御されます。
- GC5C2 がセットされると、OC2REFC は TIMx_CCR2 および TIMx_CCR5 によって制御されます。
- GC5C3 がセットされると、OC3REFC は TIMx_CCR3 および TIMx_CCR5 によって制御されます。

組み合わせ 3 相 PWM モードは、少なくとも 3 ビット GC5C[3:1] の 1 つをセットすることでチャンネル 1 から 3 で個別に選択できます。

図 142. 周期ごとの複数トリガパルスを持つ組み合わせ 3 相 PWM 信号



TRGO2 波形は、特定の 3 相 PWM 信号での ADC の同期方法を示します。詳細については、[セクション 20.3.27 : ADC の同期](#)を参照してください。

20.3.15 相補出力とデッドタイム挿入

高機能制御タイマ (TIM1) は、2 つの相補信号を出力して、出力時のスイッチオンおよびスイッチオフを管理できます。

この時間は、通常、デッドタイムと呼ばれ、出力に接続されているデバイスとその特性（レベルシフタの内在的な遅延、電源スイッチによる遅延など）に応じて調整する必要があります。

出力の極性（主出力 OCx または補 OCxN）は、出力ごとに独自に選択できます。これは TIMx_CCER レジスタの CCxP ビットおよび CCxNP ビットへの書き込みによって行います。

相補信号 OCx および OCxN は、TIMx_CCER レジスタの CCxE ビットと CCxNE ビット、TIMx_BDTR レジスタと TIMx_CR2 レジスタの MOE、OISx、OISxN、OSSI、および OSSR ビットといった複数の制御ビットの組み合わせによって有効になります。詳細については、[表 104 : 561 ページのブレーク機能を持つ相補 OCx および OCxN チャンネルの出力制御ビット](#)を参照してください。特に、IDLE 状態に切り替わるとき（MOE が 0 になるときに）、デッドタイムが挿入されます。

デッドタイム挿入は、CCxE ビットと CCxNE ビットの両方をセットし、ブレーク回路がある場合は、さらに MOE ビットをセットすることによって有効になります。各チャンネルに 1 つの 10 ビットデッドタイムジェネレータがあります。この回路は、基準波形 OCxREF から OCx と OCxN の 2 つの出力を生成します。OCx と OCxN がアクティブハイの場合、

- OCx 出力信号は基準信号と同じですが、立ち上がりエッジが基準の立ち上がりエッジより遅い点が異なります。
- OCxN 出力信号は、立ち上がりエッジが基準波形の立ち下がりエッジから遅れている点を除けば、基準信号を反転させた波形と同じです。

遅延がアクティブ出力 (OCx または OCxN) の幅より大きい場合、対応するパルスは生成されません。

以下の図は、デッドタイム生成回路の出力信号と基準信号 OCxREF との関係を示します。(これらの例では、CCxP=0、CCxNP=0、MOE=1、CCxE=1、および CCxNE=1 を想定しています。)

図 143. デッドタイム挿入のある相補出力




図 144. 負のパルスより長い遅延があるときのデッドタイムの波形





図 145. 正のパルスより長い遅延があるときのデッドタイムの波形



デッドタイム遅延は、各チャンネルで同じであり、TIMx_BDTR レジスタの DTG ビットでプログラミングできます。遅延計算については、[セクション 20.4.20: TIM1 ブレークおよびデッドタイムレジスタ \(TIM1_BDTR\)](#) を参照してください。

OCxREF 信号の OCx または OCxN へのリダイレクト

出力モード（強制、出力比較、または PWM）では、TIMx_CCER レジスタの CCxE ビットおよび CCxNE ビットを構成することによって、OCxREF 信号を OCx 出力または OCxN 出力にリダイレクトできます。

これにより、特定の波形（PWM または静的アクティブレベルなど）を一方の出力に送信し、補信号をインアクティブレベルに固定することができます。他の例としては、両方の出力をインアクティブレベルにしたり、両方の出力をアクティブにして、デッドタイムのある相補出力とすることができます。

注： OCxN のみが有効なときには（CCxE=0、CCxNE=1）、相補にならず、OCxREF がハイレベルとなるとアクティブになります。たとえば、CCxNP=0 の場合は、OCxN=OCxRef です。他方、OCx と OCxN の両方が有効なときには（CCxE=CCxNE=1）、OCxREF がハイになると OCx はアクティブになり、OCxREF がローのときには、OCxN は補信号であり、アクティブになります。

20.3.16 ブレーク機能の使用

ブレーク機能の目的は、TIM1 タイマ によって生成される PWM 信号によって駆動する電源スイッチを保護することです。2 つのブレーク入力通常、パワーステージおよび 3 相インバータの異常出力に接続されています。アクティブ化すると、ブレーク回路は PWM 出力を遮断し、強制的に事前定義された安全な状態に移行させます。出力の遮断をトリガするために、いくつかの内部 MCU イベントを選択することも可能です。

このブレークには、2 つのチャンネルがあります。システムレベル障害（クロック障害、パリティエラーなど）とアプリケーション障害（入力ピンおよび内蔵コンパレータ）の両方を集め、出力をデッドタイムの持続時間経過後に事前定義されたレベル（アクティブまたはインアクティブ）に強制できるブレーク チャンネル。アプリケーション障害のみを含み、出力をインアクティブ状態に強制できるブレーク 2 チャンネル。

ブレーク時の出力有効信号および出力レベルは、いくつかの制御ビットに依存しています。

- TIMx_BDTR レジスタの MOE ビット。ソフトウェアによって出力を有効／無効にすることができます。また、ブレーク または ブレーク2 イベント時にリセットされます。
- TIMx_BDTR レジスタの OSS1 ビット。出力をインアクティブ状態で制御するか、GPIO コントローラへの制御を解除するかについて、タイマを定義します（通常、ハイインピーダンスモードにするため）。
- TIMx_CR2 レジスタの OISx および OISxN ビット。アクティブまたはインアクティブな出力遮断レベルをセットします。OISx および OISxN の値にかかわらず、一度に OCx 出力と OCxN 出力を両方ともアクティブレベルにセットすることはできません。詳細については、[表 104:561 ページのブレーク機能を持つ相補 OCx および OCxN チャンネルの出力制御ビット](#)を参照してください。

リセットが終了すると、ブレーク回路は無効になり、MOE ビットはローになります。TIMx_BDTR レジスタの BKE および BK2E ビットをセットすることによって、ブレーク機能を有効にできます。ブレーク入力の極性は、同じレジスタの BKP および BK2P ビットを設定することによって選択できます。BKE/BK2E と BKP/BK2P は、同時に変更できます。BKE/BK2E および BKP/BK2P ビットが書き込まれるとき、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が適用されます。そのため、書き込み動作の後、ビットを正しく読み出すためには 1 APB クロックサイクル待つ必要があります。

MOE の立ち下がリエッジは非同期のことがあるので、実際の信号（出力に作用する信号）と同期制御ビット（TIMx_BDTR レジスタからアクセスできる）の間に、再同期回路が挿入されています。このため、非同期信号と同期信号の間に若干の遅延が発生します。特に、MOE がローになった後で 1 が書き込まれた場合、MOE を正しく読み出すためには、遅延（ダミー命令）を挿入する必要があります。これは、非同期信号を書き込んで、同期信号を読み出すからです。

ブレークは、TIMx_OR2 および TIMx_OR3 レジスタを使用して、個別に有効化でき、複数のソースおよびプログラム可能なエッジ感度から生成できます。

ブレーク (BRK) チャンネルのソースは以下のいずれかです。

- (AFIO コントローラでの選択に従って) BKIN ピンの 1 つに接続された外部ソース、極性選択およびオプションのデジタルフィルタリングあり
- 内部ソース：
 - Cortex[®]-M0+ LOCKUP 出力
 - PVD 出力
 - SRAM パリティエラー信号
 - フラッシュ ECC エラー
 - CSS 検出回路によって生成されたクロック障害イベント
 - コンパレータからの出力、極性選択およびオプションのデジタルフィルタリングあり


ブレーク 2 (BRK2) のソースは以下のいずれかです。

- (AFIO コントローラでの選択に従って) BKIN ピンの 1 つに接続された外部ソース、極性選択およびオプションのデジタルフィルタリングあり
- コンパレータ出力からの内部ソース

ブレークイベントは、TIMx_EGR レジスタで BG および B2G ビットを使用して、ソフトウェアによって生成することもできます。BG と B2G を使ったソフトウェアブレーク生成は、BKE と BK2E のインエーブルビットの状態にかかわらずアクティブになります。

以下の図 146 のとおり、すべてのソースはタイマ BRK または BRK2 入力がある前に論理和がとられます。

図 146. ブレーク および ブレーク2 回路の概要



注： 非同期（クロックなし）動作は、プログラム可能なフィルタが無効な場合にのみ保証されます。有効になっている場合は、必ずブレークイベントが処理されるように、フェイルセーフクロックモード（たとえば、内部 PLL や CSS を使用）を使用する必要があります。

ブレークが 1 つ発生すると (ブレーク入力の 1 つで選択されたレベル)、


- MOE ビットは非同期にクリアされ、出力は、インアクティブ状態またはアイドル状態になるか、GPIO コントローラへの制御が解除されます (OSSI ビットで選択)。これは、MCU オシレータがオフの場合に有効です。
- 各出力チャネルは、MOE=0 になったとき、TIMx_CR2 レジスタの OISx ビットでプログラミングされたレベルで駆動されます。OSSI=0 の場合、タイマは出力の制御 (GPIO コントローラによって引き継がれた) を解除し、そうでない場合、イネーブル出力はハイのままです。
- 相補出力が使用されているときには：
 - 出力は、まずインアクティブ状態に置かれます (極性に依存します)。これは非同期に行われるので、タイマにクロックが供給されていないときでも機能します。
 - タイマクロックが供給されている場合、デッドタイム後に OISx および OISxN ビットでプログラミングされたレベルで出力を駆動するために、デッドタイムジェネレータが作動します。この場合でも、OCx と OCxN を同時にアクティブレベルに駆動することはできません。MOE の再同期により、デッドタイム時間が通常より少し長くなることに注意してください (約 2 CK_TIM クロックサイクル)。
 - OSSI=0 の場合、タイマは出力の制御 (ハイインピーダンス状態を強制する GPIO コントローラによって引き継がれた) を解除し、そうでない場合、イネーブル出力はハイのままか、CCxE または CCxNE ビットのどちらかがハイになったときにハイになります。
- ブレーク状態フラグ (TIMx_SR レジスタの SBIF、BIF、および B2IF ビット) がセットされます。TIMx_DIER レジスタの BIE ビットがセットされている場合、割込みが生成されます。
- TIMx_BDTR レジスタの AOE ビットがセットされている場合、MOE ビットは次の更新イベント (UEV) で再び自動的にセットされます。たとえば、これを使用してレギュレーションを行うことができます。そうでない場合、MOE ビットはアプリケーションが再び“1”をセットするまでローのままです。この場合、セキュリティ目的で使用でき、パワー駆動回路、温度センサ、またはセキュリティコンポーネントからのアラームにブレーク入力を接続できます。

注： ブレーク入力は、信号レベルに対してアクティブです。このため、ブレーク入力がアクティブな間は、MOE をセットできません (自動的にも、ソフトウェアによっても)。この間、ステータスフラグ BIF および B2IF をクリアできません。

ブレーク入力と出力管理に加えて、アプリケーションに対する安全策として、ブレーク回路内に書込み保護機能を設けてあります。これにより、いくつかのパラメータ (デッドタイムの長さ、OCx/OCxN 極性、無効時の状態、OCxM 構成、ブレークイネーブルと極性) を固定することができます。TIMx_BDTR レジスタの LOCK ビットによって、3 レベルの保護を選択することができます。[セクション 20.4.20: TIM1 ブレークおよびデッドタイムレジスタ \(TIM1_BDTR\)](#) を参照してください。LOCK ビットは、MCU リセット後に 1 回だけ書き込むことができます。

 図 147 に、ブレークに対する出力の動作例を示します。

図 147. BRK (OSSI = 1) でのブレーキイベントに対するさまざまな出力の動作



- 2つのブレーク入力は、タイマ出力で異なる動作を示します。
- BRK 入力は、無効化（インアクティブ状態）するか、PWM 出力を強制的に事前定義した安全な状態に移行できます。
 - BRK2 は、PWM 出力の無効化（インアクティブ状態）のみ可能です。

表 100 に示すように、BRK の優先順位は BRK2 入力よりも高いです。

注： BRK2 は $OSSR = OSSI = 1$ の場合にのみ使用してください。

表 100. タイマ出力と BRK/BRK2 入力の動作

BRK	BRK2	タイマ出力状態	通常の使用例	
			OCxN 出力 (ローサイドスイッチ)	OCx 出力 (ハイサイドスイッチ)
アクティブ	X	- インアクティブから強制される出力状態（デッドタイム後） $OSSI = 0$ の場合、出力は無効（GPIO ロジックが制御を引き継ぐ）	デッドタイム挿入後 ON	オフ
インアクティブ	アクティブ	インアクティブ	オフ	オフ

図 148 では、BRK および BRK2 入力で信号がアクティブな場合の、OCx および OCxN 出力の動作の例を示します。この場合、両方の出力がアクティブハイ極性になります（TIMx_CCER レジスタの $CCxP = CCxNP = 0$ ）。

図 148. BRK および BRK2 ピンのアサート後の PWM 出力状態（ $OSSI=1$ ）





図 149. BRK アサート後の PWM 出力状態 (OSSI=0)



20.3.17 双方向ブレーク入力

TIM1 は、図 150 に示すように双方向のブレーク I/O を備えています。

次のものを使用できます。

- 入力および出力ステータスピンとして機能する固有のピンにより外部の MCU またはゲートドライバにフォールトを伝える、基板レベルのグローバルブレーク信号が利用可能
- 複数の内部および外部ブレークソースを統合する必要がある場合に、内部ブレーキソースや複数の外部コンパレータ出力の論理和でトリガをするためのユニークなブレーキイベント

ブレークおよびブレーク2 入力は、TIMxBDTR レジスタの BKBID と BK2BID ビットを使い双方向モードに設定されています。BKBID プログラミングビットは、TIMxBDTR レジスタの LOCK ビットを使って読み出し専用モードにロックできます (LOCK レベルは 1 以上)。

オンチップペリフェラル、またはブレーク入力からのローレベル・ブレーク要求などのシステム (CSS など) から来るブレーク入力はフォールトイベント信号として扱われます。システム (CSS など)、オンチップペリフェラル、またはブレーク入力からのブレーク要求は、フォールトイベントを伝えるためローレベルのブレーク入力を強制します。極性ビットが正しくセットされていない (アクティブハイ極性) 場合、双方向モードは安全のため禁止されています。

ブレークのソフトウェアイベント (BG および B2G) はまた、タイマがブレーク状態に入ったことを外部コンポーネントに知らせるためブレーク I/O が "0" になります。しかしこれは、ブレークがイネーブルの場合 (BK(2)E = 1) にのみ有効です。ソフトウェアブレークイベントが BK(2)E = 0 で生成されるとき、出力は安全な状態に置かれブレークフラグがセットされますが、ブレーク (2) I/O には何の効果もありません。

安全な解除メカニズムによりシステムの完全ロックが回避されます (ローレベルのブレーク入力はブレークをトリガしてその同じ入力にローレベルを強要します)。

BKDSRM (BK2DSRM) ビットが 1 にセットされると、ブレーク出力の解除と共にフォールト信号がクリアされ、システム再設定の準備が整います。

どのポイントにおいても、ブレーク保護回路が無効になることはありません。

- ブレーク入力のパスは常にアクティブ : BKDSRM (BK2DSRM) ビットがセットされ、オープンドレン制御が解除されても、ブレーキイベントはアクティブのままです。これにより、ブレーク条件が存在する限り PWM 出力の再始動が防止されます。
- 出力が有効な限り (MOE ビットのセット)、BK(2)DSRM ビットはブレーク保護を解除することができません (表 101 を参照)。

表 101. ブレーク保護の解除条件

MOE	BKDIR (BK2DIR)	BKDSRM (BK2DSRM)	ブレーク保護状態
0	0	X	設定
0	1	0	設定
0	1	1	解除
1	X	X	設定

ブレーク回路の設定と再設定


ブレーク回路 (入力または双方向モード) はデフォルトで設定済みです (ペリフェラルリセット設定)。

ブレーク (ブレーク2) イベントの後、保護を再設定するには次のような手順を踏む必要があります。

- BKDSRM (BK2DSRM) ビットをセットして出力制御を解除する必要があります。
- ソフトウェアは、システムのブレーク条件 (存在する場合) が解消され、SBIF ステータスフラグがクリアされるまで待つ必要があります (もしくは再設定前にシステムとしてクリア)。
- ソフトウェアは、ハードウェアでクリアされる前に BKDSRM (BK2DSRM) ビットのポーリングを行う必要があります (アプリケーションのブレーク条件が解消したとき)。

このポイント以降、ブレーク回路は設定が完了してアクティブ化され、PWM 出力を再度イネーブルするため MOE ビットをセットできるようになります。

図 150. 出力先変更 (BRK2 要求非提示)



20.3.18 外部イベントによる OCxREF 信号のクリア


特定のチャネルの OCxREF 信号は ocref_clr_int 入力にハイレベルを適用するとクリアされます (対応する TIMx_CCMRx レジスタの OCxCE イネーブルビットを“1”にセットする)。OCxREF は、次の更新イベント (UEV) が発生するまで、ローレベルを保ちます。この機能は、出力比較モードと PWM モードでのみ使用可能です。強制モードでは動作しません。ocref_clr_int 入力は、TIMx_SMCR レジスタで OCCS ビットを設定することで、OCREF_CLR 入力と ETRF (フィルタ後の ETR) の間で選択できます。

ETRF が選択された場合、ETR は次のように設定する必要があります。

1. 外部トリガプリスケラはオフ状態に維持します (TIMx_SMCR レジスタの ETPS[1:0] ビットを“00”にセット)。
2. 外部クロックモード 2 を無効にします (TIMx_SMCR レジスタの ECE ビットを“0”にセット)。
3. 外部トリガ極性 (ETP) と外部トリガフィルタ (ETF) は、ユーザのニーズに応じて設定できます。

図 151 に、イネーブルビット OCxCE の両方の値について、ETRF 入力が高レベルになったときの OCxREF 信号の動作を示します。この例では、TIMx タイマは PWM モードにプログラミングされています。

図 151. TIMx OCxREF のクリア



注： 100% デューティサイクルの PWM の場合 (CCR_x > ARR の場合)、次のカウンタオーバーフローで OCxREF が再度有効になります。


20.3.19 6 ステップ PWM 生成

チャンネルで相補出力が使用されているときには、OCxM、CCxE、および CCxNE ビットでプリロードビットが使用できます。プリロードビットは、COM 遷移イベントでシャドウビットにコピーされます。これにより、次のステップの構成をあらかじめプログラミングして、すべてのチャンネルの構成を同時に変更することができます。COM は、TIMx_EGR レジスタの COM ビットをセットすることによってソフトウェアによって、またはハードウェアによって (TRGI 立ち上がりエッジで) 生成することができます。

フラグは、COM イベントが発生したときにセットされ (TIMx_SR レジスタの COMIF ビット)、これによって割り込み (TIMx_DIER レジスタの COMIE ビットがセットされている場合) または DMA リクエスト (TIMx_DIER レジスタの COMDE ビットがセットされている場合) を生成できます。

図 152 に、COM イベントが発生したときの OCx と OCxN 出力の動作を、3 種類のプログラミング構成の例で示します。

図 152. 6 ステップ生成 COM の例 (OSSR=1)



ai14910

20.3.20 ワンパルスモード


ワンパルスモード (OPM : One Pulse Mode) は、これまでに説明したモードの特殊ケースです。トリガに応じてカウンタを開始して、プログラム可能な遅延後にプログラム可能な長さのパルスを生成できます。

カウンタの開始は、スレーブモードコントローラを通じて制御できます。波形の生成は、出力比較モードまたは PWM モードで行うことができます。ワンパルスモードを選択するには、TIMx_CR1 レジスタの OPM ビットをセットします。これによって、カウンタは、次の更新イベント UEV で自動的に停止します。

パルスは、比較値がカウンタの初期値と異なる場合のみ、正しく生成されます。開始する前に (タイマがトリガを待っているときに)、設定が次のようであればなりません。

- アップカウント時 : $CNT < CCRx \leq ARR$ (特に、 $0 < CCRx$)
- ダウンカウント時 : $CNT > CCRx$

図 153. ワンパルスモードの例



たとえば、TI2 入力ピンで立ち上がりエッジが検出されたときに、OC1 にパルス幅が t_{PULSE} の正のパルスを遅延時間 t_{DELAY} 後に生成することもできます。

TI2FP2 をトリガ 1 として使用します。

1. TIMx_TISEL レジスタの TI2SEL[3:0] ビットで、適切な TI2x ソース (内部または外部) を選択します。
2. TIMx_CCMR1 レジスタの CC2S ビットに“01”を書き込むことによって、TI2FP2 を TI2 に配置します。
3. TI2FP2 は、立ち上がりエッジを検出して、TIMx_CCER レジスタで CC2P=“0”と CC2NP=“0”を書き込みます。
4. TI2FP2 をスレーブモードコントローラのトリガ (TRGI) として設定します。このためには、TIMx_SMCR レジスタの TS ビットに“00110”を書き込みます。
5. TI2FP2 を使用してカウンタを開始します。このためには、TIMx_SMCR レジスタの SMS ビットに“110” (トリガモード) を書き込みます。

OPM 波形は、次のように比較レジスタに書き込むことによって定義されます (クロック周波数とカウンタプリスケアラを考慮に入れて)。

- t_{DELAY} は、TIMx_CCR1 レジスタに書き込まれた値によって定義されます。
- t_{PULSE} は、自動再ロード値と比較値の差 (TIMx_ARR - TIMx_CCR1) によって定義されます。
- 比較一致が発生したときに 0 から 1 へ遷移し、カウンタが自動再ロード値に達したときに 1 から 0 へ遷移する波形を生成するとします。このためには、TIMx_CCMR1 レジスタの OC1M=111 を書き込むことによって、PWM モード 2 を有効にします。必要に応じて、TIMx_CCMR1 レジスタの OC1PE ビットに "1" を書き込み、TIMx_CR1 レジスタの ARPE ビットに書き込むことによって、プリロードレジスタを有効にすることもできます。この場合、TIMx_CCR1 レジスタに比較値を書き込み、TIMx_ARR レジスタに自動再ロード値を書き込みます。次に、UG ビットをセットすることによって更新を生成し、TI2 で外部トリガイイベントを待ちます。この例では、CC1P に "0" を書き込みます。

上の例では、TIMx_CR1 レジスタの DIR および CMS ビットはローでなければなりません。

必要なパルスは 1 つだけなので (シングルモード)、TIMx_CR1 レジスタの OPM ビットに "1" を書き込みます。こうすると、カウンタは次の更新イベント時に停止します (カウンタが自動再ロード値に達して、"0"に戻る時点)。TIMx_CR1 レジスタの OPM ビットが "0" にセットされると、繰り返しモードが選択されます。

特殊なケース : OCx 高速イネーブル :

ワンパルスモードでは、Tlx 入力のエッジ検出によって、カウンタを有効にする CEN ビットがセットされます。その後、カウンタと比較値の比較によって、出力が反転されます。ただし、このような動作には数クロックサイクルが必要なので、実現可能な最小遅延 ($t_{\text{DELAY min}}$) が制限されます。

最小遅延で波形を出力したい場合は、TIMx_CCMRx レジスタの OCxFE ビットをセットします。こうすると、OCxREF (および OCx) は、比較動作を行うことなく、強制的にトリガに反応します。新しいレベルは、比較が一致したときと同じです。OCxFE は、チャンネルが PWM1 または PWM2 モードに設定された場合のみ機能します。

20.3.21 再トリガ可能なワンパルスモード (OPM)

このモードでは、トリガに応じてカウンタを開始して、プログラム可能な長さのパルスを生成できます。ただし、[セクション 20.3.20](#) で説明する再トリガ不可能なワンパルスモードについて、次のような違いがあります。

- パルスはトリガが発生し次第開始します (プログラム可能な遅延はありません)。
- パルスは、前のトリガが完了する前に新しいトリガが発生すると拡張されます。


タイマはスレーブモードである必要があり、このときビットは TIMx_SMCR レジスタで SMS[3:0] = "1000" (リセットモードとトリガモードの組み合わせ)、および再トリガ可能な OPM モード 1 または 2 で OCxM[3:0] が "1000" または "1001" にセットされています。

タイマをアップカウントモードで設定した場合、対応する CCRx を 0 にセットする必要があります (ARR レジスタによってパルス長がセットされます)。タイマをダウンカウントモードで設定した場合、CCRx は ARR 以上である必要があります。

注 : OCxM[3:0] および SMS[3:0] ビットフィールドは互換性を確保するために 2 つのパーツに分割され、最上位ビットと 3 つの最下位ビットとは隣接していません。

このモードをセンターアライン PWM モードと組み合わせて使用することはできません。TIMx_CR1 では、CMS[1:0] = 00 にする必要があります。

図 154. 再トリガ可能なワンパルスモード



20.3.22 エンコーダインタフェースモード

エンコーダインタフェースモードを選択するには、TIMx_SMCR レジスタで、カウンタが TI2 エッジのみをカウントしている場合は SMS="001" を、TI1 エッジのみをカウントしている場合は SMS="010" を、TI1 と TI2 の両方のエッジをカウントしている場合は SMS="011" を書き込みます。

TI1 と TI2 の極性を選択するには、TIMx_CCER レジスタの CC1P ビットと CC2P ビットをプログラミングします。必要なときには、入力フィルタもプログラミングできます。CC1NP と CC2NP はローに維持する必要があります。

2つの入力 TI1 と TI2 は、直交エンコーダとのインタフェースに使用されます。表 102 を参照してください。カウンタのクロック供給は、TI1FP1 または TI2FP2（入力フィルタおよび極性選択の後には TI1 と TI2、フィルタされず反転されない場合は TI1FP1=TI1、フィルタされず反転されない場合は TI2FP2=TI2）での有効な遷移ごとに行われます。ただし、カウンタは有効である（TIMx_CR1 レジスタの CEN ビットに "1" が書き込まれている）ことが前提です。2つの入力の遷移シーケンスが評価されて、カウントパルスと方向信号を生成します。シーケンスに応じて、カウンタはカウントアップまたはカウントダウンし、TIMx_CR1 レジスタの DIR ビットがハードウェアによって変更されます。カウンタが TI1 のみ、TI2 のみ、または TI1 と TI2 の両方をカウントしている場合でも、DIR ビットは、いずれかの入力（TI1 または TI2）の遷移のたびに計算されます。

エンコーダインタフェースモードは、方向選択を含む外部クロックとして動作します。カウンタは、0 と TIMx_ARR レジスタの自動再ロード値の間で連続的にカウントします（方向に応じて、0 から ARR まで、または ARR から 0 まで）。したがって、開始前に TIMx_ARR を設定する必要があります。同様に、キャプチャ、比較、繰り返しカウンタ、トリガ出力の機能は通常どおりに機能を続けます。エンコーダモードと外部クロックモード 2 は互換性がないので、同時に選択することはできません。

注： エンコーダモードを有効にすると、プリスケアラをゼロに設定する必要があります。

このモードでは、カウンタは直交エンコーダの速度と方向に応じて自動的に変更されます。したがって、カウンタの内容は、常にエンコーダの位置を表します。カウンタの方向は、接続されているセンサの回転方向に対応します。次の表は、カウント方向とエンコーダ信号の可能な組み合わせを示します（TI1 と TI2 は同時に切り替わらないと想定しています）。

表 102. カウント方向とエンコード信号

アクティブエッジ	他方の信号のレベル (TI2 に対する TI1FP1、TI1 に対する TI2FP2)	TI1FP1 信号		TI2FP2 信号	
		立ち上がり	立ち下がり	立ち上がり	立ち下がり
TI1 のみカウント	高	ダウン	アップ	カウントなし	カウントなし
	低	アップ	ダウン	カウントなし	カウントなし
TI2 のみカウント	高	カウントなし	カウントなし	アップ	ダウン
	低	カウントなし	カウントなし	ダウン	アップ
TI1 と TI2 の 両方をカウント	高	ダウン	アップ	アップ	ダウン
	低	アップ	ダウン	ダウン	アップ

直交エンコーダは、外部インターフェースロジックなしに、MCU に直接接続できます。ただし、エンコーダの差分出力をデジタル信号に変換するために、通常、コンパレータが使用されます。これにより、耐ノイズ性が大幅に向上します。機械的なゼロ位置を示す 3 番目のエンコーダ出力は、外部割込み入力に接続して、カウンタのリセットをトリガできます。

図 155 に、カウント信号の生成と方向制御を含むカウンタの動作例を示します。また、両方のエッジが選択されているときの入力ジッタの補正方法も示します。この状況は、センサの位置が一方のスイッチングポイントの近くにあるときに生じることがあります。下の例では、以下のような設定となっています。

- CC1S="01" (TIMx_CCMR1 レジスタ、TI1FP1 は TI1 に配置)
- CC2S="01" (TIMx_CCMR2 レジスタ、TI1FP2 は TI2 に配置)
- CC1P="0"、CC1NP="0" (TIMx_CCER レジスタ、TI1FP1 非反転、TI1FP1=TI1)
- CC2P="0"、CC2NP="0" (TIMx_CCER レジスタ、TI1FP2 非反転、TI1FP2=TI2)
- SMS="011" (TIMx_SMCR レジスタ、両方の入力立ち上がり立ち下がり両エッジでアクティブ)
- CEN="1" (TIMx_CR1 レジスタ、カウンタ有効)

図 155. エンコーダインターフェースモードにおけるカウンタの動作例





図 156 に、TI1FP1 の極性を反転したときのカウンタの動作を示します (上記と同じ設定ですが、CC1P="1")。

図 156. TI1FP1 の極性を反転したエンコーダインタフェースモードの例



タイマがエンコーダインタフェースモードに設定されている場合、タイマはセンサの現在位置に関する情報を提供します。キャプチャモードに構成した 2 番目のタイマを使用して、2 つのエンコーダイベントの時間差を測定することで、速度、加速度、減速度といった動的な情報を得ることができます。機械的なゼロ位置を示すエンコーダの出力をこの目的に使用できます。2 つのイベントの時間差に応じて、カウンタを定期的に読み出すこともできます。これを行うには、使用可能な場合、カウンタの値を 3 番目の入力キャプチャレジスタにラッチします（キャプチャ信号は周期的でなければならない、別のタイマによって生成できます）。使用可能なときには、DMA リクエストを通じて値を読み出すことも可能です。

TIMx_CR1 レジスタの IUFREMAP ビットでは、タイマカウンタレジスタのビット 31 (TIMxCNT[31]) に更新割り込みフラグ (UIF) の連続コピーを強制します。これにより、UIFCPY フラグによって示されたカウンタ値と潜在的なロールオーバー条件を分割できないものとして読み取ることができます。バックグラウンドタスク（カウンタの読出し）と中断（更新の中断）との間で共有されている処理などによって生じる競合状態を避けることで、角速度の計算が容易になります。

UIF と UIFCPY フラグのアサートの間には、遅延はありません。

32 ビットのタイマの実装で、IUFREMAP ビットがセットされている場合、カウンタのビット 31 は読出しアクセス時に UIFCPY フラグによって上書きされます（カウンタの最上位ビットには書込みモード時のみアクセス可能）。

20.3.23 UIF ビットの再配置

TIMx_CR1 レジスタの IUFREMAP ビットでは、タイマカウンタレジスタのビット 31 (TIMxCNT[31]) に更新割り込みフラグ (UIF) の連続コピーを強制します。これにより、UIFCPY フラグによって示されたカウンタ値と潜在的なロールオーバー条件を分割できないものとして読み取ることができます。特殊なケースでは、バックグラウンドタスク（カウンタの読出し）と中断（更新の中断）との間で共有されている処理などによって生じる競合状態を避けることで、計算が容易になります。


UIF と UIFCPY フラグのアサートの間には、遅延はありません。

20.3.24 タイマ入力 XOR 機能

TIMx_CR2 レジスタの TI1S ビットによって、チャンネル 1 の入力フィルタを 3 つの入力ピン TIMx_CH1、TIMx_CH2、および TIMx_CH3 を結合する XOR ゲートの出力に接続できます。

XOR 出力は、トリガや入力キャプチャなど、すべてのタイマ入力機能で使用できます。次の図 157 に示すように、2 つの入力信号上のエッジ間の間隔を測定するのに便利です。

図 157. 3 つの信号上のエッジ間の時間間隔の測定



20.3.25 ホールセンサとのインタフェース

これは、高機能制御タイマ (TIM1) を使用して PWM 信号を生成し、モータと図 158 で「インタフェースタイマ」と記されている別のタイマ TIMx (TIM2 または TIM3) を駆動することによって実現します。「インタフェースタイマ」は、XOR を通じて TI1 入力チャンネル (TIMx_CR2 レジスタの TI1S ビットをセットすることで選択できます) に接続された 3 つのタイマ入力ピン (CC1、CC2、CC3) をキャプチャします。

スレーブモードコントローラはリセットモードに設定され、スレーブ入力は TI1F_ED です。したがって、3 つの入力のいずれかが反転するごとに、カウンタは 0 からカウントをリスタートします。これが、ホール入力の変化によってトリガされるタイムベースとなります。

「インタフェースタイマ」上で、キャプチャ/比較チャンネル 1 がキャプチャモードで設定され、キャプチャ信号は TRC です (図 131 : 502 ページのキャプチャ/比較チャンネル (例 : チャンネル 1 入力スレーブ) を参照)。キャプチャされた値は、入力の 2 回の変化の間の経過時間に対応し、モータの速度情報を与えます。

「インタフェースタイマ」を出力モードで使用して、(COM イベントをトリガすることで) 高機能制御タイマ (TIM1) のチャンネルの設定を変更するパルスを生成することができます。TIM1 タイマは、モータを駆動する PWM 信号を生成するために使用されます。このためには、プログラミングした遅延の後に正パルスが生成されるように (出力比較モードまたは PWM モードで) インタフェースタイマチャンネルをプログラミングする必要があります。このパルスは、TRGO 出力を通じて高機能制御タイマ (TIM1) に送られます。


例：TIMx タイマの 1 つに接続されているホール入力に変化するたびに、プログラミングした遅延の後に高機能制御タイマ TIM1 の PWM 設定を変更するとします。

- 3 つのタイマ入力を TI1 入力チャンネルに OR 接続します。このためには、TIMx_CR2 レジスタの TI1S ビットに“1”を書き込みます。
- タイムベースをプログラムします。このためには、TIMx_ARR に最大値を書き込み、TI1 の変化でカウンタがクリアされるようにします。最大カウンタ時間がセンサの 2 回の変化の間の時間より長くなるように、プリスケールを設定します。
- チャンネル 1 をキャプチャモード (TRC 選択) にプログラムします。すなわち、TIMx_CCMR1 レジスタの CC1S ビットに“01”を書き込みます。必要な場合は、デジタルフィルタをプログラムすることもできます。
- チャンネル 2 を PWM 2 モードにプログラミングし、希望の遅延を指定します。このためには、TIMx_CCMR1 レジスタの OC2M ビットに“111”を、CC2S ビットに“00”を書き込みます。
- TRGO 上のトリガ出力として OC2REF を選択します。このためには、TIMx_CR2 レジスタの MMS ビットに“101”を書き込みます。

高機能制御タイマ TIM1 で、トリガ入力として適切な ITR 入力を選択する必要があり、タイマが PWM 信号を生成するようにプログラミングし、キャプチャ/比較制御信号がプリロードされ (TIMx_CR2 レジスタの CCPC=1)、COM イベントがトリガ入力によって制御されなければなりません (TIMx_CR2 レジスタの CCUS=1)。PWM 制御ビット (CCxE、OCxM) は、COM イベント後に次のステップのために書き込まれます (これは、OC2REF の立ち上がりエッジによって生成される割込みサブルーチンで行うことができます)。

 158 に、この例を示します。

図 158. ホールセンサインタフェースの例



20.3.26 タイマの同期

タイマの同期や連携した動作のために、TIMx タイマを内部で相互リンクすることができます。これらのタイマは、いくつかのモードで同期させることができます。そのモードは、リセットモード、ゲートモード、およびトリガモードです。

スレーブモード：リセットモード

カウンタとそのプリスケアラは、トリガ入力のイベントに応じて再初期化できます。さらに、TIMx_CR1 レジスタの URS ビットがローの場合は、更新イベント UEV が生成されます。その場合、すべてのプリロードされたレジスタ (TIMx_ARR、TIMx_CCRx) が更新されます。


次の例では、TI1 入力の立ち上がりエッジに応じて、アップカウンタがクリアされます。

- TI1 の立ち上がりエッジを検出するように、チャンネル 1 を設定します。入力フィルタ時間を設定します (この例ではフィルタは不要なので、IC1F=0000 のままにしておきます)。キャプチャプリスケアラはトリガには使用されないなので、設定は不要です。CC1S ビットは、入力キャプチャソースのみを選択します (TIMx_CCMR1 レジスタの CC1S=01)。TIMx_CCER レジスタに CC1P=0 と CC1NP=0 を書き込んで、極性を有効にします (そして、立ち上がりエッジのみを検出します)。
- TIMx_SMCR レジスタに SMS=100 を書き込むことによって、タイマをリセットモードに設定します。TIMx_SMCR レジスタに TS=00101 を書き込むことによって、入力ソースとして TI1 を選択します。
- TIMx_CR1 レジスタに CEN=1 を書き込むことによって、カウンタを開始します。

カウンタは内部クロックでカウントを開始し、TI1 の立ち上がりエッジまで通常の動作を行います。TI1 が立ち上がると、カウンタはクリアされ、0 からリスタートします。同時に、トリガフラグがセットされ (TIMx_SR レジスタの TIF ビット)、有効な場合は割り込みリクエストまたは DMA リクエストを送信できます (TIMx_DIER レジスタの TIE および TDE ビット)。

次の図は、自動再ロードレジスタ TIMx_ARR=0x36 の場合の動作を示します。TI1 の立ち上がりエッジから実際にカウンタがリセットされるまでの遅延は、TI1 入力の同期回路によるものです。

図 159. リセットモードの制御回路



スレープモード：ゲートモード

選択された入力のレベルに応じて、カウンタを有効にできます。


次の例では、アップカウンタは TI1 入力が高レベルのときだけカウントします。

- TI1 のローレベルを検出するように、チャンネル 1 を設定します。入力フィルタ時間を設定します（この例ではフィルタは不要なので、IC1F=0000 のままにしておきます）。キャプチャプリスケアラトリガには使用されないため、設定は不要です。CC1S ビットは、入力キャプチャソースのみを選択します（TIMx_CCMR1 レジスタの CC1S=01 ビット）。TIMx_CCER レジスタで CC1P=1 と CC1NP=0 を書き込んで、極性を有効にします（そして、ローレベルのみを検出します）。
- TIMx_SMCR レジスタに SMS=101 を書き込むことによって、タイマをゲートモードに設定します。TIMx_SMCR レジスタに TS=00101 を書き込むことによって、入力ソースとして TI1 を選択します。
- TIMx_CR1 レジスタに CEN=1 を書き込んで、カウンタを有効にします（ゲートモードでは、CEN=0 の場合、トリガ入力のレベルにかかわらず、カウンタは開始しません）。

カウンタは、TI1 がローになると内部クロックでカウントを開始して、TI1 がハイになると停止します。TIMx_SR レジスタの TIF フラグは、カウンタの開始時と停止時にセットされます。

TI1 の立ち上がりエッジから実際にカウンタが停止するまでの遅延は、TI1 入力の再同期回路によるものです。

図 160. ゲートモードの制御回路



スレープモード：トリガモード

選択された入力のイベントに対応して、カウンタを開始できます。

次の例では、アップカウンタは、TI2 入力の立ち上がりエッジに応じて開始します。


- TI2 の立ち上がりエッジを検出するように、チャンネル 2 を設定します。入力フィルタ時間を設定します（この例ではフィルタは不要なので、IC2F=0000 のままにしておきます）。キャプチャプリスケアラトリガには使用されないため、設定は不要です。CC2S ビットは入力キャプチャソースのみを選択するように設定されます（TIMx_CCMR1 レジスタの CC2S=01）。TIMx_CCER レジスタで CC2P=1 と CC2NP=0 を書き込んで、極性を有効にします（そして、ローレベルのみを検出します）。

- TIMx_SMCR レジスタに SMS=110 を書き込むことによって、タイマをトリガモードに設定します。TIMx_SMCR レジスタに TS=00110 を書き込むことによって、入力ソースとして TI2 を選択します。

TI2 で立ち上がりエッジが発生すると、カウンタは内部クロックでのカウントを開始し、TIF フラグがセットされます。

TI2 の立ち上がりエッジから実際にカウンタが開始するまでの遅延は、TI2 入力の再同期回路によるものです。

図 161. トリガモードの制御回路



スレーブモード：リセットモードとトリガモードの組み合わせ

この場合、選択されたトリガ入力 (TRGI) の立ち上がりエッジでカウンタを再初期化し、レジスタの更新を生成し、カウンタを開始します。

このモードはワンパルスモードで使用します。

スレーブモード：外部クロックモード 2 + トリガモード

外部クロックモード 2 は、他のスレーブモードとともに使用できます（ただし、外部クロックモード 1 とエンコーダモードは除きます）。この場合、ETR 信号は外部クロック入力として使用され、別の入力をトリガ入力として選択できます（リセットモード、ゲートモード、またはトリガモード）。TIMx_SMCR レジスタの TS ビットを通じて TRGI として ETR を選択しないようにしてください。

次の例では、アップカウンタは、TI1 の立ち上がりエッジが発生すると、ETR 信号の立ち上がりエッジのたびにインクリメントされます。


- TIMx_SMCR レジスタで次のようにプログラミングすることによって、外部トリガ入力回路を構成します。
 - ETF = 0000 : フィルタなし
 - ETPS=00 : プリスケール無効
 - ETP=0 : ETR の立ち上がりエッジを検出。ECE=1 で外部クロックモード 2 を有効にします。
- TI1 の立ち上がりエッジを検出するように、チャンネル 1 を次のように構成します。
 - IC1F=0000 : フィルタなし。
 - キャプチャプリスケールはトリガには使用されないため、設定する必要はありません。
 - TIMx_CCMR1 レジスタの CC1S=01 で、入力キャプチャソースのみを選択します。
 - TIMx_CCER レジスタの CC1P=0 と CC1NP=0 で、極性を有効にします（そして、立ち上がりエッジのみを検出します）。

3. TIMx_SMCR レジスタに SMS=110 を書き込むことによって、タイマをトリガモードに設定します。TIMx_SMCR レジスタに TS=00101 を書き込むことによって、入力ソースとして TI1 を選択します。

TI1 の立ち上がりエッジでカウンタが有効になり、TIF フラグがセットされます。カウンタは、ETR の立ち上がりエッジでカウントします。

ETR 信号の立ち上がりエッジから実際にカウンタがリセットされるまでの遅延は、ETRP 入力の再同期回路によるものです。

図 162. 外部クロックモード 2+トリガモードの制御回路



注： TRGO または TRGO2 信号を受信するスレーブペリフェラルのクロック（タイマ、ADC など）は、マスタタイマからイベントを受信する前に有効化する必要があり、マスタタイマからトリガを受信している間は動作中にクロック周波数（プリスケアラ）変更しないでください。

20.3.27 ADC の同期

タイマでは、リセットイベント、イネーブルイベント、比較イベントなどのさまざまな内部信号で ADC トリガイベントを生成できます。以下のような内部エッジ検出から発行されたパルスを生成することもできます。

- OC4ref の立ち上がりおよび立ち下がりエッジ
- OC5ref の立ち上がりエッジまたは OC6ref の立ち下がりエッジ

トリガは、ADC にリダイレクトされる TRGO2 内部ラインで発行されます。使用できるイベントは全部で 16 個あり、TIMx_CR2 レジスタの MMS2[3:0] ビットを使用して選択できます。

3 相モータ駆動のアプリケーションの例については、[515 ページの図 142](#) を参照してください。

注： TRGO または TRGO2 信号を受信するスレーブペリフェラルのクロック（タイマ、ADC など）は、マスタタイマからイベントを受信する前に有効化する必要があり、マスタタイマからトリガを受信している間は動作中にクロック周波数（プリスケアラ）変更しないでください。

注： ADC のクロックは、マスタタイマからイベントを受信する前に有効化する必要があり、マスタタイマからトリガを受信している間は動作中に変更しないでください。

20.3.28 DMA バーストモード

TIMx タイマには、1 つのイベントで多重 DMA リクエストを生成する機能があります。主な目的は、タイマの一部をソフトウェアのオーバーヘッドなく複数回再プログラムできるようにすることです。複数のレジスタを連続して一定の時間間隔で読み出すために使用することもできます。

DMA コントローラの転送先は一意で、仮想レジスタ TIMx_DMAR を示している必要があります。特定のタイマイベントで、タイマは一連の DMA リクエスト（バースト）を開始します。TIMx_DMAR レジスタへの各書き込みは、実際にタイマレジスタの 1 つにリダイレクトされます。

TIMx_DCR レジスタの DBL[4:0] ビットによって、DMA バースト長がセットされます。タイマは、TIMx_DMAR アドレスに対して読出しまたは書き込みアクセスが行われるときにバースト転送を認識します。つまり、転送数（ハーフワードまたはバイト）です。

TIMx_DCR レジスタの DBA[4:0] ビットは、DMA 転送の DMA ベースアドレスを指定します (TIMx_DMAR アドレスを通じて読出し／書き込みアクセスが行われるとき)。DBA は、TIMx_CR1 レジスタのアドレスから始まるオフセットとして定義されます。

例：

00000 : TIMx_CR1

00001 : TIMx_CR2

00010 : TIMx_SMCR

たとえば、更新イベント時に CCRx レジスタ値の内容を更新するためにタイマ DMA バースト機能を使用します (x = 2、3、4)。このとき、DMA は CCRx レジスタへハーフワードを転送します。

これは次のステップに従って行います。

1. 対応する DMA チャンネルを次のように設定します。
 - － DMA チャンネルペリフェラルアドレスを、DMAR レジスタアドレスとします。
 - － DMA チャンネルメモリアドレスを、DMA によって CCRx レジスタに転送されるデータを格納する RAM 内のバッファアドレスとします。
 - － 転送データ数 = 3 とします（下の注を参照）。
 - － サーキュラモードは無効です。
2. DBA と DBL のビットフィールドを次のように設定することによって、DCR レジスタを設定します。
DBL = 3 転送、DBA = 0xE。
3. TIMx 更新 DMA リクエストを有効にします (DIER レジスタのUDE ビットをセット)。
4. TIMx を有効化
5. DMA チャンネルを有効化注：

この例は、各 CCRx レジスタが 1 回更新される場合です。たとえば、各 CCRx レジスタが 2 回更新される場合は、転送データ数は 6 になります。データ 1、データ 2、データ 3、データ 4、データ 5、データ 6 を格納する RAM のバッファを例にします。データは、CCRx レジスタに次のように転送されます。最初の更新 DMA リクエストでデータ 1 が CCR2 に転送され、データ 2 は CCR3 に、データ 3 は CCR4 にそれぞれ転送され、2 番目の更新 DMA リクエストでデータ 4 が CCR2 に、データ 5 が CCR3 に、データ 6 が CCR4 にそれぞれ転送されます。

注： null 値を予約済みレジスタに書き込むことができます。

20.3.29 デバッグモード

マイクロコントローラがデバッグモードになると (Cortex®-M0+ コアは停止状態)、TIMx カウンタは、DBG モジュールの DBG_TIMx_STOP 設定ビットに応じて、通常どおりに動作を続けるか、または停止します。

安全のため、カウンタが停止すると (DBG_TIMx_STOP = 1)、出力は無効になります (MOE ビットのリセット時と同じ)。通常強制的にハイインピーダンスにするために、出力を強制的にインアクティブ状態にするか (OSSI ビット = 1)、GPIO コントローラで制御することができます (OSSI ビット = 0)。

詳細については、[セクション 37.10.4 : DBG APB フリーズレジスタ 2 \(DBG_APB_FZ2\)](#) を参照してください。

安全のため、カウンタが停止すると ()、出力は無効になります (MOE ビットのリセット時と同じ)。強制的にハイインピーダンスにするために、出力を強制的にインアクティブ状態にするか (OSSI ビット = 1)、GPIO コントローラで制御することができます (OSSI ビット = 0)。

20.4 TIM1 レジスタ

レジスタの説明で使用されている略語のリストを参照してください。

20.4.1 TIM1 制御レジスタ 1 (TIM1_CR1)

アドレスオフセット : 0x00

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	UIFREMAP	Res.	CKD[1:0]		ARPE	CMS[1:0]		DIR	OPM	URS	UDIS	CEN
				r/w		r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **UIFREMAP** : UIF ステータスビットの再配置

0 : 再配置なし。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされません。

1 : 再配置は有効です。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされます。

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9:8 **CKD[1:0]** : クロック分周

このビットフィールドは、タイマクロック (CK_INT) 周波数と、デッドタイムジェネレータとデジタルフィルタ (ETR、TlX) によって使用されるデッドタイムおよびサンプリングクロック (t_{DTS}) との間の分周比を示します。

00 : $t_{DTS} = t_{CK_INT}$

01 : $t_{DTS} = 2 * t_{CK_INT}$

10 : $t_{DTS} = 4 * t_{CK_INT}$

11 : 予約済み - この値をプログラミングしないでください。

ビット 7 **ARPE** : 自動再ロードプリロードイネーブル

0 : TIMx_ARR レジスタはバッファされません。

1 : TIMx_ARR レジスタはバッファされます。

ビット 6:5 **CMS[1:0]** : センターアラインモード選択

00 : エッジアラインモードカウンタは、方向ビット (DIR) に応じて、カウントアップまたはカウントダウンします。

01 : センターアラインモード 1。カウンタはカウントアップとカウントダウンを交互に行います。出力に設定されたチャネル (TIMx_CCMRx レジスタの CCxS=00) の出力比較割込みフラグは、カウンタがカウントダウンしているときのみセットされます。

10 : センターアラインモード 2。カウンタはカウントアップとカウントダウンを交互に行います。出力に設定されたチャネル (TIMx_CCMRx レジスタの CCxS=00) の出力比較割込みフラグは、カウンタがカウントアップしているときのみセットされます。

11 : センターアラインモード 3。カウンタはカウントアップとカウントダウンを交互に行います。出力に設定されたチャネル (TIMx_CCMRx レジスタの CCxS=00) の出力比較割込みフラグは、カウンタがカウントアップおよびカウントダウンしているときにセットされます。

注 : カウンタが有効 (CEN=1) なときに、エッジアラインモードからセンターアラインモードに切り替えることはできません。

ビット 4 **DIR** : 方向

0 : カウンタはアップカウンタとして使用されます。

1 : カウンタはダウンカウンタとして使用されます。

注 : このビットは、タイマがセンターアラインモードまたはエンコーダモードに設定されているときには読み出し専用です。

ビット 3 OPM : ワンパルスモード

- 0 : カウンタは更新イベントで停止しません。
- 1 : カウンタは次の更新イベントでカウントを停止します (CEN ビットをクリア)。

ビット 2 URS : 更新リクエストソース

このビットは、UEV イベントソースを選択するために、ソフトウェアによってセット/クリアされます。
0 : 次のイベントのいずれかが更新割込みまたは DMA リクエストを生成します (有効な場合)。これらのイベントは、次のとおりです。

- カウンタオーバーフロー/アンダーフロー
- UG ビットのセット
- スレーブモードコントローラからの更新生成

1 : カウンタオーバーフロー/アンダーフローのみが更新割込みまたは DMA リクエストを生成します (有効な場合)。

ビット 1 UDIS : 更新ディセーブル

このビットは、UEV イベント生成を有効/無効にするために、ソフトウェアによってセット/クリアされます。

0 : UEV は有効です。更新イベント (UEV) は、次のいずれかのイベントによって生成されます。

- カウンタオーバーフロー/アンダーフロー
- UG ビットのセット
- スレーブモードコントローラからの更新生成

バッファを持つレジスタにはプリロード値がロードされます。

1 : UEV は無効です。更新イベントは生成されず、シャドウレジスタ (ARR、PSC、CCR_x) は値を維持します。ただし、UG ビットがセットされた場合や、スレーブモードコントローラからハードウェアリセットを受信した場合には、カウンタとプリスケラは再初期化されます。

ビット 0 CEN : カウンタイネーブル

- 0 : カウンタは無効です。
- 1 : カウンタは有効です。

注 : 外部クロック、ゲートモード、およびエンコーダモードは、CEN ビットが事前にソフトウェアによってセットされている場合のみ動作します。ただし、トリガモードでは、ハードウェアによって自動的に CEN ビットをセットできます。

20.4.2 TIM1 制御レジスタ 2 (TIM1_CR2)

アドレスオフセット : 0x04

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MMS2[3:0]				Res.	OIS6	Res.	OIS5
								rw	rw	rw	rw		rw		rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	OIS4	OIS3N	OIS3	OIS2N	OIS2	OIS1N	OIS1	TI1S	MMS[2:0]			CCDS	CCUS	Res.	CCPC
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		rw

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23:20 **MMS2[3:0]** : マスタモード選択 2

これらのビットにより、選択される同期 (TRGO2) について、ADC に情報を送信できるようになります。組み合わせは、次のとおりです。

0000 : **リセット** - TIMx_EGR レジスタの UG ビットがトリガ出力 (TRGO2) として使用されます。トリガ入力によってリセットが生成される場合 (スレーブモードコントローラがリセットモードに設定されているとき)、TRGO2 信号は実際のリセットより遅延します。

0001 : **イネーブル** - カウンタイネーブル信号 CNT_EN がトリガ出力 (TRGO2) として使用されます。これは、いくつかのタイマを同時に開始するときや、スレーブタイマが有効な時間枠を制御するときに役立ちます。カウンタイネーブル信号は、ゲートモードに設定されているとき、CEN 制御ビットとトリガ入力との論理和 (OR) によって生成されます。カウンタイネーブル信号がトリガ入力によって制御されているとき、マスタ/スレーブモードが選択されている場合を除き、TRGO2 には遅延が存在します (TIMx_SMCR レジスタの MSM ビットの説明を参照してください)。

0010 : **更新** - 更新イベントがトリガ出力 (TRGO2) として使用されます。たとえば、マスタタイマをスレーブタイマのプリスケラとして使用できます。

0011 : **パルス比較** - キャプチャまたは比較一致が発生すると、CC1IF フラグがセットされる (すでにハイであった場合も)、トリガ出力は正のパルスを送信します (TRGO2)。

0100 : **比較** - OC1REF 信号がトリガ出力 (TRGO2) として使用されます。

0101 : **比較** - OC2REF 信号がトリガ出力 (TRGO2) として使用されます。

0110 : **比較** - OC3REF 信号がトリガ出力 (TRGO2) として使用されます。

0111 : **比較** - OC4REF 信号がトリガ出力 (TRGO2) として使用されます。

1000 : **比較** - OC5REF 信号がトリガ出力 (TRGO2) として使用されます。

1001 : **比較** - OC6REF 信号がトリガ出力 (TRGO2) として使用されます。

1010 : **パルス比較** - OC4REF の立ち上がりエッジまたは立ち下がりエッジによって、TRGO2 にパルスが生成されます。

1011 : **パルス比較** - OC6REF の立ち上がりエッジまたは立ち下がりエッジによって、TRGO2 にパルスが生成されます。

1100 : **パルス比較** - OC4REF または OC6REF の立ち上がりエッジによって、TRGO2 にパルスが生成されます。

1101 : **パルス比較** - OC4REF の立ち上がりエッジまたは OC6REF の立ち下がりエッジによって、TRGO2 にパルスが生成されます。

1110 : **パルス比較** - OC5REF または OC6REF の立ち上がりエッジによって、TRGO2 にパルスが生成されます。

1111 : **パルス比較** - OC5REF の立ち上がりエッジまたは OC6REF の立ち下がりエッジによって、TRGO2 にパルスが生成されます。

注 : スレーブタイマまたは ADC のクロックは、マスタタイマからイベントを受信する前に有効化する必要があります、マスタタイマからトリガを受信している間は動作中に変更しないでください。

ビット 19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **OIS6** : 出力アイドル状態 6 (OC6 出力)

OIS1 ビットの説明を参照してください。

- ビット 17 予約済みであり、リセット値に保持する必要があります。
- ビット 16 **OIS5** : 出力アイドル状態 5 (OC5 出力)
OIS1 ビットの説明を参照してください。
- ビット 15 予約済みであり、リセット値に保持する必要があります。
- ビット 14 **OIS4** : 出力アイドル状態 4 (OC4 出力)
OIS1 ビットの説明を参照してください。
- ビット 13 **OIS3N** : 出力アイドル状態 3 (OC3N 出力)
OIS1N ビットの説明を参照してください。
- ビット 12 **OIS3** : 出力アイドル状態 3 (OC3 出力)
OIS1 ビットの説明を参照してください。
- ビット 11 **OIS2N** : 出力アイドル状態 2 (OC2N 出力)
OIS1N ビットの説明を参照してください。
- ビット 10 **OIS2** : 出力アイドル状態 2 (OC2 出力)
OIS1 ビットの説明を参照してください。
- ビット 9 **OIS1N** : 出力アイドル状態 1 (OC1N 出力)
0 : MOE=0 のとき、デッドタイム後に OC1N=0
1 : MOE=0 のとき、デッドタイム後に OC1N=1
注 : このビットは、**LOCK レベル 1、2、または 3 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。**
- ビット 8 **OIS1** : 出力アイドル状態 1 (OC1 出力)
0 : MOE=0 のとき、OC1=0 (OC1N が実装されている場合、デッドタイム後に)
1 : MOE=0 のとき、OC1=1 (OC1N が実装されている場合、デッドタイム後に)
注 : このビットは、**LOCK レベル 1、2、または 3 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。**
- ビット 7 **TI1S** : TI1 選択
0 : TIMx_CH1 ピンが TI1 入力に接続されます。
1 : TIMx_CH1、CH2、および CH3 ピンが TI1 入力に接続されます (XOR 接続)。
- ビット 6:4 **MMS[2:0]** : マスタモード選択
これらのビットにより、同期のためにマスタモードでスレーブタイマに送信される情報を選択することができます (TRGO)。組み合わせは、次のとおりです。
000 : **リセット** - TIMx_EGR レジスタの UG ビットがトリガ出力 (TRGO) として使用されます。トリガ入力によってリセットが生成される場合 (スレーブモードコントローラがリセットモードに設定されているとき)、TRGO 信号は実際のリセットより遅延します。
001 : **イネーブル** - カウンタイネーブル信号 CNT_EN がトリガ出力 (TRGO) として使用されます。これは、いくつかのタイマを同時に開始するときや、スレーブタイマが有効な時間枠を制御するときに役立ちます。カウンタイネーブル信号は、ゲートモードに設定されているとき、CEN 制御ビットとトリガ入力との論理和 (OR) によって生成されます。カウンタイネーブル信号がトリガ入力によって制御されているとき、マスタ/スレーブモードが選択されている場合を除き、TRGO には遅延が存在します (TIMx_SMCR レジスタの MSM ビットの説明を参照してください)。
010 : **更新** - 更新イベントがトリガ出力 (TRGO) として使用されます。たとえば、マスタタイマをスレーブタイマのプリスケラとして使用できます。
011 : **パルス比較** - キャプチャまたは比較一致が発生すると、CC1IF フラグがセットされるとき (すでにハイであった場合も)、トリガ出力は正のパルスを送信します (TRGO)。
100 : 比較 - OC1REF 信号がトリガ出力 (TRGO) として使用されます。
101 : 比較 - OC2REF 信号がトリガ出力 (TRGO) として使用されます。
110 : 比較 - OC3REF 信号がトリガ出力 (TRGO) として使用されます。
111 : 比較 - OC4REF 信号がトリガ出力 (TRGO) として使用されます。
注 : スレーブタイマまたは ADC のクロックは、マスタタイマからイベントを受信する前に有効化する必要があります、マスタタイマからトリガを受信している間は動作中に変更しないでください。

ビット 3 **CCDS** : キャプチャ/比較 DMA 選択

- 0 : CCx DMA リクエストは、CCx イベントが発生すると送信されます。
- 1 : CCx DMA リクエストは、更新イベントが発生すると送信されます。

ビット 2 **CCUS** : キャプチャ/比較制御更新選択

- 0 : キャプチャ/比較制御ビットがプリロードされるときには (CCPC=1)、COMG ビットをセットすることによってのみ更新されます。
- 1 : キャプチャ/比較制御ビットがプリロードされるときには (CCPC=1)、COMG ビットをセットすることによって、または TRGI の立ち上がりエッジで更新されます。

注 : このビットは、相補出力を持つチャンネルでのみ機能します。

ビット 1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **CCPC** : キャプチャ/比較プリロード制御

- 0 : CCxE、CCxNE、および OCxM ビットはプリロードされません。
- 1 : CCxE、CCxNE、および OCxM ビットがプリロードされます。書込みの後、これらのビットは、遷移イベント (COM) が発生した時にのみ更新されます (CCUS ビットに応じて、COMG ビットがセットまたは TRGI で立ち上がりエッジが検出されたとき)。

注 : このビットは、相補出力を持つチャンネルでのみ機能します。

20.4.3 TIM1 スレーブモード制御レジスタ (TIM1_SMCR)

アドレスオフセット : 0x08

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TS[4:3]		Res.	Res.	Res.	SMS[3]
										r/w	r/w				r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS[1:0]		ETF[3:0]				MSM	TS[2:0]			OCCS	SMS[2:0]		
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:22 予約済みであり、リセット値に保持する必要があります。

ビット 19:17 予約済みであり、リセット値に保持する必要があります。

ビット 15 **ETP** : 外部トリガ極性

- このビットは、ETR と $\overline{\text{ETR}}$ のいずれがトリガ動作に使用されるかを選択します。
- 0 : ETR は反転されず、ハイレベルまたは立ち上がりエッジでアクティブです。
- 1 : ETR は反転され、ローレベルまたは立ち下がりエッジでアクティブです。

ビット 14 **ECE** : 外部クロックイネーブル

- このビットは、外部クロックモード 2 を有効にします。
- 0 : 外部クロックモード 2 は無効です。
- 1 : 外部クロックモード 2 は有効です。カウンタは、ETRF 信号のアクティブエッジによってクロック供給されます。

注 :

- 1: ECE ビットをセットすることは、TRGI が ETRF に接続された状態で外部クロックモード 1 を選択することと同じ効果があります (SMS=111、TS=00111)。
- 2: 外部クロックモード 2 と次のスレーブモード、すなわち、リセットモード、ゲートモード、またはトリガモードを同時に使用することができます。ただし、この場合、TRGI を ETRF に接続することはできません (TS ビットが 00111 でないことが必要)。
- 3: 外部クロックモード 1 と外部クロックモード 2 が同時に有効な場合、外部クロック入力ハ ETRF です。

ビット 13:12 ETPS[1:0] : 外部トリガプリスケアラ

外部トリガ信号 ETRP の周波数は、TIMxCLK 周波数の 1/4 までに制限されます。プリスケアラを有効にすると、ETRP 周波数を低減できます。これは、高速な外部クロックを入力するときに役立ちます。

00 : プリスケアラオフ

01 : ETRP 周波数は 2 分周されます。

10 : ETRP 周波数は 4 分周されます。

11 : ETRP 周波数は 8 分周されます。

ビット 11:8 ETF[3:0] : 外部トリガフィルタ

このビットフィールドは、ETRP 信号をサンプルする周波数と、ETRP に適用されるデジタルフィルタの長さを定義します。デジタルフィルタはイベントカウンタでできていて、出力に有効な変化をもたらすには N 個の連続イベント発生が必要です。

0000 : フィルタなし、 f_{DTS} でサンプリング

0001 : $f_{SAMPLING} = f_{CK_INT}$, $N = 2$

0010 : $f_{SAMPLING} = f_{CK_INT}$, $N = 4$

0011 : $f_{SAMPLING} = f_{CK_INT}$, $N = 8$

0100 : $f_{SAMPLING} = f_{DTS}/2$, $N = 6$

0101 : $f_{SAMPLING} = f_{DTS}/2$, $N = 8$

0110 : $f_{SAMPLING} = f_{DTS}/4$, $N = 6$

0111 : $f_{SAMPLING} = f_{DTS}/4$, $N = 8$

1000 : $f_{SAMPLING} = f_{DTS}/8$, $N = 6$

1001 : $f_{SAMPLING} = f_{DTS}/8$, $N = 8$

1010 : $f_{SAMPLING} = f_{DTS}$, $N = 16$

1011 : $f_{SAMPLING} = f_{DTS}/16$, $N = 6$

1100 : $f_{SAMPLING} = f_{DTS}/16$, $N = 8$

1101 : $f_{SAMPLING} = f_{DTS}/32$, $N = 5$

1110 : $f_{SAMPLING} = f_{DTS}/32$, $N = 6$

1111 : $f_{SAMPLING} = f_{DTS}/32$, $N = 8$

ビット 7 MSM : マスタ/スレーブモード

0 : 影響なし。

1 : トリガ入力 (TRGI) に対するイベントの影響は、現在のタイマとそのスレーブとの間の完全な同期 (TRGO を通じて) を可能にするために遅延されます。これは、1 つの外部イベントで複数のタイマを同期したい場合に役立ちます。

ビット 21、20、6、TS[4:0] : トリガ選択

5、4 このビットフィールドは、カウンタの同期に使用されるトリガ入力を選択します。

00000 : 内部トリガ 0 (ITR0)

00001 : 内部トリガ 1 (ITR1)

00010 : 内部トリガ 2 (ITR2)

00011 : 内部トリガ 3 (ITR3)

00100 : TI1 エッジ検出回路 (TI1F_ED)

00101 : フィルタタイマ入力 1 (TI1FP1)

00110 : フィルタタイマ入力 2 (TI2FP2)

00111 : 外部トリガ入力 (ETRF)

その他 : 予約済み

各タイマでの ITRx の詳細については、表 103 : 547 ページの TIM1 内部トリガ接続を参照してください。

注 : 設定変更時の誤ったエッジ検出を避けるために、これらのビットは、使用されていないとき (SMS=000 のときなど) にのみ変更しなければなりません。

注 : 他のビットは同じレジスタの位置 16 にあります。

ビット 3 OCCSOCREF クリア選択

このビットは、OCREF クリアソースを選択するために使用されます。

0 : OCREF_CLR_INT は、TIM1_OR1.OCREF_CLR に応じて COMP1 または COMP2 出力に接続されます。

1 : OCREF_CLR_INT は、ETRF に接続されています。

ビット 16、2、1、0 **SMS[3:0]** : スレーブモード選択

外部信号が選択されると、トリガ信号 (TRGI) のアクティブエッジが外部入力で選択された極性にリンクされます (入力制御レジスタおよび制御レジスタの説明を参照してください)。
0000 : スレーブモードは無効です。CEN = "1" の場合、プリスケアラは内部クロックによって直接クロック供給されます。
0001 : エンコーダモード 1 - カウンタは、TI2FP2 のレベルに応じて、TI1FP1 のエッジでカウントアップ/ダウンします。
0010 : エンコーダモード 2 - カウンタは、TI1FP1 のレベルに応じて、TI2FP2 のエッジでカウントアップ/ダウンします。
0011 : エンコーダモード 3 - カウンタは、他の入力のレベルに応じて、TI1FP1 と TI2FP2 の両方のエッジでカウントアップ/ダウンします。
0100 : リセットモード - 選択されたトリガ入力 (TRGI) の立ち上がりエッジでカウンタを再初期化し、レジスタの更新を生成します。
0101 : ゲートモード - カウンタクロックは、トリガ入力 (TRGI) がハイのときに有効になります。トリガがローになると、カウンタは停止します (リセットはされません)。カウンタの開始と停止の両方が制御されます。
0110 : トリガモード - カウンタは、トリガ TRGI の立ち上がりエッジで開始します (リセットはされません)。カウンタの開始のみが制御されます。
0111 : 外部クロックモード 1 - 選択されたトリガ (TRGI) の立ち上がりエッジがカウンタのクロックとして供給されます。
1000 : リセットモードとトリガモードの組み合わせ - 選択されたトリガ入力 (TRGI) の立ち上がりエッジでカウンタを再初期化し、レジスタの更新を生成してカウンタを開始します。
1000 以上のコード : 予約済み。

- 注 : トリガ入力として TI1F_ED が選択されている場合 (TS=00100)、ゲートモードを使用することはできません。TI1F_ED は TI1F の変化ごとに 1 パルスを出力しますが、ゲートモードはトリガ信号のレベルをチェックします。
- 注 : TRGO または TRGO2 信号を受信するスレーブペリフェラルのクロック (タイマ、ADC など) は、マスタタイマからイベントを受信する前に有効化する必要があります。マスタタイマからトリガを受信している間は動作中にクロック周波数 (プリスケアラ) 変更しないでください。

表 103. TIM1 内部トリガ接続

スレーブ TIM	ITR0 (TS = 00000)	ITR1 (TS = 00001)	ITR2 (TS = 00010)	ITR3 (TS = 00011)
TIM1	TIM15	TIM2	TIM3	TIM17 OC1

20.4.4 TIM1 DMA／割込み有効レジスタ (TIM1_DIER)

アドレスオフセット : 0x0C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	TDE	COMDE	CC4DE	CC3DE	CC2DE	CC1DE	UDE	BIE	TIE	COMIE	CC4IE	CC3IE	CC2IE	CC1IE	UIE
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14 **TDE** : トリガ DMA リクエストイネーブル

- 0 : トリガ DMA リクエストは無効です。
1 : トリガ DMA リクエストは有効です。

ビット 13 **COMDE** : COM DMA リクエストイネーブル

- 0 : COM DMA リクエストは無効です。
1 : COM DMA リクエストは有効です。

- ビット 12 **CC4DE** : キャプチャ/比較 4 DMA リクエストイネーブル
0 : CC4 DMA リクエストは無効です。
1 : CC4 DMA リクエストは有効です。
- ビット 11 **CC3DE** : キャプチャ/比較 3 DMA リクエストイネーブル
0 : CC3 DMA リクエストは無効です。
1 : CC3 DMA リクエストは有効です。
- ビット 10 **CC2DE** : キャプチャ/比較 2 DMA リクエストイネーブル
0 : CC2 DMA リクエストは無効です。
1 : CC2 DMA リクエストは有効です。
- ビット 9 **CC1DE** : キャプチャ/比較 1 DMA リクエストイネーブル
0 : CC1 DMA リクエストは無効です。
1 : CC1 DMA リクエストは有効です。
- ビット 8 **UDE** : 更新 DMA リクエストイネーブル
0 : 更新 DMA リクエストは無効です。
1 : 更新 DMA リクエストは有効です。
- ビット 7 **BIE** : ブレーク割込みイネーブル
0 : ブレーク割込みは無効です。
1 : ブレーク割込みは有効です。
- ビット 6 **TIE** : トリガ割込みイネーブル
0 : トリガ割込みは無効です。
1 : トリガ割込みは有効です。
- ビット 5 **COMIE** : COM 割込みイネーブル
0 : COM 割込みは無効です。
1 : COM 割込みは有効です。
- ビット 4 **CC4IE** : キャプチャ/比較 4 割込みイネーブル
0 : CC4 割込みは無効です。
1 : CC4 割込みは有効です。
- ビット 3 **CC3IE** : キャプチャ/比較 3 割込みイネーブル
0 : CC3 割込みは無効です。
1 : CC3 割込みは有効です。
- ビット 2 **CC2IE** : キャプチャ/比較 2 割込みイネーブル
0 : CC2 割込みは無効です。
1 : CC2 割込みは有効です。
- ビット 1 **CC1IE** : キャプチャ/比較 1 割込みイネーブル
0 : CC1 割込みは無効です。
1 : CC1 割込みは有効です。
- ビット 0 **UIE** : 更新割込みイネーブル
0 : 更新割込みは無効です。
1 : 更新割込みは有効です。

20.4.5 TIM1 ステータスレジスタ (TIM1_SR)

アドレスオフセット : 0x10

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC6IF	CC5IF
														rc_w0	rc_w0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	SBIF	CC4OF	CC3OF	CC2OF	CC1OF	B2IF	B1F	TIF	COMIF	CC4IF	CC3IF	CC2IF	CC1IF	UIF
		rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0

ビット 31:18 予約済みであり、リセット値に保持する必要があります。

ビット 17 **CC6IF** : 比較 6 割込みフラグ

CC1IF の説明を参照してください。(注 : チャンネル 6 は出力としてのみ設定できます。)

ビット 16 **CC5IF** : 比較 5 割込みフラグ

CC1IF の説明を参照してください。(注 : チャンネル 5 は出力としてのみ設定できます。)

ビット 15:14 予約済みであり、リセット値に保持する必要があります。

ビット 13 **SBIF** : システムブレーク割込みフラグ

このフラグは、システムブレーク入力アクティブになると、ハードウェアによってセットされます。システムブレーク入力アクティブでない場合、ソフトウェアによってクリアできます。

PWM 動作をリスタートするには、このフラグをリセットする必要があります。

0 : ブレークイベントは発生していません。

1 : システムブレーク入力アクティブレベルが検出されました。TIMx_DIER レジスタの BIE=1 の場合、割込みが生成されます。

ビット 12 **CC4OF** : キャプチャ/比較 4 オーバーキャプチャフラグ

CC1OF の説明を参照してください。

ビット 11 **CC3OF** : キャプチャ/比較 3 オーバーキャプチャフラグ

CC1OF の説明を参照してください。

ビット 10 **CC2OF** : キャプチャ/比較 2 オーバーキャプチャフラグ

CC1OF の説明を参照してください。

ビット 9 **CC1OF** : キャプチャ/比較 1 オーバーキャプチャフラグ

このフラグは、対応するチャンネルが入力キャプチャモードに設定されているときのみ、ハードウェアによってセットされます。“0”を書き込むことによってソフトウェアによってクリアされます。

0 : オーバーキャプチャは検出されていません。

1 : CC1IF フラグがすでにセットされているときに、カウンタの値が TIMx_CCR1 レジスタにキャプチャされました。

ビット 8 **B2IF** : ブレーク 2 割込みフラグ

このフラグは、ブレーク 2 入力アクティブになると、ハードウェアによってセットされます。ブレーク 2 入力アクティブでない場合、ソフトウェアによってクリアできます。

0 : ブレークイベントは発生していません。

1 : ブレーク 2 入力アクティブレベルが検出されました。TIMx_DIER レジスタの BIE=1 の場合、割込みが生成されます。

ビット 7 BIF : ブレーク割込みフラグ

このフラグは、ブレーク入力アクティブになると、ハードウェアによってセットされます。ブレーク入力アクティブでない場合、ソフトウェアによってクリアできます。

0 : ブレークイベントは発生していません。

1 : ブレーク入力アクティブレベルが検出されました。TIMx_DIER レジスタの BIE=1 の場合、割込みが生成されます。

ビット 6 TIF : トリガ割込みフラグ

このフラグは、トリガイメント時（スレープモードコントローラがゲートモード以外のすべてのモードで有効なときに、TRGI 入力アクティブエッジが検出されたとき）にハードウェアによってセットされます。ゲートモードが選択されている場合、カウンタが開始または停止したときにセットされます。ソフトウェアによってクリアされます。

0 : トリガイメントは発生していません。

1 : トリガ割込みが保留中です。

ビット 5 COMIF : COM 割込みフラグ

このフラグは、COM イベント時にハードウェアによってセットされます（キャプチャ/比較制御ビット - CCxE, CCxNE, OCxM - が更新されたとき）。ソフトウェアによってクリアされます。

0 : COM イベントは発生していません。

1 : COM 割込みがペンディング中です。

ビット 4 CC4IF : キャプチャ/比較 4 割込みフラグ

CC1IF の説明を参照してください。

ビット 3 CC3IF : キャプチャ/比較 3 割込みフラグ

CC1IF の説明を参照してください。

ビット 2 CC2IF : キャプチャ/比較 2 割込みフラグ

CC1IF の説明を参照してください。

ビット 1 CC1IF : キャプチャ/比較 1 割込みフラグ

CC1 チャンネルが出力として設定されている場合 : このフラグは、カウンタが比較値と一致したときにハードウェアによってセットされます（センターアラインモードでは、例外もあります。TIMx_CR1 レジスタの CMS ビットの説明を参照してください）。ソフトウェアによってクリアされます。

0 : 一致していません。

1 : カウンタ TIMx_CNT の内容が TIMx_CCR1 レジスタの内容と一致しました。TIMx_CCR1 の内容が TIMx_ARR の内容より大きいときには、カウンタオーバーフロー時（アップカウントおよびアップ/ダウンカウントモードの場合）、またはアンダーフロー時（ダウンカウントモードの場合）に CC1IF ビットはハイになります。

CC1 チャンネルが入力として設定されている場合 : このビットは、キャプチャ時にハードウェアによってセットされます。ソフトウェアによって、または TIMx_CCR1 レジスタを読み出すことによってクリアされます。

0 : 入力キャプチャは発生していません。

1 : カウンタの値が TIMx_CCR1 レジスタにキャプチャされました（IC1 で、選択された極性に一致するエッジが検出されました）。

ビット 0 UIF : 更新割込みフラグ

このビットは、更新イベント時にハードウェアによってセットされます。ソフトウェアによってクリアされます。

0 : 更新は発生していません。

1 : 更新割込みが保留中です。このビットは、レジスタが以下で更新されたときにハードウェアによってセットされます。

- 繰り返しカウンタ値に関するオーバーフローまたはアンダーフロー（繰り返しカウンタ=0 の場合の更新）、および TIMx_CR1 レジスタの UDIS=0 の場合。
- TIMx_CR1 レジスタの URS=0 かつ UDIS=0 であり、TIMx_EGR レジスタの UG ビットを使用して、CNT がソフトウェアによって再初期化されたとき。
- TIMx_CR1 レジスタの URS=0 かつ UDIS=0 であり、トリガイメントによって CNT が再初期化されたとき（[セクション 20.4.3 : TIM1 スレープモード制御レジスタ \(TIM1_SMCR\)](#) を参照）。

20.4.6 TIM1 イベント生成レジスタ (TIM1_EGR)

アドレスオフセット : 0x14

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	B2G	BG	TG	COMG	CC4G	CC3G	CC2G	CC1G	UG
							w	w	w	w	w	w	w	w	w

ビット 15:9 予約済みであり、リセット値に保持する必要があります。

ビット 8 **B2G** : ブレーク 2 生成

このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : ブレーク 2 イベントが生成されます。MOE ビットがクリアされ、B2IF フラグがセットされます。有効な場合は、関連する割り込みが発生します。

ビット 7 **BG** : ブレーク生成

このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : ブレークイベントが生成されます。MOE ビットがクリアされ、BIF フラグがセットされます。有効な場合は、関連する割り込みまたは DMA 転送が発生します。

ビット 6 **TG** : トリガ生成

このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : TIMx_SR レジスタの TIF フラグがセットされます。有効な場合は、関連する割り込みまたは DMA 転送が発生します。

ビット 5 **COMG** : キャプチャ / 比較制御更新生成

このビットは、ソフトウェアによってセットでき、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : CCPC ビットがセットされているときには、CCxE、CCxNE、および OCxM ビットを更新できます。

注 : このビットは、相補出力を持つチャンネルでのみ機能します。

ビット 4 **CC4G** : キャプチャ / 比較 4 イベント生成

CC1G の説明を参照してください。

ビット 3 **CC3G** : キャプチャ / 比較 3 イベント生成

CC1G の説明を参照してください。

ビット 2 **CC2G** : キャプチャ / 比較 2 イベント生成

CC1G の説明を参照してください。

ビット 1 **CC1G** : キャプチャ/比較 1 イベント生成

このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : チャンネル 1 でキャプチャ/比較イベントが生成されます。

CC1 チャンネルが出力として設定されている場合 :

CC1IF フラグがセットされ、対応する割込みまたは DMA リクエストが送信されます (有効な場合)。

CC1 チャンネルが入力として設定されている場合 :

カウンタの現在値が TIMx_CCR1 レジスタにキャプチャされます。CC1IF フラグがセットされ、対応する割込みまたは DMA リクエストが送信されます (有効な場合)。CC1IF フラグがすでにハイの場合、CC1OF フラグがセットされます。

ビット 0 **UG** : 更新生成

このビットは、ソフトウェアによってセットでき、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : カウンタを再初期化し、レジスタの更新を生成します。プリスケアラカウンタもクリアされます (プリスケアラ比は変化しません)。センターアラインモードが選択されている場合、または、DIR=0 (カウントアップ) の場合、カウンタはクリアされます。そうでない場合、DIR=1 (カウントダウン) であれば、自動再ロード値 (TIMx_ARR) をとります。

20.4.7 TIM1 キャプチャ/比較モードレジスタ 1 [オルタネート] (TIM1_CCMR1)

アドレスオフセット : 0x18

リセット値 : 0x0000 0000

同じレジスタが、入力キャプチャモード (このセクション) または出力比較モード (次のセクション) で使えます。チャンネルの方向は対応する CCxS ビットで定まります。このレジスタの他のビットはすべて、入力キャプチャと出力比較モードで異なる機能を持ちます。両モードを別々に組み合わせることができます (例えば、入力キャプチャモードでチャンネル 1、出力比較モードでチャンネル 2)。

入力キャプチャモード :

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IC2F[3:0]				IC2PSC[1:0]				CC2S[1:0]				IC1F[3:0]			
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:12 **IC2F[3:0]** : 入力キャプチャ 2 フィルタ

IC1F[3:0] の説明を参照してください。

ビット 11:10 **IC2PSC[1:0]** : 入力キャプチャ 2 プリスケアラ

OC1PSC[1:0] の説明を参照してください。

ビット 9:8 CC2S[1:0] : キャプチャ/比較 2 選択

このビットフィールドは、チャネルの方向（入力/出力）と、使用される入力を定義します。

00 : CC2 チャネルは出力として設定されます。

01 : CC2 チャネルは入力として設定され、IC2 は TI2 に配置されます。

10 : CC2 チャネルは入力として設定され、IC2 は TI1 に配置されます。

11 : CC2 チャネルは入力として設定され、IC2 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : CC2S ビットは、チャネルがオフ (TIMx_CCER レジスタの CC2E=0) のときにのみ書き込み可能です。

ビット 7:4 IC1F[3:0] : 入力キャプチャ 1 フィルタ

このビットフィールドは、TI1 入力をサンプリングする周波数と、TI1 に適用されるデジタルフィルタの長さを定義します。デジタルフィルタはイベントカウンタでできていて、出力に有効な変化をもたらすには N 個の連続イベント発生が必要です。

0000 : フィルタなし、 f_{DTS} でサンプリング

0001 : $f_{SAMPLING} = f_{CK_INT}$, N = 2

0010 : $f_{SAMPLING} = f_{CK_INT}$, N = 4

0011 : $f_{SAMPLING} = f_{CK_INT}$, N = 8

0100 : $f_{SAMPLING} = f_{DTS}/2$, N=6

0101 : $f_{SAMPLING} = f_{DTS}/2$, N=8

0110 : $f_{SAMPLING} = f_{DTS}/4$, N=6

0111 : $f_{SAMPLING} = f_{DTS}/4$, N=8

1000 : $f_{SAMPLING} = f_{DTS}/8$, N = 6

1001 : $f_{SAMPLING} = f_{DTS}/8$, N=8

1010 : $f_{SAMPLING} = f_{DTS}$, N = 16

1011 : $f_{SAMPLING} = f_{DTS}/16$, N=6

1100 : $f_{SAMPLING} = f_{DTS}/16$, N=8

1101 : $f_{SAMPLING} = f_{DTS}/32$, N=5

1110 : $f_{SAMPLING} = f_{DTS}/32$, N=6

1111 : $f_{SAMPLING} = f_{DTS}/32$, N=8

ビット 3:2 IC1PSC[1:0] : 入力キャプチャ 1 プリスケアラ

このビットフィールドは、CC1 入力 (IC1) に作用するプリスケアラの分周比を定義します。プリスケアラは、CC1E = 0 (TIMx_CCER レジスタ) になるとリセットされます。

00 : プリスケアラなし。キャプチャは、キャプチャ入力のエッジが検出されるたびに行われます。

01 : キャプチャは、2 イベントごとに行われます。

10 : キャプチャは、4 イベントごとに行われます。

11 : キャプチャは、8 イベントごとに行われます。

ビット 1:0 CC1S[1:0] : キャプチャ/比較 1 選択

このビットフィールドは、チャネルの方向（入力/出力）と、使用される入力を定義します。

00 : CC1 チャネルは出力として設定されます。

01 : CC1 チャネルは入力として設定され、IC1 は TI1 に配置されます。

10 : CC1 チャネルは入力として設定され、IC1 は TI2 に配置されます。

11 : CC1 チャネルは入力として設定され、IC1 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : CC1S ビットは、チャネルがオフ (TIMx_CCER レジスタの CC1E=0) のときにのみ書き込み可能です。

20.4.8 TIM1 キャプチャ／比較モードレジスタ 1 (TIMx_CCMR1) (TIM1_CCMR1)

アドレスオフセット : 0x18

リセット値 : 0x0000 0000

同じレジスタが、出力比較モード（このセクション）または入力キャプチャモード（前のセクション）で使えます。チャネルの方向は対応する CCxS ビットで定まります。このレジスタの他のビットはすべて、入力キャプチャと出力比較モードで異なる機能を持ちます。両モードを別々に組み合わせることができます（例えば、入力キャプチャモードでチャネル 1、出力比較モードでチャネル 2）。

出力比較モード :

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC2M[3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC1M[3]
							rw								rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2CE	OC2M[2:0]			OC2PE	OC2FE	CC2S[1:0]		OC1CE	OC1M[2:0]			OC1PE	OC1FE	CC1S[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:25 予約済みであり、リセット値に保持する必要があります。

ビット 24 **OC2M[3]** : 出力比較 2 モード - ビット 3

ビット 14:12 の OC2M 説明を参照

ビット 23:17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **OC1M[3]** : 出力比較 1 モード - ビット 3

ビット 6:4 の OC1M 説明を参照

ビット 15 **OC2CE** : 出力比較 2 クリアイネーブル

OC1CE の説明を参照してください。

ビット 14:12 **OC2M[2:0]** : 出力比較 2 モード

OC1M[2:0] の説明を参照してください。

ビット 11 **OC2PE** : 出力比較 2 プリロードイネーブル

OC1PE の説明を参照してください。

ビット 10 **OC2FE** : 出力比較 2 高速イネーブル

OC1FE の説明を参照してください。

ビット 9:8 **CC2S[1:0]** : キャプチャ／比較 2 選択

このビットフィールドは、チャネルの方向（入力／出力）と、使用される入力を定義します。

00 : CC2 チャネルは出力として設定されます。

01 : CC2 チャネルは入力として設定され、IC2 は TI2 に配置されます。

10 : CC2 チャネルは入力として設定され、IC2 は TI1 に配置されます。

11 : CC2 チャネルは入力として設定され、IC2 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : CC2S ビットは、チャネルがオフ (TIMx_CCER レジスタの CC2E=0) のときにのみ書込み可能です。

ビット 7 **OC1CE** : 出力比較 1 クリアイネーブル

0 : OC1Ref は ocref_clr_int の影響を受けません。

1 : OC1Ref は ocref_clr_int のハイレベルが検出されるとクリアされます (OCREF_CLR 入力または ETRF 入力)。

ビット 6:4 OC1M[2:0] : 出力比較 1 モード

これらのビットは、OC1 および OC1N が導き出される出力基準信号 OC1REF の動作を定義します。OC1REF はアクティブハイですが、OC1 および OC1N のアクティブレベルは CC1P および CC1NP ビットに依存します。

0000 : 停止 - 出力比較レジスタ TIMx_CCR1 とカウンタ TIMx_CNT との間の比較結果は出力に影響しません (このモードはタイミングベースを生成するために使用されます)。

0001 : 一致時にチャンネル 1 をアクティブレベルに設定します。OC1REF 信号は、カウンタ TIMx_CNT がキャプチャ/比較レジスタ 1 (TIMx_CCR1) と一致したときに、強制的にハイになります。

0010 : 一致時にチャンネル 1 を非アクティブレベルに設定します。OC1REF 信号は、カウンタ TIMx_CNT がキャプチャ/比較レジスタ 1 (TIMx_CCR1) と一致したときに、強制的にローになります。

0011 : 反転 - TIMx_CNT = TIMx_CCR1 のとき、OC1REF は反転します。

0100 : 強制非アクティブレベル - OC1REF は強制的にローになります。

0101 : 強制アクティブレベル - OC1REF は強制的にハイになります。

0110 : PWM モード 1 - カウントアップ時、チャンネル 1 は、TIMx_CNT < TIMx_CCR1 の場合はアクティブに、そうでない場合は非アクティブになります。カウントダウン時、チャンネル 1 は、TIMx_CNT > TIMx_CCR1 の場合はインアクティブ (OC1REF="0") に、そうでない場合はアクティブ (OC1REF="1") になります。

0111 : PWM モード 2 - カウントアップ時、チャンネル 1 は、TIMx_CNT < TIMx_CCR1 の場合は非アクティブに、そうでない場合はアクティブになります。カウントダウン時、チャンネル 1 は、TIMx_CNT > TIMx_CCR1 の場合はアクティブに、そうでない場合は非アクティブになります。

1000 : 再トリガ可能な OPM モード 1 - アップカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはアクティブです。その後、PWM モード 1 と同様に比較が行われ、チャンネルは次の更新時に再びアクティブになります。ダウンカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはインアクティブです。その後、PWM モード 1 と同様に比較が行われ、チャンネルは次の更新時に再びインアクティブになります。

1001 : 再トリガ可能な OPM モード 2 - アップカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはインアクティブです。その後、PWM モード 2 と同様に比較が行われ、チャンネルは次の更新時に再びインアクティブになります。ダウンカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはアクティブです。その後、PWM モード 1 と同様に比較が行われ、チャンネルは次の更新時に再びアクティブになります。

1010 : 予約済み。

1011 : 予約済み。

1100 : 組み合わせ PWM モード 1 - OC1REF は、PWM モード 1 と同様に挙動します。OC1REFC は、OC1REF と OC2REF との論理 OR です。

1101 : 組み合わせ PWM モード 2 - OC1REF は、PWM モード 2 と同様に挙動します。OC1REFC は、OC1REF と OC2REF との論理 AND です。

1110 : 非対称 PWM モード 1 - OC1REF は、PWM モード 1 と同様に挙動します。OC1REFC は、カウンタがカウントアップするときに OC1REF を出力し、カウントダウンするときに OC2REF を出力します。

1111 : 非対称 PWM モード 2 - OC1REF は、PWM モード 2 と同様に挙動します。OC1REFC は、カウンタがカウントアップするときに OC1REF を出力し、カウントダウンするときに OC2REF を出力します。

注 : これらのビットは、LOCK レベル 3 がプログラムされていて (TIMx_BDTR レジスタの LOCK ビット)、かつ CC1S="00" (チャンネルは出力に設定) のときには、変更できません。

注 : PWM モードでは、比較結果が変化するとき、または出力比較モードが停止モードから PWM モードに変更されたときにのみ、OCREF のレベルが変化します。

注 : 相補出力を持つチャンネルでは、このビットはプリロードされます。TIMx_CR2 レジスタの CCPC ビットがセットされた場合、OC1M アクティブビットは、COM が生成されたときにのみプリロードから新しい値をとります。

ビット 3 **OC1PE** : 出力比較 1 プリロードイネーブル

0 : TIMx_CCR1 のプリロードレジスタは無効です。TIMx_CCR1 は、いつでも書き込み可能であり、新しい値はただちに有効になります。

1 : TIMx_CCR1 のプリロードレジスタは有効です。読み書きはプリロードレジスタに対して行われます。TIMx_CCR1 プリロード値は、更新イベントのたびにアクティブレジスタにロードされます。

注: 1: これらのビットは、LOCK レベル 3 がプログラムされていて (TIMx_BDTR レジスタの LOCK ビット)、かつ CC1S="00" (チャンネルは出力に設定) のときには、変更できません。
2: PWM モードは、ワンパルスモード (TIMx_CR1 レジスタの OPM ビットがセットされている) のときのみ、プリロードレジスタを検証せずに使用できます。そうでない場合、動作は保証されません。

ビット 2 **OC1FE** : 出力比較 1 高速イネーブル

このビットは、CC 出力に対するトリガがイベントの効果を加速するために使用されます。

0 : CC1 の動作は、トリガがオンのときでも、通常、カウンタと CCR1 の値に依存します。トリガ入力エッジ発生から CC1 出力が有効になるまでの最小遅延は、5 クロックサイクルです。

1 : トリガ入力のアクティブエッジは、CC1 出力に対して、比較一致のように働きます。このような場合、OC は、比較結果に関係なく、比較レベルにセットされます。トリガ入力をサンプリングし、CC1 出力を有効にするまでの遅延は、3 クロックサイクルに短縮されます。OCFE は、チャンネルが PWM1 または PWM2 モードに設定されている場合のみ機能します。

ビット 1:0 **CC1S[1:0]** : キャプチャ/比較 1 選択

このビットフィールドは、チャンネルの方向 (入力/出力) と、使用される入力を定義します。

00 : CC1 チャンネルは出力として設定されます。

01 : CC1 チャンネルは入力として設定され、IC1 は TI1 に配置されます。

10 : CC1 チャンネルは入力として設定され、IC1 は TI2 に配置されます。

11 : CC1 チャンネルは入力として設定され、IC1 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注: CC1S ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC1E=0) のときにのみ書き込み可能です。

20.4.9 TIM1 キャプチャ/比較モードレジスタ 2 [オルタネート] (TIM1_CCMR2)

アドレスオフセット : 0x1C

リセット値 : 0x0000 0000

同じレジスタが、入力キャプチャモード (このセクション) または出力比較モード (次のセクション) で使えます。チャンネルの方向は対応する CCxS ビットで定まります。このレジスタの他のビットはすべて、入力キャプチャと出力比較モードで異なる機能を持ちます。両モードを別々に組み合わせることができます (例えば、入力キャプチャモードでチャンネル 1、出力比較モードでチャンネル 2)。

入力キャプチャモード :

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IC4F[3:0]				IC4PSC[1:0]				CC4S[1:0]				IC3F[3:0]			
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:12 **IC4F[3:0]** : 入力キャプチャ 4 フィルタ

IC1F[3:0] の説明を参照してください。

ビット 11:10 **IC4PSC[1:0]** : 入力キャプチャ 4 プリスケーラ
IC1PSC[1:0] の説明を参照してください。

ビット 9:8 **CC4S[1:0]** : キャプチャ／比較 4 選択
このビットフィールドは、チャンネルの方向（入力／出力）と、使用される入力を定義します。
00 : CC4 チャンネルは出力として設定されます。
01 : CC4 チャンネルは入力として設定され、IC4 は TI4 に配置されます。
10 : CC4 チャンネルは入力として設定され、IC4 は TI3 に配置されます。
11 : CC4 チャンネルは入力として設定され、IC4 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。
注 : **CC4S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC4E=0) のときにのみ書き込み可能です。

ビット 7:4 **IC3F[3:0]** : 入力キャプチャ 3 フィルタ
IC1F[3:0] の説明を参照してください。

ビット 3:2 **IC3PSC[1:0]** : 入力キャプチャ 3 プリスケーラ
IC1PSC[1:0] の説明を参照してください。

ビット 1:0 **CC3S[1:0]** : キャプチャ／比較 3 選択
このビットフィールドは、チャンネルの方向（入力／出力）と、使用される入力を定義します。
00 : CC3 チャンネルは出力として設定されます。
01 : CC3 チャンネルは入力として設定され、IC3 は TI3 に配置されます。
10 : CC3 チャンネルは入力として設定され、IC3 は TI4 に配置されます。
11 : CC3 チャンネルは入力として設定され、IC3 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。
注 : **CC3S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC3E=0) のときにのみ書き込み可能です。

20.4.10 TIM1 キャプチャ／比較モードレジスタ 2 [オルタネート] (TIM1_CCMR2)

アドレスオフセット : 0x1C

リセット値 : 0x0000 0000

同じレジスタが、出力比較モード（このセクション）または入力キャプチャモード（前のセクション）で使えます。チャンネルの方向は対応する CCxS ビットで定まります。このレジスタの他のビットはすべて、入力キャプチャと出力比較モードで異なる機能を持ちます。両モードを別々に組み合わせることが可能です（例えば、入力キャプチャモードでチャンネル 1、出力比較モードでチャンネル 2）。

出力比較モード

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC4M[3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC3M[3]
							rw								rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC4 CE	OC4M[2:0]			OC4 PE	OC4 FE	CC4S[1:0]		OC3 CE	OC3M[2:0]			OC3 PE	OC3 FE	CC3S[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:25 予約済みであり、リセット値に保持する必要があります。

ビット 24 **OC4M[3]** : 出力比較 4 モード - ビット 3
OC1M の説明を参照してください。

ビット 23:17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **OC3M[3]** : 出力比較 3 モード - ビット 3
OC1M の説明を参照してください。

ビット 15 **OC4CE** : 出力比較 4 クリアイネーブル
OC1CE の説明を参照してください。

ビット 14:12 **OC4M[2:0]** : 出力比較 4 モード
OC4M の説明を参照してください。

ビット 11 **OC4PE** : 出力比較 4 プリロードイネーブル
OC1PE の説明を参照してください。

ビット 10 **OC4FE** : 出力比較 4 高速イネーブル
OC1FE の説明を参照してください。

ビット 9:8 **CC4S[1:0]** : キャプチャ／比較 4 選択
このビットフィールドは、チャンネルの方向（入力／出力）と、使用される入力を定義します。
00 : CC4 チャンネルは出力として設定されます。
01 : CC4 チャンネルは入力として設定され、IC4 は TI4 に配置されます。
10 : CC4 チャンネルは入力として設定され、IC4 は TI3 に配置されます。
11 : CC4 チャンネルは入力として設定され、IC4 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。
注 : **CC4S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC4E=0) のときにのみ書き込み可能です。

ビット 7 **OC3CE** : 出力比較 3 クリアイネーブル
OC1CE の説明を参照してください。

ビット 6:4 **OC3M[2:0]** : 出力比較 3 モード
OC1M の説明を参照してください。

ビット 3 **OC3PE** : 出力比較 3 プリロードイネーブル
OC1PE の説明を参照してください。

ビット 2 **OC3FE** : 出力比較 3 高速イネーブル
OC1FE の説明を参照してください。

ビット 1:0 **CC3S[1:0]** : キャプチャ／比較 3 選択
このビットフィールドは、チャンネルの方向（入力／出力）と、使用される入力を定義します。
00 : CC3 チャンネルは出力として設定されます。
01 : CC3 チャンネルは入力として設定され、IC3 は TI3 に配置されます。
10 : CC3 チャンネルは入力として設定され、IC3 は TI4 に配置されます。
11 : CC3 チャンネルは入力として設定され、IC3 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。
注 : **CC3S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC3E=0) のときにのみ書き込み可能です。

20.4.11 TIM1 キャプチャ／比較有効レジスタ (TIM1_CCER)

アドレスオフセット : 0x20

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC6P	CC6E	Res.	Res.	CC5P	CC5E
										rW	rW			rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CC4NP	Res.	CC4P	CC4E	CC3NP	CC3NE	CC3P	CC3E	CC2NP	CC2NE	CC2P	CC2E	CC1NP	CC1NE	CC1P	CC1E
rW		rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:22 予約済みであり、リセット値に保持する必要があります。

ビット 21 **CC6P** : キャプチャ / 比較 6 出力極性
CC1P の説明を参照してください。

ビット 20 **CC6E** : キャプチャ / 比較 6 出力イネーブル
CC1E の説明を参照してください。

ビット 19:18 予約済みであり、リセット値に保持する必要があります。

ビット 17 **CC5P** : キャプチャ / 比較 5 出力極性
CC1P の説明を参照してください。

ビット 16 **CC5E** : キャプチャ / 比較 5 出力イネーブル
CC1E の説明を参照してください。

ビット 15 **CC4NP** : キャプチャ / 比較 4 相補出力極性
CC1NP の説明を参照してください。

ビット 14 予約済みであり、リセット値に保持する必要があります。

ビット 13 **CC4P** : キャプチャ / 比較 4 出力極性
CC1P の説明を参照してください。

ビット 12 **CC4E** : キャプチャ / 比較 4 出力イネーブル
CC1E の説明を参照してください。

ビット 11 **CC3NP** : キャプチャ / 比較 3 相補出力極性
CC1NP の説明を参照してください。

ビット 10 **CC3NE** : キャプチャ / 比較 3 相補出力イネーブル
CC1NE の説明を参照してください。

ビット 9 **CC3P** : キャプチャ / 比較 3 出力極性
CC1P の説明を参照してください。

ビット 8 **CC3E** : キャプチャ / 比較 3 出力イネーブル
CC1E の説明を参照してください。

ビット 7 **CC2NP** : キャプチャ / 比較 2 相補出力極性
CC1NP の説明を参照してください。

ビット 6 **CC2NE** : キャプチャ / 比較 2 相補出力イネーブル
CC1NE の説明を参照してください。

ビット 5 **CC2P** : キャプチャ / 比較 2 出力極性
CC1P の説明を参照してください。

ビット 4 **CC2E** : キャプチャ/比較 2 出力イネーブル

CC1E の説明を参照してください。

ビット 3 **CC1NP** : キャプチャ/比較 1 相補出力極性

CC1 チャンネルが出力として設定されている場合 :

0 : OC1N はアクティブハイです。

1 : OC1N はアクティブローです。

CC1 チャンネルが入力として設定されている場合 :

このビットは、TI1FP1 と TI2FP1 の極性を定義するために CC1P と組み合わせて使用されます。CC1P の説明を参照してください。

注 : このビットは、**LOCK レベル 2 または 3 がプログラムされ、(TIMx_BDTR レジスタの LOCK ビット)、かつ CC1S="00" (チャンネルは出力として設定) になった直後は書き込みできません。**

相補出力を持つチャンネルでは、このビットはプリロードされます。TIMx_CR2 レジスタの CCPC ビットがセットされた場合、CC1NP アクティブビットは、遷移イベントが発生したときにのみ、プリロードされたビットから新しい値を取り込みます。

ビット 2 **CC1NE** : キャプチャ/比較 1 相補出力イネーブル

0 : オフ - OC1N はアクティブではありません。OC1N のレベルは、MOE、OSSI、OSSR、OIS1、OIS1N および CC1E ビットによって決まります。

1 : オン - OC1N 信号は、MOE、OSSI、OSSR、OIS1、OS1N、および CC1E ビットにより、対応する出力ピンに出力されます。

相補出力を持つチャンネルでは、このビットはプリロードされます。TIMx_CR2 レジスタの CCPC ビットがセットされた場合、CC1NE アクティブビットは、遷移イベントが発生したときにのみ、プリロードされたビットから新しい値を取り込みます。

ビット 1 **CC1P** : キャプチャ/比較 1 出力極性

CC1 チャンネルが出力として設定されている場合 :

0 : OC1 はアクティブハイです。

1 : OC1 はアクティブローです。

CC1 チャンネルが入力として設定されている場合 : CC1NP/CC1P ビットは、トリガまたはキャプチャ動作に対する TI1FP1 と TI2FP1 のアクティブ極性を選択します。

00 : 非反転/立ち上がりエッジ。この回路は TIxFP1 の立ち上がりエッジに反応し (リセットモード、外部クロックモード、またはトリガモードにおけるキャプチャまたはトリガ動作)、TIxFP1 は反転されません (ゲートモードまたはエンコーダモードでのトリガ動作)。

01 : 反転/立ち下がりエッジ。この回路は TIxFP1 の立ち下がりエッジに反応し (リセットモード、外部クロックモード、またはトリガモードにおけるキャプチャまたはトリガ動作)、TIxFP1 は反転されます (ゲートモードまたはエンコーダモードでのトリガ動作)。

10 : 予約済み。この設定は使用しないでください。

11 : 非反転/両エッジ。この回路は TIxFP1 の立ち上がりエッジと立ち下がりエッジの両方に反応し (リセットモード、外部クロックモード、またはトリガモードにおけるキャプチャまたはトリガ動作)、TIxFP1 は反転されません (ゲートモードでのトリガ動作)。この設定をエンコーダモードで使用することはできません。

注 : このビットは、**LOCK レベル 2 または 3 がプログラムされた直後は書き込みできません (TIMx_BDTR レジスタの LOCK ビット)。**

相補出力を持つチャンネルでは、このビットはプリロードされます。TIMx_CR2 レジスタの CCPC ビットがセットされた場合、CC1P アクティブビットは、遷移イベントが発生したときにのみ、プリロードされたビットから新しい値を取り込みます。

ビット 0 **CC1E** : キャプチャ/比較 1 出力イネーブル

CC1 チャンネルが出力として設定されている場合 :

0 : オフ - OC1 はアクティブではありません。OC1 のレベルは、MOE、OSSI、OSSR、OIS1、OIS1N および CC1NE ビットによって決まります。

1 : オン - OC1 信号は、MOE、OSSI、OSSR、OIS1、OIS1N、および CC1NE ビットにより、対応する出力ピンに出力されます。

CC1 チャンネルが入力として設定されている場合 : このビットによって、カウンタ値のキャプチャ/比較レジスタ 1 (TIMx_CCR1) へのキャプチャが実際に行われるかどうかが決まります。

0 : キャプチャは無効です。

1 : キャプチャは有効です。

相補出力を持つチャンネルでは、このビットはプリロードされます。TIMx_CR2 レジスタの CCPC ビットがセットされた場合、CC1E アクティブビットは、遷移イベントが発生したときにのみ、プリロードされたビットから新しい値を取り込みます。

表 104. ブレーク機能を持つ相補 OCx および OCxN チャンネルの出力制御ビット

制御ビット					出力状態 ⁽¹⁾	
MOE ビット	OSSI ビット	OSSR ビット	CCxE ビット	CCxNE ビット	OCx 出力状態	OCxN 出力状態
1	X	X	0	0	出力無効（タイマによって駆動されない：ハイインピーダンス） OCx=0、OCxN=0	
		0	0	1	出力無効（タイマによって駆動されない：ハイインピーダンス） OCx=0	OCxREF + 極性 OCxN = OCxREF xor CCxNP
		0	1	0	OCxREF + 極性 OCx=OCxREF xor CCxP	出力無効（タイマによって駆動されない：ハイインピーダンス） OCxN=0
		X	1	1	OCREF + 極性 + デッドタイム	OCREF に対する相補（OCREF ではなく）+ 極性 + デッドタイム
		1	0	1	オフ状態（インアクティブ状態で出力有効） OCx=CCxP	OCxREF + 極性 OCxN = OCxREF xor CCxNP
		1	1	0	OCxREF + 極性 OCx=OCxREF xor CCxP	オフ状態（インアクティブ状態で出力有効） OCxN=CCxNP
0	0	X	X	X	出力無効です（タイマによって駆動されない）。出力状態は、GPIO コントローラで定義され、ハイ、ローまたはハイインピーダンスに 設定できます。	
	1		0	0	オフ状態（インアクティブ状態で出力有効） 非同期：OCx=CCxP、OCxN=CCxNP（BRK または BRK2 がトリガ された場合）	
			0	1	クロックがある場合（これは BRK がトリガされている場合にのみ有 効）：アクティブな状態で OISx と OISxN が OCx と OCxN にそれぞ れ対応しないとみなされる場合（ハーフブリッジ設定でスイッチを 駆動した場合に短絡の原因となる）、デッドタイム後に OCx=OISx お よび OCxN=OISxN となります。	
			1	0		
			1	1		

注：BRK2 は OSSI = OSSR = 1 の場合にのみ使用できます。

1. チャンネルの両方の出力が使用されないとき (GPIO が制御を引き継いだ場合)、OISx、OISxN、CCxP、および CCxNP はクリアされたままではなりません。

注： 相補 OCx および OCxN チャンネルに接続されている外部入出力ピンの状態は、OCx および OCxN チャンネルの状態と、GPIO レジスタに依存します。

20.4.12 TIM1 カウンタ (TIM1_CNT)

アドレスオフセット：0x24

リセット値：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UIF CPY	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31 **UIFCPY**：UIF コピー

このビットは TIMx_ISR レジスタの UIF ビットの読出し専用コピー。TIMxCR1 の UIFREMAP ビットがリセットされると、ビット 31 は予約済みで、0 で読み出されます。

ビット 30:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **CNT[15:0]**：カウンタ値

20.4.13 TIM1 プリスケアラ (TIM1_PSC)

アドレスオフセット：0x28

リセット値：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15:0 **PSC[15:0]**：プリスケアラ値

カウンタクロック周波数 CK_CNT は $f_{CK_PSC} / (PSC[15:0] + 1)$ に等しいです。

PSC は、更新イベントごとにアクティブプリスケアラレジスタにロードされる値を含みます（更新イベントには、TIMx_EGR レジスタの UG ビットを通じて、またはリセットモードに設定されているトリガコントローラを通じて、カウンタがクリアされる場合も含まれます）。

20.4.14 自動再ロードレジスタ (TIM1_ARR)

アドレスオフセット : 0x2C

リセット値 : 0xFFFF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15:0 **ARR[15:0]** : 自動再ロード値

ARR は、実際の自動再ロードレジスタにロードされる値です。

ARR の更新と動作の詳細については、[セクション 20.3.1 : 482 ページのタイムベースユニット](#)を参照してください。

自動再ロード値が null のときには、カウンタはブロックされます。

20.4.15 TIM1繰り返しカウンタレジスタ (TIM1_RCR)

アドレスオフセット : 0x30

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
REP[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15:0 **REP[15:0]** : 繰り返しカウンタ値

これらのビットによって、プリロードレジスタが有効なときの比較レジスタの更新レート（プリロードレジスタからアクティブレジスタへの周期的な転送）と、割込みが有効な場合の更新割込み生成の頻度をセットアップできます。

REP_CNT に関連するダウンカウンタがゼロに達するたびに、更新イベントが生成され、REP 値からカウントをリスタートします。繰り返し更新イベント U_RC のみ、REP_CNT に REP 値がロードされるので、TIMx_RCR レジスタへの書き込みは、次の繰り返し更新イベントまで有効になりません。

PWM モードでは、(REP+1) は次のことを意味します。

エッジアラインモードでは、PWM 周期の数

センターアラインモードでは、PWM の 1/2 周期の数

20.4.16 TIM1 キャプチャ／比較レジスタ 1（TIM1_CCR1）

アドレスオフセット：0x34

リセット値：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15:0 **CCR1[15:0]**：キャプチャ／比較 1 値

CC1 チャンネルが出力として設定されている場合：CCR1 は、実際のキャプチャ／比較 1 レジスタにロードされる値（プリロード値）です。

TIMx_CCMR1 レジスタの OC1PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 1 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較されて、OC1 出力に送信される値を含みます。

CC1 チャンネルが入力として設定されている場合：CCR1 は、最後の入力キャプチャ 1 イベント（IC1）によって転送されたカウンタ値です。TIMx_CCR1 レジスタは読出し専用レジスタで、プログラムできません。

20.4.17 TIM1 キャプチャ／比較レジスタ 2（TIM1_CCR2）

アドレスオフセット：0x38

リセット値：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR2[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15:0 **CCR2[15:0]**：キャプチャ／比較 2 値

CC2 チャンネルが出力として設定されている場合：CCR2 は、実際のキャプチャ／比較 2 レジスタにロードされる値（プリロード値）です。

TIMx_CCMR1 レジスタの OC2PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 2 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較されて、OC2 出力に送信される値を含みます。

CC2 チャンネルが入力として設定されている場合：CCR2 は、最後の入力キャプチャ 2 イベント（IC2）によって転送されたカウンタ値です。TIMx_CCR2 レジスタは読出し専用レジスタで、プログラムできません。

20.4.18 TIM1 キャプチャ／比較レジスタ 3 (TIM1_CCR3)

アドレスオフセット : 0x3C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15:0 **CCR3[15:0]** : キャプチャ /比較値

CC3 チャンネルが出力として設定されている場合 : CCR3 は、実際のキャプチャ／比較 3 レジスタにロードされる値（プリロード値）です。

TIMx_CCMR2 レジスタの OC3PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 3 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較され、OC3 出力に送信される値を含みます。

CC3 チャンネルが入力として設定されている場合 : CCR3 は、最後の入力キャプチャ 3 イベント (IC3) によって転送されたカウンタ値です。TIMx_CCR3 レジスタは読み出し専用レジスタで、プログラムできません。

20.4.19 TIM1 キャプチャ／比較レジスタ 4 (TIM1_CCR4)

アドレスオフセット : 0x40

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15:0 **CCR4[15:0]** : キャプチャ /比較値

CC4 チャンネルが出力として設定されている場合 : CCR4 は、実際のキャプチャ／比較 4 レジスタにロードされる値（プリロード値）です。

TIMx_CCMR2 レジスタの OC4PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 4 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較され、OC4 出力に送信される値を含みます。

CC4 チャンネルが入力として設定されている場合 : CCR4 は、最後の入力キャプチャ 4 イベント (IC4) によって転送されたカウンタ値です。TIMx_CCR4 レジスタは読み出し専用レジスタで、プログラムできません。

20.4.20 TIM1 ブレークおよびデッドタイムレジスタ (TIM1_BDTR)

アドレスオフセット : 0x44

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	BK2BID	BKBID	BK2DSRM	BKDSRM	BK2P	BK2E	BK2F[3:0]				MINREV[3:0]			
		r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	AOE	BKP	BKE	OSSR	OSSI	POLYSIZE[1:0]		NBEVENTS[7:0]							
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

注 : ビット BK2BID、BKBID、BK2DSRM、BKDSRM、BK2P、BK2E、BK2F[3:0]、BKF[3:0]、AOE、BKP、BKE、OSSI、OSSR、および DTG[7:0] は、LOCK 設定に応じて書き込みがロックされるので、TIMx_BDTR レジスタへの最初のアクセス時に、これらすべてを設定しなければならないことがあります。

ビット 31:30 予約済みであり、リセット値に保持する必要があります。

ビット 29 **BK2BID** : ブレーク 2 双方向
BKBID の説明を参照してください

ビット 28 **BKBID** ブレーク双方向
0 : ブレーク入力 BRK は入力モードです。
1 : ブレーク入力 BRK は双方向モードです。
双方向モード (BKBID ビットが 1 にセット) では、ブレーク入力が入力モードとオープンドレイン出力モード両方で設定されます。アクティブなブレークイベントで、ブレーク入力の低ロジックレベルをアサートし、外部デバイスに対する内部ブレークイベントを表します。
注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。
注 : このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 27 **BK2DSRM** : ブレーク 2 解除
BKDSRM の説明を参照してください

ビット 26 **BKDSRM** : ブレーク解除
0 : ブレーク入力 BRK が設定されます。
1 : ブレーク入力 BRK は解除されます。
このビットは、アクティブなブレークソースがない場合、ハードウェアによってクリアされます。
BKDSRM ビットは、双方向出力制御 (ハインピーダンス状態でのオープンドレイン出力) を解放するためにソフトウェアでセットしてから、ハードウェアによってリセットされ、障害状態がなくなったことを示すまでポーリングする必要があります
注 : このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 25 **BK2P** : ブレーク 2 極性
0 : ブレーク入力 BRK2 はアクティブラーです。
1 : ブレーク入力 BRK2 はアクティブハイです。
注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。
注 : このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 24 **BK2E** : ブレーク 2 イネーブル

注: **BRK2** は **OSSR = OSS1 = 1** の場合にのみ使用してください。

注: このビットは、**LOCK** レベル 1 がプログラムされているときには変更できません (TIMx_BDTR レジスタの **LOCK** ビット)。

注: このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 23:20 **BK2F[3:0]** : ブレーク 2 フィルタ

このビットフィールドは、BRK2 入力をサンプリングする周波数と、BRK2 に適用されるデジタルフィルタの長さを定義します。デジタルフィルタはイベントカウンタでできていて、出力に有効な変化をもたらすには N 個の連続イベント発生が必要です。

0000 : フィルタなし、BRK2 は非同期として動作します。

0001 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 2

0010 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 4

0011 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 8

0100 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$ 、N = 6

0101 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$ 、N = 8

0110 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$ 、N = 6

0111 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$ 、N = 8

1000 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$ 、N = 6

1001 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$ 、N = 8

1010 : $f_{\text{SAMPLING}} = f_{\text{DTS}}$ 、N = 16

1011 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$ 、N = 6

1100 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$ 、N = 8

1101 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 5

1110 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 6

1111 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 8

注: このビットは、**LOCK** レベル 1 がプログラムされているときには変更できません (TIMx_BDTR レジスタの **LOCK** ビット)。

ビット 19:16 **BKF[3:0]** : ブレークフィルタ

このビットフィールドは、BRK 入力をサンプリングする周波数と、BRK に適用されるデジタルフィルタの長さを定義します。デジタルフィルタはイベントカウンタでできていて、出力に有効な変化をもたらすには N 個の連続イベント発生が必要です。

0000 : フィルタなし、BRK は非同期として動作します。

0001 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 2

0010 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 4

0011 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 8

0100 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$ 、N = 6

0101 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$ 、N = 8

0110 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$ 、N = 6

0111 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$ 、N = 8

1000 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$ 、N = 6

1001 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$ 、N = 8

1010 : $f_{\text{SAMPLING}} = f_{\text{DTS}}$ 、N = 16

1011 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$ 、N = 6

1100 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$ 、N = 8

1101 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 5

1110 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 6

1111 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 8

注: このビットは、**LOCK** レベル 1 がプログラムされているときには変更できません (TIMx_BDTR レジスタの **LOCK** ビット)。

ビット 15 MOE : メイン出力イネーブル

このビットは、ブレーク入力の 1 つがアクティブになると、ハードウェアによって非同期にクリアされます (BRK または BRK2)。ソフトウェアによって、または、AOE ビットに応じて自動的にセットされます。出力として設定されたチャンネルに対してのみ有効です。

0 : ブレーク 2 イベントへの対応。OC および OCN 出力は無効です。

ブレークイベントへの対応、または MOE が 0 に書き込まれた場合 : OC および OCN 出力が無効か、OSSI ビットによって強制的にアイドル状態になります。

1 : OC および OCN 出力は、それぞれのイネーブルビット (TIMx_CCER レジスタの CCxE、CCxNE ビット) がセットされている場合は有効です。

詳細については、OC/OCN イネーブルの説明を参照してください ([セクション 20.4.11 : TIM1 キャプチャ/比較有効レジスタ \(TIM1_CCER\)](#))。

ビット 14 AOE : 自動出力イネーブル

0 : MOE はソフトウェアによってのみセットできます。

1 : MOE は、ソフトウェアによって、または次の更新イベント時に自動的にセットできます (ブレーク入力 BRK および BRK2 のいずれもがアクティブでない場合)。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 13 BKP : ブレーク極性

0 : ブレーク入力 BRK はアクティブラーです。

1 : ブレーク入力 BRK はアクティブハイです。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

注 : このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 12 BKE : ブレークイネーブル

このビットは、完全なブレーク保護を有効にします (図 146 : ブレーク および ブレーク2 回路の概要のように bk_acth および BKIN ソースにそれぞれ接続されたすべてのソースを含む)。

0 : ブレーク機能は無効です。

1 : ブレーク機能は有効です。

注 : このビットは、LOCK レベル 1 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。

注 : このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 11 OSSR : RUN モードのオフ状態の選択

このビットは、MOE=1 のとき、相補出力を持ち、出力として設定されているチャンネルで使用されます。OSSR は、相補出力がタイマに実装されていない場合には、実装されません。

詳細については、OC/OCN イネーブルの説明を参照してください ([セクション 20.4.11 : TIM1 キャプチャ/比較有効レジスタ \(TIM1_CCER\)](#))。

0 : インアクティブのとき、OC/OCN 出力は無効です (タイマは出力の制御を解除し、ハイインピーダンス状態を強制する GPIO ロジックによって引き継がれます)。

1 : インアクティブのとき、CCxE=1 または CCxNE=1 になると、OC/OCN 出力は、インアクティブレベルで有効になります (出力は引き続きタイマで制御される)。

注 : このビットは、LOCK レベル 2 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。

ビット 10 OSSI : アイドルモードのオフ状態の選択

このビットは、MOE = 0 のとき、ブレークイベントまたはソフトウェアの書込みにより、出力として設定されているチャンネルで使用されます。

詳細については、OC/OCN イネーブルの説明を参照してください ([セクション 20.4.11 : TIM1 キャプチャ/比較有効レジスタ \(TIM1_CCER\)](#))。

0 : インアクティブのとき、OC/OCN 出力は無効です (タイマは出力の制御を解除し、ハイインピーダンス状態を強制する GPIO ロジックによって引き継がれます)。

1 : インアクティブのとき、OC/OCN 出力はまず強制的にインアクティブレベルにされ、次にデッドタイム後に強制的にアイドルレベルにされます。タイマは出力の制御を保持します。

注 : このビットは、LOCK レベル 2 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。

ビット 9:8 LOCK[1:0] : ロック設定

これらのビットは、ソフトウェアエラーに対する書込み保護を提供します。

00 : LOCK オフ - どのビットも書込み保護されません。

01 : LOCK レベル 1 = TIMx_BDTR レジスタの DTG ビット、TIMx_CR2 レジスタの OISx および OISxN ビット、ならびに TIMx_BDTR レジスタの BK2BID、BKBID、BK2DSRM、BKDSRM、BK2P、BK2E、BK2F[3:0]、BKF[3:0]、AOE、BKP、BKE、OSSI、OSSR および DTG[7:0] ビットは、書込みができなくなります。

10 : LOCK レベル 2 - LOCK レベル 1 に加えて、CC 極性ビット (関連するチャンネルが CCxS ビットを通じて出力に設定されている場合は、TIMx_CCER レジスタの CCxP/CCxNP ビット) と OSSR および OSSI ビットも書き込めなくなります。

11 : LOCK レベル 3 - LOCK レベル 2 に加えて、CC 制御ビット (関連するチャンネルが CCxS ビットを通じて出力に設定されている場合は、TIMx_CCMR レジスタの OCxM および OCxPE ビット) が書き込めなくなります。

注 : LOCK ビットは、リセット後に一度だけ書込みができます。いったん TIMx_BDTR レジスタに書込みが行われると、その内容は次のリセットまで停止されます。

ビット 7:0 DTG[7:0] : デッドタイムジェネレータのセットアップ

これらのビットでは、相補出力の間に挿入されるデッドタイムの長さを指定します。デッドタイムの時間 (DT) は、次の式で与えられます。

$DTG[7:5]=0xx \Rightarrow DT=DTG[7:0] \times t_{dtg}$, ここで $t_{dtg}=t_{DTS}$

$DTG[7:5]=10x \Rightarrow DT=(64+DTG[5:0]) \times t_{dtg}$, ここで $T_{dtg}=2 \times t_{DTS}$

$DTG[7:5]=110 \Rightarrow DT=(32+DTG[4:0]) \times t_{dtg}$, ここで $T_{dtg}=8 \times t_{DTS}$

$DTG[7:5]=111 \Rightarrow DT=(32+DTG[4:0]) \times t_{dtg}$, ここで $T_{dtg}=16 \times t_{DTS}$

例 : $T_{DTS}=125ns$ (8MHz) の場合、可能なデッドタイムの値は、以下のとおりです。

0 から 15875 ns (125 ns 単位)

16 μs から 31750 ns (250 ns 単位)

32 μs から 63 μs (1 μs 単位)

64 μs から 126 μs (2 μs 単位)

注 : このビットフィールドは、LOCK レベル 1、2、または 3 がプログラムされているとき、変更できません (TIMx_BDTR レジスタの LOCK ビット)。

20.4.21 TIM1DMA 制御レジスタ（TIM1_DCR）

アドレスオフセット：0x48

リセット値：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	DBL[4:0]					Res.	Res.	Res.	DBA[4:0]				
			rw	rw	rw	rw	rw				rw	rw	rw	rw	rw

ビット 15:13 予約済みであり、リセット値に保持する必要があります。

ビット 12:8 **DBL[4:0]** : DMA パースト長

この 5 ビットのベクタは、DMA 転送長（タイマは、TIMx_DMAR アドレスに対して読出しまたは書込みアクセスが行われるときにパースト転送を認識します）、つまり転送回数を指定します。転送は、ハーフワードまたはバイトです（以下の例を参照）。

00000 : 1 回転送

00001 : 2 回転送

00010 : 3 回転送

...

10001 : 18 回転送

例： 次の転送を考えます：DBL = 7 バイトかつ DBA = TIM2_CR1。

– DBL = 7 バイトおよび DBA = TIM2_CR1 が転送するバイトのアドレスを表す場合、転送のアドレスは次の式で与えられます。

$(\text{TIMx_CR1 アドレス}) + \text{DBA} + (\text{DMA インデックス})$ 、ここで DMA インデックス = DBL

この例では、(TIMx_CR1 アドレス) + DBA に 7 バイトが追加され、データのコピー元／コピー先アドレスが与えられます。この場合、転送は、以下のアドレスから始めて、7 つのレジスタに対して行われます。(TIMx_CR1 アドレス) + DBA

DMA データサイズの設定に応じて、いくつかのケースが想定されます。

– DMA データサイズをハーフワードで設定した場合、7 つのレジスタにそれぞれ 16 ビットのデータが転送されます。

– DMA データサイズをバイトで設定した場合も、データは 7 つのレジスタに転送されます（最初のレジスタには最初の MSB バイトが含まれ、2 番目のレジスタには最初の LSB バイトが含まれるなど、以降同様）。タイマへの転送で、DMA によって転送されるデータサイズを指定する必要もあります。

ビット 7:5 予約済みであり、リセット値に保持する必要があります。

ビット 4:0 **DBA[4:0]** : DMA ベースアドレス

この 5 ビットのベクタは、DMA 転送のベースアドレスを指定します（TIMx_DMAR アドレスを通じて読出し/書込みアクセスが行われるとき）。DBA は、TIMx_CR1 レジスタのアドレスから始まるオフセットとして定義されます。

例：

00000 : TIMx_CR1

00001 : TIMx_CR2

00010 : TIMx_SMCR

...

20.4.22 TIM1 完全転送用の DMA アドレス (TIM1_DMAR)

アドレスオフセット : 0x4C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IDR[31:16]															
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB[15:0]															
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:0 **DMAB[31:0]** : DMA バーストアクセスレジスタ

DMAR レジスタへの読みまたは書き込み動作は、次のアドレスにあるレジスタへのアクセスとなります : (TIMx_CR1 アドレス) + (DBA + DMA インデックス) x 4。

ここで、TIMx_CR1 アドレスは制御レジスタ 1 のアドレスであり、DBA は TIMx_DCR レジスタで設定された DMA ベースアドレスであり、DMA インデックスは DMA 転送によって自動的に制御され、範囲は 0 から DBL です (DBL は TIMx_DCR 内で設定)。

20.4.23 TIM1 オプションレジスタ 1 (TIM1_OR1)

アドレスオフセット : 0x50

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OCREF_CLR
															r/w

ビット 31:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **OCREF_CLR** : Ocref_clr ソース選択

このビットは、ocref_clr 入力ソースを選択します。

0 : 0 : OCREF_CLR_INT は、OCREF_CLR 入力に接続されています。

1 : 0 : OCREF_CLR_INT は、OCREF_CLR 入力に接続されています。

20.4.24 TIM1 キャプチャ/比較モードレジスタ 3 (TIM1_CCMR3)

アドレスオフセット : 0x54

リセット値 : 0x0000 0000

チャンネル 5 および 6 は出力としてのみ設定できます。

出力比較モード :

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC6M[3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC5M[3]
							rw								rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC6 CE	OC6M[2:0]			OC6 PE	OC6FE	Res.	Res.	OC5 CE	OC5M[2:0]			OC5PE	OC5FE	Res.	Res.
rw	rw	rw	rw	rw	rw			rw	rw	rw	rw	rw	rw		

ビット 31:25 予約済みであり、リセット値に保持する必要があります。

ビット 23:17 予約済みであり、リセット値に保持する必要があります。

ビット 15 **OC6CE** : 出力比較 6 クリアイネーブル
OC1CE の説明を参照してください。

ビット 24、14、13、**OC6M[3:0]** : 出力比較 6 モード
12 OC1M の説明を参照してください。

ビット 11 **OC6PE** : 出力比較 6 プリロードイネーブル
OC1PE の説明を参照してください。

ビット 10 **OC6FE** : 出力比較 6 高速イネーブル
OC1FE の説明を参照してください。

ビット 9:8 予約済みであり、リセット値に保持する必要があります。

ビット 7 **OC5CE** : 出力比較 5 クリアイネーブル
OC1CE の説明を参照してください。

ビット 16、6、5、4 **OC5M[3:0]** : 出力比較 5 モード
OC1M の説明を参照してください。

ビット 3 **OC5PE** : 出力比較 5 プリロードイネーブル
OC1PE の説明を参照してください。

ビット 2 **OC5FE** : 出力比較 5 高速イネーブル
OC1FE の説明を参照してください。

ビット 1:0 予約済みであり、リセット値に保持する必要があります。

20.4.25 TIM1 キャプチャ／比較レジスタ 5 (TIM1_CCR5)

アドレスオフセット : 0x58

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
GC5C3	GC5C2	GC5C1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
r/w	r/w	r/w													
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR5[15:0]															
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31 **GC5C3** : チャンネル 5 およびチャンネル 3 のグループ化

チャンネル 3 出力におけるひずみ :

0 : OC5REF の OC3REFC への影響はありません。

1 : OC3REFC は、OC3REFC と OC5REF の論理 AND です。

このビットは、直ちに有効にするか、プリロードしておいて更新イベント後に考慮にすることができます (TIMxCCMR2 でプリロード機能を選択している場合)。

注 : このひずみを組み合わせ PWM 信号に適用することもできます。

ビット 30 **GC5C2** : チャンネル 5 およびチャンネル 2 のグループ化

チャンネル 2 出力におけるひずみ :

0 : OC5REF の OC2REFC への影響はありません。

1 : OC2REFC は、OC2REFC と OC5REF の論理 AND です。

このビットは、直ちに有効にするか、プリロードしておいて更新イベント後に考慮にすることができます (TIMxCCMR1 でプリロード機能を選択している場合)。

注 : このひずみを組み合わせ PWM 信号に適用することもできます。

ビット 29 **GC5C1** : チャンネル 5 およびチャンネル 1 のグループ化

チャンネル 1 出力におけるひずみ :

0 : OC5REF の OC1REFC5 への影響はありません。

1 : OC1REFC は、OC1REFC と OC5REF の論理 AND です。

このビットは、直ちに有効にするか、プリロードしておいて更新イベント後に考慮にすることができます (TIMxCCMR1 でプリロード機能を選択している場合)。

注 : このひずみを組み合わせ PWM 信号に適用することもできます。

ビット 28:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **CCR5[15:0]** : キャプチャ／比較 5 値

CCR5 は、実際のキャプチャ／比較 5 レジスタにロードされる値 (プリロード値) です。

TIMx_CCMR3 レジスタの OC5PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 5 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較されて、OC5 出力に送信される値を含みます。

20.4.26 TIM1 キャプチャ／比較レジスタ 6 (TIM1_CCR6)

アドレスオフセット : 0x5C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR6[15:0]															
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 15:0 **CCR6[15:0]** : キャプチャ／比較 6 値

CCR6 は、実際のキャプチャ／比較 6 レジスタにロードされる値（プリロード値）です。

TIMx_CCMR3 レジスタの OC6PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 6 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較されて、OC6 出力に送信される値を含みます。

20.4.27 TIM1 オルタネート機能オプションレジスタ 1 (TIM1_AF1)

アドレスオフセット : 0x60

リセット値 : 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETRSEL[3:2]	
														r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POLYSIZE[1:0]		Res.	Res.	BK CMP2P	BK CMP1P	BKINP	Res.	Res.	Res.	Res.	Res.	Res.	BK CMP2E	BK CMP1E	BKINE
r/w	r/w			r/w	r/w	r/w							r/w	r/w	r/w

ビット 31:18 予約済みであり、リセット値に保持する必要があります。

ビット 17:14 **ETRSEL[3:0]** : ETR ソース選択

これらのビットは、ETR 入力ソースを選択します。

0000 : ETR レガシーモード

0001 : COMP1 出力

0010 : COMP2 出力

0011 : ADC1 AWD1

0100 : ADC1 AWD2

0101 : ADC1 AWD3

その他 : 予約済み

注： これらのビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 13:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **BKCOMP2P** : BRK COMP2 入力極性

このビットは、COMP2 入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : COMP2 入力はアクティブハイです。

1 : COMP2 入力はアクティブローです。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 10 BKCMP1P : BRK COMP1 入力極性

このビットは、COMP1 入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : COMP1 入力はアクティブハイです。

1 : COMP1 入力はアクティブローです。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 9 BKINP : BRK BKIN 入力極性

このビットは、BKIN オルタネート機能入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : BKIN 入力はアクティブハイです。

1 : BKIN 入力はアクティブローです。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 8:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 BKCMP2E : BRK COMP2 有効化

このビットは、タイマの BRK 入力に対して COMP2 を有効化します。COMP2 出力は、ほかの BRK ソースとの「論理和」がとられます。

0 : COMP2 入力は無効です。

1 : COMP2 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 1 BKCMP1E : BRK COMP1 有効化

このビットは、タイマの BRK 入力に対して COMP1 を有効化します。COMP1 出力は、ほかの BRK ソースとの「論理和」がとられます。

0 : COMP1 入力は無効です。

1 : COMP1 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 0 BKINE : BRK BKIN 入力有効化

このビットは、タイマの BRK 入力に対して BKIN オルタネート機能入力を有効化します。BKIN 入力は、ほかの BRK ソースとの「論理和」がとられます。

0 : BKIN 入力は無効です。

1 : BKIN 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

注： [図 125: TIM1 ETR 入力回路](#)および[図 146: ブレーク および ブレーク2 回路の概要](#)を参照してください。

20.4.28 TIM1 オルタネート機能レジスタ 2 (TIM1_AF2)

アドレスオフセット : 0x64

リセット値 : 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	BK2 CMP2 P	BK2 CMP1 P	BK2 INP	Res.	Res.	Res.	Res.	Res.	Res.	BK2 CMP2E	BK2 CMP1E	BK2INE
				rW	rW	rW							rW	rW	rW

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **BK2CMP2P** : BRK2 COMP2 入力極性

このビットは、COMP2 入力の感度を選択します。BK2P 極性ビットとともにプログラムする必要があります。

0 : COMP2 入力はアクティブラーです。

1 : COMP2 入力はアクティブハイです。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 10 **BK2CMP1P** : BRK2 COMP1 入力極性

このビットは、COMP1 入力の感度を選択します。BK2P 極性ビットとともにプログラムする必要があります。

0 : COMP1 入力はアクティブラーです。

1 : COMP1 入力はアクティブハイです。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 9 **BK2INP** : BRK2 BKIN2 入力極性

このビットは、BKIN2 オルタネート機能入力の感度を選択します。BK2P 極性ビットとともにプログラムする必要があります。

0 : BKIN2 入力はアクティブラーです。

1 : BKIN2 入力はアクティブハイです。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 8:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **BK2CMP2E** : BRK2 COMP2 有効化

このビットは、タイマの BRK2 入力に対して COMP2 を有効化します。COMP2 出力は、ほかの BRK2 ソースとの「論理和」がとられます。

0 : COMP2 入力は無効です。

1 : COMP2 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 1 **BK2CMP1E** : BRK2 COMP1 有効化

このビットは、タイマの BRK2 入力に対して COMP1 を有効化します。COMP1 出力は、ほかの BRK2 ソースとの「論理和」がとられます。

0 : COMP1 入力は無効です。

1 : COMP1 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 0 **BK2INE** : BRK2 BKIN 入力有効化

このビットは、タイマの BRK2 入力に対して BKIN2 オルタネート機能入力を有効化します。BKIN2 入力は、ほかの BRK2 ソースとの「論理和」がとられます。

0 : BKIN2 入力は無効です。

1 : BKIN2 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

注： [図 146 : ブレーク および ブレーク2 回路の概要](#)を参照してください。

20.4.29 TIM1 タイマ入力選択レジスタ (TIM1_TISEL)

アドレスオフセット : 0x68

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	TI4SEL[3:0]				Res.	Res.	Res.	Res.	TI3SEL[3:0]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	TI2SEL[3:0]				Res.	Res.	Res.	Res.	TI1SEL[3:0]			
				rw	rw	rw	rw						rw	rw	rw

ビット 31:28 予約済みであり、リセット値に保持する必要があります。

ビット 27:24 **TI4SEL[3:0]** : TI4[0]~TI4[15] の入力を選択します。

0000 : TIM1_CH4 入力

その他 : 予約済み

ビット 23:20 予約済みであり、リセット値に保持する必要があります。

ビット 19:16 **TI3SEL[3:0]** : TI3[0]~TI3[15] の入力を選択します。

0000 : TIM1_CH3 入力

その他 : 予約済み

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:8 **TI2SEL[3:0]** : TI2[0]~TI2[15] の入力を選択します。

0000 : TIM1_CH2 入力

0001 : COMP2 出力

その他 : 予約済み

ビット 7:4 予約済みであり、リセット値に保持する必要があります。

ビット 3:0 **TI1SEL[3:0]** : TI1[0]~TI1[15] の入力を選択します。

0000 : TIM1_CH1 入力

0001 : COMP1 出力

その他 : 予約済み

20.4.30 TIM1 レジスタマップ

TIM1 レジスタは、次の表のように、16 ビットアドレス可能レジスタとして配置されます。

表 105. TIM1 レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x00	TIM1_CR1	Res.																				UIFREMAP			CKD [1:0]			CMS [1:0]		DIR	OPM	URS	UDIS	CEN
	リセット値																					0			0	0	0	0	0	0	0	0	0	
0x04	TIM1_CR2	Res.								MMS2[3:0]												OIS2N	OIS2	OIS1N	OIS1			MMS [2:0]		CCDS	CCUS		CCPC	
	リセット値									0	0	0	0		0		0			0	0	0	0	0	0	0	0	0	0	0	0		0	
0x08	TIM1_SMCR	Res.										TS [4:3]					SMS[3]	ETP	ECE	ETPS [1:0]		ETF[3:0]				MSM		TS[2:0]		OCSS	SMS[2:0]			
	リセット値											0	0				0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x0C	TIM1_DIER	Res.																	TDE	COMDE	CC4DE	CC3DE	CC2DE	CC1DE	UDE	BIE	TIE	COMIE	CC4IE	CC3IE	CC2IE	CC1IE	UIE	
	リセット値																		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x10	TIM1_SR	Res.														CC6IF	CC5IF			SBIF	CC4OF	CC3OF	CC2OF	CC1OF	B2IF	B1F	TIF	COMIF	CC4IF	CC3IF	CC2IF	CC1IF	UIF	
	リセット値															0	0			0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x14	TIM1_EGR	Res.																							B2G	BG	TG	COM	CC4G	CC3G	CC2G	CC1G	UG	
	リセット値																								0	0	0	0	0	0	0	0	0	
0x18	TIM1_CCMR1 出力比較モード	Res.							OC2M[3]								OC1M[3]	OC2OE	OC2M [2:0]			OC2PE	OC2FE	CC2 s [1:0]		OC1CE	OC1M [2:0]		OC1PE	OC1FE	CC1 s [1:0]			
	リセット値								0								0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
	TIM1_CCMR1 入力キャプチャ モード	Res.							Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	IC2F[3:0]			IC2PSC [1:0]	CC2 S [1:0]	IC1F[3:0]			IC1PSC [1:0]	CC1 S [1:0]							
	リセット値																		0	0	0	0	0	0	0	0	0	0	0	0	0	0		
0x1C	TIM1_CCMR2 出力比較モード	Res.							OC4M[3]								OC3M[3]	OC4OE	OC4M [2:0]			OC4PE	OC4FE	CC4 s [1:0]		OC3CE	OC3M [2:0]		OC3PE	OC3FE	CC3 s [1:0]			
	リセット値								0								0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
	TIM1_CCMR2 入力キャプチャ モード	Res.							Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	IC4F[3:0]			IC4PSC [1:0]	CC4 S [1:0]	IC3F[3:0]			IC3PSC [1:0]	CC3 S [1:0]							
	リセット値																		0	0	0	0	0	0	0	0	0	0	0	0	0	0		
0x20	TIM1_CCER	Res.										CC6P	CC6E			CC5P	CC5E	CC4NP		CC4P	CC4E	CC3NP	CC3NE	CC3P	CC3E	CC2NP	CC2NE	CC2P	CC2E	CC1NP	CC1NE	CC1P	CC1E	
	リセット値											0	0			0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0		

表 105. TIM1 レジスタマップとリセット値 (続き)

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x24	TIM1_CNT	UIFCPY	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CNT[15:0]															
	リセット値	0																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x28	TIM1_PSC	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PSC[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x2C	TIM1_ARR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ARR[15:0]															
	リセット値																	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0x30	TIM1_RCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	REP[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x34	TIM1_CCR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCR1[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x38	TIM1_CCR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCR2[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x3C	TIM1_CCR3	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCR3[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x40	TIM1_CCR4	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCR4[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x44	TIM1_BDTR	Res.	Res.	BK2BID	BKBID	BK2DSRM	BKDSRM	BK2P	BK2E	BK2F[3:0]			MINREV[3:0]			MOE	AOE	BKP	BKE	OSSR	OSSI	LOC K[1:0]	DT[7:0]										
	リセット値			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x48	TIM1_DCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBL[4:0]				Res.	Res.	Res.	DBA[4:0]					
	リセット値																				0	0	0	0	0				0	0	0	0	0
0x4C	TIM1_DMAR	DMAB[31:0]																															
	リセット値																		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x50	TIM1_OR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OCREF_CLR
	リセット値																																0
0x54	TIM1_CCMR3 出力比較モード	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC6M[3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC5M[3]	OC6CE	OC6M [2:0]		OC6PE	OC6FE	Res.	Res.	OC5CE	OC5M [2:0]		OC5PE	OC5FE	Res.	Res.		
	リセット値								0								0	0	0	0	0	0			0	0	0	0	0	0			

表 105. TIM1 レジスタマップとリセット値 (続き)

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x58	TIM1_CCR5	GC5C3	GC5C2	GC5C1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCR5[15:0]															
	リセット値	0	0	0														0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x5C	TIM1_CCR6	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCR6[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x60	TIM1_AF1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETRSEL [3:0]			Res.	Res.	BKCOMP2P	BKCOMP1P	BKINP	Res.	Res.	Res.	Res.	Res.	BKCOMP2E	BKCOMP1E	BKINE
	リセット値																0	0	0	0			0	0	0					0	0	1	
0x64	TIM1_AF2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BK2CMP2P	BK2CMP1P	BK2INP	Res.	Res.	Res.	Res.	Res.	Res.	BK2CMP2E	BK2CMP1E	BK2INE
	リセット値																					0	0	0							0	0	1
0x68	TIM1_TISEL	Res.	Res.	Res.	Res.	TI4SEL[3:0]				Res.	Res.	Res.	Res.	TI3SEL[3:0]			Res.	Res.	Res.	Res.	Res.	TI2SEL[3:0]			Res.	Res.	Res.	Res.	Res.	TI1SEL[3:0]			
	リセット値					0	0	0	0					0	0	0	0					0	0	0	0					0	0	0	0

レジスタ境界アドレスについては、[セクション 2.2.2 : メモリマップとレジスタ境界アドレス](#)を参照してください。

21 汎用タイマ (TIM2/TIM3)

21.1 TIM2/TIM3 の概要

この汎用タイマは、プログラマブルなプリスケラによって駆動される 16 ビットまたは 32 ビットの自動再ロードカウンタで構成されています。

入力信号のパルス長の測定（入力キャプチャ）や出力波形の生成（出力比較と PWM）など、さまざまな目的に使用できます。

パルス幅と波形の周期は、タイマプリスケラと RCC クロックコントローラプリスケラを使用して、数マイクロ秒から数ミリ秒までの範囲で変化させることができます。


タイマは完全に独立していて、いかなるリソースも共有しません。これらのタイマは、[セクション 21.3.19：タイマの同期](#)に示すように、相互に同期させることができます。

21.2 TIM2/TIM3 の主な特長

汎用 TIMx タイマの主な機能は、次のとおりです。

- 16 ビット (TIM3) または 32 ビット (TIM2) のアップ、ダウン、アップ/ダウン自動再ロードカウンタ。
- カウンタクロック周波数を、1 から 65535 の間で分周する 16 ビットプログラム可能プリスケラ。
- 次の機能を持つ、最大 4 つの独立チャネル。
 - 入力キャプチャ
 - 出力比較
 - PWM 生成（エッジアラインモードとセンターアラインモード）
 - ワンパルスモード出力
- 外部信号でタイマを制御し、複数のタイマを相互接続する同期回路。
- 以下のイベント時の割り込み/DMA 生成。
 - 更新：カウンタオーバーフロー/アンダーフロー、カウンタの初期化（ソフトウェアまたは内部/外部トリガによる）
 - トリガイベント（カウンタの開始、停止、初期化、または内部/外部トリガによるカウント）
 - 入力キャプチャ
 - 出力比較
- 位置決め目的のインクリメンタル（直交）エンコーダとホールセンサ回路をサポート
- 外部クロックまたはサイクルごとの電流管理のためのトリガ入力

図 163. 汎用タイマのブロック図



21.3 TIM2/TIM3機能詳細

21.3.1 タイムベースユニット

プログラム可能なタイマのメインブロックは、自動再ロードレジスタを持つ 16 ビット/32 ビットカウンタです。カウンタは、カウントアップ、カウントダウン、またはカウントアップとカウントダウンの両方を行います。カウンタのクロックは、プリスケアラによって分周できます。

カウンタ、自動再ロードレジスタ、およびプリスケアラレジスタは、ソフトウェアで読み書きができます。カウンタが動作中でも、読み書きが可能です。

タイムベースユニットには、次のレジスタで構成されます。

- カウンタレジスタ (TIMx_CNT)
- プリスケアラレジスタ (TIMx_PSC) :
- 自動再ロードレジスタ (TIMx_ARR)

自動再ロードレジスタはプリロードされます。自動再ロードレジスタの読み書きは、プリロードレジスタへのアクセスになります。プリロードレジスタの内容は、TIMx_CR1 レジスタの自動再ロードプリロードイネーブルビット (ARPE) に応じて、常時または更新イベント (UEV) ごとに、シャドウレジスタに転送されます。TIMx_CR1 レジスタの UDIS ビットが 0 の場合、カウンタがオーバーフロー（またはダウンカウント時はアンダーフロー）に達したときに、更新イベントが送られます。また、ソフトウェアで生成することもできます。更新イベントの生成については、各設定の詳細が説明されています。

カウンタのクロックは、TIMx_CR1 レジスタのカウンタイネーブルビット (CEN) がセットされているときにのみ、プリスケアラ出力 CK_CNT から供給されます（カウンタの有効化の詳細については、スレーブモードコントローラの説明も参照してください）。

実際のカウンタイネーブル信号 CNT_EN は、CEN の 1 クロックサイクル後にセットされます。

プリスケアラの説明

プリスケアラは、カウンタクロック周波数を 1 から 65536 の間の値で分周することができます。16 ビット/32 ビットレジスタ (TIMx_PSC レジスタ) を使って制御される 16 ビットカウンタをベースとしています。この制御レジスタはバッファされているので、動作中に変更できます。新しいプリスケアラ比は、次の更新イベントで有効になります。

図 164 と 図 165 に、プリスケアラ比を動作中に変更したときのカウンタの動作の例を示します。

図 164. プリスケアラ分周比が 1 から 2 に変化したときのカウンタのタイミング図





図 165. プリスケアラ分周比が 1 から 4 に変化したときのカウンタのタイミング図



21.3.2 カウンタモード

アップカウントモード

アップカウントモードでは、カウンタは 0 から自動再ロード値 (TIMx_ARR レジスタの内容) までカウントし、0 からカウントをリスタートして、カウンタオーバーフローイベントを生成します。

更新イベントは、カウンタオーバーフローごとに、または、(ソフトウェアで、または、スレープモードコントローラを使用して) TIMx_EGR レジスタの UG ビットをセットすることで生成できます。

UEV イベントは、TIMx_CR1 レジスタの UDIS ビットをセットすることにより、ソフトウェアで無効にできます。これは、プリロードレジスタに新しい値を書き込んでいるときにシャドウレジスタが更新されるのを防ぐためです。この場合、UDIS ビットに 0 が書き込まれるまで、更新イベントは発生しません。ただし、プリスケアラのカウンタと同じく、カウンタは 0 からカウントをリスタートします (ただし、プリスケアラ比は変化しません)。さらに、TIMx_CR1 レジスタの URS ビット (更新リクエスト選択) がセットされている場合は、UG ビットをセットすると更新イベント UEV が生成されますが、UIF フラグはセットされません (したがって、割込みや DMA リクエストは送信されません)。これは、キャプチャイベント時にカウンタをクリアしているときに、更新とキャプチャの両方の割込みを生成するのを防ぐためです。

更新イベントが発生すると、すべてのレジスタが更新され、URS ビットに応じて、更新フラグ (TIMx_SR レジスタの UIF ビット) がセットされます。

- プリスケアラのバッファにはプリロード値 (TIMx_PSC レジスタの内容) が再びロードされます。
- 自動再ロードシャドウレジスタは、プリロード値 (TIMx_ARR) で更新されます。

以下の図は、TIMx_ARR = 0x36 のときの、さまざまなクロック周波数におけるカウンタの動作の例を示します。

図 166. 内部クロック分周比が 1 の場合のカウンタのタイミング図




図 167. 内部クロック分周比が 2 の場合のカウンタのタイミング図




図 168. 内部クロック分周比が 4 の場合のカウンタのタイミング図




図 169. 内部クロック分周比が N の場合のカウンタのタイミング図




図 170. ARPE=0 (TIMx_ARR はプリロードされない) の場合の更新イベント時のカウンタのタイミング図





図 171. ARPE=1 (TIMx_ARR はプリロードされる) の場合の更新イベント時のカウンタのタイミング図



ダウンカウントモード

ダウンカウントモードでは、カウンタは自動再ロード値 (TIMx_ARR レジスタの内容) から 0 までカウントした後、自動再ロード値からカウントダウンをリスタートし、カウンタアンダーフローイベントを生成します。

更新イベントは、カウンタアンダーフローごとに、または、(ソフトウェアで、または、スレープモードコントローラを使用して) TIMx_EGR レジスタの UG ビットをセットすることにより生成できます。

UEV 更新イベントは、ソフトウェアで TIMx_CR1 レジスタの UDIS ビットをセットすることにより無効にできます。これは、プリロードレジスタに新しい値を書き込んでいるときにシャドウレジスタが更新されるのを防ぐためです。この後 UDIS ビットに 0 が書き込まれるまで、更新イベントは発生しません。ただし、カウンタは現在の自動再ロード値からリスタートしますが、プリスケアラのカウンタは 0 からリスタートします (しかし、プリスケアラ比は変化しません)。

さらに、TIMx_CR1 レジスタの URS ビット (更新リクエスト選択) がセットされている場合は、UG ビットをセットすると更新イベント UEV が生成されますが、UIF フラグはセットされません (したがって、割込みや DMA リクエストは送信されません)。これは、キャプチャイベント時にカウンタをクリアしているときに、更新とキャプチャの両方の割込みを生成するのを防ぐためです。

更新イベントが発生すると、すべてのレジスタが更新され、URS ビットに応じて、更新フラグ (TIMx_SR レジスタの UIF ビット) がセットされます。

- プリスケアラのバッファにはプリロード値 (TIMx_PSC レジスタの内容) が再びロードされます。
- 自動再ロードアクティブレジスタは、プリロード値 (TIMx_ARR レジスタの内容) で更新されます。カウンタがリロードされる前に自動再ロードが更新されるので、次の周期は期待通りの周期になります。

以下の図は、TIMx_ARR = 0x36 のときの、さまざまなクロック周波数におけるカウンタの動作の例を示します。

図 172. 内部クロック分周比が 1 の場合のカウンタのタイミング図




図 173. 内部クロック分周比が 2 の場合のカウンタのタイミング図




図 174. 内部クロック分周比が 4 の場合のカウンタのタイミング図




図 175. 内部クロック分周比が N の場合のカウンタのタイミング図





図 176. 繰り返しカウンタが使用されていない場合の更新イベント時のカウンタのタイミング図



センターアラインモード (アップ/ダウンカウント)

センターアラインモードでは、カウンタは 0 から自動再ロード値 (TIMx_ARR レジスタの内容) -1 までカウントして、カウンタオーバーフローイベントを生成した後、自動再ロード値から 1 までカウントして、カウンタアンダーフローイベントを生成します。その後、0 からカウントをリスタートします。

センターアラインモードは、TIMx_CR1 レジスタの CMS ビットが“00”に等しくないときにアクティブとなります。出力に設定されたチャネルの出力比較割込みフラグは、カウンタがカウントダウンするとき (センターアラインモード 1、CMS=01)、カウンタがカウントアップするとき (センターアラインモード 2、CMS=10)、またはカウンタがカウントアップしてカウントダウンするとき (センターアラインモード 3、CMS=11) にセットされます。

このモードでは、方向ビット (TIMx_CR1 レジスタの DIR) に書き込むことはできません。このビットは、ハードウェアによって更新されて、カウンタの現在の方向を示します。

更新イベントは、カウンタオーバーフローとカウンタアンダーフローごとに生成されます。または、(ソフトウェアで、またはスレーブモードコントローラを使用して) TIMx_EGR レジスタの UG ビットをセットすることでも、更新イベントが生成されます。この場合、プリスケアラのカウンタと同じく、カウンタは 0 からカウントをリスタートします。

UEV 更新イベントは、ソフトウェアで TIMx_CR1 レジスタの UDIS ビットをセットすることにより無効にできます。これは、プリロードレジスタに新しい値を書き込んでいるときにシャドウレジスタが更新されるのを防ぐためです。この場合、UDIS ビットに 0 が書き込まれるまで、更新イベントは発生しません。ただし、カウンタは現在の自動再ロード値に基づいて、カウントアップとカウントダウンを続けます。


さらに、TIMx_CR1 レジスタの URS ビット (更新リクエスト選択) がセットされている場合は、UG ビットをセットすると更新イベント UEV が生成されますが、UIF フラグはセットされません (したがって、割込みや DMA リクエストは送信されません)。これは、キャプチャイベント時にカウンタをクリアしているときに、更新とキャプチャの両方の割込みを生成するのを防ぐためです。

更新イベントが発生すると、すべてのレジスタが更新され、URS ビットに応じて、更新フラグ (TIMx_SR レジスタの UIF ビット) がセットされます。

- プリスケアラのパッファにはプリロード値 (TIMx_PSC レジスタの内容) が再びロードされます。
- 自動再ロードアクティブレジスタは、プリロード値 (TIMx_ARR レジスタの内容) で更新されます。更新の原因がカウンタオーバーフローである場合には、自動再ロードが更新されてからカウンタが再ロードされるので、次の周期は期待通りの周期になります (カウンタに新しい値がロードされます)。

以下の図は、さまざまなクロック周波数におけるカウンタの動作の例を示します。

図 177. 内部クロック分周比が 1、TIMx_ARR=0x6 の場合のカウンタのタイミング図



1. ここでは、センターアラインモード 1 が使用されています (詳細については、[セクション 21.4.1: 626 ページのTIMx 制御レジスタ 1 \(TIMx_CR1\) \(x = 2 to 3\)](#)を参照)。

図 178. 内部クロック分周比が 2 の場合のカウンタのタイミング図





図 179. 内部クロック分周比が 4、TIMx_ARR = 0x36 の場合のカウンタのタイミング図



1. センターアラインモード 2 または 3 が使用され、オーバーフロー時に UIF がセットされます。

図 180. 内部クロック分周比が N の場合のカウンタのタイミング図




図 181. ARPE=1 (カウンタアンダーフロー) の場合の更新イベント時のカウンタタイミング図





図 182. ARPE=1 (カウンタオーバーフロー) の場合の更新イベント時のカウンタのタイミング図



21.3.3 クロック選択

カウンタクロックは、次のクロックソースによって供給されます。

- 内部クロック (CK_INT)
- 外部クロックモード 1: 外部入力ピン (Tix)
- 外部クロックモード 2: 外部トリガ入力 (ETR)
- 内部トリガ入力 (ITRx): あるタイマを別のタイマのプリスケアラとして使用します。たとえば、タイマ 13 がタイマ 2 のプリスケアラとして機能するように設定できます。詳細については、[620 ページのタイマを別のタイマのプリスケアラとして使用する](#)を参照してください。

内部クロックソース (CK_INT)

スレーブモードコントローラが無効の場合 (TIMx_SMCR レジスタの SMS=000)、CEN、DIR ビット (TIMx_CR1 レジスタ) と UG ビット (TIMx_EGR レジスタ) が実際の制御ビットであり、ソフトウェアでのみ変更できます (自動的にクリアされたままの UG ビットを除きます)。CEN ビットに 1 が書き込まれると、プリスケアラにはクロックとして内部クロック CK_INTが供給されます。

[図 183](#) に、プリスケアラを使用しない場合の制御回路と通常モードのアップカウンタの動作を示します。

図 188. 内部クロック分割比 1 の場合の動作タイミング図

内部クロック

CEN = CNT_EN

UG

CNT_INIT

カウンタクロック = CK_CNT = CK_PSC

カウンタレジスタ

31 32 33 34 35 36 00 01 02 03 04 05 06 07

MS31085V2


図 10-4. TI2 外部クロックの接続例

The diagram illustrates the connection of the TI2 external clock to the TIMx_SMCR register. The input signal TIMx_CH2 is split into TI2[0] and TI2[1..15]. TI2[0] is connected to the TI2 input of the filter. TI2[1..15] is connected to the TI2 input of the edge detection circuit. The output of the filter is connected to the ICF[3:0] input of the TIMx_CCMR1 register. The output of the edge detection circuit is connected to the TI2F_Rising and TI2F_Falling inputs of the TIMx_CCER register. The output of the TIMx_CCER register is connected to the CC2P input of the TIMx_SMCR register. The TIMx_SMCR register has several control signals: TS[4:0], TRGI, ETRF, CK_INT, and ECE. The output of the TIMx_SMCR register is CK_PSC. The TIMx_SMCR register also has a control signal SMS[2:0].

1. TIMx_TISEL レジスタの TI2SEL[3:0] ビットで、適切な TI2x ソース（内部または外部）を選択します。
2. TIMx_CCMR1 レジスタの CC2S ビットに“01”を書き込むことによって、チャンネル 2 が TI2 入力の立ち上がりエッジを検出するように設定します。
3. TIMx_CCMR1 レジスタの IC2F[3:0] ビットに書き込むことによって、入力フィルタ時間を設定します（フィルタを使用しない場合は、IC2F=0000 にしておきます）。

- 注： キャプチャプリスケアラはトリガには使用されないなので、設定は不要です。
4. CC2P=0、CC2NP=0、および CC2NP=0 を TIMx_CCER レジスタに書き込んで、立ち上がりエッジ極性を選択します。
 5. TIMx_SMCR レジスタに SMS=111 を書き込むことによって、タイマを外部クロックモード 1 に設定します。
 6. TIMx_SMCR レジスタに TS=00110 を書き込むことによって、入力ソースとして TI2 を選択します。
 7. TIMx_CR1 レジスタに CEN=1 を書き込むことによって、カウンタを有効にします。
- TI2 の立ち上がりエッジが発生すると、カウンタは 1 カウントを行い、TIF フラグがセットされます。
- TI2 の立ち上がりエッジから実際のカウンタクロックまでの間には、TI2 入力の再同期回路による遅延があります。

図 185. 外部クロックモード 1 の制御回路




外部クロックソースモード 2

このモードは、TIMx_SMCR レジスタの ECE=1 を書き込むことによって選択されます。

カウンタは、外部トリガ入力 ETR の立ち上がりまたは立ち下がりエッジごとにカウントできます。

図 186 に、外部トリガ入力ブロックの概要を示します。

図 186. 外部トリガ入力ブロック




たとえば、ETR の 2 回の立ち上がりエッジごとにカウントするようにアップカウンタを設定するには、以下の手順に従います。

1. TIMx_AF1 レジスタの ETRSEL[3:0] ビットで、適切な ETR ソース（内部または外部）を選択します。
2. この例ではフィルタは不要なので、TIMx_SMCR レジスタの ETF[3:0] に 0000 を書き込みます。
3. TIMx_SMCR レジスタに ETPS[1:0]=01 を書き込むことによって、プリスケアラを設定します。
4. TIMx_SMCR レジスタに ETP=0 を書き込むことによって、ETR ピンの立ち上がりエッジ検出を選択します。
5. TIMx_SMCR レジスタに ECE=1 を書き込むことによって、外部クロックモード 2 を有効にします。
6. TIMx_CR1 レジスタに CEN=1 を書き込むことによって、カウンタを有効にします。

カウンタは 2 回の ETR 立ち上がりエッジごとに 1 回カウントします。

ETR の立ち上がりエッジから実際のカウンタクロックまでの間に、ETRP 信号の再同期回路による遅延があります。

図 187. 外部クロックモード 2 の制御回路




21.3.4 キャプチャ／比較チャネル

各キャプチャ／比較チャネルは、キャプチャ／比較レジスタ（シャドウレジスタを含む）、キャプチャの入カステージ（デジタルフィルタ、マルチプレクス、ブリスケーラ）、および出力カステージ（コンパレータと出力制御）から構成されています。

次の図に、キャプチャ／比較チャネルの概要を示します。

入カステージは、対応する TIX 入力をサンプリングして、フィルタリングを行った TIXF を生成します。次に、極性選択付きのエッジ検出回路が、スレーブモードコントローラによってトリガ入力として、またはキャプチャコマンドとして使用される信号（TIXFPx）を生成します。この信号はブリスケーラを通じて、キャプチャレジスタ（ICxPS）に渡されます。

図 188. キャプチャ／比較チャネル（例：チャネル 1 入カステージ）



出力カステージは、OCxRef（アクティブハイ）として使用される中間波形を生成します。信号の極性は最終出力に影響を与えます。

図 189. キャプチャ／比較チャンネル 1 メイン回路





図 190. キャプチャ／比較チャンネル（チャンネル 1）の出力ステージ



キャプチャ／比較ブロックは、1つのプリロードレジスタと1つのシャドウレジスタで構成されています。書込みおよび読み出しアクセスは、常にプリロードレジスタに対して行われます。

キャプチャモードでは、キャプチャ動作は実際にはシャドウレジスタで行われ、その値がプリロードレジスタにコピーされます。

比較モードでは、プリロードレジスタの内容がシャドウレジスタにコピーされて、カウンタと比較されます。

21.3.5 入力キャプチャモード

入力キャプチャモードでは、対応する ICx 信号によって変化が検出された後、カウンタの値をラッチするために、キャプチャ/比較レジスタ (TIMx_CCRx) が使用されます。キャプチャが発生すると、対応する CCxIF フラグ (TIMx_SR レジスタ) がセットされ、割込みまたは DMA リクエストを送信できます (有効な場合)。CCxIF フラグがすでにハイのときにキャプチャが発生した場合は、オーバキャプチャフラグ CCxOF (TIMx_SR レジスタ) がセットされます。CCxIF フラグは、ソフトウェアで“0”を書き込むことによって、または、TIMx_CCRx レジスタに格納されたキャプチャデータを読み出すことによってクリアできます。CCxOF は、“0”を書き込むとクリアされます。

次の例は、TI1 入力立ち上がったときに、カウンタの値を TIMx_CCR1 にキャプチャする方法を示します。このためには、次の手順を使用します。

1. TIMx_TISEL レジスタの TI1SEL[3:0] ビットで、適切な TI1x ソース (内部または外部) を選択します。
2. アクティブ入力を選択します。TIMx_CCR1 は TI1 入力とリンクされていなければならないので、このためには TIMx_CCMR1 レジスタの CC1S ビットに“01”を書き込みます。CC1S の値が“00”から変化すると、チャンネルは入力に設定され、TIMx_CCR1 レジスタは読み出し専用になります。
3. タイマに接続する信号に関して、必要な入力フィルタ時間をプログラムします (入力が TIx の 1 つである場合、TIMx_CCMRx レジスタの ICxF ビット)。入力信号の反転時、最大で内部クロックの 5 サイクルの間、信号が安定しないと想定してみます。この場合、フィルタ時間を 5 クロックサイクルより長くプログラミングする必要があります。新しいレベルの連続した 8 個のサンプルが検出されたときに、TI1 の遷移を検証できます (周波数 f_{DTS} でサンプリング)。この場合、TIMx_CCMR1 レジスタの IC1F ビットに 0011 を書き込みます。
4. TI1 チャンネルのアクティブ遷移のエッジを選択します。このためには、TIMx_CCER レジスタの CC1P、CC1NP、および CC1NP ビットに“000”を書き込みます (この場合、立ち上がりエッジの選択)。
5. 入力プリスケアラをプログラムします。今回の例では、有効な信号変化ごとにキャプチャを行いたいのので、プリスケアラを無効にします (TIMx_CCMR1 レジスタの IC1PS ビットに 00 を書き込みます)。
6. TIMx_CCER レジスタの CC1E ビットをセットすることによって、カウンタからキャプチャレジスタへのキャプチャを有効にします。
7. 必要な場合は、TIMx_DIER レジスタの CC1IE ビットをセットすることによって、関連する割込みリクエストを有効にするか、TIMx_DIER レジスタの CC1DE ビットをセットすることによって、DMA リクエストを有効にします。

入力キャプチャが発生すると、

- アクティブ遷移時に、カウンタの値が TIMx_CCR1 レジスタに格納されます。
- CC1IF フラグがセットされます (割込みフラグ)。CC1OF ビットは、少なくとも 2 回連続でキャプチャが発生した場合にもセットされますが、フラグはクリアされません。
- CC1IE ビットに応じて、割込みが生成されます。
- CC1DE ビットに応じて、DMA リクエストが生成されます。

オーバキャプチャを処理するために、オーバキャプチャフラグの前にデータを読み出すことが推奨されます。これにより、フラグ読み出し後、データ読み出し前に発生するオーバキャプチャの見落としを避けることができます。

注： IC 割込みと DMA リクエストは、TIMx_EGR レジスタの対応する CCxG ビットをセットすることによって、ソフトウェアによって生成することができます。

21.3.6 PWM 入力モード


このモードは、入力キャプチャモードの特殊ケースです。操作手順は入力キャプチャモードと同様ですが、以下の点が異なります。

- 2つの ICx 信号が同じ TIx 入力にマッピングされます。
- この2つの ICx 信号は、逆の極性のエッジでアクティブです。
- 2つの TIxFP 信号の1つがトリガ入力として選択され、スレーブモードコントローラはリセットモードに設定されます。

たとえば、次の手順を使用して、TI1 に適用された PWM の周期 (TIMx_CCR1 レジスタ) とデューティサイクル (TIMx_CCR2 レジスタ) を測定できます (手順は、CK_INT 周波数とプリスケアラ値によって、若干異なることがあります)。

1. TIMx_TISEL レジスタの TI1SEL[3:0] ビットで、適切な TI1x ソース (内部または外部) を選択します。
2. TIMx_CCMR1 レジスタの CC1S ビットに 01 を書き込むことによって (TI1 を選択)、TIMx_CCR1 のアクティブ入力を選択します。
3. CC1P ビットと CC1NP ビットに“0”を書き込むことによって (立ち上がりエッジでアクティブ)、TI1FP1 のアクティブ極性を選択します (TIMx_CCR1 のキャプチャとカウンタクリアの両方に使用します)。
4. TIMx_CCMR1 レジスタの CC2S ビットに“10”を書き込むことによって (TI1 を選択)、TIMx_CCR2 のアクティブ入力を選択します。
5. CC2P ビットに“1”を、CC2NP ビットに“0”を書き込むことによって (立ち下がりエッジでアクティブ)、TI1FP2 のアクティブ極性を選択します (TIMx_CCR2 のキャプチャに使用されます)。
6. TIMx_SMCR レジスタの TS ビットに 00101 を書き込むことによって (TI1FP1 を選択)、有効なトリガ入力を選択します。
7. TIMx_SMCR レジスタの SMS ビットに 100 を書き込むことによって、スレーブモードコントローラをリセットモードに設定します。
8. TIMx_CCER レジスタの CC1E と CC2E ビットに 1 を書き込むことによって、キャプチャを有効にします。

図 191. PWM 入力モードタイミング



1. TI1FP1 と TI2FP2 のみがスレーブモードコントローラに接続されているので、PWM 入力モードは TIMx_CH1/TIMx_CH2 信号でのみ使用できます。

21.3.7 強制出力モード

このモード (TIMx_CCMRx レジスタの CCxS=00) では、各出力比較信号 (OCxREF、そして OCx) はソフトウェアで強制的にアクティブ、非アクティブのいずれかの状態とされます。これは出力比較レジスタとカウンタの間の比較動作とはかかわりなく行われます。

出力比較信号 (OCxREF/OCx) を強制的にアクティブレベルにするには、対応する TIMx_OCMRx レジスタの OCxM ビットに 101 を書き込みます。これにより、OCxREF は強制的にハイレベルになり (OCxREF は常にアクティブハイ)、OCx は CCxP 極性ビットと逆の値になります。

例: CCxP=0 (OCx アクティブハイ) => OCx は強制的にハイレベルになります。

TIMx_CCMRx レジスタの OCxM ビットに 100 を書き込むことによって、OCxREF 信号を強制的にローにできます。

いずれにしても、TIMx_CCRx シャドウレジスタとカウンタの比較は実行されるので、フラグをセットできます。それに応じて、割込みや DMA リクエストを送信できます。これについては、出力比較モードのセクションで説明します。

21.3.8 出力比較モード

この機能は、出力波形を制御したり、一定時間が経過したことを示すために使用されます。

キャプチャ/比較レジスタとカウンタの値が一致すると、出力比較は次のように機能します。

- 対応する出力ピンに、出力比較モード (TIMx_CCMRx レジスタの OCxM ビット) と出力極性 (TIMx_CCER レジスタの CCxP ビット) によって定義されたプログラム可能値を割り当てます。一致した際、出力ピンは、レベルを維持するか (OCxM=000)、アクティブにセットされるか (OCxM=001)、非アクティブにセットされるか (OCxM=010)、または反転されます (OCxM=011)。
- 割込みステータスレジスタのフラグをセットします (TIMx_SR レジスタの CCxIF ビット)。
- 対応する割込みマスク (TIMx_DIER レジスタの CCxIE ビット) がセットされている場合は、割込みを生成します。
- 対応するイネーブルビット (TIMx_DIER レジスタの CCxDE ビット) がセットされている場合は、DMA リクエストを送信します (DMA リクエスト選択には、TIMx_CR2 レジスタの CCDS ビットが使用されます)。

TIMx_CCRx レジスタは、プリロードレジスタを使用するしないにかかわらず、TIMx_CCMRx レジスタの OCxPE ビットを使用してプログラミングできます。

出力比較モードでは、更新イベント UEV は OCxREF および OCx 出力には影響を与えません。タイミングの分解能はカウンタの 1 カウント分です。出力比較モードは単一パルス出力するためにも使用できます (ワンパルスモード)。


手順

1. カウンタクロックを選択します (内部、外部、プリスケアラ)。
2. TIMx_ARR レジスタと TIMx_CCRx レジスタに目的のデータを書き込みます。
3. 割込みリクエスト/DMA リクエストを生成する場合は、CCxIE ビット/CCxDE ビットをセットします。
4. 出力モードを選択します。たとえば、CNT が CCRx と一致したときに OCx 出力をトグルし、CCRx プリロードを使用せず、OCx が有効でアクティブハイのときには、OCxM=011、OCxPE=0、CCxP=0、CCxE=1 を書き込みます。
5. TIMx_CR1 レジスタの CEN ビットをセットすることによって、カウンタを有効にします。

いつでもソフトウェアで TIMx_CCRx レジスタを更新して、出力波形を制御できます。ただし、プリロードレジスタが有効でない場合に限り (OCxPE=0)。そうでない場合、TIMx_CCRx シャドウ

レジスタは、次の更新イベント UEV でのみ更新されます。例を図 192 に示します。

図 192. 出力比較モード、OC1 の反転



21.3.9 PWM モード

パルス幅変調 (PWM) モードでは、TIMx_ARR レジスタの値によって決められた周波数と TIMx_CCRx レジスタの値によって決められたデューティサイクルで信号を生成できます。

PWM モードは、個々のチャネル (OCx 出力ごとに PWM 1 波形) で、TIMx_CCMRx レジスタの OCxM ビットに“110” (PWM モード 1) や“111” (PWM モード 2) を書き込むことで、独自に選択できます。TIMx_CCMRx レジスタの OCxPE ビットをセットすることによって、対応するプリロードレジスタを有効にする必要があります。また、TIMx_CR1 レジスタの ARPE ビットをセットすることによって、自動再ロードプリロードレジスタも (アップカウントまたはセンターアラインモードで) 有効にする必要があります。

プリロードレジスタは、更新イベントが発生したときにのみシャドウレジスタに転送されるので、カウンタを開始する前に、TIMx_EGR レジスタの UG ビットをセットすることによって、すべてのレジスタを初期化しておく必要があります。

OCx 極性は、TIMx_CCER レジスタの OCxP ビットを使用して、ソフトウェアでプログラム可能です。アクティブハイまたはアクティブローとしてプログラムできます。OCx 出力は、TIMx_CCER レジスタの CCxE ビットによって有効になります。詳細については、TIMx_CCERx レジスタの説明を参照してください。

PWM モード (1 または 2) では、TIMx_CNT と TIMx_CCRx が常に比較されて、TIMx_CCRx ≤ TIMx_CNT または TIMx_CNT ≤ TIMx_CCRx かどうか判断されます (カウントの方向によります)。ただし、OCREF_CLR 機能 (OCREF は、次の PWM 周期までは ETR 信号を通じて外部イベントによってクリアできる) に従って、OCREF 信号は次の場合にのみアサートされます。

- 比較結果が変化したとき、または
- 出力比較モード (TIMx_CCMRx レジスタの OCxM ビット) が停止構成 (比較なし、OCxM=000) から PWM モードの 1 つ (OCxM=110 または 111) へ切り替えられたとき。

タイマの動作中は、ソフトウェアで強制的に PWM になります。

タイマは、TIMx_CR1 レジスタの CMS ビットに応じて、エッジアラインモードまたはセンタアラインモードで PWM を生成できます。


PWM エッジアラインモード

アップカウント構成

TIMx_CR1 レジスタの DIR ビットがローのときには、アップカウントがアクティブです。[585 ページのアップカウントモード](#)を参照してください。

次の例では、PWM モード 1 を使用しています。PWM 基準信号 OCxREF は、TIMx_CNT < TIMx_CCRx の間はハイに、そうでない場合はローになります。TIMx_CCRx の比較値が自動再ロード値 (TIMx_ARR レジスタの) より大きい場合、OCxREF は“1”です。比較値が 0 の場合、OCxREF は“0”に保持されます。[図 193](#) に TIMx_ARR=8 のときのエッジアライン PWM 波形の例を示します。

図 193. エッジアライン PWM 波形 (ARR=8)



ダウンカウント構成

TIMx_CR1 レジスタの DIR ビットがハイのときには、ダウンカウントがアクティブです。[588 ページのダウンカウントモード](#)を参照してください。


PWM モード 1 では、基準信号 OCxRef は、TIMx_CNT > TIMx_CCRx の間はローであり、そうでない場合はハイになります。TIMx_CCRx の比較値が TIMx_ARR の自動再ロード値より大きい場合、ocxref は 100% です。このモードでは、PWM 信号を生成することはできません。

PWM センターアラインモード

センタアラインモードは、TIMx_CR1 レジスタの CMS ビットが“00”でないときにアクティブです (その他すべての設定は、OCxRef/OCx 信号に対して同じ効果を持ちます)。比較フラグは、CMS ビッ

図 194 に、次の条件でのセンターアライン PWM 波形の例を示します。

- 図 194. センターアライン PWM 波形 (ARR=8)



- センターラインモードを開始するときには、現在のアップ／ダウン設定が使用されます。これは、TIMx_CR1 レジスタの DIR ビットに書き込まれた値に応じて、カウンタがカウントアップ

またはカウントダウンすることを意味します。さらに、DIR ビットと CMS ビットをソフトウェアによって同時に変更することはできません。

- センターアラインモードで動作中のカウンタへの書き込みは、予期しない結果を招くことがあるので推奨されません。特に、
 - 自動再ロード値より大きい値をカウンタに書き込んだ場合 ($TIMx_CNT > TIMx_ARR$)、方向は更新されません。たとえば、カウンタがカウントアップしていた場合、カウンタはカウントアップを続けます。
 - カウンタに 0 または $TIMx_ARR$ 値が書き込まれた場合、方向は更新されますが、更新イベント UEV は生成されません。
- センターアラインモードを使用する最も安全な方法は、カウンタを開始する直前に、ソフトウェアによって更新を生成して ($TIMx_EGR$ レジスタの UG ビットをセットする)、動作中はカウンタへの書き込みを行わないことです。

21.3.10 非対称 PWM モード

非対称モードでは、プログラム可能な位相シフトによって 2 つのセンターアライン PWM 信号の生成を可能にします。周波数が $TIMx_ARR$ レジスタの値で決定されるのに対し、デューティサイクルや位相シフトは $TIMx_CCRx$ レジスタペアで決定されます。1 つ目のレジスタがアップカウント時の PWM を制御し、2 つ目のレジスタがダウンカウント時の PWM を制御することで、PWM は PWM ハーフサイクルごとに調整されます。

- OC1REFC (または OC2REFC) は、 $TIMx_CCR1$ および $TIMx_CCR2$ によって制御されます。
- OC3REFC (または OC4REFC) は、 $TIMx_CCR3$ および $TIMx_CCR4$ によって制御されます。


非対称 PWM モードは、 $TIMx_CCMRx$ レジスタの OCxM ビットに“1110” (非対称 PWM モード 1) または“1111” (非対称 PWM モード 2) を書き込むことによって、2 チャンネルごとに選択できます (CCR レジスタペアごとに 1 つの OCx 出力)。

注： OCxM[3:0] ビットフィールドは互換性を確保するために 2 つのパーツに分割され、最上位ビットと 3 つの最下位ビットとは隣接していません。

特定のチャンネルが非対称の PWM チャンネルとして使用されると、その 2 次チャンネルも使用できます。たとえば、OC1REFC 信号がチャンネル 1 (非対称 PWM モード 1) に生成されると、チャンネル 2 の OC2REFC 信号、または非対称 PWM モード 2 の結果として得られる OC2REFC 信号を出力できます。

図 195 は、非対称 PWM モードを使用して生成される信号の例を表します (チャンネル 1 から 4 は非対称 PWM モード 1 として設定されます)。

図 195. 50% デューティサイクルの 2 位相シフトされた PWM 信号の生成



21.3.11 組み合わせ PWM モード

組み合わせ PWM モードでは、2つのエッジラインまたはセンターライン PWM 信号を生成でき、それぞれのパルス間に遅延および位相シフトをプログラム可能です。周波数が TIMx_ARR レジスタの値で決定されるのに対し、デューティサイクルや遅延は 2つの TIMx_CCRx レジスタで決定されます。結果として得られる信号 OCxREFC は、2つの PWM 基準信号の OR または AND による論理結合から成ります。

– OC1REFC (または OC2REFC) は、TIMx_CCR1 および TIMx_CCR2 によって制御されます。

– OC3REFC (または OC4REFC) は、TIMx_CCR3 および TIMx_CCR4 によって制御されます。

組み合わせ PWM モードは、TIMx_CCMRx レジスタの OCxM ビットに“1100” (組み合わせ PWM モード 1) または“1101” (組み合わせ PWM モード 2) を書き込むことによって、2チャンネルごとに選択できます (CCR レジスタペアごとに 1つの OCx 出力)。


特定のチャンネルが組み合わせ PWM チャンネルとして使用されている場合、2次チャンネルを反対の PWM モードに設定する必要があります (たとえば、1つを組み合わせ PWM モード 1、もう 1つを組み合わせ PWM モード 2 にします)。

注 : OCxM[3:0] ビットフィールドは互換性を確保するために 2つのパーツに分割され、最上位ビットと 3つの最下位ビットとは隣接していません。

[図 196](#) は、次の設定で取得可能な非対称 PWM モードを使用して生成される信号の例を表します。

- チャンネル 1 が組み合わせ PWM モード 2 で設定されている場合
- チャンネル 2 が PWM モード 1 で設定されている場合
- チャンネル 3 が組み合わせ PWM モード 2 で設定されている場合
- チャンネル 4 が PWM モード 1 で設定されている場合

図 196. チャンネル 1 および 3 における組み合わせ PWM モード



21.3.12 外部イベントによる OCxREF 信号のクリア

特定のチャンネルの OCxREF 信号は ocref_clr_int 入力にハイレベルを適用するとクリアされます（対応する TIMx_CCMRx レジスタの OCxCE イネーブルビットを“1”にセットする）。OCxREF は、次の更新イベント（UEV）が発生するまで、ローレベルを保ちます。この機能は、出力比較モードと PWM モードでのみ使用可能です。強制モードでは動作しません。

OCREF_CLR_INPUT は、TIMx_SMCR レジスタで OCCS ビットを設定することで、OCREF_CLR 入力と ETRF（フィルタ後の ETR）の間で選択できます。

特定のチャンネルの OCxREF 信号は ETRF 入力をハイレベルとする（対応する TIMx_CCMRx レジスタの OCxCE イネーブルビットを 1 にセットする）ことでリセットすることができます。OCxREF は、次の更新イベント（UEV）が発生するまで、ローレベルを保ちます。


この機能は、出力比較モードと PWM モードでのみ使用可能です。強制モードでは動作しません。

たとえば、OCxREF 信号をコンパレータの出力に接続して、電流処理に使用することができます。この場合、ETRF は次のように設定する必要があります。

1. 外部トリガプリスケラをオフに保つ必要があります。すなわち、TIMx_SMCR レジスタのビット ETPS[1:0] が 00 にクリアされます。
2. 外部クロックモード 2 を無効にする必要があります。すなわち、TIM1_SMCR レジスタのビット ECE が 0 にクリアされます。
3. 外部トリガ極性（ETP）と外部トリガフィルタ（ETF）は、アプリケーションのニーズに応じて設定できます。

図 197 に、OCxCE イネーブルビットの両方の値について、ETRF 入力がハイになったときの OCxREF 信号の動作を示します。この例では、TIMx タイマは PWM モードにプログラミングされています。

図 197. TIMx OCxREF のクリア



注： 100% デューティサイクルの PWM の場合（ $CCRx > ARR$ の場合）、次のカウンタオーバーフローで OCxREF が再度有効になります。

21.3.13 ワンパルスモード


ワンパルスモード (OPM : One Pulse Mode) は、これまでに説明したモードの特殊ケースです。トリガに応じてカウンタを開始して、プログラム可能な遅延後にプログラム可能な長さのパルスを生成できます。

カウンタの開始は、スレーブモードコントローラを通じて制御できます。波形の生成は、出力比較モードまたは PWM モードで行うことができます。ワンパルスモードを選択するには、TIMx_CR1 レジスタの OPM ビットをセットします。これによって、カウンタは、次の更新イベント UEV で自動的に停止します。

パルスは、比較値がカウンタの初期値と異なる場合のみ、正しく生成されます。開始する前に (タイマがトリガを待っているときに)、設定が次のようであればなりません。

- $CNT < CCRx \leq ARR$ (特に、 $0 < CCRx$)

図 198. ワンパルスモードの例



たとえば、TI2 入力ピンで正のエッジが検出されたときに、OC1 にパルス幅が t_{PULSE} の正のパルスを遅延時間 t_{DELAY} 後に生成することもできます。

TI2FP2 をトリガ 1 として使用します。

1. TIMx_TISEL レジスタの TI2SEL[3:0] ビットで、適切な TI2x ソース (内部または外部) を選択します。
2. TIMx_CCMR1 レジスタに CC2S=01 を書き込むことによって、TI2FP2 を TI2 に配置します。
3. TI2FP2 は、立ち上がりエッジを検出して、TIMx_CCER レジスタで CC2P=「0」と CC2NP=「0」を書き込みます。
4. TI2FP2 をスレーブモードコントローラのトリガ (TRGI) として設定します。このためには、TIMx_SMCR レジスタの TS ビットに「00110」を書き込みます。
5. TI2FP2 を使用してカウンタを開始するために、TIMx_SMCR レジスタの SMS ビットに「110」 (トリガモード) を書き込みます。

OPM 波形は、次のように比較レジスタに書き込むことによって定義されます（クロック周波数とカウンタプリスケアラを考慮に入れて）。

- t_{DELAY} は、TIMx_CCR1 レジスタに書き込まれた値によって定義されます。
- t_{PULSE} は、自動再ロード値と比較値の差 (TIMx_ARR - TIMx_CCR1) によって定義されます。
- 比較一致が発生したときに 0 から 1 へ遷移し、カウンタが自動再ロード値に達したときに 1 から 0 へ遷移する波形を生成するとします。このためには、TIMx_CCMR1 レジスタの OC1M=111 を書き込むことによって、PWM モード 2 を有効にします。オプションで、TIMx_CCMR1 レジスタの OC1PE=1 と TIMx_CR1 レジスタの ARPE=1 を書き込むことによって、プリロードレジスタを有効にすることもできます。この場合、TIMx_CCR1 レジスタに比較値を書き込み、TIMx_ARR レジスタに自動再ロード値を書き込みます。次に、UG ビットをセットすることによって更新を生成し、TI2 で外部トリガイイベントを待ちます。この例では、CC1P に“0”を書き込みます。

上の例では、TIMx_CR1 レジスタの DIR および CMS ビットはローでなければなりません。

必要なパルスは 1 つだけなので（シングルモード）、TIMx_CR1 レジスタの OPM ビットに“1”を書き込みます。こうすると、カウンタは次の更新イベント時に停止します（カウンタが自動再ロード値に達して、“0”に戻る時点）。TIMx_CR1 レジスタの OPM ビットが“0”にセットされると、繰り返しモードが選択されます。

特殊なケース：OCx 高速イネーブル：

ワンパルスモードでは、TIMx 入力のエッジ検出によって、カウンタを有効にする CEN ビットがセットされます。その後、カウンタと比較値の比較によって、出力が反転されます。ただし、このような動作には数クロックサイクルが必要なので、実現可能な最小遅延 ($t_{\text{DELAY min}}$) が制限されます。

最小遅延で波形を出力したい場合は、TIMx_CCMRx レジスタの OCxFE ビットをセットします。こうすると、OCxREF（および OCx）は、比較を考慮せずにトリガに反応します。新しいレベルは、比較が一致したときと同じです。OCxFE は、チャンネルが PWM1 または PWM2 モードに設定された場合のみ機能します。

21.3.14 再トリガ可能なワンパルスモード (OPM)

このモードでは、トリガに応じてカウンタを開始して、プログラム可能な長さのパルスを生成できます。ただし、[セクション 21.3.13](#) で説明する再トリガ不可能なワンパルスモードについて、次のような違いがあります。

- パルスはトリガが発生し次第開始します（プログラム可能な遅延はありません）。
- パルスは、前のトリガが完了する前に新しいトリガが発生すると拡張されます。

タイマはスレーブモードである必要があり、このときビットは TIMx_SMCR レジスタで SMS[3:0] = 「1000」（リセットモードとトリガモードの組み合わせ）、および再トリガ可能な OPM モード 1 または 2 で OCxM[3:0] が「1000」または「1001」にセットされています。


タイマをアップカウントモードで設定した場合、対応する CCRx を 0 にセットする必要があります（ARR レジスタによってパルス長がセットされます）。タイマをダウンカウントモードで設定した場合、CCRx は ARR 以上である必要があります。

注： 再トリガ可能なワンパルスモードでは、CCxIF フラグは意味を持ちません。

OCxM[3:0] および SMS[3:0] ビットフィールドは互換性を確保するために 2 つのパーツに分割され、最上位ビットと 3 つの最下位ビットとは隣接していません。

このモードをセンターアライン PWM モードと組み合わせて使用することはできません。TIMx_CR1 では、CMS[1:0] = 00 にする必要があります。

図 199. 再トリガ可能なワンパルスモード



MS33106V1

21.3.15 エンコーダインタフェースモード

エンコーダインタフェースモードを選択するには、TIMx_SMCR レジスタで、カウンタが TI2 エッジのみをカウントしている場合は SMS="001" を、TI1 エッジのみをカウントしている場合は SMS="010" を、TI1 と TI2 の両方のエッジをカウントしている場合は SMS="011" を書き込みます。

TI1 と TI2 の極性を選択するには、TIMx_CCER レジスタの CC1P ビットと CC2P ビットをプログラミングします。CC1NP と CC2NP はクリア状態に維持する必要があります。必要なときには、入力フィルタもプログラミングできます。CC1NP と CC2NP はローに維持する必要があります。

2つの入力 TI1 と TI2 は、インクリメンタルエンコーダとのインタフェースに使用されます。[表 106](#) を参照してください。カウンタのクロックは、TI1FP1 または TI2FP2 (入力フィルタおよび極性選択後は TI1 および TI2。フィルタされず、反転されない場合は TI1FP1=TI1、フィルタされず、反転されない場合は TI2FP2=TI2) の有効な変化によって駆動されます。ただし、カウンタ有効なことが前提となります (TIMx_CR1 レジスタの CEN ビットが "1")。2つの入力の遷移シーケンスが評価されて、カウントパルスと方向信号を生成します。シーケンスに応じて、カウンタはカウントアップまたはカウントダウンし、TIMx_CR1 レジスタの DIR ビットがハードウェアによって変更されます。カウンタが TI1 のみ、TI2 のみ、または TI1 と TI2 の両方をカウントしている場合でも、DIR ビットは、いずれかの入力 (TI1 または TI2) の遷移のたびに計算されます。

エンコーダインタフェースモードは、方向選択を含む外部クロックとして動作します。カウンタは、0 と TIMx_ARR レジスタの自動再ロード値の間で連続的にカウントします (方向に応じて、0 から ARR まで、または ARR から 0 まで)。したがって、開始前に TIMx_ARR を設定する必要があります。同様に、キャプチャ、比較、プリスケアラ、およびトリガ出力機能は、通常動作を続けます。

このモードでは、カウンタは直交エンコーダの速度と方向に応じて自動的に変更されます。したがって、カウンタの内容は、常にエンコーダの位置を表します。カウンタの方向は、接続されているセンサの回転方向に対応します。次の表は、カウント方向とエンコーダ信号の可能な組み合わせを示します (TI1 と TI2 は同時に切り替わらないと想定しています)。

表 106. カウント方向とエンコード信号

アクティブエッジ	他方の信号のレベル (TI2 に対する TI1FP1、 TI1 に対する TI2FP2)	TI1FP1 信号		TI2FP2 信号	
		立ち上がり	立ち下がり	立ち上がり	立ち下がり
TI1 のみカウント	高	ダウン	アップ	カウントなし	カウントなし
	低	アップ	ダウン	カウントなし	カウントなし
TI2 のみカウント	高	カウントなし	カウントなし	アップ	ダウン
	低	カウントなし	カウントなし	ダウン	アップ
TI1 と TI2 の 両方をカウント	高	ダウン	アップ	アップ	ダウン
	低	アップ	ダウン	ダウン	アップ

外部インクリメンタルエンコーダは、外部インタフェースロジックなしに、MCU に直接接続できます。ただし、エンコーダの差分出力をデジタル信号に変換するために、通常、コンパレータが使用されます。これにより、耐ノイズ性が大幅に向上します。機械的なゼロ位置を示す 3 番目のエンコーダ出力は、外部割込み入力に接続して、カウンタのリセットをトリガできます。

図 200 に、カウント信号の生成と方向制御を含むカウンタの動作例を示します。また、両方のエッジが選択されているときの入力ジッタの補正方法も示します。この状況は、センサの位置が一方のスイッチングポイントの近くにあるときに生じることがあります。下の例では、以下のような設定となっています。

- CC1S= 01 (TIMx_CCMR1 レジスタ、TI1FP1 は TI1 に配置)
- CC2S= 01 (TIMx_CCMR2 レジスタ、TI2FP2 は TI2 に配置)
- CC1P = 0、CC1NP = 0、IC1F = 0000 (TIMx_CCER レジスタ、TI1FP1 非反転、TI1FP1 = TI1)
- CC2P = 0、CC2NP = 0、IC1F = 0000 (TIMx_CCER レジスタ、TI2FP2 非反転、TI2FP2 = TI2)
- SMS=011 (TIMx_SMCR レジスタ、両方の入力立ち上がり立ち下がり両エッジでアクティブ)
- CEN=1 (TIMx_CR1 レジスタ、カウンタ有効)

図 200. エンコーダインタフェースモードにおけるカウンタの動作例





図 201 に、TI1FP1 の極性を反転したときのカウンタの動作例を示します (上記と同じ設定ですが、CC1P=1)。

図 201. TI1FP1 の極性を反転したエンコーダインタフェースモードの例



タイマがエンコーダインタフェースモードに設定されている場合、タイマはセンサの現在位置に関する情報を提供します。キャプチャモードに構成した 2 番目のタイマを使用して、2 つのエンコーダイベントの時間差を測定することで、速度、加速度、減速度といった動的な情報を得ることができます。機械的なゼロ位置を示すエンコーダの出力をこの目的に使用できます。2 つのイベントの時間差に応じて、カウンタを定期的に読み出すこともできます。これを行うには、使用可能な場合、カウンタの値を 3 番目の入力キャプチャレジスタにラッチします（キャプチャ信号は周期的でなければならない、別のタイマによって生成できます）。使用可能なときには、リアルタイムクロックによって生成される DMA リクエストを通じて値を読み出すことも可能です。

21.3.16 UIF ビットの再配置

TIMx_CR1 レジスタの IUFREMAP ビットでは、タイマカウンタレジスタのビット 31 (TIMxCNT[31]) に更新割り込みフラグ (UIF) の連続コピーを強制します。これにより、UIFCPY フラグによって示されたカウンタ値と潜在的なロールオーバー条件を分割できないものとして読み取ることができます。バックグラウンドタスク（カウンタの読出し）と中断（更新の中断）との間で共有されている処理などによって生じる競合状態を避けることで、角速度の計算が容易になります。

UIF と UIFCPY フラグのアサートの間には、遅延はありません。

32 ビットのタイマの実装で、IUFREMAP ビットがセットされている場合、カウンタのビット 31 は読出しアクセス時に UIFCPY フラグによって上書きされます（カウンタの最上位ビットには書き込みモード時のみアクセス可能）。

21.3.17 タイマ入力 XOR 機能

TIM1xx_CR2 レジスタの TI1S ビットを使用して、チャンネル 1 の入力フィルタを、TIMx_CH1 から TIMx_CH3 までの 3 つの入力ピンを組み合わせた XOR ゲートの出力に接続できます。

XOR 出力は、トリガや入力キャプチャなど、すべてのタイマ入力機能で使用できます。

この機能をホールセンサのインタフェースに使用した例を[セクション 20.3.25: 532 ページのホールセンサとのインタフェース](#)に示します。

21.3.18 タイマと外部トリガの同期

TIMx タイマは、いくつかのモードで外部トリガを使用して同期できます。そのモードは、リセットモード、ゲートモード、およびトリガモードです。

スレーブモード：リセットモード

カウンタとそのプリスケアラは、トリガ入力のイベントに応じて再初期化できます。さらに、TIMx_CR1 レジスタの URS ビットがローの場合は、更新イベント UEV が生成されます。その場合、すべてのプリロードされたレジスタ (TIMx_ARR、TIMx_CCRx) が更新されます。


次の例では、TI1 入力の立ち上がりエッジに応じて、アップカウンタがクリアされます。

1. TI1 の立ち上がりエッジを検出するように、チャンネル 1 を設定します。入力フィルタ時間を設定します (この例ではフィルタは不要なので、IC1F=0000 のままにしておきます)。キャプチャプリスケアラはトリガには使用されないため、設定は不要です。CC1S ビットは、入力キャプチャソースのみを選択します (TIMx_CCMR1 レジスタの CC1S=01)。TIMx_CCER レジスタで CC1P=0 と CC1NP=0 を書き込んで、極性を有効にします (そして、立ち上がりエッジのみを検出します)。
2. TIMx_SMCR レジスタに SMS=100 を書き込むことによって、タイマをリセットモードに設定します。TIMx_SMCR レジスタに TS=00101 を書き込むことによって、入力ソースとして TI1 を選択します。
3. TIMx_CR1 レジスタに CEN=1 を書き込むことによって、カウンタを開始します。

カウンタは内部クロックでカウントを開始し、TI1 の立ち上がりエッジまで通常の動作を行います。TI1 が立ち上がると、カウンタはクリアされ、0 からリスタートします。同時に、トリガフラグがセットされ (TIMx_SR レジスタの TIF ビット)、有効な場合は割り込みリクエストまたは DMA リクエストを送信できます (TIMx_DIER レジスタの TIE および TDE ビットに依存)。

次の図は、自動再ロードレジスタ TIMx_ARR=0x36 の場合の動作を示します。TI1 の立ち上がりエッジから実際にカウンタがリセットされるまでの遅延は、TI1 入力の同期回路によるものです。

図 202. リセットモードの制御回路



スレーブモード：ゲートモード

選択された入力のレベルに応じて、カウンタを有効にできます。


次の例では、アップカウンタは TI1 入力が高レベルのときだけカウントします。

1. TI1 のローレベルを検出するように、チャンネル 1 を設定します。入力フィルタ時間を設定します（この例ではフィルタは不要なので、IC1F=0000 のままにしておきます）。キャプチャプリスケールはトリガには使用されないため、設定は不要です。CC1S ビットは、入力キャプチャソースのみを選択します（TIMx_CCMR1 レジスタの CC1S=01 ビット）。TIMx_CCER レジスタで CC1P = 1 と CC1NP = 0 を書き込んで、極性を有効にします（そして、ローレベルのみを検出します）。
2. TIMx_SMCR レジスタに SMS=101 を書き込むことによって、タイマをゲートモードに設定します。TIMx_SMCR レジスタに TS=00101 を書き込むことによって、入力ソースとして TI1 を選択します。
3. TIMx_CR1 レジスタに CEN=1 を書き込んで、カウンタを有効にします（ゲートモードでは、CEN=0 の場合、トリガ入力のレベルにかかわらず、カウンタは開始しません）。

カウンタは、TI1 がローになると内部クロックでカウントを開始して、TI1 がハイになると停止します。TIMx_SR レジスタの TIF フラグは、カウンタの開始時と停止時にセットされます。

TI1 の立ち上がりエッジから実際にカウンタが停止するまでの遅延は、TI1 入力の再同期回路によるものです。

図 203. ゲートモードの制御回路



1. ゲートモードはエッジではなくレベルに対して動作するため、CCxP=CCxNP=1 の設定（立ち上がりと立ち下がり両エッジの検出）はゲートモードでは意味がありません。

注： ゲートモードはエッジではなくレベルに対して動作するため、CCxP=CCxNP=1 の設定（立ち上がりと立ち下がり両エッジの検出）はゲートモードでは意味がありません。

スレーブモード：トリガモード

選択された入力のイベントに対応して、カウンタが開始できます。


次の例では、アップカウンタは、TI2 入力の立ち上がりエッジに応じて開始します。

1. TI2 の立ち上がりエッジを検出するように、チャンネル 2 を設定します。入力フィルタ時間を設定します（この例ではフィルタは不要なので、IC2F=0000 のままにしておきます）。キャプチャプリスケラはトリガには使用されないので、設定は不要です。CC2S ビットは、入力キャプチャソースのみを選択します (TIMx_CCMR1 レジスタの CC2S=01)。TIMx_CCER レジスタで CC2P = 1 と CC2NP = 0 を書き込んで、極性を有効にします（そして、ローレベルのみを検出します）。
2. TIMx_SMCR レジスタに SMS=110 を書き込むことによって、タイマをトリガモードに設定します。TIMx_SMCR レジスタに TS=00110 を書き込むことによって、入力ソースとして TI2 を選択します。

TI2 で立ち上がりエッジが発生すると、カウンタは内部クロックでのカウントを開始し、TIF フラグがセットされます。

TI2 の立ち上がりエッジから実際にカウンタが開始するまでの遅延は、TI2 入力の再同期回路によるものです。

図 204. トリガモードの制御回路



スレーブモード：外部クロックモード 2 + トリガモード

外部クロックモード 2 は、他のスレーブモードとともに使用できます（ただし、外部クロックモード 1 とエンコーダモードは除きます）。この場合、ETR 信号は外部クロック入力として使用され、別の入力をトリガ入力として選択できます（リセットモード、ゲートモード、およびトリガモードで動作している場合）。TIMx_SMCR レジスタの TS ビットを通じて TRGI として ETR を選択しないようにしてください。


次の例では、アップカウンタは、TI1 の立ち上がりエッジが発生すると、ETR 信号の立ち上がりエッジのたびにインクリメントされます。

1. TIMx_SMCR レジスタで次のようにプログラミングすることによって、外部トリガ入力回路を構成します。
 - ETF = 0000 : フィルタなし
 - ETPS=00 : プリスケール無効
 - ETP=0 : ETR の立ち上がりエッジを検出。ECE=1 で外部クロックモード 2 を有効にします。
2. TI1 の立ち上がりエッジを検出するように、チャンネル 1 を次のように構成します。
 - IC1F=0000 : フィルタなし。
 - キャプチャプリスケールはトリガには使用されないで、設定する必要はありません。
 - TIMx_CCMR1 レジスタの CC1S=01 で、入力キャプチャソースのみを選択します。
 - TIMx_CCER レジスタの CC1P=0 と CC1NP=0 で、極性を有効にします（そして、立ち上がりエッジのみを検出します）。
3. TIMx_SMCR レジスタに SMS=110 を書き込むことによって、タイマをトリガモードに設定します。TIMx_SMCR レジスタに TS=00101 を書き込むことによって、入力ソースとして TI1 を選択します。

TI1 の立ち上がりエッジでカウンタが有効になり、TIF フラグがセットされます。カウンタは、ETR の立ち上がりエッジでカウントします。

ETR 信号の立ち上がりエッジから実際にカウンタがリセットされるまでの遅延は、ETRP 入力の再同期回路によるものです。

図 205. 外部クロックモード 2+トリガモードの制御回路




21.3.19 タイマの同期

タイマの同期や連携した動作のために、TIMx タイマを内部で相互リンクすることができます。マスタモードに設定されたタイマは、スレーブモードに設定された別のタイマのカウンタのリセット、開始、停止、またはクロック供給を行うことができます。

図 206: マスタ/スレーブタイマの例に、トリガ選択およびマスタモード選択ブロックの概要を示します。

図 206. マスタ/スレーブタイマの例



タイマを別のタイマのプリスケアラとして使用する

たとえば、TIM3 が TIM2 のプリスケアラとして動作するように設定できます。図 206 を参照してください。このためには、次の操作を行います。

1. 更新イベント UEV ごとに周期的なトリガ信号を出力するように、TIM 3 をマスタモードに設定します。TIM3_CR2 レジスタの MMS=010 を書き込んだ場合、更新イベントが生成されるたびに、TRGO で立ち上がりエッジが出力されます。
2. TIM3 の TRGO 出力を TIM2 に接続するには、ITR2 を内部トリガとして使用して、TIM2 をスレーブモードで設定する必要があります。このためには、TIM2_SMCR レジスタの TS ビットを使用します (TS=00010 を書き込みます)。
3. 次に、スレーブモードコントローラを外部クロックモード 1 にします (TIM2_SMCR レジスタの SMS=111 を書き込みます)。これにより TIM2 は、TIM3 の周期的なトリガ信号の立ち上がりエッジ (TIM3 カウンタのオーバーフローに対応しています) をクロックとして動作します。
4. 最後に、それぞれの CEN ビット (TIMx_CR1 レジスタ) をセットすることによって、両方のタイマを有効にする必要があります。

注: TIM3 のトリガ出力として OCx が選択された場合 (MMS=1xx)、その立ち上がりエッジが TIM2 カウンタのクロックとして使用されます。

タイマを使用して別のタイマを有効にする

この例では、TIM2 の有効化を、タイマ 3 の出力比較 1 で制御します。接続については、図 206 を参照してください。TIM2 は、TIM3 の OC1REF がハイのときのみ、分周された内部クロックをカウントします。両方のカウンタクロック周波数は、CK_INT をプリスケアラで 3 分周したものです ($f_{CK_CNT} = f_{CK_INT}/3$)。

1. TIM 3 をマスタモードに設定して、その出力比較 1 基準 (OC1REF) 信号をトリガ出力として送信します (TIM3_CR2 レジスタの MMS=100)。
2. TIM3 の OC1REF 波形を設定します (TIM3_CCMR1 レジスタ)。
3. TIM3 から入力トリガを受け取るように TIM2 を設定します (TIM2_SMCR レジスタの TS=00010)。
4. TIM2 をゲートモードに設定します (TIM2_SMCR レジスタの SMS=101)。
5. CEN ビット (TIM2_CR1 レジスタ) に「1」を書き込んで、TIM2 を有効にします。
6. CEN ビット (TIM3_CR1 レジスタ) に「1」を書き込んで、TIM3 を開始します。

注： カウンタ 2 のクロックはカウンタ 1 と同期しないので、このモードは TIM2 カウンタのイネーブル信号にのみ影響します。

図 207. TIM の OC1REF による TIM2 のゲート操作





図 207 の例では、TIM2 のカウンタとプリスケアラは、開始前に初期化されていません。したがって、現在値からカウントを開始します。TIM 3 を開始する前に両方のタイマをリセットすることによって、特定の値から開始することが可能です。この場合、タイマカウンタに任意の値を書き込むことができます。TIMx_EGR レジスタの UG ビットを使用して、ソフトウェアで容易にタイマをリセットできます。

次の例では (図 208 を参照)、TIM3 と TIM2 を同期させます。TIM 3 はマスタであり、0 からカウントを開始します。TIM2 はスレーブであり、0xE7 から開始します。プリスケアラの分周比は両方のタイマで同じです。TIM3_CR1 レジスタの CEN ビットに「0」を書き込むことによって TIM3 を無効にすると、TIM2 は停止します。

1. TIM 3 をマスタモードに設定して、その出力比較 1 基準 (OC1REF) 信号をトリガ出力として送信します (TIM3_CR2 レジスタの MMS=100)。
2. TIM3 の OC1REF 波形を設定します (TIM3_CCMR1 レジスタ)。
3. TIM3 から入力トリガを受け取るように TIM2 を設定します (TIM2_SMCR レジスタの TS=00010)。
4. TIM2 をゲートモードに設定します (TIM2_SMCR レジスタの SMS=101)。
5. UG ビット (TIM3_EGR レジスタ) に「1」を書き込んで、TIM3 をリセットします。
6. UG ビット (TIM2_EGR レジスタ) に「1」を書き込んで、TIM2 をリセットします。
7. TIM2 カウンタ (TIM2_CNT) に「0xE7」を書き込んで、TIM2 を 0xE7 に初期化します。
8. CEN ビット (TIM2_CR1 レジスタ) に「1」を書き込んで、TIM2 を有効にします。
9. CEN ビット (TIM3_CR1 レジスタ) に「1」を書き込んで、TIM3 を開始します。
10. CEN ビット (TIM3_CR1 レジスタ) に「0」を書き込んで、TIM3 を停止します。

図 208. TIM3 の有効化による TIM2 のゲート操作




タイマを使用して別のタイマを開始する

この例では、タイマ 3 の更新イベントによってタイマ 2 の有効化を設定します。接続については、[図 206](#) を参照してください。タイマ 1 によって更新イベントが生成されると、タイマ 2 は、分周された内部クロックで現在値（ゼロである必要はありません）からカウントを開始します。タイマ 2 がトリガ信号を受信すると、その CEN ビットが自動的にセットされ、カウンタは TIM2_CR1 レジスタの CEN ビットに“0”が書き込まれるまでカウントします。両方のカウンタクロック周波数は、CK_INT をプリスケアラで 3 分周したものです ($f_{CK_CNT} = f_{CK_INT}/3$)。


1. TIM3 をマスタモードに設定して、その更新イベント (UEV) をトリガ出力として送信します (TIM3_CR2 レジスタの MMS=010)。
2. TIM3 の周期を設定します (TIM3_ARR レジスタ)。
3. TIM3 から入力トリガを受け取るように TIM2 を設定します (TIM2_SMCR レジスタの TS=00010)。
4. TIM2 をトリガモードに設定します (TIM2_SMCR レジスタの SMS=110)。
5. CEN ビット (TIM3_CR1 レジスタ) に“1”を書き込んで、TIM3 を開始します。

図 209. TIM3 の更新による TIM2 のトリガ



前の例と同じように、カウントを開始する前に両方のカウンタを初期化することができます。図 210 は図 209 と同じ設定ですが、ゲートモードではなくトリガモードでの動作を示します (TIM2_SMCR レジスタの SMS=110)。

図 210. TIM3 の有効化による TIM2 のトリガ



外部トリガに対応して 2 つのタイマを同期して開始します。


この例では、TIM3 入力の上向きエッジで TIM3 を有効にし、TIM3 の有効で、TIM2 を有効にします。接続については、図 206 を参照してください。カウンタの同時性を確保するため、TIM3 はマスタ/スレーブモードに設定する必要があります (TIM3 に対してはスレーブ、TIM2 に対してはマスタ)。

1. TIM3 をマスタモードに設定して、その有効化をトリガ出力として送信します (TIM3_CR2 レジスタの MMS=001)。
2. TIM3 をスレーブモードに設定して、TIM3 から入力トリガを受け取るようにします (TIM3_SMCR レジスタの TS=00100)。
3. TIM3 をトリガモードに設定します (TIM3_SMCR レジスタの SMS=110)。
4. MSM=1 (TIM3_SMCR レジスタ) を書き込むことによって、TIM3 をマスタ/スレーブモードに設定します。
5. TIM3 から入力トリガを受け取るように TIM2 を設定します (TIM2_SMCR レジスタの TS=00000)。
6. TIM2 をトリガモードに設定します (TIM2_SMCR レジスタの SMS=110)。

TIM3 (TIM3) で上向きエッジが発生すると、両方のカウンタが同時に内部クロックによるカウントを開始し、両方の TIF フラグがセットされます。

注： この例では、両方のタイマが開始前に初期化されます (それぞれの UG ビットをセットすることによって)。両方のカウンタは 0 から開始しますが、カウンタレジスタ (TIMx_CNT) に書き込むことによって、容易にオフセットを挿入できます。マスタ/スレーブモードでは、TIM3 の CNT_EN と CK_PSC の間に遅延が挿入されます。

図 211. TIM3 と TIM2 を TIM3 TI1 入力でトリガします。



注： TRGOまたはTRGO2信号を受信するスレーブペリフェラル（タイマ、ADC など）のクロックは、マスタタイマからイベントを受信する前に有効化する必要があります。クロック周波数（プリスケール）はマスタタイマからトリガを受信している間は動作中に変更しないでください。

21.3.20 DMA バーストモード

TIMx タイマには、1つのイベントで多重 DMA リクエストを生成する機能があります。主な目的は、タイマの一部をソフトウェアのオーバーヘッドなく複数回再プログラムできるようにすることです。複数のレジスタを連続して一定の時間間隔で読み出すために使用することもできます。

DMA コントローラの転送先は一意で、仮想レジスタ TIMx_DMAR を示している必要があります。特定のタイマイベントで、タイマは一連の DMA リクエスト（バースト）を開始します。TIMx_DMAR レジスタへの各書き込みは、実際にタイマレジスタの1つにリダイレクトされます。

TIMx_DCR レジスタの DBL[4:0] ビットによって、DMA バースト長がセットされます。タイマは、TIMx_DMAR アドレスに対して読み出しまたは書き込みアクセスが行われるときにバースト転送を認識します。つまり、転送数（ハーフワードまたはバイト）です。

TIMx_DCR レジスタの DBA[4:0] ビットは、DMA 転送の DMA ベースアドレスを指定します（TIMx_DMAR アドレスを通じて読み出し／書き込みアクセスが行われるとき）。DBA は、TIMx_CR1 レジスタのアドレスから始まるオフセットとして定義されます。

例：

00000 : TIMx_CR1

00001 : TIMx_CR2

00010 : TIMx_SMCR

たとえば、更新イベント時に CCRx レジスタ値の内容を更新するためにタイマ DMA バースト機能を使用します（x = 2、3、4）。このとき、DMA は CCRx レジスタへハーフワードを転送します。

これは次のステップに従って行います。

1. 対応する DMA チャンネルを次のように設定します。
 - DMA チャンネルペリフェラルアドレスを、DMAR レジスタアドレスとします。
 - DMA チャンネルメモリアドレスを、DMA によって CCRx レジスタに転送されるデータを格納する RAM 内のバッファアドレスとします。
 - 転送データ数 = 3 とします（下の注を参照）。
 - サーキュラモードは無効です。
2. DBA と DBL のビットフィールドを次のように設定することによって、DCR レジスタを設定します。
DBL = 3 転送、DBA = 0xE。
3. TIMx 更新 DMA リクエストを有効にします（DIER レジスタのUDE ビットをセット）。
4. TIMx を有効化
5. DMA チャンネルを有効化注：

この例は、各 CCRx レジスタが 1 回更新される場合です。たとえば、各 CCRx レジスタが 2 回更新される場合は、転送データ数は 6 になります。データ 1、データ 2、データ 3、データ 4、データ 5、データ 6 を格納する RAM のバッファを例にします。データは、CCRx レジスタに次のように転送されます。最初の更新 DMA リクエストでデータ 1 が CCR2 に転送され、データ 2 は CCR3 に、データ 3 は CCR4 にそれぞれ転送され、2 番目の更新 DMA リクエストでデータ 4 が CCR2 に、データ 5 が CCR3 に、データ 6 が CCR4 にそれぞれ転送されます。

注： null 値を予約済みレジスタに書き込むことができます。

21.3.21 デバッグモード

マイクロコントローラがデバッグモードになると (Cortex®-M0+ コアは停止状態)、TIMx カウンタは、DBGMCU モジュールの DBG_TIMx_STOP 設定ビットに応じて、通常どおりに動作を続けるか、停止します。詳細については、[セクション 37.9.2：タイマ、ウォッチドッグ、および I²C のデバッグサポート](#)を参照してください。

21.4 TIM2/TIM3 レジスタ

レジスタの説明で使用されている略語のリストについては、[セクション 1.2](#) を参照してください。

ペリフェラルレジスタには、ハーフワード（16 ビット）またはワード（32 ビット）単位でアクセスする必要があります。

21.4.1 TIMx 制御レジスタ 1 (TIMx_CR1) (x = 2 to 3)

アドレスオフセット : 0x00

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	UIFREMAP	Res.	CKD[1:0]		ARPE	CMS		DIR	OPM	URS	UDIS	CEN
				rW		rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **UIFREMAP** : UIF ステータスビットの再配置

- 0 : 再配置なし。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされません。
- 1 : 再配置は有効です。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされます。

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9:8 **CKD[1:0]** : クロック分周

- このビットフィールドは、タイマクロック (CK_INT) 周波数と、デジタルフィルタ (ETR、Tlx) によって使用されるサンプリングクロックとの間の分周比を示します。
- 00: $t_{DTS} = t_{CK_INT}$
 - 01: $t_{DTS} = 2 \times t_{CK_INT}$
 - 10: $t_{DTS} = 4 \times t_{CK_INT}$
 - 11: 予約済み

ビット 7 **ARPE** : 自動再ロードプリロードイネーブル

- 0 : TIMx_ARR レジスタはバッファされません。
- 1 : TIMx_ARR レジスタはバッファされます。

ビット 6:5 **CMS** : センターアラインモード選択

- 00 : エッジアラインモードカウンタは、方向ビット (DIR) に応じて、カウントアップまたはカウントダウンします。
- 01 : センターアラインモード 1。カウンタはカウントアップとカウントダウンを交互に行います。出力に設定されたチャネル (TIMx_CCMRx レジスタの CCxS=00) の出力比較割込みフラグは、カウンタがカウントダウンしているときのみセットされます。
- 10 : センターアラインモード 2。カウンタはカウントアップとカウントダウンを交互に行います。出力に設定されたチャネル (TIMx_CCMRx レジスタの CCxS=00) の出力比較割込みフラグは、カウンタがカウントアップしているときのみセットされます。
- 11 : センターアラインモード 3。カウンタはカウントアップとカウントダウンを交互に行います。出力に設定されたチャネル (TIMx_CCMRx レジスタの CCxS=00) の出力比較割込みフラグは、カウンタがカウントアップおよびカウントダウンしているときにセットされます。

注: カウンタが有効 (CEN=1) なときに、エッジアラインモードからセンターアラインモードに切り替えることはできません。

ビット 4 **DIR** : 方向

- 0 : カウンタはアップカウンタとして使用されます。
- 1 : カウンタはダウンカウンタとして使用されます。

注: このビットは、タイマがセンターアラインモードまたはエンコーダモードに設定されているときには読み出し専用です。

ビット 3 OPM : ワンパルスモード

- 0 : カウンタは更新イベントで停止しません。
- 1 : カウンタは次の更新イベントでカウントを停止します (CEN ビットをクリア)。

ビット 2 URS : 更新リクエストソース

このビットは、UEV イベントソースを選択するために、ソフトウェアによってセット/クリアされます。
0 : 次のイベントのいずれかが更新割込みまたは DMA リクエストを生成します (有効な場合)。これらのイベントは、次のとおりです。

- カウンタオーバーフロー/アンダーフロー
- UG ビットのセット
- スレーブモードコントローラからの更新生成

1 : カウンタオーバーフロー/アンダーフローのみが更新割込みまたは DMA リクエストを生成します (有効な場合)。

ビット 1 UDIS : 更新ディセーブル

このビットは、UEV イベント生成を有効/無効にするために、ソフトウェアによってセット/クリアされます。

0 : UEV は有効です。更新イベント (UEV) は、次のいずれかのイベントによって生成されます。

- カウンタオーバーフロー/アンダーフロー
- UG ビットのセット
- スレーブモードコントローラからの更新生成

バッファを持つレジスタにはプリロード値がロードされます。

1 : UEV は無効です。更新イベントは生成されず、シャドウレジスタ (ARR、PSC、CCR_x) は値を維持します。ただし、UG ビットがセットされた場合や、スレーブモードコントローラからハードウェアリセットを受信した場合には、カウンタとプリスケラは再初期化されます。

ビット 0 CEN : カウンタイネーブル

- 0 : カウンタは無効です。
- 1 : カウンタは有効です。

注 : 外部クロック、ゲートモード、およびエンコーダモードは、CEN ビットが事前にソフトウェアによってセットされている場合のみ動作します。ただし、トリガモードでは、ハードウェアによって自動的に CEN ビットをセットできます。

ワンパルスモードでは、更新イベントが発生すると、CEN は自動的にクリアされます。

21.4.2 TIMx 制御レジスタ 2 (TIMx_CR2) (x = 2 to 3)

アドレスオフセット : 0x04

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TI1S	MMS[2:0]			CCDS	Res.	Res.	Res.
								rw	rw	rw	rw	rw			

ビット 15:8 予約済みであり、リセット値に保持する必要があります。

ビット 7 **TI1S** : TI1 選択

0 : TIMx_CH1 ピンが TI1 入力に接続されます。

1 : TIMx_CH1、CH2、および CH3 ピンが TI1 入力に接続されます (XOR 接続)。参照先 : [セクション 20.3.25 : 532 ページのホールセンサとのインタフェース](#)

ビット 6:4 **MMS[2:0]** : マスタモード選択

これらのビットにより、同期のためにマスタモードでスレーブタイマに送信される情報を選択することができます (TRGO)。組み合わせは、次のとおりです。

000 : **リセット** - TIMx_EGR レジスタの UG ビットがトリガ出力 (TRGO) として使用されます。トリガ入力によってリセットが生成される場合 (スレーブモードコントローラがリセットモードに設定されているとき)、TRGO 信号は実際のリセットより遅延します。

001 : **イネーブル** - カウンタイネーブル信号 CNT_EN がトリガ出力 (TRGO) として使用されます。これは、いくつかのタイマを同時に開始するときや、スレーブタイマが有効な時間枠を制御するときに役立ちます。カウンタイネーブル信号は、ゲートモードに設定されているとき、CEN 制御ビットとトリガ入力との論理和 (OR) によって生成されます。

カウンタイネーブル信号がトリガ入力によって制御されているとき、マスタ/スレーブモードが選択されている場合を除き、TRGO には遅延が存在します (TIMx_SMCR レジスタの MSM ビットの説明を参照してください)。

010 : **更新** - 更新イベントがトリガ出力 (TRGO) として使用されます。たとえば、マスタタイマをスレーブタイマのプリスケアラとして使用できます。

011 : **パルス比較** - キャプチャまたは比較一致が発生すると、CC1IF フラグがセットされるとき (すでにハイであった場合も)、トリガ出力は正のパルスを送信します。 (TRGO)

100 : **比較** - OC1REF 信号がトリガ出力 (TRGO) として使用されます。

101 : **比較** - OC2REF 信号がトリガ出力 (TRGO) として使用されます。

110 : **比較** - OC3REF 信号がトリガ出力 (TRGO) として使用されます。

111 : **比較** - OC4REF 信号がトリガ出力 (TRGO) として使用されます。

注 : スレーブタイマまたは ADC のクロックは、マスタタイマからイベントを受信する前に有効化する必要があります、マスタタイマからトリガを受信している間は動作中に変更しないでください。

ビット 3 **CCDS** : キャプチャ/比較 DMA 選択

0 : CCx DMA リクエストは、CCx イベントが発生すると送信されます。

1 : CCx DMA リクエストは、更新イベントが発生すると送信されます。

ビット 2:0 予約済みであり、リセット値に保持する必要があります。

21.4.3 TIMx スレーブモード制御レジスタ (TIMx_SMCR) (x = 2 to 3)

アドレスオフセット : 0x08

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TS[4:3]		Res.	Res.	Res.	SMS[3]
										rw	rw				rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS[1:0]		ETF[3:0]				MSM	TS[2:0]			OCCS	SMS[2:0]		
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:22 予約済みであり、リセット値に保持する必要があります。

ビット 19:17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **SMS[3]** : スレーブモード選択 - ビット 3

SMS 説明を参照 - ビット 2:0

ビット 15 **ETP** : 外部トリガ極性

このビットは、ETR と $\overline{\text{ETR}}$ のいずれがトリガ動作に使用されるかを選択します。

0 : ETR は反転されず、ハイレベルまたは立ち上がりエッジでアクティブです。

1 : ETR は反転され、ローレベルまたは立ち下がりエッジでアクティブになります。

ビット 14 **ECE** : 外部クロックイネーブル

このビットは、外部クロックモード 2 を有効にします。

0 : 外部クロックモード 2 は無効です。

1 : 外部クロックモード 2 は有効です。カウンタは、ETRF 信号のアクティブエッジによってクロック供給されます。

1 : ECE ビットをセットすることは、TRGI が ETRF に接続された状態で外部クロックモード 1 を選択することと同じ効果があります (SMS=111、TS=00111)。

2 : 外部クロックモード 2 と次のスレーブモード、すなわち、リセットモード、ゲートモード、またはトリガモードを同時に使用することができます。ただし、この場合、TRGI を ETRF に接続することはできません (TS ビットが 00111 でないことが必要)。

3 : 外部クロックモード 1 と外部クロックモード 2 が同時に有効な場合、外部クロック入力 は ETRF です。

ビット 13:12 **ETPS[1:0]** : 外部トリガプリスケアラ

外部トリガ信号 ETRP の周波数は、最大でも CK_INT 周波数の 1/4 でなければなりません。プリスケアラを有効にすると、ETRP 周波数を低減できます。これは、高速な外部クロックを入力するときに役立ちます。

00 : プリスケアラオフ

01 : ETRP 周波数は 2 分周されます。

10 : ETRP 周波数は 4 分周されます。

11 : ETRP 周波数は 8 分周されます。

ビット 11:8 **ETF[3:0]** : 外部トリガフィルタ

このビットフィールドは、ETRP 信号をサンプルする周波数と、ETRP に適用されるデジタルフィルタの長さを定義します。デジタルフィルタはイベントカウンタでできていて、出力に有効な変化をもたらすには N 個の連続イベント発生が必要です。

0000 : フィルタなし、 f_{DTS} でサンプリング

0001 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 2$

0010 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 4$

0011 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 8$

0100 : $f_{SAMPLING} = f_{DTS}/2$ 、 $N = 6$

0101 : $f_{SAMPLING} = f_{DTS}/2$ 、 $N = 8$

0110 : $f_{SAMPLING} = f_{DTS}/4$ 、 $N = 6$

0111 : $f_{SAMPLING} = f_{DTS}/4$ 、 $N = 8$

1000 : $f_{SAMPLING} = f_{DTS}/8$ 、 $N = 6$

1001 : $f_{SAMPLING} = f_{DTS}/8$ 、 $N = 8$

1010 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 5$

1011 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 6$

1100 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 8$

1101 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 5$

1110 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 6$

1111 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 8$

ビット 7 **MSM** : マスタ/スレーブモード

0 : 影響なし。

1 : トリガ入力 (TRGI) に対するイベントの影響は、現在のタイマとそのスレーブとの間の完全な同期 (TRGO を通じて) を可能にするために遅延されます。これは、1 つの外部イベントで複数のタイマを同期したい場合に役立ちます。

ビット 21、20、6、5、**TS[4:0]** : トリガ選択 (TS[4:3] にビット 21:20 を参照)

4 このビットフィールドは、カウンタの同期に使用されるトリガ入力を選択します。

00000 : 内部トリガ 0 (ITR0)

00001 : 内部トリガ 1 (ITR1)

00010 : 内部トリガ 2 (ITR2)

00011 : 内部トリガ 3 (ITR3)

00100 : TI1 エッジ検出回路 (TI1F_ED)

00101 : フィルタタイマ入力 1 (TI1FP1)

00110 : フィルタタイマ入力 2 (TI2FP2)

00111 : 外部トリガ入力 (ETRF)

01000 : 内部トリガ 4 (ITR4)

01001 : 内部トリガ 5 (ITR5)

01010 : 内部トリガ 6 (ITR6)

01011 : 内部トリガ 7 (ITR7)

01100 : 内部トリガ 8 (ITR8)

その他 : 予約済み

各タイマでの ITRx の詳細については、表 107 : 631 ページのTIMx 内部トリガ接続を参照してください。

注： 設定変更時の誤ったエッジ検出を避けるために、これらのビットは、使用されていないとき (SMS=000 のときなど) にのみ変更しなければなりません。

ビット 3 **OCCS** : OCREF クリア選択

このビットは、OCREF クリアソースを選択するために使用されます。

0 : OCREF_CLR_INT は、TIMx_OR1.OCREF_CLR に応じて COMP1 または COMP2 出力に接続されます。

1 : OCREF_CLR_INT は、ETRF に接続されています。

ビット 16、2、1、0 **SMS[3:0]** : スレーブモード選択

- 外部信号が選択されると、トリガ信号 (TRGI) のアクティブエッジが外部入力で選択された極性にリンクされます (入力制御レジスタおよび制御レジスタの説明を参照してください)。
- 0000 : スレーブモードは無効です。CEN = "1" の場合、プリスケアラは内部クロックによって直接クロック供給されます。
- 0001 : エンコーダモード 1 - カウンタは、TI2FP2 のレベルに応じて、TI1FP1 のエッジでカウントアップ/ダウンします。
- 0010 : エンコーダモード 2 - カウンタは、TI1FP1 のレベルに応じて、TI2FP2 のエッジでカウントアップ/ダウンします。
- 0011 : エンコーダモード 3 - カウンタは、他の入力のレベルに応じて、TI1FP1 と TI2FP2 の両方のエッジでカウントアップ/ダウンします。
- 0100 : リセットモード - 選択されたトリガ入力 (TRGI) の立ち上がりエッジでカウンタを再初期化し、レジスタの更新を生成します。
- 0101 : ゲートモード - カウンタクロックは、トリガ入力 (TRGI) がハイのときに有効になります。トリガがローになると、カウンタは停止します (リセットはされません)。カウンタの開始と停止の両方が制御されます。
- 0110 : トリガモード - カウンタは、トリガ TRGI の立ち上がりエッジで開始します (リセットはされません)。カウンタの開始のみが制御されます。
- 0111 : 外部クロックモード 1 - 選択されたトリガ (TRGI) の立ち上がりエッジがカウンタのクロックとして供給されます。
- 1000 : リセットモードとトリガモードの組み合わせ - 選択されたトリガ入力の立ち上がりエッジ (TRGI) カウンタを再初期化し、レジスタの更新を生成し、カウンタを開始します。
- 注 : トリガ入力として TI1F_ED が選択されている場合 (TS=00100)、ゲートモードを使用することはできません。TI1F_ED は TI1F の変化ごとに 1 パルスを出力しますが、ゲートモードはトリガ信号のレベルをチェックします。
- 注 : TRGOまたはTRGO2信号を受信するスレーブペリフェラル (タイマ、ADC など) のクロックは、マスタタイマからイベントを受信する前に有効化する必要があります、クロック周波数 (プリスケアラ) はマスタタイマからトリガを受信している間は動作中に変更しないでください。

表 107. TIMx 内部トリガ接続

スレーブ TIM	TIM2	TIM3
ITR0	TIM1	TIM1
ITR1	TIM15	TIM2
ITR2	TIM3	TIM15
ITR3	TIM14_OC1	TIM14_OC1

21.4.4 TIMx DMA／割込み有効レジスタ (TIMx_DIER) (x = 2 to 3)

アドレスオフセット : 0x0C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	TDE	Res.	CC4DE	CC3DE	CC2DE	CC1DE	UDE	Res.	TIE	Res.	CC4IE	CC3IE	CC2IE	CC1IE	UIE
	rw		rw	rw	rw	rw	rw		rw		rw	rw	rw	rw	rw

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14 **TDE** : トリガ DMA リクエストイネーブル

0 : トリガ DMA リクエストは無効です。

1 : トリガ DMA リクエストは有効です。

ビット 13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **CC4DE** : キャプチャ／比較 4 DMA リクエストイネーブル

0 : CC4 DMA リクエストは無効です。

1 : CC4 DMA リクエストは有効です。

ビット 11 **CC3DE** : キャプチャ／比較 3 DMA リクエストイネーブル

0 : CC3 DMA リクエストは無効です。

1 : CC3 DMA リクエストは有効です。

ビット 10 **CC2DE** : キャプチャ／比較 2 DMA リクエストイネーブル

0 : CC2 DMA リクエストは無効です。

1 : CC2 DMA リクエストは有効です。

ビット 9 **CC1DE** : キャプチャ／比較 1 DMA リクエストイネーブル

0 : CC1 DMA リクエストは無効です。

1 : CC1 DMA リクエストは有効です。

ビット 8 **UDE** : 更新 DMA リクエストイネーブル

0 : 更新 DMA リクエストは無効です。

1 : 更新 DMA リクエストは有効です。

ビット 7 予約済みであり、リセット値に保持する必要があります。

ビット 6 **TIE** : トリガ割込みイネーブル

0 : トリガ割込みは無効です。

1 : トリガ割込みは有効です。

ビット 5 予約済みであり、リセット値に保持する必要があります。

ビット 4 **CC4IE** : キャプチャ／比較 4 割込みイネーブル

0 : CC4 割込みは無効です。

1 : CC4 割込みは有効です。

ビット 3 **CC3IE** : キャプチャ／比較 3 割込みイネーブル

0 : CC3 割込みは無効です。

1 : CC3 割込みは有効です。

ビット 2 **CC2IE** : キャプチャ／比較 2 割込みイネーブル

- 0 : CC2 割込みは無効です。
- 1 : CC2 割込みは有効です。

ビット 1 **CC1IE** : キャプチャ／比較 1 割込みイネーブル

- 0 : CC1 割込みは無効です。
- 1 : CC1 割込みは有効です。

ビット 0 **UIE** : 更新割込みイネーブル

- 0 : 更新割込みは無効です。
- 1 : 更新割込みは有効です。

21.4.5 TIMx ステータスレジスタ (TIMx_SR) (x = 2 to 3)

アドレスオフセット : 0x10

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	CC4OF	CC3OF	CC2OF	CC1OF	Res.	Res.	TIF	Res.	CC4IF	CC3IF	CC2IF	CC1IF	UIF
			rc_w0	rc_w0	rc_w0	rc_w0			rc_w0		rc_w0	rc_w0	rc_w0	rc_w0	rc_w0

ビット 15:13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **CC4OF** : キャプチャ／比較 4 オーバーキャプチャフラグ

CC1OF の説明を参照してください。

ビット 11 **CC3OF** : キャプチャ／比較 3 オーバーキャプチャフラグ

CC1OF の説明を参照してください。

ビット 10 **CC2OF** : キャプチャ／比較 2 オーバーキャプチャフラグ

CC1OF の説明を参照してください。

ビット 9 **CC1OF** : キャプチャ／比較 1 オーバーキャプチャフラグ

このフラグは、対応するチャネルが入力キャプチャモードに設定されているときのみ、ハードウェアによってセットされます。“0”を書き込むことによってソフトウェアによってクリアされます。

0 : オーバーキャプチャは検出されていません。

1 : CC1IF フラグがすでにセットされているときに、カウンタの値が TIMx_CCR1 レジスタにキャプチャされました。

ビット 8:7 予約済みであり、リセット値に保持する必要があります。

ビット 6 **TIF** : トリガ割込みフラグ

このフラグは、トリガイベント時（スレーブモードコントローラがゲートモード以外のすべてのモードで有効なときに、TRGI 入力でアクティブエッジが検出されたとき）にハードウェアによってセットされます。ゲートモードが選択されている場合、カウンタが開始または停止したときにセットされます。ソフトウェアによってクリアされます。

0 : トリガイベントは発生していません。

1 : トリガ割込みが保留中です。

ビット 5 予約済みであり、リセット値に保持する必要があります。

ビット 4 **CC4IF** : キャプチャ／比較 4 割込みフラグ

CC1IF の説明を参照してください。

ビット 3 **CC3IF** : キャプチャ／比較 3 割込みフラグ

CC1IF の説明を参照してください。

- ビット 2 **CC2IF** : キャプチャ/比較 2 割込みフラグ
CC1IF の説明を参照してください。
- ビット 1 **CC1IF** : キャプチャ/比較 1 割込みフラグ
CC1 チャンネルが出力として設定されている場合 : このフラグは、カウンタが比較値と一致したときにハードウェアによってセットされます。センターラインモード (TIMx_CR1 レジスタの CMS ビットの説明を参照) および再トリガ可能なワンパルスモードでは、例外もあります。ソフトウェアによってクリアされます。
0 : 一致していません。
1 : カウンタ TIMx_CNT の内容が TIMx_CCR1 レジスタの内容と一致しました。
CC1 チャンネルが入力として設定されている場合 : このビットは、キャプチャ時にハードウェアによってセットされます。ソフトウェアによって、または TIMx_CCR1 レジスタを読み出すことによってクリアされます。
0 : 入力キャプチャは発生していません。
1 : カウンタの値が TIMx_CCR1 レジスタにキャプチャされました (選択された極性に一致するエッジが IC1 で検出されました)。
- ビット 0 **UIF** : 更新割込みフラグ
このビットは、更新イベント時にハードウェアによってセットされます。ソフトウェアによってクリアされます。
0 : 更新は発生していません。
1 : 更新割込みが保留中です。このビットは、レジスタが以下で更新されたときにハードウェアによってセットされます。
オーバーフローまたはアンダーフロー時と、TIMx_CR1 レジスタの UDIS=0 の場合。
TIMx_CR1 レジスタの URS=0 かつ UDIS=0 であり、TIMx_EGR レジスタの UG ビットを使用して、CNT がソフトウェアによって再初期化されたとき。
TIMx_CR1 レジスタの URS=0 かつ UDIS=0 であり、トリガイイベントによって CNT が再初期化されたとき (同期制御レジスタの説明を参照)。

21.4.6 TIMx イベント生成レジスタ (TIMx_EGR) (x = 2 to 3)

アドレスオフセット : 0x14

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TG	Res.	CC4G	CC3G	CC2G	CC1G	UG
									w		w	w	w	w	w

- ビット 15:7 予約済みであり、リセット値に保持する必要があります。
- ビット 6 **TG** : トリガ生成
このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。
0 : 影響なし。
1 : TIMx_SR レジスタの TIF フラグがセットされます。有効な場合は、関連する割込みまたは DMA 転送が発生します。
- ビット 5 予約済みであり、リセット値に保持する必要があります。
- ビット 4 **CC4G** : キャプチャ/比較 4 生成
CC1G の説明を参照してください。
- ビット 3 **CC3G** : キャプチャ/比較 3 生成
CC1G の説明を参照してください。

- ビット 2 **CC2G** : キャプチャ／比較 2 生成
CC1G の説明を参照してください。
- ビット 1 **CC1G** : キャプチャ／比較 1 生成
このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。
0 : 影響なし。
1 : チャンネル 1 でキャプチャ／比較イベントが生成されます。
CC1 チャンネルが出力として設定されている場合 :
CC1IF フラグがセットされ、対応する割込みまたは DMA リクエストが送信されます (有効な場合)。
CC1 チャンネルが入力として設定されている場合 :
カウンタの現在値が TIMx_CCR1 レジスタにキャプチャされます。CC1IF フラグがセットされ、対応する割込みまたは DMA リクエストが送信されます (有効な場合) 。CC1IF フラグがすでにハイの場合、CC1OF フラグがセットされます。
- ビット 0 **UG** : 更新生成
このビットは、ソフトウェアによってセットでき、ハードウェアによって自動的にクリアされます。
0 : 影響なし。
1 : カウンタを再初期化し、レジスタの更新を生成します。プリスケアラカウンタもクリアされます (プリスケアラ比は変化しません) 。センターアラインモードが選択されている場合、または、DIR=0 (カウントアップ) の場合、カウンタはクリアされます。そうでない場合、DIR=1 (カウントダウン) であれば、自動再ロード値 (TIMx_ARR) をとります。

21.4.7 TIMx キャプチャ／比較モードレジスタ 1 (TIMx_CCMR1) (x = 2 to 3)

アドレスオフセット : 0x18
リセット値 : 0x0000

チャンネルは、入力 (キャプチャモード) または出力 (比較モード) で使用できます。チャンネルの方向は対応する CCxS ビットで定まります。このレジスタの他のビットはすべて、入力モードと出力モードで異なる機能を持ちます。特定のビットについて、OCxx は、チャンネルが出力設定のときの機能を示し、ICxx は、チャンネルが入力設定のときの機能を記述します。したがって、同じビットが入力ステージと出力ステージで異なる意味を持つことに注意する必要があります。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC2M [3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC1M [3]
							Res.								Res.
							rw								rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2CE	OC2M[2:0]			OC2PE	OC2FE	CC2S[1:0]		OC1CE	OC1M[2:0]			OC1PE	OC1FE	CC1S[1:0]	
IC2F[3:0]				IC2PSC[1:0]				IC1F[3:0]			IC1PSC[1:0]				
rw	rw	rw	rw	rw	rw			rw	rw	rw	rw	rw	rw		

出力比較モード

- ビット 31:25 予約済み、常に 0 として読み出されます。
- ビット 24 **OC2M[3]** : 出力比較 2 モード - ビット 3
- ビット 23:17 予約済み、常に 0 として読み出されます。
- ビット 16 **OC1M[3]** : 出力比較 1 モード - ビット 3
- ビット 15 **OC2CE** : 出力比較 2 クリアイネーブル

ビット 14:12 **OC2M[2:0]** : 出力比較 2 モード

ビット 6:4 の OC1M 説明を参照

ビット 11 **OC2PE** : 出力比較 2 プリロードイネーブル

ビット 10 **OC2FE** : 出力比較 2 高速イネーブル

ビット 9:8 **CC2S[1:0]** : キャプチャ/比較 2 選択

このビットフィールドは、チャンネルの方向（入力/出力）と、使用される入力を定義します。

00 : CC2 チャンネルは出力として設定されます。

01 : CC2 チャンネルは入力として設定され、IC2 は TI2 に配置されます。

10 : CC2 チャンネルは入力として設定され、IC2 は TI1 に配置されます。

11 : CC2 チャンネルは入力として設定され、IC2 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : **CC2S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC2E=0) のときにのみ書き込み可能です。

ビット 7 **OC1CE** : 出力比較 1 クリアイネーブル

0 : OC1Ref は ETRF 入力の影響を受けません。

1 : OC1Ref は ETRF 入力のハイレベルが検出されるとクリアされます。

ビット 6:4 OC1M : 出力比較 1 モード

これらのビットは、OC1 および OC1N が導き出される出力基準信号 OC1REF の動作を定義します。OC1REF はアクティブハイですが、OC1 および OC1N のアクティブレベルは CC1P および CC1NP ビットに依存します。

0000: 停止 - 出力比較レジスタ TIMx_CCR1 とカウンタ TIMx_CNT との間の比較結果は出力に影響しません (このモードはタイミングベースを生成するために使用されます)。

0001: 一致時にチャンネル 1 をアクティブレベルに設定します。OC1REF 信号は、カウンタ TIMx_CNT がキャプチャ/比較レジスタ 1 (TIMx_CCR1) と一致したときに、強制的にハイになります。

0010: 一致時にチャンネル 1 を非アクティブレベルに設定します。OC1REF 信号は、カウンタ TIMx_CNT がキャプチャ/比較レジスタ 1 (TIMx_CCR1) と一致したときに、強制的にローになります。

0011: 反転 - TIMx_CNT = TIMx_CCR1 のとき、OC1REF は反転します。

0100: 強制非アクティブレベル - OC1REF は強制的にローになります。

0101: 強制アクティブレベル - OC1REF は強制的にハイになります。

0110: PWM モード 1 - カウントアップ時、チャンネル 1 は、TIMx_CNT < TIMx_CCR1 の場合はアクティブに、そうでない場合は非アクティブになります。カウントダウン時、チャンネル 1 は、TIMx_CNT > TIMx_CCR1 の場合は非アクティブ (OC1REF="0") に、そうでない場合はアクティブ (OC1REF="1") になります。

0111: PWM モード 2 - カウントアップ時、チャンネル 1 は、TIMx_CNT < TIMx_CCR1 の場合は非アクティブに、そうでない場合はアクティブになります。カウントダウン時、チャンネル 1 は、TIMx_CNT > TIMx_CCR1 の場合はアクティブに、そうでない場合は非アクティブになります。

1000: 再トリガ可能な OPM モード 1 - アップカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはアクティブです。その後、PWM モード 1 と同様に比較が行われ、チャンネルは次の更新時に再びインアクティブになります。ダウンカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはインアクティブです。その後、PWM モード 1 と同様に比較が行われ、チャンネルは次の更新時に再びインアクティブになります。

1001: 再トリガ可能な OPM モード 2 - アップカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはインアクティブです。その後、PWM モード 2 と同様に比較が行われ、チャンネルは次の更新時に再びインアクティブになります。ダウンカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはアクティブです。その後、PWM モード 1 と同様に比較が行われ、チャンネルは次の更新時に再びアクティブになります。

1010: 予約済み。

1011: 予約済み。

1100: 組み合わせ PWM モード 1 - OC1REF は、PWM モード 1 と同様に挙動します。OC1REFC は、OC1REF と OC2REF との論理 OR です。

1101: 組み合わせ PWM モード 2 - OC1REF は、PWM モード 2 と同様に挙動します。OC1REFC は、OC1REF と OC2REF との論理 AND です。

1110: 非対称 PWM モード 1 - OC1REF は、PWM モード 1 と同様に挙動します。OC1REFC は、カウンタがカウントアップするときに OC1REF を出力し、カウントダウンするときに OC2REF を出力します。

1111: 非対称 PWM モード 2 - OC1REF は、PWM モード 2 と同様に挙動します。OC1REFC は、カウンタがカウントアップするときに OC1REF を出力し、カウントダウンするときに OC2REF を出力します。

注: 1: これらのビットは、LOCK レベル 3 がプログラムされていて (TIMx_BDTR レジスタの LOCK ビット)、CC1S=00 (チャンネルは出力に設定) のときには、変更できません。

2: PWM モードでは、比較結果が変化したとき、または出力比較モードが停止モードから PWM モードに変更されたときのみ、OCREF のレベルが変化します。

ビット 3 OC1PE : 出力比較 1 プリロードイネーブル

0 : TIMx_CCR1 のプリロードレジスタは無効です。TIMx_CCR1 は、いつでも書き込み可能であり、新しい値はただちに有効になります。

1 : TIMx_CCR1 のプリロードレジスタは有効です。読み書きはプリロードレジスタに対して行われます。TIMx_CCR1 プリロード値は、更新イベントのたびにアクティブレジスタにロードされます。

注： 1: これらのビットは、LOCK レベル 3 がプログラムされていて (TIMx_BDTR レジスタの LOCK ビット)、CC1S=00 (チャンネルは出力に設定) のときには、変更できません。

2: PWM モードは、ワンパルスモード (TIMx_CR1 レジスタの OPM ビットがセットされている) のときのみ、プリロードレジスタを検証せずに使用できます。そうでない場合、動作は保証されません。

ビット 2 OC1FE : 出力比較 1 高速イネーブル

このビットは、CC 出力に対するトリガがイベントの効果を加速するために使用されます。

0 : CC1 の動作は、トリガがオンのときでも、通常、カウンタと CCR1 の値に依存します。トリガ入力エッジ発生から CC1 出力が有効になるまでの最小遅延は、5 クロックサイクルです。

1 : トリガ入力のアクティブエッジは、CC1 出力に対して、比較一致のように働きます。このような場合、OC は、比較結果に関係なく、比較レベルにセットされます。トリガ入力をサンプリングし、CC1 出力を有効にするまでの遅延は、3 クロックサイクルに短縮されます。OCFE は、チャンネルが PWM1 または PWM2 モードに設定されている場合のみ機能します。

ビット 1:0 CC1S : キャプチャ/比較 1 選択

このビットフィールドは、チャンネルの方向 (入力/出力) と、使用される入力を定義します。

00 : CC1 チャンネルは出力として設定されます。

01 : CC1 チャンネルは入力として設定され、IC1 は TI1 に配置されます。

10 : CC1 チャンネルは入力として設定され、IC1 は TI2 に配置されます。

11 : CC1 チャンネルは入力として設定され、IC1 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注： CC1S ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC1E=0) のときにのみ書き込み可能です。

入力キャプチャモード

ビット 31:16 予約済み、常に 0 として読み出されます。

ビット 15:12 IC2F : 入力キャプチャ 2 フィルタ

ビット 11:10 IC2PSC[1:0] : 入力キャプチャ 2 プリスケアラ

ビット 9:8 CC2S : キャプチャ/比較 2 選択

このビットフィールドは、チャンネルの方向 (入力/出力) と、使用される入力を定義します。

00 : CC2 チャンネルは出力として設定されます。

01 : CC2 チャンネルは入力として設定され、IC2 は TI2 に配置されます。

10 : CC2 チャンネルは入力として設定され、IC2 は TI1 に配置されます。

11 : CC2 チャンネルは入力として設定され、IC2 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注： CC2S ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC2E=0) のときにのみ書き込み可能です。

ビット 7:4 IC1F : 入力キャプチャ 1 フィルタ

このビットフィールドは、TI1 入力をサンプリングする周波数と、TI1 に適用されるデジタルフィルタの長さを定義します。デジタルフィルタはイベントカウンタでできていて、出力に有効な変化をもたらすには N 個の連続イベント発生が必要です。

0000 : フィルタなし、 f_{DTS} でサンプリング

0001 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 2$

0010 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 4$

0011 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 8$

0100 : $f_{SAMPLING} = f_{DTS}/2$ 、 $N = 6$

0101 : $f_{SAMPLING} = f_{DTS}/2$ 、 $N = 8$

0110 : $f_{SAMPLING} = f_{DTS}/4$ 、 $N = 6$

0111 : $f_{SAMPLING} = f_{DTS}/4$ 、 $N = 8$

1000 : $f_{SAMPLING} = f_{DTS}/8$ 、 $N = 6$

1001 : $f_{SAMPLING} = f_{DTS}/8$ 、 $N = 8$

1010 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 5$

1011 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 6$

1100 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 8$

1101 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 5$

1110 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 6$

1111 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 8$

ビット 3:2 IC1PSC : 入力キャプチャ 1 プリスケアラ

このビットフィールドは、CC1 入力 (IC1) に作用するプリスケアラの分周比を定義します。プリスケアラは、CC1E=0 (TIMx_CCER レジスタ) になるとリセットされます。

00 : プリスケアラなし。キャプチャは、キャプチャ入力のエッジが検出されるたびに行われます。

01 : キャプチャは、2 イベントごとに行われます。

10 : キャプチャは、4 イベントごとに行われます。

11 : キャプチャは、8 イベントごとに行われます。

ビット 1:0 CC1S : キャプチャ/比較 1 選択

このビットフィールドは、チャンネルの方向 (入力/出力) と、使用される入力を定義します。

00 : CC1 チャンネルは出力として設定されます。

01 : CC1 チャンネルは入力として設定され、IC1 は TI1 に配置されます。

10 : CC1 チャンネルは入力として設定され、IC1 は TI2 に配置されます。

11 : CC1 チャンネルは入力として設定され、IC1 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : CC1S ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC1E=0) のときにのみ書き込み可能です。

21.4.8 TIMx キャプチャ／比較モードレジスタ 2 (TIMx_CCMR2) (x = 2 to 3)

アドレスオフセット : 0x1C

リセット値 : 0x0000

上記の CCMR1 レジスタの説明を参照してください。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC4M [3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC3M [3]
							Res.								Res.
							rw								rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC4CE	OC4M[2:0]			OC4PE	OC4FE	CC4S[1:0]		OC3CE	OC3M[2:0]			OC3PE	OC3FE	CC3S[1:0]	
IC4F[3:0]				IC4PSC[1:0]				IC3F[3:0]			IC3PSC[1:0]				
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

出力比較モード

ビット 31:25 予約済み、常に 0 として読み出されます。

ビット 24 **OC4M[3]** : 出力比較 2 モード - ビット 3

ビット 23:17 予約済み、常に 0 として読み出されます。

ビット 16 **OC3M[3]** : 出力比較 1 モード - ビット 3

ビット 15 **OC4CE** : 出力比較 4 クリアイネーブル

ビット 14:12 **OC4M** : 出力比較 4 モード

OC1M の説明 (TIMx_CCMR1 レジスタのビット 6:4) を参照

ビット 11 **OC4PE** : 出力比較 4 プリロードイネーブル

ビット 10 **OC4FE** : 出力比較 4 高速イネーブル

ビット 9:8 **CC4S** : キャプチャ／比較 4 選択

このビットフィールドは、チャンネルの方向（入力／出力）と、使用される入力を定義します。

00 : CC4 チャンネルは出力として設定されます。

01 : CC4 チャンネルは入力として設定され、IC4 は TI4 に配置されます。

10 : CC4 チャンネルは入力として設定され、IC4 は TI3 に配置されます。

11 : CC4 チャンネルは入力として設定され、IC4 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : **CC4S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC4E=0) のときにのみ書き込み可能です。

ビット 7 **OC3CE** : 出力比較 3 クリアイネーブル

ビット 6:4 **OC3M** : 出力比較 3 モード

OC1M の説明 (TIMx_CCMR1 レジスタのビット 6:4) を参照

ビット 3 **OC3PE** : 出力比較 3 プリロードイネーブル

ビット 2 **OC3FE** : 出力比較 3 高速イネーブル

ビット 1:0 **CC3S** : キャプチャ／比較 3 選択

このビットフィールドは、チャンネルの方向（入力／出力）と、使用される入力を定義します。

00 : CC3 チャンネルは出力として設定されます。

01 : CC3 チャンネルは入力として設定され、IC3 は TI3 に配置されます。

10 : CC3 チャンネルは入力として設定され、IC3 は TI4 に配置されます。

11 : CC3 チャンネルは入力として設定され、IC3 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : **CC3S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC3E=0) のときにのみ書き込み可能です。

入力キャプチャモード

ビット 31:16 予約済み、常に 0 として読み出されます。

ビット 15:12 **IC4F** : 入力キャプチャ 4 フィルタ

ビット 11:10 **IC4PSC** : 入力キャプチャ 4 プリスケール

ビット 9:8 **CC4S** : キャプチャ／比較 4 選択

このビットフィールドは、チャンネルの方向（入力／出力）と、使用される入力を定義します。

00 : CC4 チャンネルは出力として設定されます。

01 : CC4 チャンネルは入力として設定され、IC4 は TI4 に配置されます。

10 : CC4 チャンネルは入力として設定され、IC4 は TI3 に配置されます。

11 : CC4 チャンネルは入力として設定され、IC4 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : **CC4S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC4E=0) のときにのみ書き込み可能です。

ビット 7:4 **IC3F** : 入力キャプチャ 3 フィルタ

ビット 3:2 **IC3PSC** : 入力キャプチャ 3 プリスケール

ビット 1:0 **CC3S** : キャプチャ／比較 3 選択

このビットフィールドは、チャンネルの方向（入力／出力）と、使用される入力を定義します。

00 : CC3 チャンネルは出力として設定されます。

01 : CC3 チャンネルは入力として設定され、IC3 は TI3 に配置されます。

10 : CC3 チャンネルは入力として設定され、IC3 は TI4 に配置されます。

11 : CC3 チャンネルは入力として設定され、IC3 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : **CC3S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC3E=0) のときにのみ書き込み可能です。

21.4.9 TIMx キャプチャ／比較有効レジスタ (TIMx_CCER) (x = 2 to 3)

アドレスオフセット : 0x20

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CC4NP	Res.	CC4P	CC4E	CC3NP	Res.	CC3P	CC3E	CC2NP	Res.	CC2P	CC2E	CC1NP	Res.	CC1P	CC1E
rw		rw	rw	rw		rw	rw	rw		rw	rw	rw		rw	rw

ビット 15 **CC4NP** : キャプチャ／比較 4 出力極性。

CC1NP の説明を参照してください。

ビット 14 予約済みであり、リセット値に保持する必要があります。

ビット 13 **CC4P** : キャプチャ／比較 4 出力極性。

CC1P の説明を参照してください。

ビット 12 **CC4E** : キャプチャ／比較 4 出力イネーブル。

CC1E の説明を参照してください。

ビット 11 **CC3NP** : キャプチャ／比較 3 出力極性。

CC1NP の説明を参照してください。

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **CC3P** : キャプチャ／比較 3 出力極性。

CC1P の説明を参照してください。

ビット 8 **CC3E** : キャプチャ／比較 3 出力イネーブル。

CC1E の説明を参照してください。

ビット 7 **CC2NP** : キャプチャ／比較 2 出力極性。

CC1NP の説明を参照してください。

ビット 6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **CC2P** : キャプチャ／比較 2 出力極性。

CC1P の説明を参照してください。

ビット 4 **CC2E** : キャプチャ／比較 2 出力イネーブル。

CC1E の説明を参照してください。

ビット 3 **CC1NP** : キャプチャ／比較 1 出力極性。

CC1 チャンネルが出力として設定されている場合 : この場合、CC1NP はクリアされたままでなければなりません。

CC1 チャンネルが入力として設定されている場合 : このビットは、TI1FP1/TI2FP1 の極性を定義するために CC1P と組み合わせて使用されます (CC1P の説明を参照してください)。

ビット 2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **CC1P** : キャプチャ/比較 1 出力極性。

CC1 チャンネルが出力として設定されている場合 :

0 : OC1 はアクティブハイです。

1 : OC1 はアクティブローです。

CC1 チャンネルが入力として設定されている場合 : CC1NP/CC1P ビットは、トリガまたはキャプチャ操作の TI1FP1 および TI2FP1 の極性を選択します。

00 : 非反転/立ち上がりエッジ

回路は TIxFP1 の立ち上がりエッジに反応し (キャプチャモード、リセットモードでのトリガ、外部クロックモード、またはトリガモード)、TIxFP1 は反転されません (ゲートモードでのトリガ、エンコーダモード)。

01 : 反転/立ち下がりエッジ

回路は TIxFP1 の立ち下がりエッジに反応し (キャプチャモード、リセットモードでのトリガ、外部クロックモード、またはトリガモード)、TIxFP1 は反転されます (ゲートモードでのトリガ、エンコーダモード)。

10 : 予約済み。この設定は使用しないでください。

11 : 非反転/両エッジ

回路は TIxFP1 の立ち上がりエッジと立ち下がりエッジの両方に反応し (キャプチャモード、リセットモードでのトリガ、外部クロックモード、またはトリガモード)、TIxFP1 は反転されません (ゲートモードでのトリガ)。この設定をエンコーダモードに使用することはできません。

ビット 0 **CC1E** : キャプチャ/比較 1 出力イネーブル。

CC1 チャンネルが出力として設定されている場合 :

0 : オフ - OC1 はアクティブではありません。

1 : オン - OC1 信号は、対応する出力ピンに出力されます。

CC1 チャンネルが入力として設定されている場合 : このビットによって、カウンタ値のキャプチャ/比較レジスタ 1 (TIMx_CCR1) へのキャプチャが実際に行われるかどうかが決まります。

0 : キャプチャは無効です。

1 : キャプチャは有効です。

表 108. 標準 OCx チャンネルの出力制御ビット

CCxE ビット	OCx 出力状態
0	出力無効 (OCx=0、OCx_EN=0)
1	OCx=OCxREF + 極性、OCx_EN=1

注 : 標準 OCx チャンネルに接続されている外部 IO ピンの状態は、OCx チャンネルの状態と、GPIO および AFIO レジスタに依存します。

21.4.10 TIMx カウンタ (TIMx_CNT) (x = 2 to 3)

アドレスオフセット : 0x24

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT[31] または UIFCPY	CNT[30:16]														
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31 値は TIMx_CR1 の UIFREMAP に依存します。

UIFREMAP = 0 の場合 :

CNT[31] : カウンタ値の最上位ビット (TIM2)

他のタイマで予約済み

UIFREMAP = 1 の場合 :

UIFCPY : UIF コピー

このビットは TIMx_ISR レジスタの UIF ビットの読出し専用コピー

ビット 30:16 **CNT[30:16]** : カウンタ値の最上位部分 (TIM2)

ビット 15:0 **CNT[15:0]** : カウンタ値の最下位部分

21.4.11 TIMx プリスケアラ (TIMx_PSC) (x = 2 to 3)

アドレスオフセット : 0x28

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 **PSC[15:0]** : プリスケアラ値

カウンタクロック周波数 CK_CNT は $f_{CK_PSC} / (PSC[15:0] + 1)$ に等しいです。

PSC は、更新イベントごとにアクティブプリスケアラレジスタにロードされる値を含みます (更新イベントには、TIMx_EGR レジスタの UG ビットを通じて、またはリセットモードに設定されているトリガコントローラを通じて、カウンタがクリアされる場合も含まれます)。

21.4.12 TIMx自動再ロードレジスタ (TIMx_ARR) (x = 2 to 3)

アドレスオフセット : 0x2C

リセット値 : 0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ARR[31:16]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 **ARR[31:16]** : 自動再ロード値上位ビット (TIM2)

ビット 15:0 **ARR[15:0]** : 自動再ロード値下位ビット

ARR は、実際の自動再ロードレジスタにロードされる値です。

ARR の更新と動作の詳細については、[セクション 21.3.1: 583 ページのタイムベースユニット](#) を参照してください。

自動再ロード値が null のときには、カウンタはブロックされます。

21.4.13 TIMx キャプチャ／比較レジスタ 1 (TIMx_CCR1) (x = 2 to 3)

アドレスオフセット : 0x34

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR1[31:16] (タイマに依存)															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 **CCR1[31:16]** : キャプチャ／比較 1 値上位ビット (TIM2)

ビット 15:0 **CCR1[15:0]** : キャプチャ／比較 1 値下位ビット

CC1 チャンネルが出力として設定されている場合 :

CCR1 は、実際のキャプチャ／比較 1 レジスタにロードされる値 (プリロード値) です。

TIMx_CCMR1 レジスタの OC1PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 1 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較される値を含み、OC1 出力に送信されます。

チャンネル CC1 が入力として設定されている場合 :

CCR1 は、最後の入力キャプチャ 1 イベント (IC1) によって転送されたカウンタ値です。TIMx_CCR1 レジスタは読み出し専用レジスタで、プログラムできません。

21.4.14 TIMx キャプチャ／比較レジスタ 2 (TIMx_CCR2) (x = 2 to 3)

アドレスオフセット : 0x38

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR2[31:16] (タイマに依存)															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR2[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 **CCR2[31:16]** : キャプチャ／比較 2 値上位ビット (TIM2)

ビット 15:0 **CCR2[15:0]** : キャプチャ／比較 2 値下位ビット

CC2 チャンネルが出力として設定されている場合 :

CCR2 は、実際のキャプチャ／比較 2 レジスタにロードされる値 (プリロード値) です。

TIMx_CCMR1 レジスタの OC2PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 2 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較される値を含み、OC2 出力に送信されます。

CC2 チャンネルが入力として設定されている場合 :

CCR2 は、最後の入力キャプチャ 2 イベント (IC2) によって転送されたカウンタ値です。TIMx_CCR2 レジスタは読み出し専用レジスタで、プログラムできません。

21.4.15 TIMx キャプチャ／比較レジスタ 3 (TIMx_CCR3) (x = 2 to 3)

アドレスオフセット : 0x3C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR3[31:16] (タイマに依存)															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 **CCR3[31:16]** : キャプチャ／比較 3 値上位ビット (TIM2)

ビット 15:0 **CCR3[15:0]** : キャプチャ／比較値下位ビット

CC3 チャンネルが出力として設定されている場合 :

CCR3 は、実際のキャプチャ／比較 3 レジスタにロードされる値 (プリロード値) です。

TIMx_CCMR2 レジスタの OC3PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 3 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較され、OC3 出力に送信される値を含みます。

チャンネル CC3 が入力として設定されている場合 :

CCR3 は、最後の入力キャプチャ 3 イベント (IC3) によって転送されたカウンタ値です。TIMx_CCR3 レジスタは読み出し専用レジスタで、プログラムできません。

21.4.16 TIMx キャプチャ／比較レジスタ 4 (TIMx_CCR4) (x = 2 to 3)

アドレスオフセット : 0x40

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR4[31:16] (タイマに依存)															
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4[15:0]															
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:16 **CCR4[31:16]** : キャプチャ／比較 4 値上位ビット (TIM2)

ビット 15:0 **CCR4[15:0]** : キャプチャ／比較値下位ビット

1. CC4 チャンネルが出力として設定されている場合 (CC4S ビット) :
CCR4 は、実際のキャプチャ／比較 4 レジスタにロードされる値 (プリロード値) です。
TIMx_CCMR2 レジスタの OC4PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 4 レジスタにコピーされます。
アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較され、OC4 出力に送信される値を含みます。
2. CC4 チャンネルが入力として設定されている場合 (TIMx_CCMR4 レジスタの CC4S ビット) :
CCR4 は、最後の入力キャプチャ 4 イベント(IC4)によって転送されたカウンタ値です。TIMx_CCR4 レジスタは読み出し専用レジスタで、プログラムできません。

21.4.17 TIMx DMA 制御レジスタ (TIMx_DCR) (x = 2 to 3)

アドレスオフセット : 0x48

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	DBL[4:0]					Res.	Res.	Res.	DBA[4:0]				
			rw	rw	rw	rw	rw				rw	rw	rw	rw	rw

ビット 15:13 予約済みであり、リセット値に保持する必要があります。

ビット 12:8 **DBL[4:0]** : DMA パースト長

この 5 ビットのベクタは、DMA 転送回数（タイマは、TIMx_DMAR アドレスに対して読出しまたは書き込みアクセスが行われるときにパースト転送を認識します）を指定します。

00000 : 1 回転送

00001 : 2 回転送、

00010 : 3 回転送、

...

10001 : 18 回転送。

ビット 7:5 予約済みであり、リセット値に保持する必要があります。

ビット 4:0 **DBA[4:0]** : DMA ベースアドレス

この 5 ビットのベクタは、DMA 転送のベースアドレスを指定します（TIMx_DMAR アドレスを通じて読出し／書き込みアクセスが行われるとき）。DBA は、TIMx_CR1 レジスタのアドレスから始まるオフセットとして定義されます。

例 :

00000 : TIMx_CR1

00001 : TIMx_CR2

00010 : TIMx_SMCR

...

例 : 次の転送を考えます : DBL = 7 回転送 かつ DBA = TIMx_CR1。この場合、転送は、TIMx_CR1 アドレスから始めて、7 つのレジスタに対して行われます。

21.4.18 TIMx 完全転送用の DMA アドレス (TIMx_DMAR) (x = 2 to 3)

アドレスオフセット : 0x4C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15:0 **DMAB[15:0]** : DMA パーストアクセスレジスタ

DMAR レジスタへの読出しまたは書き込み動作は、次のアドレスにあるレジスタへのアクセスとなります :

$$(\text{TIMx_CR1 アドレス}) + (\text{DBA} + \text{DMA インデックス}) \times 4$$

ここで、TIMx_CR1 アドレスは制御レジスタ 1 のアドレスであり、DBA は TIMx_DCR レジスタで設定された DMA ベースアドレスであり、DMA インデックスは DMA 転送によって自動的に制御され、範囲は 0 から DBL です (DBL は TIMx_DCR 内で設定)。

21.4.19 TIM2 オプションレジスタ 1 (TIM2_OR1)

アドレスオフセット : 0x50

リセット値 : 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OCREF_CLR
															rw

ビット 31:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **IOCREF_CLR** : Ocref_clr ソース選択

このビットは、ocref_clr 入力ソースを選択します。

0 : COMP1 出力は、OCREF_CLR 入力に接続されています。

1 : COMP2 出力は、OCREF_CLR 入力に接続されています。

21.4.20 TIM3 オプションレジスタ 1 (TIM3_OR1)

アドレスオフセット : 0x50

リセット値 : 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OCREF_CLR
															rw

ビット 31:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **IOCREF_CLR** : Ocref_clr ソース選択

このビットは、ocref_clr 入力ソースを選択します。

0 : COMP1 出力は、OCREF_CLR 入力に接続されています。

1 : COMP2 出力は、OCREF_CLR 入力に接続されています。

21.4.21 TIM2 オルタネート機能オプションレジスタ 1 (TIM2_AF1)

アドレスオフセット : 0x60

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETRSEL[3:2]	
														rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETRSEL[1:0]		Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
rw	rw														

ビット 31:18 予約済みであり、リセット値に保持する必要があります。

ビット 17:14 **ETRSEL[3:0]** : ETR ソース選択

これらのビットは、ETR 入力ソースを選択します。

0000 : ETR レガシーモード

0001 : COMP1

0010 : COMP2

0011 : LSE

その他 : 予約済み

注 : これらのビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 13:0 予約済みであり、リセット値に保持する必要があります。

21.4.22 TIM3 オルタネート機能オプションレジスタ 1 (TIM3_AF1)

アドレスオフセット : 0x60

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETRSEL[3:2]	
														rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETRSEL[1:0]		Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
rw	rw														

ビット 31:18 予約済みであり、リセット値に保持する必要があります。

ビット 17:14 **ETRSEL[3:0]** : ETR ソース選択

これらのビットは、ETR 入力ソースを選択します。

0000 : ETR レガシーモード

0001 : COMP1 出力

0010 : COMP2 出力

その他 : 予約済み

注 : これらのビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 13:0 予約済みであり、リセット値に保持する必要があります。

21.4.23 TIM2 タイマ入力選択レジスタ（TIM2_TISEL）

アドレスオフセット：0x68

リセット値：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	TI2SEL[3:0]				Res.	Res.	Res.	Res.	TI1SEL[3:0]			
				rw	rw	rw	rw					rw	rw	rw	rw

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:8 **TI2SEL[3:0]** : TI2[0]~TI2[15] 入力の選択

これらのビットは、TI2[0]~TI2[15] の入力ソースを選択します。

0000 : TIM2_CH2 入力

0001 : COMP2 出力

その他 : 予約済み

ビット 7:4 予約済みであり、リセット値に保持する必要があります。

ビット 3:0 **TI1SEL[3:0]** : TI1[0]~TI1[15] 入力の選択

これらのビットは、TI1[0]~TI1[15] の入力ソースを選択します。

0000 : TIM2_CH1 入力

0001 : COMP1 出力

その他 : 予約済み

21.4.24 TIM3 タイマ入力選択レジスタ（TIM3_TISEL）

アドレスオフセット：0x68

リセット値：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	TI2SEL[3:0]				Res.	Res.	Res.	Res.	TI1SEL[3:0]			
				rw	rw	rw	rw					rw	rw	rw	rw

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:8 **TI2SEL[3:0]** : TI2[0]~TI2[15] 入力の選択

これらのビットは、TI2[0]~TI2[15] の入力ソースを選択します。

0000 : TIM3_CH2 入力

0001 : COMP2 出力

その他 : 予約済み

ビット 7:4 予約済みであり、リセット値に保持する必要があります。

ビット 3:0 **TI1SEL[3:0]** : TI1[0]~TI1[15] 入力の選択

これらのビットは、TI1[0]~TI1[15] の入力ソースを選択します。

0000 : TIM3_CH1 入力

0001 : COMP1 出力

その他 : 予約済み

21.4.25 TIMx レジスタマップ

TIMx レジスタは、次の表のようにマップされます。

表 109. TIM2/TIM3レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x00	TIMx_CR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UIFREMAP	Res.	Res.	CKD[1:0]	ARPE	CMS[1:0]	DIR	OPM	URS	UDIS	CEN	
	リセット値																					0		0	0	0	0	0	0	0	0	0	
0x04	TIMx_CR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	THS	MMS[2:0]			CCDS	Res.	Res.	
	リセット値																									0	0	0	0	0			
0x08	TIMx_SMCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TS[4:3]		Res.	Res.	Res.	SMS[3]	ETP	EC	ETPS[1:0]		ETF[3:0]			MSM	TS[2:0]			Res.	SMS[2:0]			
	リセット値											0	0				0	0	0	0	0	0	0	0	0	0	0	0		0	0	0	
0x0C	TIMx_DIER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TDE	Res.	CC4DE	CC3DE	CC2DE	CC1DE	UDE	Res.	TIE	Res.	CC4IE	CC3IE	CC2IE	CC1IE	UIE
	リセット値																		0		0	0	0	0	0		0		0	0	0	0	
0x10	TIMx_SR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC4OF	CC3OF	CC2OF	CC1OF	Res.	Res.	TIF	Res.	CC4IF	CC3IF	CC2IF	CC1IF	UIF
	リセット値																				0	0	0	0			0		0	0	0	0	
0x14	TIMx_EGR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TG	Res.	CC4G	CC3G	CC2G	CC1G	UG	
	リセット値																									0		0	0	0	0	0	
0x18	TIMx_CCMR1 出力比較モード	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC2M[3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC1M[3]	OC2CE	OC2M[2:0]			OC2PE	OC2FE	CC2S[1:0]		OC1CE	OC1M[2:0]			OC1PE	OC1FE	CC1S[1:0]	
	リセット値							0									0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	TIMx_CCMR1 入力キャプチャモード	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	IC2F[3:0]			IC2PSC[1:0]	CC2S[1:0]		IC1F[3:0]			IC1PSC[1:0]			CC1S[1:0]			
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x1C	TIMx_CCMR2 出力比較モード	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC4M[3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC3M[3]	O24CE	OC4M[2:0]			OC4PE	OC4FE	CC4S[1:0]		OC3CE	OC3M[2:0]			OC3PE	OC3FE	CC3S[1:0]	
	リセット値							0									0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	TIMx_CCMR2 入力キャプチャモード	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	IC4F[3:0]			IC4PSC[1:0]	CC4S[1:0]		IC3F[3:0]			IC3PSC[1:0]			CC3S[1:0]			
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x20	TIMx_CCER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC4NP	Res.	CC4P	CC4E	CC3NP	Res.	CC3P	CC3E	CC2NP	Res.	CC2P	CC2E	CC1NP	Res.	CC1P	CC1E
	リセット値																	0		0	0	0		0	0	0		0	0		0	0	

表 109. TIM2/TIM3レジスタマップとリセット値 (続き)

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x24	TIMx_CNT	CNT[30:16] (TIM2 のみ。他のタイマについては予約済み。)																CNT[15:0]															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x28	TIMx_PSC	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PSC[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x2C	TIMx_ARR	ARR[31:16] (TIM2 のみ。他のタイマについては予約済み。)																ARR[15:0]															
	リセット値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0x30	予約済み																																
0x34	TIMx_CCR1	CCR1[31:16] (TIM2 のみ。他のタイマについては予約済み。)																CCR1[15:0]															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x38	TIMx_CCR2	CCR2[31:16] (TIM2 のみ。他のタイマについては予約済み。)																CCR2[15:0]															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x3C	TIMx_CCR3	CCR3[31:16] (TIM2 のみ。他のタイマについては予約済み。)																CCR3[15:0]															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x40	TIMx_CCR4	CCR4[31:16] (TIM2 のみ。他のタイマについては予約済み。)																CCR4[15:0]															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x44	予約済み																																
0x48	TIMx_DCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBL[4:0]				Res.	Res.	Res.	DBA[4:0]					
	リセット値																				0	0	0	0	0				0	0	0	0	0
0x4C	TIMx_DMAR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMAB[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x50	TIM2_OR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OCREF_CLR
	リセット値																															0	
0x50	TIM3_OR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OCREF_CLR
	リセット値																															0	

表 109. TIM2/TIM3レジスタマップとリセット値 (続き)

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x60	TIM2_AF1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETRSEL [3:0]				Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	リセット値															0	0	0	0														
0x60	TIM3_AF1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETRSEL [3:0]				Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	リセット値															0	0	0	0														
0x68	TIM2_TISEL	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TI2SEL[3:0]				Res.	Res.	Res.	Res.	TI1SEL[3:0]				
	リセット値																				0	0	0	0						0	0	0	0
0x68	TIM3_TISEL	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TI2SEL[3:0]				Res.	Res.	Res.	Res.	TI1SEL[3:0]				
	リセット値																				0	0	0	0						0	0	0	0

レジスタ境界アドレスについては [54ページのセクション 2.2.2](#) を参照してください。

22 基本タイマ (TIM6/TIM7)

22.1 TIM6/TIM7 の概要

基本タイマ TIM6 および TIM7 は、プログラマブルなプリスケラによって駆動される 16 ビット自動再ロードカウンタで構成されています。

このタイマは、タイムベース生成を目的とした汎用タイマとして使用できますが、特にデジタルアナログコンバータ (DAC) の駆動にも使用されます。実際、これらのタイマは内部で DAC に接続されており、トリガ出力を通じて駆動できます。


タイマは完全に独立していて、いかなるリソースも共有しません。

22.2 TIM6/TIM7 の主な機能

基本タイマ (TIM6/TIM7) の機能は、次のとおりです。

- 16 ビット自動再ロードアップカウンタ
- 16 ビットのプログラム可能なプリスケラ (動作中も変更可能) で、カウンタクロック周波数を 1 から 65535 の間の値で分周可能。
- DAC をトリガする同期回路
- 更新イベント時の割込み/DMA 生成: カウンタオーバーフロー

図 212. 基本タイマブロック図



22.3 TIM6/TIM7 の機能詳細

22.3.1 タイムベースユニット

プログラム可能なタイマのメインブロックは、自動再ロードレジスタを持つ 16 ビットアップカウンタです。カウンタのクロックは、プリスケアラによって分周できます。

カウンタ、自動再ロードレジスタ、およびプリスケアラレジスタは、ソフトウェアで読み書きができます。カウンタが動作中でも、読み書きが可能です。

タイムベースユニットには、次のレジスタで構成されます。

- カウンタレジスタ (TIMx_CNT)
- プリスケアラレジスタ (TIMx_PSC)
- 自動再ロードレジスタ (TIMx_ARR)

自動再ロードレジスタはプリロードされます。自動再ロードレジスタの読み書きはプリロードレジスタへのアクセスとなります。プリロードレジスタの内容は、TIMx_CR1 レジスタの自動再ロードプリロードイネーブルビット (ARPE) に応じて、常時または更新イベント UEV ごとに、シャドウレジスタに転送されます。TIMx_CR1 レジスタの UDIS ビットが 0 である場合、カウンタがオーバーフロー値に達すると、更新イベントが送信されます。また、ソフトウェアで生成することもできます。更新イベントの生成については、各設定の詳細が説明されています。

カウンタのクロックは、TIMx_CR1 レジスタのカウンタイネーブルビット (CEN) がセットされているときのみ、プリスケアラ出力 CK_CNT から供給されます。

実際のカウンタイネーブル信号 CNT_EN は、CEN の 1 クロックサイクル後にセットされます。

プリスケアラの説明

プリスケアラは、カウンタクロック周波数を 1 から 65536 の間の値で分周することができます。16 ビットレジスタ (TIMx_PSC レジスタ) を使って制御される 16 ビットカウンタをベースとしています。TIMx_PSC 制御レジスタはバッファされているので、動作中に変更できます。新しいプリスケアラ比は、次の更新イベントで有効になります。

図 213 と 図 214 に、プリスケアラ比を動作中に変更したときのカウンタの動作の例を示します。

図 213. プリスケール分周比が 1 から 2 に変化したときのカウンタのタイミング図





図 214. プリスケール分周比が 1 から 4 に変化したときのカウンタのタイミング図



22.3.2 カウントモード

カウンタは、0 から自動再ロード値 (TIMx_ARR レジスタの内容) までカウントした後、0 からカウントをリスタートして、カウンタオーバーフローイベントを生成します。

更新イベントは、カウンタオーバーフローごとに、または、TIMx_EGR レジスタの UG ビットをセットすることによって (ソフトウェアで、または、スレーブモードコントローラを使用して) 生成できます。

UEV イベントは、ソフトウェアで TIMx_CR1 レジスタの UDIS ビットをセットすることによって無効にできます。これは、プリロードレジスタに新しい値を書き込んでいるときにシャドウレジスタが更新されるのを防ぐためです。このようにすると、UDIS ビットに 0 が書き込まれるまで更新イベントは発生しませんが、カウンタとプリスケアラカウンタは両方とも 0 からリスタートします (ただし、プリスケアラ比は変化しません)。さらに、TIMx_CR1 レジスタの URS (更新リクエスト選択) ビットがセットされている場合、UG ビットをセットすると更新イベント UEV が生成されますが、UIF フラグはセットされません (割り込みや DMA リクエストは送信されません)。

更新イベントが発生すると、すべてのレジスタが更新され、URS ビットの設定に応じて、更新フラグ (TIMx_SR レジスタの UIF ビット) がセットされます。

- プリスケアラのバッファにはプリロード値 (TIMx_PSC レジスタの内容) が再ロードされます。
- 自動再ロードシャドウレジスタは、プリロード値 (TIMx_ARR) で更新されます。

以下の図は、TIMx_ARR = 0x36 のときの、さまざまなクロック周波数におけるカウンタの動作の例を示します。

図 215. 内部クロック分周比が 1 の場合のカウンタのタイミング図




図 216. 内部クロック分周比が 2 の場合のカウンタのタイミング図




図 217. 内部クロック分周比が 4 の場合のカウンタのタイミング図




図 218. 内部クロック分周比が N の場合のカウンタのタイミング図




図 219. ARPE=0 (TIMx_ARR はプリロードされない) の場合の更新イベント時のカウンタのタイミング図





図 220. ARPE=1 (TIMx_ARR がプリロードされる) の場合の更新イベント時のカウンタのタイミング図



22.3.3 UIF ビットの再配置

TIMx_CR1 レジスタの IUFREMAP ビットでは、タイマカウンタレジスタのビット 31 (TIMxCNT[31]) に更新割込みフラグ (UIF) の連続コピーを強制します。これにより、UIFCPY フラグによって示されたカウンタ値と潜在的なロールオーバー条件を分割できないものとして読み取ることができます。特定のケースでは、バックグラウンドタスク (カウンタの読出し) と割込み (更新の割込み) との間で共有されている処理などによって生じる競合状態を避けることで、計算が容易になります。

UIF と UIFCPY フラグのアサートの間には、遅延はありません。


22.3.4 クロックソース

カウンタクロックは、内部クロック (CK_INT) ソースから供給されます。

TIMx_CR1 レジスタの CEN ビットと TIMx_EGR レジスタの UG ビットは実際の制御ビットであり、ソフトウェアによってのみ変更できます (ただし、自動的にクリア状態が保持される UG ビットを除く)。CEN ビットに 1 が書き込まれると、プリスケアラにはクロックとして内部クロック CK_INT が供給されます。

図 221 に、プリスケアラを使用しない場合の制御回路と通常モードのアップカウンタの動作を示します。

図 221. 内部クロック分周比 1 の場合の、通常モードの制御回路



22.3.5 デバッグモード

マイクロコントローラがデバッグモードになると (Cortex®-M0+ コアは停止状態)、TIMx カウンタは、DBG モジュールの DBG_TIMx_STOP 設定ビットに応じて、通常どおりに動作を続けるか、または停止します。詳細については、[セクション 37.9.2: タイマ、ウォッチドッグ、および I2C のデバッグサポート](#)を参照してください。

22.4 TIM6/TIM7 レジスタ

レジスタの説明で使用されている略語のリストについては、[50ページのセクション 1.2](#)を参照してください。

ペリフェラルレジスタには、ハーフワード（16 ビット）またはワード（32 ビット）単位でアクセスする必要があります。

22.4.1 TIM6/TIM7 制御レジスタ 1 (TIMx_CR1)

アドレスオフセット : 0x00

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	UIFREMAP	Res.	Res.	Res.	ARPE	Res.	Res.	Res.	OPM	URS	UDIS	CEN
				rw				rw				rw	rw	rw	rw

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **UIFREMAP** : UIF ステータスビットの再配置

- 0 : 再配置なし。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされません。
- 1 : 再配置は有効です。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされます。

ビット 10:8 予約済みであり、リセット値に保持する必要があります。

ビット 7 **ARPE** : 自動再ロードプリロードイネーブル

- 0 : TIMx_ARR レジスタはバッファされません。
- 1 : TIMx_ARR レジスタはバッファされます。

ビット 6:4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **OPM** : ワンパルスモード

- 0 : カウンタは更新イベントで停止しません。
- 1 : カウンタは次の更新イベントでカウントを停止します（CEN ビットをクリア）。

ビット 2 **URS** : 更新リクエストソース

このビットは、UEV イベントソースを選択するために、ソフトウェアによってセット／クリアされます。
0 : 次のイベントのいずれかが更新割込みまたは DMA リクエストを生成します（有効な場合）。これらのイベントは、次のとおりです。

- カウンタオーバーフロー／アンダーフロー
- UG ビットのセット
- スLEEPモードコントローラからの更新生成

1 : カウンタオーバーフロー／アンダーフローのみが更新割込みまたは DMA リクエストを生成します（有効な場合）。

ビット 1 **UDIS** : 更新ディセーブル

このビットは、UEV イベント生成を有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : UEV は有効です。更新イベント (UEV) は、次のいずれかのイベントによって生成されます。

- カウンタオーバーフロー／アンダーフロー
- UG ビットのセット
- スレーブモードコントローラからの更新生成

バッファを持つレジスタにはプリロード値がロードされます。

1 : UEV は無効です。更新イベントは生成されず、シャドウレジスタ (ARR, PSC) はそれぞれの値を維持します。ただし、UG ビットがセットされた場合や、スレーブモードコントローラからハードウェアリセットを受信した場合には、カウンタとプリスケアラは再初期化されます。

ビット 0 **CEN** : カウンタイネーブル

0 : カウンタは無効です。

1 : カウンタは有効です。

注 : ゲートモードは、CEN ビットが事前にソフトウェアでセットされている場合にのみ動作します。ただし、トリガモードでは、ハードウェアによって自動的に CEN ビットをセットできます。

ワンパルスモードでは、更新イベントが発生すると、CEN は自動的にクリアされます。

22.4.2 TIM6/TIM7 制御レジスタ 2 (TIMx_CR2)

アドレスオフセット : 0x04

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MMS[2:0]			Res.	Res.	Res.	Res.
									rw	rw	rw				

ビット 15:7 予約済みであり、リセット値に保持する必要があります。

ビット 6:4 **MMS** : マスタモード選択

これらのビットは、同期のためにマスタモードでスレーブタイマに送信される情報 (TRGO) を選択するために使用します。組み合わせは、次のとおりです。

000 : **リセット** - TIMx_EGR レジスタの UG ビットがトリガ出力 (TRGO) として使用されます。トリガ入力によってリセットが発生したとき (スレーブモードコントローラがリセットモードに設定されているとき) TRGO 信号は実際のリセットから遅れて発生します。

001 : **イネーブル** - カウンタイネーブル信号 CNT_EN がトリガ出力 (TRGO) として使用されます。これは、いくつかのタイマを同時に開始するときや、スレーブタイマが有効な時間枠を制御するときに役立ちます。カウンタイネーブル信号は、ゲートモードに設定されているとき、CEN 制御ビットとトリガ入力との論理和 (OR) によって生成されます。

カウンタイネーブル信号がトリガ入力によって制御されているとき、マスタ／スレーブモードが選択されている場合を除いて、TRGO に遅延が存在します (TIMx_SMCR レジスタの MSM ビットの説明を参照してください)。

010 : **更新** - 更新イベントがトリガ出力 (TRGO) として選択されます。たとえば、マスタタイマをスレーブタイマのプリスケアラとして使用できます。

注 : スレーブタイマまたは ADC のクロックは、マスタタイマからイベントを受信する前に有効化する必要があります、マスタタイマからトリガを受信している間は動作中に変更しないでください。

ビット 3:0 予約済みであり、リセット値に保持する必要があります。

22.4.3 TIM6/TIM7 DMA／割込み有効レジスタ (TIMx_DIER)

アドレスオフセット : 0x0C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	UDE	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UIE
							rw								rw

ビット 15:9 予約済みであり、リセット値に保持する必要があります。

ビット 8 **UDE** : 更新 DMA リクエストイネーブル

0 : 更新 DMA リクエストは無効です。

1 : 更新 DMA リクエストは有効です。

ビット 7:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **UIE** : 更新割込みイネーブル

0 : 更新割込みは無効です。

1 : 更新割込みは有効です。

22.4.4 TIM6/TIM7 のステータスレジスタ (TIMx_SR)

アドレスオフセット : 0x10

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UIF
															rc_w0

ビット 15:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **UIF** : 更新割込みフラグ

このビットは、更新イベント時にハードウェアによってセットされます。ソフトウェアによってクリアされます。

0 : 更新は発生していません。

1 : 更新割込みが保留中です。このビットは、レジスタが以下で更新されたときにハードウェアによってセットされます。

– TIMx_CR1 レジスタの UDIS = 0 であり、繰り返しカウンタ値でオーバーフローまたはアンダーフローが発生したとき。

– TIMx_CR1 レジスタの URS = 0 かつ UDIS = 0 の場合に、TIMx_EGR レジスタの UG ビットを使用して、ソフトウェアで CNT が再初期化されたとき。

22.4.5 TIM6/TIM7 のイベント生成レジスタ (TIMx_EGR)

アドレスオフセット : 0x14

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UG
															w

ビット 15:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **UG** : 更新生成

このビットは、ソフトウェアによってセットでき、ハードウェアによって自動的にクリアされます。

0 : 影響はありません。

1 : タイマカウンタを再初期化して、レジスタの更新を生成します。プリスケアラカウンタもクリアされます (プリスケアラ比は変化しません)。

22.4.6 TIM6/TIM7 のカウンタ (TIMx_CNT)

アドレスオフセット : 0x24

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UIF CPY	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31 **UIFCPY** : UIF コピー

このビットは TIMx_ISR レジスタの UIF ビットの読出し専用コピー。TIMx_CR1 の UIFREMAP ビットがリセットされると、ビット 31 は予約済みで、0 で読み出されます。

ビット 30:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **CNT[15:0]** : カウンタ値

22.4.7 TIM6/TIM7 プリスケーラ (TIMx_PSC)

アドレスオフセット : 0x28

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15:0]															
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 15:0 **PSC[15:0]** : プリスケーラ値

カウンタクロック周波数 CK_CNT は $f_{CK_PSC} / (PSC[15:0] + 1)$ に等しいです。

PSC は、更新イベントごとにアクティブなプリスケアラレジスタにロードされる値を含みます。

(更新イベントには、TIMx_EGR レジスタの UG ビットを通じて、またはリセットモードに設定されているトリガコントローラを通じて、カウンタがクリアされる場合も含まれます)。

22.4.8 TIM6/TIM7 の自動再ロードレジスタ (TIMx_ARR)

アドレスオフセット : 0x2C

リセット値 : 0xFFFF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 **ARR[15:0]** : プリスケアラ値

ARR は、実際の自動再ロードレジスタにロードされる値です。

APR の更新と動作の詳細については、[セクション 22.3.1 : 656 ページのタイムベースユニット](#)を参照してください。

自動再ロード値が null のときには、カウンタはブロックされます。

22.4.9 TIM6/TIM7 レジスタマップ

TIMx レジスタは、次の表のように、16 ビットアドレス可能レジスタとして配置されます。

表 110. TIM6/TIM7 レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x00	TIMx_CR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UJFREMAP	Res.	Res.	Res.	Res.	ARPE	Res.	Res.	Res.	OPM	URS	UDIS	CEN
	リセット値																					0				0				0	0	0	0	
0x04	TIMx_CR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.		MMS [2:0]			Res.	Res.	Res.	Res.	
	リセット値																										0	0	0					
0x08	予約済み																																	
0x0C	TIMx_DIER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UDE	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UJF	
	リセット値																								0								0	
0x10	TIMx_SR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UJF	
	リセット値																																0	
0x14	TIMx_EGR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UG	
	リセット値																																0	
0x18-0x20	予約済み																																	
0x24	TIMx_CNT	UJFCPY または Res.		Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CNT[15:0]															
	リセット値	0																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x28	TIMx_PSC	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PSC[15:0]																
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x2C	TIMx_ARR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ARR[15:0]																
	リセット値																	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1		

レジスタ境界アドレスについては [54ページのセクション 2.2.2](#) を参照してください。

23 汎用タイマ (TIM14)

23.1 TIM14 の概要

TIM14 汎用タイマは、プログラム可能なプリスケアラによって駆動される 16 ビットの自動再ロードカウンタで構成されています。

入力信号のパルス長の測定（入力キャプチャ）や出力波形の生成（出力比較、PWM）など、さまざまな目的に使用できます。

パルス幅と波形の周期は、タイマプリスケアラと RCC クロックコントローラプリスケアラを使用して、数マイクロ秒から数ミリ秒までの範囲で変化させることができます。

TIM14 タイマは完全に独立していて、いかなるリソースも共有しません。


23.2 TIM14 の主な特長

23.2.1 TIM14 の主な特長

汎用タイマ TIM14 の機能は以下のとおりです。

- 16 ビット自動再ロードアップカウンタ
- カウンタクロック周波数を 1 から 65536 の間の値で分周するために使用される 16 ビットのプログラム可能なプリスケアラ（動作中に変更可能）。
- 次の機能を持つ独立チャンネル：
 - 入力キャプチャ
 - 出力比較
 - PWM 生成（エッジアラインモード）
 - ワンパルスモード出力
- 以下のイベント時の割込み生成。
 - 更新：カウンタオーバーフロー、カウンタの初期化（ソフトウェアによる）
 - 入力キャプチャ
 - 出力比較

図 222. 汎用タイマのブロック図 (TIM14)



23.3 TIM14機能詳細

23.3.1 タイムベースユニット

タイマのメインブロックは、自動再ロードレジスタを持つ 16 ビットアップカウンタです。カウンタのクロックは、プリスケアラによって分周できます。

カウンタ、自動再ロードレジスタ、およびプリスケアラレジスタは、ソフトウェアで読み書きができます。カウンタが動作中でも、読み書きが可能です。

タイムベースユニットには、次のレジスタで構成されます。

- カウンタレジスタ (TIMx_CNT)
- プリスケアラレジスタ (TIMx_PSC)
- 自動再ロードレジスタ (TIMx_ARR)

自動再ロードレジスタはプリロードされます。自動再ロードレジスタの読み書きは、プリロードレジスタへのアクセスになります。プリロードレジスタの内容は、TIMx_CR1 レジスタの自動再ロードプリロードイネーブルビット (ARPE) に応じて、常時または更新イベント (UEV) ごとに、シャドウレジスタに転送されます。TIMx_CR1 レジスタの UDIS ビットが 0 である場合、更新イベントはカウンタがオーバーフローしたときに送信されます。また、ソフトウェアで生成することもできます。更新イベントの生成については、各設定ごとに詳しく説明されています。

カウンタのクロックは、TIMx_CR1 レジスタのカウンタイネーブルビット (CEN) がセットされているときのみ、プリスケアラ出力 CK_CNT から供給されます。

TIMx_CR1 レジスタの CEN ビットがセットされてから、カウンタがカウントを開始するまでに 1 クロックサイクルの遅延があることに注意してください。

プリスケアラの説明

プリスケアラは、カウンタクロック周波数を 1 から 65536 の間の値で分周することができます。16 ビットレジスタ (TIMx_PSC レジスタ) を使って制御される 16 ビットカウンタをベースとしています。この制御レジスタはバッファされているので、動作中に変更できます。新しいプリスケアラ比は、次の更新イベントで有効になります。

図 223 と 図 224 に、プリスケアラ比を動作中に変更したときのカウンタの動作の例を示します。

図 223. プリスケール分周比が 1 から 2 に変化したときのカウンタのタイミング図





図 224. プリスケール分周比が 1 から 4 に変化したときのカウンタのタイミング図



23.3.2 カウンタモード

アップカウントモード

アップカウントモードでは、カウンタは 0 から自動再ロード値 (TIMx_ARR レジスタの内容) までカウントし、0 からカウントをリスタートして、カウンタオーバーフローイベントを生成します。

TIMx_EGR レジスタの UG ビットを (ソフトウェアによって) セットしても、更新イベントが生成されません。

UEV イベントは、ソフトウェアで TIMx_CR1 レジスタの UDIS ビットをセットすることによって無効にできます。これは、プリロードレジスタに新しい値を書き込んでいるときにシャドウレジスタが更新されるのを防ぐためです。この場合、UDIS ビットに 0 が書き込まれるまで、更新イベントは発生しません。ただし、プリスケアラのカウンタと同じく、カウンタは 0 からカウントをリスタートします (ただし、プリスケアラ比は変化しません)。さらに、TIMx_CR1 レジスタの URS ビット (更新リクエスト選択) がセットされている場合は、UG ビットをセットすると更新イベント UEV が生成されますが、UIF フラグはセットされません (したがって、割込みは送信されません)。これは、キャプチャイベント時にカウンタをクリアしているときに、更新とキャプチャの両方の割込みを生成するのを防ぐためです。

更新イベントが発生すると、すべてのレジスタが更新され、URS ビットに応じて、更新フラグ (TIMx_SR レジスタの UIF ビット) がセットされます。

- 自動再ロードシャドウレジスタは、プリロード値 (TIMx_ARR) で更新されます。
- プリスケアラのバッファにはプリロード値 (TIMx_PSC レジスタの内容) が再びロードされます。

以下の図は、TIMx_ARR = 0x36 のときの、さまざまなクロック周波数におけるカウンタの動作の例を示します。

図 225. 内部クロック分周比が 1 の場合のカウンタのタイミング図




図 226. 内部クロック分周比が 2 の場合のカウンタのタイミング図




図 227. 内部クロック分周比が 4 の場合のカウンタのタイミング図




図 228. 内部クロック分周比が N の場合のカウンタのタイミング図




図 229. ARPE=0 (TIMx_ARR はプリロードされない) の場合の更新イベント時のカウンタのタイミング図





図 230. ARPE=1 (TIMx_ARR がプリロードされる) の場合の更新イベント時のカウンタのタイミング図



23.3.3 クロック選択

カウンタクロックは、次のクロックソースによって供給されます。


- 内部クロック (CK_INT)

内部クロックソース (CK_INT)

内部クロックソースは、TIM14 のデフォルトクロックソースです。

図 231 に、プリスケアラを使用しない場合の制御回路と通常モードのアップカウンタの動作を示します。

図 231. 内部クロック分周比 1 の場合の、通常モードの制御回路




23.3.4 キャプチャ／比較チャンネル

各キャプチャ／比較チャンネルは、キャプチャ／比較レジスタ（シャドウレジスタを含む）、キャプチャの入カステージ（デジタルフィルタ、マルチプレクス、プリスケラ）、および出カステージ（コンパレータと出力制御）から構成されています。

図 232 から 図 234 に、1 つのキャプチャ／比較チャンネルの概要を示します。

入カステージは、対応する TIx 入カをサンプリングして、フィルタリングを行った $TIxF$ を生成します。次に、極性選択付きのエッジ検出回路が、キャプチャコマンドとして使用される信号 ($TIxFPx$) を生成します。この信号はプリスケラを通じて、キャプチャレジスタ ($ICxPS$) に渡されます。

図 232. キャプチャ／比較チャンネル（例：チャンネル 1 入カステージ）



出カステージは、 $OCxRef$ （アクティブハイ）として使用される中間波形 $OCxRef$ はアクティブハイです。信号の極性は最終出力に影響を与えます。

図 233. キャプチャ／比較チャンネル 1 メイン回路





図 234. キャプチャ／比較チャンネル (チャンネル 1) の出力ステージ



キャプチャ／比較ブロックは、1つのプリロードレジスタと1つのシャドウレジスタで構成されています。書き込みおよび読み出しアクセスは、常にプリロードレジスタに対して行われます。

キャプチャモードでは、キャプチャ動作は実際にはシャドウレジスタで行われ、その値がプリロードレジスタにコピーされます。

比較モードでは、プリロードレジスタの内容がシャドウレジスタにコピーされて、カウンタと比較されます。

23.3.5 入力キャプチャモード

入力キャプチャモードでは、対応する ICx 信号によって変化が検出された後、カウンタの値をラッチするために、キャプチャ/比較レジスタ (TIMx_CCRx) が使用されます。キャプチャが発生すると、対応する CCxIF フラグ (TIMx_SR レジスタ) がセットされ、割り込みまたは DMA リクエストを送信できます (有効な場合)。CCxIF フラグがすでにハイのときにキャプチャが発生した場合は、オーバキャプチャフラグ CCxOF (TIMx_SR レジスタ) がセットされます。CCxIF フラグは、ソフトウェアで“0”を書き込むことによって、または、TIMx_CCRx レジスタに格納されたキャプチャデータを読み出すことによってクリアできます。CCxOF は、“0”を書き込むとクリアされます。

次の例は、TI1 入力立ち上がったときに、カウンタの値を TIMx_CCR1 にキャプチャする方法を示します。このためには、次の手順を使用します。

1. TIMx_TISEL レジスタの TI1SEL[3:0] ビットで、適切な TI1[x] ソース (内部または外部) を選択します。
2. アクティブ入力を選択します。TIMx_CCR1 は TI1 入力にリンクされていなければならないので、TIMx_CCMR1 レジスタの CC1S ビットに“01”を書き込みます。CC1S の値が“00”から変化するとすぐに、チャンネルは入力モードに設定され、TIMx_CCR1 レジスタは読み出し専用になります。
3. タイマに接続する信号に対して必要とする入力フィルタ時間を設定します (入力がある TIx 入力の内の 1 つである場合、TIMx_CCMRx レジスタの ICxF ビットを設定して行います)。入力信号の反転時、最大で内部クロックの 5 サイクルの間、信号が安定しないと想定してみます。この場合、フィルタ時間を 5 クロックサイクルより長くプログラミングする必要があります。新しいレベルの連続した 8 個のサンプルが検出されたときに、TI1 の遷移を検証できます (周波数 f_{DTS} でサンプリング)。次に、TIMx_CCMR1 レジスタの IC1F ビットに“0011”を書き込みます。
4. TI1 チャンネルのアクティブ遷移のエッジを選択します。このためには、TIMx_CCER レジスタの CC1P ビットと CC1NP ビットに“00”を設定します (この場合、立ち上がりエッジの選択)。
5. 入力プリスケアラをプログラムします。この例では有効な遷移ごとにキャプチャを行いたいのので、プリスケアラを無効にします (TIMx_CCMR1 レジスタの IC1PS ビットに“00”を書き込む)。
6. TIMx_CCER レジスタの CC1E ビットをセットすることによって、カウンタからキャプチャレジスタへのキャプチャを有効にします。
7. 必要に応じて、TIMx_DIER レジスタの CC1IE ビットをセットすることによって、関連する割り込みリクエストを有効にします。

入力キャプチャが発生すると、

- アクティブ遷移時に、カウンタの値が TIMx_CCR1 レジスタに格納されます。
- CC1IF フラグがセットされます (割り込みフラグ)。CC1OF ビットは、少なくとも 2 回連続でキャプチャが発生した場合にもセットされますが、フラグはクリアされません。
- CC1IE ビットに応じて、割り込みが生成されます。

オーバキャプチャを処理するために、オーバキャプチャフラグの前にデータを読み出すことが推奨されます。これにより、フラグ読み出し後、データ読み出し前に発生するオーバキャプチャの見落としを避けることができます。

注： TIMx_EGR レジスタの対応する CCxG ビットをセットすることで、IC 割り込みリクエストをソフトウェアで発生させることができます。

23.3.6 強制出力モード

出力モード (TIMx_CCMRx レジスタの CCxS ビット = 00) では、出力比較レジスタとカウンタの間の比較に関係なく、各出力比較信号 (OCxREF、次に OCx) をソフトウェアによって直接、強制的にアクティブまたはインアクティブレベルにできます。

出力比較信号 (OCxREF/OCx) を強制的にアクティブレベルにするには、対応する TIMx_OC MRx レジスタの OCxM ビットに "0101" を書き込みます。これにより、OCxREF は強制的にハイになり (OCxREF は常にアクティブハイ)、OCx は CCxP 極性ビットと逆の値になります。

例 : CCxP = 0 (OCx アクティブハイ) => OCx は強制的にハイレベルになります。

OCxREF 信号は、TIMx_CCMRx レジスタの OCxM ビットに "0100" を書き込むことによって、強制的にローにできます。

いずれにしても、TIMx_CCRx シャドウレジスタとカウンタの比較は実行されるので、フラグをセットできます。それに応じて、割込みリクエストを送信できます。これについては、次の出力比較モードのセクションで説明します。

23.3.7 出力比較モード

この機能は、出力波形を制御したり、一定時間が経過したことを示すために使用されます。

キャプチャ/比較レジスタとカウンタの値が一致すると、出力比較は次のように機能します。

1. 対応する出力ピンに、出力比較モード (TIMx_CCMRx レジスタの OCxM ビット) と出力極性 (TIMx_CCER レジスタの CCxP ビット) によって定義されたプログラム可能値を割り当てます。一致した際、出力ピンは、レベルを維持するか (OCxM=0000)、アクティブにセットされるか (OCxM=0001)、非アクティブにセットされるか (OCxM=0010)、または反転されます (OCxM=0011)。
2. 割込みステータスレジスタのフラグをセットします (TIMx_SR レジスタの CCxIF ビット)。
3. 対応する割込みマスク (TIMx_DIER レジスタの CCxIE ビット) がセットされている場合は、割込みを生成します。

TIMx_CCRx レジスタは、プリロードレジスタを使用するしないにかかわらず、TIMx_CCMRx レジスタの OCxPE ビットを使用してプログラミングできます。

出力比較モードでは、更新イベント UEV は OCxREF および OCx 出力には影響を与えません。タイミングの分解能はカウンタの 1 カウント分です。出力比較モードは単一パルスを出力するためにも使用できます (ワンパルスモード)。


手順 :

1. カウンタクロックを選択します (内部、外部、プリスケアラ)。
2. TIMx_ARR レジスタと TIMx_CCRx レジスタに目的のデータを書き込みます。
3. 割込みリクエストを生成する場合は、CCxIE ビットをセットします。
4. 出力モードを選択します。例 :
 - CNT と CCRx が一致したときに OCx 出力ピンを反転するには、OCxM ビットに "0011" を書き込みます。
 - プリロードレジスタを無効にするには、OCxPE ビットに "0" を書き込みます。
 - アクティブハイ極性を選択するには、CCxP ビットに "0" を書き込みます。
 - 出力を有効にするには、CCxE ビットに "1" を書き込みます。
5. TIMx_CR1 レジスタの CEN ビットをセットすることによって、カウンタを有効にします。

いつでもソフトウェアによって TIMx_CCRx レジスタを更新して、出力波形を制御できます。ただし、プリロードレジスタが有効でない場合に限り (OCxPE=0)。そうでない場合、TIMx_CCRx シャ

ドウレジスタは、次の更新イベント UEV でのみ更新されます。例を図 235 に示します。

図 235. 出力比較モード、OC1 の反転。



23.3.8 PWM モード

パルス幅変調 (PWM) モードでは、TIMx_ARR レジスタの値によって決められた周波数と TIMx_CCRx レジスタの値によって決められたデューティサイクルで信号を生成できます。

PWM モードは、TIMx_CCMRx レジスタの OCxM ビットに“0110” (PWM モード 1) または“0111” (PWM モード 2) を書き込むことによって、チャンネルごとに選択できます (OCx 出力ごとに 1 つの PWM)。TIMx_CCMRx レジスタの OCxPE ビットをセットすることによって、対応するプリロードレジスタを有効にする必要があります。また、TIMx_CR1 レジスタの ARPE ビットをセットすることによって、自動再ロードプリロードレジスタも (アップカウントまたはセンターアラインモードで) 有効にする必要があります。

プリロードレジスタは、更新イベントが発生したときにのみシャドウレジスタに転送されるので、カウンタを開始する前に、TIMx_EGR レジスタの UG ビットをセットすることによって、すべてのレジスタを初期化しておく必要があります。


OCx の極性は、TIMx_CCER レジスタの CCxP ビットを使用して、ソフトウェアでプログラムできます。アクティブハイまたはアクティブローとしてプログラムできます。OCx 出力は、TIMx_CCER レジスタの CCxE ビットによって有効化されます。詳細については、TIMx_CCERx レジスタの説明を参照してください。

PWM モード (1 または 2) では、TIMx_CNT と TIMx_CCRx が常に比較されて、TIMx_CNT ≤ TIMx_CCRx かどうか判断されます。

カウンタはカウントアップしているので、タイマはエッジアラインモードでのみ PWM を生成できます。

次の例では、PWM モード 1 を使用しています。PWM 基準信号 OCxREF は、TIMx_CNT < TIMx_CCRx の間はハイに、そうでない場合はローになります。TIMx_CCRx の比較値が自動再ロード値 (TIMx_ARR レジスタの) より大きい場合、OCxREF は“1”に保持されます。比較値が 0 の場合、OCxREF は“0”に保持されます。図 236 に TIMx_ARR=8 のときのエッジアライン PWM 波形の例を示します。

図 236. エッジアライン PWM 波形 (ARR=8)



23.3.9 ワンパルスモード

ワンパルスモード (OPM : One Pulse Mode) は、これまでに説明したモードの特殊ケースです。トリガに応じてカウンタを開始して、プログラム可能な遅延後にプログラム可能な長さのパルスを生成できます。

カウンタの開始は、CEN ビットを使用して制御できます。波形の生成は、出力比較モードまたは PWM モードで行うことができます。ワンパルスモードを選択するには、TIMx_CR1 レジスタの OPM ビットをセットします。これによって、カウンタは、次の更新イベント UEV で自動的に停止します。

パルスは、比較値がカウンタの初期値と異なる場合のみ、正しく生成されます。開始する前に (タイマがトリガを待っているときに)、設定が次のようであればなりません。

$$CNT < CCRx \leq ARR \quad (\text{特に、} 0 < CCRx)$$

23.3.10 UIF ビットの再配置

TIMx_CR1 レジスタの IUFREMAP ビットでは、タイマカウンタレジスタのビット 31 (TIMxCNT[31]) に更新割込みフラグ (UIF) の連続コピーを強制します。これにより、UIFCPY フラグによって示されたカウンタ値と潜在的なロールオーバー条件を分割できないものとして読み取ることができます。特定のケースでは、バックグラウンドタスク (カウンタの読出し) と割込み (更新の割込み) との間で共有されている処理などによって生じる競合状態を避けることで、計算が容易になります。

UIF と UIFCPY フラグのアサートの間には、遅延はありません。

23.3.11 デバッグモード

マイクロコントローラがデバッグモードになると (Cortex®-M0+ コアは停止状態)、TIMx カウンタは、DBG モジュールの DBG_TIMx_STOP 設定ビットに応じて、通常どおりに動作を続けるか、または停

止します。詳細については、[セクション 37.9.2: タイマ、ウォッチドッグ、および I2C のデバッグサポート](#)を参照してください。

23.4 TIM14 レジスタ

ペリフェラルレジスタには、ハーフワード（16 ビット）またはワード（32 ビット）単位で書き込む必要があります。読出しアクセスは、バイト（8 ビット）、ハーフワード（16 ビット）、またはワード（32 ビット）単位で行うことができます。

23.4.1 TIM14 制御レジスタ 1 (TIM14_CR1)

アドレスオフセット : 0x00

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	UIFRE MAP	Res.	CKD[1:0]		ARPE	Res.	Res.	Res.	OPM	URS	UDIS	CEN
				rw		rw	rw	rw				rw	rw	rw	rw

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **UIFREMAP** : UIF ステータスビットの再配置

- 0 : 再配置なし。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされません。
- 1 : 再配置は有効です。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされます。

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9:8 **CKD[1:0]** : クロック分周

- このビットフィールドは、タイマクロック (CK_INT) 周波数と、デジタルフィルタ (Tix) によって使用されるサンプリングクロックとの間の分周比を示します。
- 00: $t_{DTS} = t_{CK_INT}$
 - 01: $t_{DTS} = 2 \times t_{CK_INT}$
 - 10: $t_{DTS} = 4 \times t_{CK_INT}$
 - 11: 予約済み

ビット 7 **ARPE** : 自動再ロードプリロードイネーブル

- 0 : TIMx_ARR レジスタはバッファされません。
- 1 : TIMx_ARR レジスタはバッファされます。

ビット 6:4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **OPM** : ワンパルスモード

- 0 : カウンタは更新イベントで停止しません。
- 1 : カウンタは次の更新イベントでカウントを停止します (CEN ビットをクリア)。

- ビット 2 **URS** : 更新リクエストソース
- このビットは、更新割込み (UEV) ソースを選択するために、ソフトウェアによってセット／クリアされます。
- 0 : 次のイベントのいずれかが UEV を発生します (有効な場合)。
- カウンタオーバーフロー
 - UG ビットのセット
- 1 : カウンタオーバーフローのみが UEV を発生します (有効な場合)。
- ビット 1 **UDIS** : 更新ディセーブル
- このビットは、更新割込み (UEV) イベント生成を有効／無効にするために、ソフトウェアによってセット／クリアされます。
- 0 : UEV は有効です。UEV は、次のいずれかのイベントによって生成されます。
- カウンタオーバーフロー
 - UG ビットのセット
- パッファを持つレジスタにはプリロード値がロードされます。
- 1 : UEV は無効です。UEV は生成されず、シャドウレジスタ (ARR、PSC、CCRx) は値を維持します。カウンタとプリスケアラは、UG ビットがセットされた場合に再初期化されます。
- ビット 0 **CEN** : カウンタイネーブル
- 0 : カウンタは無効です。
- 1 : カウンタは有効です。
- 注 : 外部クロックおよびゲートモードは、CEN ビットが事前にソフトウェアによってセットされている場合のみ動作します。
- ただし、トリガモードでは、ハードウェアによって自動的に CEN ビットをセットできます。

23.4.2 TIM14 割込み有効レジスタ (TIM14_DIER)

アドレスオフセット : 0x0C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC1IE	UIE
														rw	rw

- ビット 15:2 予約済みであり、リセット値に保持する必要があります。
- ビット 1 **CC1IE** : キャプチャ／比較 1 割込みイネーブル
- 0 : CC1 割込みは無効です。
- 1 : CC1 割込みは有効です。
- ビット 0 **UIE** : 更新割込みイネーブル
- 0 : 更新割込みは無効です。
- 1 : 更新割込みは有効です。

23.4.3 TIM14 ステータスレジスタ (TIM14_SR)

アドレスオフセット : 0x10

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	CC1OF	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC1IF	UIF
						rc_w0								rc_w0	rc_w0

ビット 15:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **CC1OF** : キャプチャ/比較 1 オーバーキャプチャフラグ

このフラグは、対応するチャンネルが入力キャプチャモードに設定されているときのみ、ハードウェアによってセットされます。"0"を書き込むことによってソフトウェアによってクリアされます。

0 : オーバーキャプチャは検出されていません。

1 : CC1IF フラグがすでにセットされているときに、カウンタの値が TIMx_CCR1 レジスタにキャプチャされました。

ビット 8:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **CC1IF** : キャプチャ/比較 1 割込みフラグ

CC1 チャンネルが出力として設定されている場合 :

このフラグは、カウンタが比較値と一致したときに、ハードウェアによってセットされます。ソフトウェアによってクリアされます。

0 : 一致していません。

1 : カウンタ TIMx_CNT の内容が TIMx_CCR1 レジスタの内容と一致しました。TIMx_CCR1 の内容が TIMx_ARR の内容より大きいときには、カウンタオーバーフロー時に CC1IF ビットがハイになります。

CC1 チャンネルが入力として設定されている場合 :

このビットは、キャプチャ時にハードウェアによってセットされます。ソフトウェアによって、または TIMx_CCR1 レジスタを読み出すことによってクリアされます。

0 : 入力キャプチャは発生していません。

1 : カウンタの値が TIMx_CCR1 レジスタにキャプチャされました (選択された極性に一致するエッジが IC1 で検出されました)。

ビット 0 **UIF** : 更新割込みフラグ

このビットは、更新イベント時にハードウェアによってセットされます。ソフトウェアによってクリアされます。

0 : 更新は発生していません。

1 : 更新割込みが保留中です。このビットは、レジスタが以下で更新されたときにハードウェアによってセットされます。

- オーバーフローが発生し、かつ TIMx_CR1 レジスタで UDIS = 0 の場合。
- TIMx_CR1 レジスタで URS = 0 かつ UDIS = 0 であり、TIMx_EGR レジスタの UG ビットを使用して、CNT がソフトウェアによって再初期化されたとき。

23.4.4 TIM14 イベント生成レジスタ (TIM14_EGR)

アドレスオフセット : 0x14

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC1G	UG
														w	w

ビット 15:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **CC1G** : キャプチャ／比較 1 生成

このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : チャンネル 1 でキャプチャ／比較イベントが生成されます。

CC1 チャンネルが出力として設定されている場合 :

CC1IF フラグがセットされ、対応する割込みが送信されます (有効な場合)。

CC1 チャンネルが入力として設定されている場合 :

カウンタの現在値が TIMx_CCR1 レジスタにキャプチャされます。CC1IF フラグがセットされ、対応する割込みが送信されます (有効な場合)。CC1IF フラグがすでにハイの場合、CC1OF フラグがセットされます。

ビット 0 **UG** : 更新生成

このビットは、ソフトウェアによってセットでき、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : カウンタを再初期化し、レジスタの更新を生成します。プリスケアラカウンタもクリアされます (プリスケアラ比は変化しません)。カウンタはクリアされます。

23.4.5 TIM14 キャプチャ／比較モードレジスタ 1 (TIM14_CCMR1)

アドレスオフセット : 0x18

リセット値 : 0x0000

チャンネルは、入力 (キャプチャモード) または出力 (比較モード) で使用できます。チャンネルの方向は対応する CCxS ビットで定まります。このレジスタの他のビットはすべて、入力モードと出力モードで異なる機能を持ちます。特定のビットについて、OCxx は、チャンネルが出力設定のときの機能を示し、ICxx は、チャンネルが入力設定のときの機能を記述します。したがって、同じビットが入カステージと出カステージで異なる意味を持つことに注意する必要があります。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC1M [3]
															Res.
															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC1M[2:0]			OC1PE	OC1FE	CC1S[1:0]	
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	IC1F[3:0]			IC1PSC[1:0]				
								rw	rw	rw	rw	rw	rw	rw	rw

出力比較モード

ビット 31:17 予約済み。常に 0 として読み出されます。

ビット 16 **OC1M[3]** : 出力比較 1 モード - ビット 3

ビット 6:4 の OC1M 説明を参照

ビット 15:7 予約済みであり、リセット値に保持する必要があります。

ビット 6:4 **OC1M[3:0]** : 出力比較 1 モード (OC1M[3] はビット 16 を参照)

これらのビットは、OC1 の元となる出力基準信号 OC1REF の動作を定義します。OC1REF はアクティブハイですが、OC1 のアクティブレベルは CC1P ビットに依存します。

0000 : 停止。出力比較レジスタ TIMx_CCR1 とカウンタ TIMx_CNT との間の比較結果は出力に影響しません。

0001 : 一致時にチャンネル 1 をアクティブレベルに設定します。OC1REF 信号は、カウンタ TIMx_CNT がキャプチャ/比較レジスタ 1 (TIMx_CCR1) と一致したときに、強制的にハイになります。

0010 : 一致時にチャンネル 1 を非アクティブレベルに設定します。OC1REF 信号は、カウンタ TIMx_CNT がキャプチャ/比較レジスタ 1 (TIMx_CCR1) と一致したときに、強制的にローになります。

0011 : 反転 - TIMx_CNT = TIMx_CCR1 のとき、OC1REF は反転します。

0100 : 強制非アクティブレベル - OC1REF は強制的にローになります。

0101 : 強制アクティブレベル - OC1REF は強制的にハイになります。

0110 : PWM モード 1 - チャンネル 1 は、TIMx_CNT < TIMx_CCR1 の場合はアクティブに、そうでない場合はインアクティブになります。

0111 : PWM モード 2 - チャンネル 1 は、TIMx_CNT < TIMx_CCR1 の場合はインアクティブに、そうでない場合はアクティブになります。

その他 : 予約済み

注 : PWM モード 1 または 2 では、比較結果が変化するとき、または出力比較モードが停止モードから PWM モードに変更されたときに、OCREF のレベルが変化します。

ビット 3 **OC1PE** : 出力比較 1 プリロードイネーブル

0 : TIMx_CCR1 のプリロードレジスタは無効です。TIMx_CCR1 は、いつでも書き込み可能であり、新しい値はただちに有効になります。

1 : TIMx_CCR1 のプリロードレジスタは有効です。読み書きはプリロードレジスタに対して行われます。TIMx_CCR1 プリロード値は、更新イベントのたびにアクティブレジスタにロードされます。

注 : PWM モードは、ワンパルスモード (TIMx_CR1 レジスタの OPM ビットがセットされている) のときのみ、プリロードレジスタを検証せずに使用できます。そうでない場合、動作は保証されません。

ビット 2 **OC1FE** : 出力比較 1 高速イネーブル

このビットは、CC 出力に対するトリガがイベントの効果を加速するために使用されます。

0 : CC1 の動作は、トリガがオンのときでも、通常、カウンタと CCR1 の値に依存します。トリガ入力のエッジ発生から CC1 出力が有効になるまでの最小遅延は、5 クロックサイクルです。

1 : トリガ入力のアクティブエッジは、CC1 出力に対して、比較一致のように働きます。このため、OC は、比較結果には関係なく、比較レベルにセットされます。トリガ入力をサンプリングし、CC1 出力を有効にするまでの遅延は、3 クロックサイクルに短縮されます。OC1FE は、チャンネルが PWM1 または PWM2 モードに設定されている場合のみ機能します。

ビット 1:0 **CC1S[1:0]** : キャプチャ/比較 1 選択

このビットフィールドは、チャンネルの方向 (入力/出力) と、使用される入力を定義します。

00 : CC1 チャンネルは出力として設定されます。

01 : CC1 チャンネルは入力として設定され、IC1 は TI1 に配置されます。

その他 : 予約済み。

注 : CC1S ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC1E=0) のときのみ書き込み可能です。

入力キャプチャモード

ビット 15:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:4 **IC1F**: 入力キャプチャ 1 フィルタ

このビットフィールドは、TI1 入力をサンプリングする周波数と、TI1 に適用されるデジタルフィルタの長さを定義します。デジタルフィルタはイベントカウンタでできていて、出力に有効な変化をもたらすには N 個の連続イベント発生が必要です。

0000 : f_{DTS} 1000 : $f_{SAMPLING}=f_{DTS}/8$, N=6 ではフィルタサンプリングは行われません。

0001 : $f_{SAMPLING}=f_{CK_INT}$, N=2 1001 : $f_{SAMPLING}=f_{DTS}/8$, N=8

0010 : $f_{SAMPLING}=f_{CK_INT}$, N=4 1010 : $f_{SAMPLING}=f_{DTS}/16$, N=5

0011 : $f_{SAMPLING}=f_{CK_INT}$, N=8 1011 : $f_{SAMPLING}=f_{DTS}/16$, N=6

0100 : $f_{SAMPLING}=f_{DTS}/2$, N=6 1100 : $f_{SAMPLING}=f_{DTS}/16$, N=8

0101 : $f_{SAMPLING}=f_{DTS}/2$, N=8 1101 : $f_{SAMPLING}=f_{DTS}/32$, N=5

0110 : $f_{SAMPLING}=f_{DTS}/4$, N=6 1110 : $f_{SAMPLING}=f_{DTS}/32$, N=6

0111 : $f_{SAMPLING}=f_{DTS}/4$, N=8 1111 : $f_{SAMPLING}=f_{DTS}/32$, N=8

ビット 3:2 **IC1PSC**: 入力キャプチャ 1 プリスケアラ

このビットフィールドは、CC1 入力 (IC1) に作用するプリスケアラの分周比を定義します。

プリスケアラは、CC1E = 0 (TIMx_CCER レジスタ) になるとリセットされます。

00 : プリスケアラなし。キャプチャは、キャプチャ入力のエッジが検出されるたびに行われます。

01 : キャプチャは、2 イベントごとに行われます。

10 : キャプチャは、4 イベントごとに行われます。

11 : キャプチャは、8 イベントごとに行われます。

ビット 1:0 **CC1S[1:0]**: キャプチャ/比較 1 選択

このビットフィールドは、チャンネルの方向 (入力/出力) と、使用される入力を定義します。

00 : CC1 チャンネルは出力として設定されます。

01 : CC1 チャンネルは入力として設定され、IC1 は TI1 に配置されます。

10 : 予約済み

11 : 予約済み

注: **CC1S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC1E=0) のときにのみ書き込み可能です。

23.4.6 TIM14 キャプチャ／比較有効レジスタ (TIM14_CCER)

アドレスオフセット : 0x20

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC1NP	Res.	CC1P	CC1E
												rw		rw	rw

ビット 15:4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **CC1NP** : キャプチャ／比較 1 相補出力極性

CC1 チャンネルが出力として設定されている場合 : CC1NP はクリアされたままにする必要があります。

CC1 チャンネルが入力として設定されている場合 : CC1NP ビットは、TI1FP1 の極性を定義するために CC1P と組み合わせて使用されます (CC1P の説明を参照してください)。

ビット 2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **CC1P** : キャプチャ／比較 1 出力極性。

CC1 チャンネルが出力として設定されている場合 :

0 : OC1 はアクティブハイです。

1 : OC1 はアクティブローです。

CC1 チャンネルが入力として設定されている場合 :

CC1P ビットおよび CC1NP ビットは、キャプチャ動作での TI1FP1 の極性を選択します。

00 : 非反転／立ち上がりエッジ

回路は TI1FP1 の立ち上がりエッジに反応し (キャプチャモード)、TI1FP1 は反転されません。

01 : 反転／立ち下がりエッジ

回路は TI1FP1 の立ち下がりエッジに反応し (キャプチャモード)、TI1FP1 は反転されます。

10 : 予約済み。この設定は使用しないでください。

11 : 非反転／両エッジ

回路は TI1FP1 の立ち上がりエッジに反応し (キャプチャモード)、TI1FP1 は反転されません。

ビット 0 **CC1E** : キャプチャ／比較 1 出力抑制。

CC1 チャンネルが出力として設定されている場合 :

0 : オフ - OC1 はアクティブではありません。

1 : オン - OC1 信号は、対応する出力ピンに出力されます。

CC1 チャンネルが入力として設定されている場合 :

このビットによって、カウンタ値のキャプチャ／比較レジスタ 1 (TIMx_CCR1) へのキャプチャが実際に行われるかどうかが決まります。

0 : キャプチャは無効です。

1 : キャプチャは有効です。

表 111. 標準 OCx チャンネルの出力制御ビット

CCxE ビット	OCx 出力状態
0	出力無効 (OCx=0、OCx_EN=0)
1	OCx = OCxREF + 極性、OCx_EN = 1

注 : 標準 OCx チャンネルに接続されている外部入出力ピンの状態は、OCx チャンネルの状態と、GPIO レジスタに依存します。

23.4.7 TIM14 カウンタ (TIM14_CNT)

アドレスオフセット : 0x24

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UIF CPY	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
rW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31 **UIFCPY** : UIF コピー

このビットは TIMx_ISR レジスタの UIF ビットの読出し専用コピー。

ビット 30:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **CNT[15:0]** : カウンタ値

23.4.8 TIM14 プリスケアラ (TIM14_PSC)

アドレスオフセット : 0x28

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 **PSC[15:0]** : プリスケアラ値

カウンタクロック周波数 CK_CNT は $f_{CK_PSC} / (PSC[15:0] + 1)$ に等しいです。

PSC は、更新イベントごとにアクティブプリスケアラレジスタにロードされる値を含みます。

(更新イベントには、TIMx_EGR レジスタの UG ビットを通じて、またはリセットモードに設定されているトリガコントローラを通じて、カウンタがクリアされる場合も含まれます)。

23.4.9 TIM14 自動再ロードレジスタ (TIM14_ARR)

アドレスオフセット : 0x2C

リセット値 : 0xFFFF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 **ARR[15:0]** : 自動再ロード値

ARR は、実際の自動再ロードレジスタにロードされる値です。

APR の更新と動作の詳細については、[セクション 23.3.1 : 671 ページのタイムベースユニット](#)を参照してください。

自動再ロード値が null のときには、カウンタはブロックされます。

23.4.10 TIM14 キャプチャ／比較レジスタ 1 (TIM14_CCR1)

アドレスオフセット : 0x34

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15:0 CCR1[15:0] : キャプチャ／比較 1 値

CC1 チャンネルが出力として設定されている場合 :

CCR1 は、実際のキャプチャ／比較 1 レジスタにロードされる値（プリロード値）です。

TIMx_CCMR1 レジスタの OC1PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 1 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較されて、OC1 出力に送信される値を含みます。

CC1 チャンネルが入力として設定されている場合 :

CCR1 は、最後の入力キャプチャ 1 イベント（IC1）によって転送されたカウンタ値です。

23.4.11 TIM14 タイマ入力選択レジスタ (TIM14_TISEL)

アドレスオフセット : 0x68

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	TI1SEL[3:0]			
												rw			

ビット 15:4 予約済みであり、リセット値に保持する必要があります。

ビット 3:0 **TI1SEL[3:0]** : TI1[0]~TI1[15] の入力を選択します。

0000 : TIM14_CH1 入力

0001 : RTC CLK

0010 : HSE/32

0011 : MCO

その他 : 予約済み

23.4.12 TIM14 レジスタマップ

TIMx レジスタは、次の表のように、16 ビットのアドレス可能レジスタとしてマップされます。

表 112. TIM14レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x00	TIMx_CR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UJFREMAP	Res.	Res.	CKD[1:0]		ARPE	Res.	Res.	Res.	OPM	URS	UDIS	CEN
	リセット値																					0	Res.	0	0	0				0	0	0	0	
0x04 から 0x08	予約済み	Res.																																
0x0C	TIMx_DIER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC1IE	UIE	
	リセット値																															0	0	
0x10	TIMx_SR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC1OF		Res.	Res.	Res.	Res.	Res.	Res.	CC1IF	UIF	
	リセット値																							0								0	0	
0x14	TIMx_EGR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC1G	UG	
	リセット値																															0	0	
0x18	TIMx_CCMR1 出力比較モード	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC1M[3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC1M[2:0]			OC1PE	OC1FE	CC1S[1:0]		
	リセット値																0											0	0	0	0	0	0	
	TIMx_CCMR1 入力キャプチャ モード	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	IC1F[3:0]			IC1PSC[1:0]	CC1S[1:0]				
	リセット値																										0	0	0	0	0	0	0	0
0x1C	予約済み	Res.																																
0x20	TIMx_CCER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC1NP	Res.	CC1P	CC1E
	リセット値																													0		0	0	
0x24	TIMx_CNT	UJFOPY	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CNT[15:0]																
	リセット値	0																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x28	TIMx_PSC	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PSC[15:0]																
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x2C	TIMx_ARR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ARR[15:0]																
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x30	予約済み	Res.																																

表 112. TIM14レジスタマップとリセット値（続き）

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x34	TIMx_CCR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCR1[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x38～ 0x64	予約済み	Res.																															
0x68	TIM14_TISEL	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TI1SEL[3:0]			
	リセット値																													0	0	0	0

レジスタ境界アドレスについては [54ページのセクション 2.2.2](#) を参照してください。

24 汎用タイマ (TIM15/TIM16/TIM17)

24.1 TIM15/TIM16/TIM17 の概要

TIM15/TIM16/TIM17 タイマは、プログラム可能なプリスケアラによって駆動される 16 ビットの自動再ロードカウンタで構成されています。

入力信号のパルス長の測定（入力キャプチャ）や出力波形の生成（出力比較、PWM、デッドタイムを挿入した相補 PWM）など、さまざまな目的に使用できます。

パルス幅と波形の周期は、タイマプリスケアラと RCC クロックコントローラプリスケアラを使用して、数マイクロ秒から数ミリ秒までの範囲で変化させることができます。

TIM15/TIM16/TIM17 タイマは完全に独立していて、いかなるリソースも共有しません。TIM15 は、[セクション 24.4.22 : タイマ同期 \(TIM15\)](#) に示すように、同期させることができます。

24.2 TIM15 の主な機能

TIM15 には以下の機能があります。


- 16 ビット自動再ロードアップカウンタ
- 16 ビットのプログラム可能なプリスケアラ（動作中も変更可能）で、カウンタクロック周波数を 1 から 65535 の間の値で分周可能。
- 次の機能を持つ、最大 2 つの独立チャネル。
 - 入力キャプチャ
 - 出力比較
 - PWM 生成（エッジモード）
 - ワンパルスモード出力
- プログラム可能なデッドタイムを持つ相補出力（チャネル 1 のみ）
- 外部信号でタイマを制御し、複数のタイマを相互接続する同期回路。
- カウンタの特定のサイクル数後にのみタイマレジスタを更新する繰り返しカウンタ。
- タイマの出力信号をリセット状態または既知の状態にするブレイク入力。
- 以下のイベント時の割込み/DMA 生成。
 - 更新：カウンタオーバーフロー、カウンタの初期化（ソフトウェアまたは内部/外部トリガによる）
 - トリガイベント（カウンタの開始、停止、初期化、または内部/外部トリガによるカウント）
 - 入力キャプチャ
 - 出力比較
 - ブレイク入力（割込みリクエスト）

24.3 TIM16/TIM17 の主な特長

TIM16/TIM17 タイマには以下の機能があります。


- 16 ビット自動再ロードアップカウンタ
- 16 ビットのプログラム可能なプリスケアラ（動作中も変更可能）で、カウンタクロック周波数を 1 から 65535 の間の値で分周可能。
- 次の機能を持つ、1 チャンネルタイマ。
 - 入力キャプチャ
 - 出力比較
 - PWM 生成（エッジアラインモード）
 - ワンパルスモード出力
- プログラム可能なデッドタイムを持つ相補出力
- カウンタの特定のサイクル数後にのみタイマレジスタを更新する繰り返しカウンタ。
- タイマの出力信号をリセット状態または既知の状態にするブレイク入力。
- 以下のイベント時の割込み/DMA 生成。
 - 更新：カウンタオーバーフロー
 - 入力キャプチャ
 - 出力比較
 - ブレイク入力

図 237. TIM15 ブロック図



- 内部ブレークイベントソースは次のいずれかです。
 - CSS によって生成されたクロック障害イベント。CSSの詳細については、[セクション 5.2.8: クロックセキュリティシステム \(CSS\)](#) を参照してください。
 - PVD 出力
 - SRAM パリティエラー信号
 - Cortex®-M0+ LOCKUP (ハードフォルト) 出力
 - COMP 出力

図 238. TIM16/TIM17 ブロック図



1. 内部ブレークイベントソースは次のいずれかです。
- CSS によって生成されたクロック障害イベント。CSS の詳細については、[セクション 5.2.8: クロックセキュリティシステム \(CSS\)](#) を参照してください。
 - PVD 出力
 - SRAM パリティエラー信号
 - Cortex®-M0+ LOCKUP (ハードフォルト) 出力
 - COMP 出力

24.4 TIM15/TIM16/TIM17機能詳細

24.4.1 タイムベースユニット

プログラマブル高機能制御タイマのメインブロックは、自動再ロードレジスタを持つ 16 ビットアップカウンタです。カウンタのクロックは、プリスケアラによって分周できます。

カウンタ、自動再ロードレジスタ、およびプリスケアラレジスタは、ソフトウェアで読み書きができます。カウンタが動作中でも、読み書きが可能です。

タイムベースユニットには、次のレジスタで構成されます。

- カウンタレジスタ (TIMx_CNT)
- プリスケアラレジスタ (TIMx_PSC)
- 自動再ロードレジスタ (TIMx_ARR)
- 繰り返しカウンタレジスタ (TIMx_RCR)

自動再ロードレジスタはプリロードされます。自動再ロードレジスタの読み書きは、プリロードレジスタへのアクセスになります。プリロードレジスタの内容は、TIMx_CR1 レジスタの自動再ロードプリロードイネーブルビット (ARPE) に応じて、常時または更新イベント (UEV) ごとに、シャドウレジスタに転送されます。TIMx_CR1 レジスタの UDIS ビットが 0 である場合、更新イベントはカウンタがオーバーフローしたときに送信されます。また、ソフトウェアで生成することもできます。更新イベントの生成については、各設定の中で詳しく説明されています。

カウンタのクロックは、TIMx_CR1 レジスタのカウンタイネーブルビット (CEN) がセットされているときにのみ、プリスケアラ出力 CK_CNT から供給されます (カウンタの有効化の詳細については、スレーブモードコントローラの説明も参照してください)。

TIMx_CR1 レジスタの CEN ビットがセットされてから、カウンタがカウントを開始するまでに 1 クロックサイクルの遅延があることに注意してください。

プリスケアラの説明

プリスケアラは、カウンタクロック周波数を 1 から 65536 の間の値で分周することができます。16 ビットレジスタ (TIMx_PSC レジスタ) を使って制御される 16 ビットカウンタをベースとしています。この制御レジスタはバッファされているので、動作中に変更できます。新しいプリスケアラ比は、次の更新イベントで有効になります。

[図 239](#) と [図 240](#) に、プリスケアラ比を動作中に変更したときのカウンタの動作の例を示します。

図 239. プリスケール分周比が 1 から 2 に変化したときのカウンタのタイミング図





図 240. プリスケール分周比が 1 から 4 に変化したときのカウンタのタイミング図



24.4.2 カウンタモード

アップカウントモード

アップカウントモードでは、カウンタは 0 から自動再ロード値 (TIMx_ARR レジスタの内容) までカウントし、0 からカウントをリスタートして、カウンタオーバーフローイベントを生成します。

繰り返しカウンタが使用されている場合には、繰り返しカウンタレジスタにプログラムされている回数 (TIMx_RCR) までアップカウント動作が繰り返され、その後に更新イベント (UEV) が生成されます。繰り返しカウンタが使用されていないときには、カウンタのオーバーフローごとに更新イベントが生成されます。

(ソフトウェアによって、またはスレーブモードコントローラを使用して) TIMx_EGR レジスタの UG ビットをセットすることでも更新イベントが生成されます。

UEV イベントは、ソフトウェアで TIMx_CR1 レジスタの UDIS ビットをセットすることによって無効にできます。これは、プリロードレジスタに新しい値を書き込んでいるときにシャドウレジスタが更新されるのを防ぐためです。この場合、UDIS ビットに 0 が書き込まれるまで、更新イベントは発生しません。ただし、プリスケアラのカウンタと同じく、カウンタは 0 からカウントをリスタートします (ただし、プリスケアラ比は変化しません)。さらに、TIMx_CR1 レジスタの URS ビット (更新リクエスト選択) がセットされている場合は、UG ビットをセットすると更新イベント UEV が生成されますが、UIF フラグはセットされません (したがって、割込みや DMA リクエストは送信されません)。これは、キャプチャイベント時にカウンタをクリアしているときに、更新とキャプチャの両方の割込みを生成するのを防ぐためです。

更新イベントが発生すると、すべてのレジスタが更新され、URS ビットに応じて、更新フラグ (TIMx_SR レジスタの UIF ビット) がセットされます。

- 繰り返しカウンタには TIMx_RCR レジスタの内容が再ロードされます。
- 自動再ロードシャドウレジスタは、プリロード値 (TIMx_ARR) で更新されます。
- プリスケアラのバッファにはプリロード値 (TIMx_PSC レジスタの内容) が再びロードされます。

以下の図は、TIMx_ARR = 0x36 のときの、さまざまなクロック周波数におけるカウンタの動作の例を示します。

図 241. 内部クロック分周比が 1 の場合のカウンタのタイミング図




図 242. 内部クロック分周比が 2 の場合のカウンタのタイミング図




図 243. 内部クロック分周比が 4 の場合のカウンタのタイミング図




図 244. 内部クロック分周比が N の場合のカウンタのタイミング図




図 245. ARPE=0 (TIMx_ARR はプリロードされない) の場合の更新イベント時のカウンタのタイミング図





図 246. ARPE=1 (TIMx_ARR がプリロードされる) の場合の更新イベント時のカウンタのタイミング図



24.4.3 繰り返しカウンタ


[セクション 24.4.1: タイムベースユニット](#)に、カウンタオーバーフローによって、どのように更新イベント (UEV) が生成されるかが説明されています。実際には、繰り返しカウンタが0に達したときにのみ、更新イベントが生成されます。これは、PWM 信号を生成する際に役立ちます。

これは、TIMx_RCR 繰り返しカウンタレジスタの値を N とすると、N 回目のカウンタオーバーフローごとに、プリロードレジスタからシャドウレジスタ (TIMx_ARR 自動再ロードレジスタ、TIMx_PSC プリスケアラレジスタ、比較モードの TIMx_CCRx キャプチャ/比較レジスタ) ヘデータが転送されることを意味します。

繰り返しカウンタは、カウンタオーバーフローごとにデクリメントされます。

繰り返しダウンカウンタは自動再ロードタイプです。繰り返しの回数は、TIMx_RCR レジスタの値によって定義されたとおりに維持されます ([図 247](#) を参照してください)。ソフトウェアによって (TIMx_EGR レジスタの UG ビットをセットすることによって)、またはスレーブモードコントローラを介してハードウェアによって更新イベントが生成されると、繰り返しカウンタの値にかかわらず直ちにイベントが発生し、繰り返しカウンタに TIMx_RCR レジスタの内容が再ロードされます。

図 247. モードと TIMx_RCR レジスタの設定に応じた更新レートの例



24.4.4 クロック選択

カウンタクロックは、次のクロックソースによって供給されます。


- 内部クロック (CK_INT)
- 外部クロックモード 1：外部入力ピン
- 内部トリガ入力 (ITRx) (TIM15 の場合のみ)：あるタイマを別のタイマのプリスケアラとして使用します。たとえば、TIM1 が TIM15 のプリスケアラとして機能するように設定できます。詳細については、[620 ページのタイマを別のタイマのプリスケアラとして使用する](#)を参照してください。

内部クロックソース (CK_INT)

スレーブモードコントローラが無効の場合 (SMS=000)、CEN (TIMx_CR1 レジスタ)、および UG ビット (TIMx_EGR レジスタ) が実際の制御ビットとなり、ソフトウェアによってのみ変更できます (自動的にクリア状態に保たれる UG ビットを除きます)。CEN ビットに 1 が書き込まれると、プリスケアラにはクロックとして内部クロック CK_INT が供給されます。

図 248 に、プリスケアラを使用しない場合の制御回路と通常モードのアップカウンタの動作を示します。


図 248. 内部クロック分周比 1 の場合の、通常モードの制御回路



外部クロックソースモード 1

このモードは TIMx_SMCR レジスタの SMS=111 のときに選択されます。カウンタは、選択された入力の立ち上がりまたは立ち下がりエッジでカウントすることができます。

図 249. TI2 外部クロックの接続例



たとえば、TI2 入力の立ち上がりエッジに反応してカウントするようにアップカウンタを設定するには、次の手順で行います。


1. TIMx_TISEL レジスタの TI2SEL[3:0] ビットで、適切な TI2[x] ソース（内部または外部）を選択します。
2. TIMx_CCMR1 レジスタの CC2S ビットに“01”を書き込むことによって、チャンネル 2 が TI2 入力の立ち上がりエッジを検出するように設定します。
3. TIMx_CCMR1 レジスタの IC2F[3:0] ビットに書き込むことによって、入力フィルタ時間を設定します（フィルタを使用しない場合は、IC2F=0000 にしておきます）。
4. CC2P=0 を TIMx_CCER レジスタに書き込んで、立ち上がりエッジ極性を選択します。
5. TIMx_SMCR レジスタに SMS=111 を書き込むことによって、タイマを外部クロックモード 1 に設定します。
6. TIMx_SMCR レジスタに TS=00110 を書き込むことによって、トリガ入力ソースとして TI2 を選択します。
7. TIMx_CR1 レジスタに CEN=1 を書き込むことによって、カウンタを有効にします。

注： キャプチャプリスケアラはトリガには使用されないもので、設定は不要です。

TI2 の立ち上がりエッジが発生すると、カウンタは 1 カウントを行い、TIF フラグがセットされます。

TI2 の立ち上がりエッジから実際のカウンタクロックまでの間には、TI2 入力の再同期回路による遅延があります。

図 250. 外部クロックモード 1 の制御回路




24.4.5 キャプチャ／比較チャンネル

各キャプチャ／比較チャンネルは、キャプチャ／比較レジスタ（シャドウレジスタを含む）、キャプチャの入カステージ（デジタルフィルタ、マルチプレクス、プリスケアラ）、および出力カステージ（コンパレータと出力制御）から構成されています。

図 251 から 図 254 に、1 つのキャプチャ／比較チャンネルの概要を示します。

入カステージは、対応する TIX 入カをサンプリングして、フィルタリングを行った TIXF を生成します。次に、極性選択付きのエッジ検出回路が、スレーブモードコントローラによってトリガ入カとして、またはキャプチャコマンドとして使用される信号（TIXFPx）を生成します。この信号はプリスケアラを通じて、キャプチャレジスタ（ICxPS）に渡されます。

図 251. キャプチャ／比較チャンネル（例：チャンネル 1 入カステージ）



出力カステージは、OCxRef（アクティブハイ）として使用される中間波形を生成します。信号の極性は最終出力に影響を与えます。

図 252. キャプチャ／比較チャンネル 1 メイン回路




図 253. キャプチャ／比較チャンネル（チャンネル 1）の出力ステージ





図 254. キャプチャ／比較チャンネル（TIM15 の場合、チャンネル 2）の出力ステージ



キャプチャ／比較ブロックは、1つのプリロードレジスタと1つのシャドウレジスタで構成されています。書込みおよび読み出しアクセスは、常にプリロードレジスタに対して行われます。

キャプチャモードでは、キャプチャ動作は実際にはシャドウレジスタで行われ、その値がプリロードレジスタにコピーされます。

比較モードでは、プリロードレジスタの内容がシャドウレジスタにコピーされて、カウンタと比較されます。

24.4.6 入力キャプチャモード

入力キャプチャモードでは、対応する ICx 信号によって変化が検出された後、カウンタの値をラッチするために、キャプチャ/比較レジスタ (TIMx_CCRx) が使用されます。キャプチャが発生すると、対応する CCxIF フラグ (TIMx_SR レジスタ) がセットされ、割込みまたは DMA リクエストを送信できます (有効な場合)。CCxIF フラグがすでにハイのときにキャプチャが発生した場合は、オーバキャプチャフラグ CCxOF (TIMx_SR レジスタ) がセットされます。CCxIF フラグは、ソフトウェアで“0”を書き込むことによって、または、TIMx_CCRx レジスタに格納されたキャプチャデータを読み出すことによってクリアできます。CCxOF は、“0”を書き込むとクリアされます。

次の例は、TI1 入力立ち上がったときに、カウンタの値を TIMx_CCR1 にキャプチャする方法を示します。このためには、次の手順を使用します。

1. TIMx_TISEL レジスタの TI1SEL[3:0] ビットで、適切な TI1x ソース (内部または外部) を選択します。
2. アクティブ入力を選択します。TIMx_CCR1 は TI1 入力とリンクされていなければならないので、このためには TIMx_CCMR1 レジスタの CC1S ビットに“01”を書き込みます。CC1S の値が“00”から変化すると、チャンネルは入力に設定され、TIMx_CCR1 レジスタは読み出し専用になります。
3. タイマに接続する信号に関して、必要な入力フィルタ時間をプログラムします (入力が TIx の 1 つである場合、TIMx_CCMRx レジスタの ICxF ビット)。入力信号の反転時、最低でも内部クロックの 5 サイクルの間、信号が安定しないと想定してみます。この場合、フィルタ時間を 5 クロックサイクルより長くプログラミングする必要があります。新しいレベルの連続した 8 個のサンプルが検出されたときに、TI1 の遷移を検証できます (周波数 f_{DTS} でサンプリング)。この場合、TIMx_CCMR1 レジスタの IC1F ビットに 0011 を書き込みます。
4. TI1 チャンネルのアクティブ遷移のエッジを選択します。このためには、TIMx_CCER レジスタの CC1P ビットに 0 を書き込みます (この場合、立ち上がりエッジの選択)。
5. 入力プリスケアラをプログラムします。この例では有効な遷移ごとにキャプチャを行いたいのので、プリスケアラを無効にします (TIMx_CCMR1 レジスタの IC1PS ビットに“00”を書き込む)。
6. TIMx_CCER レジスタの CC1E ビットをセットすることによって、カウンタからキャプチャレジスタへのキャプチャを有効にします。
7. 必要な場合は、TIMx_DIER レジスタの CC1IE ビットをセットすることによって、関連する割込みリクエストを有効にするか、TIMx_DIER レジスタの CC1DE レジスタをセットすることによって、DMA リクエストを有効にします。

入力キャプチャが発生すると、

- アクティブ遷移時に、カウンタの値が TIMx_CCR1 レジスタに格納されます。
- CC1IF フラグがセットされます (割込みフラグ)。CC1OF ビットは、少なくとも 2 回連続でキャプチャが発生した場合にもセットされますが、フラグはクリアされません。
- CC1IE ビットに応じて、割込みが生成されます。
- CC1DE ビットに応じて、DMA リクエストが生成されます。

オーバキャプチャを処理するために、オーバキャプチャフラグの前にデータを読み出すことが推奨されます。これにより、フラグ読み出し後、データ読み出し前に発生するオーバキャプチャの見落としを避けることができます。

注： IC 割込みと DMA リクエストは、TIMx_EGR レジスタの対応する CCxG ビットをセットすることによって、ソフトウェアによって生成することができます。

24.4.7 PWM 入力モード (TIM15 の場合のみ)


このモードは、入力キャプチャモードの特殊ケースです。操作手順は入力キャプチャモードと同様ですが、以下の点が異なります。

- 2つの ICx 信号が同じ TIx 入力にマッピングされます。
- この2つの ICx 信号は、逆の極性のエッジでアクティブです。
- 2つの TIxFP 信号の1つがトリガ入力として選択され、スレーブモードコントローラはリセットモードに設定されます。

たとえば、次の手順を使用して、TI1 に適用された PWM の周期 (TIMx_CCR1 レジスタ) とデューティサイクル (TIMx_CCR2 レジスタ) を測定できます (手順は、CK_INT 周波数とプリスケール値によって、若干異なることがあります)。

1. TIMx_TISEL レジスタの TI1SEL[3:0] ビットで、適切な TI1[x] ソース (内部または外部) を選択します。
2. TIMx_CCMR1 レジスタの CC1S ビットに 01 を書き込むことによって (TI1 を選択)、TIMx_CCR1 のアクティブ入力を選択します。
3. CC1P ビットと CC1NP ビットに“0”を書き込むことによって (立ち上がりエッジでアクティブ)、TI1FP1 のアクティブな極性を選択します (TIMx_CCR1 のキャプチャとカウンタクリアの両方に使用)。
4. TIMx_CCMR1 レジスタの CC2S ビットに“10”を書き込むことによって (TI1 を選択)、TIMx_CCR2 のアクティブ入力を選択します。
5. CC2P ビットと CC2NP ビットに“1”を書き込むことによって (立ち下がりエッジでアクティブ)、TI1FP2 のアクティブ極性を選択します (TIMx_CCR2 のキャプチャに使用されます)。
6. TIMx_SMCR レジスタの TS ビットに 00101 を書き込むことによって (TI1FP1 を選択)、有効なトリガ入力を選択します。
7. TIMx_SMCR レジスタの SMS ビットに 100 を書き込むことによって、スレーブモードコントローラをリセットモードに設定します。
8. TIMx_CCER レジスタの CC1E と CC2E ビットに“1”を書き込むことによって、キャプチャを有効にします。

図 255. PWM 入力モードタイミング



1. TI1FP1 と TI2FP2 のみがスレーブモードコントローラに接続されているので、PWM 入力モードは TIMx_CH1/TIMx_CH2 信号でのみ使用できます。

24.4.8 強制出力モード

出力モード (TIMx_CCMRx レジスタの CCxS ビット = 00) では、出力比較レジスタとカウンタの間の比較に関係なく、各出力比較信号 (OCxREF と OCx/OCxN) をソフトウェアによって直接、強制的にアクティブまたはインアクティブレベルにできます。

出力比較信号 (OCxREF/OCx) を強制的にアクティブレベルとするには、対応する TIMx_OCMRx レジスタの OCxM ビットに "101" を書き込みます。これにより、OCxREF は強制的にハイになり (OCxREF は常にアクティブハイ)、OCx は CCxP 極性ビットと逆の値になります。

例 : CCxP=0 (OCx アクティブハイ) => OCx は強制的にハイレベルになります。

OCxREF 信号は、TIMx_CCMRx レジスタの OCxM ビットに "100" を書き込むことによって、強制的にローにできます。

いずれにしても、TIMx_CCRx シャドウレジスタとカウンタの比較は実行されるので、フラグをセットできます。それに応じて、割込みや DMA リクエストを送信できます。これについては、次の出力比較モードのセクションで説明します。

24.4.9 出力比較モード

この機能は、出力波形を制御したり、一定時間が経過したことを示すために使用されます。

キャプチャ/比較レジスタとカウンタの値が一致すると、出力比較は次のように機能します。

- 対応する出力ピンに、出力比較モード (TIMx_CCMRx レジスタの OCxM ビット) と出力極性 (TIMx_CCER レジスタの CCxP ビット) によって定義されたプログラム可能値を割り当てます。一致した際、出力ピンは、レベルを維持するか (OCxM=000)、アクティブにセットされるか (OCxM=001)、非アクティブにセットされるか (OCxM=010)、または反転されます (OCxM=011)。
- 割込みステータスレジスタのフラグをセットします (TIMx_SR レジスタの CCxIF ビット)。
- 対応する割込みマスク (TIMx_DIER レジスタの CCxIE ビット) がセットされている場合は、割込みを生成します。
- 対応するイネーブルビット (TIMx_DIER レジスタの CCxDE ビット) がセットされている場合は、DMA リクエストを送信します (DMA リクエスト選択には、TIMx_CR2 レジスタの CCDS ビットが使用されます)。

TIMx_CCRx レジスタは、プリロードレジスタを使用するしないにかかわらず、TIMx_CCMRx レジスタの OCxPE ビットを使用してプログラミングできます。


出力比較モードでは、更新イベント UEV は OCxREF および OCx 出力には影響を与えません。タイミングの分解能はカウンタの 1 カウント分です。出力比較モードは単一パルスを出力するためにも使用できます (ワンパルスモード)。

手順

1. カウンタクロックを選択します (内部、外部、プリスケアラ)。
2. TIMx_ARR レジスタと TIMx_CCRx レジスタに目的のデータを書き込みます。
3. 割込みリクエストを生成する場合は、CCxIE ビットをセットします。
4. 出力モードを選択します。例 :
 - CNT と CCRx が一致したときに OCx 出力ピンを反転するには、OCxM ビットに 011 を書き込みます。
 - プリロードレジスタを無効にするには、OCxPE ビットに 0 を書き込みます。
 - アクティブハイ極性を選択するには、CCxP ビットに 0 を書き込みます。
 - 出力を有効にするには、CCxE ビットに 1 を書き込みます。
5. TIMx_CR1 レジスタの CEN ビットをセットすることによって、カウンタを有効にします。

いつでもソフトウェアによって TIMx_CCRx レジスタを更新して、出力波形を制御できます。ただし、プリロードレジスタが有効でない場合に限り（OCxPE=0）。そうでない場合、TIMx_CCRx シャドウレジスタは、次の更新イベント UEV でのみ更新されます。例を [図 256](#) に示します。

図 256. 出力比較モード、OC1 の反転



24.4.10 PWM モード

パルス幅変調 (PWM) モードでは、TIMx_ARR レジスタの値によって決められた周波数と TIMx_CCRx レジスタの値によって決められたデューティサイクルで信号を生成できます。

PWM モードは、TIMx_CCMRx レジスタの OCxM ビットに“110” (PWM モード 1) または“111” (PWM モード 2) を書き込むことによって、チャンネルごとに選択できます (OCx 出力ごとに 1 つの PWM)。TIMx_CCMRx レジスタの OCxPE ビットをセットすることによって、対応するプリロードレジスタを有効にする必要があります。また、TIMx_CR1 レジスタの ARPE ビットをセットすることによって、自動再ロードプリロードレジスタも (アップカウントまたはセンターアラインモードで) 有効にする必要があります。

プリロードレジスタは、更新イベントが発生したときにのみシャドウレジスタに転送されるので、カウンタを開始する前に、TIMx_EGR レジスタの UG ビットをセットすることによって、すべてのレジスタを初期化しておく必要があります。


OCx 極性は、TIMx_CCER レジスタの OCxP ビットを使用して、ソフトウェアでプログラム可能です。アクティブハイまたはアクティブローとしてプログラムできます。OCx 出力は、CCxE、CCxNE、MOE、OSSI、および OSSR ビット (TIMx_CCER および TIMx_BDTR レジスタ) の組み合わせによって有効になります。詳細については、TIMx_CCERx レジスタの説明を参照してください。

PWM モード (1 または 2) では、TIMx_CNT と TIMx_CCRx が常に比較されて、TIMx_CCRx ≤ TIMx_CNT または TIMx_CNT ≤ TIMx_CCRx がどうか判断されます (カウントの方向によります)。

TIM15/TIM16/TIM17 はアップカウント動作でのみ使用可能です。[701 ページのアップカウントモード](#)を参照してください。

次の例では、PWM モード 1 を使用しています。PWM 基準信号 OCxREF は、TIMx_CNT < TIMx_CCRx の間はハイに、そうでない場合はローになります。TIMx_CCRx の比較値が自動再ロード値 (TIMx_ARR レジスタの) より大きい場合、OCxREF は“1”に保持されます。比較値が 0 の場合、OCxREFは“0”に保持されます。図 257 に TIMx_ARR=8 のときのエッジアライン PWM 波形の例を示します。

図 257. エッジアライン PWM 波形 (ARR=8)



24.4.11 組み合わせ PWM モード (TIM15 のみ)

組み合わせ PWM モードでは、2つのエッジアラインまたはセンターアライン PWM 信号を生成でき、それぞれのパルス間に遅延および位相シフトをプログラムできます。周波数が TIMx_ARR レジスタの値で決定されるのに対し、デューティサイクルや遅延は 2つの TIMx_CCRx レジスタで決定されます。結果として得られる信号 OCxREFC は、2つの PWM 基準信号の OR または AND による論理結合から成ります。

- OC1REFC (または OC2REFC) は、TIMx_CCR1 および TIMx_CCR2 レジスタによって制御されます。

組み合わせ PWM モードは、TIMx_CCMRx レジスタの OCxM ビットに“1100”(組み合わせ PWM モード 1) または“1101”(組み合わせ PWM モード 2) を書き込むことによって、2チャンネルごとに選択できます (CCR レジスタペアごとに 1つの OCx 出力)。


特定のチャンネルが組み合わせ PWM チャンネルとして使用されている場合、相補チャンネルを反対の PWM モードに設定する必要があります (たとえば、1つを組み合わせ PWM モード 1、もう 1つを組み合わせ PWM モード 2 にします)。

注： OCxM[3:0] ビットフィールドは互換性を確保するために 2つのパーツに分割され、最上位ビットと 3つの最下位ビットとは隣接していません。

図 258 は、次の設定で取得可能な非対称 PWM モードを使用して生成される信号の例を表します。

- チャンネル 1 が組み合わせ PWM モード 2 で設定されている場合
- チャンネル 2 が PWM モード 1 で設定されている場合

図 258. チャンネル 1 および 2 における組み合わせ PWM モード



24.4.12 相補出力とデッドタイム挿入

TIM15/TIM16/TIM17 汎用タイマは、1 つの相補信号を出力して、出力時のスイッチオフおよびスイッチオンを管理できます。

この時間は、通常、デッドタイムと呼ばれ、出力に接続されているデバイスとその特性（レベルシフタの内在的な遅延、電源スイッチによる遅延など）に応じて調整する必要があります。

出力の極性（主出力 OCx または補 OCxN）は、出力ごとに独自に選択できます。これは TIMx_CCER レジスタの CCxP ビットおよび CCxNP ビットへの書き込みによって行います。

相補信号 OCx および OCxN は、TIMx_CCER レジスタの CCxE ビットと CCxNE ビット、TIMx_BDTR レジスタと TIMx_CR2 レジスタの MOE、OISx、OISxN、OSSI、および OSSR ビットといった複数の制御ビットの組み合わせによって有効になります。詳細については、[表 117 : 770 ページのブレーク機能を持つ相補 OCx および OCxN チャンネルの出力制御ビット \(TIM16/17\)](#) を参照してください。特に、IDLE 状態に切り替わるとき（MOE が 0 になるとき）に、デッドタイムが挿入されます。

デッドタイム挿入は、CCxE ビットと CCxNE ビットの両方をセットし、ブレーク回路がある場合は、さらに MOE ビットをセットすることによって有効になります。各チャンネルに 1 つの 10 ビットデッドタイムジェネレータがあります。この回路は、基準波形 OCxREF から OCx と OCxN の 2 つの出力を生成します。OCx と OCxN がアクティブハイの場合、

- OCx 出力信号は基準信号と同じですが、立ち上がりエッジが基準の立ち上がりエッジより遅い点が異なります。
- OCxN 出力信号は、立ち上がりエッジが基準波形の立ち下がりエッジから遅れている点を除けば、基準信号を反転させた波形と同じです。

遅延がアクティブ出力（OCx または OCxN）の幅より大きい場合、対応するパルスは生成されません。

以下の図は、デッドタイム生成回路の出力信号と基準信号 OCxREF との関係を示します。（これらの例では、CCxP=0、CCxNP=0、MOE=1、CCxE=1、および CCxNE=1 を想定しています。）

図 259. デッドタイム挿入のある相補出力




図 260. 負のパルスより長い遅延があるときのデッドタイムの波形





図 261. 正のパルスより長い遅延があるときのデッドタイムの波形



デッドタイム遅延は、各チャンネルで同じであり、TIMx_BDTR レジスタの DTG ビットでプログラム可能です。遅延計算については、[セクション 24.6.13 : 773 ページのTIMx ブレークおよびデッドタイムレジスタ \(TIMx_BDTR\) \(x = 16 to 17\)](#)を参照してください。

OCxREF 信号の OCx または OCxN へのリダイレクト

出力モード（強制、出力比較、または PWM）では、TIMx_CCER レジスタの CCxE ビットおよび CCxNE ビットを構成することによって、OCxREF 信号を OCx 出力または OCxN 出力にリダイレクトできます。

これにより、特定の波形（PWM または静的アクティブレベルなど）を一方の出力に送信し、補信号をインアクティブレベルに固定することができます。他の例としては、両方の出力をインアクティブレベルにしたり、両方の出力をアクティブにして、デッドタイムのある相補出力とすることができます。

注： OCxN のみが有効なときには（CCxE=0、CCxNE=1）、相補にならず、OCxREF がハイレベルとなるとアクティブになります。たとえば、CCxNP=0 の場合は、OCxN=OCxRef です。他方、OCx と OCxN の両方が有効なときには（CCxE=CCxNE=1）、OCxREF がハイになると OCx はアクティブになり、OCxREF がローのときには、OCxN は補信号であり、アクティブになります。

24.4.13 ブレーク機能の使用

ブレーク機能の目的は、TIM15/TIM16/TIM17 タイマによって生成される PWM 信号によって駆動する電源スイッチを保護することです。ブレーク入力は通常、パワーステージおよび 3 相インバータの異常出力に接続されています。アクティブ化すると、ブレーク回路は PWM 出力を遮断し、強制的に事前定義された安全な状態に移行させます。

このブレーク チャネルは、システムレベル障害（クロック障害、パリティエラーなど）とアプリケーション障害（入力ピンおよび内蔵比較回路）の両方を集め、出力をデッドタイムの持続時間経過後に事前定義されたレベル（アクティブまたはインアクティブ）に強制できます。

ブレーク時の出力有効信号および出力レベルは、いくつかの制御ビットに依存しています。

- TIMx_BDTR レジスタの MOE ビット。ソフトウェアによって出力を有効／無効にすることができます。また、ブレーク または ブレーク2 イベント時にリセットされます。
- TIMx_BDTR レジスタの OSSI ビット。出力をインアクティブ状態で制御するか、GPIO コントローラへの制御を解除するかについて、タイマを定義します（通常、ハイインピーダンスモードにするため）。
- TIMx_CR2 レジスタの OISx および OISxN ビット。アクティブまたはインアクティブな出力遮断レベルをセットします。OISx および OISxN の値にかかわらず、一度に OCx 出力と OCxN 出力を両方ともアクティブレベルにセットすることはできません。詳細については、[表 115 : 749 ページのブレーク機能を持つ相補 OCx および OCxN チャネルの出力制御ビット \(TIM15\)](#) を参照してください。

リセットが終了すると、ブレーク回路は無効になり、MOE ビットはローになります。ブレーク機能は、TIMx_BDTR レジスタの BKE ビットをセットすることによって有効になります。ブレーク入力の極性は、同じレジスタの BKP ビットを設定することによって選択できます。BKE と BKP は、同時に変更できます。BKE および BKP ビットが書き込まれるとき、書込みが有効になるまでに 1 APB クロックサイクルの遅延が適用されます。そのため、書込み動作の後、ビットを正しく読み出すためには 1 APB クロックサイクル待つ必要があります。

MOE の立ち下がりエッジは非同期のことがあるので、実際の信号（出力に作用する信号）と同期制御ビット（TIMx_BDTR レジスタからアクセスできる）の間に、再同期回路が挿入されています。このため、非同期信号と同期信号の間に若干の遅延が発生します。特に、MOE がローになった後で 1 が書き込まれた場合、MOE を正しく読み出すためには、遅延（ダミー命令）を挿入する必要があります。これは、非同期信号を書き込んで、同期信号を読み出すからです。


- 誤ったイベントを避けるためのプログラム可能なフィルタ（TIMx_BDTR レジスタの BKF[3:0] ビット）

ブレークは、TIMx_AF1 レジスタを使用して、個別に有効化でき、エッジ感度をプログラムできる複数のソースから生成できます。

ブレーク (BRK) チャンネルのソースは以下のいずれかです。

- (AFIO コントローラでの選択に従って) BKIN ピンの 1 つに接続された外部ソース、極性選択およびオプションのデジタルフィルタリングあり
- 内部ソース :
 - コンパレータからの出力、極性選択およびオプションのデジタルフィルタリングあり
 - DFSDM1 ペリフェラルのアナログウォッチドッグ出力
 - システムブレーク :
 - Cortex®-M0+ LOCKUP 出力
 - PVD 出力
 - SRAM パリティエラー信号
 - フラッシュ ECC エラー
 - CSS 検出回路によって生成されたクロック障害イベント

図 262. ブレーク回路の概要



注意 : 非同期 (クロックなし) 動作は、プログラム可能なフィルタが無効な場合にのみ保証されます。有効になっている場合は、必ずブレークイベントが処理されるように、フェイルセーフクロックモード (たとえば、内部 PLL や CSS を使用) を使用する必要があります。

ブレークが発生すると（ブレーク入力で選択されたレベル）、

- MOE ビットは非同期にクリアされ、出力は、インアクティブ状態またはアイドル状態になるか、AFIO コントローラへの制御が解除されます（OSSI ビットで選択）。これは、MCU オシレータがオフの場合も同様です。
- 各出力チャネルは、MOE=0 になったとき、TIMx_CR2 レジスタの OISx ビットでプログラミングされたレベルで駆動されます。OSSI=0 の場合、タイマは出力の制御（AFIO コントローラによって引き継がれた）を解除し、そうでない場合、イネーブル出力はハイのままです。
- 相補出力が使用されているときには：
 - 出力は、まずリセット状態のインアクティブ状態に置かれます（極性に依存します）。これは非同期に行われるので、タイマにクロックが供給されていないときでも機能します。
 - タイマクロックが供給されている場合、デッドタイム後に OISx および OISxN ビットでプログラミングされたレベルで出力を駆動するために、デッドタイムジェネレータが作動します。この場合でも、OCx と OCxN を同時にアクティブレベルに駆動することはできません。MOE の再同期により、デッドタイム時間が通常より少し長くなることに注意してください（約 2 CK_TIM クロックサイクル）。
 - OSSI=0 の場合、タイマはイネーブル出力（ハイインピーダンス状態を強制する AFIO コントローラによって引き継がれた）を解除し、そうでない場合、イネーブル出力はハイのままか、CCxE または CCxNE ビットのどちらかがハイになったときにハイになります。
- ブレーク状態フラグ（TIMx_SR レジスタの BIF ビット）がセットされます。TIMx_DIER レジスタの BIE ビットがセットされている場合は、割込みを生成できます。
- TIMx_BDTR レジスタの AOE ビットがセットされている場合、MOE ビットは次の更新イベント UEV で再び自動的にセットされます。これを使用して、たとえば、レギュレーションを行うことができます。そうでない場合、MOE ビットは、再び 1 が書き込まれるまでローのままです。この場合、セキュリティ目的で使用でき、パワー駆動回路、温度センサ、またはセキュリティコンポーネントからのアラームにブレーク入力を接続できます。


注： ブレーク入力は、信号レベルに対して動作します。このため、ブレーク入力がアクティブな間は、MOE をセットできません（自動的に、ソフトウェアによっても）。この間、ステータスフラグ BIF をクリアできません。

ブレークは、BRK 入力によって生成でき、BRK はプログラミング可能な極性を持ち、TIMx_BDTR レジスタの BKE がイネーブルビットです。

ブレーク入力と出力管理に加えて、アプリケーションに対する安全策として、ブレーク回路内に書込み保護機能を設けてあります。これにより、いくつかのパラメータ（デッドタイムの長さ、OCx/OCxN 極性、無効時の状態、OCxM 構成、ブレークイネーブルと極性）を固定することができます。TIMx_BDTR レジスタの LOCK ビットによって、3 レベルの保護を選択することができます。[セクション 24.6.13 : 773 ページのTIMx ブレークおよびデッドタイムレジスタ \(TIMx_BDTR\) \(x = 16 to 17\)](#) を参照してください。LOCK ビットは、MCU リセット後に 1 回だけ書き込むことができます。

 263 に、ブレークに対する出力の動作例を示します。

図 263. ブレークに対する出力の動作



24.4.14 双方向ブレーク入力

TIM15/TIM16/TIM17 は、図 264 に示すように、双方向ブレーク I/O が特長です。

次のものを使用できます。

- 入力と出力の両方のステータスピンである一意のピンを介して、フォールトを外部 MCU またはゲートドライバに伝えることを可能にするボードレベルのグローバルブレーク信号
- 複数の内部および外部ブレークソースを統合する必要がある場合に、互いに論理和をとり、一意のブレークイベントをトリガする内部ブレークソースおよび複数の外部オープンドレインコンパレータ出力

ブレーク入力は、TIMxBDTR レジスタの BKBID ビットを使用して双方向モードで設定されます。BKBID プログラミングビットは、TIMxBDTR レジスタの LOCK ビットを使用して読取り専用モードにロックできます (LOCK レベル 1 以上で)。

双方向モードでは、I/O をアクティブロー極性のオープンドレインモードに設定する必要があります (BKINP および BKP ビットを使用して)。システム (CSS など) から、オンチップペリフェラルから、またはブレーク入力からのブレークリクエストがあった場合、ブレーク入力は強制的にローレベルになり、フォールトイベントを知らせます。極性ビットが正しくセットされていない場合 (アクティブハイ極性)、安全のため、双方向モードは禁止されます。

ブレークソフトウェアイベント (BG) があった場合も、ブレーク I/O は強制的に“0”になり、タイマがブレーク状態になったことを外部コンポーネントに示します。ただし、これは、ブレークが有効化されている場合 (BKE = 1) のみ有効です。BKE = 0 でソフトウェアブレークイベントが生成されると、出力は安全状態になり、ブレークフラグがセットされますが、ブレーク I/O への影響はありません。

安全解除メカニズムは、システムが完全にロックするのを防ぎます (ブレーク入力のローレベルは同じ入力のローレベルを強制するブレークをトリガします)。

BKDSRM ビットが 1 にセットされると、これはブレーク出力を解除して、フォールト信号をクリアし、システムを再び動作可能にする可能性を与えます。

いかなる時点でも、ブレーク保護回路を無効にすることはできません。

- ブレーク入力パスは常にアクティブです。BKDSRM ビットがセットされ、オープンドレイン制御がリリースされた場合でも、ブレークイベントがアクティブになります。これにより、ブレーク条件が存在する限り、PWM 出力が再開されるのを防ぎます。
- BKDSRM ビットは、出力が有効な限り (MOE ビットがセットされている限り)、ブレーク保護を解除できません (表 113 を参照)。

表 113. ブレーク保護解除条件

MOE	BKDIR	BKDSRM	ブレーク保護状態
0	0	X	動作可能
0	1	0	動作可能
0	1	1	解除
1	X	X	動作可能

ブレーク回路の動作可能化と再動作可能化


ブレーク回路（入力または双方向モード）は、デフォルトで動作可能です（ペリフェラルリセット設定）。

ブレークイベント後に保護を再び動作可能にするには、次の手順に従う必要があります。

- BKDSRM ビットをセットして、出力制御を解除する必要があります。
- ソフトウェアは、システムブレーク条件（あった場合）が消えるまで待ってから、SBIF ステータスフラグをクリアする（または規則的に再び動作可能にする前にクリアする）必要があります。
- ソフトウェアは、ハードウェアによってクリアされるまで（アプリケーションブレーク条件が消えるまで）、BKDSRM ビットをポーリングする必要があります。

この時点から、ブレーク回路は動作可能でアクティブになり、MOE ビットをセットして、PWM 出力を再び有効にできます。

図 264. 出力先変更



24.4.15 ワンパルスモード


ワンパルスモード (OPM : One Pulse Mode) は、これまでに説明したモードの特殊ケースです。トリガに応じてカウンタを開始して、プログラム可能な遅延後にプログラム可能な長さのパルスを生成できます。

カウンタの開始は、スレーブモードコントローラを通じて制御できます。波形の生成は、出力比較モードまたは PWM モードで行うことができます。ワンパルスモードを選択するには、TIMx_CR1 レジスタの OPM ビットをセットします。これによって、カウンタは、次の更新イベント UEV で自動的に停止します。

パルスは、比較値がカウンタの初期値と異なる場合のみ、正しく生成されます。開始する前に (タイマがトリガを待っているときに)、設定が次のようであればなりません。

- $CNT < CCRx \leq ARR$ (特に、 $0 < CCRx$)

図 265. ワンパルスモードの例



たとえば、TI2 入力ピンで正のエッジが検出されたときに、OC1 にパルス幅が t_{PULSE} の正のパルスを遅延時間 t_{DELAY} 後に生成することもできます。

TI2FP2 をトリガ 1 として使用します。

1. TIMx_TISEL レジスタの TI2SEL[3:0] ビットで、適切な TI2[x] ソース (内部または外部) を選択します。
2. TIMx_CCMR1 レジスタの CC2S ビットに "01" を書き込むことによって、TI2FP2 を TI2 に配置します。
3. TI2FP2 は、立ち上がりエッジを検出して、TIMx_CCER レジスタで CC2P="0" と CC2NP="0" を書き込みます。
4. TI2FP2 をスレーブモードコントローラのトリガ (TRGI) として設定します。このためには、TIMx_SMCR レジスタの TS ビットに "00110" を書き込みます。
5. TI2FP2 を使用してカウンタを開始します。このためには、TIMx_SMCR レジスタの SMS ビットに "110" (トリガモード) を書き込みます。

OPM 波形は、次のように比較レジスタに書き込むことによって定義されます（クロック周波数とカウンタプリスケアラを考慮に入れて）。

- t_{DELAY} は、TIMx_CCR1 レジスタに書き込まれた値によって定義されます。
- t_{PULSE} は、自動再ロード値と比較値の差 (TIMx_ARR - TIMx_CCR1) によって定義されます。
- 比較一致が発生したときに 0 から 1 へ遷移し、カウンタが自動再ロード値に達したときに 1 から 0 へ遷移する波形を生成するとします。このためには、TIMx_CCMR1 レジスタの OC1M=111 を書き込むことによって、PWM モード 2 を有効にします。必要に応じて、TIMx_CCMR1 レジスタの OC1PE ビットに“1”を書き込み、TIMx_CR1 レジスタの ARPE ビットに書き込むことによって、プリロードレジスタを有効にすることもできます。この場合、TIMx_CCR1 レジスタに比較値を書き込み、TIMx_ARR レジスタに自動再ロード値を書き込みます。次に、UG ビットをセットすることによって更新を生成し、TI2 で外部トリガイイベントを待ちます。この例では、CC1P に“0”を書き込みます。

必要なパルスは 1 つだけなので、TIMx_CR1 レジスタの OPM ビットに“1”を書き込みます。こうすると、カウンタは次の更新イベント時に停止します（カウンタが自動再ロード値に達して、“0”に戻る時点）。

特殊なケース：OCx 高速イネーブル

ワンパルスモードでは、TIx 入力のエッジ検出によって、カウンタを有効にする CEN ビットがセットされます。その後、カウンタと比較値の比較によって、出力が反転されます。ただし、このような動作には数クロックサイクルが必要なので、実現可能な最小遅延 ($t_{\text{DELAY min}}$) が制限されます。

最小遅延で波形を出力したい場合は、TIMx_CCMRx レジスタの OCxFE ビットをセットします。こうすると、OCxREF (および OCx) は、比較動作を行うことなく、強制的にトリガに反応します。新しいレベルは、比較が一致したときと同じです。OCxFE は、チャンネルが PWM1 または PWM2 モードに設定された場合のみ機能します。

24.4.16 再トリガ可能なワンパルスモード (OPM) (TIM15 のみ)

このモードでは、トリガに応じてカウンタを開始して、プログラム可能な長さのパルスを生成できます。ただし、[セクション 24.4.15](#) で説明する再トリガ不可能なワンパルスモードについて、次のような違いがあります。

- パルスはトリガが発生し次第開始します（プログラム可能な遅延はありません）。
- パルスは、前のトリガが完了する前に新しいトリガが発生すると拡張されます。


タイマはスレーブモードである必要があり、このときビットは TIMx_SMCR レジスタで SMS[3:0] = “1000”（リセットモードとトリガモードの組み合わせ）、および再トリガ可能な OPM モード 1 または 2 で OCxM[3:0] が “1000” または “1001” にセットされています。

タイマをアップカウントモードで設定した場合、対応する CCRx を 0 にセットする必要があります（ARR レジスタによってパルス長がセットされます）。タイマをダウンカウントモードで設定した場合、CCRx は ARR 以上である必要があります。

注： OCxM[3:0] および SMS[3:0] ビットフィールドは互換性を確保するために 2 つのパーツに分割され、最上位ビットと 3 つの最下位ビットとは隣接していません。

このモードをセンターアライン PWM モードと組み合わせて使用することはできません。TIMx_CR1 では、CMS[1:0] = 00 にする必要があります。

図 266. 再トリガ可能なワンパルスモード



24.4.17 UIF ビットの再配置

TIMx_CR1 レジスタの IUFREMAP ビットでは、タイマカウンタレジスタのビット 31 (TIMxCNT[31]) に更新割込みフラグ (UIF) の連続コピーを強制します。これにより、UIFCPY フラグによって示されたカウンタ値と潜在的なロールオーバー条件を分割できないものとして読み取ることができます。特定のケースでは、バックグラウンドタスク（カウンタの読出し）と割込み（更新の割込み）との間で共有されている処理などによって生じる競合状態を避けることで、計算が容易になります。


UIF と UIFCPY フラグのアサートの間には、遅延はありません。

24.4.18 タイマ入力 XOR 機能 (TIM15 のみ)

TIMx_CR2 レジスタの TI1S ビットによって、チャンネル 1 の入力フィルタを 2 つの入力ピン TIMx_CH1 および TIMx_CH2 を結合する XOR ゲートの出力に接続できます。

XOR 出力は、トリガや入力キャプチャなど、すべてのタイマ入力機能で使用できます。次の図 267 に示すように、2 つの入力信号上のエッジ間の間隔を測定するのに便利です。

図 267. 2 つの信号上のエッジ間の時間間隔の測定



24.4.19 外部トリガ同期 (TIM15 のみ)

TIM タイマは、タイマの同期または連結のために、内部で互いにリンクされます。

TIM15 タイマは、いくつかのモードで外部トリガを使用して同期できます。そのモードは、リセットモード、ゲートモード、およびトリガモードです。

スレーブモード：リセットモード

カウンタとそのプリスケアラは、トリガ入力のイベントに応じて再初期化できます。さらに、TIMx_CR1 レジスタの URS ビットがローの場合は、更新イベント UEV が生成されます。その場合、すべてのプリロードされたレジスタ (TIMx_ARR、TIMx_CCRx) が更新されます。


次の例では、TI1 入力の立ち上がりエッジに応じて、アップカウンタがクリアされます。

1. TI1 の立ち上がりエッジを検出するように、チャンネル 1 を設定します。入力フィルタ時間を設定します (この例ではフィルタは不要なので、IC1F=0000 のままにしておきます)。キャプチャプリスケアラはトリガには使用されないため、設定は不要です。CC1S ビットは、入力キャプチャソースのみを選択します (TIMx_CCMR1 レジスタの CC1S=01)。TIMx_CCER レジスタで CC1P=0 と CC1NP=0 を書き込んで、極性を有効にします (そして、立ち上がりエッジのみを検出します)。
2. TIMx_SMCR レジスタに SMS=100 を書き込むことによって、タイマをリセットモードに設定します。TIMx_SMCR レジスタに TS=00101 を書き込むことによって、入力ソースとして TI1 を選択します。
3. TIMx_CR1 レジスタに CEN=1 を書き込むことによって、カウンタを開始します。

カウンタは内部クロックでカウントを開始し、TI1 の立ち上がりエッジまで通常の動作を行います。TI1 が立ち上がると、カウンタはクリアされ、0 からリスタートします。同時に、トリガフラグがセットされ (TIMx_SR レジスタの TIF ビット)、有効な場合は割り込みリクエストまたは DMA リクエストを送信できます (TIMx_DIER レジスタの TIE および TDE ビット)。

次の図は、自動再ロードレジスタ TIMx_ARR=0x36 の場合の動作を示します。TI1 の立ち上がりエッジから実際にカウンタがリセットされるまでの遅延は、TI1 入力の同期回路によるものです。

図 268. リセットモードの制御回路



スレーブモード：ゲートモード

選択された入力のレベルに応じて、カウンタを有効にできます。


次の例では、アップカウンタは TI1 入力が高レベルのときだけカウントします。

1. TI1 のローレベルを検出するように、チャンネル 1 を設定します。入力フィルタ時間を設定します (この例ではフィルタは不要なので、IC1F=0000 のままにしておきます)。キャプチャプリスケールはトリガには使用されないため、設定は不要です。CC1S ビットは、入力キャプチャソースのみを選択します (TIMx_CCMR1 レジスタの CC1S=01 ビット)。TIMx_CCER レジスタで CC1P = 1 と CC1NP = 0 を書き込んで、極性を有効にします (そして、ローレベルのみを検出します)。
2. TIMx_SMCR レジスタに SMS=101 を書き込むことによって、タイマをゲートモードに設定します。TIMx_SMCR レジスタに TS=00101 を書き込むことによって、入力ソースとして TI1 を選択します。
3. TIMx_CR1 レジスタに CEN=1 を書き込んで、カウンタを有効にします (ゲートモードでは、CEN=0 の場合、トリガ入力のレベルにかかわらず、カウンタは開始しません)。

カウンタは、TI1 がローになると内部クロックでカウントを開始して、TI1 がハイになると停止します。TIMx_SR レジスタの TIF フラグは、カウンタの開始時と停止時にセットされます。

TI1 の立ち上がりエッジから実際にカウンタが停止するまでの遅延は、TI1 入力の再同期回路によるものです。

図 269. ゲートモードの制御回路



スレーブモード：トリガモード

選択された入力のイベントに対応して、カウンタが開始できます。


次の例では、アップカウンタは、TI2 入力の立ち上がりエッジに応じて開始します。

1. TI2 の立ち上がりエッジを検出するように、チャンネル 2 を設定します。入力フィルタ時間を設定します（この例ではフィルタは不要なので、IC2F=0000 のままにしておきます）。キャプチャプリスケアラはトリガには使用されないで、設定は不要です。CC2S ビットは入力キャプチャソースのみを選択するように設定されます (TIMx_CCMR1 レジスタの CC2S=01)。TIMx_CCER レジスタで CC2P に「1」、CC2NP に「0」を書き込んで、極性を有効にします（そして、ローレベルのみを検出します）。
2. TIMx_SMCR レジスタに SMS=110 を書き込むことによって、タイマをトリガモードに設定します。TIMx_SMCR レジスタに TS=00110 を書き込むことによって、入力ソースとして TI2 を選択します。

TI2 で立ち上がりエッジが発生すると、カウンタは内部クロックでのカウントを開始し、TIF フラグがセットされます。

TI2 の立ち上がりエッジから実際にカウンタが開始するまでの遅延は、TI2 入力の再同期回路によるものです。

図 270. トリガモードの制御回路



24.4.20 スレーブモード - リセットモードとトリガモードの組み合わせ

この場合、選択されたトリガ入力 (TRGI) の立ち上がりエッジでカウンタを再初期化し、レジスタの更新を生成し、カウンタを開始します。

このモードはワンパルスモードで使用します。

24.4.21 DMA バーストモード

TIMx タイマには、1つのイベントで多重 DMA リクエストを生成する機能があります。主な目的は、いくつかのタイマレジスタをソフトウェアのオーバーヘッドなく複数回再プログラムできるようにすることです。複数のレジスタを連続して一定の時間間隔で読み出すために使用することもできます。

DMA コントローラの転送先は一意で、仮想レジスタ TIMx_DMAR を示している必要があります。特定のタイマイベントで、タイマは一連の DMA リクエスト（バースト）を開始します。TIMx_DMAR レジスタへの各書き込みは、実際にタイマレジスタの1つにリダイレクトされます。

TIMx_DCR レジスタの DBL[4:0] ビットによって、DMA バースト長がセットされます。タイマは、TIMx_DMAR アドレスに対して読出しまたは書き込みアクセスが行われるときにバースト転送を認識します。つまり、転送数（ハーフワードまたはバイト）です。

TIMx_DCR レジスタの DBA[4:0] ビットは、DMA 転送の DMA ベースアドレスを指定します (TIMx_DMAR アドレスを通じて読出し／書き込みアクセスが行われるとき)。DBA は、TIMx_CR1 レジスタのアドレスから始まるオフセットとして定義されます。

例：

00000 : TIMx_CR1

00001 : TIMx_CR2

00010 : TIMx_SMCR

たとえば、更新イベント時に CCRx レジスタ値の内容を更新するためにタイマ DMA バースト機能を使用します (x = 2、3、4)。このとき、DMA は CCRx レジスタへハーフワードを転送します。

これは次のステップに従って行います。

1. 対応する DMA チャンネルを次のように設定します。
 - － DMA チャンネルペリフェラルアドレスを、DMAR レジスタアドレスとします。
 - － DMA チャンネルメモリアドレスを、DMA によって CCRx レジスタに転送されるデータを格納する RAM 内のバッファアドレスとします。
 - － 転送データ数 = 3 とします (下の注を参照)。
 - － サークュラモードは無効です。
2. DBA と DBL のビットフィールドを次のように設定することによって、DCR レジスタを設定します。
DBL = 3 転送、DBA = 0xE。
3. TIMx 更新 DMA リクエストを有効にします (DIER レジスタのUDE ビットをセット)。
4. TIMx を有効化
5. DMA チャンネルを有効化注：

この例は、各 CCRx レジスタが 1 回更新される場合です。たとえば、各 CCRx レジスタが 2 回更新される場合は、転送データ数は 6 になります。データ 1、データ 2、データ 3、データ 4、データ 5、データ 6 を格納する RAM のバッファを例にします。データは、CCRx レジスタに次のように転送されます。最初の更新 DMA リクエストでデータ 1 が CCR2 に転送され、データ 2 は CCR3 に、データ 3 は CCR4 にそれぞれ転送され、2 番目の更新 DMA リクエストでデータ 4 が CCR2 に、データ 5 が CCR3 に、データ 6 が CCR4 にそれぞれ転送されます。

注： null 値を予約済みレジスタに書き込むことができます。

24.4.22 タイマ同期 (TIM15)

タイマの同期や連携した動作のために、TIMx タイマを内部で相互リンクすることができます。詳細については、[セクション 21.3.19 : タイマの同期](#)を参照してください。

注： TRGOまたはTRGO2信号を受信するスレーブペリフェラル（タイマ、ADC など）のクロックは、マスタタイマからイベントを受信する前に有効化する必要があり、クロック周波数（プリスケアラ）はマスタタイマからトリガを受信している間は動作中に変更しないでください。

24.4.23 デバッグモード

マイクロコントローラがデバッグモードになると（Cortex®-M0+ コアは停止状態）、TIMx カウンタは、DBG モジュールの DBG_TIMx_STOP 設定ビットに応じて、通常どおりに動作を続けるか、または停止します。詳細については、[セクション 37.9.2 : タイマ、ウォッチドッグ、および I²C のデバッグサポート](#)を参照してください。

安全のため、カウンタが停止すると（DBGMCU_D2APB2FZ1 の TIMx = 1）、出力は無効になります（MOE ビットのリセット時と同じ）。強制的にハイインピーダンスにするために、出力を強制的にインアクティブ状態にするか（OSSI ビット = 1）、GPIO コントローラで制御することができます（OSSI ビット = 0）。

24.5 TIM15 レジスタ

レジスタの説明で使用されている略語のリストについては、[セクション 1.2](#) を参照してください。

24.5.1 TIM15 制御レジスタ 1 (TIM15_CR1)

アドレスオフセット : 0x00

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	UIFRE MAP	Res.	CKD[1:0]		ARPE	Res.	Res.	Res.	OPM	URS	UDIS	CEN
				rW		rW	rW	rW				rW	rW	rW	rW

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **UIFREMAP** : UIF ステータスビットの再配置

0 : 再配置なし。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされません。

1 : 再配置は有効です。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされます。

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9:8 **CKD[1:0]** : クロック分周

このビットフィールドは、タイマクロック (CK_INT) 周波数と、デッドタイムジェネレータとデジタルフィルタ (TIX) によって使用されるデッドタイムおよびサンプリングクロック (t_{DTS}) との間の分周比を示します。

00 : $t_{DTS} = t_{CK_INT}$

01 : $t_{DTS} = 2 \cdot t_{CK_INT}$

10 : $t_{DTS} = 4 \cdot t_{CK_INT}$

11 : 予約済み - この値をプログラミングしないでください。

ビット 7 **ARPE** : 自動再ロードプリロードイネーブル

0 : TIMx_ARR レジスタはバッファされません。

1 : TIMx_ARR レジスタはバッファされます。

ビット 6:4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **OPM** : ワンパルスモード

0 : カウンタは更新イベントで停止しません。

1 : カウンタは次の更新イベントでカウントを停止します (CEN ビットをクリア)。

ビット 2 URS : 更新リクエストソース

このビットは、UEV イベントソースを選択するために、ソフトウェアによってセット/クリアされます。
0 : 次のイベントのいずれかが更新割込みを生成します (有効な場合)。これらのイベントは、次のとおりです。

- カウンタオーバーフロー/アンダーフロー
- UG ビットのセット
- スレーブモードコントローラからの更新生成

1 : カウンタオーバーフロー/アンダーフローのみが更新割込みを生成します (有効な場合)。

ビット 1 UDIS : 更新ディセーブル

このビットは、UEV イベント生成を有効/無効にするために、ソフトウェアによってセット/クリアされます。

0 : UEV は有効です。更新イベント (UEV) は、次のいずれかのイベントによって生成されます。

- カウンタオーバーフロー/アンダーフロー
- UG ビットのセット
- スレーブモードコントローラからの更新生成

パッファを持つレジスタにはプリロード値がロードされます。

1 : UEV は無効です。更新イベントは生成されず、シャドウレジスタ (ARR、PSC、CCR_x) は値を維持します。ただし、UG ビットがセットされた場合や、スレーブモードコントローラからハードウェアリセットを受信した場合には、カウンタとプリスケラは再初期化されます。

ビット 0 CEN : カウンタイネーブル

0 : カウンタは無効です。

1 : カウンタは有効です。

注 : 外部クロックおよびゲートモードは、CEN ビットが事前にソフトウェアによってセットされている場合のみ動作します。ただし、トリガモードでは、ハードウェアによって自動的に CEN ビットをセットできます。

24.5.2 TIM15 制御レジスタ 2 (TIM15_CR2)

アドレスオフセット : 0x04

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res	Res	Res	Res	Res	OIS2	OIS1N	OIS1	TI1S	MMS[2:0]			CCDS	CCUS	Res	CCPC
					rw	rw	rw	rw	rw	rw	rw	rw	rw		rw

ビット 15:11 予約済みであり、リセット値に保持する必要があります。

ビット 10 OIS2 : 出力アイドル状態 2 (OC2 出力)

0 : MOE = 0 のとき、OC2=0

1 : MOE = 1 のとき、OC2=0

注 : このビットは、LOCK レベル 1、2、または 3 がプログラムされている場合 (TIM_x_BKR レジスタの LOCK ビット)、変更できません。

ビット 9 OIS1N : 出力アイドル状態 1 (OC1N 出力)

0 : MOE=0 のとき、デッドタイム後に OC1N=0

1 : MOE=0 のとき、デッドタイム後に OC1N=1

注 : このビットは、LOCK レベル 1、2、または 3 がプログラムされているときには変更できません (TIM_x_BKR レジスタの LOCK ビット)。

ビット 8 **OIS1** : 出力アイドル状態 1 (OC1 出力)

0 : MOE=0 のとき、OC1=0 (OC1N が実装されている場合、デッドタイム後に)

1 : MOE=0 のとき、OC1=1 (OC1N が実装されている場合、デッドタイム後に)

注 : このビットは、**LOCK レベル 1、2、または 3 がプログラムされているときには変更できません (TIMx_BKR レジスタの LOCK ビット)。**

ビット 7 **TI1S** : TI1 選択

0 : TIMx_CH1 ピンが TI1 入力に接続されます。

1 : TIMx_CH1 および CH2 ピンが TI1 入力に接続されます (XOR 接続)。

ビット 6:4 **MMS[2:0]** : マスタモード選択

これらのビットにより、同期のためにマスタモードでスレーブタイマに送信される情報を選択することができます (TRGO)。組み合わせは、次のとおりです。

000 : **リセット** - TIMx_EGR レジスタの UG ビットがトリガ出力 (TRGO) として使用されます。トリガ入力によってリセットが生成される場合 (スレーブモードコントローラがリセットモードに設定されているとき)、TRGO 信号は実際のリセットより遅延します。

001 : **イネーブル** - カウンタイネーブル信号 CNT_EN がトリガ出力 (TRGO) として使用されます。これは、いくつかのタイマを同時に開始するときや、スレーブタイマが有効な時間枠を制御するときに役立ちます。カウンタイネーブル信号は、ゲートモードに設定されているとき、CEN 制御ビットとトリガ入力との論理和 (OR) によって生成されます。カウンタイネーブル信号がトリガ入力によって制御されているとき、マスタ/スレーブモードが選択されている場合を除き、TRGO には遅延が存在しません (TIMx_SMCR レジスタの MSM ビットの説明を参照してください)。

010 : **更新** - 更新イベントがトリガ出力 (TRGO) として使用されます。たとえば、マスタタイマをスレーブタイマのプリスケラとして使用できます。

011 : **パルス比較** - キャプチャまたは比較一致が発生すると、CC1IF フラグがセットされる場合 (すでにハイであった場合も)、トリガ出力は正のパルスを送信します (TRGO)。

100 : **比較** - OC1REF 信号がトリガ出力 (TRGO) として使用されます。

101 : **比較** - OC2REF 信号がトリガ出力 (TRGO) として使用されます。

ビット 3 **CCDS** : キャプチャ/比較 DMA 選択

0 : CCx DMA リクエストは、CCx イベントが発生すると送信されます。

1 : CCx DMA リクエストは、更新イベントが発生すると送信されます。

ビット 2 **CCUS** : キャプチャ/比較制御更新選択

0 : キャプチャ/比較制御ビットがプリロードされる場合には (CCPC=1)、COMG ビットをセットすることによってのみ更新されます。

1 : キャプチャ/比較制御ビットがプリロードされる場合には (CCPC=1)、COMG ビットをセットすることによって、または TRGI の立ち上がりエッジで更新されます。

注 : このビットは、**相補出力を持つチャンネルでのみ機能します。**

ビット 1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **CCPC** : キャプチャ/比較プリロード制御

0 : CCxE、CCxNE、および OCxM ビットはプリロードされません。

1 : CCxE、CCxNE、および OCxM ビットがプリロードされます。書込みの後、これらのビットは、遷移イベント (COM) が発生した時にのみ更新されます (CCUS ビットに応じて、COMG ビットがセットまたは TRGI で立ち上がりエッジが検出されたとき)。

注 : このビットは、**相補出力を持つチャンネルでのみ機能します。**

24.5.3 TIM15 のスレーブモード制御レジスタ (TIM15_SMCR)

アドレスオフセット : 0x08

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TS[4:3]		Res.	Res.	Res.	SMS[3]
										rw	rw				rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MSM	TS[2:0]			Res.	SMS[2:0]		
								rw	rw	rw	rw		rw	rw	rw

ビット 31:22 予約済みであり、リセット値に保持する必要があります。

ビット 19:17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **SMS[3]** : スレーブモード選択 - ビット 3

SMS 説明を参照 - ビット 2:0

ビット 15:8 予約済みであり、リセット値に保持する必要があります。

ビット 7 **MSM** : マスタ/スレーブモード

0 : 影響なし。

1 : トリガ入力 (TRGI) に対するイベントの影響は、現在のタイマとそのスレーブとの間の完全な同期 (TRGO を通じて) を可能にするために遅延されます。これは、1 つの外部イベントで複数のタイマを同期したい場合に役立ちます。

ビット 21、20、6、**TS[4:0]** : トリガ選択

5、4 このビットフィールドは、カウンタの同期に使用されるトリガ入力を選択します。

00000 : 内部トリガ 0 (ITR0)

00001 : 内部トリガ 1 (ITR1)

00010 : 内部トリガ 2 (ITR2)

00011 : 内部トリガ 3 (ITR3)

00100 : TI1 エッジ検出回路 (TI1F_ED)

00101 : フィルタタイマ入力 1 (TI1FP1)

00110 : フィルタタイマ入力 2 (TI2FP2)

その他 : 予約済み

各タイマでの ITRx の詳細については、表 114 : 738 ページのTIMx 内部トリガ接続を参照してください。

注 : 設定変更時の誤ったエッジ検出を避けるために、これらのビットは、使用されていないとき (SMS=000 のときなど) にのみ変更しなければなりません。

ビット 3 予約済みであり、リセット値に保持する必要があります。

ビット 16、2、1、0 **SMS[3:0]** : スレーブモード選択

- 外部信号が選択されると、トリガ信号（TRGI）のアクティブエッジが外部入力で選択された極性にリンクされます（入力制御レジスタおよび制御レジスタの説明を参照してください）。
- 0000 : スレーブモードは無効です。CEN = “1” の場合、プリスケアラは内部クロックによって直接クロック供給されます。
- 0001 : 予約済み
- 0010 : 予約済み
- 0011 : 予約済み
- 0100 : リセットモード - 選択されたトリガ入力（TRGI）の立ち上がりエッジでカウンタを再初期化し、レジスタの更新を生成します。
- 0101 : ゲートモード - カウンタクロックは、トリガ入力（TRGI）がハイのときに有効になります。トリガがローになると、カウンタは停止します（リセットはされません）。カウンタの開始と停止の両方が制御されます。
- 0110 : トリガモード - カウンタは、トリガ TRGI の立ち上がりエッジで開始します（リセットはされません）。カウンタの開始のみが制御されます。
- 0111 : 外部クロックモード 1 - 選択されたトリガ（TRGI）の立ち上がりエッジがカウンタのクロックとして供給されます。
- 1000 : リセットモードとトリガモードの組み合わせ - 選択されたトリガ入力（TRGI）の立ち上がりエッジでカウンタを再初期化し、レジスタの更新を生成してカウンタを開始します。
- その他 : 予約済み
- 注： トリガ入力として TI1F_ED が選択されている場合（TS=00100）、ゲートモードを使用することはできません。TI1F_ED は TI1F の変化ごとに 1 パルスを出力しますが、ゲートモードはトリガ信号のレベルをチェックします。
- 注： TRGOまたはTRGO2信号を受信するスレーブペリフェラル（タイマ、ADC など）のクロックは、マスタタイマからイベントを受信する前に有効化する必要があり、クロック周波数（プリスケアラ）はマスタタイマからトリガを受信している間は動作中に変更しないでください。

表 114. TIMx 内部トリガ接続

スレーブ TIM	ITR0 (TS = 00000)	ITR1 (TS = 00001)	ITR2 (TS = 00010)	ITR3 (TS = 00011)
TIM15	TIM2	TIM3	TIM16_OC1	TIM17_OC1



24.5.4 TIM15 DMA／割込み有効レジスタ (TIM15_DIER)

アドレスオフセット : 0x0C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	TDE	COMDE	Res.	Res.	CC2DE	CC1DE	UDE	BIE	TIE	COMIE	Res.	Res.	CC2IE	CC1IE	UIE
	rw	rw			rw	rw	rw	rw	rw	rw			rw	rw	rw

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14 **TDE** : トリガ DMA リクエストイネーブル

0 : トリガ DMA リクエストは無効です。

1 : トリガ DMA リクエストは有効です。

ビット 13 **COMDE** : COM DMA リクエストイネーブル

0 : COM DMA リクエストは無効です。

1 : COM DMA リクエストは有効です。

ビット 12:11 予約済みであり、リセット値に保持する必要があります。

ビット 10 **CC2DE** : キャプチャ／比較 2 DMA リクエストイネーブル

0 : CC2 DMA リクエストは無効です。

1 : CC2 DMA リクエストは有効です。

ビット 9 **CC1DE** : キャプチャ／比較 1 DMA リクエストイネーブル

0 : CC1 DMA リクエストは無効です。

1 : CC1 DMA リクエストは有効です。

ビット 8 **UDE** : 更新 DMA リクエストイネーブル

0 : 更新 DMA リクエストは無効です。

1 : 更新 DMA リクエストは有効です。

ビット 7 **BIE** : ブレーク割込みイネーブル

0 : ブレーク割込みは無効です。

1 : ブレーク割込みは有効です。

ビット 6 **TIE** : トリガ割込みイネーブル

0 : トリガ割込みは無効です。

1 : トリガ割込みは有効です。

ビット 5 **COMIE** : COM 割込みイネーブル

0 : COM 割込みは無効です。

1 : COM 割込みは有効です。

ビット 4:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **CC2IE** : キャプチャ／比較 2 割込みイネーブル

0 : CC2 割込みは無効です。

1 : CC2 割込みは有効です。

ビット 1 **CC1IE** : キャプチャ／比較 1 割込みイネーブル

0 : CC1 割込みは無効です。

1 : CC1 割込みは有効です。

ビット 0 **UIE** : 更新割込みイネーブル

0 : 更新割込みは無効です。

1 : 更新割込みは有効です。

24.5.5 TIM15 ステータスレジスタ (TIM15_SR)

アドレスオフセット : 0x10

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	CC2OF	CC1OF	Res.	BIF	TIF	COMIF	Res.	Res.	CC2IF	CC1IF	UIF
					rc_w0	rc_w0		rc_w0	rc_w0	rc_w0			rc_w0	rc_w0	rc_w0

ビット 15:11 予約済みであり、リセット値に保持する必要があります。

ビット 10 **CC2OF** : キャプチャ/比較 2 オーバーキャプチャフラグ

CC1OF の説明を参照してください。

ビット 9 **CC1OF** : キャプチャ/比較 1 オーバーキャプチャフラグ

このフラグは、対応するチャンネルが入力キャプチャモードに設定されているときのみ、ハードウェアによってセットされます。“0”を書き込むことによってソフトウェアによってクリアされます。

0 : オーバキャプチャは検出されていません。

1 : CC1IF フラグがすでにセットされているときに、カウンタの値が TIMx_CCR1 レジスタにキャプチャされました。

ビット 8 予約済みであり、リセット値に保持する必要があります。

ビット 7 **BIF** : ブレーク割込みフラグ

このフラグは、ブレーク入力がアクティブになると、ハードウェアによってセットされます。ブレーク入力がアクティブでない場合、ソフトウェアによってクリアできます。

0 : ブレークイベントは発生していません。

1 : ブレーク入力でアクティブレベルが検出されました。

ビット 6 **TIF** : トリガ割込みフラグ

このフラグは、トリガイイベント時（スレーブモードコントローラがゲートモード以外のすべてのモードで有効なときに、TRGI 入力でアクティブエッジが検出されたとき、またはゲートモードが選択されている場合は、両方のエッジが検出されたとき）にハードウェアによってセットされます。ゲートモードが選択されている場合、カウンタが開始または停止したときにセットされます。ソフトウェアによってクリアされます。

0 : トリガイイベントは発生していません。

1 : トリガ割込みが保留中です。

ビット 5 **COMIF** : COM 割込みフラグ

このフラグは、COM イベント時にハードウェアによってセットされます（キャプチャ/比較制御ビット - CCxE、CCxNE、OCxM - が更新されたとき）。ソフトウェアによってクリアされます。

0 : COM イベントは発生していません。

1 : COM 割込みがペンディング中です。

ビット 4:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **CC2IF** : キャプチャ/比較 2 割込みフラグ

CC1IF の説明を参照してください。

ビット 1 **CC1IF** : キャプチャ/比較 1 割込みフラグ

CC1 チャンネルが出力として設定されている場合 : このフラグは、カウンタが比較値と一致したときに、ハードウェアによってセットされます。ソフトウェアによってクリアされます。

0 : 一致していません。

1 : カウンタ TIMx_CNT の内容が TIMx_CCR1 レジスタの内容と一致しました。TIMx_CCR1 の内容が TIMx_ARR の内容より大きいときには、カウンタオーバーフロー時に CC1IF ビットがハイになります。

CC1 チャンネルが入力として設定されている場合 : このビットは、キャプチャ時にハードウェアによってセットされます。ソフトウェアによって、または TIMx_CCR1 レジスタを読み出すことによってクリアされます。

0 : 入力キャプチャは発生していません。

1 : カウンタの値が TIMx_CCR1 レジスタにキャプチャされました (IC1 で、選択された極性に一致するエッジが検出されました)。

ビット 0 **UIF** : 更新割込みフラグ

このビットは、更新イベント時にハードウェアによってセットされます。ソフトウェアによってクリアされます。

0 : 更新は発生していません。

1 : 更新割込みが保留中です。このビットは、レジスタが以下で更新されたときにハードウェアによってセットされます。

- 繰り返しカウンタ値に関するオーバーフロー (繰り返しカウンタ=0 の場合の更新)、および TIMx_CR1 レジスタの UDIS=0 の場合。
- TIMx_CR1 レジスタの URS=0 かつ UDIS=0 であり、TIMx_EGR レジスタの UG ビットを使用して、CNT がソフトウェアによって再初期化されたとき。
- TIMx_CR1 レジスタの URS=0 かつ UDIS=0 であり、トリガイベントによって CNT が再初期化されたとき (セクション 24.5.3 : TIM15 のスレーブモード制御レジスタ (TIM15_SMCR) を参照)。

24.5.6 TIM15 のイベント生成レジスタ (TIM15_EGR)

アドレスオフセット : 0x14

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BG	TG	COMG	Res.	Res.	CC2G	CC1G	UG
								w	w	rw			w	w	w

ビット 15:8 予約済みであり、リセット値に保持する必要があります。

ビット 7 **BG** : ブレーク生成

このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : ブレークイベントが生成されます。MOE ビットがクリアされ、BIF フラグがセットされます。有効な場合は、関連する割り込みまたは DMA 転送が発生します。

ビット 6 **TG** : トリガ生成

このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : TIMx_SR レジスタの TIF フラグがセットされます。有効な場合は、関連する割り込みまたは DMA 転送が発生します。

ビット 5 **COMG** : キャプチャ / 比較制御更新生成

このビットは、ソフトウェアによってセットでき、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : CCPC ビットがセットされているときには、CCxE、CCxNE、および OCxM ビットを更新できます。

注 : このビットは、相補出力を持つチャンネルでのみ機能します。

ビット 4:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **CC2G** : キャプチャ / 比較 2 イベント生成

CC1G の説明を参照してください。

ビット 1 **CC1G** : キャプチャ / 比較 1 イベント生成

このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : チャンネル 1 でキャプチャ / 比較イベントが生成されます。

CC1 チャンネルが出力として設定されている場合 :

CC1IF フラグがセットされ、対応する割り込みまたは DMA リクエストが送信されます (有効な場合)。

CC1 チャンネルが入力として設定されている場合 :

カウンタの現在値が TIMx_CCR1 レジスタにキャプチャされます。CC1IF フラグがセットされ、対応する割り込みまたは DMA リクエストが送信されます (有効な場合)。CC1IF フラグがすでにハイの場合、CC1OF フラグがセットされます。

ビット 0 **UG** : 更新生成

このビットは、ソフトウェアによってセットでき、ハードウェアによって自動的にクリアされます。

0 : 影響はありません。

1 : カウンタを再初期化し、レジスタの更新を生成します。プリスケアラカウンタもクリアされます (プリスケアラ比は変化しません)。

24.5.7 TIM15 のキャプチャ／比較モードレジスタ 1 (TIM15_CCMR1)

アドレスオフセット : 0x18

リセット値 : 0x0000 0000

チャンネルは、入力（キャプチャモード）または出力（比較モード）で使用できます。チャンネルの方向は対応する CCxS ビットで定まります。このレジスタの他のビットはすべて、入力モードと出力モードで異なる機能を持ちます。特定のビットについて、OCxx は、チャンネルが出力設定のときの機能を示し、ICxx は、チャンネルが入力設定のときの機能を記述します。したがって、同じビットが入力ステージと出力ステージで異なる意味を持つことに注意する必要があります。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC2M [3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC1M [3]
							Res.								
							rw								rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	OC2M[2:0]			OC2 PE	OC2 FE	CC2S[1:0]		Res.	OC1M[2:0]			OC1 PE	OC1 FE	CC1S[1:0]	
	IC2F[3:0]			IC2PSC[1:0]				IC1F[3:0]			IC1PSC[1:0]				
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

出力比較モード :

ビット 31:25 予約済み。常に 0 として読み出されます。

ビット 24 **OC2M[3]** : 出力比較 2 モード - ビット 3

ビット 23:17 予約済み。常に 0 として読み出されます。

ビット 16 **OC1M[3]** : 出力比較 1 モード - ビット 3

ビット 6:4 の OC1M 説明を参照

ビット 15 予約済み。常に 0 として読み出されます。

ビット 14:12 **OC2M[2:0]** : 出力比較 2 モード

ビット 11 **OC2PE** : 出力比較 2 プリロードイネーブル

ビット 10 **OC2FE** : 出力比較 2 高速イネーブル

ビット 9:8 **CC2S[1:0]** : キャプチャ／比較 2 選択

このビットフィールドは、チャンネルの方向（入力／出力）と、使用される入力を定義します。

00 : CC2 チャンネルは出力として設定されます。

01 : CC2 チャンネルは入力として設定され、IC2 は TI2 に配置されます。

10 : CC2 チャンネルは入力として設定され、IC2 は TI1 に配置されます。

11 : CC2 チャンネルは入力として設定され、IC2 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : **CC2S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC2E=0) のときにのみ書き込み可能です。

ビット 7 予約済み。常に 0 として読み出されます。

ビット 6:4 OC1M : 出力比較 1 モード

これらのビットは、OC1 および OC1N が導き出される出力基準信号 OC1REF の動作を定義します。OC1REF はアクティブハイですが、OC1 および OC1N のアクティブレベルは CC1P および CC1NP ビットに依存します。

0000 : 停止 - 出力比較レジスタ TIMx_CCR1 とカウンタ TIMx_CNT との間の比較結果は出力に影響しません。

0001 : 一致時にチャンネル 1 をアクティブレベルに設定します。OC1REF 信号は、カウンタ TIMx_CNT がキャプチャ/比較レジスタ 1 (TIMx_CCR1) と一致したときに、強制的にハイになります。

0010 : 一致時にチャンネル 1 を非アクティブレベルに設定します。OC1REF 信号は、カウンタ TIMx_CNT がキャプチャ/比較レジスタ 1 (TIMx_CCR1) と一致したときに、強制的にローになります。

0011 : 反転 - TIMx_CNT = TIMx_CCR1 のとき、OC1REF は反転します。

0100 : 強制非アクティブレベル - OC1REF は強制的にローになります。

0101 : 強制アクティブレベル - OC1REF は強制的にハイになります。

0110 : PWM モード 1 - チャンネル 1 は、TIMx_CNT < TIMx_CCR1 の場合はアクティブに、そうでない場合はインアクティブになります。

0111 : PWM モード 2 - チャンネル 1 は、TIMx_CNT < TIMx_CCR1 の場合はインアクティブに、そうでない場合はアクティブになります。

1000 : 再トリガ可能な OPM モード 1 - アップカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはアクティブです。その後、PWM モード 1 と同様に比較が行われ、チャンネルは次の更新時に再びアクティブになります。ダウンカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはインアクティブです。その後、PWM モード 1 と同様に比較が行われ、チャンネルは次の更新時に再びインアクティブになります。

1001 : 再トリガ可能な OPM モード 2 - アップカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはインアクティブです。その後、PWM モード 2 と同様に比較が行われ、チャンネルは次の更新時に再びインアクティブになります。ダウンカウントモードでは、TRGI 信号でトリガイイベントを検出するまでチャンネルはアクティブです。その後、PWM モード 1 と同様に比較が行われ、チャンネルは次の更新時に再びアクティブになります。

1010 : 予約済み

1011 : 予約済み

1100 : 組み合わせ PWM モード 1 - OC1REF は、PWM モード 1 と同様に挙動します。OC1REFC は、OC1REF と OC2REF との論理 OR です。

1101 : 組み合わせ PWM モード 2 - OC1REF は、PWM モード 2 と同様に挙動します。OC1REFC は、OC1REF と OC2REF との論理 AND です。

1110 : 予約済み。

1111 : 予約済み。

注 : 1 : これらのビットは、LOCK レベル 3 がプログラムされていて (TIMx_BDTR レジスタの LOCK ビット)、かつ CC1S="00" (チャンネルは出力に設定) のときには、変更できません。

2 : PWM モードでは、比較結果が変化するとき、または出力比較モードが停止モードから PWM モードに変更されたときのみ、OCREF のレベルが変化します。

3 : 相補出力を持つチャンネルでは、このビットはプリロードされます。もし、

TIMx_CR2 レジスタの CCPC ビットがセットされているときには、OC1M のアクティブビットは、COM イベントが生成された場合のみプリロードされたビットから新しい値を取得します。

ビット 3 OC1PE : 出力比較 1 プリロードイネーブル

0 : TIMx_CCR1 のプリロードレジスタは無効です。TIMx_CCR1 は、いつでも書き込み可能であり、新しい値はただちに有効になります。

1 : TIMx_CCR1 のプリロードレジスタは有効です。読み書きはプリロードレジスタに対して行われます。TIMx_CCR1 プリロード値は、更新イベントのたびにアクティブレジスタにロードされます。

注 : 1: これらのビットは、LOCK レベル 3 がプログラムされていて (TIMx_BDTR レジスタの LOCK ビット)、かつ CC1S="00" (チャンネルは出力に設定) のときには、変更できません。

2: PWM モードは、ワンパルスモード (TIMx_CR1 レジスタの OPM ビットがセットされている) のときのみ、プリロードレジスタを検証せずに使用できます。そうでない場合、動作は保証されません。

ビット 2 OC1FE : 出力比較 1 高速イネーブル

このビットは、CC 出力に対するトリガがイベントの効果を加速するために使用されます。

0 : CC1 の動作は、トリガがオンのときでも、通常、カウンタと CCR1 の値に依存します。トリガ入力エッジ発生から CC1 出力が有効になるまでの最小遅延は、5 クロックサイクルです。

1 : トリガ入力のアクティブエッジは、CC1 出力に対して、比較一致のように働きます。このため、OC は、比較結果には関係なく、比較レベルにセットされます。トリガ入力をサンプリングし、CC1 出力を有効にするまでの遅延は、3 クロックサイクルに短縮されます。OCFE は、チャンネルが PWM1 または PWM2 モードに設定されている場合のみ機能します。

ビット 1:0 CC1S : キャプチャ/比較 1 選択

このビットフィールドは、チャンネルの方向 (入力/出力) と、使用される入力を定義します。

00 : CC1 チャンネルは出力として設定されます。

01 : CC1 チャンネルは入力として設定され、IC1 は TI1 に配置されます。

10 : CC1 チャンネルは入力として設定され、IC1 は TI2 に配置されます。

11 : CC1 チャンネルは入力として設定され、IC1 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : CC1S ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC1E=0) のときにのみ書き込み可能です。

入力キャプチャモード

ビット 31:16 予約済み。常に 0 として読み出されます。

ビット 15:12 IC2F : 入力キャプチャ 2 フィルタ

ビット 11:10 IC2PSC[1:0] : 入力キャプチャ 2 プリスケアラ

ビット 9:8 CC2S : キャプチャ/比較 2 選択

このビットフィールドは、チャンネルの方向 (入力/出力) と、使用される入力を定義します。

00 : CC2 チャンネルは出力として設定されます。

01 : CC2 チャンネルは入力として設定され、IC2 は TI2 に配置されます。

10 : CC2 チャンネルは入力として設定され、IC2 は TI1 に配置されます。

11 : CC2 チャンネルは入力として設定され、IC2 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : CC2S ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC2E=0) のときにのみ書き込み可能です。

ビット 7:4 IC1F[3:0] : 入力キャプチャ 1 フィルタ

このビットフィールドは、TI1 入力をサンプリングする周波数と、TI1 に適用されるデジタルフィルタの長さを定義します。デジタルフィルタはイベントカウンタでできていて、出力に有効な変化をもたらすには N 個の連続イベント発生が必要です。

0000 : フィルタなし、 f_{DTS} でサンプリング

0001 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 2$

0010 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 4$

0011 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 8$

0100 : $f_{SAMPLING} = f_{DTS}/2$ 、 $N = 6$

0101 : $f_{SAMPLING} = f_{DTS}/2$ 、 $N = 8$

0110 : $f_{SAMPLING} = f_{DTS}/4$ 、 $N = 6$

0111 : $f_{SAMPLING} = f_{DTS}/4$ 、 $N = 8$

1000 : $f_{SAMPLING} = f_{DTS}/8$ 、 $N = 6$

1001 : $f_{SAMPLING} = f_{DTS}/8$ 、 $N = 8$

1010 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 5$

1011 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 6$

1100 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 8$

1101 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 5$

1110 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 6$

1111 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 8$

ビット 3:2 IC1PSC : 入力キャプチャ 1 プリスケアラ

このビットフィールドは、CC1 入力 (IC1) に作用するプリスケアラの分周比を定義します。プリスケアラは、CC1E = 0 (TIMx_CCER レジスタ) になるとリセットされます。

00 : プリスケアラなし。キャプチャは、キャプチャ入力のエッジが検出されるたびに行われます。

01 : キャプチャは、2 イベントごとに行われます。

10 : キャプチャは、4 イベントごとに行われます。

11 : キャプチャは、8 イベントごとに行われます。

ビット 1:0 CC1S : キャプチャ / 比較 1 選択

このビットフィールドは、チャンネルの方向 (入力 / 出力) と、使用される入力を定義します。

00 : CC1 チャンネルは出力として設定されます。

01 : CC1 チャンネルは入力として設定され、IC1 は TI1 に配置されます。

10 : CC1 チャンネルは入力として設定され、IC1 は TI2 に配置されます。

11 : CC1 チャンネルは入力として設定され、IC1 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : CC1S ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC1E=0) のときにのみ書き込み可能です。

24.5.8 TIM15 のキャプチャ／比較有効レジスタ (TIM15_CCER)

アドレスオフセット : 0x20

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC2NP	Res.	CC2P	CC2E	CC1NP	CC1NE	CC1P	CC1E
								r/w		r/w	r/w	r/w	r/w	r/w	r/w

ビット 15:8 予約済みであり、リセット値に保持する必要があります。

ビット 7 **CC2NP** : キャプチャ / 比較 2 相補出力極性

CC1NP の説明を参照してください。

ビット 6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **CC2P** : キャプチャ / 比較 2 出力極性

CC1P の説明を参照してください。

ビット 4 **CC2E** : キャプチャ / 比較 2 出力イネーブル

CC1E の説明を参照してください。

ビット 3 **CC1NP** : キャプチャ / 比較 1 相補出力極性

CC1 チャンネルが出力として設定されている場合 :

0 : OC1N はアクティブハイです。

1 : OC1N はアクティブローです。

CC1 チャンネルが入力として設定されている場合 :

このビットは、TI1FP1 と TI2FP1 の極性を定義するために CC1P と組み合わせて使用されます。CC1P の説明を

参照してください。

注 : 1. このビットは、LOCK レベル 2 または 3 がプログラムされ、(TIMx_BDTR レジスタの LOCK ビット)、かつ CC1S="00" (チャンネルは出力として設定) になった直後は書き込みできません。

2. 相補出力を持つチャンネルでは、このビットはプリロードされます。TIMx_CR2 レジスタの CCPC ビットがセットされた場合、CC1NP アクティブビットは、遷移イベント (COM) が発生したときにのみ、プリロードされたビットから新しい値を取り込みます。

ビット 2 **CC1NE** : キャプチャ / 比較 1 相補出力イネーブル

0 : オフ - OC1N はアクティブではありません。OC1N のレベルは、MOE、OSSI、OSSR、OIS1、OIS1N および CC1E ビットによって決まります。

1 : オン - OC1N 信号は、MOE、OSSI、OSSR、OIS1、OS1N、および CC1E ビットにより、対応する出力ピンに出力されます。

ビット 1 CC1P : キャプチャ / 比較 1 出力極性

CC1 チャンネルが出力として設定されている場合 :

0 : OC1 はアクティブハイです。

1 : OC1 はアクティブローです。

CC1 チャンネルが入力として設定されている場合 : CC1NP/CC1P ビットは、トリガまたはキャプチャ動作に対する TI1FP1 と TI2FP1 の極性を選択します。

00 : 非反転/立ち上がりエッジ。この回路は TIxFP1 の立ち上がりエッジに反応し (リセットモード、外部クロックモード、またはトリガモードにおけるキャプチャまたはトリガ動作)、TIxFP1 は反転されません (ゲートモードでのトリガ動作)。

01 : 反転/立ち下がりエッジ。この回路は TIxFP1 の立ち下がりエッジに反応し (リセットモード、外部クロックモード、またはトリガモードにおけるキャプチャまたはトリガ動作)、TIxFP1 が反転されます (ゲートモードでのトリガ動作)。

10 : 予約済み。この設定は使用しないでください。

11 : 非反転/両エッジ。この回路は TIxFP1 の立ち上がりエッジと立ち下がりエッジの両方に反応し (リセットモード、外部クロックモード、またはトリガモードにおけるキャプチャまたはトリガ動作)、TIxFP1 は反転されません (ゲートモードでのトリガ動作)。

注 : 1.このビットは、LOCK レベル 2 または 3 がプログラムされた直後は書き込みできません (TIMx_BDTR レジスタの LOCK ビット)。

2.相補出力を持つチャンネルでは、このビットはプリロードされます。TIMx_CR2 レジスタの CCPC ビットがセットされた場合、CC1P アクティブビットは、遷移イベント(COM)が発生したときのみ、プリロードされたビットから新しい値を取り込みます。

ビット 0 CC1E : キャプチャ / 比較 1 出力イネーブル

CC1 チャンネルが出力として設定されている場合 :

0 : オフ - OC1 はアクティブではありません。OC1 のレベルは、MOE、OSSI、OSSR、OIS1、OIS1N および CC1NE ビットによって決まります。

1 : オン - OC1 信号は、MOE、OSSI、OSSR、OIS1、OS1N、および CC1NE ビットにより、対応する出力ピンに出力されます。

CC1 チャンネルが入力として設定されている場合 : このビットによって、カウンタ値のキャプチャ / 比較レジスタ 1 (TIMx_CCR1) へのキャプチャが実際に行われるかどうかが決まります。

0 : キャプチャは無効です。

1 : キャプチャは有効です。

表 115. ブレーク機能を持つ相補 OCx および OCxN チャンネルの出力制御ビット (TIM15)

制御ビット					出力状態 ⁽¹⁾	
MOE ビット	OSSI ビット	OSSR ビット	CCxE ビット	CCxNE ビット	OCx 出力状態	OCxN 出力状態
1	X	X	0	0	出力無効（タイマによって駆動されない：ハイインピーダンス） OCx=0 OCxN=0、OCxN_EN=0	
		0	0	1	出力無効（タイマによって駆動されない：ハイインピーダンス） OCx=0	OCxREF + 極性 OCxN=OCxREF XOR CCxNP
		0	1	0	OCxREF + 極性 OCx=OCxREF XOR CCxP	出力無効（タイマによって駆動されない：ハイインピーダンス） OCxN=0
		X	1	1	OCREF + 極性 + デッドタイム	OCREF に対する相補（OCREF ではなく） + 極性 + デッドタイム
		1	0	1	オフ状態（インアクティブ状態で出力有効） OCx=CCxP	OCxREF + 極性 OCxN=OCxREF XOR CCxNP
		1	1	0	OCxREF + 極性 OCx=OCxREF xor CCxP, OCx_EN=1	オフ状態（インアクティブ状態で出力有効） OCxN=CCxNP、OCxN_EN=1
0	0	X	X	X	出力無効です（タイマによって駆動されない）。出力状態は、GPIO コントローラで定義され、ハイ、ローまたはハイインピーダンスに設定できます。	
	0		0			
	1		0	1	オフ状態（インアクティブ状態で出力有効）	
			1	0	非同期：OCx=CCxP、OCxN=CCxNP	
			1	1	クロックが存在する場合：デッドタイム後、OCx=OISx および OCxN=OISxN。ただし、OISx と OISxN は、アクティブ状態における OCX と OCxN の両方に対応しないことを前提とします。	

1. チャンネルの両方の出力が使用されないとき (GPIO コントローラが制御を引き継いだ場合)、OISx、OISxN、CCxP、および CCxNP ビットはクリアされたままでなければなりません。

注: 相補 OCx および OCxN チャンネルに接続されている外部入出力ピンの状態は、OCx および OCxN チャンネルの状態と、AFIO レジスタに依存します。

24.5.9 TIM15 のカウンタ (TIM15_CNT)

アドレスオフセット : 0x24

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UIF CPY	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31 **UIFCPY** : UIF コピー

このビットは TIMx_ISR レジスタの UIF ビットの読出し専用コピー。

ビット 30:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **CNT[15:0]** : カウンタ値

24.5.10 TIM15 のプリスケアラ (TIM15_PSC)

アドレスオフセット : 0x28

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 **PSC[15:0]** : プリスケアラ値

カウンタクロック周波数 (CK_CNT) は $f_{CK_PSC} / (PSC[15:0] + 1)$ に等しいです。

PSC は、更新イベントごとにアクティブプリスケアラレジスタにロードされる値を含みます (更新イベントには、TIMx_EGR レジスタの UG ビットを通じて、またはリセットモードに設定されているトリガコントローラを通じて、カウンタがクリアされる場合も含まれます)。

24.5.11 TIM15 の自動再ロードレジスタ (TIM15_ARR)

アドレスオフセット : 0x2C

リセット値 : 0xFFFF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 **ARR[15:0]** : 自動再ロード値

ARR は、実際の自動再ロードレジスタにロードされる値です。

ARR の更新と動作の詳細については、[セクション 24.4.1 : 699 ページのタイムベースユニット](#)を参照してください。

自動再ロード値が null のときには、カウンタはブロックされます。

24.5.12 TIM15 繰り返しカウンタレジスタ (TIM15_RCR)

アドレスオフセット : 0x30

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	REP[7:0]							
								r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 15:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:0 **REP[7:0]** : 繰り返しカウンタ値

これらのビットによって、プリロードレジスタが有効なときの比較レジスタの更新レート（プリロードレジスタからアクティブレジスタへの周期的な転送）と、割込みが有効な場合の更新割込み生成の頻度を設定できます。

REP_CNT に関連するダウンカウンタがゼロに達するたびに、更新イベントが生成され、REP 値からカウントをリスタートします。繰り返し更新イベント U_RC でのみ、REP_CNT に REP 値がロードされるので、TIMx_RCR レジスタへの書き込みは、次の繰り返し更新イベントまで有効になりません。

PWM モードでは、(REP+1) はエッジアラインモードで PWM 周期の数を意味します。

24.5.13 TIM15 のキャプチャ／比較レジスタ 1 (TIM15_CCR1)

アドレスオフセット : 0x34

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1[15:0]															
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 15:0 **CCR1[15:0]** : キャプチャ／比較 1 値

CC1 チャンネルが出力として設定されている場合 :

CCR1 は、実際のキャプチャ／比較 1 レジスタにロードされる値（プリロード値）です。

TIMx_CCMR1 レジスタの OC1PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 1 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較される値を含み、OC1 出力に送信されます。

CC1 チャンネルが入力として設定されている場合 :

CCR1 は、最後の入力キャプチャ 1 イベント (IC1) によって転送されたカウンタ値です。

24.5.14 TIM15 のキャプチャ／比較レジスタ 2 (TIM15_CCR2)

アドレスオフセット : 0x38

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR2[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 CCR2[15:0] : キャプチャ／比較 2 値

CC2 チャンネルが出力として設定されている場合 :

CCR2 は、実際のキャプチャ／比較 2 レジスタにロードされる値（プリロード値）です。

TIMx_CCMR2 レジスタの OC2PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 2 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較される値を含み、OC2 出力に送信されます。

CC2 チャンネルが入力として設定されている場合 :

CCR2 は、最後の入力キャプチャ 2 イベント (IC2) によって転送されたカウンタ値です。

24.5.15 TIM15 ブレークおよびデッドタイムレジスタ (TIM15_BDTR)

アドレスオフセット : 0x44

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	BKBID	Res.	BKDSRM	Res.	Res.	Res.	Res.	Res.	Res.	BKF[3:0]			
			rW		rW							rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	AOE	BKP	BKE	OSSR	OSSI	LOCK[1:0]		DTG[7:0]							
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

注 : BKBID、BKDSRM、BKF[3:0]、AOE、BKP、BKE、OSSI、OSSR、および DTG[7:0] ビットは、LOCK 設定に応じて書き込みがロックされるので、TIMx_BDTR レジスタへの最初の書き込みアクセス時に、これらすべてを設定しなければならないことがあります。

ビット 31:29 予約済みであり、リセット値に保持する必要があります。

ビット 28 BKBID : ブレーク双方向

0 : ブレーク入力 BRK は入力モードです。

1 : ブレーク入力 BRK は双方向モードです。

双方向モード (BKBID ビットが 1 にセット) では、ブレーク入力が入力モードとオープンドレイン出力モード両方で設定されます。アクティブなブレークイベントで、ブレーク入力の低ロジックレベルをアサートし、外部デバイスに対する内部ブレークイベントを表します。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

注 : このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 27 予約済みであり、リセット値に保持する必要があります。

ビット 26 **BKDSRM** : ブレーク解除

- 0 : ブレーク入力 BRK が設定されます。
- 1 : ブレーク入力 BRK は解除されます。

このビットは、アクティブなブレークソースがない場合、ハードウェアによってクリアされます。

BKDSRM ビットは、双方向出力制御（ハイインピーダンス状態でのオープンドレイン出力）を解放するためにソフトウェアでセットしてから、ハードウェアによってリセットされ、障害状態がなくなったことを示すまでポーリングする必要があります

注： このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 25:20 予約済みであり、リセット値に保持する必要があります。

ビット 19:16 **BKF[3:0]** : ブレークフィルタ

このビットフィールドは、BRK 入力信号をサンプリングする周波数と、BRK に適用されるデジタルフィルタの長さを定義します。デジタルフィルタはイベントカウンタでできていて、出力に有効な変化をもたらすには N 個のイベント発生が必要です。

0000 : フィルタなし、BRK は非同期として動作します。

0001 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 2

0010 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 4

0011 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 8

0100 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$ 、N = 6

0101 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$ 、N = 8

0110 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$ 、N = 6

0111 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$ 、N = 8

1000 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$ 、N = 6

1001 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$ 、N = 8

1010 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$ 、N = 5

1011 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$ 、N = 6

1100 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$ 、N = 8

1101 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 5

1110 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 6

1111 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 8

注： このビットは、LOCK レベル 1 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。

ビット 15 **MOE** : メイン出カインーブル

このビットは、ブレーク入力 that アクティブとなると、ハードウェアによって非同期にクリアされます。ソフトウェアによって、または、AOE ビットに応じて自動的にセットされます。出力として設定されたチャンネルに対してのみ有効です。

0 : OC および OCN 出力が無効か、OSSI ビットによって強制的にアイドル状態になります。

1 : OC および OCN 出力は、それぞれのインーブルビット (TIMx_CCER レジスタの CCxE、CCxNE ビット) がセットされている場合は有効です。

詳細については、OC/OCN インーブルの説明を参照してください ([セクション 24.5.8 : 747 ページの TIM15 のキャプチャ/比較有効レジスタ \(TIM15_CCER\)](#))。

ビット 14 **AOE** : 自動出カインーブル

0 : MOE はソフトウェアによってのみセットできます。

1 : MOE は、ソフトウェアによって、または次の更新イベント時に自動的にセットできます (ブレーク入力 that アクティブでない場合)。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 13 BKP : ブレーク極性

- 0 : ブレーク入力 BRK はアクティブローです。
- 1 : ブレーク入力 BRK はアクティブハイです。

注 : 1 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

2 : このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 12 BKE : ブレークイネーブル

- 0 : ブレーク入力 (BRK および CCS クロック障害イベント) は無効です。
- 1 : ブレーク入力 (BRK および CCS クロック障害イベント) は有効です。

このビットは、LOCK レベル 1 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。

注 : このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 11 OSSR : RUN モードのオフ状態の選択

このビットは、MOE=1 のとき、相補出力を持ち、出力として設定されているチャンネルで使用されます。OSSR は、相補出力がタイマに実装されていない場合には、実装されません。

詳細については、OC/OCN イネーブルの説明を参照してください ([セクション 24.5.8 : 747 ページの TIM15 のキャプチャ/比較有効レジスタ \(TIM15_CCER\)](#))。

0 : インアクティブのとき、OC/OCN 出力は無効です (タイマは出力の制御を解除し、ハイインピーダンス状態を強制する AFIO ロジックによって引き継がれます)。

1 : インアクティブのとき、CCxE=1 または CCxNE=1 になると、OC/OCN 出力は、インアクティブレベルで有効になります (出力は引き続きタイマで制御される)。

注 : このビットは、LOCK レベル 2 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。

ビット 10 OSSI : アイドルモードのオフ状態の選択

このビットは、MOE=0 のとき、出力として設定されているチャンネルで使用されます。

詳細については、OC/OCN イネーブルの説明を参照してください ([セクション 24.5.8 : 747 ページの TIM15 のキャプチャ/比較有効レジスタ \(TIM15_CCER\)](#))。

0 : インアクティブのとき、OC/OCN 出力は無効です (OC/OCN イネーブル出力信号 = 0)。

1 : インアクティブのとき、CCxE=1 または CCxNE=1 になると、OC/OCN 出力は、まず強制的にアイドルレベルになります (OC/OCN イネーブル出力信号 = 1)。

注 : このビットは、LOCK レベル 2 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。

ビット 9:8 LOCK[1:0] : ロック設定

これらのビットは、ソフトウェアエラーに対する書き込み保護を提供します。

00 : LOCK オフ - どのビットも書き込み保護されません。

01 : LOCK レベル 1 = TIMx_BDTR レジスタの DTG ビット、TIMx_CR2 レジスタの OISx および OISxN ビット、および TIMx_BDTR レジスタの BKE/BKP/AOE ビットは、書き込みができなくなります。

10 : LOCK レベル 2 - LOCK レベル 1 に加えて、CC 極性ビット (関連するチャンネルが CCxS ビットを通じて出力に設定されている場合は、TIMx_CCER レジスタの CCxP/CCxNP ビット) と OSSR および OSSI ビットも書き込めなくなります。

11 : LOCK レベル 3 - LOCK レベル 2 に加えて、CC 制御ビット (関連するチャンネルが CCxS ビットを通じて出力に設定されている場合は、TIMx_CCMR レジスタの OCxM および OCxPE ビット) が書き込めなくなります。

注 : LOCK ビットは、リセット後に一度だけ書き込みができます。いったん TIMx_BDTR レジスタに書き込みが行われると、その内容は次のリセットまで停止されます。

ビット 7:0 **DTG[7:0]** : デッドタイムジェネレータのセットアップ

これらのビットでは、相補出力の間に挿入されるデッドタイムの長さを指定します。デッドタイムの時間 (DT) は、次の式で与えられます。

$DTG[7:5]=0xx \Rightarrow DT=DTG[7:0] \times t_{dtg}$ 、ここで $t_{dtg}=t_{DTS}$
 $DTG[7:5]=10x \Rightarrow DT=(64+DTG[5:0]) \times t_{dtg}$ 、ここで $T_{dtg}=2 \times t_{DTS}$
 $DTG[7:5]=110 \Rightarrow DT=(32+DTG[4:0]) \times t_{dtg}$ 、ここで $T_{dtg}=8 \times t_{DTS}$
 $DTG[7:5]=111 \Rightarrow DT=(32+DTG[4:0]) \times t_{dtg}$ 、ここで $T_{dtg}=16 \times t_{DTS}$
例 : $T_{DTS}=125\text{ns}$ (8MHz) の場合、可能なデッドタイムの値は、以下のとおりです。
0 から 15875 ns (125 ns 単位)
16 μs から 31750 ns (250 ns 単位)
32 μs から 63 μs (1 μs 単位)
64 μs から 126 μs (2 μs 単位)

注 : このビットフィールドは、LOCK レベル 1、2、または 3 がプログラムされているとき、変更できません (TIMx_BDTR レジスタの LOCK ビット)。

24.5.16 TIM15 DMA 制御レジスタ (TIM15_DCR)

アドレスオフセット : 0x48

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	DBL[4:0]					Res.	Res.	Res.	DBA[4:0]				
			rw	rw	rw	rw	rw				rw	rw	rw	rw	rw

ビット 15:13 予約済みであり、リセット値に保持する必要があります。

ビット 12:8 **DBL[4:0]** : DMA バースト長

この 5 ビットのフィールドは、DMA 転送長 (タイマは、TIMx_DMAR アドレスに対して読出しまたは書込みアクセスが行われるときにバースト転送を認識します) を指定します。

00000 : 1 回転送
00001 : 2 回転送、
00010 : 3 回転送、
...
10001 : 18 回転送。

ビット 7:5 予約済みであり、リセット値に保持する必要があります。

ビット 4:0 **DBA[4:0]** : DMA ベースアドレス

この 5 ビットのフィールドは、DMA 転送のベースアドレスを指定します (TIMx_DMAR アドレスを通じて読出し／書込みアクセスが行われるとき)。DBA は、TIMx_CR1 レジスタのアドレスから始まるオフセットとして定義されます。

例 :
00000 : TIMx_CR1
00001 : TIMx_CR2
00010 : TIMx_SMCR
...

24.5.17 完全転送の TIM15 DMA アドレス (TIM15_DMAR)

アドレスオフセット : 0x4C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15:0 **DMAB[15:0]** : DMA バーストアクセスレジスタ

DMAR レジスタへの読み出しまたは書き込み動作は、次のアドレスにあるレジスタへアクセスします :

$(\text{TIMx_CR1 アドレス}) + (\text{DBA} + \text{DMA インデックス}) \times 4$

ここで、TIMx_CR1 アドレスは制御レジスタ 1 のアドレスであり、DBA は TIMx_DCR レジスタで設定された DMA ベースアドレスであり、DMA インデックスは DMA 転送によって自動的に制御され、範囲は 0 から DBL です (DBL は TIMx_DCR 内で設定)。

24.5.18 TIM15 オルタネートレジスタ 1 (TIM15_AF1)

アドレスオフセット : 0x60

リセット値 : 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	BKCM P2P	BKCM P1P	BKINP	Res.	Res.	Res.	Res.	Res.	Res.	BKCM P2E	BKCM P1E	BKINE
				rw	rw	rw							rw	rw	rw

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **BKCM P2P** : BRK COMP2 入力極性

このビットは、COMP2 入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : COMP2 入力はアクティブローです。

1 : COMP2 入力はアクティブハイです。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 10 **BKCM P1P** : BRK COMP1 入力極性

このビットは、COMP1 入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : COMP1 入力はアクティブローです。

1 : COMP1 入力はアクティブハイです。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 9 **BKINP** : BRK BKIN 入力極性

このビットは、BKIN オルタネート機能入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : BKIN 入力はアクティブローです。

1 : BKIN 入力はアクティブハイです。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 8:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **BKCOMP2E** : BRK COMP2 有効化

このビットは、タイマの BRK 入力に対して COMP2 を有効化します。COMP2 出力は、ほかの BRK ソースとの「論理和」がとられます。

0 : COMP2 入力は無効です。

1 : COMP2 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 1 **BKCOMP1E** : BRK COMP1 有効化

このビットは、タイマの BRK 入力に対して COMP1 を有効化します。COMP1 出力は、ほかの BRK ソースとの「論理和」がとられます。

0 : COMP1 入力は無効です。

1 : COMP1 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 0 **BKINE** : BRK BKIN 入力有効化

このビットは、タイマの BRK 入力に対して BKIN オルタネート機能入力を有効化します。BKIN 入力は、ほかの BRK ソースとの「論理和」がとられます。

0 : BKIN 入力は無効です。

1 : BKIN 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

24.5.19 TIM15 入力選択レジスタ (TIM15_TISEL)

アドレスオフセット : 0x68

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	T12SEL[3:0]				Res.	Res.	Res.	Res.	T11SEL[3:0]			
				rw	rw	rw	rw					rw	rw	rw	rw

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:8 **T12SEL[3:0]** : TI2[0]~TI2[15] の入力を選択します。

0000 : TIM15_CH2 入力

0001 : TIM2_IC2

0010 : TIM3_IC2

その他 : 予約済み

ビット 7:4 予約済みであり、リセット値に保持する必要があります。

ビット 3:0 **T11SEL[3:0]** : TI1[0]~TI1[15] の入力を選択します。

0000 : TIM15_CH1 入力

0001 : TIM2_IC1

0010 : TIM3_IC1

その他 : 予約済み

24.5.20 TIM15 レジスタマップ

TIM15 レジスタは、次の表のように、16 ビットアドレス可能レジスタとして配置されます。

表 116. TIM15 レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
0x00	TIM15_CR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	UIFREMAP	Res.	CKD[1:0]	Res.	ARPE	Res.	Res.	Res.	OPM	URS	UDIS	CEN				
	リセット値																					0	0	0	0				0	0	0	0					
0x04	TIM15_CR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OIS2	OIS1N	OIS1	T1S	MMS[2:0]			CCDS	CCUS	Res.	CCPC				
	リセット値																					0	0	0	0	0	0	0	0	0	0	0	0				
0x08	TIM15_SMCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TS [4:3]		Res.	Res.	Res.	SMS[3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MSM	TS[2:0]			Res.	SMS[2:0]							
	リセット値											0	0				0								0	0	0	0		0	0	0					
0x0C	TIM15_DIER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TDE	COMDE	Res.	Res.	CC2DE	CC1DE	UDE	BIE	TIE	COMIE	Res.	Res.	CC2IE	CC1IE	UIE				
	リセット値																		0	0			0	0	0	0	0	0		0	0	0					
0x10	TIM15_SR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC2OF	CC1OF	Res.	BIF	TIF	COMIF	Res.	Res.	CC2IF	CC1IF	UIF				
	リセット値																					0	0		0	0	0			0	0	0					
0x14	TIM15_EGR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BG	TG	COMG	Res.	Res.	CC2G	CC1G	UG				
	リセット値																									0	0	0			0	0	0				
0x18	TIM15_CCMR1 出力比較モード	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC2M[3]	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC1M[3]	Res.	OC2M [2:0]			OC2PE	OC2FE	CC2S [1:0]			Res.	OC1M [2:0]			OC1PE	OC1FE	CC1S [1:0]				
	リセット値								0								0		0	0	0	0	0	0		0	0	0	0	0	0	0	0				
	TIM15_CCMR1 入力キャブチャ モード	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	IC2F[3:0]			IC2 PSC [1:0]	CC2S [1:0]			IC1F[3:0]			IC1 PSC [1:0]		CC1S [1:0]							
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				
0x20	TIM15_CCER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC2NP	Res.	CC2P	CC2E	CC1NP	CC1NE	CC1P	CC1E				
	リセット値																									0		0	0	0	0	0	0				
0x24	TIM15_CNT	UFCOPY または Res.																																			
	リセット値	0																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				
0x28	TIM15_PSC	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PSC[15:0]																			
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				

表 116. TIM15 レジスタマップとリセット値 (続き)

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
0x2C	TIM15_ARR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ARR[15:0]																			
	リセット値																	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1				
0x30	TIM15_RCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	REP[7:0]											
	リセット値																									0	0	0	0	0	0	0	0	0			
0x34	TIM15_CCR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCR1[15:0]																			
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				
0x38	TIM15_CCR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCR2[15:0]																			
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				
0x44	TIM15_BDTR	Res.	Res.	Res.	BKBD	Res.	BKDSRM	Res.	Res.	Res.	Res.	Res.	Res.	BKF[3:0]			MOE	AOE	BKP	BKE	OSSR	OSSI	LOCK[1:0]	DT[7:0]													
	リセット値				0		0							0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				
0x48	TIM15_DCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBL[4:0]				Res.	Res.	Res.	DBA[4:0]										
	リセット値																			0	0	0	0	0				0	0	0	0	0	0				
0x4C	TIM15_DMAR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMAB[15:0]																			
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				
0x60	TIM15_AF1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BKCOMP2P	BKCOMP1P	BKINP	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BKCOMP2E	BKCOMP1E	BKINE			
	リセット値																					0	0	0							0	0	1				
0x68	TIM15_TISEL	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TI2SEL[3:0]			Res.	Res.	Res.	Res.	TI1SEL[3:0]								
	リセット値																					0	0	0	0					0	0	0	0				

レジスタ境界アドレスについては [54ページのセクション 2.2.2](#) を参照してください。

24.6 TIM16/TIM17 レジスタ

レジスタの説明で使用されている略語のリストについては、[セクション 1.2](#) を参照してください。

24.6.1 TIMx 制御レジスタ 1 (TIMx_CR1) (x = 16 to 17)

アドレスオフセット : 0x00

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	UIFRE MAP	Res.	CKD[1:0]		ARPE	Res.	Res.	Res.	OPM	URS	UDIS	CEN
				rw		rw	rw	rw				rw	rw	rw	rw

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **UIFREMAP** : UIF ステータスビットの再配置

- 0 : 再配置なし。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされません。
- 1 : 再配置は有効です。UIF ステータスビットは TIMx_CNT レジスタのビット 31 にコピーされます。

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9:8 **CKD[1:0]** : クロック分周

このビットフィールドは、タイマクロック (CK_INT) 周波数と、デッドタイムジェネレータとデジタルフィルタ (Tix) によって使用されるデッドタイムおよびサンプリングクロック (t_{DTS}) との間の分周比を示します。

- 00 : $t_{DTS}=t_{CK_INT}$
- 01 : $t_{DTS}=2*t_{CK_INT}$
- 10 : $t_{DTS}=4*t_{CK_INT}$
- 11 : 予約済み - この値をプログラミングしないでください。

ビット 7 **ARPE** : 自動再ロードプリロードイネーブル

- 0 : TIMx_ARR レジスタはバッファされません。
- 1 : TIMx_ARR レジスタはバッファされます。

ビット 6:4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **OPM** : ワンパルスモード

- 0 : カウンタは更新イベントで停止しません。
- 1 : カウンタは次の更新イベントでカウントを停止します (CEN ビットをクリア)。

ビット 2 **URS** : 更新リクエストソース

このビットは、UEV イベントソースを選択するために、ソフトウェアによってセット/クリアされます。
0 : 次のイベントはいずれも更新割込みまたは DMA リクエストを生成します (有効な場合)。これらのイベントは、次のとおりです。

- カウンタオーバーフロー/アンダーフロー
- UG ビットのセット
- スレーブモードコントローラからの更新生成

1 : カウンタオーバーフロー/アンダーフローのみが更新割込みまたは DMA リクエストを生成します (有効な場合)。

ビット 1 **UDIS** : 更新ディセーブル

このビットは、UEV イベント生成を有効／無効にするために、ソフトウェアによってセット／クリアされます。

0 : UEV は有効です。更新イベント (UEV) は、次のいずれかのイベントによって生成されます。

- カウンタオーバーフロー／アンダーフロー
- UG ビットのセット
- スレーブモードコントローラからの更新生成

パufferを持つレジスタにはプリロード値がロードされます。

1 : UEV は無効です。更新イベントは生成されず、シャドウレジスタ (ARR、PSC、CCR_x) は値を維持します。ただし、UG ビットがセットされた場合や、スレーブモードコントローラからハードウェアリセットを受信した場合には、カウンタとプリスケラは再初期化されます。

ビット 0 **CEN** : カウンタイネーブル

0 : カウンタは無効です。

1 : カウンタは有効です。

注 : 外部クロックおよびゲートモードは、CEN ビットが事前にソフトウェアによってセットされている場合のみ動作します。ただし、トリガモードでは、ハードウェアによって自動的に CEN ビットをセットできます。

24.6.2 TIMx 制御レジスタ 2 (TIMx_CR2) (x = 16 to 17)

アドレスオフセット : 0x04

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	OIS1N	OIS1	Res.	Res.	Res.	Res.	CCDS	CCUS	Res.	CCPC
						r/w	r/w					r/w	r/w		r/w

ビット 15:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **OIS1N** : 出力アイドル状態 1 (OC1N 出力)

0 : MOE=0 のとき、デッドタイム後に OC1N=0

1 : MOE=0 のとき、デッドタイム後に OC1N=1

注 : このビットは、LOCK レベル 1、2、または 3 がプログラムされているときには変更できません (TIMx_BKR レジスタの LOCK ビット)。

ビット 8 **OIS1** : 出力アイドル状態 1 (OC1 出力)

0 : MOE=0 のとき、OC1=0 (OC1N が実装されている場合、デッドタイム後に)

1 : MOE=0 のとき、OC1=1 (OC1N が実装されている場合、デッドタイム後に)

注 : このビットは、LOCK レベル 1、2、または 3 がプログラムされているときには変更できません (TIMx_BKR レジスタの LOCK ビット)。

ビット 7:4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **CCDS** : キャプチャ／比較 DMA 選択

0 : CCx DMA リクエストは、CCx イベントが発生すると送信されます。

1 : CCx DMA リクエストは、更新イベントが発生すると送信されます。

ビット 2 **CCUS** : キャプチャ／比較制御更新選択

0 : キャプチャ／比較制御ビットがプリロードされるときには (CCPC=1)、COMG ビットをセットすることによってのみ更新されます。

1 : キャプチャ／比較制御ビットがプリロードされるときには (CCPC=1)、COMG ビットをセットすることによって、または TRGI の立ち上がりエッジで更新されます。

注 : このビットは、相補出力を持つチャンネルでのみ機能します。

ビット 1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **CCPC** : キャプチャ / 比較プリロード制御

0 : CCxE、CCxNE、および OCxM ビットはプリロードされません。

1 : CCxE、CCxNE、および OCxM ビットがプリロードされます。書き込み後は、COM ビットがセットされた場合にのみ更新されます。

注 : このビットは、相補出力を持つチャンネルでのみ機能します。

24.6.3 TIMx DMA／割込み有効レジスタ (TIMx_DIER) (x = 16 to 17)

アドレスオフセット : 0x0C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	COMDE	Res.	Res.	Res.	CC1DE	UDE	BIE	Res.	COMIE	Res.	Res.	Res.	CC1IE	UIE
		rw				rw	rw	rw		rw				rw	rw

ビット 15:14 予約済みであり、リセット値に保持する必要があります。

ビット 13 **COMDE** : COM DMA リクエストイネーブル

0 : COM DMA リクエストは無効です。

1 : COM DMA リクエストは有効です。

ビット 12:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **CC1DE** : キャプチャ／比較 1 DMA リクエストイネーブル

0 : CC1 DMA リクエストは無効です。

1 : CC1 DMA リクエストは有効です。

ビット 8 **UDE** : 更新 DMA リクエストイネーブル

0 : 更新 DMA リクエストは無効です。

1 : 更新 DMA リクエストは有効です。

ビット 7 **BIE** : ブレーク割込みイネーブル

0 : ブレーク割込みは無効です。

1 : ブレーク割込みは有効です。

ビット 6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **COMIE** : COM 割込みイネーブル

0 : COM 割込みは無効です。

1 : COM 割込みは有効です。

ビット 4:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **CC1IE** : キャプチャ／比較 1 割込みイネーブル

0 : CC1 割込みは無効です。

1 : CC1 割込みは有効です。

ビット 0 **UIE** : 更新割込みイネーブル

0 : 更新割込みは無効です。

1 : 更新割込みは有効です。

24.6.4 TIMx ステータスレジスタ (TIMx_SR) (x = 16 to 17)

アドレスオフセット : 0x10

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	CC1OF	Res.	BIF	Res.	COMIF	Res.	Res.	Res.	CC1IF	UIF
						rc_w0		rc_w0		rc_w0				rc_w0	rc_w0

ビット 15:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **CC1OF** : キャプチャ/比較 1 オーバキャプチャフラグ

このフラグは、対応するチャンネルが入力キャプチャモードに設定されているときのみ、ハードウェアによってセットされます。“0”を書き込むことによってソフトウェアによってクリアされます。

0 : オーバキャプチャは検出されていません。

1 : CC1IF フラグがすでにセットされているときに、カウンタの値が TIMx_CCR1 レジスタにキャプチャされました。

ビット 8 予約済みであり、リセット値に保持する必要があります。

ビット 7 **BIF** : ブレーク割込みフラグ

このフラグは、ブレーク入力アクティブになると、ハードウェアによってセットされます。ブレーク入力アクティブでない場合、ソフトウェアによってクリアできます。

0 : ブレークイベントは発生していません。

1 : ブレーク入力アクティブレベルが検出されました。

ビット 6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **COMIF** : COM 割込みフラグ

このフラグは、COM イベント時にハードウェアによってセットされます (キャプチャ/比較制御ビット - CCxE、CCxNE、OCxM - が更新されたとき)。ソフトウェアによってクリアされます。

0 : COM イベントは発生していません。

1 : COM 割込みがペンディング中です。

ビット 4:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **CC1IF** : キャプチャ/比較 1 割込みフラグ

CC1 チャンネルが出力として設定されている場合 :

このフラグは、カウンタが比較値と一致したときに、ハードウェアによってセットされます。ソフトウェアによってクリアされます。

0 : 一致していません。

1 : カウンタ TIMx_CNT の内容が TIMx_CCR1 レジスタの内容と一致しました。TIMx_CCR1 の内容が TIMx_ARR の内容より大きいときには、カウンタオーバーフロー時に CC1IF ビットがハイになります。

CC1 チャンネルが入力として設定されている場合 :

このビットは、キャプチャ時にハードウェアによってセットされます。ソフトウェアによって、または TIMx_CCR1 レジスタを読み出すことによってクリアされます。

0 : 入力キャプチャは発生していません。

1 : カウンタの値が TIMx_CCR1 レジスタにキャプチャされました (IC1 で、選択された極性に一致するエッジが検出されました)。

ビット 0 UIF : 更新割込みフラグ

このビットは、更新イベント時にハードウェアによってセットされます。ソフトウェアによってクリアされます。

0 : 更新は発生していません。

1 : 更新割込みが保留中です。このビットは、レジスタが以下で更新されたときにハードウェアによってセットされます。

- 繰り返しカウンタ値に関するオーバーフロー（繰り返しカウンタ=0 の場合の更新）、および TIMx_CR1 レジスタの UDIS=0 の場合。
- TIMx_CR1 レジスタの URS=0 かつ UDIS=0 であり、TIMx_EGR レジスタの UG ビットを使用して、CNT がソフトウェアによって再初期化されたとき。

24.6.5 TIMx イベント生成レジスタ (TIMx_EGR) (x = 16 to 17)

アドレスオフセット : 0x14

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BG	Res.	COMG	Res.	Res.	Res.	CC1G	UG
								w		w				w	w

ビット 15:8 予約済みであり、リセット値に保持する必要があります。

ビット 7 BG : ブレーク生成

このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。

0 : 影響はありません。

1 : ブレークイベントが生成されます。MOE ビットがクリアされ、BIF フラグがセットされます。有効な場合は、関連する割込みまたは DMA 転送が発生します。

ビット 6 予約済みであり、リセット値に保持する必要があります。

ビット 5 COMG : キャプチャ / 比較制御更新生成

このビットは、ソフトウェアによってセットでき、ハードウェアによって自動的にクリアされます。

0 : 影響なし。

1 : CCPC ビットがセットされているときには、CCxE、CCxNE、および OCxM ビットを更新できます。

注 : このビットは、相補出力を持つチャンネルでのみ機能します。

ビット 4:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 CC1G : キャプチャ / 比較 1 イベント生成

このビットは、イベントを生成するためにソフトウェアによってセットされ、ハードウェアによって自動的にクリアされます。

0 : 影響はありません。

1 : チャンネル 1 でキャプチャ / 比較イベントが生成されます。

CC1 チャンネルが出力として設定されている場合 :

CC1IF フラグがセットされ、対応する割込みまたは DMA リクエストが送信されます（有効な場合）。

CC1 チャンネルが入力として設定されている場合 :

カウンタの現在値が TIMx_CCR1 レジスタにキャプチャされます。CC1IF フラグがセットされ、対応する割込みまたは DMA リクエストが送信されます（有効な場合）。CC1IF フラグがすでにハイの場合、CC1OF フラグがセットされます。

ビット 0 UG : 更新生成

このビットは、ソフトウェアによってセットでき、ハードウェアによって自動的にクリアされます。

0 : 影響はありません。

1 : カウンタを再初期化し、レジスタの更新を生成します。プリスケアラカウンタもクリアされます（プリスケアラ比は変化しません）。

24.6.6 TIMx キャプチャ／比較モードレジスタ 1 (TIMx_CCMR1) (x = 16 to 17)

アドレスオフセット : 0x18

リセット値 : 0x0000 0000

チャンネルは、入力（キャプチャモード）または出力（比較モード）で使用できます。チャンネルの方向は対応する CCxS ビットで定まります。このレジスタの他のビットはすべて、入力モードと出力モードで異なる機能を持ちます。特定のビットについて、OCxx は、チャンネルが出力設定のときの機能を示し、ICxx は、チャンネルが入力設定のときの機能を記述します。したがって、同じビットが入力ステージと出力ステージで異なる意味を持つことに注意する必要があります。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC1M [3]
															Res
															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OC1M[2:0]			OC1PE	OC1FE	CC1S[1:0]	
								IC1F[3:0]			IC1PSC[1:0]				
								rw	rw	rw	rw	rw	rw	rw	rw

出力比較モード :

ビット 31:17 予約済み。常に 0 として読み出されます。

ビット 16 **OC1M[3]** : 出力比較 1 モード (ビット 3)

ビット 15:7 予約済み

ビット 6:4 **OC1M[2:0]** : 出力比較 1 モード (ビット 2 ~ 0)

これらのビットは、OC1 および OC1N が導き出される出力基準信号 OC1REF の動作を定義します。OC1REF はアクティブハイですが、OC1 および OC1N のアクティブレベルは CC1P および CC1NP ビットに依存します。

0000 : 停止 - 出力比較レジスタ TIMx_CCR1 とカウンタ TIMx_CNT との間の比較結果は出力に影響しません。

0001 : 一致時にチャンネル 1 をアクティブレベルに設定します。OC1REF 信号は、カウンタ TIMx_CNT がキャプチャ／比較レジスタ 1 (TIMx_CCR1) と一致したときに、強制的にハイになります。

0010 : 一致時にチャンネル 1 を非アクティブレベルに設定します。OC1REF 信号は、カウンタ TIMx_CNT がキャプチャ／比較レジスタ 1 (TIMx_CCR1) と一致したときに、強制的にローになります。

0011 : 反転 - TIMx_CNT = TIMx_CCR1 のとき、OC1REF は反転します。

0100 : 強制非アクティブレベル - OC1REF は強制的にローになります。

0101 : 強制アクティブレベル - OC1REF は強制的にハイになります。

0110 : PWM モード 1 - チャンネル 1 は、TIMx_CNT < TIMx_CCR1 の場合はアクティブに、そうでない場合はインアクティブになります。

0111 : PWM モード 2 - チャンネル 1 は、TIMx_CNT < TIMx_CCR1 の場合はインアクティブに、そうでない場合はアクティブになります。

その他の値 : 予約済み

注 : 1 : これらのビットは、LOCK レベル 3 がプログラムされていて (TIMx_BDTR レジスタの LOCK ビット)、かつ CC1S="00" (チャンネルは出力に設定) のときには、変更できません。

2 : PWM モード 1 または 2 では、比較結果が変化するとき、または出力比較モードが停止モードから PWM モードに変更されたときのみ、OCREF のレベルが変化します。

ビット 3 OC1PE : 出力比較 1 プリロードイネーブル

0 : TIMx_CCR1 のプリロードレジスタは無効です。TIMx_CCR1 は、いつでも書き込み可能であり、新しい値はただちに有効になります。

1 : TIMx_CCR1 のプリロードレジスタは有効です。読み書きはプリロードレジスタに対して行われます。TIMx_CCR1 プリロード値は、更新イベントのたびにアクティブレジスタにロードされます。

注： 1: これらのビットは、LOCK レベル 3 がプログラムされていて (TIMx_BDTR レジスタの LOCK ビット)、かつ CC1S="00" (チャンネルは出力に設定) のときには、変更できません。

2 : PWM モードは、ワンパルスモード (TIMx_CR1 レジスタの OPM ビットがセットされている) のときのみ、プリロードレジスタを検証せずに使用できます。そうでない場合、動作は保証されません。

ビット 2 OC1FE : 出力比較 1 高速イネーブル

このビットは、CC 出力に対するトリガがイベントの効果を加速するために使用されます。

0 : CC1 の動作は、トリガがオンのときでも、通常、カウンタと CCR1 の値に依存します。トリガ入力エッジ発生から CC1 出力が有効になるまでの最小遅延は、5 クロックサイクルです。

1 : トリガ入力のアクティブエッジは、CC1 出力に対して、比較一致のように働きます。このため、OC は、比較結果には関係なく、比較レベルにセットされます。トリガ入力をサンプリングし、CC1 出力を有効にするまでの遅延は、3 クロックサイクルに短縮されます。OC1FE は、チャンネルが PWM1 または PWM2 モードに設定されている場合のみ機能します。

ビット 1:0 CC1S : キャプチャ/比較 1 選択

このビットフィールドは、チャンネルの方向 (入力/出力) と、使用される入力を定義します。

00 : CC1 チャンネルは出力として設定されます。

01 : CC1 チャンネルは入力として設定され、IC1 は TI1 に配置されます。

10 : CC1 チャンネルは入力として設定され、IC1 は TI2 に配置されます。

11 : CC1 チャンネルは入力として設定され、IC1 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注： CC1S ビットは、チャンネルがオフ (TIMx_CCER レジスタの CC1E=0) のときにのみ書き込み可能です。

入力キャプチャモード

ビット 31:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:4 **IC1F[3:0]** : 入力キャプチャ 1 フィルタ

このビットフィールドは、TI1 入力をサンプリングする周波数と、TI1 に適用されるデジタルフィルタの長さを定義します。デジタルフィルタはイベントカウンタでできていて、出力に有効な変化をもたらすには N 個の連続イベント発生が必要です。

0000 : フィルタなし、 f_{DTS} でサンプリング

0001 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 2$

0010 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 4$

0011 : $f_{SAMPLING} = f_{CK_INT}$ 、 $N = 8$

0100 : $f_{SAMPLING} = f_{DTS}/2$ 、 $N = 6$

0101 : $f_{SAMPLING} = f_{DTS}/2$ 、 $N = 8$

0110 : $f_{SAMPLING} = f_{DTS}/4$ 、 $N = 6$

0111 : $f_{SAMPLING} = f_{DTS}/4$ 、 $N = 8$

1000 : $f_{SAMPLING} = f_{DTS}/8$ 、 $N = 6$

1001 : $f_{SAMPLING} = f_{DTS}/8$ 、 $N = 8$

1010 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 5$

1011 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 6$

1100 : $f_{SAMPLING} = f_{DTS}/16$ 、 $N = 8$

1101 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 5$

1110 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 6$

1111 : $f_{SAMPLING} = f_{DTS}/32$ 、 $N = 8$

ビット 3:2 **IC1PSC** : 入力キャプチャ 1 プリスケアラ

このビットフィールドは、CC1 入力 (IC1) に作用するプリスケアラの分周比を定義します。

プリスケアラは、 $CC1E = 0$ (TIMx_CCER レジスタ) になるとリセットされます。

00 : プリスケアラなし。キャプチャは、キャプチャ入力のエッジが検出されるたびに行われます。

01 : キャプチャは、2 イベントごとに行われます。

10 : キャプチャは、4 イベントごとに行われます。

11 : キャプチャは、8 イベントごとに行われます。

ビット 1:0 **CC1S** : キャプチャ / 比較 1 選択

このビットフィールドは、チャンネルの方向 (入力 / 出力) と、使用される入力を定義します。

00 : CC1 チャンネルは出力として設定されます。

01 : CC1 チャンネルは入力として設定され、IC1 は TI1 に配置されます。

10 : CC1 チャンネルは入力として設定され、IC1 は TI2 に配置されます。

11 : CC1 チャンネルは入力として設定され、IC1 は TRC に配置されます。このモードは、TS ビット (TIMx_SMCR レジスタ) で内部トリガ入力を選択されている場合のみ機能します。

注 : **CC1S** ビットは、チャンネルがオフ (TIMx_CCER レジスタの $CC1E=0$) のときのみ書込み可能です。

24.6.7 TIMx キャプチャ／比較有効レジスタ (TIMx_CCER) (x = 16 to 17)

アドレスオフセット : 0x20

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC1NP	CC1NE	CC1P	CC1E
												rw	rw	rw	rw

ビット 15:4 予約済みであり、リセット値に保持する必要があります。

ビット 3 **CC1NP** : キャプチャ / 比較 1 相補出力極性

CC1 チャンネルが出力として設定されている場合 :

- 0 : OC1N はアクティブハイです。
- 1 : OC1N はアクティブローです。

CC1 チャンネルが入力として設定されている場合 :

このビットは、TI1FP1とTI2FP1 の極性を定義するために CC1P と組み合わせて使用されます。CC1P の説明を参照してください。

注 : 1.このビットは、LOCK レベル 2 または 3 がプログラムされ、(TIMx_BDTR レジスタの LOCK ビット)、かつ CC1S="00" (チャンネルは出力として設定) になった直後は書き込みできません。
2.相補出力を持つチャンネルでは、このビットはプリロードされます。TIMx_CR2 レジスタの CCPC ビットがセットされた場合、CC1NP アクティブビットは、遷移イベントが発生したときにのみ、プリロードされたビットから新しい値を取り込みます。

ビット 2 **CC1NE** : キャプチャ / 比較 1 相補出力イネーブル

0 : オフ - OC1N はアクティブではありません。OC1N のレベルは、MOE、OSSI、OSSR、OIS1、OIS1N および CC1E ビットによって決まります。

1 : オン - OC1N 信号は、MOE、OSSI、OSSR、OIS1、OS1N、および CC1E ビットにより、対応する出力ピンに出力されます。

ビット 1 **CC1P** : キャプチャ / 比較 1 出力極性

CC1 チャンネルが出力として設定されている場合 :

0 : OC1 はアクティブハイです。

1 : OC1 はアクティブローです。

CC1 チャンネルが入力として設定されている場合 :

CC1NP/CC1P ビットは、トリガまたはキャプチャ動作に対する TI1FP1 と TI2FP1 の極性を選択します。
00 : 非反転/立ち上がりエッジ。この回路は TIxFP1 の立ち上がりエッジに反応し (リセットモード、外部クロックモード、またはトリガモードにおけるキャプチャまたはトリガ動作)、TIxFP1 は反転されません (ゲートモードでのトリガ動作)。

01 : 反転/立ち下がりエッジ。この回路は TIxFP1 の立ち下がりエッジに反応し (リセットモード、外部クロックモード、またはトリガモードにおけるキャプチャまたはトリガ動作)、TIxFP1 が反転されます (ゲートモードでのトリガ動作)。

10 : 予約済み。この設定は使用しないでください。

1 : 非反転/両エッジ。この回路は TIxFP1 の立ち上がりエッジと立ち下がりエッジの両方に反応し (リセットモード、外部クロックモード、またはトリガモードにおけるキャプチャまたはトリガ動作)、TIxFP1 は反転されません (ゲートモードでのトリガ動作)。

注 : 1. このビットは、LOCK レベル 2 または 3 がプログラムされた直後は書き込みできません (TIMx_BDTR レジスタの LOCK ビット)。

2. 相補出力を持つチャンネルでは、このビットはプリロードされます。TIMx_CR2 レジスタの CCPC ビットがセットされた場合、CC1P アクティブビットは、遷移イベント (COM) が発生したときのみ、プリロードされたビットから新しい値を取り込みます。

ビット 0 **CC1E** : キャプチャ / 比較 1 出力イネーブル

CC1 チャンネルが出力として設定されている場合 :

0 : オフ - OC1 はアクティブではありません。OC1 のレベルは、MOE、OSSI、OSSR、OIS1、OIS1N および CC1NE ビットによって決まります。

1 : オン - OC1 信号は、MOE、OSSI、OSSR、OIS1、OS1N、および CC1NE ビットにより、対応する出力ピンに出力されます。

CC1 チャンネルが入力として設定されている場合 :

このビットによって、カウンタ値のキャプチャ / 比較レジスタ 1 (TIMx_CCR1) へのキャプチャが実際に行われるかどうかが決まります。

0 : キャプチャは無効です。

1 : キャプチャは有効です。

表 117. ブレーク機能を持つ相補 OCx および OCxN チャンネルの出力制御ビット (TIM16/17)

制御ビット					出力状態 ⁽¹⁾	
MOE ビット	OSSI ビット	OSSR ビット	CCxE ビット	CCxNE ビット	OCx 出力状態	OCxN 出力状態
1	X	X	0	0	出力無効（タイマによって駆動されない：ハイインピーダンス） OCx=0 OCxN=0、OCxN_EN=0	
		0	0	1	出力無効（タイマによって駆動されない：ハイインピーダンス） OCx=0	OCxREF + 極性 OCxN=OCxREF XOR CCxNP
		0	1	0	OCxREF + 極性 OCx=OCxREF XOR CCxP	出力無効（タイマによって駆動されない：ハイインピーダンス） OCxN=0
		X	1	1	OCREF + 極性 + デッドタイム	OCREF に対する相補（OCREF ではなく）+ 極性 + デッドタイム
		1	0	1	オフ状態（インアクティブ状態で出力有効） OCx=CCxP	OCxREF + 極性 OCxN=OCxREF XOR CCxNP
		1	1	0	OCxREF + 極性 OCx=OCxREF XOR CCxP、 OCx_EN=1	オフ状態（インアクティブ状態で出力有効） OCxN=CCxNP、OCxN_EN=1
0	0	X	X	X	出力無効です（タイマによって駆動されない）。出力状態は、GPIO コントローラで定義され、ハイ、ローまたはハイインピーダンスに設定できます。	
	1		0	0		
			0	1	オフ状態（インアクティブ状態で出力有効）	
			1	0	非同期：OCx=CCxP、OCxN=CCxNP	
			1	1	クロックが存在する場合：デッドタイム後、OCx=OISx および OCxN=OISxN。ただし、OISx と OISxN は、アクティブ状態における OCX と OCxN の両方に対応しないことを前提とします。	

1. チャンネルの両方の出力が使用されないとき (GPIO コントローラが制御を引き継いだ場合)、OISx、OISxN、CCxP、および CCxNP ビットはクリアされたままでなければなりません。

注 : 相補 OCx および OCxN チャンネルに接続されている外部入出力ピンの状態は、OCx および OCxN チャンネルの状態と、AFIO レジスタに依存します。

24.6.8 TIMx カウンタ (TIMx_CNT) (x = 16 to 17)

アドレスオフセット : 0x24

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UIF CPY	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31 **UIFCPY** : UIF コピー

このビットは TIMx_ISR レジスタの UIF ビットの読出し専用コピー。TIMx_CR1 の UIFREMAP ビットがリセットされると、ビット 31 は予約済みで、0 で読み出されます。

ビット 30:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **CNT[15:0]** : カウンタ値

24.6.9 TIMx プリスケアラ (TIMx_PSC) (x = 16 to 17)

アドレスオフセット : 0x28

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 **PSC[15:0]** : プリスケアラ値

カウンタクロック周波数 (CK_CNT) は $f_{CK_PSC} / (PSC[15:0] + 1)$ に等しいです。

PSC は、更新イベントごとにアクティブプリスケアラレジスタにロードされる値を含みます (更新イベントには、TIMx_EGR レジスタの UG ビットを通じて、またはリセットモードに設定されているトリガコントローラを通じて、カウンタがクリアされる場合も含まれます)。

24.6.10 TIMx自動再ロードレジスタ (TIMx_ARR) (x = 16 to 17)

アドレスオフセット : 0x2C

リセット値 : 0xFFFF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 **ARR[15:0]** : 自動再ロード値

ARR は、実際の自動再ロードレジスタにロードされる値です。

ARP の更新と動作の詳細については、[セクション 24.4.1: 699 ページのタイムベースユニット](#)を参照してください。

自動再ロード値が null のときには、カウンタはブロックされます。

24.6.11 TIMx 繰り返しカウンタレジスタ (TIMx_RCR) (x = 16 to 17)

アドレスオフセット : 0x30

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	REP[7:0]							
								rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:0 **REP[7:0]** : 繰り返しカウンタ値

これらのビットによって、プリロードレジスタが有効なときの比較レジスタの更新レート（プリロードレジスタからアクティブレジスタへの周期的な転送）と、割込みが有効な場合の更新割込み生成の頻度をセットアップできます。

REP_CNTに関連するダウンカウンタがゼロに達するたびに、更新イベントが生成され、REP 値からカウントをリスタートします。繰り返し更新イベント U_RC でのみ、REP_CNT に REP 値がロードされるので、TIMx_RCR レジスタへの書き込みは、次の繰り返し更新イベントまで有効になりません。

PWM モードでは、(REP+1) はエッジアラインモードで PWM 周期の数を意味します。

24.6.12 TIMx キャプチャ／比較レジスタ 1 (TIMx_CCR1) (x = 16 to 17)

アドレスオフセット : 0x34

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 **CCR1[15:0]** : キャプチャ／比較 1 値

CC1 チャンネルが出力として設定されている場合 :

CCR1 は、実際のキャプチャ／比較 1 レジスタにロードされる値（プリロード値）です。

TIMx_CCMR1 レジスタの OC1PE ビットでプリロード機能が選択されていない場合、この値は不変にロードされます。そうでない場合、プリロード値は、更新イベントが発生したときに、アクティブキャプチャ／比較 1 レジスタにコピーされます。

アクティブキャプチャ／比較レジスタは、カウンタ TIMx_CNT と比較されて、OC1 出力に送信される値を含みます。

CC1 チャンネルが入力として設定されている場合 :

CCR1 は、最後の入力キャプチャ 1 イベント (IC1) によって転送されたカウンタ値です。

24.6.13 TIMx ブレークおよびデッドタイムレジスタ (TIMx_BDTR) (x = 16 to 17)

アドレスオフセット : 0x44

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	BKBID	Res.	BKDSRM	Res.	Res.	Res.	Res.	Res.	Res.	BKF[3:0]			
			rw		rw							rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	AOE	BKP	BKE	OSSR	OSSI	LOCK[1:0]		DTG[7:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

注 : BKBID、BKDSRM、BKF[3:0]、AOE、BKP、BKE、OSSI、OSSR、および DTG[7:0] ビットは、LOCK 設定に応じて書き込みがロックされるので、TIMx_BDTR レジスタへの最初の書き込みアクセス時に、これらすべてを設定しなければならないことがあります。

ビット 31:29 予約済みであり、リセット値に保持する必要があります。

ビット 28 **BKBID** : ブレーク双方向

0 : ブレーク入力 BRK は入力モードです。

1 : ブレーク入力 BRK は双方向モードです。

双方向モード (BKBID ビットが 1 にセット) では、ブレーク入力が入力モードとオープンドレイン出力モード両方で設定されます。アクティブなブレークイベントで、ブレーク入力の低ロジックレベルをアサートし、外部デバイスに対する内部ブレークイベントを表します。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

注 : このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 27 予約済みであり、リセット値に保持する必要があります。

ビット 26 **BKDSRM** : ブレーク解除

0 : ブレーク入力 BRK が設定されます。

1 : ブレーク入力 BRK は解除されます。

このビットは、アクティブなブレークソースがない場合、ハードウェアによってクリアされます。

BKDSRM ビットは、双方向出力制御 (ハイインピーダンス状態でのオープンドレイン出力) を解放するためにソフトウェアでセットしてから、ハードウェアによってリセットされ、障害状態がなくなったことを示すまでポーリングする必要があります

注 : このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 25:20 予約済みであり、リセット値に保持する必要があります。

ビット 19:16 **BKF[3:0]** : ブレークフィルタ

このビットフィールドは、BRK 入力をサンプリングする周波数と、BRK に適用されるデジタルフィルタの長さを定義します。デジタルフィルタはイベントカウンタでできていて、出力に有効な変化をもたらすには N 個のイベント発生が必要です。

0000 : フィルタなし、BRK は非同期として動作します。

0001 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 2

0010 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 4

0011 : $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$ 、N = 8

0100 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$ 、N = 6

0101 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$ 、N = 8

0110 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$ 、N = 6

0111 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$ 、N = 8

1000 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$ 、N = 6

1001 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$ 、N = 8

1010 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$ 、N = 5

1011 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$ 、N = 6

1100 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$ 、N = 8

1101 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 5

1110 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 6

1111 : $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$ 、N = 8

このビットは、LOCK レベル 1 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。

ビット 15 **MOE** : メイン出力イネーブル

このビットは、ブレーク入力アクティブとなると、ハードウェアによって非同期にクリアされます。ソフトウェアによって、または、AOE ビットに応じて自動的にセットされます。出力として設定されたチャンネルに対してのみ有効です。

0 : OC および OCN 出力が無効か、OSSI ビットによって強制的にアイドル状態になります。

1 : OC および OCN 出力は、それぞれのイネーブルビット (TIMx_CCER レジスタの CCxE、CCxNE ビット) がセットされている場合は有効です。

詳細については、OC/OCN イネーブルの説明を参照してください ([セクション 24.6.7 : 768 ページの TIMx キャプチャ/比較有効レジスタ \(TIMx_CCER\) \(x = 16 to 17\)](#))。

ビット 14 **AOE** : 自動出力イネーブル

0 : MOE はソフトウェアによってのみセットできます。

1 : MOE は、ソフトウェアによって、または次の更新イベント時に自動的にセットできます (ブレーク入力アクティブでない場合)。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 13 **BKP** : ブレーク極性

0 : ブレーク入力 BRK はアクティブローです。

1 : ブレーク入力 BRK はアクティブハイです。

注 : 1.このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

2.このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 12 **BKE** : ブレークイネーブル

0 : ブレーク入力 (BRK および CCS クロック障害イベント) は無効です。

1 : ブレーク入力 (BRK および CCS クロック障害イベント) は有効です。

注 : 1.このビットは、LOCK レベル 1 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。

2.このビットへの書き込み操作では、書き込みが有効になるまでに 1 APB クロックサイクルの遅延が生じます。

ビット 11 **OSSR** : RUN モードのオフ状態の選択

このビットは、MOE=1 のとき、相補出力を持ち、出力として設定されているチャンネルで使用されます。OSSR は、相補出力がタイマに実装されていない場合には、実装されません。

詳細については、OC/OCN イネーブルの説明を参照してください ([セクション 24.6.7 : 768 ページの TIMx キャプチャ/比較有効レジスタ \(TIMx_CCER\) \(x = 16 to 17\)](#))。

0 : インアクティブのとき、OC/OCN 出力は無効です (タイマは出力の制御を解除し、ハイインピーダンス状態を強制する AFIO ロジックによって引き継がれます)。

1 : インアクティブのとき、CCxE=1 または CCxNE=1 になると、OC/OCN 出力は、インアクティブレベルで有効になります (出力は引き続きタイマで制御される)。

注 : このビットは、**LOCK レベル 2 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。**

ビット 10 **OSSI** : アイドルモードのオフ状態の選択

このビットは、MOE=0 のとき、出力として設定されているチャンネルで使用されます。

詳細については、OC/OCN イネーブルの説明を参照してください ([セクション 24.6.7 : 768 ページの TIMx キャプチャ/比較有効レジスタ \(TIMx_CCER\) \(x = 16 to 17\)](#))。

0 : インアクティブのとき、OC/OCN 出力は無効です (OC/OCN イネーブル出力信号 = 0)。

1 : インアクティブのとき、CCxE=1 または CCxNE=1 になると、OC/OCN 出力は、まず強制的にアイドルレベルになります (OC/OCN イネーブル出力信号 = 1)。

注 : このビットは、**LOCK レベル 2 がプログラムされているときには変更できません (TIMx_BDTR レジスタの LOCK ビット)。**

ビット 9:8 **LOCK[1:0]** : ロック設定

これらのビットは、ソフトウェアエラーに対する書き込み保護を提供します。

00 : LOCK オフ - どのビットも書き込み保護されません。

01 : LOCK レベル 1 = TIMx_BDTR レジスタの DTG ビット、TIMx_CR2 レジスタの OISx および OISxN ビット、および TIMx_BDTR レジスタの BKE/BKP/AOE ビットは、書き込みができなくなります。

10 : LOCK レベル 2 - LOCK レベル 1 に加えて、CC 極性ビット (関連するチャンネルが CCxS ビットを通じて出力に設定されている場合は、TIMx_CCER レジスタの CCxP/CCxNP ビット) と OSSR および OSSI ビットも書き込みできなくなります。

11 : LOCK レベル 3 - LOCK レベル 2 に加えて、CC 制御ビット (関連するチャンネルが CCxS ビットを通じて出力に設定されている場合は、TIMx_CCMR レジスタの OCxM および OCxPE ビット) が書き込みできなくなります。

注 : **LOCK ビットは、リセット後に一度だけ書き込みができます。いったん TIMx_BDTR レジスタに書き込みが行われると、その内容は次のリセットまで停止されます。**

ビット 7:0 **DTG[7:0]** : デッドタイムジェネレータのセットアップ

これらのビットでは、相補出力の間に挿入されるデッドタイムの長さを指定します。デッドタイムの時間 (DT) は、次の式で与えられます。

$DTG[7:5]=0xx \Rightarrow DT=DTG[7:0] \times t_{dtg}$, ここで $t_{dtg}=t_{DTS}$

$DTG[7:5]=10x \Rightarrow DT=(64+DTG[5:0]) \times t_{dtg}$, ここで $T_{dtg}=2 \times t_{DTS}$

$DTG[7:5]=110 \Rightarrow DT=(32+DTG[4:0]) \times t_{dtg}$, ここで $T_{dtg}=8 \times t_{DTS}$

$DTG[7:5]=111 \Rightarrow DT=(32+DTG[4:0]) \times t_{dtg}$, ここで $T_{dtg}=16 \times t_{DTS}$

例 : $T_{DTS}=125ns$ (8MHz) の場合、可能なデッドタイムの値は、以下のとおりです。

0 から 15875 ns (125 ns 単位)

16 μs から 31750 ns (250 ns 単位)

32 μs から 63 μs (1 μs 単位)

64 μs から 126 μs (2 μs 単位)

注 : このビットフィールドは、**LOCK レベル 1、2、または 3 がプログラムされているとき、変更できません (TIMx_BDTR レジスタの LOCK ビット)。**

24.6.14 TIMx DMA 制御レジスタ (TIMx_DCR) (x = 16 to 17)

アドレスオフセット : 0x48

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	DBL[4:0]					Res.	Res.	Res.	DBA[4:0]				
			rw	rw	rw	rw	rw				rw	rw	rw	rw	rw

ビット 15:13 予約済みであり、リセット値に保持する必要があります。

ビット 12:8 **DBL[4:0]** : DMA パースト長

この 5 ビットのフィールドは、DMA 転送長（タイマは、TIMx_DMAR アドレスに対して読出しまたは書込みアクセスが行われるときにパースト転送を認識します）、つまり転送回数を指定します。転送は、ハーフワードまたはバイトです（以下の例を参照）。

00000 : 1 回転送

00001 : 2 回転送、

00010 : 3 回転送、

...

10001 : 18 回転送。

ビット 7:5 予約済みであり、リセット値に保持する必要があります。

ビット 4:0 **DBA[4:0]** : DMA ベースアドレス

この 5 ビットのフィールドは、DMA 転送のベースアドレスを指定します（TIMx_DMAR アドレスを通じて読出し／書込みアクセスが行われるとき）。DBA は、TIMx_CR1 レジスタのアドレスから始まるオフセットとして定義されます。

例 :

00000 : TIMx_CR1

00001 : TIMx_CR2

00010 : TIMx_SMCR

...

例 : 次の転送を考えます : DBL = 7 転送 かつ DBA = TIMx_CR1。この場合、転送は、TIMx_CR1 アドレスから始めて、7 つのレジスタに対して行われます。

24.6.15 TIMx 完全転送用の DMA アドレス (TIMx_DMAR) (x = 16 to 17)

アドレスオフセット : 0x4C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15:0 **DMAB[15:0]** : DMA パーストアクセスレジスタ

DMAR レジスタへの読出しまたは書込み動作は、次のアドレスにあるレジスタへのアクセスとなります :

$$(\text{TIMx_CR1 アドレス}) + (\text{DBA} + \text{DMA インデックス}) \times 4$$

ここで、TIMx_CR1 アドレスは制御レジスタ 1 のアドレスであり、DBA は TIMx_DCR レジスタで設定された DMA ベースアドレスであり、DMA インデックスは DMA 転送によって自動的に制御され、範囲は 0 から DBL です（DBL は TIMx_DCR 内で設定）。

24.6.16 TIM16 オルタネート機能レジスタ 1 (TIM16_AF1)

アドレスオフセット : 0x60

リセット値 : 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	BKCM P2P	BKCM P1P	BKINP	BKDF1 BK1E	Res.	Res.	Res.	Res.	Res.	BKCM P2E	BKCM P1E	BKINE
				rw	rw	rw	rw						rw	rw	rw

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **BKCM P2P** : BRK COMP2 入力極性

このビットは、COMP2 入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : COMP2 入力はアクティブローです。

1 : COMP2 入力はアクティブハイです。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 10 **BKCM P1P** : BRK COMP1 入力極性

このビットは、COMP1 入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : COMP1 入力はアクティブローです。

1 : COMP1 入力はアクティブハイです。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 9 **BKINP** : BRK BKIN 入力極性

このビットは、BKIN オルタネート機能入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : BKIN 入力はアクティブローです。

1 : BKIN 入力はアクティブハイです。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 8 **BKDFBK1E** : BRK dfsdm1_break[1] 有効化

このビットは、タイマの BRK 入力に対して dfsdm1_break[1] を有効化します。dfsdm1_break[1] 出力は、ほかの BRK ソースとの「論理和」がとられます。

0 : dfsdm1_break[1] 入力は無効です。

1 : dfsdm1_break[1] 入力は有効です。

注 : このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 7:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **BKCMP2E** : BRK COMP2 有効化

このビットは、タイマの BRK 入力に対して COMP2 を有効化します。COMP2 出力は、ほかの BRK ソースとの「論理和」がとられます。

0 : COMP2 入力は無効です。

1 : COMP2 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 1 **BKCMP1E** : BRK COMP1 有効化

このビットは、タイマの BRK 入力に対して COMP1 を有効化します。COMP1 出力は、ほかの BRK ソースとの「論理和」がとられます。

0 : COMP1 入力は無効です。

1 : COMP1 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 0 **BKINE** : BRK BKIN 入力有効化

このビットは、タイマの BRK 入力に対して BKIN オルタネート機能入力を有効化します。BKIN 入力は、ほかの BRK ソースとの「論理和」がとられます。

0 : BKIN 入力は無効です。

1 : BKIN 入力は有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

24.6.17 TIM16 オルタネート機能レジスタ 1 (TIM16_AF1)

アドレスオフセット : 0x60

リセット値 : 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	BKCM P2P	BKCM P1P	BKINP	Res.	Res.	Res.	Res.	Res.	Res.	BKCM P2E	BKCM P1E	BKINE
				rw	rw	rw							rw	rw	rw

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **BKCMP2P** : BRK COMP2 入力極性

このビットは、COMP2 入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : COMP2 入力はアクティブラーです。

1 : COMP2 入力はアクティブハイです。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 10 **BKCMP1P** : BRK COMP1 入力極性

このビットは、COMP1 入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : COMP1 入力はアクティブラーです。

1 : COMP1 入力はアクティブハイです。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 9 **BKINP** : BRK BKIN 入力極性

このビットは、BKIN オルタネート機能入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : BKIN 入力はアクティブラーです。

1 : BKIN 入力はアクティブハイです。

注 : このビットは、**LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。**

ビット 8:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **BKCMP2E** : BRK COMP2 有効化

このビットは、タイマの BRK 入力に対して COMP2 を有効化します。COMP2 出力は、ほかの BRK ソースとの「論理和」がとられます。

0 : COMP2 入力は無効です。

1 : COMP2 入力は有効です。

注 : このビットは、**LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。**

ビット 1 **BKCMP1E** : BRK COMP1 有効化

このビットは、タイマの BRK 入力に対して COMP1 を有効化します。COMP1 出力は、ほかの BRK ソースとの「論理和」がとられます。

0 : COMP1 入力は無効です。

1 : COMP1 入力は有効です。

注 : このビットは、**LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。**

ビット 0 **BKINE** : BRK BKIN 入力有効化

このビットは、タイマの BRK 入力に対して BKIN オルタネート機能入力を有効化します。BKIN 入力は、ほかの BRK ソースとの「論理和」がとられます。

0 : BKIN 入力は無効です。

1 : BKIN 入力は有効です。

注 : このビットは、**LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。**

24.6.18 TIM16 入力選択レジスタ (TIM16_TISEL)

アドレスオフセット : 0x68

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TI1SEL[3:0]			
												rw	rw	rw	rw

ビット 31:4 予約済みであり、リセット値に保持する必要があります。

ビット 3:0 **TI1SEL[3:0]** : TI1[0]~TI1[15] の入力を選択します。

0000 : TIM16_CH1 入力

0001 : LSI

0010 : LSE

0011 : RTC ウェイクアップ

その他 : 予約済み

24.6.19 TIM17 オルタネート機能レジスタ 1 (TIM17_AF1)

アドレスオフセット : 0x60

リセット値 : 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	BKCM P2P	BKCM P1P	BKINP	Res.	Res.	Res.	Res.	Res.	Res.	BKCM P2E	BKCM P1E	BKINE
				rW	rW	rW							rW	rW	rW

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **BKCM P2P** : BRK COMP2 入力極性

このビットは、COMP2 入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : COMP2 入力はアクティブローです。

1 : COMP2 入力はアクティブハイです。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 10 **BKCM P1P** : BRK COMP1 入力極性

このビットは、COMP1 入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : COMP1 入力はアクティブローです。

1 : COMP1 入力はアクティブハイです。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 9 **BKINP** : BRK BKIN 入力極性

このビットは、BKIN オルタネート機能入力の感度を選択します。BKP 極性ビットとともにプログラムする必要があります。

0 : BKIN 入力はアクティブローです。

1 : BKIN 入力はアクティブハイです。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 8:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **BKCOMP2E** : BRK COMP2 有効化

このビットは、タイマの BRK 入力に対して COMP2 を有効化します。COMP2 出力は、ほかの BRK ソースとの「論理和」がとられます。

0 : COMP2 入力は無効です。

1 : COMP2 入力是有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 1 **BKCOMP1E** : BRK COMP1 有効化

このビットは、タイマの BRK 入力に対して COMP1 を有効化します。COMP1 出力は、ほかの BRK ソースとの「論理和」がとられます。

0 : COMP1 入力は無効です。

1 : COMP1 入力是有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

ビット 0 **BKINE** : BRK BKIN 入力有効化

このビットは、タイマの BRK 入力に対して BKIN オルタネート機能入力を有効化します。BKIN 入力は、ほかの BRK ソースとの「論理和」がとられます。

0 : BKIN 入力は無効です。

1 : BKIN 入力是有効です。

注： このビットは、LOCK レベル 1 がプログラムされている場合 (TIMx_BDTR レジスタの LOCK ビット)、変更できません。

24.6.20 TIM17 入力選択レジスタ (TIM17_TISEL)

アドレスオフセット : 0x68

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	T1SEL[3:0]			
												rw	rw	rw	rw

ビット 31:4 予約済みであり、リセット値に保持する必要があります。

ビット 3:0 **T1SEL[3:0]** : T1[0]~T1[15] の入力を選択します。

0000 : TIM17_CH1 入力

0001 : 予約済み

0010 : HSE/32

0011 : MCO

その他 : 予約済み

24.6.21 TIM16/TIM17 レジスタマップ

TIM16/TIM17 レジスタは、次の表のように、16 ビットアドレス可能レジスタとして配置されます。

表 118. TIM16/TIM17レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
0x00	TIMx_CR1	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	UIFREMAP	Res	CKD[1:0]	ARPE	Res	Res	Res	OCDS	CCUS	UDIS	CEN					
	リセット値																				0	0	0										0	0	0	0	0
0x04	TIMx_CR2	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	OIS1N	OIS1	Res	Res	Res	Res	Res	Res	Res	Res	Res				
	リセット値																					0	0						0	0							
0x0C	TIMx_DIER	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	COMDE	Res	Res	Res	Res	CC1DE	UDE	BIE	Res	COMIE	Res	Res	Res	Res	Res			
	リセット値																			0				0	0	0		0				0	0				
0x10	TIMx_SR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	CC1OF	Res	BIF	Res	COMIF	Res	Res	Res	Res	Res	Res			
	リセット値																							0		0		0					0	0			
0x14	TIMx_EGR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	BG	Res	COMG	Res	Res	Res	Res	Res	Res			
	リセット値																									0		0					0	0			
0x18	TIMx_CCMR1 出力比較モード	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	OC1M[3]	Res	Res	Res	Res	Res	Res	Res	Res	OC1M[2:0]	OC1PE	OC1FE	CC1S[1:0]								
	リセット値																0													0	0	0	0	0	0	0	0
	TIMx_CCMR1 入力キャプチャ モード	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	IC1F[3:0]					IC1PSC[1:0]	CC1S[1:0]						
	リセット値																															0	0	0	0	0	0
0x20	TIMx_CCER	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res			
	リセット値																													0	0	0	0	0			
0x24	TIMx_CNT	UIFCPYまたはRes.	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res		
	リセット値	0																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			
0x28	TIMx_PSC	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res		
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			
0x2C	TIMx_ARR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res		
	リセット値																	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1			

表 118. TIM16/TIM17レジスタマップとリセット値 (続き)

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
0x30	TIMx_RCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	REP[7:0]													
	リセット値																										0	0	0	0	0	0	0	0					
0x34	TIMx_CCR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CCR1[15:0]																					
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0						
0x44	TIMx_BDTR	Res.	Res.	Res.	BKID		BKDSRM	Res.	Res.	Res.	Res.	Res.	Res.	BKF[3:0]			MOE	AOE	BKP	BKE	OSSR	OSSI	LOCK [1:0]		DT[7:0]														
	リセット値			0		0								0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0						
0x48	TIMx_DCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBL[4:0]				LOCK [1:0]		DT[7:0]													
	リセット値																				0	0	0	0	0	0	0	0	0	0	0	0	0						
0x4C	TIMx_DMAR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMAB[15:0]																					
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0						
0x60	TIM16_AF1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BKCOMP2P	BKCOMP1P	BKINP	Res.	Res.	Res.	Res.	Res.	Res.	BKCOMP2E	BKCOMP1E	BKINE						
	リセット値																					0	0	0		Res.	Res.	Res.	Res.		0	0	1						
0x60	TIM17_AF1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BKCOMP2P	BKCOMP1P	BKINP	Res.	Res.	Res.	Res.	Res.	Res.	BKCOMP2E	BKCOMP1E	BKINE						
	リセット値																					0	0	0		Res.	Res.	Res.	Res.		0	0	1						
0x68	TIM16_TISEL	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	T1ISEL[3:0]									
	リセット値																													0	0	0	0						
0x68	TIM17_TISEL	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	T1ISEL[3:0]									
	リセット値																													0	0	0	0						

レジスタ境界アドレスについては [54ページのセクション 2.2.2](#) を参照してください。

25 低電力タイマ（LPTIM）

25.1 概要

LPTIM は、消費電力削減の究極的な進展を利用した 16 ビットタイマです。クロックソースの多様性により、LPTIM は STANDBY および Shutdown モードを除くすべての電力モードで実行し続けることができます。内部クロックソースがなくても実行できるため、LPTIM は、一部のアプリケーションで役立つ「パルスカウンタ」として使用することができます。また、LPTIM はシステムを低電力モードからウェイクアップできるため、消費電力が極端に低い「タイムアウト機能」の実現に適しています。

LPTIM の柔軟性の高いクロック方式は、必要な機能性とパフォーマンスを提供しながら、消費電力を最小化します。

25.2 LPTIM の主な機能

- 16 ビットアップカウンタ
- 8 つの分周比（1、2、4、8、16、32、64、128）を持つ 3 ビットプリスケアラ
- 選択可能なクロック
 - 内部クロックソース：LSE、LSI、HSI16、または APB クロック
 - LPTIM 入力経由の外部クロックソース（LP オシレータが実行していないときに動作、パルスカウンタアプリケーションによって使用）
- 16 ビット ARR 自動再ロードレジスタ
- 16 ビット比較レジスタ
- 連続／ワンショットモード
- 選択可能なソフトウェア／ハードウェア入力トリガ
- プログラム可能なデジタルグリッチフィルタ
- 設定可能な出力：パルス、PWM
- 設定可能な I/O 極性
- エンコーダモード

25.3 LPTIM の実装

表 119 には、STM32G0x1 デバイスへの LPTIM の実装について記載されています。LPTIM1 にはその機能のすべてが実装されています。LPTIM2 でサポートされている機能は LPTIM1 よりも少ないですが、他の点では全く同等です。

表 119. STM32G0x1 LPTIM 機能

LPTIM モード／機能 ⁽¹⁾	LPTIM1	LPTIM2
エンコーダモード	X	-

1. X：サポートされています。

表 121. LPTIM 内部信号（続き）

名前	信号タイプ	説明
lptim_in1_mux2	デジタル入力	マルチプレクサ入力 2 に接続される内部 LPTIM 入力 1
lptim_in1_mux3	デジタル入力	マルチプレクサ入力 3 に接続される内部 LPTIM 入力 1
lptim_in2_mux1	デジタル入力	マルチプレクサ入力 1 に接続される内部 LPTIM 入力 2 ⁽¹⁾
lptim_in2_mux2	デジタル入力	マルチプレクサ入力 2 に接続される内部 LPTIM 入力 2 ⁽¹⁾
lptim_in2_mux3	デジタル入力	マルチプレクサ入力 3 に接続される内部 LPTIM 入力 2 ⁽¹⁾
lptim_ext_trigx	デジタル入力	LPTIM 外部トリガ入力 x
lptim_out	デジタル出力	LPTIM カウンタ出力
lptim_it	デジタル出力	LPTIM グローバル割込み
lptim_wakeup	デジタル出力	LPTIM ウェイクアップイベント

1. LPTIM1 にのみ適用されます。

25.4.3 LPTIM 入力およびトリガマッピング

LPTIM 外部トリガおよび入力接続について、以下に詳しく説明します。

表 122. LPTIM1 外部トリガ接続

TRIGSEL	外部トリガ
lptim_ext_trig0	LPTIM1_ETR のオルタネート機能としての GPIO ピン
lptim_ext_trig1	RTC アラーム A
lptim_ext_trig2	RTC アラーム B
lptim_ext_trig3	TAMP1 入力検出
lptim_ext_trig4	TAMP2 入力検出
lptim_ext_trig5	予約済み
lptim_ext_trig6	COMP1_OUT
lptim_ext_trig7	COMP2_OUT

表 123. LPTIM2 外部トリガ接続

TRIGSEL	外部トリガ
lptim_ext_trig0	LPTIM2_ETR のオルタネート機能としての GPIO ピン
lptim_ext_trig1	RTC アラーム A
lptim_ext_trig2	RTC アラーム B
lptim_ext_trig3	TAMP1 入力検出
lptim_ext_trig4	TAMP2 入力検出
lptim_ext_trig5	予約済み
lptim_ext_trig6	COMP1_OUT
lptim_ext_trig7	COMP2_OUT

表 124. LPTIM1 入力 1 接続

lptim_in1_mux	LPTIM1 入力 1 接続先
lptim_in1_mux0	LPTIM1_IN1 のオルタネート機能としての GPIO ピン
lptim_in1_mux1	COMP1_OUT
lptim_in1_mux2	未接続
lptim_in1_mux3	未接続

表 125. LPTIM1 入力 2 接続

lptim_in2_mux	LPTIM1 入力 2 接続先
lptim_in2_mux0	LPTIM1_IN2 のオルタネート機能としての GPIO ピン
lptim_in2_mux1	COMP2_OUT
lptim_in2_mux2	未接続
lptim_in2_mux3	未接続

表 126. LPTIM2 入力 1 接続

lptim_in1_mux	LPTIM2 入力 1 接続先
lptim_in1_mux0	LPTIM2_IN1 のオルタネート機能としての GPIO ピン
lptim_in1_mux1	COMP1_OUT
lptim_in1_mux2	COMP2_OUT
lptim_in1_mux3	COMP1_OUT または COMP2_OUT

25.4.4 LPTIM のリセットとクロック

LPTIM のクロックには、いくつかのクロックソースを使用できます。リセットおよびクロックコントローラ（RCC）によって APB、LSI、LSE、または HSI 16 ソースから選択できる内部クロック信号を使用できます。また、LPTIM のクロックには、外部 Input1 に入力された外部クロック信号を使用することもできます。外部クロックソースでクロック供給されるときには、LPTIM は、次の 2 つの構成のいずれかで動作します。

- 最初の構成では、LPTIM のクロックは外部信号によって供給されますが、同時に、APB またはその他の埋め込みオシレータ（LSE、LSI、HSI16 など）から内部クロック信号も LPTIM に供給されます。
- 2 番目の構成では、LPTIM のクロックは外部 Input1 を通じて外部クロックソースによってのみ供給されます。この構成は、低電力モードになった後、すべての埋め込みオシレータがオフになるときに、タイムアウト機能またはパルスカウンタ機能を実現するために使用されます。

CKSEL ビットおよび COUNTMODE ビットに書き込むことによって、LPTIM が外部クロックソースと内部クロックソースのいずれを使用するかを決めることができます。

外部クロックソースを使用するように設定されたときには、CKPOL ビットを使用して外部クロック信号のアクティブエッジを選択します。両方のエッジがアクティブとして設定された場合は、内部クロック信号も供給されます（最初の構成）。この場合、内部クロック信号の周波数は、外部クロック信号の周波数の 4 倍以上である必要があります。

25.4.5 グリッチフィルタ

LPTIM の外部入力（GPIO にマップされたもの）または内部入力（内蔵コンパレータのように、チップレベルで他の内蔵ペリフェラルにマップされたもの）はデジタルフィルタによって保護され、グリッチとノイズの心配が LPTIM 内部に伝播されるのを防ぎます。これは、誤ったカウントまたはトリガを避けるためです。


デジタルフィルタをアクティブにする前に、内部クロックソースを LPTIM に供給する必要があります。これは、フィルタの正しい動作を保証するために必要です。

デジタルフィルタは、2 つのグループに分けられます。

- 最初のグループのデジタルフィルタは、LPTIM の外部入力を保護します。デジタルフィルタの感度は CKFLT ビットによって制御されます。
- 2 番目のグループのデジタルフィルタは、LPTIM の内部トリガ入力を保護します。デジタルフィルタの感度は TRGFLT ビットによって制御されます。

注： デジタルフィルタの感度は、グループごとに制御されます。同じグループ内の各デジタルフィルタの感度を個別に設定することはできません。

フィルタの感度は、信号のレベル変化を有効な遷移とみなすために、LPTIM 入力の1 つで検出される連続した等しいサンプルの数に基づいて作用します。図 272 に、2 つの連続サンプルがプログラムされた場合のグリッチフィルタの動作例を示します。



注： 内部クロック信号が供給されない場合は、CKFLT および TRGFLT ビットを 0 にセットすることによって、デジタルフィルタを無効にする必要があります。その場合、外部アナログフィルタを使用して、LPTIM の外部入力をグリッチから保護できます。

25.4.6 プリスケアラ

LPTIM 16 ビットカウンタの前には、設定可能な 2 のべき乗プリスケアラがあります。プリスケアラの分周比は PRESC[2:0] 3 ビットフィールドによって制御されます。下の表に、可能な分周比を示します。

表 127. プリスケアラの分周比

プログラミング	分周比
000	/1
001	/2
010	/4
011	/8

表 127. プリスケアラの分周比 (続き)

プログラミング	分周比
100	/16
101	/32
110	/64
111	/128

25.4.7 トリガマルチプレクサ

LPTIM カウンタは、ソフトウェアによって、または 8 つのトリガ入力の 1 つのアクティブエッジの検出後に開始できます。

LPTIM のトリガソースを決めるには、TRIGEN[1:0] が使用されます。

- TRIGEN[1:0] が 00 の場合、LPTIM カウンタは、CNTSTRT または SNGSTRT ビットがソフトウェアによってセットされるとすぐに開始します。TRIGEN[1:0] の残りの 3 つの可能な値は、トリガ入力によって使用されるアクティブエッジを設定するために使用されます。LPTIM カウンタは、アクティブエッジが検出されるとすぐに開始します。
- TRIGEN[1:0] が 00 以外のときには、カウンタの開始に使用される 8 つのトリガ入力の 1 つを選択するために、TRIGSEL[2:0] が使用されます。

外部トリガは、LPTIM の場合、非同期信号とみなされます。したがって、同期のために、トリガ検出後、タイマが実行を開始するまでに 2 カウンタクロック周期の遅延が必要です。

タイマがすでに開始しているときに新しいトリガイイベントが発生した場合、無視されます (タイムアウト機能が有効な場合を除きます)。

注 : SNGSTRT/CNTSTRT ビットをセットする前に、タイマが有効になっている必要があります。タイマが無効なときにこれらのビットに書き込むと、ハードウェアによって破棄されます。

25.4.8 動作モード

LPTIM には 2 つの動作モードがあります。

- 連続モード: タイマはフリーランニングし、トリガイイベントによって開始し、タイマが無効にされるまで停止しません。
- ワンショットモード: タイマはトリガイイベントによって開始し、ARR 値に達すると停止します。


ワンショットモード

ワンショットカウントを有効にするには、SNGSTRT ビットをセットする必要があります。

新しいトリガイイベントが発生すると、タイマは再開始します。カウンタの開始後、カウンタが ARR に達する前に発生したトリガイイベントは破棄されます。

外部トリガが選択された場合、SNGSTRT ビットがセットされ、かつカウンタレジスタが停止された (ゼロ値を含む) 後に各外部トリガイイベントが着信すると、カウンタは新たなワンショットカウントサイクルを開始します (図 273 を参照)。


図 273. LPTIM 出力波形、シングルカウントモードの設定



- セットワンスモードをアクティブにします。

LPTIM_CFGR レジスタの WAVE ビットフィールドがセットされると、セットワンスモードがアクティブになることに注意してください。この場合、最初のトリガに続いて一度だけ開始され、その後発生したトリガイイベントはすべて破棄されます (図 274 を参照)。

図 274. LPTIM 出力波形、シングルカウントモードの設定
およびセットワンスモードのアクティブ化 (WAVE ビットをセット)



ソフトウェアによる開始の場合 (TRIGEN[1:0] = 00)、SNGSTRT をセットすると、カウンタはワンショットカウントを開始します。


連続モード

連続カウントを有効にするには、CNTSTRT ビットをセットする必要があります。

外部トリガが選択された場合、CNTSTRT がセットされた後に外部トリガイイベントが着信すると、カウンタは連続カウントを開始します。その後発生した外部トリガイイベントはすべて、図 275 に示すように破棄されます。

ソフトウェアによる開始の場合 (TRIGEN[1:0] = 00)、CNTSTRT をセットすると、カウンタは連続カウントを開始します。

図 275. LPTIM 出力波形、連続カウントモードの設定



SNGSTRT および CNTSTRT ビットは、タイマが有効なときのみ（イネーブルビットが1にセットされている）、セットできます。動作中にワンショットモードから連続モードに変更することが可能です。

以前に連続モードが選択されていた場合、SNGSTRT をセットすると、LPTIM はワンショットモードに切り替わります。カウンタ（アクティブな場合）は、ARR に達するとすぐに停止します。

以前にワンショットモードが選択されていた場合、CNTSTRT をセットすると、LPTIM は連続モードに切り替わります。カウンタ（アクティブな場合）は、ARR に達するとすぐに再開始します。

25.4.9 タイムアウト機能

選択されたトリガ入力のアクティブエッジの検出を使用して、LPTIM カウンタをリセットできます。この機能は、TIMOUT ビットで制御されます。

最初のトリガイイベントでタイマが開始し、その後のトリガイイベントでカウンタがリセットされ、タイマが再開始します。

低電力タイムアウト機能を実現できます。タイムアウト値は、比較値に対応します。予期された時間内にトリガが発生しなかった場合、比較一致イベントによって MCU がウェイクアップします。

25.4.10 波形生成

2 つの 16 ビットレジスタ LPTIM_ARR（自動再ロードレジスタ）と LPTIM_CMP（比較レジスタ）は、LPTIM 出力のいくつかの異なった波形を生成するために使用されます。

タイマは次の波形を生成できます。

- PWM モード：LPTIM 出力は、LPTIM_CNT のカウンタ値が LPTIM_CMP の比較値を超えるとすぐにセットされます。LPTIM 出力は、LPTIM_ARR レジスタと LPTIM_CNT レジスタの間で一致が発生するとすぐにリセットされます。
- ワンパルスモード：出力波形は、最初のパルスについては PWM モードの波形と同様であり、その後、出力は永続的にリセットされます。
- セットワンスモード：出力波形はワンパルスモードと同様ですが、出力は最後の信号レベルに保たれます（設定された出力極性に応じて）。

上記のモードでは、LPTIM_ARR レジスタの値は LPTIM_CMP レジスタの値より大きい必要があります。


LPTIM 出力波形は、WAVE ビットによって次のように設定できます。

- WAVE ビットを 0 にリセットすると、LPTIM は CNTSTRT または SNGSTRT のセットされているビットに応じて、PWM 波形またはワンパルス波形のいずれかを生成します。
- WAVE ビットを 1 にセットすると、LPTIM はセットワンスモード波形を生成します。

WAVPOL ビットは、LPTIM 出力の極性を制御します。変更はただちに有効になるので、極性が再設定されると、タイマが有効になる前でも、出力はただちに変更されます。

LPTIM クロック周波数を 2 分周した周波数までの信号を生成できます。図 276 に、LPTIM 出力で生成できる 3 つの波形を示します。また、WAVPOL ビットを使用して極性を変更したときの効果も示します。

図 276. 波形生成



25.4.11 レジスタの更新

LPTIM_ARR レジスタと LPTIM_CMP レジスタは、APB バス書き込み操作の直後に、またはタイマがすでに開始していた場合は現在の周期の終了時に更新されます。

PRELOAD ビットは、LPTIM_ARR および LPTIM_CMP レジスタの更新方法を制御します。

- PRELOAD ビットが“0”にリセットされたときには、LPTIM_ARR および LPTIM_CMP レジスタは書き込みアクセスの直後に更新されます。
- PRELOAD ビットが“1”にセットされたときには、LPTIM_ARR および LPTIM_CMP レジスタは、タイマがすでに開始していた場合、現在の周期の終了時に更新されます。

LPTIM APB インタフェースと LPTIM カーネルロジックは異なるクロックを使用するので、APB 書き込みから、これらの値がカウンタコンパレータで使用可能になるまで、遅延があります。この遅延中は、これらのレジスタへの追加の書き込みを避ける必要があります。

LPTIM_ISR レジスタの ARROK フラグと CMPOK フラグは、それぞれ、LPTIM_ARR レジスタと LPTIM_CMP レジスタへの書き込み操作が完了したことを示します。

LPTIM_ARR レジスタまたは LPTIM_CMP レジスタへの書き込みの後、同じレジスタへの新しい書き込み操作は、前の書き込み操作が完了してからでなければ実行できません。ARROK フラグまたは CMPOK フラグがセットされる前に連続した書き込みが行われると、予測不能な結果になります。

25.4.12 カウンタモード

LPTIM カウンタを使用して、LPTIM Input1 の外部イベントをカウントするか、内部クロックサイクルをカウントすることができます。CKSEL ビットおよび COUNTMODE ビットは、カウンタの更新にどのソースを使用するかを決定します。

LPTIM が Input1 の外部イベントをカウントするように設定された場合、カウンタは、CKPOL[1:0] ビットに書き込まれた値に応じて、立ち上がりエッジ、立ち下がりエッジ、または両方のエッジで更新できます。

CKSEL および COUNTMODE の値に応じて、以下に示すカウントモードを選択できます。

- CKSEL = 0 : LPTIM のクロックは、内部クロックソースによって供給されます。
 - COUNTMODE = 0
LPTIM は、内部クロックソースによってクロック供給されるように設定され、LPTIM カウンタは、各内部クロックパルス後に更新されるように設定されます。
 - COUNTMODE = 1
LPTIM 外部 Input1 は、LPTIM に供給される内部クロックでサンプリングされます。
結果として、イベントをミスしないためには、外部 Input1 信号の変化の周波数が、LPTIM に供給される内部クロックの周波数を超えない必要があります。また、LPTIM に供給される内部クロックは、プリスケールされてはなりません (PRESC[2:0] = 000)。
- CKSEL = 1 : LPTIM のクロックは、外部クロックソースによって供給されます。
COUNTMODE の値は無視されます。
この構成では、LPTIM は内部クロックソースを必要としません (グリッチフィルタ有効である場合を除く)。LPTIM 外部 Input1 に入力された信号が LPTIM のシステムクロックとして使用されます。この構成は、埋め込みオシレータを有効にしない動作モードに適しています。
この構成の場合、LPTIM カウンタは、Input1 クロック信号の立ち上がりエッジまたは立ち下がりエッジで更新できますが、立ち上がりと立ち下がりの両方のエッジで更新することはできません。
LPTIM 外部 Input1 に入力された信号は LPTIM カーネルロジックのクロック動作にも使用されるので、カウンタがインクリメントされる前 (LPTIM が有効にされた後)、初期遅延があります。より正確には、LPTIM 外部 Input1 の (LPTIM が有効になった後の) 最初の 5 つのアクティブエッジは失われます。

25.4.13 タイマ有効

LPTIM_CR レジスタのイネーブルビットは、LPTIM カーネルロジックを有効化/無効化するために使用されます。イネーブルビットをセットした後、LPTIM が実際に有効になるまで、2 カウンタクロックの遅延が必要です。

LPTIM_CFGR および LPTIM_IER レジスタの変更は、LPTIM が無効なときにのみ行う必要があります。

25.4.14 タイマカウンタのリセット

LPTIM_CNT レジスタの内容をゼロにリセットするために、以下の 2 つのリセットメカニズムが実装されています。

- 同期リセットメカニズム：同期リセットは、LPTIM_CR レジスタの COUNTRST ビットによって制御されます。COUNTRST ビットフィールドを“1”にセットした後、リセット信号が LPTIM カーネルクロックドメイン内に伝播されます。したがって、リセットが考慮される前に、LPTIM カーネルロジックの若干のクロックパルスが経過することに注意することが重要です。このため、リセットがトリガされてから有効になるまでの間に、LPTIM カウンタは少しの追加パルスをカウントすることになります。COUNTRST ビットは APB クロックドメインに位置し、LPTIM カウンタは LPTIM カーネルクロックドメインに位置しているので、COUNTRST ビットに“1”を書き込んだ時に APB クロックによって発行されるリセット信号に同期するのに、カーネルクロックの 3 クロックサイクルの遅延が必要となります。
- 非同期リセットメカニズム：非同期リセットは、LPTIM_CR レジスタにある RSTARE ビットによって制御されます。このビットが“1”にセットされると、LPTIM_CNT レジスタに対するあらゆる読出しアクセスによって、その内容がゼロにリセットされます。非同期リセットは、LPTIM コアクロックが提供されない時間枠内にトリガされなくてはなりません。たとえば、LPTIM 入力 1 が外部クロックソースとして使用されているとき、非同期リセットは、LPTIM 入力 1 に反転が起きないという十分な備えがあるときにのみ適用しなくてはなりません。
LPTIM_CNT レジスタの内容を信頼できるように読み出すためには、2 回の連続した読出しアクセスを実行して比較する必要があることに注意してください。2 回の読出しアクセスで得られた値が同じであるとき、各読出しアクセスは信頼できると考えられます。しかし残念ながら、非同期リセットが有効になっているとき、LPTIM_CNT レジスタを 2 度読み出すことはできません。

警告： LPTIM 内部には、2 つのリセットメカニズムを同時に使用することを防ぐメカニズムはありません。したがって、開発者はこれらの 2 つのメカニズムを排他的に使用することを確実にする必要があります。

25.4.15 エンコーダモード

このモードでは、ロータリー素子の角度位置の検出に使用される直交エンコーダからの信号を処理できます。エンコーダインタフェースモードは、方向選択を含む外部クロックとして動作します。これは、カウンタが 0 と LPTIM_ARR レジスタでプログラムされた自動再ロード値の間で（方向に応じて、0 から ARR まで、または ARR から 0 まで）連続的にカウントすることを意味します。したがって、開始前に LPTIM_ARR を設定する必要があります。Input1 と Input2 の 2 つの外部入力信号から、LPTIM カウンタのクロックのためのクロック信号が生成されます。この 2 つの信号の間の位相によって、カウント方向が決まります。

エンコーダモードは、LPTIM が内部クロックソースからクロック供給されるときにのみ使用できます。Input1 と Input2 の両方の信号周波数は、LPTIM 内部クロック周波数を 4 分周したものを超えてはなりません。これは、LPTIM の正しい動作を保証するために必要です。

方向の変更は、LPTIM_ISR レジスタの Down と Up の 2 つのフラグによって通知されます。また、割込みは、DOWNIE ビットを通じて有効化された場合、両方の方向変更イベントで生成できます。

エンコーダモードを有効にするには、ENC ビットを 1 にセットする必要があります。LPTIM を、まず、連続モードに設定する必要があります。

エンコーダモードがアクティブなとき、LPTIM カウンタはインクリメンタルエンコーダの速度と方向に従って自動的に変更されます。したがって、その内容は常にエンコーダの位置を表します。カウント方向は、Up および Down フラグによって通知され、エンコーダのロータの回転方向に対応します。

CKPOL[1:0] ビットを使用して設定されたエッジ検出に応じて、さまざまなカウントシナリオが可能です。次の表に、可能な組み合わせを示します (Input1 と Input2 は同時に切り替わらないと想定しています)。


表 128. エンコーダのカウントシナリオ

アクティブエッジ	他方の信号のレベル (Input2 に対する Input1、Input1 に対する Input2)	Input1 信号		Input2 信号	
		立ち上がり	立ち下がり	立ち上がり	立ち下がり
立ち上がりエッジ	高	ダウン	カウントなし	アップ	カウントなし
	低	アップ	カウントなし	ダウン	カウントなし
立ち下がりエッジ	高	カウントなし	アップ	カウントなし	ダウン
	低	カウントなし	ダウン	カウントなし	アップ
両エッジ	高	ダウン	アップ	アップ	ダウン
	低	アップ	ダウン	ダウン	アップ

次の図に、両方のエッジ検出が設定された場合のエンコーダモードのカウントシーケンスを示します。

注意： このモードでは、LPTIM のクロックは内部クロックソースによって供給される必要があるため、CKSEL ビットをリセット値 (0) に維持する必要があります。また、プリスケアラの分周比はリセット値である 1 に等しくなければなりません (PRESC[2:0] ビットが 000 である必要があります)。

図 277. エンコーダモードのカウントシーケンス



25.4.16 デバッグモード

マイクロコントローラがデバッグモードになると (コアは停止状態)、LPTIM カウンタは、DBG モジュールの DBG_LPTIM_STOP 設定ビットに応じて、通常どおりに動作を続けるか、または停止します。

25.5 LPTIM 低電力モード

表 129. 低電力モードが LPTIM に与える影響

モード	説明
SLEEP	影響はありません。LPTIM 割込みによって、デバイスは SLEEP モードを終了します。
低電力 RUN	影響はありません。
低電力 SLEEP	影響はありません。LPTIM 割込みによって、デバイスは低電力 SLEEP モードから復帰します。
STOP 0 / STOP 1	LPTIM のクロックが LSE または LSI によって供給される場合、影響はありません。LPTIM 割込みによって、デバイスは STOP 0 および STOP 1 から復帰します。
STANDBY	LPTIM ペリフェラルはパワーダウンされ、STANDBY または SHUTDOWN モード終了後に再初期化する必要があります。
SHUTDOWN	

25.6 LPTIM 割込み

LPTIM_IER レジスタで有効化されていた場合、次のイベントが発生すると、割込み／ウェイクアップイベントが生成されます。

- 比較一致
- 自動再ロード一致（エンコーダモードの場合は方向にかかわらず）
- 外部トリガイベント
- 自動再ロードレジスタへの書き込み完了
- 比較レジスタへの書き込み完了
- 方向変更（エンコーダモード）、プログラム可能（アップ／ダウン／両方）

注： LPTIM_ISR レジスタ（ステータスレジスタ）の対応するフラグがセットされた後で LPTIM_IER レジスタ（割込み有効レジスタ）のビットがセットされた場合、割込みはアサートされません。

表 130. 割込みイベント

割込みイベント	説明
比較一致	カウンタレジスタ（LPTIM_CNT）の内容が比較レジスタ（LPTIM_CMP）の内容と一致したときに、割込みフラグが立ちます。
自動再ロード一致	カウンタレジスタ（LPTIM_CNT）の内容が自動再ロードレジスタ（LPTIM_ARR）の内容と一致したときに、割込みフラグが立ちます。
外部トリガイベント	外部トリガイベントが検出されたときに、割込みフラグが立ちます。
自動再ロードレジスタ更新 OK	LPTIM_ARR レジスタへの書き込み動作が完了したときに、割込みフラグが立ちます。
比較レジスタ更新 OK	LPTIM_CMP レジスタへの書き込み動作が完了したときに、割込みフラグが立ちます。
方向の変更	エンコーダモードで使用されます。方向の変更を通知するために次の 2 つの割込みフラグが内蔵されています。 – UP フラグはアップカウント方向への変更を通知します。 – DOWN フラグはダウンカウント方向への変更を通知します。

25.7 LPTIM レジスタ

25.7.1 LPTIM 割込みおよびステータスレジスタ (LPTIM_ISR)

アドレスオフセット : 0x000

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DOWN	UP	ARROK	CMP OK	EXTTRI G	ARRM	CMPM
									r	r	r	r	r	r	r

ビット 31:22 予約済みであり、リセット値に保持する必要があります。

ビット 21 予約済みであり、リセット値に保持する必要があります。

ビット 20 予約済みであり、リセット値に保持する必要があります。

ビット 19 予約済みであり、リセット値に保持する必要があります。

ビット 18:16 予約済みであり、リセット値に保持する必要があります。

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14 予約済みであり、リセット値に保持する必要があります。

ビット 13 予約済みであり、リセット値に保持する必要があります。

ビット 12 予約済みであり、リセット値に保持する必要があります。

ビット 11 予約済みであり、リセット値に保持する必要があります。

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9 予約済みであり、リセット値に保持する必要があります。

ビット 8:7 予約済みであり、リセット値に保持する必要があります。

ビット 6 **DOWN** : カウンタの方向をアップからダウンへ変更

エンコーダモードでは、DOWN ビットは、カウンタの方向がアップからダウンに変更されたことをアプリケーションに知らせるために、ハードウェアによってセットされます。DOWN フラグは、LPTIM_ICR レジスタの DOWNCF ビットに 1 を書き込むことによってクリアできます。

注 : LPTIM がエンコーダモード機能をサポートしない場合、このビットは予約済みです。[セクション 25.3 : LPTIM の実装](#)を参照してください。

ビット 5 **UP** : カウンタの方向をダウンからアップへ変更

エンコーダモードでは、UP ビットは、カウンタの方向がダウンからアップに変更されたことをアプリケーションに知らせるために、ハードウェアによってセットされます。UP フラグは、LPTIM_ICR レジスタの UPCF ビットに 1 を書き込むことによってクリアできます。

注 : LPTIM がエンコーダモード機能をサポートしない場合、このビットは予約済みです。[セクション 25.3 : LPTIM の実装](#)を参照してください。

ビット 4 **ARROK** : 自動再ロードレジスタ更新 OK

ARROK は、LPTIM_ARR レジスタへの APB バス書き込み操作が正常に完了したことをアプリケーションに知らせるために、ハードウェアによってセットされます。ARROK フラグは、LPTIM_ICR レジスタの ARROKCF ビットに 1 を書き込むことによってクリアできます。

- ビット 3 **CMPOK** : 比較レジスタ更新 OK
- CMPOK は、LPTIM_CMP レジスタへの APB バス書き込み操作が正常に完了したことをアプリケーションに知らせるために、ハードウェアによってセットされます。
- ビット 2 **EXTTRIG** : 外部トリガエッジイベント
- EXTTRIG は、選択された外部トリガ入力で有効なエッジが発生したことをアプリケーションに知らせるために、ハードウェアによってセットされます。タイマがすでに開始していたためにトリガが無視された場合、このフラグはセットされません。EXTTRIG フラグは、LPTIM_ICR レジスタの EXTTRIGCF ビットに 1 を書き込むことによってクリアできます。
- ビット 1 **ARRM** : 自動再ロード一致
- ARRM は、LPTIM_CNT レジスタの値が LPTIM_ARR レジスタの値に達したことをアプリケーションに知らせるために、ハードウェアによってセットされます。ARRM フラグは、LPTIM_ICR レジスタの ARRMCF ビットに 1 を書き込むことによってクリアできます。
- ビット 0 **CMPM** : 比較一致
- CMPM は、LPTIM_CNT レジスタの値が LPTIM_CMP レジスタの値に達したことをアプリケーションに知らせるために、ハードウェアによってセットされます。

25.7.2 LPTIM 割込みクリアレジスタ（LPTIM_ICR）

アドレスオフセット : 0x004
リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DOWNC F	UPCF	ARROK CF	CMPOK CF	EXTTRI GCF	ARRMC F	CMPMC F
									w	w	w	w	w	w	w

- ビット 31:22 予約済みであり、リセット値に保持する必要があります。
- ビット 21 予約済みであり、リセット値に保持する必要があります。
- ビット 20 予約済みであり、リセット値に保持する必要があります。
- ビット 19 予約済みであり、リセット値に保持する必要があります。
- ビット 18:16 予約済みであり、リセット値に保持する必要があります。
- ビット 15 予約済みであり、リセット値に保持する必要があります。
- ビット 14 予約済みであり、リセット値に保持する必要があります。
- ビット 13 予約済みであり、リセット値に保持する必要があります。
- ビット 12 予約済みであり、リセット値に保持する必要があります。
- ビット 11 予約済みであり、リセット値に保持する必要があります。
- ビット 10 予約済みであり、リセット値に保持する必要があります。
- ビット 9 予約済みであり、リセット値に保持する必要があります。
- ビット 8:7 予約済みであり、リセット値に保持する必要があります。
- ビット 6 **DOWNCF** : ダウンへの方向変更フラグクリア
- このビットに 1 を書き込むと、LPTIM_ISR レジスタの DOWN フラグがクリアされます。
- 注 : LPTIM がエンコーダモード機能をサポートしない場合、このビットは予約済みです。[セクション 25.3 : LPTIM の実装](#)を参照してください。

- ビット 5 **UPCF** : アップへの方向変更フラグクリア
このビットに 1 を書き込むと、LPTIM_ISR レジスタの UP フラグがクリアされます。
- 注： LPTIM がエンコーダモード機能をサポートしない場合、このビットは予約済みです。[セクション 25.3 : LPTIM の実装](#)を参照してください。
- ビット 4 **ARROKCF** : 自動再ロードレジスタ更新 OK フラグクリア
このビットに 1 を書き込むと、LPTIM_ISR レジスタの ARROK フラグがクリアされます。
- ビット 3 **CMPOKCF** : 比較レジスタ更新 OK フラグクリア
このビットに 1 を書き込むと、LPTIM_ISR レジスタの CMPOK フラグがクリアされます。
- ビット 2 **EXTTRIGCF** : 外部トリガ有効エッジフラグクリア
このビットに 1 を書き込むと、LPTIM_ISR レジスタの EXTTRIG フラグがクリアされます。
- ビット 1 **ARRMCF** : 自動再ロード一致フラグクリア
このビットに 1 を書き込むと、LPTIM_ISR レジスタの ARRM フラグがクリアされます。
- ビット 0 **CMPMCF** : 比較一致フラグクリア
このビットに 1 を書き込むと、LPTIM_ISR レジスタの CMP フラグがクリアされます。

25.7.3 LPTIM 割込み有効レジスタ（LPTIM_IER）

アドレスオフセット : 0x008
リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DOWNIE	UPIE	ARROKIE	CMPOKIE	EXTTRIGIE	ARRMIE	CMPMIE
									rw	rw	rw	rw	rw	rw	rw

- ビット 31:28 予約済みであり、リセット値に保持する必要があります。
- ビット 27 予約済みであり、リセット値に保持する必要があります。
- ビット 26 予約済みであり、リセット値に保持する必要があります。
- ビット 25 予約済みであり、リセット値に保持する必要があります。
- ビット 24 予約済みであり、リセット値に保持する必要があります。
- ビット 23 予約済みであり、リセット値に保持する必要があります。
- ビット 22 予約済みであり、リセット値に保持する必要があります。
- ビット 21 予約済みであり、リセット値に保持する必要があります。
- ビット 20 予約済みであり、リセット値に保持する必要があります。
- ビット 19 予約済みであり、リセット値に保持する必要があります。
- ビット 18:17 予約済みであり、リセット値に保持する必要があります。
- ビット 16 予約済みであり、リセット値に保持する必要があります。
- ビット 15 予約済みであり、リセット値に保持する必要があります。
- ビット 14 予約済みであり、リセット値に保持する必要があります。
- ビット 13 予約済みであり、リセット値に保持する必要があります。
- ビット 12 予約済みであり、リセット値に保持する必要があります。

ビット 11 予約済みであり、リセット値に保持する必要があります。

ビット 10 予約済みであり、リセット値に保持する必要があります。

ビット 9 予約済みであり、リセット値に保持する必要があります。

ビット 8:7 予約済みであり、リセット値に保持する必要があります。

ビット 6 **DOWNIE** : ダウンへの方向変更割込み有効化

0 : DOWN 割込み無効

1 : DOWN 割込み有効

注 : **LPTIM** がエンコーダモード機能をサポートしない場合、このビットは予約済みです。[セクション 25.3 : LPTIM の実装](#)を参照してください。

ビット 5 **UPIE** : アップへの方向変更割込み有効化

0 : UP 割込み無効

1 : UP 割込み有効

注 : **LPTIM** がエンコーダモード機能をサポートしない場合、このビットは予約済みです。[セクション 25.3 : LPTIM の実装](#)を参照してください。

ビット 4 **ARROKIE** : 自動再ロードレジスタ更新 OK 割込み有効化

0 : ARROK 割込み無効

1 : ARROK 割込み有効

ビット 3 **CMPOKIE** : 比較レジスタ更新 OK 割込みイネーブル

0 : CMPOK 割込みは無効です。

1 : CMPOK 割込みは有効です。

ビット 2 **EXTTRIGIE** : 外部トリガ有効エッジ割込みイネーブル

0 : EXTTRIG 割込みは無効です。

1 : EXTTRIG 割込みは有効です。

ビット 1 **ARRMIE** : 自動再ロード一致割込みイネーブル

0 : ARRM 割込みは無効です。

1 : ARRM 割込みは有効です。

ビット 0 **CMPMIE** : 比較一致割込みイネーブル

0 : CMPM 割込みは無効です。

1 : CMPM 割込みは有効です。

注意 : **LPTIM_IER** レジスタの変更は、**LPTIM** が無効（イネーブルビットが 0 にリセットされている）のときにのみ行う必要があります。

25.7.4 LPTIM 設定レジスタ（LPTIM_CFGR）

アドレスオフセット：0x00C

リセット値：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	ENC	COUNT MODE	PRELOAD	WAVPOL	WAVE	TIMOUT	TRIGEN[1:0]		Res.
							rw	rw	rw	rw	rw	rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRIGSEL[2:0]			Res.	PRESC[2:0]			Res.	TRGFLT[1:0]		Res.	CKFLT[1:0]		CKPOL[1:0]		CKSEL
rw	rw	rw		rw	rw	rw		rw	rw		rw	rw	rw	rw	rw

ビット 31:30 予約済みであり、リセット値に保持する必要があります。

ビット 29 予約済みであり、リセット値に保持する必要があります。

ビット 28:25 予約済みであり、リセット値に保持する必要があります。

ビット 24 **ENC**：エンコーダモード有効化

ENC ビットは、エンコーダモードを制御します。

0：エンコーダモード無効

1：エンコーダモード有効

注： LPTIM がエンコーダモード機能をサポートしない場合、このビットは予約済みです。[セクション 25.3：LPTIM の実装](#)を参照してください。

ビット 23 **COUNTMODE**：カウンタモード有効化

COUNTMODE ビットは、LPTIM がカウンタのクロックに使用するクロックソースを選択します。

0：カウンタは各内部クロックのパルスに従ってインクリメントされます。

1：カウンタは LPTIM 外部 Input1 の各有効なクロックパルスに従ってインクリメントされます。

ビット 22 **PRELOAD**：レジスタ更新モード

PRELOAD ビットは、LPTIM_ARR および LPTIM_CMP レジスタの更新方法を制御します。

0：レジスタは、各 APB バス書き込みアクセス後に更新されます。

1：レジスタは、現在の LPTIM 周期の終了時に更新されます。

ビット 21 **WAVPOL**：波形極性

WAVPOL ビットは、出力の極性を制御します。

0：LPTIM 出力は LPTIM_ARR レジスタと LPTIM_CMP レジスタの比較結果を反映します。

1：LPTIM 出力は LPTIM_ARR レジスタと LPTIM_CMP レジスタの比較結果の逆を反映します。

ビット 20 **WAVE**：波形

WAVE ビットは、出力波形を制御します。

0：セットワンスモード、PWM/ワンパルス波形（OPMODE ビットに応じて）を非アクティブにします。

1：セットワンスモードをアクティブにします。

ビット 19 **TIMOUT**：タイムアウト有効化

TIMOUT ビットは、タイムアウト機能を制御します。

0：タイマがすでに開始しているときに着信したトリガイイベントは無視されます。

1：タイマがすでに開始しているときにトリガイイベントが着信すると、カウンタがリセットされ、再開始します。

ビット 18:17 **TRIGEN[1:0]** : トリガ有効化および極性

TRIGEN ビットは、LPTIM カウンタが外部トリガによって開始されるかどうかを制御します。外部トリガオプションが選択された場合、トリガのアクティブエッジについて 3 つの構成が可能です。

00 : ソフトウェアトリガ (カウンタの開始はソフトウェアによって行われます)。

01 : 立ち上がりエッジがアクティブエッジです。

10 : 立ち下がりエッジがアクティブエッジです。

11 : 両方のエッジがアクティブエッジです。

ビット 16 予約済みであり、リセット値に保持する必要があります。

ビット 15:13 **TRIGSEL[2:0]** : トリガセレクタ

TRIGSEL ビットは、次の 8 つのソースの中の LPTIM のトリガイベントの役目を果たすトリガソースを選択します。

000 : lptim_ext_trig0

001 : lptim_ext_trig1

010 : lptim_ext_trig2

011 : lptim_ext_trig3

100 : lptim_ext_trig4

101 : lptim_ext_trig5

110 : lptim_ext_trig6

111 : lptim_ext_trig7

詳細は、[セクション 25.4.3 : LPTIM 入力およびトリガマッピング](#)を参照してください。

ビット 12 予約済みであり、リセット値に保持する必要があります。

ビット 11:9 **PRESC[2:0]** : クロックプリスケアラ

PRESC ビットは、プリスケアラ分周比を設定します。次の分周比から選択できます。

000 : /1

001 : /2

010 : /4

011 : /8

100 : /16

101 : /32

110 : /64

111 : /128

ビット 8 予約済みであり、リセット値に保持する必要があります。

ビット 7:6 **TRGFLT[1:0]** : 設定可能なトリガ用デジタルフィルタ

TRGFLT 値は、有効なレベル遷移とみなされる前に、内部トリガでレベル変更が発生したときに検出されなければならない連続した等しいサンプルの数を設定します。この機能を使用するには、内部クロックソースが必要です。

00 : トリガのアクティブレベル変更は、有効なトリガとみなされます。

01 : トリガのアクティブレベル変更が有効なトリガとみなされるためには、少なくとも 2 クロック周期にわたって安定している必要があります。

10 : トリガのアクティブレベル変更が有効なトリガとみなされるためには、少なくとも 4 クロック周期にわたって安定している必要があります。

11 : トリガのアクティブレベル変更が有効なトリガとみなされるためには、少なくとも 8 クロック周期にわたって安定している必要があります。

ビット 5 予約済みであり、リセット値に保持する必要があります。

ビット 4:3 CKFLT[1:0] : 設定可能な外部クロック用デジタルフィルタ

CKFLT 値は、有効なレベル遷移とみなされる前に、外部クロック信号でレベル変更が発生したときに検出されなければならない連続した等しいサンプルの数を設定します。この機能を使用するには、内部クロックソースが必要です。

00 : 外部クロック信号のレベル変更は、有効な遷移とみなされます。

01 : 外部クロック信号のレベル変更が有効な遷移とみなされるためには、少なくとも 2 クロック周期にわたって安定している必要があります。

10 : 外部クロック信号のレベル変更が有効な遷移とみなされるためには、少なくとも 4 クロック周期にわたって安定している必要があります。

11 : 外部クロック信号のレベル変更が有効な遷移とみなされるためには、少なくとも 8 クロック周期にわたって安定している必要があります。

ビット 2:1 CKPOL[1:0] : クロック極性

LPTIM のクロックが、外部クロックソースによって供給される場合 :

LPTIM のクロックが外部クロックソースによって供給されるとき、CKPOL ビットは、カウンタによって使用されるアクティブエッジを設定するために使用されます。

00 : 立ち上がりエッジが、カウンタに使用されるアクティブエッジです。

01 : 立ち下がりエッジが、カウンタに使用されるアクティブエッジです。

10 : 両方のエッジがアクティブエッジです。外部クロック信号の両方のエッジがアクティブエッジとみなされるときには、LPTIM のクロックは内部クロックソースからも供給される必要があります、その周波数は外部クロック周波数の 4 倍以上である必要があります。

11 : 使用できません。

LPTIM がエンコーダモードで設定されている（ENC ビットがセットされている）場合 :

00 : エンコーダサブモード 1 がアクティブです。

01 : エンコーダサブモード 2 がアクティブです。

10 : エンコーダサブモード 3 がアクティブです。

エンコーダモードのサブモードの詳細については、[セクション 25.4.15 : エンコーダモード](#)を参照してください。

ビット 0 CKSEL : クロックセレクタ

CKSEL ビットは、LPTIM が使用するクロックソースを選択します :

0 : LPTIM のクロックは内部クロックソースによって供給されます（APB クロックまたは内蔵オシレータ）。

1 : LPTIM のクロックは、LPTIM 外部 Input1 を通じて外部クロックソースによって供給されます。

注意 : LPTIM_CFGR レジスタの変更は、LPTIM が無効（イネーブルビットが 0 にリセットされている）のときにのみ行う必要があります。

25.7.5 LPTIM 制御レジスタ（LPTIM_CR）

アドレスオフセット：0x010

リセット値：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RST ARE	COUNT RST	CNT STRT	SNG STRT	ENA BLE
											rW	rs	rW	rW	rW

ビット 31:5 予約済みであり、リセット値に保持する必要があります。

ビット 4 **RSTARE** : 読み出し後リセット有効化

このビットは、ソフトウェアによってセット／クリアされます。RSTARE が“1”にセットされると、LPTIM_CNT レジスタに対するあらゆる読み出しアクセスによって、LPTIM_CNT レジスタの内容が非同期的にリセットされます。

ビット 3 **COUNTRST** : カウンタリセット

このビットは、ソフトウェアによってセットされ、ハードウェアによってクリアされます。“1”にセットされると、このビットは LPTIM_CNT カウンタレジスタの同期リセットをトリガします。このリセットの同期的な性質のため、3 LP タイマコアクロックサイクルの同期的遅延の後のみ、この状況が発生します（LP タイマコアクロック は APB クロックと異なる場合があります）。

注意： **COUNTRST** は、ハードウェアによって“0”にクリアされる前に、ソフトウェアによって“1”にセットしてはなりません。したがって、ソフトウェアで **COUNTRST** ビットを“1”にセットしようとする前に、それがすでに“0”にクリアされていることを確認する必要があります。

ビット 2 **CNTSTRT** : 連続モードでタイマ開始

このビットは、ソフトウェアによってセットされ、ハードウェアによってクリアされます。
ソフトウェア開始（TRIGEN[1:0] = 00）の場合、このビットをセットすると、LPTIM は連続モードで開始します。
ソフトウェア開始が無効（TRIGEN[1:0] が 00 以外）の場合、このビットをセットすると、外部トリガが検出されるとすぐに、タイマは連続モードで開始します。
シングルパルスモードでのカウント中にこのビットがセットされた場合、LPTIM_ARR レジスタと LPTIM_CNT レジスタが次に一致したときにタイマは停止せず、LPTIM カウンタは連続モードでのカウントを続行します。
このビットをセットできるのは、LPTIM が有効なときだけです。ハードウェアによって自動的にリセットされます。

ビット 1 **SNGSTRT** : シングルモードで LPTIM 開始

このビットは、ソフトウェアによってセットされ、ハードウェアによってクリアされます。
ソフトウェア開始（TRIGEN[1:0] = 00）の場合、このビットをセットすると、LPTIM はシングルパルスモードで開始します。
ソフトウェア開始が無効（TRIGEN[1:0] が 00 以外）の場合、このビットをセットすると、外部トリガが検出されるとすぐに、LPTIM はシングルパルスモードで開始します。
LPTIM が連続カウントモードのときにこのビットがセットされた場合、LPTIM は LPTIM_ARR レジスタと LPTIM_CNT レジスタが次に一致したときに停止します。
このビットをセットできるのは、LPTIM が有効なときだけです。ハードウェアによって自動的にリセットされます。

ビット 0 **ENABLE** : LPTIM 有効化

イネーブルビットは、ソフトウェアによってセット／クリアされます。
0 : LPTIM は無効です。
1 : LPTIM は有効です。

25.7.6 LPTIM 比較レジスタ（LPTIM_CMP）

アドレスオフセット：0x014

リセット値：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMP[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **CMP[15:0]**：比較値

CMP は、LPTIM によって使用される比較値です。

注意： LPTIM_CMP レジスタの変更は、LPTIM が有効（イネーブルビットが 1 にセットされている）のときにのみ行う必要があります。

25.7.7 LPTIM 自動再ロードレジスタ（LPTIM_ARR）

アドレスオフセット：0x018

リセット値：0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **ARR[15:0]**：自動再ロード値

ARR は、LPTIM の自動再ロード値です。

この値は、CMP[15:0] の値より大きくなければなりません。

注意： LPTIM_ARR レジスタの変更は、LPTIM が有効（イネーブルビットが 1 にセットされている）のときにのみ行う必要があります。

25.7.8 LPTIM カウンタレジスタ（LPTIM_CNT）

アドレスオフセット：0x01C

リセット値：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **CNT[15:0]**：カウンタ値

LPTIM が非同期クロックで実行しているとき、LPTIM_CNT レジスタを読み出すと、信頼できない値が返されることがあります。したがって、この場合、2 つの連続した読出しアクセスを実行して、返された 2 つの値が同じかどうかを確認する必要があります。

信頼できる LPTIM_CNT レジスタの読出しアクセスでは、2 回の連続した読出しアクセスを実行して比較する必要がありますことに注意してください。2 回の連続読出しアクセスで得られた値が同じであるとき、各読出しアクセスは信頼できると考えられます。

25.7.9 LPTIM 設定レジスタ 2（LPTIM_CFGR2）

アドレスオフセット：0x024

リセット値：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	IN2SEL[1:0]		Res.	Res.	IN1SEL[1:0]	
										rw	rw			rw	rw

ビット 31:6 予約済みであり、リセット値に保持する必要があります。

ビット 5:4 **IN2SEL[1:0]**：LPTIM 入力 2 選択

IN2SEL ビットは、LPTIM 入力 2 を利用可能な入力のうちの 1 つに接続する LPTIM 入力 2 マルチプレクサを制御します。

00 : lptim_in2_mux0

01 : lptim_in2_mux1

10 : lptim_in2_mux2

11 : lptim_in2_mux3

接続の詳細については、[セクション 25.4.3：LPTIM 入力およびトリガマッピング](#)を参照してください。

注： LPTIM がエンコーダモード機能をサポートしない場合、このビットは予約済みです。[セクション 25.3：LPTIM の実装](#)を参照してください。

ビット 3:2 予約済みであり、リセット値に保持する必要があります。

ビット 1:0 **IN1SEL[1:0]** : LPTIM 入力 1 選択

IN1SEL ビットは、LPTIM 入力 1 を利用可能な入力のうちの 1 つに接続する LPTIM 入力 1 マルチプレクサを制御します。

00 : lptim_in1_mux0

01 : lptim_in1_mux1

10 : lptim_in1_mux2

11 : lptim_in1_mux3

接続の詳細については、[セクション 25.4.3 : LPTIM 入力およびトリガマッピング](#)を参照してください。

注意 : LPTIM_CFGR2 レジスタの変更は、LPTIM が無効（イネーブルビットが 0 にリセットされている）のときにのみ行う必要があります。

25.7.10 LPTIM レジスタマップ

次の表に LPTIM レジスタの一覧を示します。

表 131. LPTIM レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x000	LPTIM_ISR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DOWN ⁽¹⁾	UP ⁽¹⁾	AROK	CMPOK	EXTTRIG	ARRM	CMPM	
	リセット値																									0	0	0	0	0	0	0	
0x004	LPTIM_ICR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DOWNCF	UPCF ⁽¹⁾	AROKCF	CMPOKCF	EXTTRIGCF	ARRMCF	CMPMCF	
	リセット値																									0	0	0	0	0	0	0	
0x008	LPTIM_IER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DOWNIE	UPIE ⁽¹⁾	AROKIE	CMPOKIE	EXTTRIGIE	ARRMIE	CMPMIE	
	リセット値																									0	0	0	0	0	0	0	
0x00C	LPTIM_CFGR	Res.	Res.	Res.	Res.	Res.	Res.	ENC ⁽¹⁾	COUNTMODE	PRELOAD	WAVEPOL	WAVE	TIMOUT	TRIGEN	TRIGSEL[2:0]	Res.	PRESC	Res.	TRGFLT	Res.	CKFLT	CKPOL	CKSEL	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	リセット値							0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x010	LPTIM_CR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RSTARE	COUNTRST	CNTSTRT	SNGSTRT	ENABLE
	リセット値																											0	0	0	0	0	0
0x014	LPTIM_CMP	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CMP[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x018	LPTIM_ARR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ARR[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	
0x01C	LPTIM_CNT	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CNT[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x020	予約済み	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
0x024	LPTIM_CFGR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	IN2SEL[1:0] ⁽¹⁾	Res.	Res.	Res.	Res.	Res.
	リセット値																										0	0			0	0	

1. LPTIM がエンコーダモード機能をサポートしない場合、このビットは予約済みです。セクション 25.3: LPTIM の実装を参照してください。

レジスタ境界アドレスについては 54 ページのセクション 2.2.2 を参照してください。

26 赤外線インタフェース (IRTIM)


このデバイスではリモートコントロールで赤外線インタフェース (IRTIM) を使用できます。リモートコントロール機能を実行するために、赤外線 LED と併せて使用できます。

図 278 に示すように、USART1、USART4、TIM16、および TIM17 との間で内部接続を使用します。

赤外線リモートコントロール信号を生成するには、正しい波形を生成するために IR インタフェースを有効にし、TIM16 チャンネル 1 (TIM16_OC1) と TIM17 チャンネル 1 (TIM17_OC1) を適切に設定する必要があります。

赤外線レシーバは、基本的な入力キャプチャモードで簡単に実装できます。

図 278. IRTIM と TIM16 TIM17 および TIM17 との内部ハードウェア接続



標準の IR パルス変調モードはすべて 2 つのタイマ出力比較チャンネルをプログラミングすることで取得できます。

TIM17 は高周波キャリア信号を生成するために使用され、TIM16 または USART1 あるいは USART4 は、SYSCFG_CFGR1 レジスタの IR_MOD[1:0] ビットの設定に従って、変調包絡線を生成します。

IRTIM からの出力信号の極性は、SYSCFG_CFGR1 レジスタの IR_POL ビットによって制御され、このビットをセットすることによって反転できます。

赤外線機能は IR_OUT ピンから出力されます。この機能の有効化は、GPIOx_AFRx レジスタを通じ、関連するオルタネート機能ビットを有効にすることで行われます。

大電流シンク LED ドライバ機能 (PB9 ピンでのみ使用可能) の有効化は SYSCFG_CFGR1 レジスタの I2C_PB9_FMP ビットを通じて行われ、赤外線 LED を直接制御するために必要な大電流を流すために使用されます。

27 独立型ウォッチドッグ (IWDG)

27.1 概要

デバイスは、内蔵ウォッチドッグペリフェラルを搭載しており、使用上、高い安全レベル、タイミングの正確さ、および柔軟性を兼ね備えています。独立型ウォッチドッグペリフェラルは、ソフトウェア障害による誤動作を検出および解決し、カウンタが所定のタイムアウト値に達すると、システムリセットをトリガします。

独立型ウォッチドッグ (IWDG) は、独自の低速クロック (LSI) によってクロック供給されるので、メインクロックに障害があってもアクティブなままです。

IWDG は、メインアプリケーションの外部で、完全に独立したプロセスとして実行するウォッチドッグが必要な場合に最適ですが、タイミング精度が低いという制約があります。ウィンドウ型ウォッチドッグの詳細については、[820ページのセクション 28](#) を参照してください。


27.2 IWDG の主な機能

- フリーランニングダウンカウンタ
- 独立した RC オシレータからのクロック供給 (STANDBY および STOP モードで動作可能)
- 条件付きリセット
 - ダウンカウンタの値が 0x000 より小さくなったときにリセット (ウォッチドッグが有効な場合)。
 - ダウンカウンタがウィンドウ外で再ロードされた場合にリセット (ウォッチドッグが有効な場合)。

27.3 IWDG の機能説明

27.3.1 IWDG ブロック図

図 279 に、独立型ウォッチドッグモジュールの機能ブロックを示します。



1. ウォッチドッグ機能は、STOP モードおよび STANDBY モードでも機能する V_{DD} 電圧ドメインに実装されています。

キーレジスタ (IWDG_KR) に値 0x0000 CCCC が書き込まれることによって独立型ウォッチドッグが開始すると、カウンタはリセット値 0xFFFF からカウントダウンを開始します。カウント値の終わり (0x000) に達すると、リセット信号が生成されます (IWDG_reset)。

キーレジスタ (IWDG_KR) にキー値 0x0000 AAAA が書き込まれると、IWDG_RLR の値がカウンタに再ロードされ、ウォッチドッグのリセットが防止されます。

27.3.2 ウィンドウオプション

IWDG は、ウィンドウレジスタ (IWDG_WINR) に適切なウィンドウをセットすることによって、ウィンドウ型ウォッチドッグとしても機能します。

カウンタがウィンドウレジスタ (IWDG_WINR) に格納された値より大きい間に再ロード操作が行われると、リセットが生成されます。

ウィンドウレジスタ (IWDG_WINR) のデフォルト値は 0x0000 0FFF です。この値が更新されない場合は、ウィンドウオプションは無効にされます。

ウィンドウ値が変わるとすぐに再ロード操作が行われ、ダウンカウンタを再ロードレジスタ (IWDG_RLR) 値にリセットし、次の再ロードを生成するためのサイクル数計算を容易にします。

ウィンドウオプションが有効な場合の IWDG の設定

1. キーレジスタ (IWDG_KR) に 0x0000 CCCC を書き込むことによって、IWDG を有効にします。
2. キーレジスタ (IWDG_KR) に 0x0000 5555 を書き込むことによって、レジスタのアクセスを有効にします。
3. プリスケアラレジスタ (IWDG_PR) を 0 から 7 までプログラムすることによって、IWDG のプリスケアラに書き込みを行います。
4. 再ロードレジスタ (IWDG_RLR) に書き込みます。
5. レジスタが更新されるのを待ちます (IWDG_SR = 0x0000 0000)。
6. ウィンドウレジスタ (IWDG_WINR) に書き込みます。これにより、再ロードレジスタ (IWDG_RLR) のカウンタ値が自動的にリフレッシュされます。

注： ウィンドウ値を書き込むことで、ステータスレジスタ (IWDG_SR) が “0x0000 0000” にセットされた時点でカウンタ値を RLR でリフレッシュすることができます。

ウィンドウオプションが無効な場合の IWDG の設定

ウィンドウオプションが使用されていない場合、IWDG は以下のように設定することができます。

1. キーレジスタ (IWDG_KR) に 0x0000 CCCC を書き込むことによって、IWDG を有効にします。
2. キーレジスタ (IWDG_KR) に 0x0000 5555 を書き込むことによって、レジスタのアクセスを有効にします。
3. プリスケアラレジスタ (IWDG_PR) を 0 から 7 までプログラムすることによって、プリスケアラに書き込みを行います。
4. 再ロードレジスタ (IWDG_RLR) に書き込みます。
5. レジスタが更新されるのを待ちます (IWDG_SR = 0x0000 0000)。
6. カウンタ値を IWDG_RLR (IWDG_KR = 0x0000 AAAA) でリフレッシュします。

27.3.3 ハードウェアウォッチドッグ

デバイスのオプションビットを使って「ハードウェアウォッチドッグ」機能が有効化されると、ウォッチドッグは電源投入時に自動的に有効になり、カウンタがカウントの終わりに達する前にソフトウェアによって**キーレジスタ (IWDG_KR)** へ書き込まれない限り、またはダウンカウンタがウィンドウ外で再ロードされた場合は、リセットを生成します。

27.3.4 STOP および STANDBY モードでの動作

一度起動すると、IWDG は停止できません。

27.3.5 レジスタのアクセス保護

プリスケアラレジスタ (IWDG_PR)、**再ロードレジスタ (IWDG_RLR)**、および**ウィンドウレジスタ (IWDG_WINR)** への書き込みアクセスは保護されます。これらを変更するには、まず、**キーレジスタ (IWDG_KR)** にコード 0x0000 5555 を書き込む必要があります。このレジスタに別の値を書き込むと、シーケンスがブレイクされ、レジスタへのアクセスが再び保護されます。これは、再ロード操作 (0x0000 AAAA の書き込み) の場合に相当します。

ステータスレジスタは、プリスケアラの更新、あるいはダウンカウンタ再ロード値やウィンドウ値の更新が行われていることを示すために使用されます。

27.3.6 デバッグモード

デバイスがデバッグモードになると（コアは停止状態）、IWDG カウンタは、DBG モジュールの **DBG_IWDG_STOP** 設定ビットに応じて、通常どおりに動作を続けるか、または停止します。

27.4 IWDG レジスタ

レジスタの説明で使用されている略語のリストについては、[50ページのセクション 1.2](#)を参照してください。

ペリフェラルレジスタには、ハーフワード（16 ビット）またはワード（32 ビット）単位でアクセスする必要があります。

27.4.1 キーレジスタ (IWDG_KR)

アドレスオフセット : 0x00

リセット値 : 0x0000 0000 (STANDBY モードによりリセットされる)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[15:0]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **KEY[15:0]** : キー値（書き込み専用、読出しでは 0x0000）

これらのビットには、ソフトウェアによって一定間隔でキー値 0xAAAA が書き込まれなければなりません。そうしないと、カウンタが 0 に達した時点でウォッチドッグがリセットを生成します。

キー値 0x5555 を書き込むことによって、IWDG_PR、IWDG_RLR、および IWDG_WINR レジスタへのアクセスが可能になります（[セクション 27.3.5 : レジスタのアクセス保護](#)を参照）。

キー値 0xCCCC を書き込むと、ウォッチドッグが開始します（ハードウェアウォッチドッグオプションが選択されている場合を除く）。

27.4.2 プリスケアラレジスタ (IWDG_PR)

アドレスオフセット : 0x04

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PR[2:0]		
													rw	rw	rw

ビット 31:3 予約済みであり、リセット値に保持する必要があります。

ビット 2:0 **PR[2:0]** : プリスケアラ分周回路

これらのビットは、書き込みアクセス保護されています ([セクション 27.3.5: レジスタのアクセス保護](#)を参照)。カウンタクロックを供給するプリスケアラ分周回路を選択するようにソフトウェアで書き込まれます。プリスケアラ分周回路を変更できるようにするには、[ステータスレジスタ \(IWDG_SR\)](#) の PVU ビットがリセットされる必要があります。

000 : 4 分周
 001 : 8 分周
 010 : 16 分周
 011 : 32 分周
 100 : 64 分周
 101 : 128 分周
 110 : 256 分周
 111 : 256 分周

注 : このレジスタを読み出すと、V_{DD} 電圧ドメインからプリスケアラ値が返されます。このレジスタへの書き込み操作が進行中の場合には、この値は最新でないか、有効でないことがあります。このため、このレジスタから読み出された値が有効なのは、[ステータスレジスタ \(IWDG_SR\)](#) の PVU ビットがリセットされているときのみとなります。

27.4.3 再ロードレジスタ (IWDG_RLR)

アドレスオフセット : 0x08

リセット値 : 0x0000 0FFF (STANDBY モードによりリセットされる)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	RL[11:0]											
				rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:0 **RL[11:0]** : ウォッチドッグカウンタ再ロード値

これらのビットは、書き込みアクセス保護されています ([レジスタのアクセス保護](#) を参照)。 [キーレジスタ \(IWDG_KR\)](#) に値 0xAAAA が書き込まれるたびにウォッチドッグカウンタにロードされる値を定義するために、ソフトウェアで書き込まれます。ウォッチドッグカウンタは、この値からカウントダウンします。タイムアウトまでの時間は、この値とクロックプリスケアラによって決まります。タイムアウトに関する詳細はデータシートを参照してください。

再ロード値を変更できるようにするには、 [ステータスレジスタ \(IWDG_SR\)](#) の RVU ビットがリセットされる必要があります。

注： このレジスタを読み出すと、V_{DD} 電圧ドメインから再ロード値が返されます。このレジスタへの書き込み操作が進行中の場合には、この値は最新でないか、有効でないことがあります。このため、このレジスタから読み出された値が有効なのは、 [ステータスレジスタ \(IWDG_SR\)](#) の RVU ビットがリセットされているときのみとなります。

27.4.4 ステータスレジスタ (IWDG_SR)

アドレスオフセット : 0x0C

リセット値 : 0x0000 0000 (STANDBY モードによりリセットされません)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WVU	RVU	PVU
													r	r	r

ビット 31:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **WVU** : ウォッチドッグカウンタウィンドウ値の更新

このビットは、ウィンドウ値の更新が進行中であることを示すために、ハードウェアによってセットされます。V_{DD} 電圧ドメインで再ロード値の更新操作が完了したときに、ハードウェアによってリセットされます (最大 5LSI サイクルかかります)。

ウィンドウ値は、WVU ビットがリセットされているときのみ更新できます。

このビットは、一般のウィンドウが 1 の場合のみ生成されます。

ビット 1 **RVU** : ウォッチドッグカウンタ再ロード値の更新

このビットは、再ロード値の更新が進行中であることを示すために、ハードウェアによってセットされます。V_{DD} 電圧ドメインで再ロード値の更新操作が完了したときに、ハードウェアによってリセットされます (最大 5LSI サイクルかかります)。

再ロード値は、RVU ビットがリセットされているときのみ更新できます。

ビット 0 **PVU** : ウォッチドッグプリスケアラ値の更新

このビットは、プリスケアラ値の更新が進行中であることを示すために、ハードウェアによってセットされます。V_{DD} 電圧ドメインでプリスケアラの更新操作が完了したときに、ハードウェアによってリセットされます (最大 5LSI サイクルかかります)。

プリスケアラ値は、PVU ビットがリセットされているときのみ更新できます。

注 : 複数の再ロード値、プリスケアラ値、またはウィンドウ値がアプリケーションで使用される場合は、それぞれ、再ロード値を変更する前に RVU ビットがリセットされるまで待つか、プリスケアラ値を変更する前に PVU ビットがリセットされるまで待つか、またはウィンドウ値を変更する前に WVU ビットがリセットされるまで待つ必要があります。ただし、プリスケアラ値、再ロード値、またはウィンドウ値を更新した後は、RVU、PVU、または WVU がリセットされるのを待たずに、コード実行を続けることができます (低電力モードに入った場合を除く)。

27.4.5 ウィンドウレジスタ (IWDG_WINR)

アドレスオフセット : 0x10

リセット値 : 0x0000 0FFF (STANDBY モードによりリセットされる)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	WIN[11:0]											
				rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:12 予約済みであり、リセット値に保持する必要があります。

ビット 11:0 **WIN[11:0]** : ウォッチドッグカウンタウィンドウ値

これらのビットは書き込みアクセス保護されており ([セクション 27.3.5](#) を参照)、ダウンカウンタと比較されるウィンドウ値の上限を格納しています。

リセットを防ぐには、カウンタの値がウィンドウレジスタの値よりも小さく、0x0 よりも大きい間にダウンカウンタを再ロードする必要があります。

再ロード値を変更できるようにするには、[ステータスレジスタ \(IWDG_SR\)](#) の WVU ビットがリセットされる必要があります。

注 : このレジスタを読み出すと、V_{DD} 電圧ドメインから再ロード値が返されます。このレジスタへの書き込み操作が進行中の場合には、この値は有効でないことがあります。このため、このレジスタから読み出された値が有効なのは、[ステータスレジスタ \(IWDG_SR\)](#) の WVU ビットがリセットされているときのみとなります。

27.4.6 IWDG レジスタマップ

次の表に、IWDG レジスタマップとリセット値を示します。

表 132. IWDG レジスタマップとリセット値

オフセット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x00	IWDG_KR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	KEY[15:0]																
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
0x04	IWDG_PR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	PR[2:0]		
	リセット値																														0	0	0	
0x08	IWDG_RLR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	RL[11:0]												
	リセット値																					1	1	1	1	1	1	1	1	1	1	1	1	
0x0C	IWDG_SR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	WVU	RVU	PVU
	リセット値																														0	0	0	
0x10	IWDG_WINR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	WIN[11:0]												
	リセット値																					1	1	1	1	1	1	1	1	1	1	1	1	

レジスタ境界アドレスについては [54ページのセクション 2.2.2](#) を参照してください。

28 システムウィンドウ型ウォッチドッグ (WWDG)

28.1 概要

システムウィンドウ型ウォッチドッグ (WWDG) は、通常、外部の影響や予期しない論理条件などによって発生し、アプリケーションプログラムを正常なシーケンスから逸脱させるソフトウェア障害の発生を検出するために使用されます。ウォッチドッグ回路は、T6 ビットがクリアされる前にプログラムがダウンカウンタの内容をリフレッシュしない限り、プログラムされた時間の経過後に MCU リセットを生成します。MCU リセットは、ダウンカウンタがウィンドウレジスタ値に達する前に 7 ビットのダウンカウンタの値 (制御レジスタ内) がリフレッシュされた場合にも生成されます。このことは、限られた時間枠 (time-window) の間にカウンタがリフレッシュされなければならないことを意味します。

WWDG クロックは、APB クロックから分周され、また設定可能な時間枠 (time-window) があるので、これをプログラムしてアプリケーション動作の異常な進み・遅れを検出できます。

WWDG は、正確な時間枠内で反応するウォッチドッグが必要なアプリケーションに適しています。

28.2 WWDG の主な機能

- プログラム可能なフリーランニングダウンカウンタ
- 条件付きリセット
 - ダウンカウンタの値が 0x40 より小さくなったときにリセット (ウォッチドッグが有効な場合)。
 - ダウンカウンタがウィンドウ外で再ロードされた場合にリセット (ウォッチドッグが有効な場合) (図 281 を参照)。
- 早期ウェイクアップ割込み (EWI) : ダウンカウンタが 0x40 になったときにトリガ (有効であり、ウォッチドッグがアクティブな場合)

28.3 WWDG の機能説明

ウォッチドッグが有効 (WWDG_CR レジスタの WDGA ビットがセットされている) な場合、7 ビットのダウンカウンタ (T[6:0] ビット) が 0x40 に達して 0x3F にデクリメントされた (T6 がクリアされた) 時点で、リセットを開始します。カウンタがウィンドウレジスタに格納された値より大きい間にソフトウェアがカウンタを再ロードした場合にも、リセットが生成されます。

アプリケーションプログラムは、通常動作時には定期的に WWDG_CR レジスタへの書き込みを行って、MCU リセットを防ぐ必要があります。この操作は、カウンタの値がウィンドウレジスタの値より小さいとき、かつ 0x3F より高いときに限られます。WWDG_CR レジスタに格納される値は、0xFF から 0xC0 の間でなければなりません。

WWDG のブロック図については、図 280 を参照してください。

28.3.4 高度なウォッチドッグ割込み機能

実際にリセットが生成される前に特定の安全処理やデータロギングを実施する必要がある場合は、早期ウェイクアップ割込み (EWI) が使用できます。EWI 割込みは、WWDG_CFR レジスタの EWI ビットをセットすることによって有効になります。ダウンカウンタ値が 0x40 に到達すると、EWI 割込みが生成され、対応する割込みサービスルーチン (ISR) を使用してデバイスをリセットする前に特定の処理 (通信やデータロギングなど) をトリガすることができます。

アプリケーションによっては、EWI 割込みを使用して、WWDG リセットを生成せずにソフトウェアのシステムチェックやシステム復旧/グレースフルデグラデーションを管理することができます。この場合、対応する割込みサービスルーチン (ISR) で WWDG カウンタを再ロードし、WWDG リセットを回避してから必要な操作をトリガしてください。

EWI 割込みは、WWDG_SR レジスタの EWIF ビットに“0”を書き込むことによってクリアされます。


注： 優先順位の高いタスクにおけるシステムロックなどによって EWI 割込みが使用できない場合、最終的には WWDG リセットが生成されます。

28.3.5 ウォッチドッグタイムアウトをプログラムする方法

 281 の式を使用して、WWDG のタイムアウトを計算することができます。

警告：	WWDG_CR レジスタに書き込むときには、ただちにリセットされるのを防ぐために、常に T6 ビットに 1 を書き込んでください。
------------	--

図 281. ウィンドウ型ウォッチドッグのタイミング図



タイムアウト値は次の式で算出されます。

$$t_{\text{WWDG}} = t_{\text{PCLK}} \times 4096 \times 2^{\text{WDGTB}[1:0]} \times (T[5:0] + 1) \quad (\text{ms})$$

ここで、

t_{WWDG} : WWDG タイムアウト

t_{PCLK} : APB クロック周期の測定値 (ms)

4096 : 内部分周器に対応する値

たとえば、APB 周波数が 48 MHz と等しい場合、WDGTB[1:0] は 3 にセットされ、T[5:0] は 63 にセットされます。

$$t_{\text{WWDG}} = (1/48000) \times 4096 \times 2^3 \times (63 + 1) = 43.69\text{ms}$$

t_{WWDG} の最小値と最大値については、データシートを参照してください。

28.3.6 デバッグモード

デバイスがデバッグモードになると（プロセッサは停止状態）、WWDG カウンタは、DBG モジュールの設定ビットに応じて、通常どおりに動作を続けるか、または停止します。詳細については、[セクション 37：デバッグサポート \(DBG\)](#) を参照してください。

28.4 WWDG レジスタ

レジスタの説明で使用されている略語のリストについては、[50 ページのセクション 1.2](#) を参照してください。

ペリフェラルレジスタには、ハーフワード（16 ビット）またはワード（32 ビット）単位でアクセスする必要があります。

28.4.1 制御レジスタ (WWDG_CR)

アドレスオフセット : 0x000

リセット値 : 0x0000 007F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WDGA	T[6:0]						
								rs	rw	rw	rw	rw	rw	rw	rw

ビット 31:8 予約済みであり、リセット値に保持する必要があります。

ビット 7 **WDGA** : 有効化ビット

このビットは、ソフトウェアでセットされ、リセット後はハードウェアによってのみクリアされます。
WDGA = 1 のとき、ウォッチドッグはリセットを生成できます。

0 : ウォッチドッグは無効です。

1 : ウォッチドッグは有効です。

ビット 6:0 **T[6:0]** : 7 ビットカウンタ (MSB から LSB まで)

これらのビットは、ウォッチドッグカウンタの値を含み、
($4096 \times 2^{WDGTB[1:0]}$) PCLK サイクルごとにデクリメントされます。0x40 に達して 0x3F にデクリメントされると (T6 がクリアされると)、リセットが生成されます。

28.4.2 設定レジスタ (WWDG_CFR)

アドレスオフセット : 0x004

リセット値 : 0x0000 007F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	WDGTB[2:0]			Res.	EWI	Res.	Res.	W[6:0]						
		rw	rw	rw		rs			rw	rw	rw	rw	rw	rw	rw

ビット 31:10 予約済みであり、リセット値に保持する必要があります。

ビット 13:11 **WDGTB[2:0]** : タイマーベース

プリスケアラのタイムベースは、次のように変更できます。

000 : CK カウンタクロック (PCLK/4096) 1 分周

001 : CK カウンタクロック (PCLK/4096) 2 分周

010 : CK カウンタクロック (PCLK/4096) 4 分周

011 : CK カウンタクロック (PCLK/4096) 8 分周

100 : CK カウンタクロック (PCLK/4096) 16 分周

101 : CK カウンタクロック (PCLK/4096) 32 分周

110 : CK カウンタクロック (PCLK/4096) 64 分周

111 : CK カウンタクロック (PCLK/4096) 128 分周

ビット 9 **EWI** : 早期ウェイクアップ割込み

このビットがセットされているときには、カウンタの値が 0x40 に達したときに割込みが発生します。

この割込みは、リセット後にハードウェアによってのみクリアされます。

ビット 6:0 **W[6:0]** : 7 ビットウィンドウ値

これらのビットは、ダウンカウンタと比較されるウィンドウ値を含みます。

28.4.3 ステータスレジスタ (WWDG_SR)

アドレスオフセット : 0x008

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	EWIF
															rc_w0

ビット 31:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 **EWIF** : 早期ウェイクアップ割込みフラグ

このビットは、カウンタの値が 0x40 に達したときにハードウェアによってセットされます。“0”を書き込んでソフトウェアでクリアする必要があります。“1”を書き込んでも、ビットの値は変化しません。このビットは、割込みが有効でない場合にもセットされます。

28.4.4 WWDG レジスタマップ

次の表に、WWDG のレジスタマップとリセット値を示します。

表 133. WWDG レジスタマップとリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
0x000	WWDG_CR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WDGA	T[6:0]									
	リセット値																									0	1	1	1	1	1	1	1			
0x004	WWDG_CFR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WDGTB [2:0]			Res.	EWI	Res.	Res.	W[6:0]									
	リセット値																			0	0	0		0			1	1	1	1	1	1	1			
0x008	WWDG_SR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	EWIF			
	リセット値																																0			

レジスタ境界アドレスについては [54 ページのセクション 2.2.2](#) を参照してください。

29 リアルタイムクロック (RTC)

29.1 概要

RTC は、あらゆる低電力モードを管理する自動ウェイクアップ機能を提供します。

本リアルタイムクロック (RTC) は、独立した BCD タイマ/カウンタです。RTC は、プログラム可能なアラーム割込み機能を備えた時刻/カレンダーを搭載しています。

供給電圧が動作範囲内にある間は、デバイスのステータス (実行モード、低電力モード、またはリセット中) に関係なく、RTC が停止することはありません。

RTC は V_{BAT} モードでも動作します。

29.2 RTC の主な機能

RTC は、次の機能をサポートしています (図 282 : RTC ブロック図を参照)。

- サブセカンド、秒、分、時 (12 または 24 時間形式)、週、曜日、日、月、年を、BCD フォーマット (2進化10進数) で表示するカレンダー。
- 28 日、29 日 (うるう年)、30 日、31 日の調整は自動的に行われます。
- 2 つのプログラム可能なアラーム
- 動作中での、1 から 32767 の RTC クロックパルス補正。これを使用してマスタクロックに同期させることができます。
- リファレンスクロック検出: より正確な秒のクロックソース (50 または 60 Hz) の使用で、カレンダーの精度を向上。
- 水晶振動子の不正確性を補正する、解像度 0.95 ppm のデジタル較正回路。
- カレンダーの内容を保存するタイムスタンプ機能。この機能は、タイムスタンプピンへのイベント、タンパイイベント、または V_{BAT} モードへの切り替えによりトリガできます。
- プログラム可能な解像度と周期による定期的イベントを可能にする、17 ビットの自動再ロードウェイクアップタイマ (WUT)。

RTC の電源はスイッチを介して供給され、そのスイッチは V_{DD} 電源があれば V_{DD} 電源から、または V_{BAT} ピンから電力を取得します。

RTC のクロックソースは次のいずれかです。

- 32.768 kHz の外部クリスタル (LSE)
- 外部レゾネータまたはオシレータ (LSE)
- 内部の低電力 RC オシレータ (32 kHz の標準周波数を持つ LSI)
- RCC 内のプリスケアラで分周された高速外部クロック (HSE)


LSE クロックを使用すれば、RTC は V_{BAT} モードおよびすべての低電力モードで動作します。LSI によるクロック供給の場合、RTC は V_{BAT} モードでは動作しませんが、SHUTDOWN モードを除くすべての低電力モードで動作します。

すべての RTC イベント (アラーム、ウェイクアップタイマ、タイムスタンプ) により割込みが生成され、低電力モードからデバイスをウェイクアップします。

29.3 RTC の機能説明

29.3.1 RTC ブロック図

図 282. RTC ブロック図



29.3.2 RTC ピンおよび内部信号

表 134. RTC の入出力ピン

ピン名	信号タイプ	説明
RTC_TS	入力	RTC タイムスタンプ入力
RTC_REFIN	入力	RTC の 50 または 60 Hz のリファレンスクロック入力
RTC_OUT1	出力	RTC 出力 1
RTC_OUT2	出力	RTC 出力 2

- 以下の 2 つの出力の内の 1 つを選択する RTC_OUT1 および RTC_OUT2 :
 - CALIB : 512 Hz または 1 Hz のクロック出力 (LSE 周波数 32.768 kHz の場合)。この出力は、RTC_CR レジスタの COE ビットをセットして有効にします。
 - TAMPALRM : この出力は、TAMP と ALARM 出力の論理和です。

ALARM は、アラーム A、アラーム B、またはウェイクアップ出力を選択する RTC_CR レジスタの OSEL[1:0] ビットを設定することで有効にします。TAMP は、タンパイイベント出力を選択する RTC_CR レジスタの TAMPOE ビットをセットすることで有効にします。

表 135. RTC 内部入力／出力信号

内部信号名	信号タイプ	説明
rtc_ker_ck	入力	RTC カーネルクロック、本書では RTCCLK ともいいます。
rtc_pclk	入力	RTC APB クロック
rtc_its	入力	RTC 内部タイムスタンプイベント
rtc_tamp_evt	入力	TAMP ペリフェラルで検出されたタンパイイベント (内部または外部)
rtc_it	出力	RTC 割込み (詳細については セクション 29.5: RTC 割込み を参照してください)
rtc_alra_trg	出力	RTC アラーム A イベント検出トリガ
rtc_alrb_trg	出力	RTC アラーム B イベント検出トリガ
rtc_wut_trg	出力	RTC ウェイクアップタイマイイベント検出トリガ
rtc_calovf	出力	RTC カレンダーオーバーフロー

RTC のカーネルクロックは通常、32.768 kHz の LSE ですが、RCC 内の他のクロックソースの選択も可能です (詳細は RCC を参照してください)。選択したクロックが LSE 以外の場合、いくつかの低電力モードまたは V_{BAT} では利用できない機能があります。詳細については、[セクション 29.4: RTC 低電力モード](#)を参照してください。

表 136. RTC 相互接続

信号名	転送元／転送先
rtc_its	電源コントローラ (PWR) から : 主電源喪失／スイッチから V _{BAT} 検出出力へ
rtc_tamp_evt	TAMP ペリフェラルから : tamp_evt
rtc_calovf	TAMP ペリフェラル : tamp_itamp5

トリガ出力は他のペリフェラルにもトリガとして使用できます。

29.3.3 RTC および TAMP によって制御される GPIO

バッテリーバックアップドメイン (V_{BAT}) に含まれている GPIO は、GPIO の設定にかかわらず、これらの I/O に機能を提供するペリフェラルによって直接制御されます。

RTC および TAMP ペリフェラルは両方とも、これらの I/O に機能を提供します ([セクション 30 : タンパおよびバックアップレジスタ \(TAMP\)](#) を参照してください)。

RTC_OUT1、RTC_TS、および TAMP_IN1 は同一ピン (PC13) 上に配置されます。PC13 に配置された RTC および TAMP の機能はすべての低電力モードおよび V_{BAT} モードで使用できます。

出力形式は、[表 137](#) に示す優先順位に従います。

表 137. PC13 設定⁽¹⁾

PC13 ピン機能		OSEL[1:0] (ALARM 出カインネーブル)	TAMPOE (TAMPER 出カインネーブル)	COE (CALIB 出カインネーブル)	OUT2EN	TAMPALRM_TYPE	TAMPALRM_PU	TAMP1E (TAMP_IN1 入カインネーブル)	TSE (RTC_TS 入カインネーブル)
TAMPALRM 出力 プッシュプル		01、10、 または 11	0	無視	無視	0	0	無視	無視
		00	1						
		01、10、 または 11	1						
TAMPALRM 出力 オープンドレイン (2)	プルアップなし	01、10、 または 11	0	無視	無視	1	0	無視	無視
		00	1						
		01、10、 または 11	1						
	内部プルアップ	01、10、 または 11	0	無視	無視	1	1	無視	無視
		00	1						
		01、10、 または 11	1						
CALIB 出力 PP		00	0	1	0	無視	無視	無視	無視
TAMP_IN1 入力フローティング		00	0	0	無視	無視	無視	1	0
		00	0	1	1				
		無視	無視	0					
RTC_TS および TAMP_IN1 入力フローティング		00	0	0	無視	無視	無視	1	1
		00	0	1	1				
		無視	無視	0					
RTC_TS 入力フローティング		00	0	0	無視	無視	無視	0	1
		00	0	1	1				
		無視	無視	0					

表 137. PC13 設定⁽¹⁾ (続き)

PC13 ピン機能	OSEL[1:0] (ALARM 出カインェブル)	TAMPOE (TAMPER 出カインェブル)	COE (CALIB 出カインェブル)	OUT2EN	TAMPALRM_TYPE	TAMPALRM_PU	TAMP1E (TAMP_IN1 入カインェブル)	TSE (RTC_TS 入カインェブル)
ウェイクアップピンまたは標準 GPIO	00	0	0	無視	無視	無視	0	0
	00	0	1	1				
	無視	無視	0					

1. OD : オープンドレイン、PP : プッシュプル
2. この設定では、GPIO を入力に設定する必要があります。

さらに、OUT2EN ビットにより、RTC_OUT2 を PA4 ピンに出力することができます。この出力は、V_{BAT} モードでは使用できません。表 138 に示すとおり、OSEL、COE および OUT2EN の設定によって、RTC_OUT1 または RTC_OUT2 に別の機能を配置することができます。

表 138. RTC_OUT の配置

OSEL[1:0] ビット (ALARM 出カインェブル)	COE ビット (CALIB 出カインェブル)	OUT2EN ビット	PC13 の RTC_OUT1	PA4 の RTC_OUT2
00	0	0	-	-
00	1		CALIB	-
01、10、または 11	無視		TAMPALRM	-
00	0	1	-	-
00	1		-	CALIB
01、10、または 11	0		-	TAMPALRM
01、10、または 11	1		TAMPALRM	CALIB

29.3.4 クロックとプリスケアラ

RTC クロックソース (RTCCLK) は、LSE クロック、LSI オシレータクロック、HSE クロックのうちから、クロックコントローラを介して選択されます。RTC クロックソースの設定に関する詳細は、[セクション 5 : リセットおよびクロック制御 \(RCC\)](#) を参照してください。

プログラム可能なプリスケアラステージで、カレンダーの更新に使用する 1 Hz のクロックを生成します。消費電力を最少に抑えるため、プリスケアラは以下に示す 2 つのプログラム可能なプリスケアラに分割されます ([図 282 : RTC ブロック図](#) を参照)。

- RTC_PRER レジスタの PREDIV_A ビットで設定される 7 ビットの非同期プリスケアラ
- RTC_PRER レジスタの PREDIV_S ビットで設定される 15 ビットの同期プリスケアラ

注 : 両方のプリスケアラを使用する場合は、非同期プリスケアラを高い値に設定して消費を最低限に抑えることをお勧めします。

LSE 周波数 32.768 kHz で 1 Hz (ck_spre) の内部クロック周波数を得るため、非同期プリスケアラ分周比は 128、同期プリスケアラの分周比は 256 に設定されます。

最低分周比は 1、最大分周比は 2^{22} です。

これは、約 4 MHz の最大入力周波数に相当します。

f_{ck_apre} は、次の式で与えられます。

$$f_{CK_APRE} = \frac{f_{RTCCLK}}{PREDIV_A + 1}$$

ck_apre クロックは、サブセカンドダウンカウンタであるバイナリ RTC_SSR にクロックを供給するために使用されます。値がゼロになると、RTC_SSR は、PREDIV_S の内容で再ロードされます。

f_{ck_apre} は、次の式で与えられます。

$$f_{CK_SPRE} = \frac{f_{RTCCLK}}{(PREDIV_S + 1) \times (PREDIV_A + 1)}$$

ck_spre クロックは、カレンダーの更新に、または 16 ビットウェイクアップ自動再ロードタイマのタイムベースとして使用できます。短いタイムアウト期間を得るため、16 ビットウェイクアップ自動再ロードタイマを、プログラム可能な 4 ビット非同期プリスケアラで分周した RTCCLK で動作させることもできます (詳細は [セクション 29.3.7 : 周期的自動ウェイクアップ](#) を参照)。

29.3.5 リアルタイムクロックとカレンダー

RTC カレンダーの時刻および日付レジスタには、PCLK (APB クロック) と同期するシャドウレジスタからアクセスします。同期持続の待ち時間を避けるため、これらのレジスタに直接アクセスすることもできます。

- サブセカンド用 RTC_SSR
- 時刻用 RTC_TR
- 日付用 RTC_DR

RTCCLK サイクルごとに現在のカレンダー値がシャドウレジスタにコピーされ、RTC_ICSR レジスタの RSF ビットがセットされます ([セクション 29.6.10 : RTC シフト制御レジスタ \(RTC_SHIFTR\)](#) を参照)。STOP モードおよび STANDBY モードでは、コピーは行われません。これらのモードが終了すると、RTCCLK 4 サイクル以内にシャドウレジスタが更新されます。

アプリケーションが、カレンダーレジスタを読み出す際、実際にはシャドウレジスタの内容にアクセスします。RTC_CR レジスタの BYPSHAD 制御ビットをセットすることにより、カレンダーレジスタに直接アクセスできます。デフォルトでは、このビットはクリアされており、ユーザはシャドウレジスタにアクセスします。

RTC_SSR、RTC_TR または RTC_DR レジスタを BYPSHAD = 0 の状態で読み出す際は、APB クロックの周波数 (f_{APB}) は、RTC クロック (f_{RTCCLK}) の周波数の 7 倍以上でなければなりません。

シャドウレジスタは、システムリセットによってリセットされます。

29.3.6 プログラム可能なアラーム

RTC ユニットは、プログラム可能なアラームであるアラーム A とアラーム B を生成します。以下のアラーム A についての説明は、アラーム B にもそのまま応用が可能です。

プログラム可能なアラーム機能は、RTC_CR レジスタの ALRAE ビットを通じて有効にします。

ALRAF は、カレンダーのサブセカンド、秒、分、時、日または曜日がそれぞれアラームレジスタ RTC_ALRMASR および RTC_ALRMAR にプログラムされている値と一致する場合は 1 にセットされます。各カレンダー項目は、RTC_ALRMAR レジスタの MSKx ビットおよび RTC_ALRMASR レジスタの MASKSSx ビットで個別に選択できます。

アラームの割り込みは、RTC_CR レジスタの ALRAIE ビットを通じて有効にします。

注意： 秒の項目が選択されている (RTC_ALRMAR で MSK1 ビットがリセットされている) 場合、正しい動作を保証するため、RTC_PRER レジスタでセットされる同期プリスケアラの分周比は 3 以上でなければなりません。

アラーム A および アラーム B (RTC_CR レジスタの OSEL[1:0] ビットで有効になっている場合) は、TAMPALRM 出力に送ることができます。TAMPALRM 出力の極性は、RTC_CR レジスタの POL ビットを通じて設定できます。

29.3.7 周期的自動ウェイクアップ

周期的ウェイクアップフラグは、16 ビットのプログラム可能な自動再ロードダウンカウンタによって生成されます。ウェイクアップタイマの範囲は 17 ビットまで拡張できます。

ウェイクアップ機能は、RTC_CR レジスタの WUTE ビットを通じて有効にします。

ウェイクアップタイマクロック入力 ck_wut には、次のものが使用できます。

- 2、4、8、または 16 分周した RTC クロック (RTCCLK)
RTCCLK が LSE (32.768 kHz) である場合、最小分解能 61 μ s で、ウェイクアップ割込み周期を 122 μ s から 32 s の範囲で設定できます。
- ck_spre (通常は 1 Hz の内部クロック)
ck_spre 周波数が 1 Hz の場合、1 秒の分解能でウェイクアップ時間を 1 秒からおよそ 36 時間までの範囲で設定できます。このプログラム可能な広い時間範囲は、2 つの部分に分かれます。
 - WUCKSEL [2:1] = 10 の場合は 1 秒から 18 時間、
 - WUCKSEL [2:1] = 11 の場合は約 18 時間から 36 時間です。後者の場合、16 ビットカウンタの現在値に 2^{16} が加算されます。初期化シーケンスが完了すると (836 ページのウェイクアップタイマのプログラミングを参照)、タイマがカウントダウンを開始します。ウェイクアップ機能が有効になっている場合、低電力モードでもカウントダウンはアクティブのままとなります。さらに、カウンタがゼロに到達すると、RTC_SR レジスタの WUTF フラグがセットされ、ウェイクアップカウンタが再ロード値 (RTC_WUTR レジスタ値) で自動的に再ロードされます。

その後、WUTF フラグはソフトウェアでクリアする必要があります。

RTC_CR レジスタの WUTIE ビットをセットして周期的ウェイクアップ割込みを有効にすると、デバイスは低電力モードを終了できます。

周期的なウェイクアップフラグは、RTC_CR レジスタの OSEL[0:1] ビットを通じて有効になっている場合に限り、TAMPALRM 出力に送ることができます。TAMPALRM 出力の極性は、RTC_CR レジスタの POL ビットを通じて設定できます。

低電力モード (SLEEP、STOP、STANDBY) と同様に、システムリセットもウェイクアップタイマには影響しません。

29.3.8 RTC の初期化と設定

RTC レジスタアクセス

RTC レジスタは、32 ビットのレジスタです。APB インタフェースは、RTC レジスタアクセスに 2 ウェイトステートを挿入します。ただし、BYPHAD = 0 のときのカレンダーシャドウレジスタへの読み出しアクセスは除きます。

RTC レジスタ書き込み保護

システムリセット後、RTC レジスタは、PWR_CR1 レジスタの DBP ビットをクリアすることによって、不要な書き込みアクセスから保護されます（電源制御のセクションを参照）。RTC レジスタ書き込みアクセスを可能にするには、DBP ビットをセットする必要があります。

RTC ドメインリセット後、いくつかの RTC レジスタは書き込み保護されます。

RTC レジスタへの書き込みは、書き込み保護レジスタ RTC_WPR にキーを書き込むことにより有効になります。

保護された RTC レジスタの書き込み保護をアンロックするには、次の手順が必要です。

1. RTC_WPR レジスタに“0xCA”を書き込みます。
2. RTC_WPR レジスタに“0x53”を書き込みます。

誤ったキーを書き込むと、書き込み保護が再度アクティブになります。

保護メカニズムは、システムリセットの影響を受けません。

カレンダーの初期化と設定

時間形式やプリスケアラ設定を含むカレンダー時刻と日付の初期値をプログラムするには、次のシーケンスが必要です。

1. RTC_ICSR レジスタで INIT ビットを 1 にセットして、初期化モードに入ります。このモードでは、カレンダーカウンタが停止し、その値を更新することができます。
2. RTC_ICSR レジスタの INITF ビットをポーリングします。INITF が 1 にセットされると、初期化フェーズモードに入ります。これには RTCCLK クロック約 2 サイクルを必要とします（クロック同期のため）。
3. カレンダーカウンタのための 1 Hz クロックを生成するには、RTC_PRER レジスタで両方のプリスケアラ分周比をプログラムします。
4. シャドウレジスタ (RTC_TR および RTC_DR) に時刻と日付の初期値をロードし、RTC_CR レジスタの FMT ビットを介して時間形式（12 時間または 24 時間）を設定します。
5. INIT ビットをクリアして初期化モードを終了します。その後、カレンダーカウンタの実際の値が自動的にロードされ、4 RTCCLK クロックサイクル後にカウントが再開します。

初期化シーケンスが完了すると、カレンダーがカウントを開始します。

注： システムリセット後、アプリケーションは RTC_ICSR レジスタの INITS フラグを読み出し、カレンダーが初期化されたか否かを確認できるようになります。このフラグが 0 であれば、カレンダーの年の項目が RTC ドメインリセットデフォルト値 (0x00) にセットされているため、初期化されていません。初期化後にカレンダーを読み出すには、まずソフトウェアで RTC_ICSR レジスタの RSF フラグがセットされていることを確認する必要があります。

サマータイム

サマータイム管理は、RTC_CR レジスタの SUB1H ビット、ADD1H ビット、BKP ビットを介して行われます。

SUB1H または ADD1H を使用すると、ソフトウェアは初期化手順を踏まずに 1 度の操作で、カレンダーから 1 時間引いたり足したりすることができます。

さらに、ソフトウェアは BKP ビットを使用してこの操作を記憶することができます。

アラームのプログラミング

プログラム可能なアラームをプログラムまたは更新するには、同様な手順を踏む必要があります。以下に示すのはアラーム A の手順ですが、アラーム B についても同様です。

1. RTC_CR の ALRAE をクリアしてアラーム A を無効にします。
2. アラーム A レジスタ (RTC_ALRMASSR/RTC_ALRMAR) をプログラムします。
3. RTC_CR レジスタで ALRAE をセットしてアラーム A を再び有効にします。

注： RTC_CR レジスタの各変更は、クロック同期のため RTCCLK クロック約 2 サイクル後に有効になります。

ウェイクアップタイマのプログラミング

ウェイクアップタイマ自動再ロード値 (RTC_WUTR の WUT[15:0]) の設定または変更には、次の手順が必要です。

1. RTC_CR の WUTE をクリアしてウェイクアップタイマを無効にします。
2. RTC_ICSR の WUTWF がセットされ、ウェイクアップ自動再ロードカウンタおよび WUCKSEL [2:0] ビットへのアクセスが許可されていることが確認されるまで WUTWF をポーリングします。この手順は、カレンダー初期化モードではスキップする必要があります。これには RTCCLK クロック約 2 サイクルを必要とします (クロック同期のため)。
3. ウェイクアップ自動再ロード値 WUT[15:0] およびウェイクアップクロック選択 (RTC_CR の WUCKSEL[2:0] ビット) をプログラムします。RTC_CR で WUTE をセットしてタイマを再び有効にします。ウェイクアップタイマがカウントダウン再びを開始します。WUTWF ビットは、クロックの同期化により、WUTE クリア後、2 RTCCLK クロックサイクルまでにクリアされます。

29.3.9 カレンダーの読出し

RTC_CR レジスタの BYPSHAD 制御ビットがクリアされている場合

RTC カレンダーレジスタ (RTC_SSR、RTC_TR、および RTC_DR) を正しく読み出すには、APB1 クロック周波数 (f_{PCLK}) が RTC クロック周波数 (f_{RTCCLK}) の 7 倍以上でなければなりません。これにより、同期メカニズムの安全な動作が保証されます。

APB1 クロック周波数が RTC クロック周波数の 7 倍未満である場合、ソフトウェアによってカレンダー時間と日付レジスタを 2 回読み出す必要があります。RTC_TR の 2 回目の読出しが 1 回目の読出しと同じ結果であれば、データが正しいことが保証されます。同じでない場合は、3 回目の読出しアクセスを行う必要があります。どの場合も、APB1 クロック周波数は必ず RTC クロック周波数以上である必要があります。

RTC_ICSR レジスタの RSF ビットは、カレンダーレジスタが RTC_SSR、RTC_TR、および RTC_DR シャドウレジスタにコピーされるたびにセットされます。コピーは RTCCLK サイクルごとに行われます。3 つの値における一貫性を保証するため、RTC_SSR または RTC_TR のどちらかを読み出すと、高次カレンダーシャドウレジスタの値は RTC_DR が読み出されるまでロックされます。ソフトウェアが 1 RTCCLK サイクル未満の間隔でカレンダーの読出しアクセスを行う場合、最初のカレンダー読出し後

にRSF をソフトウェアでクリアする必要がある、その後ソフトウェアは、RSF ビットがセットされるまで待ってから、RTC_SSR、RTC_TR、および RTC_DR レジスタを再び読み出す必要があります。

低電力モード (STOP または STANDBY) からのウェイクアップ後は、RSF をソフトウェアでクリアする必要があります。その後、ソフトウェアは、いま一度 RSF がセットされるまで待ってから、RTC_SSR、RTC_TR、および RTC_DR レジスタを再び読み出す必要があります。

RSF ビットは、ウェイクアップ後にクリアする必要がありますが、低電力モードに入る前には、その必要はありません。

システムリセット後、ソフトウェアは RSF がセットされるまで待ってから、RTC_SSR、RTC_TR、および RTC_DR レジスタを読み出す必要があります。実際、システムリセットがかかると、シャドウレジスタはデフォルト値にリセットされます。

初期化 (835 ページの [カレンダーの初期化と設定](#) を参照) 後、ソフトウェアは RSF がセットされるまで待ってから、RTC_SSR、RTC_TR、および RTC_DR レジスタを読み出す必要があります。

同期 ([セクション 29.3.11 : RTC の同期](#) を参照) 後、ソフトウェアは RSF がセットされるまで待ってから、RTC_SSR、RTC_TR、および RTC_DR レジスタを読み出す必要があります。

RTC_CR レジスタ (バイパスシャドウレジスタ) の BYPSHAD 制御ビットがセットされている場合

カレンダーレジスタを読み出すと、カレンダーカウンタの値が直接与えられるため、RSF ビットがセットされるのを待つ必要はありません。シャドウレジスタは低電力モード (ストップまたはスタンバイ) では更新されないため、低電力モード終了後に特にこのような読出しが有用です。

BYPSHAD ビットが 1 にセットされている場合、レジスタへの 2 回の読出しアクセス間で RTCCLK エッジが発生した場合は、さまざまなレジスタ間で互いに不整合が起きる場合があります。さらに、読出し操作中に RTCCLK エッジが発生した場合、レジスタの 1 つが不正な値となる場合があります。ソフトウェアはすべてのレジスタを 2 回読み出し、その結果を比較してデータに整合性があり正しいことを確認する必要があります。その代わりに、ソフトウェアはカレンダーレジスタの最下位の数値を 2 回比較するだけで構いません。

注 : BYPSHAD = 1 の間、カレンダーレジスタの読出し命令が完了するには 1 APB サイクルだけ余計に必要となります。

29.3.10 RTC のリセット

カレンダーシャドウレジスタ (RTC_SSR、RTC_TR、RTC_DR) および RTC ステータスレジスタ (RTC_ICSR) の一部のビットは、利用可能なすべてのシステムリセットリソースによってデフォルト値にリセットされます。

逆に、次のレジスタは RTC ドメインリセットによってそれぞれのデフォルト値にリセットされ、システムリセットの影響は受けません。RTC の現在のカレンダーレジスタ、RTC 制御レジスタ (RTC_CR)、プリスケールレジスタ (RTC_PRER)、RTC 較正レジスタ (RTC_CALR)、RTC シフトレジスタ (RTC_SHIFTR)、RTC タイムスタンプレジスタ (RTC_TSSSR、RTC_TSTR、および RTC_TSDR)、ウェイクアップタイマレジスタ (RTC_WUTR)、およびアラーム A およびアラーム B レジスタ (RTC_ALRMASR/RTC_ALRMAR および RTC_ALRMBSSR/RTC_ALRMBR)。

さらに、LSE によってクロック供給されるとき、RTC はリセットソースが RTC ドメインリセット 1 と異なる場合は、システムリセット中も動作し続けます (システムリセットによる影響を受けない RTC クロックソースの詳細については RCC を参照)。RTC ドメインリセットが発生すると、RTC は停止し、すべての RTC レジスタがリセット値にセットされます。

29.3.11 RTC の同期

RTC は、高精度でリモートクロックと同期できます。サブセカンド項目 (RTC_SSR または RTC_TSSSR) を読み出すと、リモートクロックによって維持されている時刻と RTC 間の正確なオフセットが計算できます。その後、RTC_SHIFTR を使用してほんの一瞬クロックを「シフト」することによって RTC を調整し、このオフセットを取り除くことができます。

RTC_SSR には、同期プリスケアラのカウンタの値が入っています。これにより、RTC によって維持されている正確な時刻を $1/(\text{PREDIV_S} + 1)$ 秒の分解能まで計算することができます。その結果、同期プリスケアラ値 (PREDIV_S[14:0]) を増加させることにより分解能を改善できます。許可されている最大分解能 (32768 Hz クロックで 30.52 μ s) は、PREDIV_S を 0x7FFF にセットすることにより得られます。

ただし、PREDIV_S を増加させるということは、同期プリスケアラの出力を 1 Hz に維持するため PREDIV_A を減らす必要があることを意味します。このように、非同期プリスケアラの出力周波数が増加すると、RTC の動的消費電力が増加する場合があります。

RTC は、RTC シフト制御レジスタ (RTC_SHIFTR) を使って微調整できます。RTC_SHIFTR に書き込むことにより、 $1/(\text{PREDIV_S} + 1)$ 秒の分解能で、クロックを最大 1 秒だけシフト (遅れ/進み) させることができます。このシフト操作の本質は、同期プリスケアラのカウンタ SS[15:0] に SUBFS[14:0] 値を加算することであり、この操作はクロックを遅らせることになります。同時に ADD1S ビットがセットされた場合、1 秒追加すると同時に秒の小数部を差し引くことになるため、クロックを進めることになります。

注意： シフト操作を始める前に、ユーザは SS[15] = 0 であることを確認し、オーバーフローが発生しないようにする必要があります。

RTC_SHIFTR レジスタへの書き込みによってシフト操作が始まるとすぐに、シフト操作が保留中であることを示す SHPF フラグがハードウェアによってセットされます。このビットは、シフト操作が完了するとすぐに、ハードウェアによってクリアされます。

注意： この同期機能はリファレンスクロック検出機能とは両立できません。具体的には、REFCKON = 1 のときにファームウェアから RTC_SHIFTR への書き込みはできません。

29.3.12 RTC リファレンスクロック検出

RTC カレンダの更新は、リファレンスクロックである RTC_REFIN に同期させることができます。通常は商用電源 (50 または 60 Hz) です。RTC_REFIN リファレンスクロックには、32.768 kHz LSE クロックより高い精度が必要です。RTC_REFIN 検出を有効にした際 (RTC_CR の REFCKON ビットが 1 にセット)、カレンダは引き続き LSE クロックによって駆動され、RTC_REFIN はカレンダ更新周波数 (1 Hz) による誤差の補正に使用されます。

各 1 Hz クロックエッジは、一番近い RTC_REFIN クロックエッジ (所与の時間枠内に見つかった場合) と比較されます。ほとんどの場合、2 つのクロックエッジは正しく整列しています。LSE クロックが不正確なために 1 Hz のクロックがずれた場合、RTC は 1 Hz のクロックを少しシフトさせ、その後の 1 Hz のクロックエッジが整列するようにします。このメカニズムのおかげで、カレンダはリファレンスクロックと同様に正確になります。

RTC は、32.768 kHz クォーツから生成される 256 Hz クロック (ck_apre) を使用して、リファレンスクロックソースがあるかどうかを検出します。検出は各カレンダ更新 (1 秒ごと) 程度の時間枠で行われます。最初のリファレンスクロックエッジを検出する際、この時間枠は ck_apre 7 周期に等しくなります。その後のカレンダ更新では、ck_apre 3 周期より短い時間枠が使用されます。

リファレンスクロックがこの時間枠内で検出されるたびに、ck_spre クロックを出力する同期プリスケアラは強制的に再ロードされます。プリスケアラは同時に再ロードされるので、リファレンスクロックおよび 1 Hz のクロックが整列するタイミングには影響しません。クロックが整列していない

場合、後の 1 Hz クロックエッジは、リファレンスクロックと整列するように再ロードによって少しシフトされます。

リファレンスクロックが停止した (ck_apre 3 周期の枠内でリファレンスクロックエッジが発生しない) 場合、カレンダーは LSE クロックのみを基準にして更新が継続されます。その後 RTC は ck_spre エッジを中心として ck_apre 7 周期という広い検出時間枠でリファレンスクロックを待ちます。

基準クロック検出を有効にした場合、PREDIV_A および PREDIV_S を以下に示すそれぞれのデフォルト値にセットする必要があります。

- PREDIV_A = 0x007F
- PREDIV_S = 0x00FF

注： RTC_REFIN クロック検出は、STANDBY モードでは利用できません。

29.3.13 RTC の高精度デジタル較正

RTC 周波数の精度は、-487.1 ppm~+488.5 ppm の範囲で、分解能約 0.954 ppm でデジタル的に較正できます。周波数の修正は、一連の微調整 (個々の RTCCLK パルスの追加や削除) によって行われます。このような調整は、短い期間で観測された場合でも RTC が十分に較正されるように、かなり広範に分散して行われます。

この高精度デジタル較正は、入力周波数が 32768 Hz の場合、RTCCLK 約 2^{20} パルスのサイクルまたは 32 秒の間で行われます。このサイクルは、RTCCLK によって駆動される 20 ビットカウンタ、cal_cnt[19:0] によって維持されます。

高精度較正レジスタ (RTC_CALR) によって、32 秒サイクル中にマスクされる RTCCLK クロックサイクル数を指定します。

- CALM[0] ビットを 1 にセットすると、32 秒サイクルの中でちょうど 1 パルスがマスクされます。
- CALM[1] ビットを 1 にセットすると、さらに 2 サイクルがマスクされます。
- CALM[2] ビットを 1 にセットすると、さらに 4 サイクルがマスクされます。
- CALM[8] ビットを 1 にセットするまで続けると、256 クロックがマスクされます。

注： CALM[8:0] (RTC_CALR) によって、32 秒サイクル中にマスクされる RTCCLK パルス数を指定します。CALM[0] ビットを 1 にセットすると、cal_cnt[19:0] = 0x80000 になった時点で、32 秒サイクル中でちょうど 1 パルスがマスクされます。CALM[1] = 1 では、さらに 2 サイクルがマスクされ (cal_cnt = 0x40000 および 0xC0000)、CALM[2] = 1 では、さらに 4 サイクルがマスクされ (cal_cnt = 0x20000/0x60000/0xA0000/ 0xE0000)、CALM[8] = 1 まで続けると、256 クロックがマスクされ (cal_cnt = 0xFF800)。

CALM では、細かい分解能で RTC 周波数を最大 487.1 ppm 負の方向に調整することができ、CALP ビットでは周波数を 488.5 ppm 正の方向に調整することができます。CALP を“1”にセットすることにより、実質上は、RTCCLK 2^{11} サイクルごとに、RTCCLK パルスが 1 パルス追加で挿入されます。すなわち、32 秒サイクルごとに 512 クロックが追加されることとなります。

CALM を CALP と合わせて使用すると、32 秒サイクルの間に RTCCLK -511 から +512 サイクルまでのオフセットが追加でき、これは約 0.954 ppm の分解能で較正範囲 -487.1~+488.5 ppm に換算されます。

有効較正周波数 (FCAL) を入力周波数 (FRTCCLK) に対して求める計算式は次のとおりです。

$$F_{\text{CAL}} = F_{\text{RTCCLK}} \times [1 + (\text{CALP} \times 512 - \text{CALM}) / (2^{20} + \text{CALM} - \text{CALP} \times 512)]$$

PREDIV_A < 3 の場合の較正

非同期プリスケアラ値 (RTC_PRER レジスタの PREDIV_A ビット) が 3 未満の場合、CALP ビットを 1 にセットすることはできません。CALP がすでに 1 にセットされていて、PREDIV_A ビットが 3 未満の値にセットされた場合、CALP の設定値は無視され、CALP が 0 に設定された場合と同じように較正されます。

PREDIV_A が 3 未満の状態では較正を実施するには、各秒のカウントが 8 RTCCLK クロックサイクル分早められるように同期プリスケアラ値 (PREDIV_S) を小さくする必要があります。これは 32 秒毎に 256 クロックサイクル追加することに相当します。結果として、CALM ビットのみを使用して 32 秒周期の間に 255 クロックパルスから 256 クロックパルス (243.3 から 244.1 ppm の較正範囲に相当) を追加することができます。

公称 RTCCLK 周波数が 32768 Hz で、PREDIV_A が 1 (分周比 2) の場合、PREDIV_S を 16383 ではなく 16379 (4 少ない) にセットする必要があります。また、PREDIV_A が 0 の場合、PREDIV_S を 32767 ではなく 32759 (8 少ない) にセットする必要がありますので注意してください。

PREDIV_S をこのように減少させた場合、較正された入力クロックの有効周波数の式は次のようになります。

$$F_{\text{CAL}} = F_{\text{RTCCLK}} \times [1 + (256 - \text{CALM}) / (2^{20} + \text{CALM} - 256)]$$

この場合、RTCCLK が正確に 32768.00 Hz であれば、CALM[7:0] が 0x100 (CALM 設定範囲の中間値) と等しくなるのが正しい設定です。

RTC 較正值の確認

RTC の精度は、RTCCLK の正確な周波数を測定し、正しい CALM 値および CALP 値を計算することにより保証されます。オプションの 1 Hz 出力が搭載されており、アプリケーションによって RTC 精度の測定と確認を行うことができます。

ある時間間隔で RTC の周波数を精密に測定すると、デジタル較正サイクルを測定周期とどのように合わせているかにより、測定期間中に最大 2 RTCCLK クロックサイクルの測定誤差が生じます。

ただし、この測定誤差は、測定周期が較正サイクル周期と同じ長さであれば排除できます。この場合、観測される唯一の誤差はデジタル較正の分解能による誤差となります。

- デフォルトでは、較正サイクル周期は 32 秒です。

このモードを使用して正確に 32 秒で 1 Hz 出力の精度を測定すると、その精度は 0.477 ppm (較正分解能の制限により 32 秒で 0.5 RTCCLK サイクル) 以内となることが保証されます。

- RTC_CALR レジスタの CALW16 ビットを 1 にセットして、較正サイクル周期を強制的に 16 秒にすることができます。

この場合、RTC 精度は最大誤差 0.954 ppm (16 秒で 0.5 RTCCLK サイクル) で 16 秒間で測定できます。ただし、較正分解能が下がるため、長期的な RTC 精度もまた 0.954 ppm に下がります。CALW16 が 1 にセットされると、CALM[0] ビットは 0 のままとなります。

- RTC_CALR レジスタの CALW8 ビットを 1 にセットして、較正サイクル周期を強制的に 8 秒にすることができます。

この場合、RTC 精度は最大誤差 1.907 ppm (8 秒で 0.5 RTCCLK サイクル) で 8 秒で測定できます。長期的な RTC 精度もまた 1.907 ppm に下がります。CALW8 が 1 にセットされると、CALM[1:0] ビットは 00 のままとなります。

動作中の再較正

次の処理を実施することにより、RTC_ICSR/INITF = 0 の間でも、較正レジスタ (RTC_CALR) を動作中に更新することができます。

1. RTC_ICSR/RECALPF (再較正保留フラグ) をポーリングします。
2. このフラグが 0 にセットされている場合は、必要に応じて新しい値を RTC_CALR に書き込みます。すると、RECALPF が自動的に 1 にセットされます。
3. RTC_CALR への書き込み動作後 ck_apre 3 サイクル以内に、新しい較正設定が有効になります。

29.3.14 タイムスタンプ機能

タイムスタンプは、RTC_CR レジスタの TSE または ITSE ビットを 1 にセットすることにより有効になります。

TSE がセットされている場合：

RTC_TS ピン でタイムスタンプイベントが検出されると、タイムスタンプレジスタ (RTC_TSSSR、RTC_TSTR、RTC_TSDR) にカレンダーが保存されます。

TAMPTS がセットされている場合：

TAMP_INx ピンx でタイムスタンプイベントが検出されると、タイムスタンプレジスタ (RTC_TSSSR、RTC_TSTR、RTC_TSDR) にカレンダーが保存されます。

ITSE がセットされている場合：

内部タイムスタンプイベントが検出されると、タイムスタンプレジスタ (RTC_TSSSR、RTC_TSTR、RTC_TSDR) にカレンダーが保存されます。内部タイムスタンプイベントは、V_{BAT} 電源への切り替えによって生成されます。

また、タイムスタンプイベントが発生すると、内部または外部イベントによって、RTC_SR レジスタのタイムスタンプフラグビット (TSF) がセットされます。イベントが内部である場合は、ITSF フラグが RTC_SR レジスタにもセットされます。

RTC_CR レジスタの TSIE ビットをセットすることにより、タイムスタンプイベントが発生したときに割込みが生成されます。

タイムスタンプフラグ (TSF) がすでにセットされている間に新しいタイムスタンプイベントが検出された場合、タイムスタンプオーバーフローフラグ (TSOVF) がセットされ、タイムスタンプレジスタ (RTC_TSTR および RTC_TSDR) は、その前のイベントの結果を維持します。

注： 同期処理のため、TSF はタイムスタンプイベント発生から ck_apre 2 サイクル後にセットされます。一方、TSOVF のセットに遅延はありません。これは、2 つのタイムスタンプイベントの発生したタイミングが近い場合、TSF がまだ“0”であっても TSOVF が“1”と検出される可能性があることを意味します。よって、TSOVF のポーリングは TSF がセットされた後に実施することをお勧めします。

注意： TSF ビットのクリア処理を行った直後にタイムスタンプイベントが発生した場合、TSF ビットおよび TSOVF ビットの両方がセットされます。同時に発生するタイムスタンプイベントのマスキングを回避するため、アプリケーションは TSF がすでに“1”と読み出されていない限り“0”クリアの処理を行ってはなりません。

オプション機能として、タンパイイベントによってタイムスタンプイベントを記録することもできます。RTC 制御レジスタ (RTC_CR) の TAMPTS 制御ビットの説明を参照してください。

29.3.15 較正クロック出力

RTC_CR レジスタの COE ビットが 1 にセットされると、CALIB デバイス出力にリファレンスクロックが供給されます。

RTC_CR レジスタの COSEL ビットがリセットされかつ PREDIV_A = 0x7F の場合、CALIB 周波数は $f_{\text{RTCCLK}}/64$ となります。これは 32.768 kHz の RTCCLK 周波数に対する 512 Hz の較正出力に相当します。立ち下がリエッジには軽いジッタがあるため、CALIB のデューティサイクルは不規則になります。したがって、立ち上がりエッジの使用が推奨されます。

COSEL がセットされ、かつ “PREDIV_S+1” がゼロ以外の 256 の倍数である場合（すなわち、PREDIV_S[7:0] = 0xFF）、CALIB 周波数は $f_{\text{RTCCLK}}/(256 * (\text{PREDIV_A}+1))$ となります。これは、RTCCLK 周波数が 32.768 kHz で、プリスケアラデフォルト値（PREDIV_A = 0x7F、PREDIV_S = 0xFF）に対する 1 Hz の較正出力に相当します。

注： CALIB 出力が選択されると、RTC_OUT1 ピンは自動的に設定されますが、RTC_OUT2 ピンには出力オルタネート機能を設定する必要があります。

COSEL ビットがクリアされると、CALIB 出力は非同期プリスケアラの 6 番目のステージの出力になります。

COSEL ビットがセットされると、CALIB 出力は同期プリスケアラの 8 番目のステージの出力になります。

29.3.16 タンパおよびアラーム出力

RTC_CR レジスタの OSEL[1:0] 制御ビットを使用してアラーム出力 TAMPALRM を有効にし、出力となる機能を選択します。これらの機能は、RTC_SR レジスタの該当するフラグの内容を反映します。

RTC_CR レジスタの TAMPOE 制御ビットがセットされると、すべての外部および内部のタンパフラグが論理和され、TAMPALRM 出力に送られます。OSEL = 00 のとき、TAMPALRM 出力はタンパフラグにのみ反映されます。OSEL ≠ 00 のときは、TAMPALRM の信号によりタンパフラグおよびアラーム A、B、またはウェイクアップフラグの両方がセットされます。

TAMPALRM 出力の極性は、POL の設定が 1 のときに、選択されたフラグビットの逆が出力となるように RTC_CR の POL 制御ビットにより決定されます。

TAMPALRM 出力

TAMPALRM ピンは、RTC_CR レジスタの制御ビット TAMPALRM_TYPE を使用して、出力オープンドレインまたは出力プッシュプルに設定できます。RTC_CR の TAMPALRM_PU を使い、出力モードの内部プルアップも適用できます。

注： TAMPALRM 出力が一度有効化されると、それは RTC_OUT1 に対して CALIB よりも優先されます。

TAMPALRM 出力が選択されると、RTC_OUT1 ピンは自動的に設定されますが RTC_OUT2 ピンに出力オルタネート機能を設定する必要があります。RTC での TAMPALRM の設定がオープンドレインの場合、RTC_OUT1 GPIO を入力として設定する必要があります。

29.4 RTC 低電力モード

表 139. 低電力モードが RTC に与える影響

モード	説明
SLEEP	影響なし。 RTC 割込みによって、デバイスは SLEEP モードから復帰します。
STOP	RTC クロックソースが LSE または LSI の場合、RTC はアクティブのままです。RTC 割込みによって、デバイスは STOP モードから復帰します。
STANDBY	RTC クロックソースが LSE または LSI の場合、RTC はアクティブのままです。RTC 割込みによって、デバイスは STANDBY モードから復帰します。
SHUTDOWN	RTC クロックソースが LSE の場合、RTC はアクティブのままです。RTC 割込みによって、デバイスは SLEEP モードから復帰します。

次の表は、すべてのモードでの RTC ピンと機能の一覧です。

表 140. 各モードでの RTC のピンの機能

機能	STANDBY および SHUTDOWNモードを除く、すべての低電力モードで使用可能な機能	STANDBY および SHUTDOWNモードで使用可能な機能	V _{BAT} モードで使用可能な機能
RTC_TS	はい	はい	はい
RTC_REFIN	はい	なし	なし
RTC_OUT1	はい	はい	はい
RTC_OUT2	はい	はい	なし

29.5 RTC 割込み

割込みチャネルがマスク済み割込みステータスレジスタにセットされています。また、割込み出力も有効化されます。

表 141. 割込みリクエスト

割込み略語	割込みイベント	イベントフラグ ⁽¹⁾	有効化制御ビット ⁽²⁾	割り込みのクリア方法	SLEEP モードの終了	STOP および STANDBY モードの終了	SHUTDOWN モードの終了
RTC	アラーム A	ALRAF	ALRAIE	1 を CALRAF に書込み	はい	はい ⁽³⁾	はい ⁽⁴⁾
	アラーム B	ALRBF	ALRBIE	1 を CALRBF に書込み	はい	はい ⁽³⁾	はい ⁽⁴⁾
	タイムスタンプ	TSF	TSIE	1 を CTSF に書込み	はい	はい ⁽³⁾	はい ⁽⁴⁾
	ウェイクアップタイム割込み	WUTF	WUTIE	1 を CWUTF に書込み	はい	はい ⁽³⁾	はい ⁽⁴⁾

- 1. イベントフラグは、RTC_SR レジスタにあります。
- 2. マスク済み割込みフラグ（イベントフラグおよびイネーブル制御ビットによる）は RTC_MISR レジスタにあります。
- 3. STOP モードおよび STANDBY モードからのウェイクアップは、RTC クロックソースが LSE または LSI のときのみ可能です。
- 4. SHUTDOWN モードからのウェイクアップは、RTC クロックソースが LSE のときのみ可能です。

29.6 RTC レジスタ

レジスタの説明で使用されている略語のリストについては、リファレンスマニュアルの [50 ページのセクション 1.2](#) を参照してください。

ペリフェラルレジスタには、ワード（32 ビット）単位でアクセスすることができます。



29.6.1 RTC 時刻レジスタ (RTC_TR)

RTC_TR は、カレンダー時刻シャドウレジスタです。このレジスタは、必ず初期化モードで書き込む必要があります。[835 ページのカレンダーの初期化と設定](#)および [836 ページのカレンダーの読出し](#)を参照してください。

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[835 ページのRTC レジスタ書き込み保護](#)を参照してください。

アドレスオフセット : 0x00

RTC ドメインリセット値 : 0x0000 0000

システムリセット : BYPSHAD = 0 の場合、0x0000 0000 です。BYPSHAD = 1 の場合、影響を受けません。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PM	HT[1:0]		HU[3:0]			
									rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	MNT[2:0]			MNU[3:0]				Res.	ST[2:0]			SU[3:0]			
	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	rw

ビット 31:23 予約済みであり、リセット値に保持する必要があります。

ビット 22 **PM** : AM/PM 表記
0 : AM または 24 時間形式
1 : PM

ビット 21:20 **HT[1:0]** : BCD 形式での時の十の位

ビット 19:16 **HU[3:0]** : BCD 形式での時の一の位

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14:12 **MNT[2:0]** : BCD 形式での分の十の位

ビット 11:8 **MNU[3:0]** : BCD 形式での分の一の位

ビット 7 予約済みであり、リセット値に保持する必要があります。

ビット 6:4 **ST[2:0]** : BCD 形式での秒の十の位

ビット 3:0 **SU[3:0]** : BCD 形式での秒の一の位

29.6.2 RTC 日付レジスタ (RTC_DR)

RTC_DR は、カレンダー日付シャドウレジスタです。このレジスタは、必ず初期化モードで書き込む必要があります。[835 ページのカレンダーの初期化と設定](#) および [836 ページのカレンダーの読出し](#) を参照してください。

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[835 ページのRTC レジスタ書き込み保護](#) を参照してください。

アドレスオフセット : 0x04

RTC ドメインリセット値 : 0x0000 2101

システムリセット : BYPSHAD = 0 の場合、0x0000 2101 です。BYPSHAD = 1 の場合、影響を受けません。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	YT[3:0]				YU[3:0]			
								rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDU[2:0]			MT	MU[3:0]				Res.	Res.	DT[1:0]		DU[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw			rw	rw	rw	rw	rw	rw

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23:20 **YT[3:0]** : BCD 形式での年の十の位

ビット 19:16 **YU[3:0]** : BCD 形式での年の一の位

ビット 15:13 **WDU[2:0]** : 曜日

000 : 禁止
001 : 月曜日
...
111 : 日曜日

ビット 12 **MT** : BCD 形式での月の十の位

ビット 11:8 **MU[3:0]** : BCD 形式での月の一の位

ビット 7:6 予約済みであり、リセット値に保持する必要があります。

ビット 5:4 **DT[1:0]** : BCD 形式での日の十の位

ビット 3:0 **DU[3:0]** : BCD 形式での日の一の位

注 : 最大値を読み出すときカレンダーは停止され、ロールオーバーできません。

29.6.3 RTC サブセカンドレジスタ (RTC_SSR)

アドレスオフセット : 0x08

RTC ドメインリセット値 : 0x0000 0000

システムリセット : BYPSHAD = 0 の場合、0x0000 0000 です。BYPSHAD = 1 の場合、影響を受けません。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SS[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **SS[15:0]** : サブセカンド値

SS[15:0] は、同期プリスケアラのカウンタ内の値です。秒の小数部は、下の式によって与えられます。

秒の小数部 = (PREDIV_S - SS) / (PREDIV_S + 1)

注 : SS は、シフト操作後に限り、PREDIV_S より大きな値となる場合があります。この場合、正確な時刻/日付は、RTC_TR/RTC_DR で示される値よりも 1 秒少ない値となります。

29.6.4 RTC 初期化制御およびステータスレジスタ (RTC_ICSR)

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[835 ページの RTC レジスタ書き込み保護](#)を参照してください。

アドレスオフセット : 0x0C

RTC ドメインリセット値 : 0x0000 0007

システムリセット : 0 にクリアされる INIT、INITF、RSF ビット以外は影響されません。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RECALPF
															r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	INIT	INITF	RSF	INITS	SHPF	WUTWF	ALRBWF	ALRAWF
								rw	r	rc_w0	r	r	r	r	r

ビット 31:17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **RECALPF** : 再校正保留フラグ

ソフトウェアによって RTC_CALR レジスタに書き込みが行われると、RECALPF ステータスフラグが自動的に"1"にセットされ、RTC_CALR レジスタがブロックされたことを示します。新たな校正設定が認識されると、このビットは"0"に戻ります。[動作中の再校正](#)を参照してください。

ビット 15:8 予約済みであり、リセット値に保持する必要があります。

ビット 7 INIT : 初期化モード

0 : フリーランニングモード

1 : 時刻と日付レジスタ (RTC_TR と RTC_DR)、およびプリスケアラレジスタ (RTC_PRER) のプログラムに使用する初期化モードです。INIT がリセットされると、カウンタは停止し、新しい値からカウントし始めます。

ビット 6 INITF : 初期化フラグ

このビットが 1 にセットされると、RTC は初期化状態となり、時刻、日付およびプリスケアラレジスタが更新できます。

0 : カレンダーレジスタを更新できません。

1 : カレンダーレジスタを更新できます。

ビット 5 RSF : レジスタ同期フラグ

このビットは、カレンダーレジスタがシャドウレジスタ (RTC_SSRx、RTC_TRx および RTC_DRx) にコピーされるたびにハードウェアによってセットされます。このビットは、シフト操作が保留中 (SHPF = 1) に初期化モードで、またはバイパスシャドウレジスタモード (BYP SHAD = 1) で、ハードウェアによってクリアされます。このビットは、ソフトウェアでクリアすることもできます。

初期化モードでソフトウェアまたはハードウェアによってクリアされます。

0 : カレンダーシャドウレジスタはまだ同期していません。

1 : カレンダーシャドウレジスタは同期しています。

ビット 4 INITS : 初期化ステータスフラグ

このビットは、カレンダーの年の項目が 0 ではないとき (RTC ドメインリセット状態) にハードウェアによってセットされます。

0 : カレンダーは初期化されていません。

1 : カレンダーは初期化されています。

ビット 3 SHPF : シフト操作保留

このフラグは、RTC_SHIFTR への書き込みによってシフト操作が開始された直後に、ハードウェアによってセットされます。該当するシフト操作が実行されると、ハードウェアによってクリアされます。SHPF ビットに書き込んでも影響はありません。

0 : 保留中のシフト操作はありません。

1 : 保留中のシフト操作があります。

ビット 2 WUTWF : ウェイクアップタイマ書き込みフラグ

このビットは、RTC_CR で WUTE ビットが 0 にセットされた後、WUT 値が変更可能な時にハードウェアによってセットされます。

初期化モードでハードウェアによってクリアされます。

0 : 初期化モードを除き、ウェイクアップタイマ設定は更新できません。

1 : ウェイクアップタイマ設定は更新できます。

ビット 1 ALRBWF : アラーム B 書き込みフラグ

このビットは、RTC_CR で ALRBIE ビットが 0 にセットされた後、アラーム B 値が変更可能な時にハードウェアによってセットされます。

初期化モードでハードウェアによってクリアされます。

0 : アラーム B は更新できません。

1 : アラーム B は更新できます。

ビット 0 ALRAWF : アラーム A 書き込みフラグ

このビットは、RTC_CR で ALRAE ビットが 0 にセットされた後、アラーム A 値が変更可能な時にハードウェアによってセットされます。

初期化モードでハードウェアによってクリアされます。

0 : アラーム A は更新できません。

1 : アラーム A は更新できます。

29.6.5 RTC プリスケアラレジスタ (RTC_PRER)

このレジスタは、必ず初期化モードで書き込む必要があります。初期化は、2 回の書き込みアクセスに分けて行う必要があります。[835 ページのカレンダの初期化と設定](#)を参照してください。

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[835 ページのRTC レジスタ書き込み保護](#)を参照してください。

アドレスオフセット : 0x10

RTC ドメインリセット値 : 0x007F 00FF

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PREDIV_A[6:0]						
									r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	PREDIV_S[14:0]														
	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:23 予約済みであり、リセット値に保持する必要があります。

ビット 22:16 **PREDIV_A[6:0]** : 非同期プリスケアラ分周比

非同期分周比です。

$ck_apre \text{ 周波数} = RTCCLK \text{ 周波数} / (PREDIV_A + 1)$

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14:0 **PREDIV_S[14:0]** : 同期プリスケアラ分周比

同期分周比です。

$ck_spre \text{ 周波数} = ck_apre \text{ 周波数} / (PREDIV_S + 1)$

29.6.6 RTC ウェイクアップタイマレジスタ (RTC_WUTR)

このレジスタは、RTC_ICSR の WUTWF が 1 にセットされているときにのみ書き込みます。

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[835 ページのRTC レジスタ書き込み保護](#)を参照してください。

アドレスオフセット : 0x14

RTC ドメインリセット値 : 0x0000 FFFF

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WUT[15:0]															
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **WUT[15:0]** : ウェイクアップ自動再ロード値ビット

ウェイクアップタイマが有効 (WUTE が 1 にセット) なとき、ck_wut の (WUT[15:0] + 1) サイクル毎に WUTF フラグがセットされます。ck_wut の周期は、RTC_CR レジスタの WUCKSEL[2:0] ビットで選択します。

WUCKSEL[2] = 1 のとき、ウェイクアップタイマは 17 ビットとなり、WUCKSEL[1] が事実上タイマに再ロードされる最上位ビットである WUT[16] となります。

WUTF の最初のアサートは、WUTE がセットされてから、WUT と ck_wut の (WUT + 1) サイクルの間に発生します。WUCKSEL[2:0] = 011 (RTCCLK/2) のときに WUT[15:0] を 0x0000 にセットすることはできません。

29.6.7 RTC 制御レジスタ (RTC_CR)

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[835 ページの RTC レジスタ書き込み保護](#)を参照してください。

アドレスオフセット : 0x18

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OUT2 EN	TAMP ALRM_ TYPE	TAMP ALRM_ PU	Res.	Res.	TAMP OE	TAMP TS	ITSE	COE	OSEL[1:0]		POL	COSEL	BKP	SUB1H	ADD1H
rw	rw	rw			rw	rw	rw	rw	rw	rw	rw	rw	rw	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TSIE	WUTIE	ALRB IE	ALRA IE	TSE	WUTE	ALRBE	ALRAE	Res.	FMT	BYP SHAD	REFCK ON	TS EDGE	WUCKSEL[2:0]		
rw	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	rw

ビット 31 **OUT2EN** : RTC_OUT2 出力は有効です。

このビットを設定することで、以下のように RTC 出力を RTC_OUT2 に再配置することができます。

OUT2EN = 0 : RTC 出力2 が無効で

OSEL ≠ 00 または TAMPOE = 1 のとき、RTC_OUT1 に TAMPALRM が出力されます。

OSEL = 00 かつ TAMPOE = 0 かつ COE = 1 のとき、RTC_OUT1 に CALIB が出力されます。

OUT2EN = 1 : RTC 出力2 が有効で

(OSEL ≠ 00 または TAMPOE = 1) かつ COE = 0 のとき、RTC_OUT2 に TAMPALRM が出力されます。

OSEL = 00 かつ TAMPOE = 0 かつ COE = 1 のとき、RTC_OUT2 に CALIB が出力されます。

(OSEL ≠ 00 または TAMPOE = 1) かつ COE = 1 のとき、RTC_OUT2 に CALIB、RTC_OUT1 に TAMPALRM がそれぞれ出力されます。

ビット 30 **TAMPALRM_TYPE** : TAMPALRM 出力形式

0 : TAMPALRM はプッシュプル出力になります。

1 : TAMPALRM はオープンドレイン出力になります。

ビット 29 **TAMPALRM_PU** : TAMPALRM のプルアップが有効です。

0 : TAMPALRM 出力はプルアップされません。

1 : TAMPALRM 出力がプルアップされます。

ビット 28:27 予約済みであり、リセット値に保持する必要があります。

ビット 26 **TAMPOE** : TAMPALRM で、タンパ検出出力が有効です
0 : TAMPALRM で、タンパフラグは送られません。
1 : TAMPALRM で、OSEL による信号および POL による極性と組み合わせられたタンパフラグが送られます。

ビット 25 **TAMPTS** : タンパ検出イベント時のタイムスタンプの有効化
0 : タンパ検出イベントがあっても、RTC タイムスタンプは保存されません。
1 : タンパ検出イベントがあると、RTC タイムスタンプが保存されます。
RTC_CR レジスタで TSE = 0 であっても TAMPTS は有効です。タイムスタンプフラグはタンパフラグの後にセットされます。このため、2 つの割込みへの対応を避けるため、TAMPTS および TSIE をセットするときはタンパ割込みを無効にすることを推奨します。

ビット 24 **ITSE** : 内部イベントでのタイムスタンプイネーブル
0 : 内部イベントでのタイムスタンプは無効です。
1 : 内部イベントでのタイムスタンプは有効です。

ビット 23 **COE** : 較正出力イネーブル
このビットで CALIB 出力が有効になります。
0 : 較正出力は無効です。
1 : 較正出力は有効です。

ビット 22:21 **OSEL[1:0]** : 出力選択
これらのビットは、TAMPALRM 出力に送られるフラグの選択に使用します。
00 : 出力は無効です。
01 : アラーム A 出力は有効です。
10 : アラーム B 出力は有効です。
11 : ウェイクアップ出力は有効です。

ビット 20 **POL** : 出力極性
このビットは、TAMPALRM 出力の極性の設定に使用します。
0 : ALRAF/ALRBF/WUTF のアサート時 (OSEL[1:0] の設定による)、または TAMPxF/ITAMPxF のアサート時 (TAMPOE = 1 の場合) に、ピンがハイになります。
1 : ALRAF/ALRBF/WUTF のアサート時 (OSEL[1:0] の設定による)、または TAMPxF/ITAMPxF のアサート時 (TAMPOE = 1 の場合) に、ピンがローになります。

ビット 19 **COSEL** : 較正出力選択
COE = 1 のとき、このビットによって CALIB に出力される信号を選択します。
0 : 較正出力は 512 Hz です。
1 : 較正出力は 1 Hz です。
これらの周波数は、RTCCLK が 32.768 kHz で、プリスケアラがデフォルト値 (PREDIV_A = 127 および PREDIV_S = 255) の場合に有効です。[セクション 29.3.15: 較正クロック出力](#)を参照してください。

ビット 18 **BKP** : バックアップ
このビットは、サマータイムの変更を実施したか否かを記憶しておくため、ユーザが書き込むことができます。

ビット 17 **SUB1H** : 1 時間差し引き (冬時間変更)
このビットを初期化モード以外のときにセットすると、現在時刻が 0 でない場合にカレンダー時刻から 1 時間を差し引きます。このビットは常に 0 として読み出されます。
現在時間が 0 のときにこのビットをセットしても、影響はありません。
0 : 影響なし。
1 : 現在時刻から 1 時間差し引きます。これは、冬時間変更に使えます。

ビット 16 **ADD1H** : 1 時間加算 (サマータイム変更)
このビットを初期化モード以外のときにセットすると、カレンダー時刻に 1 時間加算します。このビットは常に 0 として読み出されます。
0 : 影響なし。
1 : 現在時刻に 1 時間加算します。これは、サマータイム変更に使えます。

ビット 15 **TSIE** : タイムスタンプ割込みイネーブル

0 : タイムスタンプ割込みディスエーブル

1 : タイムスタンプ割込みイネーブル

ビット 14 **WUTIE** : ウェイクアップタイマ割込みイネーブル

0 : ウェイクアップタイマ割込みは無効です。

1 : ウェイクアップタイマ割込みは有効です。

ビット 13 **ALRBIE** : アラーム B 割込みイネーブル

0 : アラーム B 割込みディスエーブル

1 : アラーム B 割込みイネーブル

ビット 12 **ALRAIE** : アラーム A 割込みイネーブル

0 : アラーム A 割込みは無効です。

1 : アラーム A 割込みは有効です。

ビット 11 **TSE** : タイムスタンプイネーブル

0 : タイムスタンプは無効です。

1 : タイムスタンプは有効です。

ビット 10 **WUTE** : ウェイクアップタイマイネーブル

0 : ウェイクアップタイマは無効です。

1 : ウェイクアップタイマは有効です。

注 : ウェイクアップタイマが無効の場合は、再度有効にする前に WUTWF=1 になるまで待ちます。

ビット 9 **ALRBE** : アラーム B イネーブル

0 : アラーム B は無効です。

1 : アラーム B は有効です。

ビット 8 **ALRAE** : アラーム A イネーブル

0 : アラーム A は無効です。

1 : アラーム A は有効です。

ビット 7 予約済みであり、リセット値に保持する必要があります。

ビット 6 **FMT** : 時間形式

0 : 24 時間/日形式

1 : AM/PM 時間形式

ビット 5 **BYPHAD** : シャドウレジスタをバイパスします。

0 : カレンダ値は (RTC_SSR、RTC_TR、RTC_DR から読み出す場合)、シャドウレジスタから取得され、これらは 2 RTCCLK サイクルごとに 1 回更新されます。

1 : カレンダ値は (RTC_SSR、RTC_TR、RTC_DR から読み出す場合)、カレンダカウンタから直接取得されます。

注 : APB1 クロックの周波数が RTCCLK の 7 倍未満である場合、BYPHAD は“1”にセットする必要があります。

ビット 4 **REFCKON** : RTC_REFIN リファレンスクロック検出イネーブル (50 または 60 Hz)

- 0 : RTC_REFIN 検出は無効です。
- 1 : RTC_REFIN 検出は有効です。

注: **PREDIV_S** は 0x00FF である必要があります。

ビット 3 **TSEDGE** : タイムスタンプイベントアクティブエッジ

- 0 : RTC_TS 入力の立ち上がりエッジによりタイムスタンプイベントを生成します。
 - 1 : RTC_TS 入力の立ち下がりエッジによりタイムスタンプイベントを生成します。
- 不要な TSF 設定を回避するため、TSEDGE が変化した場合には TSE をリセットする必要があります。

ビット 2:0 **WUCKSEL[2:0]** : ck_wut ウェイクアップクロックの選択

- 000 : RTC/16 クロックが選択されます。
- 001 : RTC/8 クロックが選択されます。
- 010 : RTC/4 クロックが選択されます。
- 011 : RTC/2 クロックが選択されます。
- 10x : ck_spre (通常は 1 Hz) クロックが選択されます。
- 11x : ck_spre (通常は 1 Hz) クロックが選択され、 2^{16} が WUT カウンタ値に加算されます。

注: 初期化モード (RTC_ICSR/INITF = 1) の場合のみ、このレジスタのビット 6 と 4 が書き込めます。
WUT = ウェイクアップユニットカウンタ値 $WUT = (0x0000 \sim 0xFFFF) + 0x10000$ (**WUCKSEL[2:1]** = 11 の場合追加されます。)
このレジスタのビット 2~0 は、RTC_CR WUTE ビット = 0 かつ RTC_ICSR WUTWF ビット = 1 の場合にのみ書き込めます。
カレンダーの時間項目のインクリメント中は時間を変更しないことが推奨されます。カレンダーの時間項目のインクリメントがマスクされる可能性があるためです。
ADD1H および SUB1H の変更は、次の秒から有効になります。

29.6.8 RTC 書き込み保護レジスタ (RTC_WPR)

アドレスオフセット : 0x24

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	KEY[7:0]							
								w	w	w	w	w	w	w	w

ビット 31:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:0 **KEY[7:0]** : 書き込み保護キー

- このバイトはソフトウェアで書き込まれます。
- このバイトを読み出すと常に 0x00 が返されます。

RTC レジスタの書き込み保護解除方法については、[RTC レジスタ書き込み保護](#)を参照してください。

29.6.9 RTC 校正レジスタ (RTC_CALR)

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[835 ページの RTC レジスタ書き込み保護](#)を参照してください。

アドレスオフセット : 0x28

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CALP	CALW8	CALW16	Res.	Res.	Res.	Res.	CALM[8:0]								
rw	rw	rw					rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15 **CALP** : RTC 周波数を 488.5 ppm だけ増加

0 : RTCCLK パルスは加えられません。

1 : RTCCLK の 2^{11} パルスごとに 1 パルス効果的に挿入されます (周波数が 488.5 ppm だけ増加)。

この機能は、CALM と共に使用されることを想定しており、カレンダーの周波数を高分解能で下げることができます。入力周波数が 32768 Hz の場合、32 秒枠の間に追加される RTCCLK パルスの数は次のように算出されます : $(512 * CALP) - CALM$

[セクション 29.3.13 : RTC の高精度デジタル校正](#)を参照してください。

ビット 14 **CALW8** : 8 秒校正サイクル周期の使用

CALW8 が“1”にセットされると、8 秒校正サイクル周期が選択されます。

注 : **CALW8 = 1 の場合、CALM[1:0] は“00”に固定されます。**[セクション 29.3.13 : RTC の高精度デジタル校正](#)を参照してください。

ビット 13 **CALW16** : 16 秒校正サイクル周期の使用

CALW16 が“1”にセットされると、16 秒校正サイクル周期が選択されます。CALW8=1 の場合、このビットを“1”にセットすることはできません。

注 : **CALW16 = 1 の場合、CALM[0] は“0”に固定されます。**[セクション 29.3.13 : RTC の高精度デジタル校正](#)を参照してください。

ビット 12:9 予約済みであり、リセット値に保持する必要があります。

ビット 8:0 **CALM[8:0]** : 校正マイナス

RTCCLK 2^{20} パルス (入力周波数が 32768 Hz の場合 32 秒) 内の CALM をマスクすることによって、カレンダーの周波数が下げられます。この方法により、カレンダーの周波数を 0.9537 ppm の分解能で下げることができます。

カレンダーの周波数を上げるには、この機能を CALP と共に使用する必要があります。[セクション 29.3.13 : 839 ページの RTC の高精度デジタル校正](#)を参照してください。

29.6.10 RTC シフト制御レジスタ (RTC_SHIFTR)

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[835 ページのRTC レジスタ書き込み保護](#)を参照してください。

アドレスオフセット : 0x2C

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADD1S	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
w															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	SUBFS[14:0]														
	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

ビット 31 **ADD1S** : 1 秒加算

0 : 影響なし。

1 : 時計／カレンダーに 1 秒加算します。

このビットは書き込み専用であり、常に 0 として読み出されます。シフト操作が保留中 (RTC_ICSR で SHPF = 1) の場合、このビットに書き込んでも影響はありません。

この機能は、SUBFS (下記説明を参照) と共に使用されることを想定しており、不可分操作で、効果的に時計に秒の小数部を加算することを目的としています。

ビット 30:15 予約済みであり、リセット値に保持する必要があります。

ビット 14:0 **SUBFS[14:0]** : 秒の小数部差し引き

このビットは書き込み専用であり、常に 0 として読み出されます。シフト操作が保留中 (RTC_ICSR で SHPF = 1) の場合、このビットに書き込んでも影響はありません。

SUBFS に書き込まれた値は、同期プリスケアラのカウンタに加算されます。このカウンタはカウントダウンしていくので、この操作によって、次の式で求める値が効果的にクロックから差し引き (遅延) されます。

$$\text{遅れ (秒)} = \text{SUBFS} / (\text{PREDIV_S} + 1)$$

ADD1S 機能が SUBFS と共に用いられた場合、秒の小数部を効果的にクロックに加算する (クロックを進める) ことができ、実際のクロックの進みは次の式のとおりとなります。

$$\text{進み (秒)} = (1 - (\text{SUBFS} / (\text{PREDIV_S} + 1)))$$

注: SUBFS に書き込むことにより RSF はクリアされます。その後、ソフトウェアが RSF = 1 まで待つことにより、シャドウレジスタがシフトされた時刻で更新されていることが確実にあります。

29.6.11 RTC タイムスタンプ時刻レジスタ (RTC_TSTR)

このレジスタの内容は、RTC_SR で TSF が 1 にセットされている場合にのみ有効です。また、TSF ビットがリセットされるとクリアされます。

アドレスオフセット : 0x30

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PM	HT[1:0]		HU[3:0]			
									r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	MNT[2:0]			MNU[3:0]				Res.	ST[2:0]			SU[3:0]			
	r	r	r	r	r	r	r		r	r	r	r	r	r	r

ビット 31:23 予約済みであり、リセット値に保持する必要があります。

ビット 22 **PM** : AM/PM 表記

0 : AM または 24 時間形式

1 : PM

ビット 21:20 **HT[1:0]** : BCD 形式での時の十の位

ビット 19:16 **HU[3:0]** : BCD 形式での時の一の位

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14:12 **MNT[2:0]** : BCD 形式での分の十の位

ビット 11:8 **MNU[3:0]** : BCD 形式での分の一の位

ビット 7 予約済みであり、リセット値に保持する必要があります。

ビット 6:4 **ST[2:0]** : BCD 形式での秒の十の位

ビット 3:0 **SU[3:0]** : BCD 形式での秒の一の位

29.6.12 RTC タイムスタンプ日付レジスタ (RTC_TSDR)

このレジスタの内容は、RTC_SR で TSF が 1 にセットされている場合にのみ有効です。また、TSF ビットがリセットされるとクリアされます。

アドレスオフセット : 0x34

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDU[2:0]			MT	MU[3:0]				Res.	Res.	DT[1:0]		DU[3:0]			
r	r	r	r	r	r	r	r			r	r	r	r	r	r

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:13 **WDU[2:0]** : 曜日

ビット 12 **MT** : BCD 形式での月の十の位

ビット 11:8 **MU[3:0]** : BCD 形式での月の一の位

ビット 7:6 予約済みであり、リセット値に保持する必要があります。

ビット 5:4 **DT[1:0]** : BCD 形式での日の十の位

ビット 3:0 **DU[3:0]** : BCD 形式での日の一の位

29.6.13 RTC タイムスタンプサブセカンドレジスタ (RTC_TSSSR)

このレジスタの内容は、RTC_SR で TSF が 1 にセットされている場合にのみ有効です。その内容は TSF ビットのリセットによりクリアされます。

アドレスオフセット : 0x38

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SS[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 SS[15:0]サブセカンド値

SS[15:0] は、タイムスタンプイベントが発生したときの同期ブリスケーラのカウンタの値です。

29.6.14 RTC アラーム A レジスタ (RTC_ALRMAR)

このレジスタは、RTC_ICSR の ALRAWF が 1 にセットされた場合、または初期化モードの場合にのみ書き込めます。

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[835 ページの RTC レジスタ書き込み保護](#)を参照してください。

アドレスオフセット : 0x40

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MSK4	WDSEL	DT[1:0]		DU[3:0]				MSK3	PM	HT[1:0]		HU[3:0]			
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MSK2	MNT[2:0]			MNU[3:0]				MSK1	ST[2:0]			SU[3:0]			
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31 **MSK4** : アラーム A 日付マスク

- 0 : 日付／曜日が一致すると、アラーム A がセットされます。
- 1 : アラーム A の比較では日付／曜日を無視します。

ビット 30 **WDSEL** : 曜日選択

- 0 : DU[3:0] は日付の一の位を表します。
- 1 : DU[3:0] は曜日を表します。DT[1:0] は無視されます。

ビット 29:28 **DT[1:0]** : BCD 形式での日の十の位

ビット 27:24 **DU[3:0]** : BCD 形式での日の一の位または曜日

ビット 23 **MSK3** : アラーム A 時マスク

- 0 : 時が一致すると、アラーム A がセットされます。
- 1 : アラーム A の比較では時を無視します。

ビット 22 **PM** : AM/PM 表記

- 0 : AM または 24 時間形式
- 1 : PM

ビット 21:20 **HT[1:0]** : BCD 形式での時の十の位

ビット 19:16 **HU[3:0]** : BCD 形式での時の一の位

ビット 15 **MSK2** : アラーム A 分マスク

- 0 : 分が一致すると、アラーム A がセットされます。
- 1 : アラーム A の比較では分を無視します。

ビット 14:12 **MNT[2:0]** : BCD 形式での分の十の位

ビット 11:8 **MNU[3:0]** : BCD 形式での分の一の位

ビット 7 **MSK1** : アラーム A 秒マスク

- 0 : 秒が一致すると、アラーム A がセットされます。
- 1 : アラーム A の比較では秒を無視します。

ビット 6:4 **ST[2:0]** : BCD 形式での秒の十の位

ビット 3:0 **SU[3:0]** : BCD 形式での秒の一の位

29.6.15 RTC アラーム A サブセカンドレジスタ（RTC_ALRMASSR）

このレジスタは、RTC_ICSR の ALRAWF が 1 にセットされた場合、または初期化モードの場合にのみ書き込めます。

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[835 ページの RTC レジスタ書き込み保護](#)を参照してください。

アドレスオフセット : 0x44

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res	Res	Res	Res	MASKSS[3:0]				Res	Res	Res	Res	Res	Res	Res	Res
				rw	rw	rw	rw								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res	SS[14:0]														
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	w	rw	rw

ビット 31:28 予約済みであり、リセット値に保持する必要があります。

ビット 27:24 **MASKSS[3:0]** : このビットから始まる最上位ビットのマスク

0 : アラーム A に対してサブセカンドを比較しません。このアラームは秒の位がインクリメントされたときにセットされます (他の項目が一致していることを前提として)。

1 : アラーム A の比較では SS[14:1] を無視します。SS[0] のみ比較されます。

2 : アラーム A の比較では SS[14:2] を無視します。SS[1:0] のみ比較されます。

3 : アラーム A の比較では SS[14:3] を無視します。SS[2:0] のみ比較されます。

...

12 : アラーム A の比較では SS[14:12] を無視します。SS[11:0] が比較されます。

13 : アラーム A の比較では SS[14:13] を無視します。SS[12:0] が比較されます。

14 : アラーム A の比較では SS[14] を無視します。SS[13:0] が比較されます。

15 : アラームをアクティブにするには、15 の全ての SS ビットを比較し一致する必要があります。

同期カウンタのオーバーフロービット (ビット 15) が比較されることはありません。このビットは、シフト操作後に限り、0 でなくなる場合があります。

注 : 同期カウンタのオーバーフロービット (ビット 15) が比較されることはありません。このビットは、シフト操作後に限り、0 でなくなる場合があります。

ビット 23:15 予約済みであり、リセット値に保持する必要があります。

ビット 14:0 **SS[14:0]** : サブセカンド値

この値が同期プリスケアラのカウンタの内容と比較され、アラーム A をアクティブ化するかどうかを決定します。0~MASKSS-1 のビットだけが比較されます。

29.6.16 RTC アラーム B レジスタ (RTC_ALRMBR)

このレジスタは、RTC_ICSR の ALRBWF が 1 にセットされた場合、または初期化モードの場合にのみ書き込みます。

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[835 ページの RTC レジスタ書き込み保護](#)を参照してください。

アドレスオフセット : 0x48

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MSK4	WD SEL	DT[1:0]		DU[3:0]				MSK3	PM	HT[1:0]		HU[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MSK2	MNT[2:0]			MNU[3:0]				MSK1	ST[2:0]			SU[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31 **MSK4** : アラーム B 日付マスク

0 : 日付／曜日が一致すると、アラーム B がセットされます。

1 : アラーム B の比較では日付／曜日を無視します。

ビット 30 **WDSEL** : 曜日選択

0 : DU[3:0] は日付の一の位を表します。

1 : DU[3:0] は曜日を表します。DT[1:0] は無視されます。

ビット 29:28 **DT[1:0]** : BCD 形式での日の十の位

ビット 27:24 **DU[3:0]** : BCD 形式での日の一の位または曜日

ビット 23 **MSK3** : アラーム B 時マスク
0 : 時が一致すると、アラーム B がセットされます。
1 : アラーム B の比較では時を無視します。

ビット 22 **PM** : AM/PM 表記
0 : AM または 24 時間形式
1 : PM

ビット 21:20 **HT[1:0]** : BCD 形式での時の十の位

ビット 19:16 **HU[3:0]** : BCD 形式での時の一の位

ビット 15 **MSK2** : アラーム B 分マスク
0 : 分が一致すると、アラーム B がセットされます。
1 : アラーム B の比較では分を無視します。

ビット 14:12 **MNT[2:0]** : BCD 形式での分の十の位

ビット 11:8 **MNU[3:0]** : BCD 形式での分の一の位

ビット 7 **MSK1** : アラーム 秒マスク
0 : 秒が一致すると、アラーム B がセットされます。
1 : アラーム B の比較では秒を無視します。

ビット 6:4 **ST[2:0]** : BCD 形式での秒の十の位

ビット 3:0 **SU[3:0]** : BCD 形式での秒の一の位

29.6.17 RTC アラーム B サブセカンドレジスタ (RTC_ALRMBSSR)

このレジスタは、RTC_CR レジスタの ALRBE がリセットされた場合、または初期化モードの場合にのみ書き込めます。

このレジスタは書き込み保護されています。書き込みアクセスの手順は、[セクション : RTC レジスタ書き込み保護](#)を参照してください。

アドレスオフセット : 0x4C

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	MASKSS[3:0]				Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
				rW	rW	rW	rW								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	SS[14:0]														
	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	W	rW	rW

ビット 31:28 予約済みであり、リセット値に保持する必要があります。

ビット 27:24 **MASKSS[3:0]** : このビットから始まる最上位ビットのマスク

- 0x0 : アラーム B に対してサブセカンドを比較しません。このアラームは秒の位がインクリメントされたときにセットされます (他の項目が一致していることを前提として)。
- 0x1 : アラーム B の比較では SS[14:1] を無視します。SS[0] のみ比較されます。
- 0x2 : アラーム B の比較では SS[14:2] を無視します。SS[1:0] のみ比較されます。
- 0x3 : アラーム B の比較では SS[14:3] を無視します。SS[2:0] のみ比較されます。
- ...
- 0xC : アラーム B の比較では SS[14:12] を無視します。SS[11:0] が比較されます。
- 0xD : アラーム B の比較では SS[14:13] を無視します。SS[12:0] が比較されます。
- 0xE : アラーム B の比較では SS[14] を無視します。SS[13:0] が比較されます。
- 0xF : アラームをアクティブにするには、15 の全ての SS ビットを比較し一致する必要があります。同期カウンタのオーバーフロービット (ビット 15) が比較されることはありません。このビットは、シフト操作後に限り、0 でなくなる場合があります。

ビット 23:15 予約済みであり、リセット値に保持する必要があります。

ビット 14:0 **SS[14:0]** : サブセカンド値

この値が同期プリスケアラのカウンタの内容と比較され、アラーム B をアクティブ化するかどうかを決定します。0~MASKSS-1 のビットだけが比較されます。

29.6.18 RTC ステータスレジスタ (RTC_SR)

アドレスオフセット : 0x50

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITSF	TSOVF	TSF	WUTF	ALRBF	ALRAF
										r	r	r	r	r	r

ビット 31:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **ITSF** : 内部タイムスタンプフラグ

このフラグは、内部イベントでタイムスタンプが発生したときに、ハードウェアによってセットされます。

ビット 4 **TSOVF** : タイムスタンプオーバーフローフラグ

このフラグは、TSF が既にセットされている間にタイムスタンプイベントが発生したときに、ハードウェアによってセットされます。
TSOVF は、TSF ビットをクリアした後、チェックしてからクリアすることが推奨されます。さもないと、TSF ビットがクリアされる直前にタイムスタンプイベントが発生した場合、オーバーフローを見逃す可能性があります。

ビット 3 **TSF** : タイムスタンプフラグ

このフラグは、タイムスタンプイベントが発生したときに、ハードウェアによってセットされます。
ITSF フラグがセットされている場合はITSF とともにクリアする必要があります。

ビット 2 **WUTF** : ウェイクアップタイマフラグ

このフラグは、ウェイクアップ自動再ロードカウンタが 0 に到達したときに、ハードウェアによってセットされます。
このフラグは、WUTF が再び 1 にセットされる前、RTCCLK 1.5 周期以上前にソフトウェアでクリアする必要があります。

ビット 1 **ALRBF** : アラーム B フラグ

このフラグは、時刻/日付レジスタ (RTC_TR および RTC_DR) がアラーム B レジスタ (RTC_ALRMBR) と一致したときにハードウェアによってセットされます。

ビット 0 **ALRAF** : アラーム A フラグ

このフラグは、時刻/日付レジスタ (RTC_TR および RTC_DR) がアラーム A レジスタ (RTC_ALRMAR) と一致したときにハードウェアによってセットされます。

注 : このレジスタのビットは、RTC_SCR レジスタの対応するクリアビットをセットしてから 2 APB サイクル後にクリアされます。

29.6.19 RTC マスク済み割込みステータスレジスタ (RTC_MISR)

アドレスオフセット : 0x54

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITS MF	TSOV MF	TS MF	WUT MF	ALRB MF	ALRA MF
										r	r	r	r	r	r

ビット 31:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **ITSMF** : 内部タイムスタンプマスク済みフラグ

このフラグは、内部イベントでタイムスタンプが発生しかつタイムスタンプ割込みが生じたとき、ハードウェアによってセットされます。

ビット 4 **TSOVMF** : タイムスタンプオーバーフローマスク済みフラグ

このフラグは、TSMF が既にセットされている間にタイムスタンプ割込みが発生したときに、ハードウェアによってセットされます。
TSOVF は、TSF ビットをクリアした後、チェックしてからクリアすることが推奨されます。さもないと、TSF ビットがクリアされる直前にタイムスタンプイベントが発生した場合、オーバーフローを見逃す可能性があります。

ビット 3 **TSMF** : タイムスタンプマスク済みフラグ

このフラグは、タイムスタンプ割込みが発生したときに、ハードウェアによってセットされます。
ITSF フラグがセットされている場合、TSF は ITSF とともにクリアする必要があります。

ビット 2 **WUTMF** : ウェイクアップタイママスク済みフラグ

このフラグは、ウェイクアップタイマ割込みが発生したときに、ハードウェアによってセットされます。
このフラグは、WUTF が再び 1 にセットされる前、RTCCLK 1.5 周期以上前にソフトウェアでクリアする必要があります。

ビット 1 **ALRBMF** : アラーム B マスク済みフラグ

このフラグは、アラーム B 割込みが発生したときに、ハードウェアによってセットされます。

ビット 0 **ALRAMF** : アラーム A マスク済みフラグ

このフラグは、アラーム A 割込みが発生したときに、ハードウェアによってセットされます。

29.6.20 RTC ステータスクリアレジスタ (RTC_SCR)

アドレスオフセット : 0x5C

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CITS F	CTSOV F	CTS F	CWUT F	CALRB F	CALRA F
										w	w	w	w	w	w

ビット 31:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **CITSF** : 内部タイムスタンプフラグのクリア

このビットに 1 を書き込むと、RTC_SR レジスタの ITSF ビットがクリアされます。

ビット 4 **CTSOVF** : タイムスタンプオーバーフローフラグのクリア

このビットに 1 を書き込むと、RTC_SR レジスタの TSOVF ビットがクリアされます。
TSOVF は、TSF ビットをクリアした後、チェックしてからクリアすることが推奨されます。さもないと、TSF ビットがクリアされる直前にタイムスタンプイベントが発生した場合、オーバーフローを見逃す可能性があります。

ビット 3 **CTS F** : タイムスタンプフラグのクリア

このビットに 1 を書き込むと、RTC_SR レジスタの TSOVF ビットがクリアされます。
ITSF フラグがセットされている場合、CRSF および CITSF をセットすることで、TSF と ITSF を共にクリアする必要があります。

ビット 2 **CWUTF** : ウェイクアップタイマフラグのクリア

このビットに 1 を書き込むと、RTC_SR レジスタの WUTF ビットがクリアされます。

ビット 1 **CALRBF** : アラーム B フラグのクリア

このビットに 1 を書き込むと、RTC_SR レジスタの IAF ビットがクリアされます。

ビット 0 **CALRAF** : アラーム A フラグのクリア

このビットに 1 を書き込むと、RTC_SR レジスタの ALRBF ビットがクリアされます。

表 142. RTC レジスタマップとリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x44	RTC_ALRMASSR	Res.	Res.	Res.	Res.	MASKSS [3:0]				Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SS[14:0]														
	リセット値					0	0	0	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x48	RTC_ALRMBR	MSK4	WDSEL	DT [1:0]		DU[3:0]				MSK3	PM	HT [1:0]		HU[3:0]				MSK2	MNT[2:0]			MNU[3:0]				MSK1	ST[2:0]		SU[3:0]				
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x4C	RTC_ALRMBSS R	Res.	Res.	Res.	Res.	MASKSS [3:0]				Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SS[14:0]														
	リセット値					0	0	0	0										0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x50	RTC_SR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITSF	TSOVF	TSF	WUTF	ALRBF
	リセット値																											0	0	0	0	0	0
0x54	RTC_MISR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITSMF	TSOVMF	TSMF	WUTMF	ALRBMF
	リセット値																											0	0	0	0	0	0
0x5C	RTC_SCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CITSF	CTSOVF	CTSF	CWUTF	CALRBF
	リセット値																											0	0	0	0	0	0

レジスタ境界アドレスについては、[54 ページのセクション 2.2.2](#) を参照してください。

30 タンパおよびバックアップレジスタ (TAMP)

30.1 概要

5 個の 32 ビットバックアップレジスタは、すべての低電力モードおよび V_{BAT} モードでも保持されます。これらのレジスタは、その内容がタンパ検出回路で保護されているため、慎重に扱うべきデータの保存に使用できます。2 本のタンパピンおよび 4 個の内部タンパが対タンパ検出に利用できます。外部タンパピンは、フィルタの有無にかかわらず、エッジ検出またはレベル検出のどちらにも設定できます。


30.2 TAMP の主な機能

- 5 個のバックアップレジスタ
 - バックアップレジスタ (TAMP_BKPxR) は、VDD 電源が遮断されたときでも V_{BAT} によって電源が供給される RTC ドメインに搭載されています。
- 2 つの外部タンパ検出イベント
 - 設定可能なフィルタおよび内部プルアップを持つ、外部パッシブタンパ
- 4 つの内部のタンパイベント
- どのタンパ検出でも RTC タイムスタンプイベントが生成されます。
- どのタンパ検出でもバックアップレジスタが消去されます。

30.3 TAMP の機能詳細

30.3.1 TAMP のブロック図

図 283. TAMP ブロック図



1. 外部および内部タンパの数は製品により異なります。

30.3.2 TAMP ピンおよび内部信号

表 143. TAMP の入出力ピン

ピン名	信号タイプ	説明
TAMP_INx (x = ピンインデックス)	入力	タンパ入力ピン

表 144. TAMP 内部入力／出力信号

内部信号名	信号タイプ	説明
tamp_ker_ck	入力	TAMP のカーネルクロックで、rtc_ker_ck に接続され、本書では RTCCLK とも呼ばれます。
tamp_pclk	入力	TAMP の APB ロックで、rtc_pclk に接続。
tamp_itamp[y] (y = 信号インデックス)	入力	内部タンパイメント転送元
tamp_evt	出力	タンパイメント検出（内部または外部）
tamp_it	出力	TAMP 割込み（詳細については、 セクション 30.5 : TAMP 割込み を参照してください）
tamp_trg[x] (x = 信号インデックス)	出力	タンパ検出トリガ

TAMP カーネルクロックは通常 32.768 kHz のLSE を使用しますが、RCC 内の他のクロックソースを選択することもできます（詳細は RCC を参照してください）。選択したクロックが LSE 以外の場合、いくつかの低電力モードまたは V_{BAT} では利用できない検出モードがあります（詳細は [セクション 30.4 : TAMP 低電力モード](#) を参照してください）。

表 145. TAMP の相互接続

信号名	転送元／転送先
tamp_evt	rtc_tamp_evt によってタイムスタンプイベントを生成
tamp_itamp3	LSE 監視
tamp_itamp4	HSE 監視
tamp_itamp5	RTC カレンダのオーバーフロー（rtc_calovf）
tamp_itamp6	ST 製造者による読出し

30.3.3 タンパ検出

タンパ検出は次の目的で設定することができます。

- バックアップレジスタ（デフォルト設定）を消去する。
- STOP モードおよび STANDBY モードからのウェイクアップが可能な割込みを生成する。
- 低電力タイマのためのハードウェアトリガを生成する。

TAMP バックアップレジスタ

バックアップレジスタ (TAMP_BKPxR) は、システムリセットや STANDBY モードからのウェイクアップではリセットされません。

バックアップレジスタは、タンパ検出イベントの発生時、またはフラッシュの読出し保護がレベル 1 からレベル 0 に変わったときにリセットされます。ただし、TAMPxNOER ビットがセットされている場合や TAMP_CR2 レジスタの TAMPxMSK がセットされている場合は除外されます。

バックアップレジスタは、TAMP_CR2 レジスタの BKERASE ビットのセットによりソフトウェアで無効にできます。

タンパ検出の初期化

各入力は、対応する TAMP_CR レジスタの TAMPxE ビットを 1 にセットすることで有効にできます。

各 TAMP_INx タンパ検出入力は、TAMP_SR レジスタの TAMPxF フラグに関連付けられています。

TAMPxMSK がクリアされている場合：

TAMPxF フラグは、ピン上でタンパイベントが発生した後にアサートされます。その際の遅延時間を以下に示します。

- TAMPFLT = 0x0 以外の場合、ck_apre 3 サイクル（フィルタを使ったレベル検出）
- TAMPTS = 1 の場合、ck_apre 3 サイクル（タンパイベント時のタイムスタンプ）
- TAMPFLT = 0x0（エッジ検出）および TAMPTS = 0 の場合、遅延なし

TAMPxF がセットされている場合に、この周期中に同一ピンで発生した新たなタンパイベントを検出することはできません。

TAMPxMSK がセットされている場合：

同一ピンで発生した新たなタンパイベントは、上述した遅延の間とさらに ck_rtc 2.5 サイクルの間は検出できません。

TAMP_IER レジスタの TAMPxIE ビットをセットすることにより、タンパ検出イベント発生時に割込みが生成されます（TAMPxF がセットされている場合）。対応する TAMPxMSK がセットされている場合、TAMPxIE をセットすることはできません。

タンパイベント時のトリガ出力の生成

タンパイベント検出は、低電力タイマによるトリガ入力として使用できます。

TAMP_CR レジスタの TAMPxMSK ビットがクリアされている場合、TAMPxF フラグをソフトウェアでクリアして、同一ピンで新たなタンパイベントを検出できるようにする必要があります。

TAMPxMSK ビットがセットされている場合、TAMPxF フラグはマスクされ、TAMP_SR レジスタでクリアされたままとなります。この設定により、TAMPxF をクリアするためにシステムをウェイクアップする必要もなく、STOP モードのまま低電力タイマを自動的にトリガすることができます。この場合、バックアップレジスタはクリアされません。

この機能は、タンパが [フィルタによるタンパ入力のレベル検出 \(パッシブモード\)](#) モードで設定された場合にのみ利用可能です (TAMPFLT ≠ 00、およびアクティブモードが非選択の場合)。

タンパイイベント時のタイムスタンプ

RTC_CR の TAMPTS を“1”にセットすると、すべてのタンパイイベントがタイムスタンプを発生させるようになります。この場合、通常のタイムスタンプイベント発生時と同様に TSF ビットまたは TSOVF ビットのどちらかが RTC_SR にセットされます。TSF または TSOVF が RTC_SR にセットされると同時に、影響を受けるタンパフラグレジスタ TAMPxF がセットされます。

タンパ入力でのエッジ検出 (パッシブモード)

TAMPFLT ビットが00の場合、対応する TAMPxTRG ビットの設定により、立ち上がりエッジ/ハイレベル、または立ち下がりエッジ/ローレベルが観測されると、TAMP_INx ピンがタンパ検出イベントを生成します。エッジ検出を選択すると、TAMP_INx 入力の内部プルアップ抵抗が無効になります。

注意 : エッジ検出を使用する場合は、タンパ検出の有効化直後のタンパピンのレベルをソフトウェアでチェックすることをお勧めします (GPIO レジスタを読み出します)。また、タンパイイベントの検出を有効化する前にアクティブエッジが発生していないかどうかを確認するため、影響を受ける値をバックアップレジスタに書き込む前にソフトウェアでチェックすることをお勧めします。
TAMPFLT="00" で TAMPxTRG = 0 (立ち上がりエッジ検出) のとき、タンパ検出を有効にする前にタンパ入力が入力にハイレベルにある場合は、タンパイイベントをハードウェアで検出できます。

タンパイイベントが検出されクリアされた後に、バックアップレジスタ (TAMP_BKPxR) を再プログラムする場合には、事前に TAMP_INx を無効にしてから再度有効にする (TAMPxE を 1 にセット) 必要があります。これによって、TAMP_INx 入力の値がタンパ検出を示している間に、アプリケーションがバックアップレジスタにデータを書き込むのを防ぎます。これは、TAMP_INx の入力でのレベル検出に相当します。

注 : タンパ検出は、V_{DD} 電源がオフのときでも有効です。バックアップレジスタの不必要なリセットを避けるには、TAMPx が設定されているピンを外部で適切な信号レベルに接続しておく必要があります。

フィルタによるタンパ入力のレベル検出 (パッシブモード)

フィルタを使ったレベル検出は、TAMPFLT を 0 以外の値にセットすることにより行われます。タンパ検出イベントは、(TAMPFLT に応じて) 2、4 または 8 回のいずれかの連続したサンプルが TAMPxTRG ビットで指定するレベルで観測されたときに生成されます。

TAMP_INx 入力は、TAMPPUDIS が 1 にセットされて無効な状態になっていない限り、その状態がサンプリングされる前に I/O の内部プルアップ抵抗でプリチャージされています。プリチャージで電荷の放電時間は TAMPPRCH ビットによって決定され、TAMP_INx により大きなキャパシタンスを持たせることができます。

タンパ検出の遅延時間と、プルアップによる電力消費との間のトレードオフは、TAMPFREQ を使用してレベル検出のサンプリング周波数を決定することにより、最適化できます。

注 : プルアップ抵抗の電気的特性については、データシートを参照してください。

30.4 TAMP 低電力モード

表 146. 低消費電力モードが TAMP に与える影響

モード	説明
SLEEP	影響はありません。 TAMP 割込みによって、デバイスは SLEEP モードから復帰します。
STOP	クロックソースが LSE または LSI のときに限り有効なフィルタモードによるレベル検出の場合を除き、すべての機能に影響はありません。 タンパイベントによって、デバイスは STOP モードから復帰します。
STANDBY	クロックソースが LSE または LSI のときに限り有効なフィルタモードによるレベル検出の場合を除き、すべての機能に影響はありません。タンパイベントによって、デバイスは STANDBY モードから復帰します。
SHUTDOWN	クロックソースが LSE のときに限り有効なフィルタモードによるレベル検出の場合を除き、すべての機能に影響はありません。タンパイベントによって、デバイスは SHUTDOWN モードから復帰します。

30.5 TAMP 割込み

割込みチャネルは割込みステータスレジスタにセットされます。また、割込み出力も有効化されます。

表 147. 割込みリクエスト

割込み略語	割込みイベント	イベントフラグ ⁽¹⁾	有効化制御ビット ⁽²⁾	割込みのクリア方法	SLEEP モードの終了	STOP および STANDBY モードの終了	SHUTDOWN モードの終了
TAMP	タンパ x ⁽³⁾	TAMPxF	TAMPxIE	1 を CTAMPxF に書き込み	はい	はい ⁽⁴⁾	はい ⁽⁵⁾
	内部 タンパ y ⁽³⁾	ITAMPyF	ITAMPyIE	1 を CITAMPxF に書き込み	はい	はい ⁽⁴⁾	はい ⁽⁵⁾

- イベントフラグは TAMP_SR レジスタにあります。
- マスク済み割込みフラグ（イベントフラグおよびイネーブル制御ビットによる）は TAMP_MISR レジスタにあります。
- タンパおよび内部タンパイベントの数は製品により異なります。
- フィルタパッシブタンパモードによるレベル検出の場合、STOP モードおよび STANDBY モードからのウェイクアップは、TAMP クロックソースが LSE または LSI のときのみ可能です。
- フィルタパッシブタンパモードによるレベル検出の場合、SHUTDOWN モードからのウェイクアップは、TAMP クロックソースが LSE のときのみ可能です。

30.6 TAMP レジスタ

レジスタの説明で使用されている略語のリストについては、リファレンスマニュアルの [50 ページのセクション 1.2](#) を参照してください。ペリフェラルレジスタには、ワード (32 ビット) 単位でアクセスすることができます。

30.6.1 TAMP 制御レジスタ 1 (TAMP_CR1)

アドレスオフセット : 0x00

RTC ドメインリセット値 : 0xFFFF 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITAMP6 E	ITAMP5 E	ITAMP4 E	ITAMP3 E	Res.	Res.
										rw	rw	rw	rw		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMP2 E	TAMP1 E
														rw	rw

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23 予約済みであり、リセット値に保持する必要があります。

ビット 22 予約済みであり、リセット値に保持する必要があります。

ビット 21 **ITAMP6E** : 内部タンパ 6 イネーブル : ST 製造者による読出し

0 : 内部タンパ 6 が無効です。

1 : 内部タンパ 6 が有効です : ST 製造者による読出しに対して、タンパが生成されます。

ビット 20 **ITAMP5E** : 内部タンパ 5 イネーブル : RTC カレンダーオーバーフロー

0 : 内部タンパ 5 が無効です。

1 : 内部タンパ 5 が有効です : RTC カレンダーが2099年12月31日の 23:59:59 に最大値に達すると、タンパが生成されます。そのときカレンダーは停止され、オーバーフローは発生しません。

ビット 19 **ITAMP4E** : 内部タンパ 4 イネーブル : HSE 監視

0 : 内部タンパ 4 が無効です。

1 : 内部タンパ 4 が有効です : HSE 周波数が閾値の下限または上限を超過するとタンパが生成されます。

ビット 18 **ITAMP3E** : 内部タンパ 3 イネーブル : LSE 監視

0 : 内部タンパ 3 が無効です。

1 : 内部タンパ 3 が有効です : LSE 周波数が閾値の下限または上限を超過するとタンパが生成されます。

ビット 17 予約済みであり、リセット値に保持する必要があります。

ビット 16 予約済みであり、リセット値に保持する必要があります。

ビット 15:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **TAMP2E** : TAMP_IN2 のタンパ検出イネーブル

0 : TAMP_IN2 のタンパ検出は無効です。

1 : TAMP_IN2 のタンパ検出は有効です。

ビット 0 **TAMP1E** : TAMP_IN1 のタンパ検出イネーブル

0 : TAMP_IN1 のタンパ検出は無効です。

1 : TAMP_IN1 のタンパ検出は有効です。

30.6.2 TAMP 制御レジスタ 2 (TAMP_CR2)

アドレスオフセット : 0x04

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	TAMP2 TRG	TAMP1 TRG	Res.	Res.	Res.	Res.	Res.	Res.	TAMP2 MSK	TAMP1 MSK
						rw	rw							rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMP2 NOER	TAMP1 NOER
														rw	rw

ビット 31:26 予約済みであり、リセット値に保持する必要があります。

ビット 25 **TAMP2TRG** : タンパ 2 入力のアクティブレベル (アクティブモードは無効)

TAMPFLT ≠ 00 の場合 :

0 : タンパ 2 入力がローのままのとき、タンパ検出イベントがトリガされます。

1 : タンパ 2 入力が高いままのとき、タンパ検出イベントがトリガされます。

TAMPFLT = 00 の場合 :

0 : タンパ 2 入力の立ち上がりエッジで、タンパ検出イベントがトリガされます。

1 : タンパ 2 入力の立ち下がりエッジで、タンパ検出イベントがトリガされます。

ビット 24 **TAMP1TRG** : タンパ 1 入力のアクティブレベル (アクティブモードは無効)

TAMPFLT ≠ 00 の場合 :

0 : タンパ 1 入力が高いままのとき、タンパ検出イベントがトリガされます。

1 : タンパ 1 入力が高いままのとき、タンパ検出イベントがトリガされます。

TAMPFLT = 00 の場合 :

00 : タンパ 1 入力の立ち上がりエッジおよびハイレベルで、タンパ検出イベントがトリガされます。

01 : タンパ 1 入力の立ち下がりエッジおよびローレベルで、タンパ検出イベントがトリガされます。

ビット 23 予約済みであり、リセット値に保持する必要があります。

ビット 22:18 予約済みであり、リセット値に保持する必要があります。

ビット 17 **TAMP2MSK** : タンパ 2 マスク

0 : タンパ 2 イベントによってトリガイイベントが生成され、TAMP2F はソフトウェアでクリアして、次のタンパイベントを検出できるようにする必要があります。

1 : タンパ 2 イベントによってトリガイイベントが生成されます。TAMP2F はマスクされ、ハードウェアによって内部でクリアされます。バックアップレジスタは消去されません。

TAMP2MSK がセットされている場合、タンパ 2 割込みを有効にすることはできません。

ビット 16 **TAMP1MSK** : タンパ 1 マスク

0 : タンパ 1 イベントによってトリガイイベントが生成され、TAMP1F はソフトウェアでクリアして、次のタンパイベントを検出できるようにする必要があります。

1 : タンパ 1 イベントによってトリガイイベントが生成されます。TAMP1F はマスクされ、ハードウェアによって内部でクリアされます。バックアップレジスタは消去されません。

TAMP1MSK がセットされている場合、タンパ 1 割込みを有効にすることはできません。

ビット 15:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **TAMP2NOER** : タンパ 2 消去なし

- 0 : タンパ 2 イベントでバックアップレジスタは消去されます。
- 1 : タンパ 2 イベントでバックアップレジスタは消去されません。

ビット 0 **TAMP1NOER** : タンパ 1 消去なし

- 0 : タンパ 1 イベントでバックアップレジスタは消去されます。
- 1 : タンパ 1 イベントでバックアップレジスタは消去されません。

30.6.3 TAMP フィルタ制御レジスタ (TAMP_FLTCR)

アドレスオフセット : 0x0C

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMP PUDIS	TAMPPRCH [1:0]	TAMPFLT [1:0]	TAMPFREQ [2:0]				
								rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:8 予約済みであり、リセット値に保持する必要があります。

ビット 7 **TAMPPUDIS** : TAMP_INx プルアップディセーブル

- このビットにより、毎回のサンプリング前に各 TAMPx ピンをプリチャージするかどうか決定します。
- 0 : サンプリング前に TAMP_INx ピンをプリチャージします (内部プルアップをイネーブル)。
- 1 : TAMP_INx ピンのプリチャージを無効化します。

ビット 6:5 **TAMPPRCH[1:0]** : TAMP_INx プリチャージ持続時間

- これらのビットにより、各サンプリングの前にプルアップを有効化している時間を決定します。
- TAMPPRCH は、各 TAMP_INx 入力に対して有効です。
- 0x0 : 1 RTCCLK サイクル
- 0x1 : 2 RTCCLK サイクル
- 0x2 : 4 RTCCLK サイクル
- 0x3 : 8 RTCCLK サイクル

ビット 4:3 **TAMPFLT[1:0]** : TAMP_INx フィルタカウント

- これらのビットにより、タンパイイベントをアクティブにするのに必要な指定のレベル (TAMP*TRG) での連続サンプリングの数を決定します。TAMPFLT は、各 TAMP_INx 入力に対して有効です。
- 0x0 : TAMP_INx 入力 that アクティブレベル (TAMP_INx 入力への内部プルアップ無し) に遷移するときのエッジで、タンパイイベントがアクティブになります。
- 0x1 : アクティブレベルでの連続した 2 回のサンプリングの後、タンパイイベントがアクティブになります。
- 0x2 : アクティブレベルでの連続した 4 回のサンプリングの後、タンパイイベントがアクティブになります。
- 0x3 : アクティブレベルでの連続した 8 回のサンプリングの後、タンパイイベントがアクティブになります。

ビット 2:0 **TAMPFREQ[2:0]** : タンパサンプリング周波数

これらのビットにより、各 TAMP_INx 入力がサンプリングされる周波数を決定します。

0x0 : RTCCLK / 32768 (RTCCLK = 32768 Hz の場合 1 Hz)

0x1 : RTCCLK / 16384 (RTCCLK = 32768 Hz の場合 2 Hz)

0x2 : RTCCLK / 8192 (RTCCLK = 32768 Hz の場合 4 Hz)

0x3 : RTCCLK / 4096 (RTCCLK = 32768 Hz の場合 8 Hz)

0x4 : RTCCLK / 2048 (RTCCLK = 32768 Hz の場合 16 Hz)

0x5 : RTCCLK / 1024 (RTCCLK = 32768 Hz の場合 32 Hz)

0x6 : RTCCLK / 512 (RTCCLK = 32768 Hz の場合 64 Hz)

0x7 : RTCCLK / 256 (RTCCLK = 32768 Hz の場合 128 Hz)

注 : このレジスタはパッシブモードでのタンパ入力のみに関係します。

30.6.4 TAMP 割込みイネーブルレジスタ (TAMP_IER)

アドレスオフセット : 0x2C

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITAMP6 IE	ITAMP5 IE	ITAMP4 IE	ITAMP3 IE	Res.	Res.
										rw	rw	rw	rw		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMP 2IE	TAMP 1IE
														rw	rw

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23 予約済みであり、リセット値に保持する必要があります。

ビット 22 予約済みであり、リセット値に保持する必要があります。

ビット 21 **ITAMP6IE** : 内部タンパ 6 割込みイネーブル : ST 製造者による読出し

0 : 内部タンパ 6 割込みが無効です。

1 : 内部タンパ 6 割込みが有効です。

ビット 20 **ITAMP5IE** : 内部タンパ 5 割込みイネーブル : RTC カレンダーオーバーフロー

0 : 内部タンパ 5 割込みが無効です。

1 : 内部タンパ 5 割込みが有効です。

ビット 19 **ITAMP4IE** : 内部タンパ 4 割込みイネーブル : HSE 監視

0 : 内部タンパ 4 割込みが無効です。

1 : 内部タンパ 4 割込みが有効です。

ビット 18 **ITAMP3IE** : 内部タンパ 3 割込みイネーブル : LSE 監視

0 : 内部タンパ 3 割込みが無効です。

1 : 内部タンパ 3 割込みが有効です。

ビット 17 予約済みであり、リセット値に保持する必要があります。

ビット 16 予約済みであり、リセット値に保持する必要があります。

ビット 15:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **TAMP2IE** : タンパ 2 割込みイネーブル

0 : タンパ 2 割込みは無効です。

1 : タンパ 2 割込みは有効です。

ビット 0 **TAMP1IE** : タンパ 1 割込みイネーブル

0 : タンパ 1 割込みは無効です。

1 : タンパ 1 割込みは有効です。

30.6.5 TAMP ステータスレジスタ (TAMP_SR)

アドレスオフセット : 0x30

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITAMP6 F	ITAMP5 F	ITAMP4 F	ITAMP3 F	Res.	Res.
										r	r	r	r		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMP 2F	TAMP 1F
														r	r

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23 予約済みであり、リセット値に保持する必要があります。

ビット 22 予約済みであり、リセット値に保持する必要があります。

ビット 21 **ITAMP6F** : ST 製造者による読出しタンパ検出フラグ

このフラグは、内部タンパ 6 にタンパ検出イベントが検出されたときに、ハードウェアによってセットされます。

ビット 20 **ITAMP5F** : RTC カレンダーオーバーフロータンパ検出フラグ

このフラグは、内部タンパ 5 にタンパ検出イベントが検出されたときに、ハードウェアによってセットされます。

ビット 19 **ITAMP4F** : HSE 監視タンパ検出フラグ

このフラグは、内部タンパ 4 にタンパ検出イベントが検出されたときに、ハードウェアによってセットされます。

ビット 18 **ITAMP3F** : LSE 監視タンパ検出フラグ

このフラグは、内部タンパ 3 にタンパ検出イベントが検出されたときに、ハードウェアによってセットされます。

ビット 17 予約済みであり、リセット値に保持する必要があります。

ビット 16 予約済みであり、リセット値に保持する必要があります。

ビット 15:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **TAMP2F** : TAMP2 検出フラグ

このフラグは、TAMP2 入力にタンパ検出イベントが検出されたときに、ハードウェアによってセットされます。

ビット 0 **TAMP1F** : TAMP1 検出フラグ

このフラグは、TAMP1 入力にタンパ検出イベントが検出されたときに、ハードウェアによってセットされます。

30.6.6 TAMP マスク済み割込みステータスレジスタ (TAMP_MISR)

アドレスオフセット : 0x34

RTC ドメインリセット値 : 0x0000 0000

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITAMP6 MF	ITAMP5 MF	ITAMP4 MF	ITAMP3 MF	Res.	Res.
										r	r	r	r		r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMP 2MF	TAMP 1MF
														r	r

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23 予約済みであり、リセット値に保持する必要があります。

ビット 22 予約済みであり、リセット値に保持する必要があります。

ビット 21 **ITAMP6MF** : ST 製造者による読み出しタンパの割込みマスク済みフラグ

このフラグは、内部タンパ 6 に割込みが行われたときに、ハードウェアによってセットされます。

ビット 20 **ITAMP5MF** : RTC カレンダーオーバーフロータンパの割込みマスク済みフラグ

このフラグは、内部タンパ 5 に割込みが行われたときに、ハードウェアによってセットされます。

ビット 19 **ITAMP4MF** : HSE 監視タンパの割込みマスク済みフラグ

このフラグは、内部タンパ 4 に割込みが行われたときに、ハードウェアによってセットされます。

ビット 18 **ITAMP3MF** : LSE 監視タンパの割込みマスク済みフラグ

このフラグは、内部タンパ 3 に割込みが行われたときに、ハードウェアによってセットされます。

ビット 17 予約済みであり、リセット値に保持する必要があります。

ビット 16 予約済みであり、リセット値に保持する必要があります。

ビット 15:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **TAMP2MF** : TAMP2 割込みマスク済みフラグ

このフラグは、タンパ 2 に割込みが行われたときに、ハードウェアによってセットされます。

ビット 0 **TAMP1MF** : TAMP1 割込みマスク済みフラグ

このフラグは、タンパ 1 に割込みが行われたときに、ハードウェアによってセットされます。

30.6.7 TAMP ステータスクリアレジスタ (TAMP_SCR)

アドレスオフセット : 0x3C

システムリセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	C ITAMP 6F	C ITAMP 5F	C ITAMP 4F	C ITAMP 3F	Res.	Res.
										w	w	w	w		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CTAMP 2F	CTAMP 1F
														w	w

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23 予約済みであり、リセット値に保持する必要があります。

ビット 22 予約済みであり、リセット値に保持する必要があります。

ビット 21 **CITAMP6F** : ITAMP6 検出フラグをクリア

このビットに 1 を書き込むと、TAMP_SR レジスタの ITAMP6F ビットがクリアされます。

ビット 20 **CITAMP5F** : ITAMP5 検出フラグをクリア

このビットに 1 を書き込むと、TAMP_SR レジスタの ITAMP5F ビットがクリアされます。

ビット 19 **CITAMP4F** : ITAMP4 検出フラグをクリア

このビットに 1 を書き込むと、TAMP_SR レジスタの ITAMP4F ビットがクリアされます。

ビット 18 **CITAMP3F** : ITAMP3 検出フラグをクリア

このビットに 1 を書き込むと、TAMP_SR レジスタの ITAMP3F ビットがクリアされます。

ビット 17 予約済みであり、リセット値に保持する必要があります。

ビット 16 予約済みであり、リセット値に保持する必要があります。

ビット 15:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **CTAMP2F** : TAMP2 検出フラグをクリア

このビットに 1 を書き込むと、TAMP_SR レジスタの TAMP2F ビットがクリアされます。

ビット 0 **CTAMP1F** : TAMP1 検出フラグをクリア

このビットに 1 を書き込むと、TAMP_SR レジスタの TAMP1F ビットがクリアされます。

30.6.8 TAMP バックアップ x レジスタ (TAMP_BKPxR)

アドレスオフセット : $0x100 + 0x04 * x$, ($x = 0$ から 4)

バックアップドメインリセット値 : $0x0000\ 0000$

システムリセット : 影響なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BKP[31:16]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BKP[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	w	rw	rw

ビット 31:0 BKP[31:0]

アプリケーションはこれらのレジスタに対してデータの読み書きをすることができます。
これらのレジスタは、 V_{DD} がオフになった場合、 V_{BAT} によって電源が供給されるため、システムリセットによりリセットされず、デバイスが低電力モードで動作する場合、レジスタの内容は有効なまま保持されます。
デフォルトの設定では、このレジスタはタンパ検出イベントでリセットされます少なくとも 1 つの内部または外部タンパイイベントフラグがセットされると、値をリセットするよう強制されます。このレジスタはまた、読出し保護 (RDP) が無効の場合にもリセットされます。

30.6.9 TAMP レジスタマップ

表 148. TAMP レジスタマップとリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x00	TAMP_CR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITAMP6E	ITAMP5E	ITAMP4E	ITAMP3E	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMP2E	TAMP1E
	リセット値											1	1	1	1																	0	0
0x04	TAMP_CR2	Res.	Res.	Res.	Res.	Res.	Res.	TAMP2TRG	TAMP1TRG	Res.	Res.	Res.	Res.	Res.	Res.	TAMP2MSK	TAMP1MSK	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMP2NOER	TAMP1NOER
	リセット値							0	0							0	0															0	0
0x0C	TAMP_FLTCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMPUDIS	TAMPPRCH[1:0]	TAMPFLT[1:0]				TAMPFREQ[2:0]	
	リセット値																									0	0	0	0	0	0	0	0
0x2C	TAMP_IER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITAMP6IE	ITAMP5IE	ITAMP4IE	ITAMP3IE	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMP2IE	TAMP1IE
	リセット値											0	0	0	0																	0	0
0x30	TAMP_SR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITAMP6F	ITAMP5F	ITAMP4F	ITAMP3F	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMP2F	TAMP1F
	リセット値											0	0	0	0																	0	0
0x34	TAMP_MISR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ITAMP6MF	ITAMP5MF	ITAMP4MF	ITAMP3MF	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TAMP2MF	TAMP1MF
	リセット値											0	0	0	0																	0	0
0x3C	TAMP_SCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CITAMP6F	CITAMP5F	CITAMP4F	CITAMP3F	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CTAMP2F	CTAMP1F
	リセット値											0	0	0	0																	0	0
0x100 + 0x04*x, (x = 0	TAMP_BKPxR	BKP[31:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

レジスタ境界アドレスについては、54 ページのセクション 2.2.2 を参照してください。

31 I²C (Inter-integrated circuit) インタフェース

31.1 概要

I²C (Inter-integrated circuit) バスインタフェースは、マイクロコントローラとシリアル I²C バス間の通信を処理します。マルチマスタ機能を備え、すべての I²C バス固有のシーケンシング、プロトコル、アービトレーション、およびタイミングを制御します。標準モード (Sm)、高速モード (Fm)、および高速モードプラス (Fm+) をサポートします。

また、SMBus (System Management Bus) および PMBus (Power Management Bus) と互換性があります。

DMA を使用して、CPU の負荷を軽減できます。

31.2 I²C の主な機能

- I²C バス仕様 rev03 との互換性 :
 - スレーブおよびマスタモード
 - マルチマスタ機能
 - 標準モード (最大 100 kHz)
 - 高速モード (最大 400 kHz)
 - 高速モードプラス (最大 1 MHz)
 - 7 ビットおよび 10 ビットアドレッシングモード
 - 複数の 7 ビットスレーブアドレス (2 つのアドレス、1 つは設定可能なマスク付き)
 - すべての 7 ビットアドレス確認応答モード
 - 同報 (General call) コール
 - プログラム可能なセットアップおよびホールド時間
 - 使いやすいイベント管理
 - クロックストレッチオプション
 - ソフトウェアリセット
- DMA 機能付きの 1 バイトバッファ
- プログラム可能なアナログおよびデジタルノイズフィルタ

製品の実装によっては、次の追加機能も使用できます ([セクション 31.3 : I²C の実装](#)を参照) :

- SMBus 仕様 rev 3.0 との互換性 :
 - ハードウェア PEC (Packet Error Checking) の生成と ACK 制御による確認
 - コマンドおよびデータ確認応答制御
 - アドレス解決プロトコル (ARP) サポート
 - ホストおよびデバイスのサポート
 - SMBus アラート
 - タイムアウトおよびアイドル条件の検出
- PMBus rev 1.3 標準との互換性
- 独立したクロック : 独立したクロックソースの選択により、I²C の通信速度は PCLK の再プログラミングから独立
- アドレス一致時に STOP モードからウェイクアップ

31.3 I²C の実装

このマニュアルでは、I²C1 および I²C2 に実装されているすべての機能について説明しています。I²C2 でサポートされている機能は I²C1 よりも少ないですが、他の点では全く同等です。違いを次の表に示します。

表 149. STM32G0x1I²C の実装

I ² C の機能 ⁽¹⁾	I2C1	I2C2
7 ビットアドレスモード	X	X
10 ビットアドレスモード	X	X
標準モード (最大 100 kbit/s)	X	X
高速モード (最大 400 kbit/s)	X	X
20mA 出力駆動 I/O 搭載高速モードプラス (最大 1 Mbit/s)	X	X
独立クロック	X	-
STOP モードからのウェイクアップ	X	-
SMBus/PMbus	X	-

1. X : サポートされています。

31.4 I²C の機能詳細

データの送受信に加えて、このインタフェースは、データをシリアル形式からパラレル形式（およびその逆）に変換します。割込みは、ソフトウェアによって有効または無効にできます。このインタフェースは、データピン（SDA）とクロックピン（SCL）によって I²C バスに接続されます。標準（最大 100 kHz）、高速モード（最大 400 kHz）、または高速モードプラス（最大 1 MHz）の I²C バスで接続できます。


このインタフェースは、データピン（SDA）とクロックピン（SCL）によって SMBus に接続することもできます。

SMBus 機能がサポートされる場合、追加の SMBus アラートピン（SMBA）オプションも使用できます。

31.4.1 I²C1 ブロック図

I²C1 インタフェースのブロック図を図 284 に示します。

図 284. I²C1 ブロック図




I²C1 は、独立したクロックソースによってクロック供給されるため、I²C は PCLK 周波数から独立して動作できます。

高速モードプラス操作について 20 mA 出力電流駆動をサポートする I²C I/O の場合、駆動能力はシステム設定コントローラ (SYSCFG) の制御ビットによって有効化されます。[セクション 31.3 : I²C の実装](#)を参照してください。

31.4.2 I²C2 ブロック図

I²C2 インタフェースのブロック図を [図 285](#) に示します。

図 285. I²C2 ブロック図



高速モードプラス操作について 20 mA 出力電流駆動をサポートする I2C I/O の場合、駆動能力はシステム設定コントローラ (SYSCFG) の制御ビットを通じて有効化されます。[セクション 31.3 : I²C の実装](#)を参照してください。

31.4.3 I²C クロックの要件

I²C カーネルは I2CCLK によってクロック供給されます。

I2CCLK の周期 t_{I2CCLK} は、次の条件を満たす必要があります。

$$t_{I2CCLK} < (t_{LOW} - t_{filters}) / 4 \text{ かつ } t_{I2CCLK} < t_{HIGH}$$

ここで :

t_{LOW} : SCL ロー時間、および t_{HIGH} : SCL ハイ時間

$t_{filters}$: 有効なときには、アナログフィルタとデジタルフィルタによる遅延の合計。

アナログフィルタの遅延は、最大 260 ns です。デジタルフィルタの遅延は、DNF x t_{I2CCLK} です。

PCLK クロック周期 t_{PCLK} は、次の条件を満たす必要があります。

$$t_{PCLK} < 4/3 t_{SCL}$$

t_{SCL} : SCL 周期

注意 : I2C カーネルがPCLKによってクロック供給されるとき、このクロックは t_{I2CCLK} の条件を満たす必要があります。

31.4.4 モード選択

このインタフェースは、次の 4 つのモードのいずれかで動作できます :

- スレーブトランスミッタ
- スレーブレシーバ
- マスタトランスミッタ
- マスタレシーバ

デフォルトでは、スレーブモードで動作します。このインタフェースは、START コンディションを生成したときにはスレーブからマスタへ、アービトレーションの喪失または STOP 生成が発生したときにはマスタからスレーブへ自動的に切り替わるため、マルチマスタ機能を使用できます。


通信の流れ

マスタモードでは、I²C インタフェースは、データ転送を開始し、クロック信号を生成します。シリアルデータ転送は、常に START コンディションで開始され、STOP コンディションで終わります。START および STOP コンディションは、マスタモードではソフトウェアによって生成されます。

スレーブモードでは、このインタフェースは、自己アドレス (7 または 10 ビット) と同報アドレスを認識できます。同報アドレスの検出は、ソフトウェアによって有効または無効にできます。予約済みの SMBus アドレスもソフトウェアによって有効にできます。

データとアドレスは、MSB ファーストの 8 ビットバイトとして転送されます。START コンディションの後に続く最初のバイト (7 ビットモードでは 1 バイト、10 ビットモードでは 2 バイト) にアドレスが含まれています。アドレスは、常にマスタモードで送信されます。

8 クロックサイクルのバイト転送の後には 9 番目のクロックパルスが続きます。その間に、レシーバはトランスミッタに確認応答ビットを送信する必要があります。次の図を参照してください。



確認応答 (Acknowledge) は、ソフトウェアによって有効または無効にできます。I²C インタフェースのアドレスは、ソフトウェアによって選択できます。

31.4.5 I²C の初期化

ペリフェラルの有効化と無効化

I²C ペリフェラルクロックは、クロックコントローラで設定し、有効にする必要があります。

そして、I2C_CR1 レジスタの PE ビットをセットすることによって、I²C を有効にできます。

I²C が無効なときには (PE=0)、I²C はソフトウェアリセットを実行します。詳細については、[セクション 31.4.6 : ソフトウェアリセット](#)を参照してください。

ノイズフィルタ

I2C_CR1 レジスタの PE ビットをセットすることによって I2C ペリフェラルを有効にする前に、必要な場合は、ノイズフィルタを設定する必要があります。デフォルトでは、SDA および SCL 入力にアナログノイズフィルタがあります。このアナログフィルタは I²C 仕様に準拠しており、高速モードおよび高速モードプラスで最大 50 ns のパルス幅を持つスパイクを抑制します。ANFOFF ビットをセットすることによって、このアナログフィルタを無効にし、I2C_CR1 レジスタの DNF[3:0] ビットを設定することによってデジタルフィルタを選択することができます。

デジタルフィルタが有効なときには、SCL または SDA ラインのレベルは、DNF x I2CCLK 周期より長く安定していた場合のみ、内部で変更されます。これにより、プログラム可能な 1 ~ 15 I2CCLK 周期の長さを持つスパイクを抑制できます。

表 150. アナログフィルタとデジタルフィルタの比較

-	アナログフィルタ	デジタルフィルタ
抑制されるスパイク のパルス幅	≥ 50 ns	長さを 1 ~ 15 I2C ペリフェラルクロックにプログラム 可能
利点	STOP モードで使用可能	– プログラム可能な長さ : 追加のフィルタリング機能対 標準要件 – 安定した長さ
欠点	温度、電圧、 プロセスのばらつき	デジタルフィルタが有効なときには、アドレス一致時の STOP モードからのウェイクアップは使用できない


注意 : I2C が有効なときには、フィルタ構成の変更はできません。

I²C のタイミング

マスタおよびスレーブモードで正しいデータホールドおよびセットアップ時間が使用されるのを保証するためには、タイミングを設定する必要があります。これを行うには、I2C_TIMINGR レジスタの PRESC[3:0]、SCLDEL[3:0]、および SDADEL[3:0] ビットをプログラムします。

STM32CubeMX ツールは、I²C 設定ウィンドウの I2C_TIMINGR コンテンツを計算し、提供します。

図 287. セットアップおよびホールドタイミング



- SCL 立ち下がりエッジが内部で検出されると、SDA 出力を送信する前に遅延が挿入されます。この遅延は、 $t_{SDADEL} = SDADEL \times t_{PRESC} + t_{I2CCLK}$ であり $t_{PRESC} = (PRESC+1) \times t_{I2CCLK}$ です。 t_{SDADEL} はホールド時間 $t_{HD;DAT}$ に影響を与えます。

SDA 出力遅延の合計は、次のとおりです：

$$t_{SYNC1} + \{[SDADEL \times (PRESC+1) + 1] \times t_{I2CCLK}\}$$

t_{SYNC1} の長さは、次のパラメータに依存します。

- SCL 立ち下がり傾斜
- 有効なときのアナログフィルタによる入力遅延： $t_{AF(min)} < t_{AF} < t_{AF(max)}$
- デジタルフィルタが有効なときの入力遅延： $t_{DNF} = DNF \times t_{I2CCLK}$
- SCL と I2CCLK クロックの同期による遅延（2 ～ 3 I2CCLK 周期）

SCL 立ち下がりエッジの未定義の領域をブリッジするためには、SDADEL を次のようにプログラムする必要があります：

$$\{t_r(max) + t_{HD;DAT}(min) - t_{AF(min)} - [(DNF+3) \times t_{I2CCLK}]\} / \{(PRESC+1) \times t_{I2CCLK}\} \leq SDADEL$$

$$SDADEL \leq \{t_{HD;DAT}(max) - t_{AF(max)} - [(DNF+4) \times t_{I2CCLK}]\} / \{(PRESC+1) \times t_{I2CCLK}\}$$

注： $t_{AF(min)} / t_{AF(max)}$ は、アナログフィルタが有効なときのみ、等式に含まれます。 t_{AF} の値については、デバイスのデータシートを参照してください。

最大 $t_{HD;DAT}$ は、標準モード、高速モード、および高速モードプラスで 3.45 μ s、0.9 μ s、および 0.45 μ s ですが、遷移時間による $t_{VD;DAT}$ の最大値より短い必要があります。この最大値を満たす必要があるのは、デバイスが SCL 信号の LOW 周期 (t_{LOW}) をストレッチしない場合だけです。クロックが SCL をストレッチする場合、クロックをリリースする前に、データがセットアップ時間まで有効である必要があります。

SDA 立ち上がりエッジは、通常、最悪ケースであり、この場合、前の等式は次のようになります：

$$SDADEL \leq \{t_{VD;DAT}(max) - t_r(max) - 260 \text{ ns} - [(DNF+4) \times t_{I2CCLK}]\} / \{(PRESC+1) \times t_{I2CCLK}\}$$

注： **NOSTRETCH=0** のときには、SCLDEL の値に従って、デバイスはセットアップ時間を保証するために SCL ロー をストレッチするので、この条件に違反することがあります。

t_r 、 t_r 、 $t_{HD;DAT}$ 、および $t_{VD;DAT}$ の標準値については、表 151：I²C-SMBUS 仕様のデータのセットアップおよびホールド時間を参照してください。

- t_{SDADEL} 遅延の後や、データが I2C_TXDR レジスタにまだ書き込まれていないためスレーブがクロックをストレッチしなければならなかった場合の SDA 出力送信後、SCL ラインはセットアップ時間中、ローレベルで保持されます。このセットアップ時間は、 $t_{SCLDEL} = (SCLDEL+1) \times t_{PRESC}$ であり $t_{PRESC} = (PRESC+1) \times t_{I2CCLK}$ です。 t_{SCLDEL} は、セットアップ時間 $t_{SU;DAT}$ に影響を与えます。

SDA 遷移（立ち上がりエッジは通常、最悪のケース）の未定義の領域をブリッジするためには、SCLDEL を次のようにプログラムする必要があります：

$$\{[t_r(max) + t_{SU;DAT}(min)] / [(PRESC+1) \times t_{I2CCLK}]\} - 1 \leq SCLDEL$$

t_r および $t_{SU;DAT}$ の標準値については、表 151：I²C-SMBUS 仕様のデータのセットアップおよびホールド時間を参照してください。

使用される SDA および SCL 遷移時間の値は、アプリケーションの値です。標準から最大値を使用すると、SDADEL と SCLDEL の計算の制約が増えますが、アプリケーションにかかわらず、この機能を使用できます。

注： 各クロックパルスで、SCL 立ち下がりエッジの検出後、I²C マスタまたはスレーブは、最低 $[[(SDADEL+SCLDEL+1) \times (PRESC+1) + 1] \times t_{I2CCLK}]$ の間、送信および受信の両モードで SCL ロー

をストレッチします。送信モードで、SDADEL カウンタ終了時にデータがまだ I2C_TXDR に書き込まれていない場合、I²C は次のデータが書き込まれるまで SCL ローをストレッチし続けます。その時、新しいデータ MSB が SDA 出力で送信され、SCLDEL カウンタが開始し、SCL ローのストレッチを継続して、データセットアップ時間を保証します。

スレーブモードで NOSTRETCH=1 の場合、SCL はストレッチされません。そのため、十分なセットアップ時間を保証するためにも、SDADEL はこのようにプログラムされる必要があります。

表 151. I²C-SMBUS 仕様のデータのセットアップおよびホールド時間

記号	パラメータ	標準モード (Sm)		高速モード (Fm)		高速モードプラス (Fm+)		SMBUS		単位
		最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
t _{HD;DAT}	データホールド時間	0	-	0	-	0	-	0.3	-	μs
t _{VD;DAT}	データ有効時間	-	3.45	-	0.9	-	0.45	-	-	
t _{SU;DAT}	データセットアップ時間	250	-	100	-	50	-	250	-	ns
t _r	SDA および SCL 信号の立ち上がり時間	-	1000	-	300	-	120	-	1000	
t _f	SDA および SCL 信号の立ち下がり時間	-	300	-	300	-	120	-	300	

また、マスタモードでは、I2C_TIMINGR レジスタの PRESC[3:0]、SCLH[7:0]、および SCLL[7:0] ビットをプログラムすることによって、SCL クロックのハイおよびローレベルを設定する必要があります。

- SCL 立ち下がりエッジが内部で検出されると、SCL 出力をリリースする前に遅延が挿入されます。この遅延は、 $t_{SCLL} = (SCLL+1) \times t_{PRESC}$ であり、 $t_{PRESC} = (PRESC+1) \times t_{I2CCLK}$ です。
 t_{SCLL} は、SCL ロー時間 t_{LOW} に影響を与えます。
- SCL 立ち上がりエッジが内部で検出されると、SCL 出力を強制的にローレベルにする前に遅延が挿入されます。この遅延は、 $t_{SCLH} = (SCLH+1) \times t_{PRESC}$ であり、 $t_{PRESC} = (PRESC+1) \times t_{I2CCLK}$ です。
 t_{SCLH} は、SCL ハイ時間 t_{HIGH} に影響を与えます。


詳細については、[I²C マスタ初期化](#)を参照してください。

注意： I²C が有効なときには、タイミング構成の設定はできません。

ペリフェラルを有効にする前に、I²C スレーブ NOSTRETCH モードも設定する必要があります。詳細については、[I²C スレーブ初期化](#)を参照してください。

注意： I²C が有効なときには、NOSTRETCH 構成の変更はできません。

図 288. I²C 初期化フローチャート



31.4.6 ソフトウェアリセット

ソフトウェアリセットを行うには、I2C_CR1 レジスタの PE ビットをクリアします。その場合、I²C のライン SCL および SDA がリリースされます。内部状態マシンがリセットされ、通信制御ビットとステータスビットがリセット値に戻ります。構成レジスタは影響を受けません。

影響を受けるレジスタのビットは、以下のとおりです：

1. I2C_CR2 レジスタ：START、STOP、NACK
2. I2C_ISR レジスタ：BUSY、TXE、TXIS、RXNE、ADDR、NACKF、TCR、TC、STOPF、BERR、ARLO、OVR

SMBus 機能がサポートされるときには、以下も影響を受けます：

1. I2C_CR2 レジスタ：PECBYTE
2. I2C_ISR レジスタ：PECERR、TIMEOUT、ALERT

ソフトウェアリセットを実行するためには、PE は少なくとも 3 APB クロックサイクルの間、ローに保たなければなりません。このためには、次のソフトウェアシーケンスを書き込みます：- PE=0 を書き込む - PE=0 を確認する - PE=1 を書き込む。


31.4.7 データ転送

データ転送は、送受信データレジスタとシフトレジスタを通じて管理されます。

受信

SDA 入力はシフトレジスタに送られます。8 番目の SCL パルスの後（完全なデータバイトの受信後）、シフトレジスタは、I2C_RXDR レジスタが空の場合（RXNE=0）、このレジスタにコピーされます。RXNE=1 の場合、すなわち、前に受信されたデータバイトがまだ読み出されていなかった場合、SCL ラインは I2C_RXDR が読み出されるまでストレッチされます。ストレッチは、8 番目と 9 番目の SCL パルスの間（確認応答パルスの前）に挿入されます。


図 289. データ受信



送信

I2C_TXDR レジスタが空 (TXE=0) でない場合、その内容が 9 番目の SCL パルス (確認応答パルス) の後、シフトレジスタにコピーされます。次に、シフトレジスタの内容が SDA ラインにシフトアウトされます。TXE=1 の場合、すなわち、I2C_TXDR にデータがまだ書き込まれていない場合、SCL ラインは I2C_TXDR に書き込まれるまでストレッチされます。ストレッチは、9 番目の SCL パルスの後で行われます。

図 290. データ送信



ハードウェア転送管理

次のようにさまざまなモードでバイト転送を管理し、通信をクローズするために、I²C にはハードウェアにバイトカウンタが組み込まれています。

- マスタモードでの NACK、STOP、および ReSTART 生成
- スレーブレシーバモードでの ACK 制御
- SMBus 機能がサポートされているときの PEC 生成/確認

バイトカウンタは、マスタモードでは常に使用されます。デフォルトでは、スレーブモードでは無効ですが、I2C_CR2 レジスタの SBC (スレーブバイト制御) ビットをセットすることによって、ソフトウェアにより有効にできます。

転送されるバイト数は、I2C_CR2 レジスタの NBYTES[7:0] ビットフィールドでプログラムされます。転送バイト数 (NBYTES) が 255 より大きい場合、またはレシーバが受信データバイトの確認応答値を制御したい場合には、I2C_CR2 レジスタの RELOAD ビットをセットすることによって、再ロードモードを選択する必要があります。このモードでは、NBYTES でプログラムされたバイト数が転送されると、TCR フラグがセットされ、TCIE がセットされている場合は割込みが生成されます。SCL は、TCR フラグがセットされている間、ストレッチされます。TCR は、NBYTES にゼロ以外の値が書き込まれたときにソフトウェアによってクリアされます。

NBYTES カウンタに最後のバイト数が再ロードされたときには、RELOAD ビットがクリアされる必要があります。

マスタモードで RELOAD=0 のときには、カウンタは 2 つのモードで使用できます：

- **自動終了モード** (I2C_CR2 レジスタの AUTOEND = "1")。このモードでは、NBYTES[7:0] ビットフィールドでプログラムされたバイト数が転送されると、マスタは STOP コンディションを自動的に送信します。
- **ソフトウェア終了モード** (I2C_CR2 レジスタの AUTOEND = 0)。このモードでは、NBYTES[7:0] ビットフィールドでプログラムされたバイト数が転送されると、ソフトウェアアクションが求められます。TC フラグがセットされ、TCIE ビットがセットされている場合は割込みが生成されます。SCL 信号は、TC フラグがセットされている間、ストレッチされます。TC フラグは、I2C_CR2 レジスタの START または ストップビットがセットされたときに、ソフトウェアによってクリアされます。マスタが RESTART コンディションを送信したいときには、このモードを使用する必要があります。

注意： AUTOEND ビットは、RELOAD ビットがセットされているときには効果がありません。

表 152. I²C 設定

機能	SBC ビット	RELOAD ビット	AUTOEND ビット
マスタ Tx/Rx NBYTES + STOP	x	0	1
マスタ Tx/Rx + NBYTES + RESTART	x	0	0
スレーブ Tx/Rx すべての受信バイトに ACK	0	x	x
スレーブ Rx および ACK 制御	1	1	x

31.4.8 I²C スレーブモード

I²C スレーブ初期化

スレーブモードで動作するには、少なくとも 1 つのスレーブアドレスを有効にする必要があります。2 つのレジスタ I2C_OAR1 と I2C_OAR2 を使用して、スレーブ専用アドレス OA1 および OA2 をプログラムできます。

- OA1 は、I2C_OAR1 レジスタの OA1MODE ビットをセットすることによって、7 ビットモード（デフォルト）または 10 ビットアドレッシングモードに設定できます。

OA1 を有効にするには、I2C_OAR1 レジスタの OA1EN ビットをセットします。

- 追加のスレーブアドレスが必要な場合は、2 番目のスレーブアドレス OA2 を設定できます。I2C_OAR2 レジスタの OA2MSK[2:0] ビットを設定することによって、最大 7 つの OA2 LSB をマスクできます。したがって、OA2MSK が 1 から 6 まで設定された場合、OA2[7:2]、OA2[7:3]、OA2[7:4]、OA2[7:5]、OA2[7:6]、または OA2[7] のみが受信アドレスと比較されます。OA2MSK が 0 に等しくなくなるとすぐに、OA2 のアドレスコンパレータは、確認応答されない I2C 予約済みアドレス (0000 XXX および 1111 XXX) を除外します。OA2MSK=7 の場合、受信されたすべてのアドレスが確認応答されます（予約済みアドレスを除く）。OA2 は常に 7 ビットアドレスです。

これらの予約済みアドレスは、特定のイネーブルビットによって有効化された場合、I2C_OAR1 または I2C_OAR2 レジスタが OA2MSK=0 でプログラムされた場合、確認応答できます。

OA2 を有効にするには、I2C_OAR2 レジスタの OA2EN ビットをセットします。

- 同報アドレスは、I2C_CR1 レジスタの GCEN ビットをセットすることで有効になります。

I²C が有効アドレスの 1 つによって選択されると、ADDR 割込みステータスフラグがセットされ、ADDRIE ビットがセットされている場合は割込みが生成されます。

デフォルトでは、スレーブはクロックストレッチ機能を使用し、必要なときには、ソフトウェアアクションを実行するために、SCL 信号をローレベルでストレッチすることを意味します。マスタがクロックストレッチをサポートしない場合、I2C_CR1 レジスタの NOSTRETCH=1 で I²C を設定する必要があります。

ADDR 割込みの受信後、いくつかのアドレスが有効な場合は、I2C_ISR レジスタの ADDCODE[6:0] ビットを読み出して、一致するアドレスを確認する必要があります。転送方向を知るために、DIR フラグも確認する必要があります。

スレーブクロックストレッチ (NOSTRETCH = 0)

デフォルトモードでは、I²C スレーブは次の状況で SCL クロックをストレッチします：

- ADDR フラグがセットされると：受信アドレスは有効なスレーブアドレスの 1 つと一致します。このストレッチは、ADDRCF ビットをセットすることによりソフトウェアによって ADDR フラグがクリアされたときにリリースされます。
- 送信時、前のデータ送信が完了し、新しいデータが I2C_TXDR レジスタに書き込まれなかった場合、または ADDR フラグがクリアされたときに (TXE=1)、最初のデータバイトが書き込まれていなかった場合。このストレッチは、データが I2C_TXDR レジスタに書き込まれたときにリリースされます。
- 受信時、I2C_RXDR レジスタがまだ読み出されておらず、新しいデータ受信が完了したとき。このストレッチは、I2C_RXDR が読み出されたときにリリースされます。
- スレーブバイト制御モードおよび再ロードモード (SBC=1 および RELOAD=1) で TCR = 1 のとき、すなわち、最後データバイトが転送されたとき。このストレッチは、NBYTES[7:0] フィールドにゼロ以外の値を書き込むことによって TCR がクリアされたときにリリースされます。
- SCL 立ち下がリエッジの検出後、I2C は、 $[(SDADEL+SCLDEL+1) \times (PRESC+1) + 1] \times t_{I2CCCLK}$ の間、SCL ローをストレッチします。

クロックストレッチなしのスレーブ (NOSTRETCH = 1)

I2C_CR1 レジスタの NOSTRETCH = 1 のとき、I²C スレーブは SCL 信号をストレッチしません。

- ADDR フラグがセットされている間、SCL クロックはストレッチされません。
- 送信時、転送に対応する最初の SCL パルスが発生する前に、I2C_TXDR レジスタにデータが書き込まれる必要があります。そうでない場合、アンダーランが発生し、I2C_ISR レジスタで OVR フラグがセットされ、I2C_CR1 レジスタの ERRIE ビットがセットされていた場合は割込みが生成されます。OVR フラグは、最初のデータ送信が開始し、STOPF ビットがまだセットされている (クリアされていない) ときにもセットされます。したがって、次の転送で送信される最初のデータを書き込んだ後、STOPF フラグをクリアすることによって、最初の送信データについても、OVR ステータスが提供できます。
- 受信時、次のデータバイトの 9 番目の SCL パルス (ACK パルス) が発生する前に、I2C_RXDR レジスタからデータが読み出される必要があります。そうでない場合、オーバーランが発生し、I2C_ISR レジスタの OVR フラグがセットされ、I2C_CR1 レジスタの ERRIE ビットがセットされていた場合は割込みが生成されます。

スレーブバイト制御モード

スレーブ受信モードでバイト ACK 制御を可能にするためには、I2C_CR1 レジスタの SBC ビットをセットすることによって、スレーブバイト制御モードを有効にする必要があります。これは、SMBus 標準に準拠する必要があります。

スレーブ受信モードでバイト ACK 制御を可能にするためには、再ロードモードを選択する必要があります (RELOAD=1)。各バイトの制御を得るには、ADDR 割込みサブルーチンで NBYTES を 0x1 に初期化し、各受信バイト後に 0x1 に再ロードする必要があります。バイトが受信されると、TCR ビットがセットされ、8 番目と 9 番目の SCL パルスの間で、SCL 信号ローをストレッチします。I2C_RXDR レジスタからデータを読み出すことができ、その後、I2C_CR2 レジスタの ACK ビットを設定することによって、確認応答するかどうかを決定できます。SCL ストレッチは、NBYTES をゼロ以外の値にプログラムすることによってリリースされ、確認応答または非確認応答が送信され、次のバイトを受信できます。


NBYTES に 0x1 より大きい値をロードでき、この場合、受信フローは NBYTES データ受信、継続します。

注： SBC ビットは、I²C が無効なとき、またはスレーブがアドレス指定されていないとき、または ADDR=1 のときに設定する必要があります。

RELOAD ビットの値は、ADDR=1 のとき、または TCR=1 のときに変更できます。

注意： スレーブバイト制御モードは、NOSTRETCH モードと互換性がありません。NOSTRETCH=1 のときに SBC をセットすることはできません。

図 291. スレーブ初期化フローチャート



スレーブトランスミッタ

I2C_TXDR レジスタが空になると、送信割込みステータス (TXIS) が生成されます。I2C_CR1 レジスタの TXIE ビットがセットされている場合は、割込みが生成されます。

TXIS ビットは、I2C_TXDR レジスタに次に送信されるデータバイトが書き込まれると、クリアされます。

NACK が受信されると、I2C_ISR レジスタの NACKF ビットがセットされ、I2C_CR1 レジスタの NACKIE ビットがセットされていた場合は割込みが生成されます。マスタが STOP または RESTART コンディションを実行できるように、スレーブは SCL および SDA ラインを自動的にリリースします。TXIS ビットは、NACK 受信時にはセットされません。

STOP が受信され、I2C_CR1 レジスタの STOPIE ビットがセットされると、I2C_ISR レジスタの STOPF フラグがセットされ、割込みが生成されます。ほとんどのアプリケーションでは、SBC は通常、0 にプログラムされます。この場合、スレーブアドレスが受信されたときに (ADDR=1)、TXE = 0 であった場合、I2C_TXDR レジスタの内容を最初のデータバイトとして送信するか、新しいデータバイトをプログラムするために TXE ビットをセットすることによって I2C_TXDR レジスタをフラッシュするかを選択できます。

スレーブバイト制御モード (SBC=1) では、送信バイト数をアドレス一致割込みサブルーチンの NBYTES でプログラムする必要があります (ADDR=1)。この場合、転送中の TXIS イベントの数は、NBYTES でプログラムされた値に対応します。

注意 : NOSTRETCH=1 のとき、SCL クロックは ADDR フラグがセットされている間はストレッチされないため、最初のデータバイトをプログラムするために ADDR サブルーチンで I2C_TXDR レジスタの内容をフラッシュすることはできません。最初に送信されるデータバイトは、I2C_TXDR レジスタで前もってプログラムされている必要があります。

- このデータは、前の送信メッセージの最後の TXIS イベントで書き込まれたデータでもかまいません。
- このデータバイトが送信データバイトでない場合、新しいデータバイトをプログラムするために TXE ビットをセットすることによって I2C_TXDR レジスタをフラッシュできます。アドレスの確認応答に続いて、最初のデータ送信が開始する前にこれらが実行されることを保証するためには、STOPF ビットのクリアは、これらのアクションの後でのみ行う必要があります。

最初のデータ送信が開始したときに STOPF がまだセットされていた場合、アンダーランエラーが生成されます (OVR フラグがセットされます)。

TXIS イベントが必要な場合 (送信割込みまたは送信 DMA リクエスト)、TXIS イベントを生成するためには、TXE ビットに加えて TXIS ビットもセットする必要があります。

図 292. I²C スレーブトランスミッタの転送シーケンスフローチャート (NOSTRETCH=0)




図 293. I²C スレーブトランスミッタの転送シーケンスフローチャート (NOSTRETCH=1)






図 294. I²C スレーブトランスミッタの転送バス図

最初のデータをフラッシュする I²C スレーブトランスミッタ 3 バイト、
NOSTRETCH=0 の例 :




EV1 : ADDR ISR : ADDCODE および DIR をチェック、TXE をセット、ADDRCF をセット
EV2 : TXIS ISR : data1 を書き込む
EV3 : TXIS ISR : data2 を書き込む
EV4 : TXIS ISR : data3 を書き込む
EV5 : TXIS ISR : data4 を書き込む (送信されない)

最初のデータをフラッシュしない I²C スレーブトランスミッタ 3 バイト、
NOSTRETCH=0 の例 :



EV1 : ADDR ISR : ADDCODE および DIR をチェック、ADDRCF をセット
EV2 : TXIS ISR : data2 を書き込む
EV3 : TXIS ISR : data3 を書き込む
EV4 : TXIS ISR : data4 を書き込む (送信されない)

I²C スレーブトランスミッタ 3 バイト、NOSTRETCH=1 の例 :



Ev1 : data1 を書き込む
EV2 : TXIS ISR : data2 を書き込む
EV3 : TXIS ISR : data3 を書き込む
EV4 : TXIS ISR : data4 を書き込む (送信されない)
EV5 : STOPF ISR : (オプション : TXE および TXIS をセット)、STOPCF をセット

MS19853V1

スレーブレシーバ

I2C_RXDR がフルのときには、I2C_ISR の RXNE がセットされ、I2C_CR1 の RXIE がセットされている場合は割り込みが生成されます。RXNE は、I2C_RXDR が読み出されたときにクリアされます。

STOP が受信され、I2C_CR1 レジスタの STOPIE がセットされると、I2C_ISR の STOPF がセットされ、割り込みが生成されます。

図 295. スレーブレシーバの転送シーケンスフローチャート (NOSTRETCH=0)




図 296. スレーブレシーバの転送シーケンスフローチャート (NOSTRETCH=1)





図 297. I²C スレーブレシーバの転送バス図



31.4.9 I²C マスタモード

I²C マスタ初期化

ペリフェラルを有効にする前に、I2C_TIMINGR レジスタの SCLH および SCLL ビットをセットすることによって、I²C マスタクロックを設定する必要があります。

STM32CubeMX ツールは、I²C 設定ウィンドウの I2C_TIMINGR コンテンツを計算し、提供します。

マルチマスタ環境とスレーブクロックストレッチをサポートするために、クロック同期メカニズムが実装されています。

クロック同期を可能にするために：

- クロックのローレベルは SCLL カウンタを使用してカウントされ、SCL ローレベル内部検出から開始されます。
- クロックのハイレベルは SCLH カウンタを使用してカウントされ、SCL ハイレベル内部検出から開始されます。

I²C は、SCL 立ち下がりエッジ、SCL 入力ノイズフィルタ（アナログ + デジタル）、および I2CxCLK クロックとの SCL 同期に応じた遅延 t_{SYNC1} の後に SCL ローレベルを検出します。SCLL カウンタが I2C_TIMINGR レジスタの SCLL[7:0] ビットでプログラムされた値に達すると、I²C は SCL をハイレベルにリリースします。

I²C は、SCL 立ち上がりエッジ、SCL 入力ノイズフィルタ（アナログ + デジタル）、および I2CxCLK クロックとの SCL 同期に応じた遅延 t_{SYNC2} の後に SCL ハイレベルを検出します。SCLH カウンタが I2C_TIMINGR レジスタの SCLH[7:0] ビットでプログラムされた値に達すると、I²C は SCL をローレベルにします。

結果として、マスタクロック周期は次のとおりです：

$$t_{\text{SCL}} = t_{\text{SYNC1}} + t_{\text{SYNC2}} + \{[(\text{SCLH}+1) + (\text{SCLL}+1)] \times (\text{PRESC}+1) \times t_{\text{I2CCLK}}\}$$


t_{SYNC1} の長さは、次のパラメータに依存します：

- SCL 立ち下がり傾斜
- 有効な場合、アナログフィルタによる入力遅延。
- 有効な場合、デジタルフィルタによる入力遅延： $\text{DNF} \times t_{\text{I2CCLK}}$
- I2CCLK クロックとの SCL 同期による遅延（2 ～ 3 I2CCLK 周期）

t_{SYNC2} の長さは、次のパラメータに依存します：

- SCL 立ち上がり傾斜
- 有効な場合、アナログフィルタによる入力遅延。
- 有効な場合、デジタルフィルタによる入力遅延： $\text{DNF} \times t_{\text{I2CCLK}}$
- I2CCLK クロックとの SCL 同期による遅延（2 ～ 3 I2CCLK 周期）

図 298. マスタクロック生成



MS19858V1

注意： I²C または SMBus 準拠のためには、マスタクロックは次のタイミングを満たす必要があります：

表 153. I²C-SMBUS 仕様のクロックタイミング

記号	パラメータ	標準モード (Sm)		高速モード (Fm)		高速モード プラス (Fm+)		SMBUS		単位
		最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
f_{SCL}	SCL クロック周波数	-	100	-	400	-	1000	-	100	kHz
$t_{HD:STA}$	(反復) START コンディションのホールド時間	4.0	-	0.6	-	0.26	-	4.0	-	μs
$t_{SU:STA}$	反復 START コンディションのセットアップ時間	4.7	-	0.6	-	0.26	-	4.7	-	μs
$t_{SU:STO}$	STOP コンディションのセットアップ時間	4.0	-	0.6	-	0.26	-	4.0	-	μs
t_{BUF}	STOP コンディションと START コンディションの間のバスフリー時間	4.7	-	1.3	-	0.5	-	4.7	-	μs

表 153. I²C-SMBUS 仕様のクロックタイミング (続き)

記号	パラメータ	標準モード (Sm)		高速モード (Fm)		高速モード プラス (Fm+)		SMBUS		単位
		最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
t _{LOW}	SCL クロックのロー周期	4.7	-	1.3	-	0.5	-	4.7	-	μs
t _{HIGH}	SCL クロックの周期	4.0	-	0.6	-	0.26	-	4.0	50	μs
t _r	SDA および SCL 信号の立ち上がり時間	-	1000	-	300	-	120	-	1000	ns
t _f	SDA および SCL 信号の立ち下がり時間	-	300	-	300	-	120	-	300	ns

注： SCLL は、t_{BUF} および t_{SU:STA} タイミングの生成にも使用されます。

SCLH は、t_{HD:STA} および t_{SU:STO} タイミングの生成にも使用されます。

I2C_TIMINGR 設定と I2CCLK 周波数の例については、[セクション 31.4.10 : I2C_TIMINGR レジスタの設定例](#)を参照してください。

マスタ通信の初期化 (アドレスフェーズ)

通信を初期化するためには、I2C_CR2 レジスタでアドレス指定されたスレーブについて次のパラメータをプログラムする必要があります。

- アドレッシングモード (7 ビットまたは 10 ビット) : ADD10
- 送信されるスレーブアドレス : SADD[9:0]
- 転送方向 : RD_WRN
- 10 ビットアドレスが読み出される場合 : HEAD10R ビット。HEAD10R を設定して、完全なアドレスシーケンスが送信されなければならないか、ヘッダのみ (方向の変更の場合) かを示す必要があります。
- 転送されるバイト数 : NBYTES[7:0]。バイト数が 255 バイト以上の場合、NBYTES[7:0] に 0xFF を書き込む必要があります。

次に、I2C_CR2 レジスタのスタートビットをセットする必要があります。スタートビットがセットされているとき、上記のすべてのビットを変更することはできません。

その場合、マスタは、バスがフリーである (BUSY = 0) ことを検出すると、t_{BUF} の遅延後に、自動的に START コンディションとスレーブアドレスを送信します。

アービトレーション喪失の場合、マスタはスレーブモードに自動的に切り替えて、スレーブとしてアドレス指定された場合は専用アドレスを確認応答できます。


注： スタートビットは、スレーブアドレスがバスに送信されたとき、受信した確認応答値にかかわらず、ハードウェアによってリセットされます。スタートビットは、アービトレーション喪失が発生した場合にも、ハードウェアによってリセットされます。

10 ビットアドレッシングモードでは、スレーブアドレスの最初の 7 ビットがスレーブによって NACK されている場合、マスタは ACK が受信されるまで自動的にスレーブアドレスの送信を再開します。この場合、NACK をスレーブから受信するかどうか、ADDRCF をセットしてスレーブアドレスの送信を停止する必要があります。

スタートビットがセットされているときに、I2C がスレーブとしてアドレス指定された場合 (ADDR=1)、I2C はスレーブモードに切り替わり、ADDRCF ビットがセットされたときにスタートビットがクリアされます。

注： 反復スタートコンディションにも同じ手順が適用されます。この場合、BUSY=1 です。


図 299. マスタ初期化フローチャート



10 ビットアドレススレーブをアドレス指定するマスタレシーバの初期化


- スレーブアドレスが 10 ビット形式の場合、I2C_CR2 レジスタの HEAD10R ビットをクリアすることによって、完全な読出しシーケンスを送信することができます。この場合、マスタは、スタートビットがセットされた後、次のような完全なシーケンスを自動的に送信します：(Re) START + スレーブアドレス 10 ビットヘッダ書込み + スレーブアドレスの 2 番目のバイト + REstart + スレーブアドレス 10 ビットヘッダ読出し。

図 300. HEAD10R=0 のときの 10 ビットアドレス読出しアクセス



- マスタが 10 ビットアドレススレーブをアドレス指定して、このスレーブアドレスにデータを送信した後、同じスレーブからデータを読み出す場合には、まず、マスタ送信フローが行われる必要があります。その場合、反復開始が、HEAD10R=1 で設定された 10 ビットスレーブアドレスでセットされます。この場合、マスタは次のシーケンスを送信します：ReStart + スレーブアドレス 10 ビットヘッダ読出し。

図 301. HEAD10R=1 のときの 10 ビットアドレス読出しアクセス



マスタトランスミッタ

書き込み転送の場合、ACK が受信されたときの 9 番目の SCL パルス後、各バイトの送信後に TXIS フラグがセットされます。

I2C_CR1 レジスタの TXIE ビットがセットされている場合、TXIS イベント時に割込みが生成されます。このフラグは、I2C_TXDR レジスタに次に送信されるデータバイトが書き込まれると、クリアされます。

転送中の TXIS イベントの数は、NBYTES[7:0] でプログラムされた値に対応します。送信されるデータバイト数の合計が 255 より大きい場合、I2C_CR2 レジスタの RELOAD ビットをセットすることによって、再ロードモードを選択する必要があります。この場合、NBYTES データが転送されると、TCR フラグがセットされ、NBYTES[7:0] にゼロ以外の値が書き込まれるまで、SCL ラインはローでストレッチされます。

TXIS フラグは、NACK 受信時にはセットされません。

- RELOAD=0 で NBYTES データが転送されたとき：
 - 自動終了モード (AUTOEND=1) では、STOP が自動的に送信されます。
 - ソフトウェア終了モード (AUTOEND=0) では、TC フラグがセットされ、ソフトウェアアクションを実行するために SCL ラインがローでストレッチされます：

正しいスレーブアドレス設定と転送バイト数で I2C_CR2 レジスタのスタートビットをセットすることによって、RESTART コンディションをリクエストできます。スタートビットをセットすると、TC フラグがクリアされ、START コンディションがバスに送信されます。

I2C_CR2 レジスタのストップビットをセットすることによって、STOP コンディションをリクエストできます。ストップビットをセットすると、TC フラグがクリアされ、STOP コンディションがバスに送信されます。
- NACK が受信された場合：TXIS フラグはセットされず、NACK 受信後、自動的に STOP コンディションが送信されます。I2C_ISR レジスタの NACKF フラグがセットされ、NACKIE ビットがセットされていた場合は割込みが生成されます。

図 302. N ≤ 255 バイトの場合の I2C マスタトランスミッタの転送シーケンスフローチャート




図 303. N>255 バイトの場合の I2C マスタトランスミッタの転送シーケンスフローチャート





図 304. I²C マスタトランスミッタの転送バス図



マスタレシーバ

読出し転送の場合、各バイトの受信後や 8 番目の SCL パルス後に RXNE フラグがセットされます。I2C_CR1 レジスタの RXIE ビットがセットされている場合、RXNE イベント時に割込みが生成されます。このフラグは、I2C_RXDR が読み出されたときにクリアされます。


受信されるデータバイト数の合計が 255 より大きい場合、I2C_CR2 レジスタの RELOAD ビットをセットすることによって、再ロードモードを選択する必要があります。この場合、NBYTES[7:0] データが転送されると、TCR フラグがセットされ、NBYTES[7:0] にゼロ以外の値が書き込まれるまで、SCL ラインはローでストレッチされます。

- RELOAD=0 で NBYTES[7:0] データが転送されたとき：
 - 自動終了モード (AUTOEND=1) では、最後の受信バイト後に NACK および STOP が自動的に送信されます。
 - ソフトウェア終了モード (AUTOEND=0) では、最後の受信バイト後に NACK が自動的に送信され、TC フラグがセットされ、ソフトウェアアクションを実行できるように、SCL ラインがローでストレッチされます。

正しいスレーブアドレス設定と転送バイト数で I2C_CR2 レジスタのスタートビットをセットすることによって、RESTART コンディションをリクエストできます。スタートビットをセットすると、TC フラグがクリアされ、START コンディションとスレーブアドレスがバスに送信されます。

I2C_CR2 レジスタのストップビットをセットすることによって、STOP コンディションをリクエストできます。ストップビットをセットすると、TC フラグがクリアされ、STOP コンディションがバスに送信されます。

図 305. N ≤ 255 バイトの場合の I²C マスタレシーバの転送シーケンスフローチャート



MS19863V2

図 306. N>255 バイトの場合の I2C マスタレシーバの転送シーケンスフローチャート





図 307. I²C マスタレシーバの転送バス図

I²C マスタレシーバ 2 バイト、自動終了モード (STOP) の例




INIT : スレーブアドレスをプログラム、NBYTES = 2、AUTOEND=1 にプログラム、START をセット

EV1 : RXNE ISR : data1 を読み出す

EV2 : RXNE ISR : data2 を読み出す

I²C マスタレシーバ 2 バイト、ソフトウェア終了モード (RESTART) の例



INIT : スレーブアドレスをプログラム、NBYTES = 2、AUTOEND=0 にプログラム、START をセット

EV1 : RXNE ISR : data1 を読み出す

EV2 : RXNE ISR : data2 を読み出す

EV3 : TC ISR : スレーブアドレスをプログラム、NBYTES = N にプログラム、START をセット

MS19865V1

31.4.10 I2C_TIMINGR レジスタの設定例

下の表に、I²C 仕様に準拠したタイミングを得るための I2C_TIMINGR をプログラムする方法の例を示します。より正確な設定値を得るには、STM32CubeMX ツール (I2C 設定ウィンドウ) を使用する必要があります。

表 154. f_{I2CCLK} = 8 MHz でのタイミング設定の例

パラメータ	標準モード (Sm)		高速モード (Fm)	高速モードプラス (Fm+)
	10 kHz	100 kHz	400 kHz	500 kHz
PRESC	1	1	0	0
SCLL	0xC7	0x13	0x9	0x6
t _{SCLL}	200x250 ns = 50 μs	20x250 ns = 5.0 μs	10x125 ns = 1250 ns	7x125 ns = 875 ns
SCLH	0xC3	0xF	0x3	0x3
t _{SCLH}	196x250 ns = 49 μs	16x250 ns = 4.0 μs	4x125ns = 500ns	4x125 ns = 500 ns
t _{SCL} ⁽¹⁾	~100 μs ⁽²⁾	~10 μs ⁽²⁾	~2500 ns ⁽³⁾	~2000 ns ⁽⁴⁾
SDADEL	0x2	0x2	0x1	0x0
t _{SDADEL}	2x250 ns = 500 ns	2x250 ns = 500 ns	1x125 ns = 125 ns	0 ns
SCLDEL	0x4	0x4	0x3	0x1
t _{SCLDEL}	5x250 ns = 1250 ns	5x250 ns = 1250 ns	4x125 ns = 500 ns	2x125 ns = 250 ns

1. SCL 周期 t_{SCL} は、SCL 内部検出遅延のため、t_{SCLL} + t_{SCLH} より大きくなります。t_{SCL} として示されている値は例にすぎません。
2. t_{SYNC1} + t_{SYNC2} 最小値は、4 x t_{I2CCLK} = 500 ns です。例 : t_{SYNC1} + t_{SYNC2} = 1000 ns
3. t_{SYNC1} + t_{SYNC2} 最小値は、4 x t_{I2CCLK} = 500 ns です。例 : t_{SYNC1} + t_{SYNC2} = 750 ns
4. t_{SYNC1} + t_{SYNC2} 最小値は、4 x t_{I2CCLK} = 500 ns です。例 : t_{SYNC1} + t_{SYNC2} = 655 ns

表 155. f_{I2CCLK} = 16 MHz でのタイミング設定の例

パラメータ	標準モード (Sm)		高速モード (Fm)	高速モードプラス (Fm+)
	10 kHz	100 kHz	400 kHz	1000 kHz
PRESC	3	3	1	0
SCLL	0xC7	0x13	0x9	0x4
t _{SCLL}	200 x 250 ns = 50 μs	20 x 250 ns = 5.0 μs	10 x 125 ns = 1250 ns	5 x 62.5 ns = 312.5 ns
SCLH	0xC3	0xF	0x3	0x2
t _{SCLH}	196 x 250 ns = 49 μs	16 x 250 ns = 4.0 μs	4 x 125ns = 500 ns	3 x 62.5 ns = 187.5 ns
t _{SCL} ⁽¹⁾	~100 μs ⁽²⁾	~10 μs ⁽²⁾	~2500 ns ⁽³⁾	~1000 ns ⁽⁴⁾
SDADEL	0x2	0x2	0x2	0x0
t _{SDADEL}	2 x 250 ns = 500 ns	2 x 250 ns = 500 ns	2 x 125 ns = 250 ns	0 ns
SCLDEL	0x4	0x4	0x3	0x2
t _{SCLDEL}	5 x 250 ns = 1250 ns	5 x 250 ns = 1250 ns	4 x 125 ns = 500 ns	3 x 62.5 ns = 187.5 ns

1. SCL 周期 t_{SCL} は、SCL 内部検出遅延のため、t_{SCLL} + t_{SCLH} より大きくなります。t_{SCL} として示されている値は例にすぎません。
2. t_{SYNC1} + t_{SYNC2} 最小値は、4 x t_{I2CCLK} = 250 ns です。例 : t_{SYNC1} + t_{SYNC2} = 1000 ns
3. t_{SYNC1} + t_{SYNC2} 最小値は、4 x t_{I2CCLK} = 250 ns です。例 : t_{SYNC1} + t_{SYNC2} = 750 ns
4. t_{SYNC1} + t_{SYNC2} 最小値は、4 x t_{I2CCLK} = 250 ns です。例 : t_{SYNC1} + t_{SYNC2} = 500 ns

表 156. $f_{I2CCLK} = 48 \text{ MHz}$ でのタイミング設定の例

パラメータ	標準モード (Sm)		高速モード (Fm)	高速モードプラス (Fm+)
	10 kHz	100 kHz	400 kHz	1000 kHz
PRESC	0xB	0xB	5	5
SCLL	0xC7	0x13	0x9	0x3
t_{SCLL}	$200 \times 250 \text{ ns} = 50 \mu\text{s}$	$20 \times 250 \text{ ns} = 5.0 \mu\text{s}$	$10 \times 125 \text{ ns} = 1250 \text{ ns}$	$4 \times 125 \text{ ns} = 500 \text{ ns}$
SCLH	0xC3	0xF	0x3	0x1
t_{SCLH}	$196 \times 250 \text{ ns} = 49 \mu\text{s}$	$16 \times 250 \text{ ns} = 4.0 \mu\text{s}$	$4 \times 125 \text{ ns} = 500 \text{ ns}$	$2 \times 125 \text{ ns} = 250 \text{ ns}$
$t_{SCL}^{(1)}$	$\sim 100 \mu\text{s}^{(2)}$	$\sim 10 \mu\text{s}^{(2)}$	$\sim 2500 \text{ ns}^{(3)}$	$\sim 875 \text{ ns}^{(4)}$
SDADEL	0x2	0x2	0x3	0x0
t_{SDADEL}	$2 \times 250 \text{ ns} = 500 \text{ ns}$	$2 \times 250 \text{ ns} = 500 \text{ ns}$	$3 \times 125 \text{ ns} = 375 \text{ ns}$	0 ns
SCLDEL	0x4	0x4	0x3	0x1
t_{SCLDEL}	$5 \times 250 \text{ ns} = 1250 \text{ ns}$	$5 \times 250 \text{ ns} = 1250 \text{ ns}$	$4 \times 125 \text{ ns} = 500 \text{ ns}$	$2 \times 125 \text{ ns} = 250 \text{ ns}$

1. SCL 周期 t_{SCL} は、SCL 内部検出遅延のため、 $t_{SCLL} + t_{SCLH}$ より大きくなります。 t_{SCL} として示されている値は例にすぎません。
2. $t_{SYNC1} + t_{SYNC2}$ 最小値は、 $4 \times t_{I2CCLK} = 83.3 \text{ ns}$ です。例: $t_{SYNC1} + t_{SYNC2} = 1000 \text{ ns}$
3. $t_{SYNC1} + t_{SYNC2}$ 最小値は、 $4 \times t_{I2CCLK} = 83.3 \text{ ns}$ です。例: $t_{SYNC1} + t_{SYNC2} = 750 \text{ ns}$
4. $t_{SYNC1} + t_{SYNC2}$ 最小値は、 $4 \times t_{I2CCLK} = 83.3 \text{ ns}$ です。例: $t_{SYNC1} + t_{SYNC2} = 250 \text{ ns}$

31.4.11 SMBus 固有の機能

このセクションは、SMBus 機能がサポートされるときにのみ適用されます。[セクション 31.3: I²C の実装](#)を参照してください。

概要

システム管理バス (SMBus) は、さまざまなデバイスが互いに通信したり、残りのシステム部分と通信したりできる 2 線インタフェースです。I²C の動作原理に基づきます。SMBus により、システムおよびパワーマネージメント関連のタスク向けの制御バスが実現できます。

このペリフェラルは、SMBUS 仕様 (<http://smbus.org>) と互換性があります。

システム管理バス仕様では、3 種類のデバイスを規定しています。

- スレーブとは、コマンドを受信したり、コマンドに応答したりするデバイスです。
- マスタとは、コマンドを発行し、クロックを生成し、転送を終了させるデバイスです。
- ホストとは、システムの CPU にメインインタフェースを提供する特殊なマスタです。ホストは、マスタ/スレーブとすることができ、SMBus ホスト通知プロトコルをサポートする必要があります。システム内では、ただ 1 つのホストが許容されます。

このペリフェラルは、マスタまたはスレーブデバイスとして、また、ホストとしても設定できます。

バスプロトコル

特定のデバイスについて、11 の可能なコマンドプロトコルがあります。デバイスは、11 のプロトコルの一部または全部を使用して通信できます。プロトコルは、Quick Command、Send Byte、Receive Byte、Write Byte、Write Word、Read Byte、Read Word、Process Call、Block Read、Block Write、および Block Write-Block Read Process Call です。これらのプロトコルは、ユーザのソフトウェアによって実装してください。

これらのプロトコルの詳細については、SMBus 仕様 (<http://smbus.org>) を参照してください。

アドレス解決プロトコル (ARP)

SMBus スレーブアドレスの競合は、各スレーブデバイスに新しいユニークなアドレスを動的に割り当てることによって解決できます。アドレス割り当てを目的とする各デバイスを分離する仕組みを提供するために、各デバイスは一意デバイス識別子 (UDID) を実装する必要があります。128 ビットの番号がソフトウェアによって実装されます。

このペリフェラルは、アドレス解決プロトコル (ARP) をサポートします。SMBus デバイスのデフォルトアドレス (0b11001100 001) は、I2C_CR1 レジスタの SMBDEN ビットをセットすることによって有効になります。ARP コマンドは、ユーザのソフトウェアによって実装してください。

ARP サポートのために、スレーブモードでアービトレーションも行われます。

SMBus アドレス解決プロトコルの詳細については、SMBus 仕様 (<http://smbus.org>) を参照してください。

受信コマンドおよびデータ確認応答制御

SMBus レシーバは、受信した各コマンドまたはデータを NACK できなければなりません。スレーブモードで ACK 制御を可能にするためには、I2C_CR1 レジスタの SBC ビットをセットすることによって、スレーブバイト制御モードを有効にする必要があります。詳細については、[895 ページのスレーブバイト制御モード](#)を参照してください。

Host Notify プロトコル

このペリフェラルは、I2C_CR1 レジスタの SMBHEN ビットをセットすることによって、Host Notify (ホスト通知) プロトコルをサポートします。この場合、ホストは SMBus ホストアドレス (0b0001 000) を確認応答します。

このプロトコルが使用されると、デバイスはマスタとして動作し、ホストはスレーブとして動作します。

SMBus アラート

SMBus ALERT オプション信号がサポートされます。スレーブ専用デバイスは、通信したいホストの SMBALERT# ピンを通じてホストに信号を送信します。ホストは、割込みを処理し、アラート応答アドレス (0b0001 100) を通じて全 SMBALERT# デバイスに同時にアクセスします。SMBALERT# をローに引き下げたデバイスのみが、アラート応答アドレスを確認応答します。

スレーブデバイスとして設定されたとき (SMBHEN=0)、I2C_CR1 レジスタの ALERTEN ビットをセットすることによって、SMBA ピンはローに引き下げられます。同時に、アラート応答アドレスが有効になります。

ホストとして設定されたとき (SMBHEN=1)、SMBA ピンで立ち下がりエッジが検出され、ALERTEN=1 のとき、I2C_ISR レジスタの ALERT フラグがセットされます。I2C_CR1 レジスタの ERRIE ビットがセットされている場合は、割込みが生成されます。ALERTEN=0 のときには、外部 SMBA ピンがローの場合でも、ALERT ラインはハイとみなされます。

SMBus ALERT ピンが不要な場合には、ALERTEN=0 の場合、SMBA ピンを標準 GPIO として使用できます。

パケットエラーチェック

信頼性と通信の堅牢性を向上させるために、SMBus 仕様にパケットエラーチェックメカニズムが導入されました。パケットエラーチェックは、各メッセージ転送の終わりにパケットエラーコード (PEC) を付加することによって実装されます。PEC は、すべてのメッセージバイト (アドレスと読み出し/書き込みビットを含む) に対して $C(x) = x_8 + x^2 + x + 1$ CRC-8 多項式を使用して計算されます。

ペリフェラルはハードウェア PEC 計算機が組み込まれ、受信バイトがハードウェアによって計算された PEC に一致しないときには自動的に非確認応答を送信できます。

タイムアウト


このペリフェラルは、SMBus 仕様で定義された 3 つのタイムアウトに準拠するために、ハードウェアタイマを組み込んでいます。

表 157. SMBus タイムアウト仕様

記号	パラメータ	リミット		単位
		最小値	最大値	
t_{TIMEOUT}	クロックロータイムアウト検出	25	35	ms
$t_{\text{LOW:SEXT}}^{(1)}$	累積クロックロー延長時間（スレーブデバイス）	-	25	ms
$t_{\text{LOW:MEXT}}^{(2)}$	累積クロックロー延長時間（マスタデバイス）	-	10	ms

- $t_{\text{LOW:SEXT}}$ は、特定のスレーブデバイスが初めての START から STOP までの 1 つのメッセージのクロックサイクルを延長できる累積時間です。別のスレーブデバイスまたはマスタもクロックを延長して、合計のクロックロー延長時間が $t_{\text{LOW:SEXT}}$ より大きくなる場合があります。したがって、このパラメータは、スレーブデバイスをフルスピードのマスタの単独のターゲットとして測定されます。
- $t_{\text{LOW:MEXT}}$ は、マスタがメッセージの各バイト内のクロックサイクルを START-to-ACK、ACK-to-ACK、または ACK-to-STOP から定義に従って延長できる累積時間です。スレーブデバイスまたは別のマスタもクロックを延長して、特定のバイトでの合計のクロックロー時間が $t_{\text{LOW:MEXT}}$ より大きくなる場合があります。したがって、このパラメータは、フルスピードスレーブデバイスをマスタの単独のターゲットとして測定されます。

図 308. $t_{\text{LOW:SEXT}}$ 、 $t_{\text{LOW:MEXT}}$ のタイムアウト間隔



バスアイドル検出

マスタは、クロックおよびデータ信号が $t_{\text{HIGH,MAX}}$ より大きい t_{IDLE} の間ハイであった場合、バスはフリーであるとみなすことができます (表 151 : I²C-SMBUS 仕様のデータのセットアップおよびホールド時間を参照してください)

このタイミングパラメータは、マスタがバスに動的に追加し、SMBCLK または SMBDAT ラインで状態遷移を検出しなかった可能性のあるコンディションをカバーします。この場合、マスタは十分に長い時間待って、転送が進行中でないことを確認する必要があります。このペリフェラルは、ハードウェアバスアイドル検出をサポートします。

31.4.12 SMBus 初期化

このセクションは、SMBus 機能がサポートされるときにのみ適用されます。セクション 31.3: I²C の実装を参照してください。

SMBus 通信を行うためには、I²C 初期化に加えて、他にも特定の初期化を行う必要があります。

受信コマンドおよびデータ確認応答制御 (スレーブモード)

SMBus レシーバは、受信した各コマンドまたはデータを NACK できなければなりません。スレーブモードで ACK 制御を可能にするためには、I2C_CR1 レジスタの SBC ビットをセットすることによって、スレーブバイト制御モードを有効にする必要があります。詳細については、895 ページのスレーブバイト制御モードを参照してください。

特定アドレス (スレーブモード)

必要な場合は、特定の SMBus アドレスを有効にしてください。詳細については、918 ページのバスアイドル検出を参照してください。

- SMBus デバイスのデフォルトアドレス (0b1100 001) は、I2C_CR1 レジスタの SMBDEN ビットをセットすることによって有効になります。
- SMBus ホストアドレス (0b0001 000) は、I2C_CR1 レジスタの SMBHEN ビットをセットすることによって有効になります。
- アラート応答アドレス (0b0001100) は、I2C_CR1 レジスタの ALERTEN ビットをセットすることで有効になります。

パケットエラーチェック

PEC 計算を有効にするには、I2C_CR1 レジスタの PECEN ビットをセットします。その場合、PEC 転送はハードウェアバイトカウンタ (I2Cx_CR2 レジスタの NBYTES[7:0]) を使用して管理されます。PECEN ビットは、I²C を有効にする前に設定する必要があります。

PEC 転送はハードウェアバイトカウンタによって管理されるので、スレーブモードで SMBus とインタフェースするときには SBC ビットをセットする必要があります。PEC は、PECBYTE ビットがセットされ、RELOAD ビットがクリアされたとき、NBYTES-1 データの転送後に転送されます。RELOAD がセットされた場合、PECBYTE は効果がありません。

注意 : I²C が有効なときには、PECEN 設定の変更はできません。

表 158. SMBUS の PEC 設定

モード	SBC ビット	RELOAD ビット	AUTOEND ビット	PECBYTE ビット
マスタ Tx/Rx NBYTES + PEC+ STOP	x	0	1	1
マスタ Tx/Rx NBYTES + PEC + ReSTART	x	0	0	1
スレーブ Tx/Rx と PEC	1	0	x	1

タイムアウト検出

タイムアウト検出は、I2C_TIMEOUTR レジスタの TIMOUTEN および TEXTEN ビットをセットすることによって有効になります。SMBus 仕様で指定された最大時間の前にタイムアウトを検出するようにタイマをプログラムする必要があります。

- t_{TIMEOUT} チェック

t_{TIMEOUT} チェックを有効にするためには、12 ビットの TIMEOUTA[11:0] ビットを t_{TIMEOUT} パラメータをチェックするためにタイマ再ロード値でプログラムする必要があります。SCL ローレベルタイムアウトを検出するためには、TIDLE ビットを 0 に設定する必要があります。

その場合、タイマは、I2C_TIMEOUTR レジスタの TIMOUTEN をセットすることによって有効になります。

SCL が $(\text{TIMEOUTA}+1) \times 2048 \times t_{\text{I2CCLK}}$ より長い時間、ローに設定された場合、I2C_ISR レジスタの TIMEOUT フラグがセットされます。

表 159: さまざまな I2CCLK 周波数での TIMEOUTA の設定例 (最大値 $t_{\text{TIMEOUT}} = 25 \text{ ms}$) を参照してください。

注意 : TIMEOUTEN ビットがセットされているときには、TIMEOUTA[11:0] ビットおよび TIDLE ビットの設定変更はできません。

- $t_{\text{LOW:SEXT}}$ および $t_{\text{LOW:MEXT}}$ チェック

ペリフェラルがマスタとして設定されているか、スレーブとして設定されているかに応じて、12 ビットの TIMEOUTB タイマは、スレーブの場合は $t_{\text{LOW:SEXT}}$ をチェックするために、マスタの場合は $t_{\text{LOW:MEXT}}$ をチェックするために、設定する必要があります。標準では最大値のみが規定されているので、両方について同じ値を選ぶことができます。

その場合、タイマは、I2C_TIMEOUTR レジスタの TEXTEN ビットをセットすることによって有効になります。

SMBus ペリフェラルが、 $(\text{TIMEOUTB}+1) \times 2048 \times t_{\text{I2CCLK}}$ より長い時間および 918 ページのバスアイドル検出 セクションで述べられているタイムアウト間隔で、累積 SCL ストレッチを実行した場合、I2C_ISR レジスタの TIMEOUT フラグがセットされます。

表 160: さまざまな I2CCLK 周波数での TIMEOUTB の設定例を参照してください。

注意 : TEXTEN ビットがセットされているときには、TIMEOUTB 設定変更はできません。

バスアイドル検出

t_{IDLE} チェックを有効にするためには、12 ビットの TIMEOUTA[11:0] フィールドを t_{IDLE} パラメータを得るためにタイマ再ロード値でプログラムする必要があります。SCL および SDA ハイレベルタイムアウトを検出するためには、TIDLE ビットを 1 に設定する必要があります。

その場合、タイマは、I2C_TIMEOUTR レジスタの TIMEOUTEN ビットをセットすることによって有効になります。

SCL および SDA の両方のラインが $(\text{TIMEOUTA}+1) \times 4 \times t_{\text{I2CCLK}}$ より長い間ハイのままであった場合、I2C_ISR レジスタの TIMEOUT フラグがセットされます。

表 161: さまざまな I2CCLK 周波数での TIMEOUTA の設定例 (最大値 $t_{IDLE} = 50 \mu s$) を参照してください。

注意: TIMEOUTEN がセットされているときに、TIMEOUTA および TIDLE 設定を変更することはできません。

31.4.13 SMBus : I2C_TIMEOUTR レジスタの設定例

このセクションは、SMBus 機能がサポートされるときにのみ適用されます。セクション 31.3: I²C の実装を参照してください。

- $t_{TIMEOUT}$ の最大時間を 25 ms に設定:

表 159. さまざまな I2CCLK 周波数での TIMEOUTA の設定例
(最大値 $t_{TIMEOUT} = 25 \text{ ms}$)

f_{I2CCLK}	TIMEOUTA[11:0] ビット	TIDLE ビット	TIMEOUTEN ビット	$t_{TIMEOUT}$
8 MHz	0x61	0	1	$98 \times 2048 \times 125 \text{ ns} = 25 \text{ ms}$
16 MHz	0xC3	0	1	$196 \times 2048 \times 62.5 \text{ ns} = 25 \text{ ms}$
48 MHz	0x249	0	1	$586 \times 2048 \times 20.08 \text{ ns} = 25 \text{ ms}$

- $t_{LOW:SEXT}$ および $t_{LOW:MEXT}$ の最大時間を 8 ms に設定:

表 160. さまざまな I2CCLK 周波数での TIMEOUTB の設定例

f_{I2CCLK}	TIMEOUTB[11:0] ビット	TEXTEN ビット	$t_{LOW:EXT}$
8 MHz	0x1F	1	$32 \times 2048 \times 125 \text{ ns} = 8 \text{ ms}$
16 MHz	0x3F	1	$64 \times 2048 \times 62.5 \text{ ns} = 8 \text{ ms}$
48 MHz	0xBB	1	$188 \times 2048 \times 20.08 \text{ ns} = 8 \text{ ms}$

- t_{IDLE} の最大時間を 50 μs に設定

表 161. さまざまな I2CCLK 周波数での TIMEOUTA の設定例 (最大値 $t_{IDLE} = 50 \mu s$)

f_{I2CCLK}	TIMEOUTA[11:0] ビット	TIDLE ビット	TIMEOUTEN ビット	t_{TIDLE}
8 MHz	0x63	1	1	$100 \times 4 \times 125 \text{ ns} = 50 \mu s$
16 MHz	0xC7	1	1	$200 \times 4 \times 62.5 \text{ ns} = 50 \mu s$
48 MHz	0x257	1	1	$600 \times 4 \times 20.08 \text{ ns} = 50 \mu s$

31.4.14 SMBus スレーブモード

このセクションは、SMBus 機能がサポートされるときにのみ適用されます。[セクション 31.3: I²C の実装](#)を参照してください。

I²C スレーブ転送管理 ([セクション 31.4.8: I²C スレーブモード](#) を参照) に加えて、SMBus をサポートするために、いくつか追加のソフトウェアフローチャートが用意されています。

SMBus スレーブトランスミッタ

IP が SMBus で使用されるときには、SBC は、プログラムされたデータバイト数の終わりの PEC 送信を可能にするため、1 にプログラムする必要があります。PECBYTE ビットがセットされているときには、NBYTES[7:0] でプログラムされたバイト数には PEC 送信が含まれます。その場合、TXIS 割り込みの合計数は NBYTES-1 であり、NBYTES-1 データ転送後にマスタが追加のバイトをリクエストした場合、I2C_PECR レジスタの内容が自動的に送信されます。

注意 : PECBYTE ビットは、RELOAD ビットがセットされているときには効果がありません。

図 309. N バイト + PEC の場合の SMBus スレーブトランスミッタの転送シーケンスフローチャート





図 310. SMBus スレーブトランスミッタの転送バス図 (SBC=1)



SMBus スレーブレシーバ

I²C が SMBus モードで使用されるときには、SBC は、プログラムされたデータバイト数の終わりの PEC チェックを可能にするため、1 にプログラムする必要があります。各バイトの ACK 制御を可能にするためには、再ロードモードを選択する必要があります (RELOAD=1)。詳細については、[895 ページのスレーブバイト制御モード](#)を参照してください。

PEC バイトをチェックするためには、RELOAD ビットをクリアして、PECBYTE ビットをセットする必要があります。この場合、NBYTES-1 データが受信された後、次の受信バイトが内部 I2C_PECR レジスタの内容と比較されます。ACK ビットの値にかかわらず、比較が一致しなかった場合は NACK が自動的に生成され、比較が一致した場合は ACK が自動的に生成されます。PEC バイトが受信されると、他のデータと同様に I2C_RXDR レジスタにコピーされ、RXNE フラグがセットされます。

PEC 不一致の場合、PECERR フラグがセットされ、I2C_CR1 レジスタの ERRIE ビットがセットされていた場合は割込みが生成されます。

ACK ソフトウェア制御が不要な場合は、PECBYTE=1 をプログラムし、同じ書き込み操作で NBYTES を連続フローで受信するバイト数にプログラムします。NBYTES-1 が受信された後、次の受信バイトが PEC であるかどうかチェックされます。

注意: PECBYTE ビットは、RELOAD ビットがセットされているときには効果がありません。

図 311. N バイト + PEC の場合の SMBus スレーブレシーバの転送シーケンスフローチャート





図 312. SMBus スレーブレシーバのバス転送図 (SBC=1)



このセクションは、SMBus 機能がサポートされるときにのみ適用されます。[セクション 31.3: I²C の実装](#)を参照してください。

I²C マスタ転送管理 ([セクション 31.4.9: I²C マスタモード](#)を参照)に加えて、SMBus をサポートするために、いくつか追加のソフトウェアフローチャートが用意されています。

SMBus マスタトランスミッタ

SMBus マスタが PEC を送信したいときには、スタートビットをセットする前に、PECBYTE ビットをセットする必要があります、バイト数を NBYTES[7:0] フィールドでプログラムする必要があります。この場合、TXIS 割込みの合計数は NBYTES-1 になります。したがって、NBYTES=0x1 のときに PECBYTE ビットがセットされた場合、I2C_PECR レジスタの内容が自動的に送信されます。


SMBus マスタが PEC 後に STOP 条件を送信したい場合は、自動終了モードを選択してください (AUTOEND=1)。この場合、PEC 送信に続いて、STOP コンディションが自動的に送信されます。

SMBus マスタが PEC 後に RESTART コンディションを送信したい場合は、ソフトウェアモードを選択してください (AUTOEND=0)。この場合、NBYTES-1 が送信されると、PEC 送信後に I2C_PECR

レジスタの内容が送信され、TC フラグがセットされ、SCL ラインローをストレッチします。RESTART コンディションを TC 割込みサブルーチンでプログラムする必要があります。

注意 : PECBYTE ビットは、RELOAD ビットがセットされているときには効果がありません。

図 313. SMBus マスタトランスミッタのバス転送図



SMBus マスタレシーバ


SMBus マスタが転送終了時に PEC を受信してから STOP を受信したいときには、自動終了モードを選択できます (AUTOEND=1)。スタートビットをセットする前に、PECBYTE ビットをセットする必要があります、スレーブアドレスをプログラムする必要があります。この場合、NBYTES-1 データが受信された後、次の受信バイトが I2C_PECR レジスタの内容と自動的に照合されます。PEC バイトに対して NACK 応答が与えられた後、STOP コンディションが送信されます。

SMBus マスタが転送終了時に PEC バイトを受信してから RESTART を受信したいときには、ソフトウェアモードを選択する必要があります (AUTOEND=0)。スタートビットをセットする前に、PECBYTE ビットをセットする必要があります、スレーブアドレスをプログラムする必要があります。この場合、NBYTES-1 データが受信された後、次の受信バイトが I2C_PECR レジスタの内容と自動的に照合されます。PEC バイト受信後に TC フラグがセットされ、SCL ラインローをストレッチします。RESTART コンディションは、TC 割込みサブルーチンでプログラムできます。

注意： PECBYTE ビットは、RELOAD ビットがセットされているときには効果がありません。


図 314. SMBus マスタレシーバのバス転送図

SMBus マスタレシーバ 2 バイト + PEC、自動終了モード (STOP) の例



INIT : スレーブアドレスをプログラム、NBYTES = 3、AUTOEND=1 にプログラム、PECBYTE をセット、START をセット
 EV1 : RXNE ISR : data1 を読み出す
 EV2 : RXNE ISR : data2 を読み出す
 EV3 : RXNE ISR : PEC を読み出す

SMBus マスタレシーバ 2 バイト + PEC、ソフトウェア終了モード (RESTART) の例



INIT : スレーブアドレスをプログラム、NBYTES = 3、AUTOEND=0 にプログラム、PECBYTE をセット、START をセット
 EV1 : RXNE ISR : data1 を読み出す
 EV2 : RXNE ISR : data2 を読み出す
 EV3 : RXNE ISR : PEC を読み出す
 EV4 : TC ISR : スレーブアドレスをプログラム、NBYTES = N にプログラム、START をセット

MS19872V1

31.4.15 アドレス一致時に STOP モードからウェイクアップ

このセクションは、STOP モードからのウェイクアップ機能がサポートされるときにのみ適用されます。[セクション 31.3 : I²C の実装](#)を参照してください。

I²C は、アドレス指定されたとき、MCU を STOP モードからウェイクアップできます (APB クロックはオフ)。すべてのアドレッシングモードがサポートされます。

STOP モードからのウェイクアップを有効にするには、I2C_CR1 レジスタの WUPEN ビットをセットします。STOP モードからのウェイクアップを可能にするには、HSI16 オシレータを I2CCLK のクロックソースとして選択する必要があります。

STOP モード中、HSI16 はオフです。START が検出されると、I2C インタフェースは HSI16 をオンに切り替えて、HSI16 がウェイクアップするまで SCL ローをストレッチします。

HSI16 は、アドレス受信に使用されます。

アドレス一致の場合、I2C は、MCU のウェイクアップ時間の間、SCLローをストレッチします。ストレッチは、ADDR フラグがソフトウェアによってクリアされたときにリリースされ、転送は通常通りに続行されます。

アドレスが一致しなかった場合、HSI16 は再びオフになり、MCU はウェイクアップしません。

注 : I²C クロックがシステムクロックの場合、または WUPEN = 0 の場合、START 受信後も HSI16 オシレータはオンになりません。

ADDR 割込みによってのみ、MCU をウェイクアップできます。したがって、I²C がマスタとして、または ADDR フラグのセット後にアドレス指定されたスレーブとして転送を行っているときには、STOP モードに入らないでください。これを管理するには、ADDR 割込みルーチンで SLEEPDEEP ビットをクリアして、STOPF フラグのセット後にのみ再びオンにセットします。

注意 : デジタルフィルタは、STOP モードからのウェイクアップ機能と互換性がありません。DNF ビットが 0 でない場合、WUPEN ビットをセットしても効果はありません。

注意 : この機能は、I²C クロックソースが HSI16 オシレータのときのみ使用できます。

注意 : STOP モードからのウェイクアップ機能の正しい動作を保証するには、クロックストレッチを有効にする必要があります (NOSTRETCH=0)。

注意 : STOP モードからのウェイクアップが無効な場合 (WUPEN=0)、STOP モードに入る前に、I²C ペリフェラルを無効にする必要があります (PE=0)。

31.4.16 エラー条件

以下は、通信エラーを引き起こす可能性のあるエラー条件です。

バスエラー (BERR)

バスエラーは、START または STOP コンディションが検出され、複数の 9 SCL クロックパルス後になかったときに検出されます。START または STOP コンディションは、SCL がハイと有的时候に SDA エッジが発生した場合に検出されます。

バスエラーフラグは、I²C がマスタまたはアドレス指定されたスレーブとして転送に関与する場合にのみ (すなわち、スレーブモードのアドレスフェーズでないとき)、セットされます。

スレーブモードで START または RESTART の誤配置が検出された場合、I²C は、正しい START コンディションの場合と同様に、アドレス認識状態に入ります。

バスエラーが検出されると、I2C_ISR レジスタの BERR フラグがセットされ、I2C_CR1 レジスタの ERRIE ビットがセットされていた場合は割込みが生成されます。

アービトレーション喪失 (ARLO)

アービトレーション喪失は、SDA ラインでハイレベルが送信されたが、SCL 立ち上がりエッジでローレベルがサンプリングされたときに検出されます。

- マスタモードでは、アービトレーション喪失は、アドレスフェーズ、データフェーズ、およびデータ確認応答フェーズで検出されます。この場合、SDA および SCL ラインはリリースされ、START 制御ビットがハードウェアによってクリアされ、マスタは自動的にスレーブモードに切り替わります。
- スレーブモードでは、アービトレーション喪失は、データフェーズとデータ確認応答フェーズで検出されます。この場合、転送は中止され、SCL および SDA ラインがリリースされます。

アービトレーション喪失が検出されると、I2C_ISR レジスタの ARLO フラグがセットされ、I2C_CR1 レジスタの ERRIE ビットがセットされていた場合は割込みが生成されます。

オーバーラン／アンダーランエラー (OVR)

オーバーランまたはアンダーラインエラーは、スレーブモードで NOSTRETCH=1 のとき、および次のときに検出されます：

- 受信時、新しいバイトが受信され、RXDR レジスタがまだ読み出されていないとき。新しい受信バイトは失われ、新しいバイトへの応答として NACK が自動的に送信されます。
- 送信時：
 - STOPF=1 のときには、最初のデータバイトが送信されなければなりません。TXE=0、0xFF の場合、I2C_TXDR レジスタの内容が送信され、そうでない場合は送信されません。
 - 新しいバイトが送信されなければならないときに、I2C_TXDR レジスタがまだ書き込まれていなかった場合、0xFF が送信されます。

オーバーランまたはアンダーランエラーが検出されると、I2C_ISR レジスタの OVR フラグがセットされ、I2C_CR1 レジスタの ERRIE ビットがセットされていた場合は割込みが生成されます。

パケットエラーチェックエラー (PECERR)

このセクションは、SMBus 機能がサポートされるときにのみ適用されます。[セクション 31.3: I²C の実装](#)を参照してください。

PEC エラーは、受信した PEC バイトが I2C_PECR レジスタの内容と一致しなかったときに検出されます。正しくない PEC の受信後、NACK が自動的に送信されます。

PEC エラーが検出されると、I2C_ISR レジスタの PECERR フラグがセットされ、I2C_CR1 レジスタの ERRIE ビットがセットされていた場合は割込みが生成されます。

タイムアウトエラー (TIMEOUT)

このセクションは、SMBus 機能がサポートされるときにのみ適用されます。[セクション 31.3: I²C の実装](#)を参照してください。

タイムアウトエラーは、次のような条件で発生します：

- TIDLE=0 であり、SCL が TIMEOUTA[11:0] ビットで定義された時間だけローのままであった場合：これは SMBus タイムアウトの検出に使用されます。
- TIDLE=1 であり、SDA および SCL が TIMEOUTA[11:0] ビットで定義された時間だけハイのままであった場合：これはバスアイドル状態の検出に使用されます。
- マスタ累積クロックロー延長時間が TIMEOUTB[11:0] ビットで定義された時間に達した場合 (SMBus $t_{\text{LOW:MEXT}}$ パラメータ)。
- スレーブ累積クロックロー延長時間が TIMEOUTB[11:0] ビットで定義された時間に達した場合 (SMBus $t_{\text{LOW:SEXT}}$ パラメータ)。

マスタモードでタイムアウト違反が検出されると、STOP コンディションが自動的に送信されます。

スレーブモードでタイムアウト違反が検出されると、SDA および SCL ラインが自動的にリリースされます。

タイムアウトエラーが検出されると、I2C_ISR レジスタの TIMEOUT フラグがセットされ、I2C_CR1 レジスタの ERRIE ビットがセットされていた場合は割込みが生成されます。

アラート (ALERT)

このセクションは、SMBus 機能がサポートされるときにのみ適用されます。[セクション 31.3: I²C の実装](#)を参照してください。

ALERT フラグは、I²C インタフェースがホストとして設定され (SMBHEN=1)、アラートピン検出が有効であり (ALERTEN=1)、SMBA ピンで立ち下がリエッジが検出されたときにセットされます。I2C_CR1 レジスタの ERRIE ビットがセットされている場合は、割込みが生成されます。

31.4.17 DMA リクエスト

DMA を使用した送信

送信について DMA (Direct Memory Access) を有効にするには、I2C_CR1 レジスタの TXDMAEN ビットをセットします。TXIS ビットがセットされるたびに、データは、DMA ペリフェラル ([セクション 9: 241 ページのダイレクトメモリアクセスコントローラ \(DMA\)](#)を参照) を使用して設定された SRAM 領域から I2C_TXDR レジスタにロードされます。

データのみが DMA で転送されます。

- マスタモード: 初期化、スレーブアドレス、方向、バイト数、およびスタートビットはソフトウェアによってプログラムされます (送信されたスレーブアドレスを DMA で転送することはできません)。すべてのデータが DMA を使用して転送されるときには、スタートビットをセットする前に、DMA を初期化する必要があります。転送の終了は、NBYTES カウンタによって管理されます。[906 ページのマスタトランスミッタ](#)を参照してください。
- スレーブモードでは:
 - NOSTRETCH=0 では、すべてのデータが DMA を使用して転送されるときには、アドレス一致イベントの前、または ADDR 割込みサブルーチンで、ADDR をクリアする前に DMA を初期化する必要があります。
 - NOSTRETCH=1 では、アドレス一致イベントの前に DMA を初期化する必要があります。
- SMBus をサポートする場合: PEC 転送は NBYTES カウンタによって管理されます。[921 ページのSMBus スレーブトランスミッタ](#)および [924 ページのSMBus マスタトランスミッタ](#)を参照してください。

注: DMA が送信に使用される場合、TXIE ビットが有効である必要はありません。

DMA を使用した受信

受信について DMA (Direct Memory Access) を有効にするには、I2C_CR1 レジスタの RXDMAEN ビットをセットします。RXNE ビットがセットされているときには、データは、I2C_RXDR レジスタから DMA ペリフェラル ([セクション 9: 241 ページのダイレクトメモリアクセスコントローラ \(DMA\)](#)を参照) を使用して設定された SRAM 領域にロードされます。データのみ (PEC を含む) が DMA で転送されます。

- マスタモード、初期化、スレーブアドレス、方向、バイト数、およびスタートビットはソフトウェアによってプログラムされます。すべてのデータが DMA を使用して転送されるときには、スタートビットをセットする前に、DMA を初期化する必要があります。転送の終了は、NBYTES カウンタによって管理されます。

- NOSTRETCH=0 のスレーブモードでは、すべてのデータが DMA を使用して転送されるときには、アドレス一致イベントの前、または ADDR 割込みサブルーチンで、ADDR をクリアする前に DMA を初期化する必要があります。
- SMBus がサポートされる場合 (セクション 31.3: I²C の実装 を参照) : PEC 転送は NBYTES カウンタによって管理されます。922 ページの SMBus スレーブレシーバおよび 926 ページの SMBus マスタレシーバを参照してください。

注： DMA が受信に使用される場合、RXIE ビットが有効である必要はありません。

31.4.18 デバッグモード

マイクロコントローラがデバッグモードに入ると (コア停止)、DBG モジュールの DBG_I2Cx_SMBUS_TIMEOUT 設定ビットに応じて、SMBus タイムアウトは、通常の動作を続行するか、あるいは停止します。

31.5 I²C 低電力モード

表 162. 低電力モードが I²C に与える影響

モード	説明
SLEEP	影響はありません。I ² C 割込みによって、デバイスは SLEEP モードから復帰します。
STOP ⁽¹⁾	I ² C レジスタの内容は保たれます。WUPEN=1 かつ I ² C が内部オシレータ (HSI16) によってクロック供給されている場合 : アドレス認識が機能します。I ² C アドレス一致条件によって、デバイスは STOP モードから復帰します。WUPEN=0 の場合 : STOP モードに入る前に I ² C を無効にする必要があります。
STANDBY	I ² C ペリフェラルはパワーダウンされ、STANDBY モード終了後に再初期化する必要があります。

1. ADDR 一致イベントは、I²C インスタンスが STOP モード機能からのウェイクアップをサポートする場合にのみ、デバイスを STOP モードからウェイクアップできます。I²C 実装テーブルを参照してください。

31.6 I²C 割込み

次の表に、I²C 割込みリクエストの一覧を示します。

表 163. I²C 割込みリクエスト

割込み略記		割込みイベント	イベントフラグ	イネーブル制御ビット	割込みのクリア方法	SLEEPモードの終了	STOPモードの終了
I ² C	I2C_EV	受信バッファノットエンプティ	RXNE	RXIE	I2C_RXDR レジスタを読み出す	はい	いいえ
		送信バッファ割込みステータス	TXIS	TXIE	I2C_TXDR レジスタに書き込む		
		STOP 検出割込みフラグ	STOPF	STOPIE	STOPCF=1 を書き込む		
		転送完了再ロード	TCR	TCIE	I2C_CR2 の NBYTES[7:0] に 0以外を書き込む		
		転送完了	TC		START=1 または STOP=1 を書き込む		
		アドレス一致	ADDR	ADDRIE	ADDRCF=1 を書き込む		はい ⁽¹⁾
		NACK 受信	NACKF	NACKIE	NACKCF=1 を書き込む		いいえ
	I2C_ER	バスエラー	BERR	ERRIE	BERRCF=1 を書き込む	はい	いいえ
		アービトレーション喪失	ARLO		ARLOCF=1 を書き込む		
		オーバーラン／アンダーラン	OVR		OVRCF=1 を書き込む		
		PEC エラー	PECERR		PECERRCF=1 を書き込む		
		タイムアウト／t _{Low} エラー	TIMEOUT		TIMEOUTCF=1 を書き込む		
		SMBus アラート	ALERT		ALERTCF=1 を書き込む		

1. ADDR 一致イベントは、I²C インスタンスが STOP モード機能からのウェイクアップをサポートする場合にのみ、デバイスを STOP モードからウェイクアップできます。[セクション 31.3 : I²C の実装](#)を参照してください。

31.7 I²C レジスタ

レジスタの説明で使用されている略語のリストについては、[50ページのセクション 1.2](#)を参照してください。

ペリフェラルレジスタは、ワード（32 ビット）単位でアクセスされます。

31.7.1 I²C 制御レジスタ 1 (I2C_CR1)

アドレスオフセット：0x00

リセット値：0x0000 0000

アクセス：このレジスタへの書込みアクセスが進行中のときに書込みアクセスが発生した場合を除き、ウェイト状態なし。この場合、前の書込みアクセスが完了するまで、2 番目の書込みアクセスにウェイト状態が挿入されます。2 番目の書込みアクセスの遅延は、最大 2 x PCLK1 + 6 x I2CCLK です。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PECEN	ALERTEN	SMBDEN	SMBHEN	GCEN	WUPEN	NOSTRETCH	SBC
								rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXDMAEN	TXDMAEN	Res.	ANFOF	DNF[3:0]				ERRIE	TCIE	STOPIE	NACKIE	ADDRIE	RXIE	TXIE	PE
rw	rw		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23 **PECEN** : PEC イネーブル

- 0 : PEC 計算は無効です。
- 1 : PEC 計算は有効です。

注： **SMBus 機能がサポートされない場合**、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

ビット 22 **ALERTEN** : SMBus アラート有効

デバイスモード (SMBHEN=0) :

- 0 : SMBA ピンをハイにリリースし、アラート応答アドレスヘッダを無効にします。0001100x の後に NACK が続きます。
- 1 : SMBA ピンをローに駆動し、アラート応答アドレスヘッダを有効にします : 0001100x の後に ACK が続きます。

ホストモード (SMBHEN=1) :

- 0 : SMBus アラートピン (SMBA) はサポートされません。
- 1 : SMBus アラートピン (SMBA) はサポートされます。

注： **ALERTEN=0 のときには**、SMBA ピンを標準 GPIO として使用できます。
SMBus 機能がサポートされない場合、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

ビット 21 **SMBDEN** : SMBus デバイスデフォルトアドレス有効

- 0 : デバイスデフォルトアドレス無効。アドレス 0b1100001x は NACK されます。
- 1 : デバイスデフォルトアドレス有効。アドレス 0b1100001x は ACK されます。

注： **SMBus 機能がサポートされない場合**、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

ビット 20 **SMBHEN** : SMBus ホストアドレス有効

0 : ホストアドレス無効。アドレス 0b0001000x は NACK されます。

1 : ホストアドレス有効。アドレス 0b0001000x は ACK されます。

注 : **SMBus 機能がサポートされない場合、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。セクション 31.3 : I²C の実装を参照してください。**

ビット 19 **GCEN** : 同報イネーブル

0 : 同報は無効です。アドレス 0b00000000 は NACK されます。

1 : 同報は有効です。アドレス 0b00000000 は ACK されます。

ビット 18 **WUPEN** : STOP モードからのウェイクアップ有効

0 : STOP モードからのウェイクアップ無効。

1 : STOP モードからのウェイクアップ有効。

注 : **STOP モードからのウェイクアップ機能がサポートされない場合、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。セクション 31.3 : I²C の実装を参照してください。**

注 : **WUPEN は、DNF = 0000 のときのみセットできます。**

ビット 17 **NOSTRETCH** : クロックストレッチ無効

このビットは、スレーブモードでのクロックストレッチを無効にするために使用されます。マスタモードではクリアされたままでなければなりません。

0 : クロックストレッチ有効

1 : クロックストレッチ無効

注 : **このビットは、I²C が無効 (PE = 0) のときのみプログラムできます。**

ビット 16 **SBC** : スレーブバイト制御

このビットは、スレーブモードでのハードウェアバイト制御を有効にするために使用されます。

0 : スレーブバイト制御無効

1 : スレーブバイト制御有効

ビット 15 **RXDMAEN** : DMA 受信リクエスト有効

0 : DMA モードは受信に無効

1 : DMA モードは受信に有効

ビット 14 **TXDMAEN** : DMA 送信リクエスト有効

0 : DMA モードは送信に無効

1 : DMA モードは送信に有効

ビット 13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **ANFOFF** : アナログノイズフィルタ OFF

0 : アナログノイズフィルタ有効

1 : アナログノイズフィルタ無効

注 : **このビットは、I²C が無効 (PE = 0) のときのみプログラムできます。**

ビット 11:8 **DNF[3:0]** : デジタルノイズフィルタ

これらのビットは、SDA および SCL 入力のデジタルノイズフィルタを設定するために使用されます。デジタルフィルタは、最大 DNF[3:0] * t_{12CCLK} の長さのスパイクを除去します。

0000 : デジタルフィルタ無効

0001 : デジタルフィルタは有効であり、最大 1 t_{12CCLK} の除去能力を持ちます。

...

1111 : デジタルフィルタは有効であり、最大 15 t_{12CCLK} の除去能力を持ちます。

注 : **アナログフィルタも有効化した場合、デジタルフィルタがアナログフィルタに追加されます。**

このフィルタは、I²C が無効 (PE = 0) のときのみプログラムできます。

ビット 7 **ERRIE** : エラー割込み有効

0 : エラー検出割込み無効

1 : エラー検出割込み有効

注 : 次のようなエラーが発生すると、割込みが生成されます :

アービトレーション喪失 (ARLO)

バスエラー検出 (BERR)

オーバーラン/アンダーラン (OVR)

タイムアウト検出 (TIMEOUT)

PEC エラー検出 (PECERR)

アラートピンイベント検出 (ALERT)

ビット 6 **TCIE** : 転送完了割込み有効

0 : 転送完了割込み無効

1 : 転送完了割込み有効

注 : 次のようなエラーが発生すると、割込みが生成されます :

転送完了 (TC)

転送完了再ロード (TCR)

ビット 5 **STOPIE** : STOP 検出割込みイネーブル

0 : STOP 検出 (STOPF) 割込み無効

1 : STOP 検出 (STOPF) 割込み有効

ビット 4 **NACKIE** : 非確認応答受信割込み有効

0 : 非確認応答 (NACKF) 受信割込み無効

1 : 非確認応答 (NACKF) 受信割込み有効

ビット 3 **ADDRIE** : アドレス一致割込み有効 (スレーブのみ)

0 : アドレス一致 (ADDR) 割込み無効

1 : アドレス一致 (ADDR) 割込み有効

ビット 2 **RXIE** : RX 割込み有効

0 : 受信 (RXNE) 割込み無効

1 : 受信 (RXNE) 割込み有効

ビット 1 **TXIE** : TX 割込み有効

0 : 送信 (TXIS) 割込み無効

1 : 送信 (TXIS) 割込み有効

ビット 0 **PE** : ペリフェラルは有効です。

0 : ペリフェラルは無効です。

1 : ペリフェラルは有効です。

注 : PE=0 のとき、I²C SCL および SDA ラインはリリースされます。内部ステートマシンおよびステータスビットはリセット値に戻されます。クリアされたときには、PE は少なくとも 3 APB クロックサイクルの間、ローに保たれる必要があります。

31.7.2 I²C 制御レジスタ 2 (I2C_CR2)

アドレスオフセット : 0x04

リセット値 : 0x0000 0000

アクセス : このレジスタへの書込みアクセスが進行中のときに書込みアクセスが発生した場合を除き、ウェイト状態なし。この場合、前の書込みアクセスが完了するまで、2 番目の書込みアクセスにウェイト状態が挿入されます。2 番目の書込みアクセスの遅延は、最大 2 x PCLK1 + 6 x I2CCLK です。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	PEC BYTE	AUTOE ND	RE LOAD	NBYTES[7:0]							
					rs	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NACK	STOP	START	HEAD10R	ADD10	RD_ WRN	SADD[9:0]									
rs	rs	rs	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:27 予約済みであり、リセット値に保持する必要があります。

ビット 26 **PECBYTE** : パケットエラーチェックバイト

このビットはソフトウェアによってセットされ、PEC が転送されたとき、または STOP コンディションあるいはアドレス一致を受信したとき、また、PE=0 のとき、ハードウェアによってクリアされます。
0 : PEC 転送なし。

1 : PEC 送信／受信がリクエストされます。

注 : このビットに 0 を書き込んでも、効果はありません。

このビットは、RELOAD がセットされているときには効果がありません。

このビットは、SBC=0 のとき、スレーブモードでは効果がありません。

SMBus 機能がサポートされない場合、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

ビット 25 **AUTOEND** : 自動終了モード (マスタモード)

このビットは、ソフトウェアによってセット／クリアされます。

0 : ソフトウェア終了モード : NBYTES データが転送されると TC フラグがセットされ、SCL ローをストレッチします。

1 : 自動終了モード : NBYTES データが転送されると、STOP コンディションが自動的に送信されます。

注 : このビットは、スレーブモードまたは RELOAD ビットがセットされているときには効果がありません。

ビット 24 **RELOAD** : NBYTES 再ロードモード

このビットは、ソフトウェアによってセット／クリアされます。

0 : 転送は、NBYTES データの転送後、完了します (STOP または RESTART が続きます)。

1 : 転送は、NBYTES データの転送後に完了しません (NBYTES が再ロードされます)。NBYTES データが転送されると TCR フラグがセットされ、SCL ローをストレッチします。

ビット 23:16 **NBYTES[7:0]** : バイト数

送受信されるバイト数は、ここでプログラムされます。このフィールドは、SBC=0 のスレーブモードでは効果がありません。

注 : スタートビットがセットされているときに、これらのビットを変更することはできません。

ビット 15 NACK : NACK 生成 (スレーブモード)

このビットはソフトウェアによってセットされ、NACK が送信されたとき、または STOP コンディションあるいはアドレス一致を受信したとき、または PE=0 のとき、ハードウェアによってクリアされます。

0 : 現在の受信バイト後に ACK が送信されます。

1 : 現在の受信バイト後に NACK が送信されます。

注 : このビットに 0 を書き込んでも、効果はありません。

このビットは、スレーブモードでのみ使用されます : マスタレシーバモードでは、NACK ビットの値にかかわらず、STOP または RESTART コンディション前の最後のバイト後に NACK が自動的に生成されます。

スレーブレシーバ NOSTRETCH モードでオーバーランが発生すると、NACK ビットの値にかかわらず、NACK が自動的に生成されます。

ハードウェア PEC チェックが有効なとき (PECBYTE=1)、PEC 確認応答値は NACK 値に依存しません。

ビット 14 STOP : STOP 生成 (マスタモード)

このビットはソフトウェアによってセットされ、STOP コンディションが検出されたとき、または PE=0 のときにハードウェアによってクリアされます。

マスタモード :

0 : STOP 生成なし。

1 : 現在のバイト転送後の STOP 生成。

注 : このビットに 0 を書き込んでも、効果はありません。

ビット 13 START : START 生成

このビットはソフトウェアによってセットされ、START とアドレスシーケンスが送信された後、アービトラージ喪失によって、タイムアウトエラー検出によって、または PE=0 のときに、ハードウェアによってクリアされます。I2C_ICR レジスタの ADDRCF ビットに "1" を書き込むことによって、ソフトウェアによってクリアすることもできます。

0 : START 生成なし。

1 : RESTART/START 生成 :

I²C がすでにマスタモードであり、AUTOEND=0 の場合、このビットをセットすると、RELOAD=0 のとき、NBYTES 転送の終了後に REPEATED START コンディションが生成されます。

そうでない場合、このビットをセットすると、バスがフリーになると、START コンディションが生成されます。

注 : このビットに 0 を書き込んでも、効果はありません。

バスが BUSY の場合、または I²C がスレーブモードの場合でも、スタートビットをセットできます。

このビットは、RELOAD がセットされているときには効果がありません。

ビット 12 HEAD10R : 読出し方向のみの 10 ビットアドレスヘッダ (マスタレシーバモード)

0 : マスタは完全な 10 ビットスレーブアドレス読出しシーケンスを送信します : START + 2 バイトの書込み方向の 10 ビットアドレス + RESTART + 読出し方向の 10 ビットアドレスの最初の 7 ビット。

1 : マスタは 10 ビットアドレスの最初の 7 ビットのみを送信し、その後読出し方向を送信します。

注 : スタートビットがセットされているときに、このビットを変更することはできません。

ビット 11 ADD10 : 10 ビットアドレッシングモード (マスタモード)

0 : マスタは 7 ビットアドレッシングモードで動作します。

1 : マスタは 10 ビットアドレッシングモードで動作します。

注 : スタートビットがセットされているときに、このビットを変更することはできません。

ビット 10 RD_WRN : 転送方向 (マスタモード)

0 : マスタは書込み転送をリクエストします。

1 : マスタは読出し転送をリクエストします。

注 : スタートビットがセットされているときに、このビットを変更することはできません。

ビット 9:8 **SADD[9:8]** : スレーブアドレスビット 9:8 (マスタモード)

7 ビットアドレッシングモード (ADD10=0) :

これらのビットは無視されます。

10 ビットアドレッシングモード (ADD10=1) :

これらのビットには、送信されるスレーブアドレスのビット 9:8 を書き込みます。

注: スタートビットがセットされているときに、これらのビットを変更することはできません。

ビット 7:1 **SADD[7:1]** : スレーブアドレスビット 7:1 (マスタモード)

7 ビットアドレッシングモード (ADD10=0) :

これらのビットには、送信される 7 ビットのスレーブアドレスを書き込みます。

10 ビットアドレッシングモード (ADD10=1) :

これらのビットには、送信されるスレーブアドレスのビット 7:1 を書き込みます。

注: スタートビットがセットされているときに、これらのビットを変更することはできません。

ビット 0 **SADD0** : スレーブアドレスビット 0 (マスタモード)

7 ビットアドレッシングモード (ADD10=0) :

このビットは無視されます。

10 ビットアドレッシングモード (ADD10=1) :

このビットには、送信されるスレーブアドレスのビット 0 を書き込みます。

注: スタートビットがセットされているときに、これらのビットを変更することはできません。

31.7.3 I²C Own Address 1 レジスタ (I2C_OAR1)

アドレスオフセット : 0x08

リセット値 : 0x0000 0000

アクセス : このレジスタへの書込みアクセスが進行中のときに書込みアクセスが発生した場合を除き、ウェイト状態なし。この場合、前の書込みアクセスが完了するまで、2 番目の書込みアクセスにウェイト状態が挿入されます。2 番目の書込みアクセスの遅延は、最大 2 x PCLK1 + 6 x I2CCLK です。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OA1EN	Res.	Res.	Res.	Res.	OA1 MODE	OA1[9:8]		OA1[7:1]							OA1[0]
rw					rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15 **OA1EN** : Own Address 1 有効

0 : Own Address 1 は無効です。受信されたスレーブアドレス OA1 は NACK されます。

1 : Own Address 1 は有効です。受信されたスレーブアドレス OA1 は ACK されます。

ビット 14:11 予約済みであり、リセット値に保持する必要があります。

ビット 10 **OA1MODE** : Own Address 1 10 ビットモード

0 : Own Address 1 は 7 ビットアドレスです。

1 : Own Address 1 は 10 ビットアドレスです。

注 : このビットは、OA1EN=0 のときのみ書き込むことができます。

ビット 9:8 **OA1[9:8]** : インタフェースアドレス

7 ビットアドレッシングモード : 無視されます。

10 ビットアドレッシングモード : アドレスのビット 9:8。

注 : これらのビットは、OA1EN=0 のときのみ書き込むことができます。

ビット 7:1 **OA1[7:1]** : インタフェースアドレス

7 ビットアドレスモード : 7 ビットアドレス

10 ビットアドレッシングモード : 10 ビットアドレスのビット 7:1。

注 : これらのビットは、OA1EN=0 のときのみ書き込むことができます。

ビット 0 **OA1[0]** : インタフェースアドレス

7 ビットアドレッシングモード : 無視されます。

10 ビットアドレッシングモード : アドレスのビット 0。

注 : このビットは、OA1EN=0 のときのみ書き込むことができます。

31.7.4 I²C Own Address 2 レジスタ (I2C_OAR2)

アドレスオフセット : 0x0C

リセット値 : 0x0000 0000

アクセス : このレジスタへの書込みアクセスが進行中のときに書込みアクセスが発生した場合を除き、ウェイト状態なし。この場合、前の書込みアクセスが完了するまで、2 番目の書込みアクセスにウェイト状態が挿入されます。2 番目の書込みアクセスの遅延は、最大 2 x PCLK1 + 6 x I2CCLK です。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OA2EN	Res.	Res.	Res.	Res.	OA2MSK[2:0]				OA2[7:1]						Res.
rw					rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15 **OA2EN** : Own Address 2 有効

0 : Own Address 2 は無効です。受信されたスレーブアドレス OA2 は NACK されます。

1 : Own Address 2 は有効です。受信されたスレーブアドレス OA2 は ACK されます。

ビット 14:11 予約済みであり、リセット値に保持する必要があります。

ビット 10:8 **OA2MSK[2:0]** : Own Address 2 マスク

000 : マスクなし。

001 : OA2[1] はマスクされ、無視されます。OA2[7:2] のみ比較されます。

010 : OA2[2:1] はマスクされ、無視されます。OA2[7:3] のみ比較されます。

011 : OA2[3:1] はマスクされ、無視されます。OA2[7:4] のみ比較されます。

100 : OA2[4:1] はマスクされ、無視されます。OA2[7:5] のみ比較されます。

101 : OA2[5:1] はマスクされ、無視されます。OA2[7:6] のみ比較されます。

110 : OA2[6:1] はマスクされ、無視されます。OA2[7] のみ比較されます。

111 : OA2[7:1] はマスクされ、無視されます。比較は行われず、すべての（予約済みを除く）7 ビット受信アドレスが確認応答されます。

注 : これらのビットは、OA2EN=0 のときのみ書き込むことができます。

OA2MSK が 0 でなくなると、予約済み I2C アドレス (0b0000xxx および 0b1111xxx) は、比較が一致した場合でも確認応答されません。

ビット 7:1 **OA2[7:1]** : インタフェースアドレス

7 ビットアドレスモード : 7 ビットアドレス

注 : これらのビットは、OA2EN=0 のときのみ書き込むことができます。

ビット 0 予約済みであり、リセット値に保持する必要があります。

31.7.5 I²C タイミングレジスタ (I2C_TIMINGR)

アドレスオフセット : 0x10

リセット値 : 0x0000 0000

アクセス : ウェイト状態なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRESC[3:0]				Res.	Res.	Res.	Res.	SCLDEL[3:0]				SDADEL[3:0]			
r/w	r/w	r/w	r/w					r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCLH[7:0]								SCLL[7:0]							
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:28 **PRESC[3:0]** : タイミングプリスケアラ

このフィールドは、データのセットアップおよびホールドカウンタ（[887 ページの I²C のタイミング](#)を参照）と SCL ハイおよびローレベルカウンタ（[902 ページの I²C マスタ初期化](#)を参照）に使用されるクロック周期 t_{PRESC} を生成して、I2CCLK をプリスケールするために使用されます。

$$t_{PRESC} = (PRESC + 1) \times t_{I2CCLK}$$

ビット 27:24 予約済みであり、リセット値に保持する必要があります。

ビット 23:20 **SCLDEL[3:0]** : データセットアップ時間

このフィールドは、SDA エッジと SCL 立ち上がりエッジの間に遅延 t_{SCLDEL} を生成するために使用されます。NOSTRETCH = 0 でのマスタモードおよびスレーブモードでは、SCL ラインは、 t_{SCLDEL} の間ローにストレッチされます。

$$t_{SCLDEL} = (SCLDEL + 1) \times t_{PRESC}$$

注 : t_{SCLDEL} は、 $t_{SU:DAT}$ タイミングを生成するために使用されます。

ビット 19:16 **SDADEL[3:0]** : データホールド時間

このフィールドは、SCL 立ち下がりエッジと SDA エッジの間に遅延 t_{SDADEL} を生成するために使用されます。NOSTRETCH = 0 でのマスタモードおよびスレーブモードでは、SCL ラインは、 t_{SDADEL} の間ローにストレッチされます。

$$t_{SDADEL} = SDADEL \times t_{PRESC}$$

注 : $SDADEL$ は、 $t_{HD:DAT}$ タイミングを生成するために使用されます。

ビット 15:8 **SCLH[7:0]** : SCL ハイ周期（マスタモード）

このフィールドは、マスタモードで SCL ハイ周期を生成するために使用されます。

$$t_{SCLH} = (SCLH + 1) \times t_{PRESC}$$

注 : $SCLH$ は、 $t_{SU:STO}$ および $t_{HD:STA}$ タイミングを生成するためにも使用されます。

ビット 7:0 **SCLL[7:0]** : SCL ロー周期（マスタモード）

このフィールドは、マスタモードで SCL ロー周期を生成するために使用されます。

$$t_{SCLL} = (SCLL + 1) \times t_{PRESC}$$

注 : $SCLL$ は、 t_{BUF} および $t_{SU:STA}$ タイミングを生成するためにも使用されます。

注 : このレジスタは、I²C が無効（PE=0）のときに設定する必要があります。

注 : STM32CubeMX ツールは、I²C 設定ウィンドウの I2C_TIMINGR コンテンツを計算し、提供します。

31.7.6 I²C タイムアウトレジスタ (I2C_TIMEOUTR)

アドレスオフセット : 0x14

リセット値 : 0x0000 0000

アクセス : このレジスタへの書込みアクセスが進行中のときに書込みアクセスが発生した場合を除き、ウェイト状態なし。この場合、前の書込みアクセスが完了するまで、2 番目の書込みアクセスにウェイト状態が挿入されます。2 番目の書込みアクセスの遅延は、最大 $2 \times \text{PCLK1} + 6 \times \text{I2CCLK}$ です。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TEXTEN	Res.	Res.	Res.	TIMEOUTB[11:0]											
rw				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIMOUTEN	Res.	Res.	TIDLE	TIMEOUTA[11:0]											
rw			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31 **TEXTEN** : 拡張クロックタイムアウト有効

0 : 拡張クロックタイムアウト検出は無効です。

1 : 拡張クロックタイムアウト検出は有効です。 $t_{\text{LOW:EXT}}$ を超える累積 SCL ストレッチが I²C インタフェースによって行われると、タイムアウトエラーが検出されます (TIMEOUT=1)。

ビット 30:28 予約済みであり、リセット値に保持する必要があります。

ビット 27:16 **TIMEOUTB[11:0]** : バスタイムアウト B

このフィールドは、累積クロック拡張タイムアウトを設定するために使用されます :

マスタモードでは、マスタ累積クロックロー拡張時間 ($t_{\text{LOW:MEXT}}$) が検出されます。

スレーブモードでは、スレーブ累積クロックロー拡張時間 ($t_{\text{LOW:SEXT}}$) が検出されます。

$$t_{\text{LOW:EXT}} = (\text{TIMEOUTB} + 1) \times 2048 \times t_{\text{I2CCLK}}$$

注 : これらのビットは、**TEXTEN=0** のときのみ書き込むことができます。

ビット 15 **TIMOUTEN** : クロックタイムアウト有効

0 : SCL タイムアウト検出は無効です。

1 : SCL タイムアウト検出は有効です。SCL が t_{TIMEOUT} (TIDLE=0) を超えてローであるか、 t_{IDLE} (TIDLE=1) を超えてハイであった場合、タイムアウトエラーが検出されます (TIMEOUT=1)。

ビット 14:13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **TIDLE** : アイドルクロックタイムアウト検出

0 : TIMEOUTA は、SCL ロータイムアウトの検出に使用されます。

1 : TIMEOUTA は、SCL と SDA の両方のハイタイムアウト (バスアイドル条件) の検出に使用されます。

注 : このビットは、**TIMOUTEN=0** のときのみ書き込むことができます。

ビット 11:0 **TIMEOUTA[11:0]** : バスタイムアウト A

このフィールドは、以下を設定するために使用されます :

TIDLE=0 のときの SCL ロータイムアウト条件 t_{TIMEOUT}

$$t_{\text{TIMEOUT}} = (\text{TIMEOUTA} + 1) \times 2048 \times t_{\text{I2CCLK}}$$

TIDLE=1 のときのバスアイドル条件 (SCL と SDA の両方のハイ)

$$t_{\text{IDLE}} = (\text{TIMEOUTA} + 1) \times 4 \times t_{\text{I2CCLK}}$$

注 : これらのビットは、**TIMOUTEN=0** のときのみ書き込むことができます。

注 : SMBus 機能がサポートされない場合、このレジスタは予約済みであり、ハードウェアによって強制的に 0x00000000 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

31.7.7 I²C 割込みおよびステータスレジスタ (I2C_ISR)

アドレスオフセット : 0x18

リセット値 : 0x0000 0001

アクセス : ウェイト状態なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADDCODE[6:0]							DIR
								r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BUSY	Res.	ALERT	TIME OUT	PEC ERR	OVR	ARLO	BERR	TCR	TC	STOPF	NACKF	ADDR	RXNE	TXIS	TXE
r		r	r	r	r	r	r	r	r	r	r	r	r	rs	rs

ビット 31:24 予約済みであり、リセット値に保持する必要があります。

ビット 23:17 **ADDCODE[6:0]** : アドレス一致コード (スレーブモード)

これらのビットは、アドレス一致イベントが発生したときに (ADDR = 1)、受信したアドレスで更新されます。

10 ビットアドレスの場合、ADDCODE は 10 ビットのヘッダとその後のアドレスの 2 つの MSB を示します。

ビット 16 **DIR** : 転送方向 (スレーブモード)

このフラグは、アドレス一致イベントが発生したときに (ADDR=1)、更新されます。

0 : 書き込み転送、スレーブはレシーバモードになります。

1 : 読み出し転送、スレーブはトランスミッタモードになります。

ビット 15 **BUSY** : バスビジー

このフラグは、バスで通信が進行中であることを示します。START コンディションが検出されたときに、ハードウェアによってセットされます。STOP コンディションが検出されたとき、または PE=0 のときにハードウェアによってクリアされます。

ビット 14 予約済みであり、リセット値に保持する必要があります。

ビット 13 **ALERT** : SMBus アラート

このフラグは、SMBHEN=1 (SMBus ホスト設定)、ALERTEN=1、および SMBALERT イベント (立ち下がりがエッジ) が SMBA ピンで検出されたときに、ハードウェアによってセットされます。ALERTCF ビットをセットすることによって、ソフトウェアによってクリアされます。

注: このビットは、PE=0 のとき、ハードウェアによってクリアされます。

SMBus 機能がサポートされない場合、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

ビット 12 **TIMEOUT** : タイムアウトまたは t_{LOW} 検出フラグ

このフラグは、タイムアウトまたは拡張クロックタイムアウトが発生したときに、ハードウェアによってセットされます。TIMEOUTCF ビットをセットすることによって、ソフトウェアによってクリアされます。

注: このビットは、PE=0 のとき、ハードウェアによってクリアされます。

SMBus 機能がサポートされない場合、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

ビット 11 PECERR : 受信時の PEC エラー

このフラグは、受信した PEC が PEC レジスタの内容に一致しないときに、ハードウェアによってセットされます。正しくない PEC の受信後、NACK が自動的に送信されます。PECCF ビットをセットすることによって、ソフトウェアによってクリアされます。

注： このビットは、PE=0 のとき、ハードウェアによってクリアされます。

SMBus 機能がサポートされない場合、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

ビット 10 OVR : オーバーラン／アンダーラン（スレーブモード）

このフラグは、NOSTRETCH=1 のスレーブモードで、オーバーラン／アンダーランエラーが発生したときに、ハードウェアによってセットされます。OVRCF ビットをセットすることによって、ソフトウェアによってクリアされます。

注： このビットは、PE=0 のとき、ハードウェアによってクリアされます。

ビット 9 ARLO : アービトレーション喪失

このフラグは、アービトレーション喪失の場合に、ハードウェアによってセットされます。ARLOCF ビットをセットすることによって、ソフトウェアによってクリアされます。

注： このビットは、PE=0 のとき、ハードウェアによってクリアされます。

ビット 8 BERR : バスエラー

このフラグは、ペリフェラルが転送に関与しているので、START または STOP コンディションの誤配置が検出されたときに、ハードウェアによってセットされます。このフラグは、スレーブモードのアドレスフェーズではセットされません。BERRCF ビットをセットすることによって、ソフトウェアによってクリアされます。

注： このビットは、PE=0 のとき、ハードウェアによってクリアされます。

ビット 7 TCR : 転送完了再ロード

このフラグは、RELOAD=1 および NBYTES データが転送されたときに、ハードウェアによってセットされます。NBYTES にゼロ以外の値が書き込まれたときにソフトウェアによってクリアされます。

注： このビットは、PE=0 のとき、ハードウェアによってクリアされます。

このフラグは、マスタモード、または SBC ビットがセットされているときのスレーブモードでのみ使用されます。

ビット 6 TC : 転送完了（マスタモード）

このフラグは、RELOAD=0、AUTOEND=0、および NBYTES データが転送されたときに、ハードウェアによってセットされます。スタートビットまたはストップビットがセットされたときに、ソフトウェアによってクリアされます。

注： このビットは、PE=0 のとき、ハードウェアによってクリアされます。

ビット 5 STOPF : STOP 検出フラグ

このフラグは、バス上で STOP コンディションが検出され、ペリフェラルがこの転送に関与しているときに、ハードウェアによってセットされます：

- － マスタとして。ただし、STOP コンディションがペリフェラルによって生成される場合。
- － または、スレーブとして。ただし、ペリフェラルがこの転送中にアドレス指定されていた場合。

STOPCF ビットをセットすることによって、ソフトウェアによってクリアされます。

注： このビットは、PE=0 のとき、ハードウェアによってクリアされます。

ビット 4 NACKF : 非確認応答受信フラグ

このフラグは、バイト送信後に NACK を受信したときに、ハードウェアによってセットされます。NACKCF ビットをセットすることによって、ソフトウェアによってクリアされます。

注： このビットは、PE=0 のとき、ハードウェアによってクリアされます。

ビット 3 ADDR : アドレス一致（スレーブモード）

このビットは、受信したスレーブアドレスが有効なスレーブアドレスの 1 つに一致したときに、ハードウェアによってセットされます。ADDRCF ビットをセットすることによって、ソフトウェアによってクリアされます。

注： このビットは、PE=0 のとき、ハードウェアによってクリアされます。

ビット 2 **RXNE** : 受信データレジスタノットエンプティ (レシーバ)

このビットは、受信データが I2C_RXDR レジスタにコピーされ、読み出す準備ができたときに、ハードウェアによってセットされます。I2C_RXDR が読み出されたときにクリアされます。

注： このビットは、PE=0 のとき、ハードウェアによってクリアされます。

ビット 1 **TXIS** : 送信割込みステータス (トランスミッタ)

このビットは、I2C_TXDR レジスタが空であり、送信データを I2C_TXDR レジスタに書き込む必要があるときに、ハードウェアによってセットされます。次の送信データが I2C_TXDR レジスタに書き込まれたときにクリアされます。

このビットは、NOSTRETCH=1 のときのみ、ソフトウェアによって 1 を書き込んで、TXIS イベントを生成することができます (TXIE=1 の場合に割込み、または TXDMAEN=1 の場合に DMA リクエスト)。

注： このビットは、PE=0 のとき、ハードウェアによってクリアされます。

ビット 0 **TXE** : 送信データレジスタエンプティ (トランスミッタ)

このビットは、I2C_TXDR レジスタが空のときに、ハードウェアによってセットされます。次の送信データが I2C_TXDR レジスタに書き込まれたときにクリアされます。

このビットは、ソフトウェアによって 1 を書き込んで、送信データレジスタ I2C_TXDR をフラッシュできます。

注： このビットは、PE=0 のとき、ハードウェアによってセットされます。

31.7.8 I²C 割込みクリアレジスタ (I2C_ICR)

アドレスオフセット : 0x1C

リセット値 : 0x0000 0000

アクセス : ウェイト状態なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	ALERTC F	TIM OUTCF	PECCF	OVRCF	ARLO CF	BERR CF	Res.	Res.	STOP CF	NACK CF	ADDRC F	Res.	Res.	Res.
		w	w	w	w	w	w			w	w	w			

ビット 31:14 予約済みであり、リセット値に保持する必要があります。

ビット 13 **ALERTCF** : アラートフラグクリア

このビットに 1 を書き込むと、I2C_ISR レジスタの ALERT フラグがクリアされます。

注： SMBus 機能がサポートされない場合、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

ビット 12 **TIMOUTCF** : タイムアウト検出フラグクリア

このビットに 1 を書き込むと、I2C_ISR レジスタの TIMEOUT フラグがクリアされます。

注： SMBus 機能がサポートされない場合、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

ビット 11 **PECCF** : PEC エラーフラグクリア

このビットに 1 を書き込むと、I2C_ISR レジスタの PECERR フラグがクリアされます。

注： SMBus 機能がサポートされない場合、このビットは予約済みであり、ハードウェアによって強制的に 0 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

- ビット 10 **OVRCF** : オーバーラン／アンダーランフラグクリア
このビットに 1 を書き込むと、I2C_ISR レジスタの OVR フラグがクリアされます。
- ビット 9 **ARLOCF** : アービトレーション喪失フラグクリア
このビットに 1 を書き込むと、I2C_ISR レジスタの ARLO フラグがクリアされます。
- ビット 8 **BERRCF** : バスエラーフラグクリア
このビットに 1 を書き込むと、I2C_ISR レジスタの BERRF フラグがクリアされます。
- ビット 7:6 予約済みであり、リセット値に保持する必要があります。
- ビット 5 **STOPCF** : STOP 検出フラグクリア
このビットに 1 を書き込むと、I2C_ISR レジスタの STOPF フラグがクリアされます。
- ビット 4 **NACKCF** : 非確認応答フラグクリア
このビットに 1 を書き込むと、I2C_ISR レジスタの NACKF フラグがクリアされます。
- ビット 3 **ADDRCF** : アドレス一致フラグクリア
このビットに 1 を書き込むと、I2C_ISR レジスタの ADDR フラグがクリアされます。このビットに 1 を書き込むと、I2C_CR2 レジスタのスタートビットもクリアされます。
- ビット 2:0 予約済みであり、リセット値に保持する必要があります。

31.7.9 I²C PEC レジスタ (I2C_PECR)

アドレスオフセット : 0x20
リセット値 : 0x0000 0000
アクセス : ウェイト状態なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PEC[7:0]							
								r	r	r	r	r	r	r	r

- ビット 31:8 予約済みであり、リセット値に保持する必要があります。
- ビット 7:0 **PEC[7:0]** パケットエラーチェックレジスタ
PECEN=1 のとき、このフィールドは内部 PEC を含みます。
PEC は、PE=0 のとき、ハードウェアによってクリアされます。

注 : SMBus 機能がサポートされない場合、このレジスタは予約済みであり、ハードウェアによって強制的に 0x00000000 に設定されます。[セクション 31.3 : I²C の実装](#)を参照してください。

31.7.10 I²C 受信データレジスタ (I2C_RXDR)

アドレスオフセット : 0x24

リセット値 : 0x0000 0000

アクセス : ウェイト状態なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXDATA[7:0]							
								r	r	r	r	r	r	r	r

ビット 31:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:0 **RXDATA[7:0]** 8 ビット受信データ

I²C バスから受信したデータバイト。

31.7.11 I²C 送信データレジスタ (I2C_TXDR)

アドレスオフセット : 0x28

リセット値 : 0x0000 0000

アクセス : ウェイト状態なし

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXDATA[7:0]							
								rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:0 **TXDATA[7:0]** 8 ビット送信データ

I²C バスに送信されるデータバイト。

注： これらのビットは、TXE=1 のときのみ書き込むことができます。

31.7.12 I²C レジスタマップ

次の表に、I²C のレジスタマップとリセット値を示します。

表 164. I²C レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x0	I2C_CR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PECEN	ALERTEN	SMBDEN	SMBHEN	GCEN	WUPEN	NOSTRETCH	SBC	RXDMAEN	TXDMAEN	Res.	ANFOFF	DNF[3:0]			ERRIE		TCIE	STOPIE	NACKIE	ADDIE	RXIE	TXIE	PE
	リセット値									0	0	0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0
0x4	I2C_CR2	Res.	Res.	Res.	Res.	Res.	PECBYTE	AUTOEND	RELOAD	NBYTES[7:0]							NACK	STOP	START	HEAD10R	ADD10	RD_WRN	SADD[9:0]										
	リセット値						0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x8	I2C_OAR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OA1EN	Res.	Res.	Res.	Res.	OA1MODE	OA1[9:0]									
	リセット値																	0						0	0	0	0	0	0	0	0	0	0
0xC	I2C_OAR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	OA2EN	Res.	Res.	Res.	Res.	Res.	OA2MSK [2:0]	OA2[7:1]								Res.
	リセット値																	0						0	0	0	0	0	0	0	0	0	
0x10	I2C_TIMINGR	PRESC[3:0]				Res.	Res.	Res.	Res.	SCLDEL[3:0]				SDADEL[3:0]			SCLH[7:0]					SCLL[7:0]											
	リセット値	0	0	0	0					0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x14	I2C_TIMEOUTR	TEXTEN	Res.	Res.	Res.	TIMEOUTB[11:0]												TIMOUTEN	Res.	Res.	TIDLE	TIMEOUTA[11:0]											
	リセット値	0				0	0	0	0	0	0	0	0	0	0	0	0	0				0	0	0	0	0	0	0	0	0	0	0	0
0x18	I2C_ISR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADDCODE[6:0]							DIR	BUSY	Res.	ALERT	TIMEOUT	PECERR	OVR	ARLO	BERR	TCR	TC	STOPF	NACKF	ADDR	RXNE	TXIS	TXE
	リセット値									0	0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	1
0x1C	I2C_ICR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ALERTCF	TIMEOUTCF	PECCF	OVRCF	ARLOCF	BERRCF	Res.	Res.	STOPCF	NACKCF	ADDRCF	Res.	Res.	Res.
	リセット値																			0	0	0	0	0	0			0	0	0			
0x20	I2C_PECR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PEC[7:0]									
	リセット値																							0	0	0	0	0	0	0	0	0	0
0x24	I2C_RXDR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXDATA[7:0]										
	リセット値																							0	0	0	0	0	0	0	0	0	0

表 164. I²C レジスタマップとリセット値 (続き)

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x28	I2C_TXDR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXDATA[7:0]							
	リセット値																									0	0	0	0	0	0	0	0

レジスタ境界アドレスについては [54ページのセクション 2.2.2](#) を参照してください。

32 Universal synchronous/asynchronous receiver transmitter (USART/UART)

このセクションでは、ユニバーサル同期非同期レシーバトランスミッタ (USART) について説明します。

32.1 USART の概要

USART を使用すると、業界標準の NRZ 非同期シリアルデータフォーマットを必要とする外部機器と柔軟性の高い全二重データ交換を行うことができます。フラクショナルボーレートジェネレータによって、非常に広範囲のボーレートが達成できます。

USART は同期式単方向通信と半二重単線通信の両方のほか、LIN (Local Interconnection Network)、スマートカードプロトコル、IrDA (infrared data association) SIR ENDEC 仕様、およびモデム動作 (CTS/RTS) もサポートします。マルチプロセッサ通信もサポートされています。

マルチバッファ設定で DMA (直接メモリアクセス) を使用することによって、ハイスピードデータ通信が可能です。

32.2 USART の主な機能

- 全二重非同期通信
- NRZ 標準フォーマット（マーク／スペース）
- 16 倍または 8 倍に設定可能なオーバーサンプリング方式によって、速度とクロック誤差の間の最適な調整を達成
- ボーレートジェネレータシステム
- データ送信および受信用の 2 つの内部 FIFO
各 FIFO はソフトウェアで有効／無効にすることができ、ステータスフラグを装備
- 共通にプログラム可能な送信および受信ボーレート
- PCLK から独立したペリフェラル専用のカーネルクロックによるデュアルクロックドメイン
- 自動ボーレート検出
- プログラム可能なデータワード長（7 または 8 または 9 ビット）
- データ順序をプログラム可能（MSB ファースト／LSB ファーストのシフト）
- 設定可能なストップビット（1 または 2 個のストップビット）
- 同期通信のための同期マスタ／スレーブモードとクロック出力／入力
- SPI スレーブ送信アンダーランエラーフラグ
- 単線半二重通信
- DMA を使用した連続通信
- 送受信バイトは集中型 DMA を使用して予約済み SRAM にバッファ
- トランスミッタとレシーバ用に個別の有効ビット
- 送信と受信の信号極性を個別に制御
- スワップ可能な Tx/Rx ピン設定
- モデムと RS-485 トランシーバのハードウェアフロー制御
- 通信制御／エラー検出フラグ
- パリティ制御：
 - パリティビットの送信
 - 受信したデータバイトのパリティ検査
- フラグ付き割込みソース
- マルチプロセッサ通信: アイドルライン検出またはアドレスマーク検出によるミュートモードからのウェイクアップ

32.3 USART の拡張機能

- LIN マスタの同期ブレーク送信機能と LIN スレーブのブレーク検出機能
 - USART が LIN 用にハードウェア設定されている場合、13 ビットのブレーク生成と 10/11 ビットのブレーク検出
- 通常モードで 3/16 ビット期間をサポートする IrDA SIR エンコーダデコーダ
- スマートカードモード
 - ISO/IEC 7816-3 標準で定義されているスマートカードの T=0 および T=1 非同期プロトコルをサポート
 - スマートカード動作に 0.5 個および 1.5 個のストップビット
- Modbus 通信のサポート
 - タイムアウト機能
 - CR/LF キャラクタ認識

32.4 USART の実装

表 165 に、STM32G0x1 デバイスでの USART の実装を示します。比較のため、表には LPUART も含めています。

表 165. USART の機能

USART のモード／機能 ⁽¹⁾	USART1/2	USART3/4	LPUART
モデムのハードウェアフロー制御	X	X	X
DMA を使用した連続通信	X	X	X
マルチプロセッサ通信	X	X	X
同期モード（マスタ／スレーブ）	X	X	-
スマートカードモード	X	-	-
単線半二重通信	X	X	X
Ir SIR ENDEC ブロック	X	-	-
LIN モード	X	-	-
デュアルクロックドメインと低電力モードからのウェイクアップ	X	-	X
レシーバタイムアウト割込み	X	-	-
Modbus 通信	X	-	-
自動ボーレート検出	X	-	-
ドライバイネーブル	X	X	X
USART データ長	7、8、および 9 ビット		
Tx/Rx FIFO	X	-	X
Tx/Rx FIFO サイズ	8	-	8

1. X：サポートされています。

32.5 USART の機能詳細

32.5.1 USART のブロック図

図 315. USART のブロック図




図 315 に示した簡易ブロック図には、以下の完全に独立した 2 つのクロックドメインが示されています。

- **usart_pclk クロックドメイン**

Usart_pclk クロック信号はペリフェラルバスインタフェースにクロック供給します。USART レジスタへアクセスが必要なとき、アクティブになっていなければなりません。

- **Usart_ker_ck カーネルクロックドメイン**

usart_ker_ck は USART クロックソースです。**usart_pclk** とは独立で、RCC によって供給されます。したがって、**usart_ker_ck** クロックが停止しているときでも、USART レジスタは読み書きできます。

デュアルクロックドメイン機能が無効になっているときは、**usart_ker_ck** クロックは **usart_pclk** クロックと同じになります。

usart_pclk と **usart_ker_ck** の間には何の制約也没有ありません。**usart_ker_ck** は **usart_pclk** より速くすることも遅くすることもできます。唯一の限界は、十分に速く通信を管理できるソフトウェアの能力です。

USART が SPI スレーブモードで動作するときは、USART は、外部マスタ SPI デバイスによって提供される外部 SCLK 信号から導き出されるシリアルインタフェースクロックを使用してデータフローを処理します。**Usart_ker_ck** クロックは CK 入力のクロックより少なくとも 3 倍は速くなければなりません。

32.5.2 USART 信号

USART 双方向通信

USART の双方向通信には、少なくとも 2 本のピンが必要です。すなわち、受信データ入力 (RX) と送信データ出力 (TX) です。

- **RX** (受信データ入力)
RX はシリアルデータ入力です。データ復旧にはオーバーサンプリング技術が使用されています。それによって、有効な入力データとノイズを区別しています。
- **TX** (送信データ出力)
トランスミッタが無効なときは、出力ピンは入出力ポート設定に戻ります。トランスミッタが有効で、データを送信する必要がないとき、TX ピンはハイになります。単線およびスマートカードモードでは、この I/O はデータの送受信に使用されます。

RS232 ハードウェアフロー制御モード

RS232 ハードウェアフロー制御モードでは、以下のピンが必要です。

- **CTS** (Clear To Send)
ハイレベルのとき、この信号は現在の転送の終わりにデータ送信をブロックします。
- **RTS** (Request To Send)
ローレベルのとき、この信号は USART がデータを受信する準備ができたことを示します。

RS485 ハードウェア制御モード

RS485 ハードウェアフロー制御モードでは、以下のピンが必要です。

- **DE** (ドライバイネーブル)
この信号は、外部トランシーバの送信モードを有効にします。

注： **DE と RTS は同じピンを共有します。**

同期マスタ/スレーブモードおよびスマートカードモード

同期マスタ/スレーブモードおよびスマートカードモードでは、以下のピンが必要です。

- **CK**
このピンは同期マスタモードおよびスマートカードモードで、クロック出力として機能します。同期スレーブモードでは、クロック入力として機能します。
同期マスタモードでは、このピンは、SPI マスタモードに対応する同期送信用のトランスミッタデータクロックを出力します (スタートビットとストップビットのクロックパルスはなく、ソフトウェアオプションで最後のデータビットのクロックパルスを送信します)。これと並行して、RX ピンでデータを同期受信できます。このメカニズムを使用して、シフトレジスタを持つペリフェラル (例：LCD ドライバ) を制御できます。クロックの位相と極性は、ソフトウェアでプログラム可能です。
スマートカードモードでは、CK 出力はスマートカードにクロックを供給します。
- **NSS**
このピンは、同期スレーブモードでスレーブ選択入力として機能します。

注： **NSS と CTS は同じピンを共有します。**

32.5.3 USART キャラクタの説明

ワード長は、USART_CR1 レジスタの M ビット (M0 : ビット 12 および M1 : ビット 28) をプログラムすることによって、7、8、または 9 ビットに設定できます (図 316 を参照)。

- 7 ビットのキャラクタ長 : M[1:0] = "10"
- 8 ビットのキャラクタ長 : M[1:0] = "00"
- 9 ビットのキャラクタ長 : M[1:0] = "01"

注 : 7 ビットデータ長モードでは、スマートカードモード、LIN マスタモード、および自動ボーレート (0x7F および 0x55 フレーム検出) はサポートされません。

デフォルトでは、信号 (TX または RX) はスタートビットの処理中ではロー状態です。また、ストップビットの処理中にはハイ状態です。

これらの値は、極性設定制御により、各信号について個別に反転できます。


アイドルキャラクタは、すべてが「1」のフレームとして解釈されます (「1」の数にはストップビットの数が含まれます)。

ブ레이크キャラクタは、フレーム周期中に「0」を受信することと解釈されます。ブ레이크フレームの終了時、トランスミッタは 2 個のストップビットを挿入します。

送信と受信は共通ボーレートジェネレータによって駆動されます。送信および受信クロックは、トランスミッタとレシーバの有効ビットがそれぞれセットされたときに生成されます。

各ブロックの詳細を次に示します。

図 316. ワード長のプログラミング



32.5.4 USART の FIFO と閾値

USART は FIFO モードで動作できます。

USART は送信 FIFO (TXFIFO) と受信 FIFO (RXFIFO) を備えています。FIFO モードは、USART_CR1 レジスタの FIFOEN (ビット 29) をセットすることによって有効になります。このモードは、UART、SPI、およびスマートカードモードでのみ、サポートされます。

最大のデータワード長が 9 ビットなので、TXFIFO は 9 ビット幅です。しかし、RXFIFO のデフォルト幅は 12 ビットです。この理由は、レシーバは FIFO にデータを格納するだけでなく、各キャラクタに伴うエラーフラグ (パリティエラー、ノイズエラー、およびフレーミングエラーフラグ) も格納するためです。

注： 受信データは、対応するフラグとともに RXFIFO に格納されます。ただし、RDR を読み出すときは、データのみが読み出されます。

ステータスフラグは、USART_ISR レジスタで入手可能です。

Tx および Rx 割込みがトリガされる TXFIFO および RXFIFO のレベルを設定することができます。これらの閾値は、USART_CR3 制御レジスタの RXFTCFG および TXFTCFG ビットフィールドによってプログラムされます。

このとき、

- RXFIFO に受信したデータの数 RXFTCFG ビットフィールドでプログラムされた閾値に達すると、Rx 割込みが生成されます。
この場合、USART_ISR レジスタの RXFT フラグがセットされます。これは、RXFTCFG 分のデータが受信されたことを意味します。つまり、1 データが USART_RDR にあり、(RXFTCFG - 1) データが RXFIFO に入っています。例として、RXFTCFG が "101" にプログラムされている場合、FIFO サイズに相当する量のデータが受信された (FIFO サイズ - 1 のデータが RXFIFO に入り、1 データが USART_RDR に入った) 時に、RXFT フラグがセットされます。その結果、次に受信されるデータによってオーバーランフラグがセットされることはありません。
- TXFIFO 内の空き場所の数 TXFTCFG ビットフィールドでプログラムされた閾値に達すると、Tx 割込みが生成されます。

32.5.5 USART トランスミッタ

トランスミッタは、M ビットのステータスに応じて、7 または 8 または 9 ビットのデータワードを送信できます。トランスミッタ機能を有効にするには、送信イネーブルビット (TE) をセットする必要があります。送信シフトレジスタ内のデータは TX ピンで出力され、対応するクロックパルスは SCLK ピンで出力されます。

キャラクタ送信

USART 送信時、データは LSB ファースト (デフォルト設定) で TX ピンにシフトアウトされます。このモードでは、USART_TDR レジスタは、内部バスと送信シフトレジスタの間のバッファ (TDR) で構成されます。

FIFO モードが有効なとき、送信データレジスタ (USART_TDR) に書き込まれたデータは TXFIFO のキューに入ります。

各キャラクタの前には、スタートビット (1 ビット周期、ロー論理レベル) があります。キャラクタは、設定可能な数のストップビットで終端されます。

ストップビットの数は 0.5、1、1.5、または 2 に設定できます。

注： 送信データを USART_TDR に書き込む前に、TE ビットをセットする必要があります。
データの送信中に TE ビットをリセットしないでください。送信中に TE ビットをリセットすると、ボーレートカウンタが停止されるため、TX ピンのデータが破壊されます。送信中の現在のデータは失われます。

TE ビットが有効になると、アイドルフレームが送信されます。

設定可能なストップビット


各キャラクタとともに送信されるストップビットの数は、USART_CR2 のビット 13、12 でプログラミングできます。

- **1 個のストップビット**：ストップビット数のデフォルト値です。
- **2 個のストップビット**：通常の USART モード、単線モード、およびモデムモードでサポートされます。
- **1.5 個のストップビット**：スマートカードモードで使用されます。

アイドルフレームの送信にはストップビットが含まれます。

ブ레이크送信は、10 個のロービット（M[1:0] = “00” のとき）または 11 個のロービット（M[1:0] = “01” のとき）または 9 個のロービット（M[1:0] = “10” のとき）の後に 2 個のストップビットが続きます（図 317 を参照）。長いブ레이크（9/10/11 個のロービットを超える長さのブ레이크）を送信することはできません。

図 317. 設定可能なストップビット



キャラクタ送信手順

キャラクタを送信するには、次の手順に従います。

1. USART_CR1 の M ビットをプログラムして、ワード長を定義します。
2. USART_BRR レジスタを使用して、希望するボーレートを選択します。
3. USART_CR2 レジスタでストップビットの数をプログラミングします。
4. USART_CR1 レジスタの UE ビットに 1 を書き込んで、USART を有効にします。
5. マルチバッファ通信を行う場合には、USART_CR3 レジスタの DMA 有効 (DMAT) を選択します。[セクション 32.5.10: USART マルチプロセッサ通信](#)の説明に基づいて、DMA レジスタを設定します。
6. USART_CR1 の TE ビットをセットして、最初の送信としてアイドルフレームを送信します。
7. 送信するデータを USART_TDR レジスタに書き込みます。シングルバッファの場合、送信される各データにこれを繰り返します。
 - FIFO モードが無効になっている場合は、USART_TDR に 1 つのデータを書き込むと、TXE フラグがクリアされます。
 - FIFO モードが有効になっている場合は、USART_TDR に 1 つのデータを書き込むと、1 つのデータが TXFIFO に追加されます。TXFNF フラグがセットされたとき、USART_TDR への書込み動作が行われます。このフラグは TXFIFO がフルになるまでセットされたままになります。
8. USART_TDR レジスタに最後のデータを書き込んだら、TC=1になるまで待ちます。
 - FIFO モードが無効になっている場合、これは、最後のフレームの送信が完了したことを示します。
 - FIFO モードが有効になっている場合、これは、TXFIFO とシフトレジスタの両方が空になっていることを示します。

このチェックは、USART が無効になったり、停止モードに入ったりするときに、最後の送信が壊れないようにするために必要です。

1 バイト通信

- FIFO モードが無効の場合

送信データレジスタに書き込むと、必ず TXE ビットがクリアされます。TXE フラグがハードウェアによってセットされます。同フラグは以下を示します。

- データは USART_TDR レジスタからシフトレジスタへ移動され、データ送信が開始しています。
- USART_TDR レジスタは空です。
- 次のデータを、前のデータに上書きせずに、USART_TDR レジスタに書き込みます。

TXEIE ビットがセットされている場合、このフラグは割込みを生成します。

送信が行われているとき、USART_TDR レジスタへの書き込み命令によってデータが TDR バッファに格納されます。そして、データは現在の送信の最後にシフトレジスタにコピーされます。

送信が行われていないときには、USART_TDR レジスタへの書き込み命令によってデータがシフトレジスタに格納され、データ送信が開始され、TXE ビットがセットされます。

- FIFO モードが有効になっている場合は、以下を示すためにハードウェアによって TXFNF (TXFIFO はフルではない) フラグがセットされます。

- TXFIFO はフルではありません。
- USART_TDR レジスタは空です。
- 次のデータを、前のデータに上書きせずに、USART_TDR レジスタに書き込みます。送信が行われているとき、USART_TDR レジスタへの書き込み命令によってデータが TXFIFO に格納されます。現在の送信の最後にデータが TXFIFO からシフトレジスタにコピーされます。

TXFIFO がフルではない場合、USART_TDR レジスタへの書き込み動作が終わった後も、TXFNF フラグは“1”のままに留まります。TXFIFO がフルになると、クリアされます。TXFNFIE ビットがセットされている場合、このフラグは割込みを生成します。

あるいは、TXFIFO 閾値に達した時、割込みが生成され、データを FIFO に書き込むことができます。この場合、CPU は、プログラムされたトリガレベルによって定義されたデータのブロックを書き込むことができます。

フレームが送信され（ストップビットの後）、TXE フラグ（FIFO モードの場合は TXFE）がセットされると、TC フラグはハイレベルになります。USART_CR1 レジスタの TCIE ビットがセットされると、割込みが生成されます。

USART_TDR レジスタに最後のデータを書き込んだ後は、USART を無効にしたり、マイクロコントローラを低電力モードにする前に TC がセットされるまで待つ必要があります（[図 318 : 送信時の TC/TXE の動作](#)を参照）。

The diagram illustrates the timing of the TXE (Transmit Empty) and TC (Transmit Complete) flags during the transmission of three frames. The TXE flag is set by hardware and cleared by software, while the TC flag is set by hardware when transmission is complete. The diagram shows the relationship between the TXE flag, the TC flag, and the USART_DR register during the transmission of three frames.

Legend:

- TXE フラグ: TXE Flag
- TC フラグ: TC Flag
- USART_DR: USART Data Register
- フレーム 1, フレーム 2, フレーム 3: Frame 1, Frame 2, Frame 3
- アイドルプリアンブル: Idle Preamble
- ハードウェアでセット、ソフトウェアでクリア: Set by hardware, cleared by software
- ハードウェアによってセット: Set by hardware
- ハードウェアでセット: Set by hardware

Sequence of Events:

- ソフトウェアで USART を有効化します (Software enables USART).
- ソフトウェアが TXE=1 になるのを待って、DR に F1 を書き込みます (Software waits for TXE=1 and writes F1 to DR).
- ソフトウェアが TXE=1 になるのを待って、DR に F2 を書き込みます (Software waits for TXE=1 and writes F2 to DR).
- ソフトウェアが TXE=1 になるのを待って、DR に F3 を書き込みます (Software waits for TXE=1 and writes F3 to DR).
- ソフトウェアは、TC=1 になるまで待ちます (Software waits for TC=1).

TXE Flag Behavior:

- フレーム 1: TXE=1 (ソフトウェアでクリア)
- フレーム 2: TXE=1 (ソフトウェアでクリア)
- フレーム 3: TXE=1 (ハードウェアによってセット)

TC Flag Behavior:

- フレーム 1: TC=0
- フレーム 2: TC=0
- フレーム 3: TC=0
- フレーム 3 終了: TC=1 (ハードウェアでセット)

ブレークキャラクタ


アイドルキャラクタ

32.5.6 USART レシーバ

スタートビット検出

USART では、サンプルの特定シーケンスが認識されると、スタートビットが検出されます。このシーケンスは、1110X0X0X0X0X0X0です。

図 319. 16 倍または 8 倍でオーバーサンプリングするときのスタートビットの検出



注：シーケンスが完了していない場合、スタートビットの検出は中止され、レシーバはアイドル状態に戻って（フラグはセットされません）、立ち下がりエッジを待ちます。

サンプリングされた 3 つのビットが“0”の場合（第 3、第 5、および第 7 ビットでの最初のサンプリングで 3 つのビットが“0”であり、第 8、第 9、および第 10 ビットでの 2 回目のサンプリングでも 3 つのビットが“0”）、スタートビットが確認されます（RXNE フラグがセットされ、RXNEIE=1 の場合は割込みが生成されるか、または FIFO モードが有効な場合は、RXFNE フラグがセットされ、RXFNEIE=1 の場合は割込みが生成されます）。

次の場合、スタートビットは確認されますが、NE ノイズフラグがセットされます。

- 両方のサンプリングについて、サンプリングされた 3 ビットのうちの 2 ビットが“0”の場合（第 3、第 5、および第 7 ビットのサンプリングと、第 8、第 9、および第 10 ビットのサンプリング）。

または

- いずれか一方のサンプリングで（第 3、第 5、および第 7 ビットでのサンプリングまたは第 8、第 9、および第 10 ビットでのサンプリング）、3 つのビットのうち 2 つが“0”の場合。

上記のいずれの条件も満たされない場合、スタートビットの検出は中止され、レシーバはアイドル状態に戻ります（フラグはセットされません）。

キャラクタの受信

USART の受信時には、データは RX ピンを通じて LSB ファースト（デフォルトの設定）でシフトアウトされます。

キャラクタ受信手順

キャラクタを受信するには、次の手順に従います。

1. USART_CR1 の M ビットをプログラムして、ワード長を定義します。
2. ボーレートレジスタ USART_BRR を使用して、希望するボーレートを選択します。
3. USART_CR2 レジスタでストップビットの数をプログラミングします。
4. USART_CR1 レジスタの UE ビットに“1”を書き込んで、USART を有効にします。
5. マルチバッファ通信を行う場合には、USART_CR3 レジスタの DMA 有効 (DMAR) を選択します。[セクション 32.5.10: USART マルチプロセッサ通信](#)の説明に基づいて、DMA レジスタを設定します。
6. USART_CR1 レジスタの RE ビットをセットします。これによってレシーバが有効になり、スタートビットの検索を開始します。

キャラクタが受信されると、

- FIFO モードが無効の場合、RXNE ビットは、シフトレジスタの内容が RDR レジスタに転送されたことを示すためにセットされます。言い換えると、データは受信され、読出し可能です（関連するエラーフラグも同様です）。
- FIFO モードが有効な場合、RXFIFO が空ではないことを示すために RXFNE ビットがセットされます。USART_RDR を読み出すと、RXFIFO に入力された最も古いデータが返されます。データが受信されると、対応するエラービットとともに RXFIFO に格納されます。
- RXNEIE (FIFO モードが有効な場合は RXFNEIE) ビットがセットされていた場合、割込みが生成されます。
- 受信中にフレームエラー、ノイズ、パリティ、またはオーバーランエラーが検出された場合、エラーフラグをセットできます。
- マルチバッファ通信モードでは、
 - FIFO モードが無効な場合は、RXNE フラグはバイトを受信するたびにセットされます。DMA が受信データレジスタを読み出すと、同フラグはクリアされます。
 - FIFO モードが有効な場合は、RXFIFO が空ではないときに RXFNE フラグがセットされます。DMA リクエストのたびに、RXFIFO から 1 データが取り出されます。DMA リクエストは、RXFIFO が空ではないとき、すなわち、RXFIFO から読み出されるべきデータがあるときに、トリガされます。
- シングルバッファモードでは、
 - FIFO モードが無効の場合、RXNE フラグのクリアは、ソフトウェアによる USART_RDR レジスタからの読出しによって行われます。RXNE フラグは、USART_RQR レジスタの RXFRQ ビットに“1”をプログラムすることによってクリアすることもできます。オーバーランエラーを避けるには、次のキャラクタの受信が終了する前に、RXNE フラグをクリアする必要があります。
 - FIFO モードが有効な場合は、RXFIFO が空ではないときに RXFNE がセットされます。USART_RDR からの読出し動作のたびに、RXFIFO から 1 つのデータが取り出されます。RXFIFO が空になると、RXFNE フラグがクリアされます。RXFNE フラグは、USART_RQR の RXFRQ ビットに“1”をプログラムすることによってクリアすることもできます。RXFIFO がフルのとき、オーバーランエラーを避けるには、次のキャラクタの受信が終了する前に、RXFIFO 内の最初のエントリを読み出す必要があります。RXFNEIE ビットがセットされている場合、RXFNE フラグは割込みを生成します。あるいは、RXFIFO 閾値に達した時、割込みが生成され、データを RXFIFO から読み出すことができます。この場合、

CPU は、プログラムされた閾値によって定義されたデータのブロックを読み出すことができます。

ブレークキャラクタ

ブレークキャラクタを受信すると、USART はブレークキャラクタをフレーミングエラーとして処理します。

アイドルキャラクタ

アイドルフレームが検出された場合、データキャラクタ受信と同じように処理されますが、違いは、IDLEIE ビットがセットされている場合に割込みが生成されることです。

オーバーランエラー

- FIFO モードが無効の場合

RXNE ビットがリセットされていなくてキャラクタを受信すると、オーバーランエラーが発生します。

RXNE ビットがクリアされない限り、データをシフトレジスタから RDR レジスタに転送することはできません。RXNE フラグは、バイトを受信するたびにセットされます。

次のデータを受信したときに RXNE フラグがセットされていた場合、または前回の DMA リクエストがまだ処理されていない場合、オーバーランエラーが発生します。オーバーランエラーが発生すると、

- ORE ビットがセットされます。
- RDR の内容は失われません。前回のデータは USART_RDR レジスタを読み出すことによって、入手可能です。
- シフトレジスタは上書きされます。その後、オーバーラン中に受信されたデータは失われます。
- RXNEIE ビットまたは EIE ビットがセットされている場合、割込みが生成されます。

- FIFO モードが有効な場合

シフトレジスタが転送される準備ができていて、受信 FIFO がフルのとき、オーバーランエラーが発生します。

RXFIFO に 1 つの空き場所ができるまで、データをシフトレジスタから USART_RDR レジスタに転送することはできません。RXFIFO が空でないとき、RXFNE フラグがセットされます。

RXFIFO がフルで、シフトレジスタが転送される準備ができている場合、オーバーランエラーが発生します。オーバーランエラーが発生すると、

- ORE ビットがセットされます。
- RXFIFO の最初のエントリは失われません。それは、USART_RDR レジスタを読み出すことによって入手可能です。
- シフトレジスタは上書きされます。その後、オーバーラン中に受信されたデータは失われます。
- RXFNEIE ビットまたは EIE ビットがセットされている場合、割込みが生成されます。

ORE ビットは、USART_ICR レジスタの ORECF ビットをセットすることによってリセットされます。

注： ORE ビットがセットされた場合、少なくとも 1 個のデータが失われています。

FIFO モードが無効になっているとき、2 つの可能性あります。

- RXNE=1 の場合、有効な最後のデータは、受信レジスタ RDR に格納され、読出しが可能です。
- RXNE=0 の場合、最後の有効なデータはすでに読み出されたので、RDR レジスタには読み出すべきものが残っていないことを意味します。このケースは、有効な最後のデータが RDR レジスタで読み出されると同時に新しい（そして失われた）データが受信されると発生します。

クロックソースと適切なオーバーサンプリング方式の選択

クロックソースの選択は、クロック制御システムを通じて行われます（を参照）。クロックソースは、UE ビットのセットによって USART を有効にする前に選ぶ必要があります。

クロックソースは、次の 2 つの基準に従って選択する必要があります。


- USART を低電力モードで使用できること
- 通信速度

クロックソース周波数は、usart_ker_ck です。

デュアルクロックドメインと低電力モードからのウェイクアップ機能がサポートされるときには、usart_ker_ck クロックソースは RCC で設定可能です（図 320 を参照）。そうしない場合、usart_ker_ck クロックは usart_pclk と同じになります。

usart_ker_ck クロックは、USART_PRESC レジスタで定義されたプログラム可能な係数によって分周できます。

図 320. usart_ker_ck クロック分周回路のブロック図



Usart_ker_ck ソースによっては、USART は MCU が低電力モードのときにデータを受信することができます。受信データと選択されたウェイクアップモードに応じて、USART より必要なときに MCU をウェイクアップし、ソフトウェアによる USART_RDR レジスタの読出しによって、または DMA によって受信データを転送できます。

他のクロックソースの場合、USART 通信を可能にするためには、システムをアクティブにする必要があります。

通信速度の範囲（特に最大通信速度）もクロックソースによって決まります。

レシーバは有効な受信データとノイズを区別して、データを復旧するユーザ設定可能なさまざまなオーバーサンプリング技術を実装しています（同期モードの場合を除く）。これにより、最大通信速度とノイズ／クロック精度の耐性との間の最適なトレードオフが図られます。

オーバーサンプリング方式は、USART_CR1 レジスタの OVER8 ビットをボーレートクロックの 16 倍または 8 倍にプログラムすることによって選択できます（図 321 および 図 322 を参照）。

アプリケーションに応じて、

- 高速（最大 usart_ker_ck_pres/8）を達成するには 8 倍（OVER8=1）のオーバーサンプリングを選択します。この場合、クロック偏差に対するレシーバの最大許容誤差は軽減されます（セク

シジョン 32.5.8 : 970 ページのクロック偏差に対する USART レシーバの許容誤差を参照)。

- クロック偏差に対するレシーバの許容誤差を増やすには、16 倍 (OVER8=0) のオーバーサンプリングを選択します。この場合、最大速度は 最大 usart_ker_ck_pres/16 に制限されます (ここで、usart_ker_ck_pres は USART 入力クロックをプリスケアラで分周したものです)。

論理レベルの評価方法を選択するには、USART_CR3 レジスタの ONEBIT ビットをプログラミングします。次の 2 つのオプションが利用できます。

- 受信されたビットの中央にある 3 つのサンプルの多数決。この場合、多数決に使用された 3 つのサンプルが等しくないとき、NE ビットがセットされます。
- 受信されたビットの中央にある 1 つのサンプル。

アプリケーションに応じて、

- ノイズの多い環境で操作するときは 3 つのサンプルの多数決方式 (ONEBIT=0) を選択します。そしてノイズが検出された場合 (図 166 を参照) は、サンプリング中にグリッチが発生していることになりますので、そのデータを除去します。
- ラインがノイズフリーであるときは、1 つのサンプルによる方式 (ONEBIT=1) を選択し、クロック偏差に対するレシーバの許容誤差を増やします (セクション 32.5.8 : 970 ページのクロック偏差に対する USART レシーバの許容誤差を参照)。この場合、NE ビットはセットされません。

フレーム内でノイズが検出された場合 :

- RXNE ビット (FIFO モードが有効な場合は RXFNE ビット) の立ち上がりエッジで、NE ビットがセットされます。
- 無効なデータがシフトレジスタから USART_RDR レジスタへ転送されます。
- シングルバイト通信の場合、割込みは生成されません。ただし、このビットは、割込みを生成する RXNE ビット (FIFO モードが有効な場合は RXFNE ビット) と同時に立ち上がります。マルチバッファ通信の場合、USART_CR3 レジスタの EIE ビットがセットされている場合に割込みが発行されます。

NE ビットは、ICR レジスタの NCFE ビットをセットすることによってリセットされます。

注 :

ノイズエラーは SPI モードではサポートされていません。

8 倍のオーバーサンプリングは、スマートカード、IrDA、および LIN の各モードでは使用できません。これらのモードでは、OVER8 ビットはハードウェアによって“0”に固定されています。

図 321. データサンプリング (16 倍のオーバーサンプリング)



図 322. データサンプリング (8 倍のオーバーサンプリング)




表 166. サンプリングされたデータからのノイズ検出

サンプリングされた値	NE ステータス	受信ビットの値
000	0	0
001	1	0
010	1	0
011	1	1
100	1	0
101	1	1
110	1	1
111	0	1

フレーミングエラー

非同期化または過剰なノイズのため、受信時に予想されたタイミングでストップビットが認識されない場合、フレーミングエラーが検出されます。

フレーミングエラーが検出された場合：

- FE ビットがハードウェアによってセットされます。
- 無効なデータがシフトレジスタから USART_RDR レジスタ (FIFO モードが有効な場合は RXFIFO) へ転送されます。
- 1 バイト通信の場合、割込みは生成されません。ただし、このビットは、割込みを生成する RXNE ビット (FIFO モードが有効な場合は RXFNE ビット) と同時に立ち上がります。マルチバッファ通信の場合、USART_CR3 レジスタの EIE ビットがセットされている場合に割込みが発行されます。

USART_ICR レジスタの FECF に“1”を書き込むことによって、FE ビットがリセットされます。

注： フレーミングエラーは SPI モードではサポートされていません。

受信時の設定可能なストップビット

受信するストップビット数は、USART_CR の制御ビットを通じて設定でき、通常モードでは 1 または 2、スマートカードモードでは 0.5 または 1.5 にできます。

- **0.5 個のストップビット（スマートカードモードでの受信）**：0.5 個のストップビットでは、サンプリングは行われません。したがって、0.5 個のストップビットが選択されている場合、フレーミングエラーやブレークフレームは検出されません。
- **1 個のストップビット**：ストップビット 1 個のサンプリングは、8 番目、9 番目、および 10 番目のサンプルで行われます。
- **1.5 個のストップビット（スマートカードモード）**

スマートカードモードでの送信時は、デバイスは、データが正しく送信されたことをチェックする必要があります。したがって、レシーバブロックを有効にし（USART_CR1 の RE= 1）、ストップビットをチェックして、スマートカードがパリティエラーを検出したかどうかをテストする必要があります。

パリティエラーが発生した場合、スマートカードはサンプリング時のデータ信号を強制的にローレベルにします（これは、フレーミングエラーとしてフラグされる NACK 信号です）。その後、1.5 個のストップビットの最後に、RXNE フラグ（FIFO モードが有効な場合は RXFNE フラグ）を通して FE フラグがセットされます。ストップビット 1.5 個のサンプリングは、16 番目、17 番目、および 18 番目のサンプルで（ストップビットの開始から 1 ボークロック周期後に）行われます。1.5 個のストップビットは、2 つの部分に分解できます。すなわち、何も起こらない 0.5 ボークロック周期と、途中でサンプリングが行われる通常の 1 ストップビット周期です（詳細は [セクション 32.5.16](#)：982 ページの USART レシーバタイムアウトを参照）。

- **2 個のストップビット**
ストップビット 2 個のサンプリングは、最初のストップビットの 8 番目、9 番目、および 10 番目のサンプルで行われます。
最初のストップビット中にフレーミングエラーが検出された場合、フレーミングエラーフラグがセットされます。
2 番目のストップビットでは、フレーミングエラーの検査は行われません。最初のストップビットの最後に、RXNE フラグ（FIFO モードが有効な場合は RXFNE フラグ）がセットされます。

32.5.7 USART ボーレート生成

レシーバとトランスミッタ（Rx と Tx）のボーレートは、USART_BRR レジスタでプログラムされた値に設定されます。

式 1：標準 USART のボーレート（SPI モードを含む）（OVER8 = “0”または“1”）

16 倍のオーバーサンプリングの場合、ボーレートは次の計算式で与えられます。

$$\text{Tx/Rx ボー} = \frac{\text{usart_ker_ckpres}}{\text{USARTDIV}}$$

8 倍のオーバーサンプリングの場合、ボーレートは次の計算式で与えられます。

$$\text{Tx/Rx ボー} = \frac{2 \times \text{usart_ker_ckpres}}{\text{USARTDIV}}$$

式 2 スマートカード、LIN、および IrDA モードのボーレート（OVER8 = 0）

ボーレートは次の計算式で与えられます。

$$\text{Tx/Rx ボー} = \frac{\text{usart_ker_ckpres}}{\text{USARTDIV}}$$

USARTDIV は、符号なしの固定小数点数であり、USART_BRR レジスタでコード化されます。

- OVER8 = 0 のとき、BRR = USARTDIV です。
- OVER8 = 1 のとき、
 - BRR[2:0] = USARTDIV[3:0] であり、右に 1 ビットシフトされます。
 - BRR[3] は、クリアされたままにする必要があります。
 - BRR[15:4] = USARTDIV[15:4]

注： ボーカウンタは、USART_BRR への書き込み後、ボーレジスタの新しい値によって更新されます。したがって、通信中はボーレートレジスタの値を変更しないでください。

16 倍および 8 倍のオーバーサンプリングの場合、USARTDIV は 16 以上である必要があります。

USART_BRR レジスタの値から USARTDIV を得る方法

例 1

usart_ker_ck_pres = 8 MHz で 9600 ボーを得るには、

- 16 倍のオーバーサンプリングの場合：
USARTDIV = $8\,000\,000/9600$
BRR = USARTDIV = 833d = 0341h
- 8 倍のオーバーサンプリングの場合：
USARTDIV = $2 * 8\,000\,000/9600$
USARTDIV = 1666,66 (1667d = 683h)
BRR[3:0] = 3h >> 1 = 1h
BRR = 0x681

例 2

usart_ker_ck_pres = 48 MHz で 921.6 キロボーを得るには、

- 16 倍のオーバーサンプリングの場合：
USARTDIV = $48\,000\,000/921\,600$
BRR = USARTDIV = 52d = 34h
- 8 倍のオーバーサンプリングの場合：
USARTDIV = $2 * 48\,000\,000/921\,600$
USARTDIV = 104 (104d = 68h)
BRR[3:0] = USARTDIV[3:0] >> 1 = 8h >> 1 = 4h
BRR = 0x64

32.5.8 クロック偏差に対する USART レシーバの許容誤差

USART の非同期レシーバは、クロックシステムの合計偏差が USART レシーバの許容誤差未満の場合のみ、正しく動作します。

合計偏差の要因は、次のとおりです。

- DTRA：トランスミッタの誤差に起因する偏差（トランスミッタのローカルオシレータの偏差も含みます）
- DQUANT：レシーバのボーレート量子化に起因する誤差
- DREC：レシーバローカルオシレータの偏差
- DTCL：送信ラインに起因する偏差（一般には、ローからハイへの遷移タイミングとハイからローへの遷移タイミングの間に非対称性をもたらす可能性のあるトランシーバに起因）

$$DTRA + DQUANT + DREC + DTCL + DWU < \text{USART receiver 許容誤差}$$

ここで、

DWU は、低電力モードからのウェイクアップが使用されたときのサンプリングポイントの偏差によるエラーです。

M[1:0] = 01 の場合：

$$DWU = \frac{t_{WUUSART}}{11 \times T_{bit}}$$

M[1:0] = 00 の場合：

$$DWU = \frac{t_{WUUSART}}{10 \times T_{bit}}$$

M[1:0] = 10 の場合：

$$DWU = \frac{t_{WUUSART}}{9 \times T_{bit}}$$

$t_{WUUSART}$ は、スタートビットの立ち上がりエッジを検出してから、クロック（ペリフェラルによるリクエスト）の準備ができてペリフェラルに届き、レギュレータが動作可能状態になるまでの時間です。

USART レシーバは、次の設定に応じて、表 167 および 表 168 で指定された最大許容偏差まで、データを正しく受信できます。

- USART_CR1 レジスタの M ビットによって定義された 9、10 または 11 ビットのキャラクタ長
- USART_CR1 レジスタの OVER8 ビットによって定義された 8 倍または 16 倍のオーバーサンプリング
- USART_BRR レジスタのビット BRR[3:0] が 0000 に等しいかどうか。
- データのサンプリングに 1 ビットを使用するか 3 ビットを使用するか（USART_CR3 レジスタの ONEBIT ビットの値に依存）。

表 167. BRR [3:0] = 0000 のときの USART レシーバの許容誤差

M ビット	OVER8 ビット = 0		OVER8 ビット = 1	
	ONEBIT=0	ONEBIT=1	ONEBIT=0	ONEBIT=1
00	3.75%	4.375%	2.50%	3.75%
01	3.41%	3.97%	2.27%	3.41%
10	4.16%	4.86%	2.77%	4.16%

表 168. BRR[3:0] が 0000 でないときの USART レシーバの許容誤差

M ビット	OVER8 ビット = 0		OVER8 ビット = 1	
	ONEBIT=0	ONEBIT=1	ONEBIT=0	ONEBIT=1
00	3.33%	3.88%	2%	3%
01	3.03%	3.53%	1.82%	2.73%
10	3.7%	4.31%	2.22%	3.33%

注：表 167 および表 168 で指定されたデータは、M ビット = “00” のとき、受信フレームに正確に 10 ビット時間（M = “01” のときには 11 ビット時間、または M = “10” のときには 9 ビット時間）のアイドルフレームが含まれる特殊なケースで、若干異なることがあります。

32.5.9 USART 自動ボーレート検出

USART は、1 キャラクタの受信に基づいて、USART_BRR レジスタ値を検出し、自動的にセットすることができます。自動ボーレート検出は、2 つの状況で便利です。

- システムの通信速度が事前に分かっていないとき。
- システムが比較的低い精度のクロックソースを使用している場合、このメカニズムによって、クロック偏差を測定しなくても、正しいボーレートを求めることができます。

クロックソース周波数は、予期される通信速度と互換性がなければなりません。

- 16 倍のオーバーサンプリングのとき、ボーレートは usart_ker_ck_pres/65535 から usart_ker_ck_pres/16 までの範囲内です。
- 8 倍のオーバーサンプリングのとき、ボーレートは usart_ker_ck_pres/65535 から usart_ker_ck_pres/8 までの範囲内です。

自動ボーレート検出を有効にする前に、USART_CR2 レジスタの ABRMOD[1:0] フィールドによって自動ボーレート検出モードを選択する必要があります。キャラクタパターンに基づいて、4 つのモードがあります。これらの自動ボーレートモードでは、同期データ受信中にボーレートが数回測定され、各測定値が前回の測定値と比較されます。

これらのモードは以下のとおりです。

- モード 0**：“1”のビットで始まるキャラクタ。
この場合、USART はスタートビットの時間を測定します（立ち下がりエッジから立ち上がりエッジまで）。
- モード 1**：10xx ビットパターンで始まるキャラクタ。
この場合、USART はスタートと最初のデータビットの時間を測定します。低速な信号スロープの場合の精度を高めるために、測定は立ち下がりエッジから立ち下がりエッジまでで行われます。
- モード 2**：0x7F キャラクタフレーム（LSB ファーストモードでは 0x7F キャラクタ、または MSB ファーストモードでは 0xFE）。
この場合、ボーレートは、最初はスタートビット（BRs）の終了時に更新され、次にビット 6 の終了時に更新されます（立ち下がりエッジから立ち下がりエッジまで行われた測定に基づいて、BR6）。ビット 0 からビット 6 までが BRs でサンプリングされ、キャラクタの残りのビットは BR6 でサンプリングされます。
- モード 3**：0x55 キャラクタフレーム。
この場合、ボーレートは、最初はスタートビット（BRs）の終了時に更新され、次にビット 0 の終了時に更新されます（立ち下がりエッジから立ち下がりエッジまで行われた測定に基づいて、BR0）、最後にビット 6（BR6）の終了時に更新されます。ビット 0 は BRs でサンプリングされ、ビット 1 からビット 6 までは BR0 でサンプリングされ、キャラクタの残りのビットは BR6 で

サンプリングされます。並行して、RX ラインの中間遷移ごとに別のチェックが行われます。RX の遷移がレシーバと十分に同期していない場合はエラーが生成されます（レシーバは、ビット 0 で計算されたボーレートに基づきます）。

自動ボーレート検出を有効にする前に、ゼロ以外のボーレート値を書き込むことによって、USART_BRR レジスタを初期化する必要があります。

自動ボーレート検出を有効にするには、USART_CR2 レジスタの ABREN ビットをセットします。USART は、RX ラインの最初のキャラクタを待ちます。自動ボーレート動作の完了は、USART_ISR レジスタの ABRF フラグのセットによって示されます。ラインにノイズが多い場合、正しいボーレート検出を保証できません。この場合、BRR 値が破損して、ABRE エラーフラグがセットされることがあります。また、通信速度が自動ボーレート検出の範囲と互換性がない場合にも発生します（ビット時間が 16 から 65536 までのクロック周期でなく（16 倍のオーバーサンプリング）、8 から 65536 までのクロック周期でない（8 倍のオーバーサンプリング））。

その後、ABRF フラグをリセットすることによって（“0”を書き込むことによって）、自動ボーレート検出を再開できます。

FIFO マネージメントが無効になっていて、自動ボーレートエラーが発生した場合、RXNE および FE ビットを通して ABRE フラグがセットされます。

FIFO マネージメントが有効になっていて、自動ボーレートエラーが発生した場合、RXFNE および FE ビットを通して ABRE フラグがセットされます。

FIFO モードが有効な場合、自動ボーレート検出は、RXFIFO の最初の場所のデータを使用して行うべきです。したがって、自動ボーレート検出を開始する前に、USART_ISR レジスタの RXFNE フラグをチェックして RXFIFO が空であることを確認してください。

注： 自動ボーレート操作中に USART が無効化された場合（UE=0）、BRR 値が破損することがあります。

32.5.10 USART マルチプロセッサ通信

USART のマルチプロセッサ通信が可能です（ネットワーク内で複数の USART を接続して）。たとえば、1 つの USART をマスタとして、その TX 出力を別の USART の RX 入力に接続することができます。一方、他の USART は、それぞれの TX 出力の論理和をとってマスタの RX 入力に接続して、スレーブとなります。

マルチプロセッサ設定では、多くの場合、メッセージの本来の受信者のみがメッセージ内容の全体を能動的に受信することが望ましく、これによって対象外の受信者に対する USART サービスの余分なオーバーヘッドを減らすことができます。

対象外のデバイスは、ミュート機能によってミュートモードにできます。ミュートモード機能を使用するためには、USART_CR1 レジスタの MME ビットをセットする必要があります。

注： FIFO マネージメントが有効になっていて MME がすでにセットされている場合は、MME ビットはクリアしてはなりません。クリアした場合はすぐに（2 usart_ker_ck サイクル以内に）再セットしてください。そうしないとミュートモードはアクティブのままになることがあります。

ミュートモードが有効な場合、

- 受信ステータスビットはセットできません。
- 受信割込みはすべて禁止されます。
- USART_ISR レジスタの RWU ビットは“1”にセットされます。特定の条件下では、USART_RQR レジスタの MMRQ ビットを通じて、RWU をハードウェアまたはソフトウェアによって自動的に制御できます。

USART は、USART_CR1 レジスタの WAKE ビットの設定に応じて、次のいずれかの方法でミュートモードに入ったり終了したりできます。


- WAKE ビットがリセットされている場合は、アイドルライン検出
- WAKE ビットがセットされている場合は、アドレスマーク検出

アイドルライン検出 (WAKE=0)

MMRQ ビットに“1”が書き込まれ、RWU が自動的にセットされたときには、USART はミュートモードに入ります。

USART は、アイドルフレームを検出するとウェイクアップします。その後、RWU ビットはハードウェアによってクリアされますが、USART_ISR レジスタの IDLE ビットはセットされません。アイドルライン検出を使用したミュートモードの動作例を 図 323 に示します。

図 323. アイドルライン検出を使用したミュートモード



注： IDLE キャラクタがすでに経過しているときに MMRQ がセットされた場合は、ミュートモードに入りません (RWU はセットされません)。

ラインが IDLE のときに USART が有効にされた場合、1 IDLE フレーム後にアイドル状態が検出されます (1 キャラクタフレームの受信後だけでなく)。

4 ビット／7 ビットアドレスマーク検出 (WAKE=1)

このモードでは、MSB が“1”の場合、バイトはアドレスとして認識され、そうでない場合はデータとみなされます。アドレスバイトのうち、ターゲットレシーバのアドレスは 4 または 7 LSB です。7 または 4 ビットアドレス検出の選択は、ADD7M ビットを使用して行われます。この 4 ビット／7 ビットワードは、レシーバによって、USART_CR2 レジスタの ADD ビットでプログラムされたレシーバの自己アドレスと比較されます。

注： 7 ビットおよび 9 ビットデータモードでは、アドレス検出は、それぞれ 6 ビットおよび 8 ビットアドレス (ADD[5:0] および ADD[7:0]) で行われます。

プログラミングされたアドレスと一致しないアドレスキャラクタを受信すると、USART はミュートモードに入ります。この場合、RWU ビットはハードウェアによってセットされます。USART がミュートモードに入ったときには、このアドレスバイトに対して RXNE フラグはセットされず、割り込みも DMA リクエストも発行されません。FIFO 管理が有効になっている場合、ミュートモードに入る前に、RXFIFO に少なくとも 1 つの空き場所があることをソフトウェアによって確認する必要があります。


MMRQ ビットに 1 が書き込まれたときにも、USART はミュートモードに入ります。この場合、RWU ビットも自動的にセットされます。

プログラムされたアドレスに一致するアドレスキャラクタを受信すると、USART はミュートモードを終了します。続いて RWU ビットがクリアされ、それ以降のバイトは通常どおりに受信されます。RWU ビットはクリアされているので、アドレスキャラクタに対して RXNE/RXFNE ビットがセットされます。

注： FIFO 管理が有効になっている場合、レシーバがデータの最後のビットをサンプリングしている間に MMRQ がセットされると、ミュートモードに実際に移行する前にこのデータが受信されることがあります。

アドレスマーク検出を使用したミュートモードの動作例を 図 324 に示します。

図 324. アドレスマーク検出を使用したミュートモード



32.5.11 USART Modbus 通信

USART は、Modbus/RTU および Modbus/ASCII プロトコルの実装に対する基本的サポートを備えています。Modbus/RTU は、半二重のブロック転送プロトコルです。プロトコルの制御部分（アドレス認識、ブロック整合性制御、およびコマンド解釈）は、ソフトウェアで実装する必要があります。

USART は、ソフトウェアに負荷をかけず、他のリソースを使用せずに、ブロック検出の終了に対する基本的サポートを提供します。

Modbus/RTU

このモードでは、1 つのブロックの終了は 2 キャラクタ時間を超える「サイレンス」（アイドルライン）によって認識されます。この機能は、プログラム可能なタイムアウト機能を通じて実装されます。

タイムアウト機能と割込みは、USART_CR2 レジスタの RTOEN ビットと、USART_CR1 レジスタの RTOIE を通じて有効にする必要があります。2 キャラクタ時間に対応する値（たとえば、22 x ビット時間）を RTO レジスタでプログラムする必要があります。最後のストップビットの受信後、この時間にわたって受信ラインがアイドルのときには、割込みが生成されて、現在のブロック受信が完了したことをソフトウェアに知らせます。

Modbus/ASCII

このモードでは、ブロックの終了は特定の（CR/LF）キャラクタシーケンスによって認識されます。USART は、キャラクター一致機能を使用して、このメカニズムを管理します。

ADD[7:0] フィールドで LF ASCII コードをプログラムし、キャラクター一致割込みを有効にすることによって（CMIE=1）、LF が受信されたときにソフトウェアに通知し、ソフトウェアは DMA バッファの CR/LF をチェックできます。

32.5.12 USART パリティ制御

パリティ制御（送信中のパリティビット生成と受信中のパリティ検査）を有効にするには、USART_CR1 レジスタの PCE ビットをセットします。M ビットによって定義されたフレーム長に応じて、可能な USART フレームフォーマットを [表 169](#) に示します。

表 169. USART フレームのフォーマット

M ビット	PCE ビット	USART フレーム ⁽¹⁾
00	0	SB 8 ビットデータ STB
00	1	SB 7 ビットデータ PB STB
01	0	SB 9 ビットデータ STB
01	1	SB 8 ビットデータ PB STB
10	0	SB 7 ビットデータ STB
10	1	SB 6 ビットデータ PB STB

1. 凡例：SB：スタートビット、STB：ストップビット、PB：パリティビット。データレジスタでは、PB は常に MSB 位置を取ります（M ビットの値に応じて、8 または 7 番目）。

偶数パリティ

パリティビットは、6、7、または 8 LSB ビット（M ビットの値に応じて）とパリティビットから構成されるフレーム内で「1」の数が偶数になるように計算されます。

たとえば、データ = 00110101 であり、4 ビットがセットされた場合、偶数パリティが選択された場合（USART_CR1 の PS ビット = 0）、パリティビットは 0 になります。

奇数パリティ

パリティビットは、6、7、または 8 LSB ビット（M ビットの値に応じて）とパリティビットで構成されるフレーム内で「1」の数が奇数になるように計算されます。

たとえば、データ = 00110101 であり、4 ビットがセットされた場合、奇数パリティが選択された場合（USART_CR1 の PS ビット = 1）、パリティビットは 1 になります。

受信中のパリティチェック

パリティチェックに失敗した場合、USART_ISR レジスタの PE フラグがセットされ、USART_CR1 レジスタの PEIE ビットがセットされている場合は割込みが生成されます。PE フラグは、USART_ICR レジスタの PECF に 1 を書き込むことによってクリアされます。

送信中のパリティ生成

USART_CR1 の PCE ビットがセットされている場合、データレジスタに書き込まれたデータの MSB ビットは送信されますが、パリティビットによって変更されます（偶数パリティが選択された場合（PS=0）は偶数個の「1」、奇数パリティが選択された場合（PS=1）は奇数個の「1」）。

32.5.13 USART LIN (Local Interconnection Network) モード

このセクションは、LIN モードがサポートされるときにのみ適用されます。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

LIN モードを選択するには、USART_CR2 レジスタの LINEN ビットをセットします。LIN モードでは、次のビットをクリアされた状態に保つ必要があります。

- USART_CR2 レジスタの CLKEN
- USART_CR3 レジスタの STOP[1:0]、SCEN、HDSEL、および IREN

LIN 送信

LIN マスタ送信の場合、[セクション 32.5.4](#) に記述されている手順を適用する必要があります。通常の USART 送信と同じですが、次のような違いがあります。

- 8 ビットのワード長を設定するには M ビットをクリアします。
- LIN モードに入るには、LINEN ビットをセットします。この場合、SBKRQ ビットをセットすると、13 個の “0” ビットがブレークキャラクタとして送信されます。その後、値 “1” の 2 ビットが送信され、次の START 検出が可能になります。

LIN 受信

LIN モードが有効になると、ブレーク検出回路が有効になります。この検出は、通常の USART レシーバとは完全に独立しています。アイドル状態時やフレームの処理中には、発生たびにブレークが検出できます。

レシーバが有効になると (USART_CR1 レジスタの RE=1)、RX 入力の START 信号を探します。スタートビットの検出方法は、ブレークキャラクタやデータの検索方法と同じです。スタートビットが検出された後、データの場合とまったく同様に次のビットがサンプリングされます (8、9、および 10 番目のサンプル)。10 個 (USART_CR2 レジスタの LBDL=0) または 11 個 (USART_CR2 レジスタの LBDL=1) の連続したビットが “0” として検出され、その後にデリミタキャラクタが続く場合、USART_ISR レジスタの LBDF フラグがセットされます。LBDIE ビットが 1 の場合、割込みが生成されます。ブレークを確認する前に、RX ラインがハイレベルに戻ったことを知らせるデリミタが検査されます。

この 10 または 11 が発生する前に “1” がサンプリングされた場合、ブレーク検出回路は現在の検出をキャンセルし、再びスタートビットを検索します。

LIN モードが無効にされた場合 (LINEN=0)、レシーバは、ブレーク検出を考慮することなく、通常の USART として機能し続けます。


LIN モードが有効にされた場合 (LINEN=1)、フレーミングエラーが発生 (つまり、ブレークフレームの場合と同様に、“0” の位置でストップビットを検出) すると、レシーバは停止し、ブレーク検出回路が “1” (ブレークワードが完全でなかった場合) またはデリミタキャラクタ (ブレークが検出された場合) を受信するまで停止状態を維持します。

ブレーク検出回路ステートマシンの動作とブレークフラグを [図 325: 977 ページのLIN モードでのブレーク検出 \(11 ビットブレーク長、LBDL=1\)](#) に示します。

ブレークフレームの例を [図 326: 978 ページのLIN モードでのブレーク検出とフレーミングエラー検出](#) に示します。

図 325. LIN モードでのブレーク検出（11 ビットブレーク長、LBDL=1）

事例 1：ブレーク信号の長さが不十分 => ブレークは破棄され、LBDF はセットされません。



事例 2：ブレーク信号の長さが十分 => ブレークが検出され、LBDF がセットされます。




事例 3：ブレーク信号の長さが十分 => ブレークが検出され、LBDF がセットされます。



MSv31156V1

図 326. LIN モードでのブレーク検出とフレーミングエラー検出



32.5.14 USART 同期モード

マスタモード

同期マスタモードを選択するには、USART_CR2 レジスタの CLKEN ビットを“1”にプログラムします。同期モードでは、次のビットをクリアされた状態に保つ必要があります。

- USART_CR2 レジスタの LINEN ビット
- USART_CR3 レジスタの SCEN、HDSEL、および IREN ビット

このモードでは、USART を使用して、双方向同期シリアル通信をマスタモードで制御できます。SCLK ピンは USART トランスミッタクロックの出力です。スタートビットとストップビットの処理中には、SCLK ピンにクロックパルスは送信されません。USART_CR2 レジスタの LBCL ビットの状態によっては、有効な最後のデータビット（アドレスマーク）の処理中にクロックパルスが生成されることもあります。USART_CR2 レジスタの CPOL ビットは、クロック極性を選択するために使用され、USART_CR2 レジスタの CPHA ビットは、外部クロックの位相を選択するために使用されます（図 327、図 328、および図 329 を参照）。

アイドル時、プリアンブル処理時、およびブレーク送信時には、外部 SCLK クロックは起動されません。

同期マスタモードでは、USART トランスミッタは非同期モードの場合とまったく同じように動作します。しかし、CPOL と CPHA に基づいて SCLK が TX と同期するので、TX 上のデータが同期します。

同期マスタモードでは、USART レシーバは非同期モードの場合とは異なる動作をします。RE が 1 にセットされた場合、データはオーバーサンプリングなしで、SCLK（CPOL と CPHA に応じて立上りまたは立下りエッジ）でサンプリングされます。ボーレート（1/16 ビット時間）に応じたセットアップ時間とホールド時間に従う必要があります。

注： マスタモードでは、SCLK ピンは TX ピンと連携して動作します。したがって、クロックが供給されるのは、トランスミッタが有効であり（TE=1）、データが送信中（USART_TDR データレジスタ への書き込み）の場合に限られます。つまり、データ送信を行わずに同期データを受信することはできません。

図 327. USART の同期マスタ送信の例




図 328. 同期マスタモードでの USART データクロックタイミング図 (M ビット =00)





図 329. 同期マスタモードでの USART データクロックタイミング図
(M ビット = “01”)



スレーブモード

同期スレーブモードを選択するには、USART_CR2 レジスタの SLVEN ビットを“1”にプログラムします。同期スレーブモードでは、次のビットをクリアされた状態に保つ必要があります。

- USART_CR2 レジスタの LINEN および CLKEN ビット
- USART_CR3 レジスタの SCEN、HDSEL、および IREN ビット

このモードでは、USART を使用して、双方向同期シリアル通信をスレーブモードで制御できます。SCLK ピンは、スレーブモードの USART の入力です。


注： ペリフェラルが SPI のスレーブモードで使用されるとき、ペリフェラルのクロックソースの周波数 (usart_ker_ck_pres) は CK 入力周波数の 3 倍より大きくなければなりません。

USART_CR2 レジスタの CPOL ビットと CPHA ビットは、それぞれクロック極性と外部クロックの位相を選択するために使用されます (図 330 を参照)。

アンダーランエラーフラグはスレーブ送信モードで使用できます。ソフトウェアが USART_TDR にまだ値をロードしていない間に、データ送信用の最初のクロックパルスが現れると、このフラグがセットされます。

スレーブはハードウェアおよびソフトウェアの NSS 管理をサポートしています。

図 330. 同期スレーブモードでの USART データクロックタイミング図
(M ビット = 00)



スレーブ選択 (NSS) ピンの管理

ハードウェアまたはソフトウェアのスレーブ選択管理は、USART_CR2 レジスタの DIS_NSS ビットを使用して設定することができます。

- ソフトウェア NSS 管理 (DIS_NSS = 1)
SPI スレーブが常に選択され、NSS 入力ピンは無視されます。
外部NSS ピンは他のアプリケーションで使用できます。
- ハードウェア NSS 管理 (DIS_NSS = 0)
SPI スレーブ選択は NSS 入力ピンに依存します。NSS がローレベルのときにスレーブが選択され、NSS がハイレベルのときには選択されません。

注： USART が無効にされたときには (UE=0)、クロックパルスが正常に機能するように、LBCL (SPI マスタモードでのみ使用)、CPOL、および CPHA ビットを選択する必要があります。

SPI スレーブモードでは、マスタ通信を開始する前に (またはクロックが安定しているときのフレーム間で)、USART を有効にする必要があります。そうしないと、マスタがフレームの中央に位置しているときに USART スレーブが有効化されると、スレーブはマスタとの同期がとれなくなります。スレーブのデータレジスタは、通信クロックの最初のエッジまたは現在の通信の終了より前に、準備ができていない必要があります。そうしないと、SPI スレーブはゼロを送信します。

SPI スレーブのアンダーランエラー

アンダーランエラーが起きると、USART_ISR レジスタの UDR フラグがセットされ、ソフトウェアによってアンダーランエラーフラグがクリアされるまで SPI スレーブは最後のデータを送信し続けます。

アンダーランフラグはフレームの開始時にセットされます。USART_CR3 レジスタの EIE ビットがセットされている場合、アンダーランエラー割込みがトリガされます。

アンダーランエラーフラグは、USART_ICR レジスタのビット UDRCF をセットすることによってクリアされます。

アンダーランエラーの場合、TDR レジスタに書き込むことは可能です。アンダーランエラーをクリアすると、新しいデータが送信できるようになります。

アンダーランエラーが起きて、TDR に書き込まれる新しいデータがない場合は、フレームの終りに TC フラグがセットされます。

注： データが USART_TDR に書き込まれた時点が SCLK の最初の送信エッジに近すぎると、アンダーランエラーが起きることがあります。このアンダーランエラーを避けるために、USART_TDR への書き込みは、最初の SCLK エッジより usart_ker_ck の 3 サイクル前に行うべきです。

32.5.15 USART 単線半二重通信

単線半二重モードを選択するには、USART_CR3 レジスタの HDSEL ビットをセットします。このモードでは、次のビットをクリアされた状態に保つ必要があります。

- USART_CR2 レジスタの LINEN および CLKEN ビット
- USART_CR3 レジスタの SCEN および IREN ビット

USART は、単線半二重のプロトコルに従うように設定できます。この場合、TX ラインと RX ラインは内部接続されます。半二重通信と全二重通信の選択は、USART_CR3 レジスタの制御ビット HDSELで行います。

HDSEL ビットに“1”が書き込まれると、

- TX ラインと RX ラインが内部接続されます。
- RX ピンは使用されなくなります。
- データが送信されないときには、TX ピンは常に解放されます。したがって、アイドル時や受信時には標準入出力として機能します。つまり、TX が外部プルアップ付きの代替機能オープンドレインとして設定されるように、I/O を設定する必要があります。

この点を除くと、通信プロトコルは通常の USART モードと同じです。ラインの競合はソフトウェアによって管理する必要があります（たとえば、集中型アービタを使用して）。特に、送信がハードウェアによってブロックされることはなく、TE ビットがセットされている間は、データレジスタにデータが書き込まれるとすぐに、送信が続行されます。

32.5.16 USART レシーバタイムアウト

レシーバタイムアウト機能を有効にするには、USART_CR2 制御レジスタの RTOEN ビットをセットします。

タイムアウト経過時間は USART_RTOR レジスタの RTO ビットフィールドを使用してプログラムします。

レシーバタイムアウトカウンタは次の時点からカウントを開始します。

- STOP = “00” または STOP = “11” の場合、ストップビットの最後から
- STOP = “10” の場合、2 番目のストップビットの最後から。
- STOP = “01” の場合、ストップビットの最初から。

タイムアウト経過時間が過ぎると、USART_ISR レジスタの RTOF フラグがセットされます。USART_CR1 レジスタの RTOIE ビットがセットされている場合、タイムアウトが生成されます。

32.5.17 USART スマートカードモード

このセクションは、スマートカードモードがサポートされるときにのみ適用されます。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

スマートカードモードを選択するには、USART_CR3 レジスタの SCEN ビットをセットします。スマートカードモードでは、次のビットをクリアされた状態に保つ必要があります。

- USART_CR2 レジスタの LINEN ビット
- USART_CR3 レジスタの HDSEL および IREN ビット

スマートカードにクロックを供給するために CLKEN ビットもセットすることができます。

スマートカードインタフェースは、ISO 7816-3 標準で定義された非同期スマートカードプロトコルをサポートするように設計されています。T=0（キャラクタモード）と T=1（ブロックモード）の両方がサポートされます。


USART は次のように設定してください。

- 8 ビット+パリティ：USART_CR1 レジスタの M=1 および PCE=1
- データ送受信ではストップビット 1.5 個：USART_CR2 レジスタの STOP="11"。受信にはストップビット 0.5 個を選択することも可能です。

T=0（キャラクタ）モードでは、パリティエラーはガードタイム中の各キャラクタの終わりに示されます。

[図 331](#) に、パリティエラーの有無によるデータラインの状況の変化の例を示します。

図 331. ISO 7816-3 非同期プロトコル



スマートカードと接続されると、USART の TX 出力は、やはりスマートカードによって駆動される双方向ラインを駆動します。TX ピンは、オープンドレインとして設定される必要があります。

スマートカードモードは、単線半二重通信プロトコルを実装します。

- 送信シフトレジスタからのデータの送信は、少なくとも 1/2 ボークロックの遅れが保証されます。通常動作では、フルの送信シフトレジスタは、次のボークロックエッジでシフト動作を開始します。スマートカードモードでは、この送信は、保証された 1/2 ボークロック分だけさらに遅れます。
- 送信時、スマートカードがパリティエラーを検出した場合には、ラインをローに駆動することによって（NACK）、この条件を USART に知らせます。この NACK 信号（1 ボークロックの間、送信ラインをローに引き下げ）は、1.5 個のストップビットが組み込まれたトランスミッタ側にフレーミングエラーを引き起こします。USART は、プロトコルに従って、データの自動再送信を処理できます。再試行回数は、SCARCNT ビットフィールドでプログラムされます。プログ

ラムされた再試行回数後も USART が NACK を受信し続けた場合は、送信を停止して、エラーをフレーミングエラーとして通知します。TXE ビット (FIFO モードが有効な場合は TXFNF ビット) は、USART_RQR レジスタの TXFRQ ビットを使用してセットできます。


- 送信時のスマートカード自動再試行: USART による NACK の検出と反復キャラクタのスタートビットの間に 2.5 ボー周期の遅延が挿入されます。最後の反復キャラクタの受信終了時、ただちに TC ビットがセットされます (ガードタイムはありません)。ソフトウェアで再び繰り返したい場合は、規格によって指定されている 2 ボー周期以上を確保する必要があります。
- 1.5 個のストップビット周期でプログラムされたフレームの受信時にパリティエラーが検出された場合、受信フレームの完了後 1 ボー周期期間、送信ラインがローに引き下げられます。これは、USART に送信されたデータが正しく受信されなかったことをスマートカードに知らせるためです。NACK 制御ビットがセットされている場合、パリティエラーはレシーバによって "NACK" され、そうでない場合、NACK は送信されません (T=1 モードで使用されます)。受信したキャラクタにエラーがあった場合、RXNE (FIFO モードが有効な場合は RXFNE) / 受信 DMA リクエストは有効になりません。プロトコルの仕様に従って、スマートカードは同じキャラクタを再送信する必要があります。SCARCNT ビットフィールドで指定された最大試行回数後も、受信したキャラクタにエラーがあった場合、USART は NACK の送信を停止して、エラーをパリティエラーとして通知します。
- 受信時のスマートカード自動再試行: USART がカードを NACK したが、カードがキャラクタを繰り返さなかった場合、BUSY フラグはセットされたままです。
- 送信時、USART は 2 つの連続するキャラクタの間にガードタイム (ガードタイムレジスタでプログラム) を挿入します。ガードタイムは前のキャラクタのストップビット後に測定されるので、GT[7:0] レジスタを目的の CGT (7816-3 仕様で定義されている Character Guard Time) から 12 (1 キャラクタの時間) を引いた値にプログラムする必要があります。
- TC フラグのアサーションは、ガードタイムレジスタをプログラムすることによって遅らせることができます。通常動作では、TC がアサートされるのは、送信シフトレジスタが空であり、他に未処理の送信リクエストがない場合です。スマートカードモードでは、空の送信シフトレジスタは、ガードタイムカウンタをトリガして、ガードタイムレジスタにプログラミングされた値までカウントアップします。この間、TC は強制的にローレベルに保たれます。ガードタイムカウンタがプログラミングされた値に達すると、TC がハイにアサートされます。TCBGT フラグは、ガード時間完了を待たずにデータ転送の終わりを検出するために使用できます。このフラグは、フレーム送信終了後およびカードから NACK を受信しなかった場合にのみセットされます。
- TC フラグのネゲートは、スマートカードモードの影響を受けません。
- レシーバからの NACK によってトランスミッタ端でフレーミングエラーが検出された場合、トランスミッタの受信ブロックは、この NACK をスタートビットとして検出しません。ISO プロトコルによれば、受信される NACK の期間は 1 または 2 ボー周期です。
- レシーバ側では、パリティエラーが検出されて NACK が送信された場合、レシーバはこの NACK をスタートビットとして検出しません。

注 : スマートカードモードでは、ブレイクキャラクタは意味を持ちません。フレーミングエラー発生時のデータ 0x00 は、ブレイクではなくデータとして処理されます。

TE ビットをトグルするとき、アイドルフレームは送信されません。アイドルフレームは、他の設定では定義されますが、ISO プロトコルでは定義されていません。

[図 332](#) に、USART による NACK 信号のサンプリング方法を示します。この例では、USART はデータを送信中であり、ストップビットが 1.5 個組み込まれています。データと NACK 信号の整合性を検査するために、USART のレシーバ部が有効にされます。

図 332. ストップビット 1.5 個を使用したパリティエラー検出



USART は、SCLK 出力を通じてスマートカードにクロックを供給できます。スマートカードモードでは、SCLK は通信に関係せず、5 ビットのプリスケアラを通じて単に内部のペリフェラル入力クロックから取得されます。この分周比は、USART_GTPR レジスタで設定されます。SCLK の周波数は $\text{usart_ker_ck_pres}/2$ から $\text{usart_ker_ck_pres}/62$ の間でプログラミングできます。ここで、 usart_ker_ck_pres は、プログラムされたプリスケアラで分周されたペリフェラル入力クロックです。

ブロックモード (T=1)

T=1 (ブロック) モードでは、パリティエラー送信は、USART_CR3 レジスタの NACK ビットをクリアすることによって無効化されます。

ブロックモードでスマートカードからの読出しをリクエストするときには、ソフトウェアは RTOR レジスタを BWT (ブロックウェイトタイム) - 11 の値にプログラムする必要があります。この期間が終了する前にカードからの応答が受信されなかった場合、タイムアウト割込みが生成されます。この期間が終了する前に最初のキャラクタが受信された場合は、RXNE/RXFNE 割込みによって通知されます。

注： ブロックモードのスマートカードからの読出しに USART を DMA モードで使用するときでも、RXNE/RXFNE 割込みを有効にする必要があります。並行して、DMA は最初の受信バイトの後でのみ有効にする必要があります。

2 つの連続するキャラクタの間で最大ウェイトタイムの自動チェックを行うには、最初のキャラクタの受信後 (RXNE/RXFNE 割込み)、RTO レジスタを CWT (キャラクタウェイトタイム - 11) の値にプログラムする必要があります。この時間は、ポータイム単位で表されます。スマートカードが前のキャラクタの終了後、CWT 未満の時間内に新しいキャラクタを送信しなかった場合、USART は RTOF フラグと割込み (RTOIE ビットがセットされているとき) によって、これをソフトウェアに通知します。

注： スマートカードプロトコルの定義にあるように、BWT/CWT 値は最後のキャラクタの開始 (スタートビット) から定義されるべきです。RTO レジスタは、最後のキャラクタ自体の長さを考慮して、それぞれ BWT - 11 または CWT - 11 にプログラムする必要があります。

ブロック長カウンタは、USART が受信するすべてのキャラクタをカウントするために使用されます。このカウンタは、USART の送信時にリセットされます。ブロックの長さは、スマートカードによってブロックの 3 番目のバイト (プロローグフィールド) で伝えられます。この値を USART_RTOR レジスタの BLEN フィールドでプログラムする必要があります。DMA モードを使用するときには、ブロックの開始前に、このレジスタフィールドを最小値 (0x0) にプログラムする必要があります。この値では、4 番目の受信キャラクタの後に割込みが生成されます。ソフトウェアは LEN フィールド (3 番目のバイト) を読み出す必要があり、その値は受信バッファから読み出される必要があります。

割り込み駆動受信モードでは、ブロックの長さはソフトウェアによって、または BLEN 値をプログラムすることによってチェックできます。ただし、ブロックの開始前に、BLEN の最大値 (0xFF) をプログラムすることができます。実際の値は、3 番目のキャラクタの受信後にプログラムされます。

ブロックが LRC 水平冗長検査 (1 エピログバイト) を使用している場合は、BLEN=LEN です。ブロックが CRC メカニズム (2 エピログバイト) を使用している場合は、BLEN=LEN+1 をプログラムする必要があります。合計ブロック長 (プロログ、エピログ、および情報フィールドを含む) は、BLEN+4 に等しくなります。ブロックの終わりは EOBFF フラグと割り込み (EOBIE ビットがセットされているとき) によってソフトウェアに通知されます。

ブロック長エラーの場合、ブロックの終わりは RTO 割り込みによって通知されます (キャラクタウェイトタイムオーバーフロー)。

注： エラーチェックコード (LRC/CRC) は、ソフトウェアによって計算/確認されなければなりません。

ダイレクトおよびインバースコンベンション

スマートカードプロトコルは、ダイレクトとインバースの 2 つコンベンションを定義しています。

ダイレクトコンベンションは、LSB ファースト、論理ビットの値 1 がラインの H 状態に対応、および偶数パリティとして定義されています。このコンベンションを使用するためには、制御ビット MSBFIRST=0, DATAINV=0 (デフォルト値) をプログラムする必要があります。

インバースコンベンションは、MSB ファースト、論理ビットの値 1 が単線の L 状態に対応、および偶数パリティとして定義されています。このコンベンションを使用するためには、制御ビット MSBFIRST=1, DATAINV=1 をプログラムする必要があります。

注： 論理データ値が反転されると (0=H、1=L)、パリティビットも同じように反転されます。

カードのコンベンションを認識するために、カードは最初のキャラクタ TS を ATR (Answer To Reset) フレームの最初のキャラクタとして送信します。TS には、LHHL LLL LLH と LHHL HHH LLH の 2 つのパターンが使えます。

- (H) LHHL LLL LLH は、インバースコンベンションをセットアップします。状態 L が値 1 にエンコードされ、モーメント 2 は最上位ビットを含みます (MSB ファースト)。インバースコンベンションによってデコードされると、送受信されたバイトは 3F に等しくなります。
- (H) LHHL HHH LLH は、ダイレクトコンベンションをセットアップします。状態 H が値 1 にエンコードされ、モーメント 2 は最下位ビットを含みます (LSB ファースト)。ダイレクトコンベンションによってデコードされると、送受信されたバイトは 3B に等しくなります。

キャラクタパリティは、2 から 10 までの 9 個のモーメントに 1 にセットされた偶数個のビットがあったときに正しいとみなされます。

USART はカードが使用するコンベンションを知らないなので、いずれのパターンであるかを認識して、それに応じて動作する必要があります。パターン認識はハードウェアでは行われず、ソフトウェアシーケンスによって行われます。さらに、USART がダイレクトコンベンション (デフォルト) で設定され、カードがインバースコンベンションで応答した場合、TS = LHHL LLL LLH になり、USART が受信したキャラクタは 03 になり、パリティは奇数です。

したがって、TS パターン認識には 2 つの方式を使用できます。

方式 1

USART は、標準スマートカードモード／ダイレクトコンベンションでプログラムされます。この場合、TS パターンの受信によってパリティエラー割込みと、カードに対するエラー信号が生成されます。

- パリティエラー割込みは、カードがダイレクトコンベンションで正しく応答しなかったことをソフトウェアに知らせます。ソフトウェアは、USART をインバースコンベンションで再プログラムします。
- エラー信号に対して、カードは同じ TS キャラクタを再試行し、再プログラムされた USART によって今度は正しく受信されます。

または、パリティエラー割込みに応答して、ソフトウェアは USART を再プログラムし、カードに対して新しいリセットコマンドを生成してから、TS を再び待つこともできます。

方式 2

USART は 9 ビット／パリティなしモード、ビット反転なしでプログラムされます。このモードでは、次のように 2 つの TS パターンのいずれかを受信します。

(H) LHHH LLL LLH = 0x103 -> インバースコンベンションを選択

(H) LHHH LLL LLH = 0x103 -> ダイレクトコンベンションを選択

ソフトウェアは受信されたキャラクタをこの 2 つのパターンと照合して、いずれかに一致した場合は、それに応じて、次のキャラクタ受信に備えて USART をプログラムします。

2 つのうちのどちらも認識されなかった場合、ネゴシエーションを再開するためにカードリセットが生成されます。

32.5.18 USART IrDA SIR ENDEC ブロック

このセクションは、IrDA モードがサポートされるときにのみ適用されます。[セクション 32.4：952 ページの USART の実装](#)を参照してください。

IrDA モードを選択するには、USART_CR3 レジスタの IREN ビットをセットします。IrDA モードでは、次のビットをクリアされた状態に保つ必要があります。

- USART_CR2 レジスタの LINEN、STOP、および CLKEN ビット
- USART_CR3 レジスタの SCEN および HDSEL ビット

IrDA SIR 物理層は、ロジック 0 を赤外光パルスとして表現する RZI (Return to Zero, Inverted) 変調方式の使用を指定します (図 333 を参照)。

SIR 送信エンコーダは、USART からの NRZ (Non Return to Zero) 送信ビットストリーム出力を変調します。出力パルスストリームは、外部の出力ドライバと赤外線 LED に送信されます。SIR ENDEC の場合、USART は最大 115.2 Kbps のビットレートしかサポートしません。通常モードでは、送信されるパルス幅は、ビット周期の 3/16 と指定されます。

SIR 受信デコーダは、赤外線検出回路からの RZ (Return to Zero) ビットストリームを復調し、受信した NRZ シリアルビットストリームを USART に出力します。デコーダの入力は、アイドル状態のノーマルハイレベル (マーク状態) です。送信エンコーダの出力は、デコーダ入力とは逆の極性になっています。デコーダ入力がローレベルのとき、スタートビットが検出されます。

- IrDA は半二重通信プロトコルです。トランスミッタがビジーである場合 (USART が IrDA エンコーダにデータを送信しているとき)、IrDA デコーダは IrDA 受信ライン上にあるすべてのデータを無視します。レシーバがビジーである (USART がデコードされたデータを受信している) 場合、IrDA は USART から IrDA への TX 上のデータをエンコードしません。データの受信中は、送信データの破壊を防ぐために、送信を避けてください。


- “0”はハイパルスとして送信され、“1”は“0”として送信されます。通常モードでは、パルスの幅は、選択されたビット周期の 3/16 と規定されます（図 334 を参照）。
- SIR デコーダは、IrDA 準拠の受信信号を USART 用のビットストリームに変換します。
- SIR 受信ロジックは、ハイ状態を論理値 1 とみなし、ローパルスを論理値 0 とみなします。
- 送信エンコーダの出力は、デコーダ入力とは逆の極性になっています。SIR 出力は、アイドル時にロー状態になります。
- IrDA 仕様では、1.41 us より大きなパルスを受け入れる必要があります。受け入れられるパルス幅は、プログラム可能です。レシーバ側のグリッチ検出回路は、PSC 2 周期（PSC は USART_GTPR でプログラムされたプリスケール値）より小さな幅のパルスをフィルタします。PSC 1 周期より小さな幅のパルスは常に拒否されますが、1 周期以上 2 周期未満の幅のパルスは受け入れられることも、拒否されることもあります。2 周期より大きな幅のパルスは、パルスとして受け入れられます。PSC=0 のとき、IrDA エンコーダ/デコーダは機能しません。
- レシーバは、低電力トランスミッタと通信できます。
- IrDA モードでは、USART_CR2 レジスタのストップビットを“1 ストップビット”に設定する必要があります。

IrDA 低電力モード

- トランスミッタ
低電力モードでは、パルス幅はビット周期の 3/16 に維持されません。代わりに、パルス幅は低電力ボーレート（最小で 1.42 MHz）の 3 倍となります。一般に、この値は 1.8432 MHz (1.42 MHz < PSC < 2.12 MHz) です。低電力モードのプログラム可能な分周器は、この値を得るためにシステムクロックを分周します。
- レシーバ
低電力モードでの受信は、通常モードでの受信と同様です。グリッチ検出の場合、USART は 1/PSC よりも短いパルスを破棄する必要があります。有効なローレベルは、その期間が IrDA 低電力ボーレート（USART_GTPR の PSC 値）の 2 周期分を超える場合にのみ受け入れられます。


注： PSC 2 周期未満 1 周期以上の幅のパルスは、拒否されることも、拒否されないこともあります。
レシーバのセットアップ時間は、ソフトウェアで管理してください。IrDA 物理層仕様では、送信と受信の間に最小 10 ms の遅延を指定しています（IrDA は半二重プロトコルです）。

図 333. IrDA SIR ENDEC ブロック図



MSv31164V1

図 334. IrDA データ変調 (3/16) - 通常モード



32.5.19 USART および DMA を使用した連続通信

USART は、DMA を使用して連続通信を行うことができます。Rx バッファと Tx バッファに対する DMA リクエストは、それぞれ独立して生成できます。

注： DMA モードがサポートされるかどうかについては、[セクション 32.4：952 ページの USART の実装](#)を参照してください。DMA がサポートされない場合は、[セクション 32.5.6](#)の説明に従って USART を使用してください。FIFO が無効の場合、連続通信を行うには、USART_ISR レジスタの TXE/ RXNE フラグをクリアします。

DMA を使用した送信

DMA モードでの送信を有効にするには、USART_CR3 レジスタの DMAT ビットをセットします。TXE フラグ（FIFO モードが有効な場合は TXFNF フラグ）がセットされるたびに、データは、DMA ペリフェラル（対応するダイレクトメモリアクセスコントローラのセクションを参照）を使用して設定された SRAM 領域から USART_TDR レジスタにロードされます。DMA チャンネルを USART 送信用に割り付けるには、次の手順を実行します（x はチャンネル番号を示します）


1. DMA 制御レジスタに USART_TDR レジスタのアドレスを書き込み、これを転送先として設定します。データは、各 TXE（または FIFO モードが有効な場合は TXFNF）イベント後に、メモリからこのアドレスに移動されます。
2. DMA 制御レジスタにメモリアドレスを書き込み、これを転送元として設定します。データは、各 TXE（または FIFO モードが有効な場合は TXFNF）イベント後に、このメモリ領域から USART_TDR レジスタにロードされます。
3. 転送すべきバイト総数を DMA 制御レジスタに設定します。
4. チャンネル優先順位を DMA レジスタで設定します。
5. アプリケーションで必要とされる 1/2 転送終了、転送完了後の DMA 割り込み生成を設定します。
6. USART_ICR レジスタの TCCF ビットをセットすることによって、USART_ISR レジスタの TC フラグをクリアします。
7. DMA レジスタのチャンネルを有効にします。

DMA コントローラにプログラミングされたデータ転送数に達すると、DMA コントローラは、DMA チャンネルの割り込みベクタに基づいて割り込みを生成します。

送信モードでは、送信すべきすべてのデータを DMA が書き込むと（DMA_ISR レジスタの TCIF フラグがセットされます）、TC フラグを観察して USART 通信の完了を確認することができます。これは、USART を無効にする前に、またはペリフェラルクロックが無効のときシステムが低電力モードに入

る前に、最後の送信が壊れないようにするために必要です。ソフトウェアは、TC=1 になるまで待つ必要があります。TC フラグは、すべてのデータ転送中、クリアされたままであり、最後のフレームの送信終了時にハードウェアによってセットされます。

図 335. DMA を使用した送信



注： FIFO 管理が有効になっているときは、DMA リクエストは、送信 FIFO ノットフル (すなわち、TXFNF = 1) によってトリガされます。


DMA を使用した受信

DMA モードでの受信を有効にするには、USART_CR3 レジスタの DMAR ビットをセットします。データバイトが受信されるたびに、データは、USART_RDR レジスタからDMA ペリフェラル (対応するダイレクトメモリアクセスコントローラのセクションを参照) を使用して設定された SRAM 領域にロードされます。DMA チャンネルを USART 受信用に割り付けるには、次の手順を実行します。

1. DMA 制御レジスタに USART_RDR レジスタのアドレスを書き込み、これを転送元として設定します。データは、各 RXNE (FIFO モードが有効な場合は RXFNE) イベント後に、このアドレスからメモリに移動されます。
2. DMA 制御レジスタにメモリアドレスを書き込み、これを転送先として設定します。データは、各 RXNE (FIFO モードが有効な場合は RXFNE) イベント後に、USART_RDR からこのメモリ領域にロードされます。
3. 転送すべきバイト総数を DMA 制御レジスタに設定します。
4. チャンネル優先順位を DMA 制御レジスタで設定します。
5. アプリケーションで必要とされる 1/2 転送終了、転送完了後の割り込み生成を設定します。
6. DMA 制御レジスタのチャンネルを有効にします。

DMA コントローラにプログラミングされたデータ転送数に達すると、DMA コントローラは、DMA チャンネルの割り込みベクタに基づいて割り込みを生成します。

図 336. DMA を使用した受信



注： FIFO 管理が有効になっているときは、DMA リクエストは、受信 FIFO ノットエンプティ（すなわち、RXFNE = 1）によってトリガされます。


マルチバッファ通信におけるエラーフラグと割込み生成

マルチバッファ通信モードでトランザクション中にエラーが発生した場合、現在のバイトの後でエラーフラグがアサートされます。割込み有効フラグがセットされている場合、割込みが生成されます。1 バイト受信において RXNE（FIFO モードが有効な場合は RXFNE）とともにアサートされるフレーミングエラー、オーバーランエラー、およびノイズフラグに関しては、別のエラーフラグ割込み有効ビット（USART_CR3 レジスタの EIE ビット）があり、これがセットされている場合、いずれかのエラーが発生すると、現在のバイトの後で割込みが有効になります。

32.5.20 RS232 ハードウェアフロー制御および RS485 ドライバ有効

nCTS 入力と nRTS 出力を使用すると、2 つのデバイス間でシリアルデータフローを制御できます。[図 337](#) に、このモードで 2 つのデバイスを接続する方法を示します。

図 337. 2 つの USART 間のハードウェアフロー制御




RS232 RTS と CTS のフロー制御は、USART_CR3 レジスタの RTSE ビットと CTSE ビットに“1”を書き込むことによって、個別に有効にできます。

RS232 RTS フロー制御

RTS フロー制御が有効な場合 (RTSE=1)、USART レシーバが新しいデータを受信可能である限り、nRTS がアサートされます (ローレベル接続)。受信レジスタが満杯になると nRTS がネゲートされ、現在のフレームの終わりに送信が停止する予定であることを示します。図 338 に、RTS フロー制御が有効な場合の通信例を示します。

図 338. RS232 RTS フロー制御




注： FIFO モードが有効な場合は、RXFIFO がフルのときにのみ、nRTS がネゲートされます。

RS232 CTS フロー制御

CTS フロー制御が有効な場合 (CTSE=1)、トランスミッタは、nCTS 入力を検査してから、次のフレームを送信します。nCTS がアサートされた場合 (ローレベル接続)、次のデータが送信されます (データが送信されると想定、つまり TXE/TXFE=0 の場合)。そうでない場合、送信は行われません。送信中に nCTS がネゲートされると、現在の送信が完了してから、トランスミッタが停止します。

CTSE=1 の場合、nCTS 入力が入力されると、CTSIF ステータスビットはハードウェアによって自動的にセットされます。このビットは、レシーバの通信準備ができているかどうかを示します。USART_CR3 レジスタの CTSIE ビットがセットされている場合、割込みが生成されます。図 339 に、CTS フロー制御が有効な場合の通信例を示します。

図 339. RS232 CTS フロー制御



注：正しい動作のために、nCTS は、現在のキャラクタの終了の少なくとも 3 USART クロックソース周期前にアサートする必要があります。さらに、2 x PCLK 周期より短いパルスでは CTSCF フラグがセットされない場合があることに注意してください。

RS485 ドライバ有効

ドライバ有効機能を有効にするには、USART_CR3 制御レジスタのビット DEM をセットします。これにより、DE (Driver Enable) 信号によって外部トランシーバ制御を有効にできます。アサーション時間は、DE 信号の有効化から スタートビットの開始までの時間です。USART_CR1 制御レジスタの DEAT [4:0] ビットフィールドを使用してプログラムされます。ネゲート時間は、送信メッセージの最後のストップビットの終了から DE 信号の無効化までの時間です。USART_CR1 制御レジスタの DEDT [4:0] ビットフィールドを使用してプログラムされます。DE 信号の極性は、USART_CR3 制御レジスタの DEP ビットを使用して設定できます。

USART では、DEAT および DEDT はサンプル時間単位（オーバーサンプリングレートに応じて 1/8 または 1/16 ビット時間）で表されます。

32.5.21 USART 低電力管理

USART には、高度な低電力モード機能があり、`usart_pclk` クロックが無効になっているときでもデータを適切に転送することができます。

USART は、UESM ビットがセットされているとき、MCU を低電力モードからウェイクアップできます。

`Usart_pclk` がゲートされているとき、**`usart_pclk`** クロックの有効化を必要とする特定の動作が必要になった場合、USART はウェイクアップ割込み (**`usart_wkup`**) を生成します。

- FIFO モードが無効の場合

USART データレジスタを空にするために `Usart_pclk` クロックを有効にする必要があります。

この場合、`usart_wkup` 割込みのソースは“1”にセットされた RXNE です。低電力モードに入る前に RXNEIE ビットをセットする必要があります。

- FIFO モードが有効な場合

次のために `Usart_pclk` クロックを有効にする必要があります。

- TXFIFO を満たすため
- または RXFIFO を空にするため

この場合、`usart_wkup` 割込みのソースになる可能性のあるものは以下の通りです。

- RXFIFO ノットエンプティ。この場合、低電力モードに入る前に RXFNEIE ビットをセットする必要があります。
- RXFIFO フル。この場合、低電力モードに入る前に RXFFIE ビットをセットする必要があります。受信データの数 RXFIFO のサイズに一致し、RXFF フラグはセットされません。
- TXFIFO は空です。この場合、低電力モードに入る前に TXFEIE ビットをセットする必要があります。

これによって、低電力モード中にデータを TXFIFO/RXFIFO に送信／受信することができます。低電力モードで、オーバーラン／アンダーランエラーを避けてデータを送信／受信するために、`usart_wkup` 割込みソースになり得るのは次のイベントのうちの 1 つです。

- TXFIFO 閾値に達した。この場合、低電力モードに入る前に TXFTIE ビットをセットする必要があります。
- RXFIFO 閾値に達した。この場合、低電力モードに入る前に RXFTIE ビットをセットする必要があります。

たとえば、ウェイクアップ時間が、ラインを経て 1 バイトを受信するのに必要な時間より少ない場合は、アプリケーションは閾値を RXFIFO の最大サイズに設定できます。

MCU を低電力モードからウェイクアップするための RXFIFO フル、TXFIFO エンプティ、RXFIFO ノットエンプティ、および RXFIFO/TXFIFO 閾値割込みを使用すれば、低電力モード中にできるだけ多くの USART 転送を行うことができ、電力消費を最適化できるメリットがあります。

あるいは、WUS ビットフィールドによって、特定の **`usart_wkup`** 割込みを選択することもできます。

ウェイクアップイベントが検出されると、ハードウェアによって WUF フラグがセットされ、WUFIE ビットがセットされていた場合は **`usart_wkup`** 割込みが生成されます。この場合、**`usart_wkup`** 割込みは必須ではなく、MCU を低電力モードからウェイクアップするためには WUF がセットされれば十分です。

- 注： 低電力モードに移行する前に、USART 転送が進行中ではないことを確認してください。BUSY フラグをチェックすることでは、データ受信中に低電力モードに入らないことを保証できません。
- WUF フラグは、MCU が低電力モードか、アクティブモードかに関係なく、ウェイクアップイベントが検出されたときにセットされます。
- 初期化とレシーバの有効化の直後に低電力モードに入るときには、REACK ビットをチェックして、USART が有効であることを確認する必要があります。
- 受信に DMA が使用されるときには、低電力モードに入る前に無効化し、低電力モードの終了時に再び有効にする必要があります。
- FIFO が有効なときには、アドレス一致時の低電力モードからのウェイクアップはミュートモードが有効な場合のみ可能です。

低電力モードでのミュートモードの使用

低電力モードに入る前に USART がミュートモードになった場合は、

- アイドル検出は低電力モードでは機能しないので、アイドル検出時にミュートモードからウェイクアップすることはできません。
- アドレス一致によるミュートモードからのウェイクアップが使用される場合、低電力モードからのウェイクアップのソースもアドレス一致でなければなりません。低電力モードに入るときに RXNE フラグがセットされた場合、アドレス一致によって低電力モードからウェイクアップしても、インタフェースはミュートモードのままです。

- 注： FIFO 管理が有効なとき、ミュートモードは何の制約もなく低電力モードからのウェイクアップとともに使用できます（すなわち、ミュートおよび低電力モードについて上に述べた 2 点は、FIFO 管理が無効なときのみ有効です）。

低電力モードで USART カーネルクロック (usart_ker_ck) がオフのときの低電力モードからのウェイクアップ

低電力モード中、usart_ker_ck クロックがオフになっている場合、USART 受信ラインの立ち下がりエッジが検出されると、usart_ker_ck_req 信号によって USART インタフェースが usart_ker_ck クロックをオンにするようリクエストします。その後、usart_ker_ck がフレーム受信に使用されます。

ウェイクアップイベントが確認された場合、MCU は低電力モードからウェイクアップし、データ受信が正常に続行します。

ウェイクアップイベントが確認されない場合、usart_ker_ck クロックが再度オフになり、MCU がウェイクアップせずに低電力モードに留まり、カーネルクロックリクエストが解除されます。

以下の例は、ウェイクアップイベントが「アドレス一致検出」にプログラムされ、FIFO 管理が無効になっている場合を示しています。

図 340 に、ウェイクアップイベントが確認された時の USART の動作を示します。

図 340. 確認されたウェイクアップイベント（ウェイクアップイベント = アドレス一致、FIFO 無効）





図 341 に、ウェイクアップイベントが確認されない時の USART の動作を示します。

図 341. 確認されないウェイクアップイベント（ウェイクアップイベント = アドレス一致、FIFO 無効）



注： 上図は、アドレス一致または受信フレームがウェイクアップイベントとして使用されたとき、有効です。ウェイクアップイベントがスタートビット検出である場合、USART はスタートビットの終端にウェイクアップイベントを MCU に送ります。

マイクロコントローラを低電力モードから正しくウェイクアップできる最大 USART ボーレートの決定

マイクロコントローラを低電力モードから正しくウェイクアップできる最大ボーレートはウェイクアップ時間パラメータ（デバイスのデータシートを参照）および USART レシーバ許容誤差に依存します（[セクション 32.5.8：クロック偏差に対する USART レシーバの許容誤差](#)を参照）。

OVER8 = 0、M ビット = "01"、ONEBIT = 0 および BRR [3:0] = 0000 の場合を例にします。

この条件では、[表 167：BRR \[3:0\] = 0000 のときの USART レシーバの許容誤差](#)によると、USART レシーバの許容誤差は 3.41% です。

$D_{TRA} + D_{QUANT} + D_{REC} + D_{TCL} + D_{WU} < \text{USART レシーバの許容誤差}$

$D_{WU_{max}} = t_{WU_{USART}} / (11 \times T_{bit \text{ Min}})$

$T_{bit \text{ Min}} = t_{WU_{USART}} / (11 \times D_{WU_{max}})$

ここで $t_{WU_{USART}}$ は、低電力モードからのウェイクアップ時間です。

パラメータ DTRA、DQUANT、DREC および DTCL パラメータが 0% である理想的なケースを考えた場合、DWU の最大値は 3.41% です。実際には、少なくとも usart_ker_ck の不正確性を考慮する必要があります。

たとえば、HSI を usart_ker_ck として使用しその HSI の精度が 1% の場合、次のような結果が得られます。

$t_{WU_{USART}} = 3 \mu s$ （値は一例で、正しい値はデータシートを参照）

$D_{WU_{max}} = 3.41\% - 1\% = 2.41\%$

$T_{bit \text{ min}} = 3 \mu s / (11 \times 2.41\%) = 11.32 \mu s$

以上の結果、低電力モードから正しくウェイクアップできる最大のボーレートは次のようになります。1/11.32 μs = 88.36 Kbaud.

32.6 USART 割込み

USART 通信中、割込み（usart_it）はさまざまなイベントによって生成できます。USART ブロックもウェイクアップ割込み（usart_wkup）を生成できます。

すべての USART 割込みリクエストの詳細な説明については、[表 170](#) を参照してください。

表 170. USART 割込みリクエスト

割込みイベント	イベントフラグ	イネーブル制御ビット	割込みのクリア方法	有効になる割込み	
				usart_it	usart_wkup
送信データレジスタEMPTY	TXE	TXEIE	TXE は、データが TDR に書き込まれたときにクリアされます。	あり	なし
送信 FIFO ノットフル	TXFNF	TXFNFIE	TXFNF は、TXFIFO がフルになると、クリアされます。	あり	なし
送信 FIFO EMPTY	TXFE	TXFEIE	TXFE は、TXFIFO に少なくとも 1 データが入ったとき、または TXFRQ ビットのセットによってクリアされます。	あり	あり
送信 FIFO 閾値到達	TXFT	TXFTIE	TXFT は、TXFIFO の内容がプログラムされた閾値より少なくなったときにハードウェアによってクリアされます。	あり	あり

表 170. USART 割込みリクエスト（続き）

割込みイベント	イベントフラグ	イネーブル制御ビット	割込みのクリア方法	有効になる割込み	
				usart_it	usart_wkup
CTS 割込み	CTSIF	CTSIE	CTSIF は、CTSCF ビットをセットすることによって、ソフトウェアによってクリアされます。	あり	なし
送信完了	TC	TCIE	TC は、データが TDR に書き込まれたとき、または TCCF ビットのセットによって、クリアされます。	あり	なし
ガード時間前に送信完了	TCBGT	TCBGTIE	TCBGT は、データが TDR に書き込まれたとき、または TCBGTCF ビットのセットによってクリアされます。	あり	なし
受信データレジスタノットエンプティ（データの読み出し可能）	RXNE	RXNEIE	RXNE は、RDR の読み出しによって、または RXFRQ ビットのセットによって、クリアされます。	あり	あり
受信 FIFO ノットエンプティ	RXFNE	RXFNEIE	RXFNE は、RXFIFO が空になったとき、または RXFRQ ビットのセットによって、クリアされます。	あり	あり
受信 FIFO フル	RXFF ⁽¹⁾	RXFFIE	RXFF は、RXFIFO に少なくとも 1 つのデータが入ったとき、クリアされます。	あり	あり
受信 FIFO 閾値到達	RXFT	RXFTIE	RXFT は、RXFIFO の内容がプログラムされた閾値より少なくなったときにハードウェアによってクリアされます。	あり	あり
オーバーランエラー検出	ORE	RXNEIE/RXFNEIE	ORE は、ORECF ビットをセットすることによってクリアされます。	あり	なし
アイドルライン検出	IDLE	IDLEIE	IDLE は、IDLECF ビットをセットすることによってクリアされます。	あり	なし
パリティエラー	PE	PEIE	PE は、PECF ビットをセットすることによってクリアされます。	あり	なし
LIN ブレーク	LBDF	LBDIE	LBDF は、LBDCF ビットをセットすることによってクリアされます。	あり	なし
マルチバッファ通信におけるノイズフラグ、オーバーランエラー、およびフレーミングエラー。	NE または ORE または FE	EIE	NE は、NFCF ビットをセットすることによってクリアされます。 ORE は、ORECF ビットをセットすることによってクリアされます。 FE フラグは、FECF ビットをセットすることによってクリアされます。	あり	なし
キャラクター致	CMF	CMIE	CMF は、CMCF ビットをセットすることによってクリアされます。	あり	なし
レシーバタイムアウト	RTOF	RTOFIE	RTOF は、RTOCCF ビットをセットすることによってクリアされます。	あり	なし
ブロックの終了	EOBF	EOBIE	EOBF は、EOBCF ビットをセットすることによってクリアされます。	あり	なし
低電力モードからのウェイクアップ	WUF	WUFIE	WUF は、WUCF ビットをセットすることによってクリアされます。	あり	あり

表 170. USART 割込みリクエスト（続き）

割込みイベント	イベント フラグ	イネーブル 制御ビット	割込みのクリア方法	有効になる割込み	
				usart_it	usart_wkup
SPI スレーブの アンダーランエラー	UDR	EIE	UDR は、UDRCF ビットをセットすることによってクリアされます。	あり	なし
送信 FIFO 閾値到達	TXFT	TXFTIE	TXFT は、TXFIFO の内容がプログラムされた閾値より少なくなったときにハードウェアによってクリアされます。	あり	あり
受信 FIFO 閾値到達	RXFT	RXFTIE	RXFT は、RXFIFO の内容がプログラムされた閾値より少なくなったときにハードウェアによってクリアされます。	あり	あり

1. RXFF フラグは、USART が次のように n+1 個のデータを受信した場合にアサートされます（n は RXFIFO のサイズ）。RXFIFO に n 個のデータ、USART_RDR に 1 個のデータ。STOP モードでは、USART_RDR はクロック供給されません。その結果として、このレジスタは書き込まれず、n 個のデータが受信されて RXFIFO に書き込まれた後に、RXFF 割込みがアサートされます（RXFF フラグはセットされません）。

32.7 USART レジスタ

レジスタの説明で使用されている略語のリストについては、[50ページのセクション 1.2](#)を参照してください。

32.7.1 USART 制御レジスタ 1 [オルタネート] (USART_CR1)

アドレスオフセット : 0x00

リセット値 : 0x0000 0000

同じレジスタが FIFO モード有効（このセクション）でも、FIFO モード無効（次のセクション）でも使用できます。

FIFO モードが有効な場合

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RXF FIE	TXFEIE	FIFO EN	M1	EOBIE	RTOIE	DEAT[4:0]					DEDT[4:0]				
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OVER8	CMIE	MME	M0	WAKE	PCE	PS	PEIE	TXFNFIE	TCIE	RXFNEIE	IDLEIE	TE	RE	UESM	UE
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31 **RXFFIE** : RXFIFO フル割込み有効化

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの RXFF=1 のときに、USART 割込みが生成されます。

ビット 30 **TXFEIE** : TXFIFO エンプティ割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの TXFE=1 のときに、USART 割込みが生成されます。

ビット 29 **FIFOEN** : FIFO モード有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : FIFO モードは無効です。

1 : FIFO モードは有効です。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : FIFO モードは、SPI マスタ／スレーブモードおよびスマートカードモードでのみ、標準 UART 通信で使用できます。IrDA および LIN のモードでは有効にはいけません。

ビット 28 **M1** : ワード長

このビットはビット 12 (M0) と併せて使用して、ワード長を決定する必要があります。ソフトウェアによってセット／クリアされます。

M[1:0] = "00" : スタートビット 1 個、データビット 8 個、ストップビット n 個

M[1:0] = "01" : スタートビット 1 個、データビット 9 個、ストップビット n 個

M[1:0] = "10" : スタートビット 1 個、データビット 7 個、ストップビット n 個

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : 7 ビットデータ長モードでは、スマートカードモード、LIN マスタモード、および自動ポーレート (0x7F および 0x55 フレーム検出) はサポートされません。

ビット 27 **EOBIE** : ブロック終了割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの EOBIF フラグがセットされると、USART 割込みが生成されます。

注 : USART がスマートカードモードをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 26 **RTOIE** : レシーバタイムアウト割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの RTOIF ビットがセットされると、USART 割込みが生成されます。

注 : USART がレシーバタイムアウト機能をサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)。

ビット 25:21 **DEAT[4:0]** : ドライバ有効アサーション時間

この 5 ビット値は、DE (Driver Enable) 信号の有効化からスタートビットの開始までの時間を定義します。サンプル時間単位 (オーバーサンプリングレートに応じて、1/8 または 1/16 ビット時間) で表されます。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : ドライバ有効機能がサポートされない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 20:16 **DEDT[4:0]** : ドライバ有効ネゲート時間

この 5 ビット値は、送信メッセージの最後のストップビットの終了から DE (Driver Enable) 信号の無効化までの時間を定義します。サンプル時間単位 (オーバーサンプリングレートに応じて、1/8 または 1/16 ビット時間) で表されます。

DEDT 時間中に USART_TDR レジスタに書き込みが行われた場合、DEDT 時間と DEAT 時間の両方が経過するまで、新しいデータは送信されません。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : ドライバ有効機能がサポートされない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 15 **OVER8** : オーバーサンプリングモード

0 : 16 倍のオーバーサンプリング

1 : 8 倍のオーバーサンプリング

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : LIN、IrDA、およびスマートカードモードでは、このビットは常にクリア状態に保つ必要があります。

ビット 14 **CMIE** : キャラクター致割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの CMIF ビットがセットされると、USART 割込みが生成されます。

ビット 13 **MME** : ミュートモード有効

このビットは USART ミュートモード機能を有効にします。セットされると、USART は、WAKE ビットの定義に従って、アクティブモードとミュートモードを切り替えることができます。ソフトウェアによってセット／クリアされます。

0 : レシーバは永続的にアクティブモードです。

1 : レシーバはミュートモードとアクティブモードを切り替えることができます。

ビット 12 **M0** : ワード長

このビットはビット 28 (M1) と併せて使用して、ワード長を決定します。ソフトウェアによってセット／クリアされます (ビット 28 (M1) の説明を参照)。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 11 WAKE : レシーバウェイクアップ方式

このビットによって、ミュータモードからの USART のウェイクアップ方式が決まります。ソフトウェアによってセット/クリアされます。

0 : アイドルライン

1 : アドレスマーク

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 10 PCE : パリティ制御有効

このビットは、ハードウェアのパリティ制御 (生成と検出) を選択します。パリティ制御が有効なとき、算出されたパリティは MSB 位置 (M=1 の場合は 9 番目のビット、M=0 の場合は 8 番目のビット) に挿入され、受信されたデータではパリティが検査されます。このビットは、ソフトウェアによってセット/クリアされます。このビットがセットされると、送受信において現在のバイトの後で PCE が有効になります。

0 : パリティ制御は無効です。

1 : パリティ制御は有効です。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 9 PS : パリティ選択

このビットは、パリティの生成/検出が有効である (PCE ビットがセットされている) とき、奇数パリティ/偶数パリティを選択します。ソフトウェアによってセット/クリアされます。パリティは、現在のバイトの後で選択されます。

0 : 偶数パリティ

1 : 奇数パリティ

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 8 PEIE : PE 割込み有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの PE=1 のときには、USART 割込みが生成されます。

ビット 7 TXFNFIE : TXFIFO ノットフル割込み有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの TXFNF=1 のときには、USART 割込みが生成されます。

ビット 6 TCIE : 転送完了割込み有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの TC=1 のときには、USART 割込みが生成されます。

ビット 5 RXFNEIE : RXFIFO ノットエンブティ割込み有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの ORE=1 または RXNE=1 のときには、USART 割込みが生成されます。

ビット 4 IDLEIE : IDLE 割込み有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの IDLE=1 のときには、USART 割込みが生成されます。

ビット 3 TE : トランスミッタ有効

このビットは、トランスミッタを有効にします。ソフトウェアによってセット／クリアされます。

0 : トランスミッタは無効です。

1 : トランスミッタは有効です。

注 : スマートカードモードの場合を除いて、送信中に TE ビットにローパルスを与える (“0”に続けて“1”を書き込む) と、現在のワードの後にプリアンプル (アイドルライン) が送信されます。アイドルキャラクタを生成するためには、すぐには TE に“1”を書き込まないでください。必要な時間を確保するために、ソフトウェアは USART_ISR レジスタの TEACK ビットをポーリングできます。
スマートカードモードでは、TE がセットされると、送信が開始されるまでに 1 ビット時間の遅れが生じます。

ビット 2 RE : レシーバ有効

このビットは、レシーバを有効にします。ソフトウェアによってセット／クリアされます。

0 : レシーバは無効です。

1 : レシーバは有効であり、スタートビットの検索が開始されます。

ビット 1 UESM : USART 低電力モードで有効

このビットがクリアされると、USART は MCU を低電力モードからウェイクアップできません。

このビットがセットされると、USART は MCU を低電力モードからウェイクアップできます。

このビットは、ソフトウェアによってセット／クリアされます。

0 : USART は低電力モードから MCU をウェイクアップできません。

1 : USART は低電力モードから MCU をウェイクアップできます。

注 : 低電力モードに入る直前に UESM ビットをセットし、低電力モードの終了時にクリアすることが推奨されます。

USART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4: 952 ページの USART の実装](#)を参照してください。

ビット 0 UE : USART 有効

このビットがクリアされると、USART プリスケアラと出力はただちに停止され、現在のすべての動作は破棄されます。USART の設定は保たれますが、USART_ISR のステータスフラグはすべてリセットされます。このビットは、ソフトウェアによってセット／クリアされます。

0 : USART プリスケアラと出力は無効であり、低電力モードです。

1 : USART は有効です。

注 : ラインにエラーを生成せずに低電力モードに入るためには、TE ビットを事前にリセットする必要があります。ソフトウェアは USART_ISR の TC ビットがセットされるのを待ってから、UE ビットをリセットする必要があります。

UE=0 のときには DMA リクエストもリセットされるので、UE ビットをリセットする前に DMA チャネルを無効にする必要があります。

スマートカードモードでは (SCEN = 1)、SCLK は UE ビット値にかかわらず、CLKEN = “1”の場合に常に使用可能です。

32.7.2 USART 制御レジスタ 1 [オルタネート] (USART_CR1)

アドレスオフセット : 0x00

リセット値 : 0x0000 0000

同じレジスタが FIFO モード有効（前のセクション）でも、FIFO モード無効（このセクション）でも使用できます。

FIFO モードが無効の場合

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	FIFO EN	M1	EOBIE	RTOIE	DEAT[4:0]					DEDT[4:0]				
		r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OVER8	CMIE	MME	M0	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	UESM	UE
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:30 予約済みであり、リセット値に保持する必要があります。

ビット 29 **FIFOEN** : FIFO モード有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : FIFO モードは無効です。

1 : FIFO モードは有効です。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : FIFO モードは、SPI マスタ/スレーブモードおよびスマートカードモードでのみ、標準 UART 通信で使用できます。IrDA および LIN のモードでは有効にはいけません。

ビット 28 **M1** : ワード長

このビットはビット 12 (M0) と併せて使用して、ワード長を決定する必要があります。ソフトウェアによってセット/クリアされます。

M[1:0] = "00" : スタートビット 1 個、データビット 8 個、ストップビット n 個

M[1:0] = "01" : スタートビット 1 個、データビット 9 個、ストップビット n 個

M[1:0] = "10" : スタートビット 1 個、データビット 7 個、ストップビット n 個

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : 7 ビットデータ長モードでは、スマートカードモード、LIN マスタモード、および自動ポーレート (0x7F および 0x55 フレーム検出) はサポートされません。

ビット 27 **EOBIE** : ブロック終了割込み有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの EOBIF フラグがセットされると、USART 割込みが生成されます。

注 : USART がスマートカードモードをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページの USART の実装](#)を参照してください。

ビット 26 **RTOIE** : レシーバタイムアウト割込み有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの RTOF ビットがセットされると、USART 割込みが生成されます。

注 : USART がレシーバタイムアウト機能をサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4 : 952 ページの USART の実装](#)。

ビット 25:21 DEAT[4:0] : ドライバ有効アサーション時間

この 5 ビット値は、DE (Driver Enable) 信号の有効化からスタートビットの開始までの時間を定義します。サンプル時間単位 (オーバーサンプリングレートに応じて、1/8 または 1/16 ビット時間) で表されます。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : ドライバ有効機能がサポートされない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページの USART の実装](#)を参照してください。

ビット 20:16 DEDT[4:0] : ドライバ有効ネゲート時間

この 5 ビット値は、送信メッセージの最後のストップビットの終了から DE (Driver Enable) 信号の無効化までの時間を定義します。サンプル時間単位 (オーバーサンプリングレートに応じて、1/8 または 1/16 ビット時間) で表されます。

DEDT 時間中に USART_TDR レジスタに書き込みが行われた場合、DEDT 時間と DEAT 時間の両方が経過するまで、新しいデータは送信されません。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : ドライバ有効機能がサポートされない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページの USART の実装](#)を参照してください。

ビット 15 OVER8 : オーバーサンプリングモード

0 : 16 倍のオーバーサンプリング

1 : 8 倍のオーバーサンプリング

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : LIN、IrDA、およびスマートカードモードでは、このビットは常にクリア状態に保つ必要があります。

ビット 14 CMIE : キャラクター致割込み有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの CMF ビットがセットされると、USART 割込みが生成されます。

ビット 13 MME : ミュートモード有効

このビットは USART ミュートモード機能を有効にします。セットされると、USART は、WAKE ビットの定義に従って、アクティブモードとミュートモードを切り替えることができます。ソフトウェアによってセット/クリアされます。

0 : レシーバは永続的にアクティブモードです。

1 : レシーバはミュートモードとアクティブモードを切り替えることができます。

ビット 12 M0 : ワード長

このビットはビット 28 (M1) と併せて使用して、ワード長を決定します。ソフトウェアによってセット/クリアされます (ビット 28 (M1) の説明を参照)。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 11 WAKE : レシーバウェイクアップ方式

このビットによって、ミュートモードからの USART のウェイクアップ方式が決まります。ソフトウェアによってセット/クリアされます。

0 : アイドルライン

1 : アドレスマーク

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 10 PCE : パリティ制御有効

このビットは、ハードウェアのパリティ制御 (生成と検出) を選択します。パリティ制御が有効なとき、算出されたパリティは MSB 位置 (M=1 の場合は 9 番目のビット、M=0 の場合は 8 番目のビット) に挿入され、受信されたデータではパリティが検査されます。このビットは、ソフトウェアによってセット/クリアされます。このビットがセットされると、送受信において現在のバイトの後で PCE が有効になります。

0 : パリティ制御は無効です。

1 : パリティ制御は有効です。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 9 PS : パリティ選択

このビットは、パリティの生成／検出が有効である（PCE ビットがセットされている）とき、奇数パリティ／偶数パリティを選択します。ソフトウェアによってセット／クリアされます。パリティは、現在のバイトの後で選択されます。

0 : 偶数パリティ

1 : 奇数パリティ

このビットフィールドは、USART が無効（UE=0）のときのみ書き込むことができます。

ビット 8 PEIE : PE 割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの PE=1 のときには、USART 割込みが生成されます。

ビット 7 TXEIE : 送信データレジスタエンプティ

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの TXE=1 のときには、USART 割込みが生成されます。

ビット 6 TCIE 転送完了割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの TC=1 のときには、USART 割込みが生成されます。

ビット 5 RXNEIE : 受信データレジスタノットエンプティ

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの ORE=1 または RXNE=1 のときには、USART 割込みが生成されます。

ビット 4 IDLEIE : IDLE 割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの IDLE=1 のときには、USART 割込みが生成されます。

ビット 3 TE : トランスミッタ有効

このビットは、トランスミッタを有効にします。ソフトウェアによってセット／クリアされます。

0 : トランスミッタは無効です。

1 : トランスミッタは有効です。

注 : スマートカードモードの場合を除いて、送信中に TE ビットにローパルスを与える（“0”に続けて“1”を書き込む）と、現在のワードの後にブリアンブル（アイドルライン）が送信されます。アイドルキャラクタを生成するためには、すぐには TE に“1”を書き込まないでください。必要な時間を確保するために、ソフトウェアは USART_ISR レジスタの TEACK ビットをポーリングできます。
スマートカードモードでは、TE がセットされると、送信が開始されるまでに 1 ビット時間の遅れが生じます。

ビット 2 RE : レシーバ有効

このビットは、レシーバを有効にします。ソフトウェアによってセット／クリアされます。

0 : レシーバは無効です。

1 : レシーバは有効であり、スタートビットの検索が開始されます。

ビット 1 UESM : USART 低電力モードで有効

このビットがクリアされると、USART は MCU を 低電力モードからウェイクアップできません。

このビットがセットされると、USART は MCU を 低電力モードからウェイクアップできます。

このビットは、ソフトウェアによってセット／クリアされます。

0 : USART は低電力モードから MCU をウェイクアップできません。

1 : USART は低電力モードから MCU をウェイクアップできます。

注 : 低電力モードに入る直前に UESM ビットをセットし、低電力モードの終了時にクリアすることが推奨されます。

USART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4: 952 ページのUSART の実装](#)を参照してください。

ビット 0 UE : USART 有効

このビットがクリアされると、USART プリスケアラと出力はただちに停止され、現在のすべての動作は破棄されます。USART の設定は保たれますが、USART_ISR のステータスフラグはすべてリセットされます。このビットは、ソフトウェアによってセット／クリアされます。

0 : USART プリスケアラと出力は無効であり、低電力モードです。

1 : USART は有効です。

注 : ラインにエラーを生成せずに低電力モードに入るためには、TE ビットを事前にリセットする必要があります、ソフトウェアは USART_ISR の TC ビットがセットされるのを待ってから、UE ビットをリセットする必要があります。

UE=0 のときには DMA リクエストもリセットされるので、UE ビットをリセットする前に DMA チャンネルを無効にする必要があります。

スマートカードモードでは (SCEN = 1)、SCLK は UE ビット値にかかわらず、CLKEN = 1 の場合に常に使用可能です。

32.7.3 USART 制御レジスタ 2 (USART_CR2)

アドレスオフセット : 0x04

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADD[7:0]								RTOEN	ABRMOD[1:0]		ABREN	MSBFIRST	DATAINV	TXINV	RXINV
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWAP	LINEN	STOP[1:0]		CLKEN	CPOL	CPHA	LBCL	Res.	LBDIE	LBDL	ADDM7	DIS_NSS	Res.	Res.	SLVEN
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w		r/w	r/w	r/w	r/w			r/w

ビット 31:24 **ADD[7:0]** : USART ノードのアドレス

ADD[7:4] :

このビットは、認識される USART ノードのアドレスまたはキャラクタコードを指定します。

ミュートモードまたは低電力モード中に、マルチプロセッサ通信で 7 ビットアドレスマーク検出によって MCU をウェークアップするために使用されます。トランスミッタによって送信されるキャラクタの MSB は 1 でなければなりません。通常の受信時、ミュートモードが非アクティブなときに（たとえば、ModBus プロトコルのブロック終了検出）、キャラクタ検出のためにも使用することができます。この場合、受信されたキャラクタ全体（8 ビット）が ADD[7:0] 値と比較され、一致した場合は CMF フラグがセットされます。

このビットフィールドは、受信が無効のとき（RE=0）または USART が無効のとき（UE=0）のみ、書き込むことができます。

ADD[3:0] :

このビットは、認識される USART ノードのアドレスまたはキャラクタコードを指定します。

これは、ミュートモードまたは低電力モード中に、マルチプロセッサ通信でアドレスマーク検出によってウェイクアップするために使用されます。

このビットフィールドは、受信が無効のとき（RE=0）または USART が無効のとき（UE=0）のみ、書き込むことができます。

ビット 23 **RTOEN** : レシーバタイムアウト有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : レシーバタイムアウト機能は無効です。

1 : レシーバタイムアウト機能は有効です。

この機能が有効なとき、RTOR（レシーバタイムアウトレジスタ）でプログラムされた時間にわたって RX ラインがアイドル（受信なし）であった場合、USART_ISR レジスタの RTOF フラグがセットされます。

注： USART がレシーバタイムアウト機能をサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページの USART の実装](#)を参照してください。

ビット 22:21 **ABRMOD[1:0]** : 自動ポーレートモード

これらのビットは、ソフトウェアによってセット/クリアされます。

00 : スタートビットの測定がポーレートの検出に使用されます。

01 : 立ち下がリエッジから立ち下がリエッジまでの測定（受信されたフレームはシングルビット = 1 で始まらなければならない、その場合、フレーム = Start10xxxxxx）

10 : 0x7F フレーム検出

11 : 0x55 フレーム検出

このビットフィールドは、ABREN=0 または USART が無効（UE=0）のときのみ書き込むことができます。

注： DATAINV=1 および/または MSBFIRST=1 の場合、パターンはライン上で同じである必要があります（たとえば、MSBFIRST の場合は 0xAA）。

USART が自動ポーレート機能をサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページの USART の実装](#)を参照してください。

ビット 20 ABREN : 自動ボーレート有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 自動ボーレート検出は無効です。

1 : 自動ボーレート検出は有効です。

注 : USART が自動ボーレート機能をサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 19 MSBFIRST : MSBファースト

このビットは、ソフトウェアによってセット／クリアされます。

0 : スタートビットに続いて、データはデータビット 0 から順に送受信されます。

1 : スタートビットに続いて、データは MSB (ビット 7/8) から順に送受信されます。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 18 DATAINV : バイナリデータ反転

このビットは、ソフトウェアによってセット／クリアされます。

0 : データレジスタからの論理データは正／ダイレクトロジックで送受信されます。(1=H、0=L)

1 : データレジスタからの論理データは、負／インバースロジックで送受信されます。(1=L、0=H) パリティビットも反転されます。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 17 TXINV : TX ピンアクティブレベル反転

このビットは、ソフトウェアによってセット／クリアされます。

0 : TX ピン信号は標準ロジックレベルを使用して機能します (V_{DD} =1/アイドル、Gnd=0/マーク)。

1 : TX ピン信号値は反転されます。(V_{DD} =0/マーク、Gnd=1/アイドル)。

これにより、TX ラインで外部インバータを使用できます。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 16 RXINV : RX ピンアクティブレベル反転

このビットは、ソフトウェアによってセット／クリアされます。

0 : RX ピン信号は標準ロジックレベルを使用して機能します (V_{DD} =1/アイドル、Gnd=0/マーク)。

1 : RX ピン信号値は反転されます。(V_{DD} =0/マーク、Gnd=1/アイドル)。

これにより、RX ラインで外部インバータを使用できます。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 15 SWAP : TX/RX ピンのスワップ

このビットは、ソフトウェアによってセット／クリアされます。

0 : TX/RX ピンは標準ピンアウトでの定義に従って使用されます。

1 : TX および RX ピンの機能はスワップされます。これにより、別の USART へのクロスワイヤ接続の場合に動作できます。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 14 LINEN : LIN モード有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : LIN モードは無効です。

1 : LIN モードは有効です。

LIN モードでは、USART_CR1 レジスタの SBKRQ ビットを使用して LIN 同期ブレーク (下位 13 ビット) を送信し、LIN 同期ブレークを検出することができます。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : USART がLINモードをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 13:12 STOP[1:0] : ストップビット

このビットは、ストップビットのプログラミングに使用します。

00 : 1 個のストップビット

01 : 0.5 個のストップビット

10 : 2 個のストップビット

11 : 1.5 個のストップビット

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 11 CLKEN : クロック有効

このビットによって、SCLK ピンを有効にできます。

0 : SCLK ピンは無効です。

1 : SCLK ピンは有効です。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : 同期モードまたはスマートカードモードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。
スマートカードモードでは、スマートカードに SCLK クロックを正しく供給するには、次のステップを順守する必要があります。

UE = 0

SCEN = 1

GTPR 設定

CLKEN = 1

UE = 1

ビット 10 CPOL : クロック極性

このビットによって、同期モードにおける SCLK ピンのクロック出力の極性を選択できます。CPHA ビットと連携して動作し、希望するクロック/データ関係になるようにします。

0 : 送信ウィンドウの外で、SCLK ピンはローレベルを維持します。

1 : 送信ウィンドウの外で、SCLK ピンはハイレベルを維持します。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : 同期モードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 9 CPHA : クロック位相

このビットは、同期モードでの SCLK ピンのクロック出力の位相を選択するために使用されます。CPOL ビットと連携して動作し、希望するクロック/データ関係になるようにします ([図 321](#) および [図 322](#) を参照)。

0 : 最初のクロック遷移が最初のデータキャプチャエッジです。

1 : 2 番目のクロック遷移が最初のデータキャプチャエッジです。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : 同期モードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 8 LBCL : 最終ビットのクロックパルス

このビットは、同期モードで送信される最終データビット (MSB) に関連するクロックパルスを、SCLK ピンに出力する必要があるかどうかを選択するために使用されます。

0 : 最終データビットのクロックパルスは、SCLK ピンに出力されません。

1 : 最終データビットのクロックパルスは、SCLK ピンに出力されます。

注意 : 最終ビットは、USART_CR1 レジスタの M ビットによって選択された 7 または 8 または 9 ビットフォーマットに応じて送信された 7 番目または 8 番目または 9 番目のデータビットです。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : 同期モードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 7 予約済みであり、リセット値に保持する必要があります。

ビット 6 LBDIE : LIN ブレーク検出割込み有効

ブレーク割込みマスクです (ブレークデリミタを使用したブレーク検出)。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの LBDF=1 のときには、割込みが生成されます。

注 : LIN モードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。セクション 32.4 : 952 ページの USART の実装を参照してください。

ビット 5 LBDL : LIN ブレーク検出長

このビットでは、10 ビットと 11 ビットのブレーク検出を選択します。

0 : 10 ビットブレーク検出

1 : 11 ビットブレーク検出

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : LIN モードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。セクション 32.4 : 952 ページの USART の実装を参照してください。

ビット 4 ADDM7 : 7 ビットアドレス検出 / 4 ビットアドレス検出

このビットは、4 ビットアドレス検出と 7 ビットアドレス検出の選択に使用されます。

0 : 4 ビットアドレス検出

1 : 7 ビットアドレス検出 (8 ビットデータモード)

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : 7 ビットおよび 9 ビットデータモードでは、アドレス検出は、それぞれ 6 ビットおよび 8 ビットアドレス (ADD[5:0] および ADD[7:0]) に対して行われます。

ビット 3 DIS_NSS :

DIS_NSS ビットがセットされているとき、NSS ピンの入力は無視されます。

0 : SPI スレーブ選択は NSS 入力ピンに依存します。

1 : SPI スレーブが常に選択され、NSS 入力ピンは無視されます。

注 : SPI スレーブモードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。セクション 32.4 : 952 ページの USART の実装を参照してください。

ビット 2:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 SLVEN : 同期スレーブモード有効

SLVEN ビットがセットされると、同期スレーブモードが有効になります。

0 : スレーブモードは無効です。

1 : スレーブモードは有効です。

注 : SPI スレーブモードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。セクション 32.4 : 952 ページの USART の実装を参照してください。

注 : トランスミッタが有効なときには、CPOL、CPHA、LBCL のビットに書き込まないでください。

32.7.4 USART 制御レジスタ 3 (USART_CR3)

アドレスオフセット : 0x08

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TXFTCFG[2:0]			RXF TIE	RXFTCFG[2:0]			TCBG TIE	TXFTIE	WUFIE	WUS[1:0]		SCARCNT[2:0]			Res.
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DEP	DEM	DDRE	OV R DIS	ONE BIT	CTSIF	CTSE	RTSE	DMAT	DMAR	SCEN	NACK	HD SEL	IRLP	IREN	EIE
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:29 **TXFTCFG[2:0]** : TXFIFO 閾値設定

000 : TXFIFO はその深さの 1/8 に達します。
 001 : TXFIFO はその深さの 1/4 に達します。
 010 : TXFIFO はその深さの 1/2 に達します。
 011 : TXFIFO はその深さの 3/4 に達します。
 100 : TXFIFO はその深さの 7/8 に達します。
 101 : TXFIFO は空になります。
 残りの組み合わせ : 予約済み

ビット 28 **RXF TIE** : RXFIFO 閾値割込み有効

このビットは、ソフトウェアによってセット／クリアされます。
 0 : 割込みは禁止されています。
 1 : 受信 FIFO が RXFTCFG でプログラムされた閾値に達すると、USART 割込みが生成されます。

ビット 27:25 **RXFTCFG[2:0]**: 受信 FIFO 閾値設定

000 : 受信 FIFO はその深さの 1/8 に達します。
 001 : 受信 FIFO はその深さの 1/4 に達します。
 010 : 受信 FIFO はその深さの 1/2 に達します。
 011 : 受信 FIFO はその深さの 3/4 に達します。
 100 : 受信 FIFO はその深さの 7/8 に達します。
 101 : 受信 FIFO はフルになります。
 残りの組み合わせ : 予約済み

ビット 24 **TCBG TIE** : ガード時間前送信完了割込み有効

このビットは、ソフトウェアによってセット／クリアされます。
 0 : 割込みは禁止されています。
 1 : USART_ISR レジスタの TCBGT=1 のときには、USART 割込みが生成されます。

注 : USART がスマートカードモードをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4: 952 ページの USART の実装](#)を参照してください。

ビット 23 **TXFTIE** : TXFIFO 閾値割込み有効

このビットは、ソフトウェアによってセット／クリアされます。
 0 : 割込みは禁止されています。
 1 : TXFIFO が TXFTCFG でプログラムされた閾値に達すると、USART 割込みが生成されます。

ビット 22 WUFIE 低電力モードからのウェイクアップ割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0：割込みは禁止されています。

1：USART_ISR レジスタの WUF=1 のときには、USART 割込みが生成されます。

注： WUFIE は、低電力モードに入る前にセットする必要があります。

USART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4：952 ページの USART の実装](#)を参照してください。

ビット 21:20 WUS[1:0]：低電力モードからのウェイクアップ割込みフラグ選択

このビットフィールドは、WUF を有効にするイベントを指定します（低電力モードからのウェイクアップフラグ）。

00：WUF はアドレス一致時に有効になります（ADD[7:0] および ADDM7 による定義に従って）。

01：予約済み。

10：WUF はスタートビット検出時に有効になります。

11：WUF は RXNE/RXFNE 時に有効になります。

このビットフィールドは、USART が無効（UE=0）のときのみ書き込むことができます。

USART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4：952 ページの USART の実装](#)を参照してください。

ビット 19:17 SCARCNT[2:0]：スマートカード自動再試行カウンタ

このビットフィールドは、スマートカードモードにおける送受信の再試行回数を指定します。

送信モードでは、送信エラーが生成されるまでの送信の自動再試行回数を指定します（FE ビットをセット）。

受信モードでは、受信エラーが生成される（RXNE/RXFNE および PE ビットのセット）までの受信の試行エラー回数を指定します。

このビットフィールドは、USART が無効（UE=0）のときのみプログラムする必要があります。

USART が有効になると（UE=1）、このビットフィールドは再送信を停止するために 0x0 にのみ書き込み可能です。

0x0：再送信無効 - 送信モードでの自動再送信禁止

0x1 から 0x7：自動再送信試行回数（信号エラーの生成前）

注： スマートカードモードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4：952 ページの USART の実装](#)を参照してください。

ビット 16 予約済みであり、リセット値に保持する必要があります。

ビット 15 DEP：ドライバ有効極性選択

0：DE 信号はアクティブハイです。

1：DE 信号はアクティブローです。

このビットは、USART が無効（UE=0）のときのみ書き込むことができます。

注： ドライバ有効機能がサポートされない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4：952 ページの USART の実装](#)を参照してください。

ビット 14 DEM：ドライバ有効モード

このビットにより、DE 信号によって外部トランシーバ制御を有効にできます。

0：DE 機能は無効です。

1：DE 機能は有効です。DE 信号は RTS ピンで出力されます。

このビットは、USART が無効（UE=0）のときのみ書き込むことができます。

注： ドライバ有効機能がサポートされない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4：952 ページの USART の実装](#)。

ビット 13 DDRE : 受信エラー時 DMA 無効

0 : 受信エラーの場合、DMA は無効になりません。対応するエラーフラグはセットされますが、RXNE は 0 に保たれ、オーバーランを防ぎます。結果として、DMA リクエストはアサートされないの、エラーのあるデータは転送されず (DMA リクエストなし)、次の正しい受信データが転送されます。(スマートカードモードで使用されます)

1 : 受信エラーの後、DMA は無効化されます。対応するエラーフラグと RXNE がセットされます。エラーフラグがクリアされるまで、DMA リクエストはマスクされます。つまり、ソフトウェアはまず最初に DMA リクエストを無効にするか (DMAR = 0)、FIFO モードが有効な場合、RXNE/RXFNE をクリアしてから、エラーフラグをクリアする必要があります。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : 受信エラーは、パリティエラー、フレーミングエラー、またはノイズエラーです。

ビット 12 OVRDIS : オーバーラン無効

このビットは、受信オーバーラン検出を無効にするために使用されます。

0 : オーバーランエラーフラグ、ORE は、受信データが読み出される前に新しいデータを受信したときにセットされます。

1 : オーバーラン機能は無効です。RXNE フラグがまだセットされている間に新しいデータを受信した場合、

ORE フラグはセットされず、新しく受信されたデータが USART_RDR レジスタの前の内容に上書きされます。FIFO モードが有効なとき、RXFIFO はバイパスされ、データは直接、USART_RDR レジスタに書き込まれます。FIFO 管理が有効になっているときでも、RXNE フラグが使用されます。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : この制御ビットにより、データを読み出さずに通信フローをチェックできます。

ビット 11 ONEBIT : 1 サンプルビット方式有効

このビットによって、サンプル方式を選択できます。1 サンプルビット方式が選択されると、ノイズ検出フラグ (NE) が無効になります。

0 : 3 サンプルビット方式

1 : 1 サンプルビット方式

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 10 CTSIE : CTS 割込み有効

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの CTSIF=1 のときには、割込みが生成されます。

注 : ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持する必要があります。セクション 32.4 : 952 ページの USART の実装を参照してください。

ビット 9 CTSE : CTS 有効

0 : CTS ハードウェアフロー制御が無効です。

1 : CTS モードが有効です。データは nCTS 入力のアサート (0 に固定) されている場合にのみ転送されます。データ転送中に nCTS 入力にネグートされると、送信は停止前に完了します。nCTS がネグートされている間にデータがデータレジスタに書き込まれた場合、nCTS がアサートされるまで送信は延期されます。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持する必要があります。セクション 32.4 : 952 ページの USART の実装を参照してください。

ビット 8 RTSE : RTS 有効

0 : RTS ハードウェアフロー制御が無効です。

1 : RTS 出力は有効であり、レシーババッファにスペースがあるときにのみ、データがリクエストされます。現在の文字が転送された後、データの転送は停止すると期待されます。データを受信できるとき、nRTS 出力がアサートされます (0 にプルされます)。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持する必要があります。セクション 32.4 : 952 ページの USART の実装を参照してください。

ビット 7 DMAT : DMA 有効トランスミッタ

このビットは、ソフトウェアでセット / クリアされます。

1 : DMA モードは送信に有効です。

0 : DMA モードは送信に無効です。

ビット 6 DMAR : DMA 有効レシーバ

このビットは、ソフトウェアでセット / クリアされます。

1 : DMA モードが受信に有効です。

0 : DMA モードが受信に無効です。

ビット 5 SCEN : スマートカードモード有効

このビットはスマートカードモードを有効にするために使用します。

0 : スマートカードモードが無効です。

1 : スマートカードモードが有効です。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : USART がスマートカードモードをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 4 NACK : スマートカード NACK 有効

0 : パリティエラーの際の NACK 転送が無効です。

1 : パリティエラー時の NACK 転送が有効です。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : USART がスマートカードモードをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 3 HDSEL : 半二重選択

単線半二重モードの選択です。

0 : 半二重モードは選択されません。

1 : 半二重モードが選択されます。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

ビット 2 IRLP : IrDA 低電力

このビットは、通常と低電力の IrDA モードの選択に使用されます。

0 : 通常モード

1 : 低電力モード

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : IrDA モードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 1 IREN : IrDA モード有効

このビットは、ソフトウェアによってセット / クリアされます。

0 : IrDA は無効です。

1 : IrDA は有効です。

このビットは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : IrDA モードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 0 EIE : エラー割込みイネーブル

エラー割込み有効ビットは、フレーミングエラー、オーバーランエラー、ノイズフラグ、または SPI スレーブアンダーランエラー (USART_ISR レジスタの FE=1、ORE=1、NE=1 または UDR=1) の場合に割込み生成を有効にするために必要です。

0 : 割込みは禁止されています。

1 : USART_ISR レジスタの FE=1、ORE=1、NE=1 または UDR=1 (SPI スレーブモードで) のときに、割込みが生成されます。

32.7.5 USART ボーレートレジスタ (USART_BRR)

このレジスタは、USART が無効 (UE=0) のときのみ書き込むことができます。自動ボーレート検出モードでハードウェアによって自動的に更新されます。

アドレスオフセット : 0x0C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BRR[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 BRR[15:0] : USART ボーレート

BRR[15:4]

BRR[15:4] = USARTDIV[15:4]

BRR[3:0]

OVER8 = 0 のとき、BRR[3:0] = USARTDIV[3:0]。

OVER8 = 1 のとき、

BRR[2:0] = USARTDIV[3:0] であり、右に 1 ビットシフトされます。

BRR[3] は、クリアされたままにする必要があります。

32.7.6 USART ガード時間およびプリスケアラレジスタ (USART_GTPR)

アドレスオフセット : 0x10

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GT[7:0]								PSC[7:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:8 **GT[7:0]** : ガード時間値

このビットフィールドは、ガード時間値をボーレート周期数でプログラムするために使用します。

これはスマートカードモードで使用します。このガード時間値の後は転送完了フラグがセットされます。

このビットフィールドは、USART が無効 (UE=0) のときのみ書き込むことができます。

注 : スマートカードモードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。 [セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。

ビット 7:0 **PSC[7:0]** : プリスケアラ値

IrDA 低電力および IrDA 通常モード :
PSC[7:0] = IrDA 通常および低電力ボーレート
USART クロックソースを分周して低電力周波数を得るためのプリスケアラのプログラミングに使用します。
クロックソースは、レジスタに与えられた値（上位 8 ビット）で分周されます。
00000000 : 予約済み - この値はプログラミングしないでください。
00000001 : クロックソースは 1 で分周されます。
00000010 : クロックソースは 2 で分周されます。
.....

スマートカードモード :
PSC[4:0] : プリスケアラ値
USART クロックソースを分周してスマートカードのクロックを提供するプリスケアラのプログラミングに使用します。
レジスタで指定された値（上位 5 ビット）を 2 倍して、クロックソース周波数の分周比を求めます。
00000 : 予約済み - この値はプログラミングしないでください。
00001 : クロックソースは 2 で分周されます。
00010 : クロックソースは 4 で分周されます。
00011 : クロックソースは 6 で分周されます。
.....

このビットフィールドは、USART が無効（UE=0）のときのみ書き込むことができます。

注 : **スマートカードモードが使用される場合、ビット [7:5] はクリアされたままにする必要があります。**
 スマートカードモードや IrDA モードがサポートされない場合、このビットフィールドは予約済み
 であり、ハードウェアによって強制的に“0”に設定されます。 [セクション 32.4 : 952 ページの](#)
 [USART の実装](#)を参照してください。

32.7.7 USART レシーバタイムアウトレジスタ（USART_RTOR）

アドレスオフセット : 0x14

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BLEN[7:0]								RTO[23:16]							
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTO[15:0]															
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:24 **BLEN[7:0]** : ブロック長

このビットフィールドは、受信時のスマートカード T=1 のブロック長を指定します。この値は、情報文字の数 + エピローグフィールドの長さ（1-LEC/2-CRC）- 1 と等しくなります。

例 :

BLEN = 0 -> 0 情報文字 + LEC
BLEN = 1 -> 0 情報文字 + CRC
BLEN = 255 -> 254 情報文字 + CRC（合計 256 文字）

スマートカードモードでは、TXE="0"（FIFO モードが有効な場合は TXFE ="0"）のときにブロック長カウンタがリセットされます。

このビットフィールドは、他のモードでも使用できます。この場合、RE=0（受信無効）のとき、および/または EOBCF ビットが 1 に書き込まれたときに、ブロック長カウンタがリセットされます。

注 : **この値は、ブロック受信の開始後にプログラムできます（プロローグフィールドの LEN 文字のデータを使用）。必ず受信したブロックにつき一度だけプログラムするようにしてください。**

ビット 23:0 **RTO[23:0]** : レシーバタイムアウト値

このビットフィールドは、レシーバタイムアウト値をボークロック数で指定します。

標準モードでは、最後の受信キャラクタの後、RTO 値を超える間、新しいスタートビットが検出されなかった場合、RTOF フラグがセットされます。

スマートカードモードでは、この値は CWT および BWT を実装するために使用されます。詳細については、スマートカードの章を参照してください。この標準では、CWT/BWT 測定は最後の受信キャラクタのスタートビットから開始して行われます。

注 : この値は、受信キャラクタごとにプログラムされる必要があります。

注 : RTOR は、動作中に書き込むことができます。新しい値がカウンタ以下の場合、RTOF フラグがセットされます。

レシーバタイムアウト機能がサポートされない場合、このレジスタは予約済みであり、ハードウェアによって 0x00000000 に強制的に設定されます。[セクション 32.4: 952 ページの USART の実装](#)を参照してください。

32.7.8 USART リクエストレジスタ (USART_RQR)

アドレスオフセット : 0x18

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXFRQ	RXFRQ	MMRQ	SBKRQ	ABRRQ
											w	w	w	w	w

ビット 31:5 予約済みであり、リセット値に保持する必要があります。

ビット 4 **TXFRQ** : 送信データー掃リクエスト

FIFO モードが無効になっている場合は、このビットに“1”を書き込むと、TXE フラグがセットされます。これにより、送信データを破棄できます。このビットは、エラー (NACK) によりデータが送信されなかった場合、および USART_ISR レジスタで FE フラグがアクティブである場合に、スマートカードモードでのみ使用する必要があります。USART がスマートカードモードをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。

FIFO モードが有効な場合、FIFO 全体を一掃するために TXFRQ ビットがセットされます。これによって TXFE フラグ (送信 FIFO エンプティ、USART_ISR レジスタのビット 23) がセットされます。送信 FIFO の一掃は、UART モードおよびスマートカードモードの両方でサポートされています。

注 : FIFO モードでは、一掃リクエスト中にデータがデータレジスタに書き込まれないようにするために、TxFIFO が空になるまで TXFNF フラグはリセットされます。

ビット 3 **RXFRQ** : 受信データー掃リクエスト

このビットに 1 を書き込むと、受信 FIFO 全体を空にします (すなわち、RXFNE ビットをクリアします)。これにより、受信したデータを読み出さずに破棄して、オーバーラン条件を避けることができます。

- ビット 2 **MMRQ** : ミュートモードリクエスト
このビットに 1 を書き込むと、USART はミュートモードになり、RWU フラグはリセットされます。
- ビット 1 **SBKRQ** : ブレーク送信リクエスト
このビットに 1 を書き込むと、SBKF フラグがセットされ、送信マシンが使用可能になるとすぐに、ラインで BREAK を送信するリクエストが発行されます。
注 : アプリケーションが、まだ送信されていないものも含めて、以前に挿入されたすべてのデータに続いてブレークキャラクタを送信する必要がある場合、ソフトウェアは SBKRQ ビットをセットする前に、TXE フラグのアサートを待つ必要があります。
- ビット 0 **ABRRQ** : 自動ボーレートリクエスト
このビットに 1 を書き込むと、USART_ISR の ABRF フラグがリセットされ、次の受信データフレームでの自動ボーレート測定をリクエストします。
注 : USART が自動ボーレート機能をサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページの USART の実装](#)を参照してください。

32.7.9 USART 割込みおよびステータスレジスタ [オルタネート] (USART_ISR)

アドレスオフセット : 0x1C
リセット値 : 0x0XX0 00C0
XX = 28 (FIFO/スマートカードモード が有効の場合)
XX = 08 (FIFO が有効で、スマートカードモード が無効の場合)
同じレジスタが FIFO モード有効 (このセクション) でも、FIFO モード無効 (次のセクション) でも使用できます。

FIFO モードが有効な場合

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	TXFT	RXFT	TCBGT	RXFF	TXFE	RE ACK	TE ACK	WUF	RWU	SBKF	CMF	BUSY
				r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ABRF	ABRE	UDR	EOBF	RTOF	CTS	CTSIF	LBDF	TXFNF	TC	RXFNE	IDLE	ORE	NE	FE	PE
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

- ビット 31:28 予約済みであり、リセット値に保持する必要があります。
- ビット 27 **TXFT** : TXFIFO 閾値フラグ
このビットは、TXFIFO が USART_CR3 レジスタの TXFTCFG でプログラムされた閾値に達したとき、すなわち、TXFIFO に TXFTCFG の空き場所ができたときに、ハードウェアによってセットされます。USART_CR3 レジスタの TXFTIE ビット =1 (ビット 31) の場合、割込みが生成されます。
0 : TXFIFO はプログラムされた閾値に達していません。
1 : TXFIFO はプログラムされた閾値に達しました。

ビット 26 **RXFT** : RXFIFO 閾値フラグ

このビットは、USART_CR3 レジスタの RXFTCFG でプログラムされた閾値に達したときに、ハードウェアによってセットされます。これは、受信 FIFO に (RXFTCFG - 1) 個のデータがあり、USART_RDR レジスタに 1 個のデータがあることを意味します。USART_CR3 レジスタの RXFTIE ビット=1 (ビット 27) の場合、割込みが生成されます。

0 : 受信 FIFO はプログラムされた閾値に達していません。

1 : 受信 FIFO はプログラムされた閾値に達しました。

注 : **RXFTCFG** 閾値が“101”に設定されているとき、16 個のデータが利用可能になった場合 (すなわち、RXFIFO に 15 個のデータが入り、USART_RDR に 1 個のデータが入った場合)、RXFT フラグがセットされます。したがって、17 番目の受信データによってオーバーランエラーが起きることはありません。オーバーランエラーは 18 番目のデータを受信した後に発生します。

ビット 25 **TCBGT** : ガード時間前送信完了フラグ

このビットは、USART_TDR に書き込まれた最後のデータがシフトレジスタから正しく送信されたときにセットされます。

スマートカードモードで、データを含むフレームの送信が完了し、スマートカードが NACK を返信しなかった場合、このビットはハードウェアによってセットされます。また、USART_CR3 レジスタで TCBGTIE=1 であれば、割込みが生成されます。

このビットは、USART_ICR レジスタの TCBGTCF に 1 を書き込むことによって、または USART_TDR レジスタに書き込むことによって、ソフトウェアによってクリアされます。

0 : 送信が完了していないか、または送信が正常に完了していません (つまり、カードから NACK を受信)。

1 : 送信は正常に完了しました (ガード時間完了前で、スマートカードから NACK なし)。

注 : **USART** がスマートカードモードをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。**USART** がスマートカードモードをサポートしている場合でこのモードが有効な場合、TCBGT のリセット値は“1”です。[セクション 32.4 : 952 ページの USART の実装を参照してください。](#)

ビット 24 **RXFF** : RXFIFO フル

このビットは、受信したデータの数 RXFIFO サイズ + 1 と一致したときに (RXFIFO がフルで、USART_RDR レジスタに 1 個のデータ)、ハードウェアによってセットされます。

USART_CR1 レジスタの RXFFIE ビット=1 である場合、割込みが生成されます。

0 : RXFIFO はフルではありません。

1 : RXFIFO はフルです。

ビット 23 **TXFE** : TXFIFO エンプティ

このビットは、TXFIFO が空のとき、ハードウェアによってセットされます。TXFIFO に少なくとも 1 データが入ったとき、このフラグはクリアされます。TXFE フラグは、USART_RQR レジスタのビット TXFRQ (ビット 4) に 1 を書き込むことによってセットすることもできます。

USART_CR1 レジスタの TXFEIE ビット=1 (ビット 30) の場合、割込みが生成されます。

0 : TXFIFO は空ではありません。

1 : TXFIFO は空です。

ビット 22 **REACK** : 受信有効確認応答フラグ

このビットは、受信有効値が USART によって考慮されるときに、ハードウェアによってセット/リセットされます。

これを使用して、低電力モードに入る前に、USART が受信できる状態であることを確認できます。

注 : **USART** がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4 : 952 ページの USART の実装を参照してください。](#)

ビット 21 **TEACK** : 送信有効確認応答フラグ

このビットは、送信有効値が USART によって考慮されるときに、ハードウェアによってセット/リセットされます

USART_CR1 レジスタで TE=0 を書き込んだ後、TE=1 を書き込むことによってアイドルフレームリクエストが生成されるとき、TE=0 の最小周期を満たすために使用できます。

ビット 20 WUF : 低電力モードからのウェイクアップフラグ

このビットは、ウェイクアップイベントが検出されたときに、ハードウェアによってセットされます。イベントは、WUS ビットフィールドによって定義されます。USART_ICR レジスタの WUCF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR3 レジスタの WUFIE=1 である場合、割込みが生成されます。

注： UESM がクリアされると、WUF フラグもクリアされます。

USART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4：952 ページの USART の実装](#)を参照してください。

ビット 19 RWU : レシーバのミュートモードからのウェイクアップ

このビットは、USART がミュートモードかどうかを示します。ウェイクアップ/ミュートシーケンスが認識されたときに、ハードウェアによってクリア/セットされます。ミュートモード制御シーケンス（アドレスまたは IDLE）は、USART_CR1 レジスタの WAKE ビットによって選択されます。

IDLE モードでのウェイクアップが選択されたとき、このビットは USART_RQR レジスタの MMRQ ビットに 1 を書き込むことによって、ソフトウェアによってのみセットできます。

0：レシーバはアクティブモードです。

1：レシーバはミュートモードです。

注： USART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4：952 ページの USART の実装](#)を参照してください。

ビット 18 SBKF : ブレーク送信フラグ

このビットは、ブレークキャラクタ送信がリクエストされたことを示します。USART_CR3 レジスタの SBKRQ ビットに 1 を書き込むことによって、ソフトウェアによってセットされます。ブレーク送信のストップビット時に、ハードウェアによって自動的にリセットされます。

0：ブレークキャラクタは送信されません。

1：ブレークキャラクタは送信されます。

ビット 17 CMF : キャラクター一致フラグ

このビットは、ADD[7:0] によって定義されたキャラクタが受信されたときに、ハードウェアによってセットされます。USART_ICR レジスタの CMCF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR1 レジスタの CMIE=1 の場合、割込みが生成されます。

0：キャラクター一致は検出されていません。

1：キャラクター一致が検出されました。

ビット 16 BUSY : ビジーフラグ

このビットは、ハードウェアによってセット/リセットされます。RX ラインで通信中（スタートビットの検出時）はアクティブです。成否にかかわらず、受信終了時にリセットされます。

0：USART はアイドルです（受信なし）。

1：受信中です。

ビット 15 ABRF : 自動ボーレートフラグ

このビットは、自動ボーレートがセットされたとき（RXFNE もセットされ、RXFNEIE=1 の場合は割込みが生成されます）、または、自動ボーレート操作が成功せずに完了したときにハードウェアによってセットされます（ABRE=1）（この場合、ABRE、RXFNE、および FE もセットされます）。

新しい自動ボーレート検出をリクエストするために、USART_RQR レジスタの ABRRQ に 1 を書き込むことによって、ソフトウェアによってクリアされます。

注： USART が自動ボーレート機能をサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 14 ABRE : 自動ボーレートエラー

このビットは、ボーレート測定が失敗した場合に、ハードウェアによってセットされます（範囲外のボーレートまたはキャラクタ比較の失敗）。

USART_CR3 レジスタの ABRRQ ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

注： USART が自動ボーレート機能をサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 13 UDRSPI スレープアンダーランエラーフラグ

スレープ送信モードでは、ソフトウェアが USART_TDR にまだ値をロードしていない間に、データ送信用の最初のクロックパルスが現われると、このフラグがセットされます。このフラグは、USART_ICR レジスタの UDRCF ビットをセットすることによってリセットされます。

0 : アンダーランエラーはありません。

1 : アンダーランエラーが発生しました。

注： USART が SPI スレープモードをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。セクション 32.4 : 952 ページの USART の実装を参照してください。

ビット 12 EOBF : ブロック終了フラグ

このビットは、完全なブロックが受信されたときに、ハードウェアによってセットされます（たとえば、T=1 スマートカードモード）。検出は、受信バイト数が BLEN + 4 以上である場合に行われます（ブロックの開始時から、ブロログを含む）。

USART_CR2 レジスタの EOBF=1 である場合、割込みが生成されます。

USART_ICR レジスタの EOBCF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

0 : ブロック終了に達していません。

1 : ブロック終了（文字数）に達しました。

注： スマートカードモードがサポートされていないときは、このビットは予約済みであり、リセット値に保持されます。セクション 32.4 : 952 ページの USART の実装を参照してください。

ビット 11 RTOF : レシーバタイムアウト

このビットは、RTOR レジスタでプログラムされたタイムアウト値が通信なしで経過したときに、ハードウェアによってセットされます。USART_ICR レジスタの RTOCF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR2 レジスタの RTOIE=1 の場合、割込みが生成されます。

スマートカードモードでは、タイムアウトは CWT または BWT タイミングに対応します。

0 : タイムアウト値に達していません。

1 : データを受信せずにタイムアウト値に達しました。

注： 時間が RTOR レジスタでプログラムされた値に等しい場合、2 つのキャラクタが分離され、RTOF はセットされません。この時間がこの値に 2 サンプル時間（オーバーサンプリング方式によって 2/16 または 2/8）を加えた値を超える場合、RTOF フラグがセットされます。

カウンタは RE=0 の場合でもカウントしますが、RTOF は RE=1 のときのみセットされます。RE がセットされたときにタイムアウトがすでに経過していた場合、RTOF はセットされます。

USART がレシーバタイムアウト機能をサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 10 CTS : CTS フラグ

このビットは、ハードウェアによってセット／リセットされます。nCTS 入力ピンのステータスの反転コピーです。

0 : nCTS ラインはセットされました。

1 : nCTS ラインはリセットされました。

注： ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 9 CTSIF : CTS 割込みフラグ

このビットは、CTSE ビットがセットされていた場合、nCTS 入力がトグルしたときにハードウェアによってセットされます。USART_ICR レジスタの CTSCF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

また、USART_CR3 レジスタで CTSIE=1 であれば、割込みが生成されます。

0 : nCTS ステータスラインでの変更はありません。

1 : nCTS ステータスラインで変更がありました。

注： ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 8 LBDF : LIN ブレーク検出フラグ

このビットは、LIN ブレークが検出されると、ハードウェアによってセットされます。USART_ICR レジスタの LBD CF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR2 レジスタの LBDIE=1 である場合、割込みが生成されます。

0 : LIN ブレークは検出されませんでした。

1 : LIN ブレークが検出されました。

注： USART が LIN モードをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4 : 952 ページの USART の実装](#)を参照してください。

ビット 7 TXFNF : TXFIFO はフルではありません。

TXFIFO がフルではない、つまり USART_TDR にデータを書き込めるとき、TXFNF はハードウェアによってセットされます。USART_TDR レジスタへの書き込み動作ごとにデータが TXFIFO に格納されます。このフラグは TXFIFO がフルになるまでセットされたままになります。TXFIFO がフルになると、このフラグはクリアされ、データを USART_TDR に書き込むことができないことを示します。

USART_CR1 レジスタの TXFNFIE ビット =1 の場合、割込みが生成されます。

0 : 送信 FIFO フル

1 : 送信 FIFO ノットフル

注： 一掃リクエスト中、TXFIFO が空になるまで、TXFNF はリセットに維持されます。一掃リクエストを (TXFRQ ビットをセットすることによって) 送信した後、TXFIFO に書き込む前に TXFNF フラグをチェックする必要があります (TXFNF および TXFE は同時にセットされます)。

このビットは、シングルバッファ送信時に使用されます。

ビット 6 TC : 送信完了

このビットは、USART_TDR に書き込まれた最後のデータがシフトレジスタから送信されたことを示します。

データを含むフレームの送信が完了し、TXFE がセットされたとき、ハードウェアによってセットされます。

USART_CR1 レジスタの TCIE=1 である場合、割込みが生成されます。

TC ビットは、USART_ICR レジスタの TCCF に 1 を書き込むことによって、または USART_TDR レジスタに書き込むことによって、ソフトウェアによってクリアされます。

0 : 送信は完了していません。

1 : 送信は完了しています。

注： TE ビットがリセットされ、送信中でなかった場合、TC ビットはただちにセットされます。

ビット 5 RXFNE : RXFIFO は空ではありません。

RXFNE ビットは、RXFIFO が空でないとき、つまりデータが USART_RDR レジスタから読み出せるときに、ハードウェアによってセットされます。USART_RDR からの読み出し動作のたびに、RXFIFO の 1 つの場所が解放されます。

RXFIFO が空になると、RXFNE がクリアされます。RXFNE フラグは、USART_RQR レジスタの RXFRQ に 1 を書き込むことによってクリアすることもできます。

USART_CR1 レジスタの RXFNEIE=1 の場合、割込みが生成されます。

0 : データは受信されていません。

1 : 受信データを読み出すことができます。

ビット 4 IDLE : アイドルライン検出

このビットは、アイドルラインが検出されたときに、ハードウェアによってセットされます。USART_CR1 レジスタの IDLEIE=1 である場合、割込みが生成されます。USART_ICR レジスタの IDLECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

0 : アイドルラインは検出されていません。

1 : アイドルラインが検出されました。

注： RXFNE ビットがセットされるまで（新しいアイドルラインが発生するまで）、IDLE ビットは再びセットされません。

ミュートモードが有効な場合（MME=1）、USART がミュートでない場合（RWU=0）、WAKE ビットによって選択されたミュートモードに関係なく、IDLE はセットされます。RWU=1 の場合、IDLE はセットされません。

ビット 3 ORE : オーバーランエラー

このビットは、RXNE="1"（FIFO モードが有効な場合は RXFF="1"）のときに、現在シフトレジスタに受信中のデータを USART_RDR レジスタに転送する準備ができたときに、ハードウェアによってセットされます。USART_ICR レジスタの ORECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR1 レジスタの RXFNEIE=1 または EIE=1 の場合、割込みが生成されます。

0 : オーバーランエラーはありません。

1 : オーバーランエラーが検出されました。

注： このビットがセットされると、USART_RDR レジスタの内容は失われませんが、シフトレジスタは上書きされます。EIE ビットがセットされている場合、マルチバッファ通信中に ORE フラグがセットされた場合、割込みが生成されます。

USART_CR3 レジスタの OVRDIS ビットがセットされると、このビットは永続的に 0 に強制設定されます（オーバーラン検出なし）。

ビット 2 NE : ノイズ検出フラグ

このビットは、受信フレームでノイズが検出されるとハードウェアによってセットされます。USART_ICR レジスタの NFCF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

0 : ノイズは検出されていません。

1 : ノイズが検出されました。

注： このビットは、割込みを生成する RXFNE ビットと同時に発生するため、割込みを生成しません。EIE ビットがセットされている場合、マルチバッファ通信中に NE フラグがセットされると、割込みが生成されます。

ラインがノイズフリーであるとき、NE フラグを無効にして、ONEBIT ビットに 1 をプログラミングして偏差に対する USART の許容誤差を増加させることができます（[セクション 32.5.8: 970 ページのクロック偏差に対する USART レシーバの許容誤差](#)を参照）。

このエラーはUSART_RDR 内のキャラクタに関連します。

ビット 1 FE : フレーミングエラー

このビットは、非同期化、過度なノイズ、またはブレークキャラクタが検出されたときに、ハードウェアによってセットされます。USART_ICR レジスタの FECF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

スマートカードモードでデータを送信しているとき、送信時、成功せずに（カードがデータフレームを NACK）最大送信試行回数に達すると、このビットがセットされます。

USART_CR1 レジスタの EIE=1 の場合、割込みが生成されます。

0 : フレーミングエラーは検出されていません。

1 : フレーミングエラーまたはブレークキャラクタが検出されました。

注： このエラーはUSART_RDR 内のキャラクタに関連します。

ビット 0 PE : パリティエラー

このビットは、レシーバモードでパリティエラーが発生したときに、ハードウェアによってセットされます。USART_ICR レジスタの PECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR1 レジスタの PEIE=1 である場合、割込みが生成されます。

0 : パリティエラーはありません。

1 : パリティエラー

注： このエラーはUSART_RDR 内のキャラクタに関連します。

32.7.10 USART 割込みおよびステータスレジスタ [オルタネート] (USART_ISR)

アドレスオフセット : 0x1C

リセット値 : 0x0000 00C0

同じレジスタが FIFO モード有効（前のセクション）でも、FIFO モード無効（このセクション）でも使用できます。

FIFO モードが無効の場合

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	TCBGT	Res.	Res.	RE ACK	TE ACK	WUF	RWU	SBKF	CMF	BUSY
						r			r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ABRF	ABRE	UDR	EOBF	RTOF	CTS	CTSIF	LBDF	TXE	TC	RXNE	IDLE	ORE	NE	FE	PE
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:26 予約済みであり、リセット値に保持する必要があります。

ビット 25 TCBGT : ガード時間前送信完了フラグ

このビットは、USART_TDR に書き込まれた最後のデータがシフトレジスタから正しく送信されたときにセットされます。

スマートカードモードで、データを含むフレームの送信が完了し、スマートカードが NACK を返信しなかった場合、このビットはハードウェアによってセットされます。また、USART_CR3 レジスタで TCBGTIE=1 であれば、割込みが生成されます。

このビットは、USART_ICR レジスタの TCBGTCF に 1 を書き込むことによって、または USART_TDR レジスタに書き込むことによって、ソフトウェアによってクリアされます。

0 : 送信が完了していないか、または送信が正常に完了していません（つまり、カードから NACK を受信）。

1 : 送信は正常に完了しました（ガード時間完了前で、スマートカードから NACK なし）。

注： USART がスマートカードモードをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。USART がスマートカードモードをサポートしている場合でこのモードが有効な場合、TCBGT のリセット値は“1”です。[セクション 32.4：952 ページのUSART の実装](#)を参照してください。

ビット 24:23 予約済みであり、リセット値に保持する必要があります。

ビット 22 REACK : 受信有効確認応答フラグ

このビットは、受信有効値が USART によって考慮されるときに、ハードウェアによってセット/リセットされます。

これを使用して、低電力モードに入る前に、USART が受信できる状態であることを確認できます。

注： USART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4：952 ページのUSART の実装](#)を参照してください。

ビット 21 TEACK : 送信有効確認応答フラグ

このビットは、送信有効値が USART によって考慮されるときに、ハードウェアによってセット/リセットされます

USART_CR1 レジスタで TE=0 を書き込んだ後、TE=1 を書き込むことによってアイドルフレームリクエストが生成されるとき、TE=0 の最小周期を満たすために使用できます。

ビット 20 WUF : 低電力モードからのウェイクアップフラグ

このビットは、ウェイクアップイベントが検出されたときに、ハードウェアによってセットされます。イベントは、WUS ビットフィールドによって定義されます。USART_ICR レジスタの WUCF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR3 レジスタの WUFIE=1 である場合、割込みが生成されます。

注： UESM がクリアされると、WUF フラグもクリアされます。

USART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4：952 ページのUSART の実装](#)を参照してください。

ビット 19 RWU : レシーバのミュートモードからのウェイクアップ

このビットは、USART がミュートモードかどうかを示します。ウェイクアップ/ミュートシーケンスが認識されたときに、ハードウェアによってクリア/セットされます。ミュートモード制御シーケンス（アドレスまたは IDLE）は、USART_CR1 レジスタの WAKE ビットによって選択されます。

IDLE モードでのウェイクアップが選択されたとき、このビットは USART_RQR レジスタの MMRQ ビットに 1 を書き込むことによって、ソフトウェアによってのみセットできます。

0：レシーバはアクティブモードです。

1：レシーバはミュートモードです。

注： USART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4：952 ページのUSART の実装](#)を参照してください。

ビット 18 SBKF : ブレーク送信フラグ

このビットは、ブレークキャラクタ送信がリクエストされたことを示します。USART_CR3 レジスタの SBKRQ ビットに 1 を書き込むことによって、ソフトウェアによってセットされます。ブレーク送信のストップビット時に、ハードウェアによって自動的にリセットされます。

0：ブレークキャラクタは送信されません。

1：ブレークキャラクタは送信されます。

ビット 17 CMF : キャラクター一致フラグ

このビットは、ADD[7:0] によって定義されたキャラクタが受信されたときに、ハードウェアによってセットされます。USART_ICR レジスタの CMCF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR1 レジスタの CMIE=1 の場合、割込みが生成されます。

0：キャラクター一致は検出されていません。

1：キャラクター一致が検出されました。

ビット 16 BUSY : ビジーフラグ

このビットは、ハードウェアによってセット/リセットされます。RX ラインで通信中（スタートビットの検出時）はアクティブです。成否にかかわらず、受信終了時にリセットされます。

0：USART はアイドルです（受信なし）。

1：受信中です。

ビット 15 ABRF : 自動ボーレートフラグ

このビットは、自動ボーレートがセットされたときにハードウェアによってセットされ (RXNE もセットされ、RXNEIE=1 の場合は割込みが生成されます)、または、自動ボーレート操作が成功せずに完了したときにセットされます (ABRE=1) (この場合、ABRE、RXNE、および FE もセットされます)。新しい自動ボーレート検出をリクエストするために、USART_RQR レジスタの ABRRQ に 1 を書き込むことによって、ソフトウェアによってクリアされます。

注: USART が自動ボーレート機能をサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 14 ABRE : 自動ボーレートエラー

このビットは、ボーレート測定が失敗した場合に、ハードウェアによってセットされます (範囲外のボーレートまたはキャラクタ比較の失敗)。USART_CR3 レジスタの ABRRQ ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

注: USART が自動ボーレート機能をサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 13 UDRSPI スレーブアンダーランエラーフラグ

スレーブ送信モードでは、ソフトウェアが USART_TDR にまだ値をロードしていない間に、データ送信用の最初のクロックパルスが現われると、このフラグがセットされます。このフラグは、USART_ICR レジスタの UDRCF ビットをセットすることによってリセットされます。

0 : アンダーランエラーはありません。

1 : アンダーランエラーが発生しました。

注: USART が SPI スレーブモードをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4 : 952 ページの USART の実装](#)を参照してください。

ビット 12 EOBF : ブロック終了フラグ

このビットは、完全なブロックが受信されたときに、ハードウェアによってセットされます (たとえば、T=1 スマートカードモード)。検出は、受信バイト数が BLEN + 4 以上である場合に行われます (ブロックの開始時から、プロローグを含む)。

USART_CR2 レジスタの EOBI=1 である場合、割込みが生成されます。

USART_ICR レジスタの EOBCF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

0 : ブロック終了に達していません。

1 : ブロック終了 (文字数) に達しました。

注: スマートカードモードがサポートされていないときは、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4 : 952 ページの USART の実装](#)を参照してください。

ビット 11 RTOF : レシーバタイムアウト

このビットは、RTOR レジスタでプログラムされたタイムアウト値が通信なしで経過したときに、ハードウェアによってセットされます。USART_ICR レジスタの RTOCF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR2 レジスタの RTOIE=1 の場合、割込みが生成されます。

スマートカードモードでは、タイムアウトは CWT または BWT タイミングに対応します。

0 : タイムアウト値に達していません。

1 : データを受信せずにタイムアウト値に達しました。

注: 時間が RTOR レジスタでプログラムされた値に等しい場合、2 つのキャラクタが分離され、RTOF はセットされません。この時間がこの値に 2 サンプル時間 (オーバーサンプリング方式によって 2/16 または 2/8) を加えた値を超える場合、RTOF フラグがセットされます。

カウンタは RE=0 の場合でもカウントしますが、RTOF は RE=1 のときのみセットされます。RE がセットされたときにタイムアウトがすでに経過していた場合、RTOF はセットされます。

USART がレシーバタイムアウト機能をサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 10 CTS : CTS フラグ

このビットは、ハードウェアによってセット／リセットされます。nCTS 入力ピンのステータスの反転コピーです。

0 : nCTS ラインはセットされました。

1 : nCTS ラインはリセットされました。

注： ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 9 CTSIF : CTS 割込みフラグ

このビットは、CTSE ビットがセットされていた場合、nCTS 入力が入力されたときにハードウェアによってセットされます。USART_ICR レジスタの CTSCF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

また、USART_CR3 レジスタで CTSIE=1 であれば、割込みが生成されます。

0 : nCTS ステータスラインでの変更はありません。

1 : nCTS ステータスラインで変更がありました。

注： ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 8 LBDF : LIN ブレーク検出フラグ

このビットは、LIN ブレークが検出されると、ハードウェアによってセットされます。USART_ICR レジスタの LBDCF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR2 レジスタの LBDIE=1 である場合、割込みが生成されます。

0 : LIN ブレークは検出されませんでした。

1 : LIN ブレークが検出されました。

注： USART が LIN モードをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4 : 952 ページの USART の実装](#)を参照してください。

ビット 7 TXE : 送信データレジスタエンプティ

このビットは、USART_TDR レジスタの内容がシフトレジスタに転送されると、ハードウェアによってセットされます。このビットは、USART_TDR レジスタへの書き込みによってクリアされます。TXE フラグは、また、USART_RQR レジスタの TXFRQ に 1 を書き込んでデータを破棄することでセットすることもできます（スマートカード T=0 モードでの送信失敗の場合のみ）。

USART_CR1 レジスタの TXEIE ビット =1 の場合、割込みが生成されます。

0 : データレジスタはフルです。

1 : データレジスタはフルではありません。

ビット 6 TC : 送信完了

このビットは、USART_TDR に書き込まれた最後のデータがシフトレジスタから送信されたことを示します。

データを含むフレームの送信が完了し、TXE がセットされたとき、ハードウェアによってセットされます。

USART_CR1 レジスタの TCIE=1 である場合、割込みが生成されます。

TC ビットは、USART_ICR レジスタの TCCF に 1 を書き込むことによって、または USART_TDR レジスタに書き込むことによって、ソフトウェアによってクリアされます。

0 : 送信は完了していません。

1 : 送信は完了しています。

注： TE ビットがリセットされ、送信中でなかった場合、TC ビットはただちにセットされます。

ビット 5 RXNE : 読み出しデータレジスタノットエンプティ

RXNE ビットは、USART_RDR シフトレジスタの内容が USART_RDR レジスタに転送されると、ハードウェアによってセットされます。これは、USART_RDR レジスタからの読み出しによってクリアされます。RXNE フラグは、USART_RQR レジスタの RXFRQ に 1 を書き込むことによってクリアすることもできます。

USART_CR1 レジスタの RXNEIE=1 の場合、割込みが生成されます。

0 : データは受信されていません。

1 : 受信データを読み出すことができます。

ビット 4 IDLE : アイドルライン検出

このビットは、アイドルラインが検出されたときに、ハードウェアによってセットされます。USART_CR1 レジスタの IDLEIE=1 である場合、割込みが生成されます。USART_ICR レジスタの IDLECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

0 : アイドルラインは検出されていません。

1 : アイドルラインが検出されました。

注： RXNE ビットがセットされるまで (新しいアイドルラインが発生するまで)、IDLE ビットは再びセットされません。

ミュートモードが有効な場合 (MME=1)、USART がミュートでない場合 (RWU=0)、WAKE ビットによって選択されたミュートモードに関係なく、IDLE はセットされます。RWU=1 の場合、IDLE はセットされません。

ビット 3 ORE : オーバーランエラー

このビットは、RXNE="1" (FIFO モードが有効な場合は RXFF="1") のときに、現在シフトレジスタで受信中のデータを USART_RDR レジスタに転送する準備ができたときに、ハードウェアによってセットされます。USART_ICR レジスタの ORECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR1 レジスタの RXNEIE=1 または EIE=1 の場合、割込みが生成されます。

0 : オーバーランエラーはありません。

1 : オーバーランエラーが検出されました。

注： このビットがセットされると、USART_RDR レジスタの内容は失われませんが、シフトレジスタは上書きされます。EIE ビットがセットされている場合、マルチバッファ通信中に ORE フラグがセットされた場合、割込みが生成されます。

USART_CR3 レジスタの OVRDIS ビットがセットされると、このビットは永続的に 0 に強制設定されます (オーバーラン検出なし)。

ビット 2 NE : ノイズ検出フラグ

このビットは、受信フレームでノイズが検出されるとハードウェアによってセットされます。USART_ICR レジスタの NFCF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

0 : ノイズは検出されていません。

1 : ノイズが検出されました。

注： このビットは、割込みを生成する RXNE ビットと同時に出現するため、割込みを生成しません。EIE ビットがセットされている場合、マルチバッファ通信中に NE フラグがセットされると、割込みが生成されます。

ラインがノイズフリーであるとき、NE フラグを無効にして、ONEBIT ビットに 1 をプログラミングして偏差に対する USART の許容誤差を増加させることができます ([セクション 32.5.8: 970 ページのクロック偏差に対する USART レシーバの許容誤差](#)を参照)。

ビット 1 FE : フレーミングエラー

このビットは、非同期化、過度なノイズ、またはブレークキャラクタが検出されたときに、ハードウェアによってセットされます。USART_ICR レジスタの FECF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

スマートカードモードでデータを送信しているとき、送信時、成功せずに (カードがデータフレームを NACK) 最大送信試行回数に達すると、このビットがセットされます。

USART_CR1 レジスタの EIE=1 の場合、割込みが生成されます。

0 : フレーミングエラーは検出されていません。

1 : フレーミングエラーまたはブレークキャラクタが検出されました。

ビット 0 PE : パリティエラー

このビットは、レシーバモードでパリティエラーが発生したときに、ハードウェアによってセットされます。USART_ICR レジスタの PECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

USART_CR1 レジスタの PEIE=1 である場合、割込みが生成されます。

0 : パリティエラーはありません。

1 : パリティエラー

32.7.11 USART 割込みフラグクリアレジスタ (USART_ICR)

アドレスオフセット : 0x20

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WUCF	Res.	Res.	CMCF	Res.
											w			w	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	UDRCF	EOBCF	RTOCF	Res.	CTSCF	LBDCF	TCBGTCF	TCCF	TXFECF	IDLECF	ORECF	NECF	FECF	PECF
		w	w	w		w	w	w	w	w	w	w	w	w	w

ビット 31:21 予約済みであり、リセット値に保持する必要があります。

ビット 20 **WUCF** : 低電力モードからのウェイクアップフラグクリア

このビットに 1 を書き込むと、USART_ISR レジスタの WUF フラグがクリアされます。

注： USART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSARTの実装](#)を参照してください。

ビット 19:18 予約済みであり、リセット値に保持する必要があります。

ビット 17 **CMCF** : キャラクター致フラグクリア

このビットに 1 を書き込むと、USART_ISR レジスタの CMF フラグがクリアされます。

ビット 16:14 予約済みであり、リセット値に保持する必要があります。

ビット 13 **UDRCF** : SPI スレーブアンダーランフラグクリア

このビットに 1 を書き込むと、USART_ISR レジスタの UDRF フラグがクリアされます。

注： USART が SPI スレーブモードをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSARTの実装](#)を参照してください。

ビット 12 **EOBCF** : ブロック終了クリアフラグ

このビットに 1 を書き込むと、USART_ISR レジスタの EOBF フラグがクリアされます。

注： USART がスマートカードモードをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSARTの実装](#)を参照してください。

ビット 11 **RTOCF** : レシーバタイムアウトフラグクリア

このビットに 1 を書き込むと、USART_ISR レジスタの RTOF フラグがクリアされます。

注： USART がレシーバタイムアウト機能をサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSARTの実装](#)を参照してください。

ビット 10 予約済みであり、リセット値に保持する必要があります。

- ビット 9 **CTSCF** : CTS フラグクリア
このビットに 1 を書き込むと、USART_ISR レジスタの CTSIF フラグがクリアされます。
- 注： ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。
- ビット 8 **LBDCF** : LIN ブレーク検出クリアフラグ
このビットに 1 を書き込むと、USART_ISR レジスタの LBDF フラグがクリアされます。
- 注： LIN モードがサポートされていないときは、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : 952 ページのUSART の実装](#)を参照してください。
- ビット 7 **TCBGTCF** : ガード時間前送信完了フラグクリア
このビットに 1 を書き込むと、USART_ISR レジスタの TCBGT フラグがクリアされます。
- ビット 6 **TCCF** : 送信完了フラグクリア
このビットに 1 を書き込むと、USART_ISR レジスタの TC フラグがクリアされます。
- ビット 5 **TXFECF** : TXFIFO エンプティフラグクリア
このビットに 1 を書き込むと、USART_ISR レジスタの TXFE フラグがクリアされます。
- ビット 4 **IDLECF** : アイドルライン検出フラグクリア
このビットに 1 を書き込むと、USART_ISR レジスタの IDLE フラグがクリアされます。
- ビット 3 **ORECF** : オーバーランエラーフラグクリア
このビットに 1 を書き込むと、USART_ISR レジスタの ORE フラグがクリアされます。
- ビット 2 **NECF** : ノイズ検出フラグクリア
このビットに 1 を書き込むと、USART_ISR レジスタの NE フラグがクリアされます。
- ビット 1 **FE CF** : フレーミングエラーフラグクリア
このビットに 1 を書き込むと、USART_ISR レジスタの FE フラグがクリアされます。
- ビット 0 **PECF** : パリティエラーフラグクリア
このビットに 1 を書き込むと、USART_ISR レジスタの PE フラグがクリアされます。

32.7.12 USART レシーバデータレジスタ (USART_RDR)

アドレスオフセット : 0x24
リセット値 : 0xFFFF XXXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	RDR[8:0]								
							r	r	r	r	r	r	r	r	r

- ビット 31:9 予約済みであり、リセット値に保持する必要があります。
- ビット 8:0 **RDR[8:0]** : 受信データ値
受信データキャラクタを含みます。
RDR レジスタは、入カシフトレジスタと内部バスとの間にパラレルインタフェースを提供します ([図 315](#) を参照)。
パリティを有効にして受信する場合、MSB ビットで読み出される値が受信したパリティビットです。

32.7.13 USARTトランスミッタデータレジスタ (USART_TDR)

アドレスオフセット : 0x28

リセット値 : 0xFFFF XXXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	TDR[8:0]								
							rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:9 予約済みであり、リセット値に保持する必要があります。

ビット 8:0 **TDR[8:0]** : 送信データ値

送信されるデータキャラクタを含みます。

USART_TDR レジスタは、内部バスと出力シフトレジスタとの間にパラレルインタフェースを提供します (図 315 を参照)。

パリティを有効にして (USART_CR1 レジスタの PCE ビットに 1 をセット) 送信しているとき、MSB (データ長に応じてビット 7 または 8) に書き込まれた値は、パリティによって置き換えられるため、無効です。

注 : このレジスタは、TXE/TXFNF=1 のときのみ書き込む必要があります。

32.7.14 USART プリスケアラレジスタ (USART_PRESC)

このレジスタは、USART が無効 (UE=0) のときのみ書き込むことができます。

アドレスオフセット : 0x2C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PRESCALER[3:0]			
												r/w	r/w	r/w	r/w

ビット 31:4 予約済みであり、リセット値に保持する必要があります。

ビット 3:0 **PRESCALER[3:0]** : クロックプリスケアラ

USART 入力クロックは、以下のようにプリスケアラ分周比によって分周できます。

0000 : 入力クロックは分周されません。

0001 : 入力クロックが 2 分周されます。

0010 : 入力クロックが 4 分周されます。

0011 : 入力クロックが 6 分周されます。

0100 : 入力クロックが 8 分周されます。

0101 : 入力クロックが 10 分周されます。

0110 : 入力クロックが 12 分周されます。

0111 : 入力クロックが 16 分周されます。

1000 : 入力クロックが 32 分周されます。

1001 : 入力クロックが 64 分周されます。

1010 : 入力クロックが 128 分周されます。

1011 : 入力クロックが 256 分周されます。

残りの組み合わせ : 予約済み

注 : **PRESCALER** が許容される値と異なる値でプログラムされたとき、プログラムされるプリスケアラ値は“1011”になります。すなわち、入力クロックは 256 分周されます。

32.7.15 USART レジスタマップ

次の表に、USART のレジスタマップとリセット値を示します。

表 171. USART レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0							
0x00	USART_ CR1 FIFO 有効	RXFIE	TXFIE	FIFOEN	M1	EOBIE	RTOIE	DEAT[4:0]				DEDT[4:0]				OVER8		CMIE	MME	M0	WAKE	PCE	PS	PEIE	TXFNFIE	TCIE	RXFNEIE	IDLEIE	TE	RE	UESM	UE								
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0							
0x00	USART_ CR1 FIFO 無効	Res.	Res.	FIFOEN	M1	EOBIE	RTOIE	DEAT[4:0]				DEDT[4:0]				OVER8		CMIE	MME	M0	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	UESM	UE								
	リセット値			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0							
0x04	USART_ CR2	ADD[7:0]							RTOEN	ABRMOD[1:0]		ABREN	MSBFIRST	DATAINV	TXINV	RXINV	SWAP	LINEN	STOP[1:0]		CLKEN	CPOL	CPHA	LBCL	Res.	LBDEIE	LBDEL	ADDM7	DIS_NSS	Res.	Res.	SLVEN								
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			0							
0x08	USART_ CR3	TXFTCFG[2:0]		RXFTIE		RXFTCFG[2:0]		TCBGTIE		TXFTIE	WUFIE	WUS[1:0]	SCAR CNT[2:0]		Res.	DEP	DEM	DDRE	OVRDIS	ONEBIT	CTSIF	CTSE	RTSE	DMAT	DMAR	SCEN	NACK	HDSEL	IRLP	IREN	EIE									
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0							
0x0C	USART_ BRR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BRR[15:0]																							
	リセット値																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0							
0x10	USART_ GTPR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	GT[7:0]						PSC[7:0]																	
	リセット値																0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0							
0x14	USART_ RTOR	BLEN[7:0]							RTO[23:0]																															
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0							
0x18	USART_ RQR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXFRQ	RXFRQ	MMRQ	SBKRQ	ABRRQ							
	リセット値																											0	0	0	0	0	0							
0x1C	USART_ ISR FIFO モードが有効な場合	Res.	Res.	Res.	Res.	TXFT	RXFT	TCBGT	RXFF	TXFE	REACK	TEACK	WUF	RWU	SBKF	CMF	BUSY	ABRF	ABRE	UDR	EOBF	RTOF	CTS	CTSIF	LBDF	TXFNF	TC	RXNE	IDLE	ORE	NE	FE	PE							
	リセット値					0	0	X	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0						
0x1C	USART_ ISR FIFO モードが無効の場合	Res.	Res.	Res.	Res.	Res.	Res.	TCBGT	Res.	Res.	REACK	TEACK	WUF	RWU	SBKF	CMF	BUSY	ABRF	ABRE	UDR	EOBF	RTOF	CTS	CTSIF	LBDF	TXE	TC	RXNE	IDLE	ORE	NE	FE	PE							
	リセット値							0			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0						
0x20	USART_ ICR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CMCF	Res.	Res.	Res.	Res.	UDRCF	EOBCF	RTOCF	Res.	CTSCF	LBDCF	TCBGTCF	TC	TC	TXFCF	IDLECF	ORECF	NECF	FECF	PECF					
	リセット値													0		0					0	0	0	0	0	0	0	0	0	0	0	0	0	0						
0x24	USART_ RDR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RDR[8:0]															
	リセット値																								0	0	0	0	0	0	0	0	0	0	0					
0x28	USART_ TDR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TDR[8:0]															
	リセット値																								0	0	0	0	0	0	0	0	0	0	0					

表 171. USART レジスタマップとリセット値（続き）

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x2C	USART_ PRESC	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PRESCALER [3:0]				
	リセット値																												0	0	0	0	

レジスタ境界アドレスについては、[54ページのセクション 2.2.2](#) を参照してください。

33 低電力ユニバーサル非同期レシーバトランスミッタ (LPUART)

このセクションでは、低電力ユニバーサル非同期レシーバトランスミッタ (LPUART) について説明します。

33.1 LPUART の概要

LPUART は、限られた消費電力で双方向 UART 通信が可能な UART です。わずか 32.768 kHz LSE クロックで最大 9600 baud/s の UART 通信が可能です。LSE クロックとは別のクロックソースによって LPUART にクロック供給すると、さらに高いボーレートを達成できます。

マイクロコントローラが低電力モードのときでも、LPUART は UART フレームの着信を待つことができ、その間のエネルギー消費は非常に低くなっています。LPUART には、最小の消費電力で非同期シリアル通信を可能にするために必要なすべてのハードウェアサポートが含まれています。

半二重単線通信とモデム操作 (CTS/RTS) をサポートします。

マルチプロセッサ通信もサポートします。

データの送受信に DMA (直接メモリアクセス) を使用できます。

33.2 LPUART の主な機能

- 全二重非同期通信
- NRZ 標準フォーマット（マーク／スペース）
- プログラム可能なボーレート
- 32.768 kHz クロックソースを使用して、300 baud/s から 9600 baud/s まで。
- より高い周波数のクロックソースを使用することにより、より高いボーレートを達成可能
- データを送信および受信する 2 つの内部 FIFO
各 FIFO はソフトウェアで有効／無効にすることができ、FIFO の状態用のステータスフラグを装備
- PCLK から独立したペリフェラル専用のカーネルクロックによるデュアルクロックドメイン
- プログラム可能なデータワード長（7 または 8 または 9 ビット）
- データ順序をプログラム可能（MSB ファースト／LSB ファーストのシフト）
- 設定可能なストップビット（1 または 2 個のストップビット）
- 単線半二重通信
- DMA を使用した連続通信
- 送受信バイトは集中型 DMA を使用して予約済み SRAM にバッファ
- トランスミッタとレシーバ用に個別の有効ビット
- 送信と受信の信号極性を個別に制御
- スワップ可能な Tx/Rx ピン設定
- モデムと RS-485 トランシーバのハードウェアフロー制御
- 転送検出フラグ：
 - 受信バッファフル
 - 送信バッファエンプティ
 - ビジーおよび送信終了フラグ
- パリティ制御：
 - パリティビットの送信
 - 受信したデータバイトのパリティ検査
- 4 つのエラー検出フラグ：
 - オーバーランエラー
 - ノイズ検出
 - フレームエラー
 - パリティエラー
- フラグ付き割込みソース
- マルチプロセッサ通信: アイドルライン検出またはアドレスマーク検出によるミュートモードからのウェイクアップ

33.3 LPUART の実装

USART と比較した LPUART の実装を次の一覧表に示します。

表 172. LPUART の機能

LPUART のモード／機能 ⁽¹⁾	LPUART	USART1/2	USART3/4
モデムのハードウェアフロー制御	X	X	X
DMA を使用した連続通信	X	X	X
マルチプロセッサ通信	X	X	X
同期モード (マスタ／スレーブ)	-	X	X
スマートカードモード	-	X	-
単線半二重通信	X	X	X
Ir SIR ENDEC ブロック	-	X	-
LIN モード	-	X	-
デュアルクロックドメインと低電力モードからのウェイクアップ	X	X	-
レシーバタイムアウト割込み	-	X	-
Modbus 通信	-	X	-
自動ボーレート検出	-	X	-
ドライバインネーブル	X	X	X
USART データ長	7、8、および 9 ビット		
Tx/Rx FIFO	X	X	-
Tx/Rx FIFO サイズ	8	8	-

1. X: サポートされています。

33.4.2 LPUART 信号

LPUART の双方向通信には、少なくとも 2 本のピンが必要です。すなわち、受信データ入力 (RX) と送信データ出力 (TX) です。

- **RX** (受信データ入力)
RX はシリアルデータ入力です。
- **TX** (送信データ出力)
トランスミッタが無効なときは、出力ピンは入出力ポート設定に戻ります。トランスミッタが有効で、送信すべきデータがないとき、TX ピンはハイレベルになります。単線モードでは、この I/O はデータの送受信に使用されます。

RS232 ハードウェアフロー制御モード

RS232 ハードウェアフロー制御モードでは、以下のピンが必要です。

- **CTS** (Clear To Send)
ハイレベルのとき、この信号は現在の転送の終わりにデータ送信をブロックします。
- **RTS** (Request To Send)
ローレベルのとき、この信号は USART がデータを受信する準備ができたことを示します。

RS485 ハードウェアフロー制御モード

RS485 ハードウェアフロー制御モードでは、以下のピンが必要です。

- **DE** (ドライバイネーブル)
この信号は、外部トランシーバの送信モードを有効にします。

注： DE と RTS は同じピンを共有します。

33.4.3 LPUART キャラクタの説明

ワード長は、LPUART_CR1 レジスタの M ビット (M0 : ビット 12 および M1 : ビット 28) をプログラムすることによって、7、8、または 9 ビットに設定できます (図 316 を参照)。

- 7 ビットのキャラクタ長 : M[1:0] = "10"
- 8 ビットのキャラクタ長 : M[1:0] = "00"
- 9 ビットのキャラクタ長 : M[1:0] = "01"

デフォルトでは、信号 (TX または RX) はスタートビットの処理中ではロー状態です。また、ストップビットの処理中にはハイ状態です。

これらの値は、極性設定制御により、各信号について個別に反転できます。


アイドルキャラクタは、すべてが「1」のフレームとして解釈されます (「1」の数にはストップビットの数が含まれます)。

ブ레이크キャラクタは、フレーム周期中に「0」を受信することと解釈されます。ブ레이크フレームの終了時、トランスミッタは 2 個のストップビットを挿入します。

送信と受信は共通ボーレートジェネレータによって駆動されます。送信および受信クロックは、トランスミッタとレシーバの有効ビットがそれぞれセットされたときに生成されます。

各ブロックの詳細を次に示します。

図 343. LPUART ワード長のプログラミング



33.4.4 LPUART の FIFO と閾値

LPUART は FIFO モードで動作できます。

LPUART は送信 FIFO (TXFIFO) と受信 FIFO (RXFIFO) を備えています。FIFO モードは、LPUART_CR1 レジスタの FIFOEN ビット (ビット 29) をセットすることによって有効になります。

最大のデータワード長が 9 ビットなので、TXFIFO は 9 ビット幅です。しかし、RXFIFO のデフォルト幅は 12 ビットです。この理由は、レシーバは FIFO にデータを格納するだけでなく、各キャラクタに伴うエラーフラグ (パリティエラー、ノイズエラー、およびフレーミングエラーフラグ) も格納するためです。

注： 受信データは、対応するフラグとともに RXFIFO に格納されます。ただし、RDR を読み出すときは、データのみが読み出されます。

ステータスフラグは、LPUART_ISR レジスタで入手可能です。

Tx および Rx 割込みがトリガされる TXFIFO および RXFIFO のレベルを定義することができます。これらの閾値は、LPUART_CR3 制御レジスタの RXFTCFG および TXFTCFG ビットフィールドによってプログラムされます。

このとき、

- RXFIFO に受信したデータの数 RXFTCFG ビットフィールドでプログラムされた閾値に達すると、Rx 割込みが生成されます。
この場合、LPUART_ISR レジスタの RXFT フラグがセットされます。これは、RXFTCFG 分のデータが受信されたことを意味します。つまり、1 データが LPUART_RDR にあり、(RXFTCFG - 1) データが RXFIFO に入っています。例として、RXFTCFG が "101" にプログラムされている場合、FIFO サイズに相当する量のデータが受信された時に、RXFT フラグがセットされます。つまり、FIFO サイズ - 1 のデータが RXFIFO に入り、1 データが LPUART_RDR に入っています。その結果、次に受信されるデータによってオーバーランフラグがセットされることはありません。
- TXFIFO 内の空き場所の数 TXFTCFG ビットフィールドでプログラムされた閾値に達すると、Tx 割込みが生成されます。

33.4.5 LPUART トランスミッタ

トランスミッタは、M ビットのステータスに応じて、7 または 8 または 9 ビットのデータワードを送信できます。トランスミッタ機能を有効にするには、送信イネーブルビット (TE) をセットする必要があります。送信シフトレジスタ内のデータは、TX ピンで出力されます。

キャラクタ送信

LPUART 送信時、データは LSB ファースト (デフォルト設定) で TX ピンにシフトアウトされます。このモードでは、LPUART_TDR レジスタは、内部バスと送信シフトレジスタの間のバッファ (TDR) で構成されます (図 342 を参照)。

FIFO モードが有効なとき、LPUART_TDR レジスタに書き込まれたデータは TXFIFO のキューに入ります。

各キャラクタの前には、スタートビット (1 ビット周期、ロー論理レベル) があります。キャラクタは、設定可能な数のストップビットで終端されます。

ストップビットの数は 1 または 2 にできます。

注： 送信データを LPUART_TDR に書き込む前に、TE ビットをセットする必要があります。
データの送信中に TE ビットをリセットしないでください。送信中に TE ビットをリセットすると、ボーレートカウンタが停止されるため、TX ピンのデータが破壊されます。送信中の現在のデータは失われます。

TE ビットが有効になると、アイドルフレームが送信されます。

設定可能なストップビット


各キャラクタとともに送信されるストップビットの数は、LPUART_CR2（ビット 13、12）でプログラミングできます。

- **1 個のストップビット**：ストップビット数のデフォルト値です。
- **2 個のストップビット**：これは、通常の LPUART モード、単線モード、およびモデムモードでサポートされます。

アイドルフレームの送信にはストップビットが含まれます。

ブ레이크送信は、10 個のロービット（M[1:0] = “00” のとき）または 11 個のロービット（M[1:0] = “01” のとき）または 9 個のロービット（M[1:0] = “10” のとき）の後に 2 個のストップビットが続きます。長いブ레이크（9/10/11 個のロービットを超える長さのブ레이크）を送信することはできません。

図 344. 設定可能なストップビット



キャラクタ送信手順

キャラクタを送信するには、次の手順に従います。

1. LPUART_CR1 の M ビットをプログラムして、ワード長を定義します。
2. LPUART_BRR レジスタを使用して、目的のボーレートを選択します。
3. LPUART_CR2 レジスタでストップビットの数をプログラミングします。
4. LPUART_CR1 レジスタの UE ビットに“1”を書き込んで、LPUART を有効にします。
5. マルチバッファ通信を行う場合は、LPUART_CR3 レジスタの DMA 有効 (DMAT) を選択します。セクション 32.5.10: USART マルチプロセッサ通信の説明に基づいて、DMA レジスタを設定します。
6. LPUART_CR1 の TE ビットをセットして、最初の送信としてアイドルフレームを送信します。
7. 送信するデータを LPUART_TDR レジスタに書き込みますシングルバッファの場合、送信される各データにこの操作を繰り返します。
 - FIFO モードが無効になっている場合は、LPUART_TDR に 1 つのデータを書き込むと、TXE フラグがクリアされます。

- FIFO モードが有効になっている場合は、LPUART_TDR に 1 つのデータを書き込むと、1 つのデータが TXFIFO に追加されます。TXFNF フラグがセットされたとき、LPUART_TDR への書き込み動作が行われます。このフラグは TXFIFO がフルになるまでセットされたままになります。
 - 8. LPUART_TDR レジスタに最後のデータを書き込んだら、TC=1になるまで待ちます。これは、最後のフレームの送信が完了したことを示します。
 - FIFO モードが無効になっている場合、これは、最後のフレームの送信が完了したことを示します。
 - FIFO モードが有効になっている場合、これは、TXFIFO とシフトレジスタの両方が空になっていることを示します。
- このチェックは、LPUART が無効になったり、停止モードに入ったりするときに、最後の送信が壊れないようにするために必要です。

1 バイト通信

- FIFO モードが無効の場合

送信データレジスタに書き込むと、必ず TXE ビットがクリアされます。TXE フラグがハードウェアによってセットされ、以下のことを示します。

 - データは LPUART_TDR レジスタからシフトレジスタへ移動され、データ送信が開始しています。
 - LPUART_TDR レジスタは空です。
 - 次のデータを、前のデータに上書きせずに、LPUART_TDR レジスタに書き込みます。

TXEIE ビットがセットされている場合、TXE フラグは割込みを生成します。

送信が行われているとき、LPUART_TDR レジスタへの書き込み命令によってデータが TDR レジスタに格納され、さらに、現在の送信の最後にシフトレジスタにコピーされます。

送信が行われていないときには、LPUART_TDR レジスタへの書き込み命令によってデータがシフトレジスタに格納され、データ送信が開始され、TXE ビットがセットされます。
- FIFO モードが有効になっている場合は、以下を示すためにハードウェアによって TXFNF (TXFIFO はフルではない) フラグがセットされます。
 - TXFIFO はフルではありません。
 - LPUART_TDR レジスタは空です。
 - 次のデータを、前のデータに上書きせずに、LPUART_TDR レジスタに書き込みます。送信が行われているとき、LPUART_TDR レジスタへの書き込み命令によってデータが TXFIFO に格納されます。現在の送信の最後にデータが TXFIFO からシフトレジスタにコピーされます。


TXFIFO がフルではない場合、LPUART_TDR レジスタへの書き込み後も、TXFNF フラグは“1”のままに留まります。TXFIFO がフルになると、クリアされます。TXFNEIE ビットがセットされている場合、このフラグは割込みを生成します。

あるいは、TXFIFO 閾値に達した時、割込みが生成され、データを TXFIFO に書き込むことができます。この場合、CPU は、プログラムされた閾値によって定義されたデータのブロックを書き込むことができます。

フレームが送信され (ストップビットの後)、TXE フラグ (FIFO モードの場合は TXFE) がセットされると、TC ビットはハイレベルになります。LPUART_CR1 レジスタの TCIE ビットがセットされると、割込みが生成されます。

LPUART_TDR レジスタに最後のデータを書き込んだ後は、LPUART を無効にしたり、マイクロコントローラを低電力モードにする前に TC=1 になるまで待つ必要があります (図 345: 送信時の TC/TXE の動作を参照)。

図 345. 送信時の TC/TXE の動作



注： FIFO 管理が有効になっているときは、TXFNF フラグがデータ送信のために使用されます。

ブレイクキャラクタ

SBKRQ ビットをセットすると、ブレイクキャラクタが送信されます。ブレイクフレーム長は、M ビットに依存します (図 343 を参照)。

SBKRQ ビットに 1 が書き込まれた場合、現在のキャラクタ送信の完了後、TX ラインにブレイクキャラクタが送信されます。SBKF ビットは書き込み操作によってセットされ、ブレイクキャラクタが完了すると (ブレイクキャラクタの後のストップビット時に) ハードウェアによってリセットされます。LPUART は、次のフレームのスタートビットの認識を保証するために、ブレイクフレームの終わりに 2 ビットの長さの間、ロジック 1 信号 (STOP) を挿入します。

SBKRQ ビットがセットされると、現在のキャラクタ送信の最後に、ブレイクキャラクタが送信されます。

FIFO モードが有効になっている場合、TXFIFO がフルになっていても、ブレイクキャラクタの送信はデータ送信より優先されます。

アイドルキャラクタ

TE ビットをセットすると、LPUART は、最初のデータフレームの前にアイドルフレームを送信します。

33.4.6 LPUART レシーバ

LPUART は、LPUART_CR1 レジスタの M ビットに応じて、7 または 8 または 9 ビットのデータワードを受信できます。

スタートビット検出

LPUART では、立ち下がりエッジが Rx ラインで発生したときスタートビットが検出され、その後、スタートビットの中央でサンプルが採取され、まだ“0”であることが確認されます。スタートサンプルが“1”であった場合、ノイズエラーフラグ (NE) がセットされ、スタートビットが破棄され、レシーバは新しいスタートビットを待ちます。そうでない場合、レシーバは通常通り、着信するすべてのビットのサンプリングを続けます。

キャラクタの受信

LPUART の受信時には、データは RX ピンを通じて LSB ファースト（デフォルト設定）でシフトインされます。このモードでは、LPUART_RDR レジスタは、内部バスと受信シフトレジスタの間のバッファ（RDR）で構成されます。

キャラクタ受信手順

キャラクタを受信するには、次の手順に従います。

1. LPUART_CR1 の M ビットをプログラムして、ワード長を定義します。
2. ボーレートレジスタ LPUART_BRR を使用して、目的のボーレートを選択します。
3. LPUART_CR2 レジスタでストップビットの数をプログラミングします。
4. LPUART_CR1 レジスタの UE ビットに“1”を書き込んで、LPUART を有効にします。
5. マルチバッファ通信を行う場合には、LPUART_CR3 レジスタの DMA 有効（DMAR）を選択します。[セクション 32.5.10 : USART マルチプロセッサ通信](#)の説明に基づいて、DMA レジスタを設定します。
6. LPUART_CR1 レジスタの RE ビットをセットします。これによってレシーバが有効になり、スタートビットの検索を開始します。

キャラクタが受信されると、

- FIFO モードが無効な場合は、RXNE ビットがセットされます。これは、シフトレジスタの内容が RDR レジスタに転送されたことを示します。言い換えると、データは受信され、読み出し可能です（関連するエラーフラグも同様です）。
- FIFO モードが有効な場合、RXFIFO が空ではないことを示す RXFNE ビットがセットされます。LPUART_RDR を読み出すと、RXFIFO に入力された最も古いデータが返されます。データが受信されると、対応するエラービットとともに RXFIFO に格納されます。
- RXNEIE（FIFO モードの場合は RXFNEIE）ビットがセットされていた場合、割込みが生成されます。
- 受信中にフレームエラー、ノイズまたはオーバーランエラーが検出された場合、エラーフラグをセットできます。
- マルチバッファ通信モードでは、
 - FIFO モードが無効のとき、RXNE フラグはバイト受信ごとにセットされ、受信データレジスタの DMA 読み出しによってクリアされます。
 - FIFO モードが有効な場合は、RXFIFO が空ではないときに RXFNE フラグがセットされます。DMA リクエストのたびに、RXFIFO から 1 データが取り出されます。DMA リクエストは、RXFIFO が空ではないとき、すなわち、RXFIFO から読み出されるべきデータがあるときに、トリガされます。
- シングルバッファモードでは、
 - FIFO モードが無効の場合、RXNE フラグのクリアは、ソフトウェアによる LPUART_RDR レジスタからの読み出しによって行われます。RXNE フラグは、LPUART_RQR レジスタの RXFRQ に 1 を書き込むことによってもクリアすることもできます。オーバーランエラーを避けるには、次のキャラクタの受信が終了する前に、RXNE ビットをクリアする必要があります。
 - FIFO モードが有効な場合は、RXFIFO が空ではないときに RXFNE フラグがセットされます。LPUART_RDR レジスタからの読み出し動作のたびに、RXFIFO から 1 つのデータが取り出されます。RXFIFO が空になると、RXFNE フラグがクリアされます。RXFNE フラグは、LPUART_RQR レジスタの RXFRQ ビットに 1 を書き込むことによってもクリアすることができます。RXFIFO がフルのとき、オーバーランエラーを避けるため、次のキャラクタの受信が終了する前に、RXFIFO 内の最初のエントリを読み出す必要があります。RXFNEIE ビットがセットされている場合、RXFNE フラグは割込みを生成します。あるい

は、RXFIFO 閾値に達した時、割込みが生成され、データを RXFIFO から読み出すことができます。この場合、CPU は、プログラムされた閾値によって定義されたデータのブロックを読み出すことができます。

ブレークキャラクタ

ブレークキャラクタを受信すると、USART はブレークキャラクタをフレーミングエラーとして処理します。

アイドルキャラクタ

アイドルフレームが検出された場合、データキャラクタ受信と同じように処理されますが、違いは、IDLEIE ビットがセットされている場合に割込みが生成されることです。

オーバーランエラー

- FIFO モードが無効の場合

RXNE ビットがリセットされていないときにキャラクタを受信すると、オーバーランエラーが発生します。

RXNE ビットがクリアされない限り、データをシフトレジスタから RDR レジスタに転送することはできません。RXNE フラグは、バイトを受信するたびにセットされます。

次のデータを受信したときに RXNE フラグがセットされていた場合、または前回の DMA リクエストがまだ処理されていない場合、オーバーランエラーが発生します。オーバーランエラーが発生すると、

- ORE ビットがセットされます。
- RDR の内容は失われません。LPUART_RDR の読出しが行われると、前のデータが使用できます。
- シフトレジスタは上書きされます。その後、オーバーラン中に受信されたデータは失われます。
- RXNEIE ビットまたは EIE ビットがセットされている場合、割込みが生成されます。

- FIFO モードが有効な場合

受信 FIFO がフルのときにシフトレジスタが転送される準備ができると、オーバーランエラーが発生します。

RXFIFO に 1 つの空き場所ができるまで、データをシフトレジスタから LPUART_RDR レジスタに転送することはできません。RXFIFO が空でないとき、RXFNE フラグがセットされます。

RXFIFO がフルで、シフトレジスタが転送される準備ができている場合、オーバーランエラーが発生します。オーバーランエラーが発生すると、

- ORE ビットがセットされます。
- RXFIFO の最初のエントリは失われません。LPUART_RDR の読出しを行うと、そのデータが入手できます。
- シフトレジスタは上書きされます。その後、オーバーラン中に受信されたデータは失われます。
- RXFNEIE ビットまたは EIE ビットがセットされている場合、割込みが生成されます。

ORE ビットは、ICR レジスタの ORECF ビットをセットすることによってリセットされます。

注： ORE ビットがセットされた場合、少なくとも 1 個のデータが失われています。

FIFO モードが無効になっているとき、2 つの可能性あります。

- RXNE=1 の場合、有効な最後のデータは、受信レジスタ RDR に格納され、読出しが可能です。
- RXNE=0 の場合、最後の有効なデータはすでに読み出されたので、RDR には読み出すべきものが残っていないことを意味します。このケースは、有効な最後のデータが RDR で読み出されると同時に新しい（そして失われた）データが受信されると発生します。

クロックソースの選択

クロックソースの選択は、クロック制御システムを通じて行われます（リセットおよびクロック制御 (RCC) のセクションを参照）。クロックソースは、UE ビットのセットによって LPUART を有効にする前に選ぶ必要があります。

クロックソースは、次の 2 つの基準に従って選択する必要があります。


- LPUART を低電力モードで使用できること
- 通信速度

クロックソース周波数は、lpuart_ker_ck です。

デュアルクロックドメインと低電力モードからのウェイクアップ機能がサポートされるときには、lpuart_ker_ck クロックソースは RCC で設定できます（リセットおよびクロック制御 (RCC) のセクションを参照）。そうしない場合、lpuart_ker_ck クロックは lpuart_pclk と同じになります。

lpuart_ker_ck クロックは、LPUART_PRESC レジスタのプログラム可能な係数によって分周できます。

図 346. lpuart_ker_ck クロック分周回路のブロック図



lpuart_ker_ck ソースによっては、LPUART は MCU が低電力モードのときにデータを受信することができます。受信データとウェイクアップモードの選択に応じて、LPUART は必要なときに MCU をウェイクアップして、ソフトウェアが LPUART_RDR レジスタを読み出すことによって、または DMA によって受信データを転送します。

他のクロックソースの場合、LPUART 通信を可能にするためには、システムをアクティブにする必要があります。

通信速度の範囲（特に最大通信速度）もクロックソースによって決まります。

レシーバは各着信ボーをボー周期のできるだけ中央でサンプリングします。各着信ボーについて 1 つのサンプルだけが採取されます。

注： データのノイズ検出は行われません。

フレーミングエラー

非同期化または過剰なノイズのため、受信時に予想されたタイミングでストップビットが認識されない場合、フレーミングエラーが検出されます。

フレーミングエラーが検出された場合：

- FE ビットがハードウェアによってセットされます。
- 無効なデータがシフトレジスタから LPUART_RDR レジスタへ転送されます。
- 1 バイト通信の場合、割込みは生成されません。ただし、このビットは、割込みを生成する RXNE ビットと同時に立ち上がります。マルチバッファ通信の場合、LPUART_CR3 レジスタの EIE ビットがセットされている場合に割込みが発行されます。

FE ビットは、LPUART_ICR レジスタの FECF に 1 を書き込むことによってリセットされます。

受信時の設定可能なストップビット

受信するストップビット数は、LPUART_CR2 の制御ビットを通じて設定でき、通常モードでは 1 または 2 にできます。

- **1 個のストップビット**：ストップビット 1 個のサンプリングは、8 番目、9 番目、および 10 番目のサンプルで行われます。
- **2 個のストップビット**：2 個のストップビットのサンプリングは、2 番目のストップビットの中央で行われます。RXNE および FE フラグは、このサンプルの直後、すなわち 2 番目のストップビット中にセットされます。最初のストップビットでは、フレーミングエラーの検査は行われません。

33.4.7 LPUART ボーレート生成

レシーバとトランスミッタ (Rx と Tx) のボーレートは、LPUART_BRR レジスタでプログラムされた値に設定されます。

$$\text{Tx/Rx ボー} = \frac{256 \times \text{lpuartckpres}}{\text{LPUARTDIV}}$$

LPUARTDIV は、LPUART_BRR レジスタで定義されます。

注：ボーカウンタは、LPUART_BRR への書き込み操作後、ボーレジスタの新しい値によって更新されます。したがって、通信中はボーレートレジスタの値を変更しないでください。

LPUART_BRR レジスタに 0x300 未満の値を書き込むことは禁じられています。

f_{ck} は、3 x ボーレートから 4096 x ボーレートの範囲内でなければなりません。

LPUART クロックソースが LSE の場合に達成できる最大ボーレートは、9600 ボーです。LSE クロックとは別のクロックソースによって LPUART にクロック供給すると、さらに高いボーレートを達成できます。たとえば、LPUART クロックソース周波数が 100 MHz の場合、達成できる最大ボーレートは約 33 M ボーです。

表 173. lpuart_ker_ck_pres = 32,768 KHz でプログラムされたボーレートのエラー計算

ボーレート		lpuart_ker_ck_pres= 32,768 KHz		
S.No	目標	実際	ボーレートレジスタにプログラミングされている値	誤差 =(計算値 - 目標値)B レート / 目標のB レート
1	0.3 KBps	0.3 KBps	0x6D3A	0
2	0.6 KBps	0.6 KBps	0x369D	0
3	1200 Bps	1200.087 Bps	0x1B4E	0.007
4	2400 Bps	2400.17 Bps	0xDA7	0.007
5	4800 Bps	4801.72 Bps	0x6D3	0.035
6	9600 KBps	9608.94 Bps	0x369	0.093

表 174. f_{CK} = 100 MHz でプログラムされたボーレートのエラー計算

ボーレート		f _{CK} = 100MHz		
S.No	目標	実際	ボーレートレジスタにプログラミングされている値	誤差 =(計算値 - 目標値)B レート / 目標のB レート
1	38400 ボー	38400,04 ボー	A2C2A	0,0001
2	57600 ボー	57600,06 ボー	6C81C	0,0001
3	115200 ボー	115200,12 ボー	3640E	0,0001
4	230400 ボー	230400,23 ボー	1B207	0,0001
5	460800 ボー	460804,61 ボー	D903	0,001
6	921600 ボー	921625,81 ボー	6C81	0,0028
7	4000 K ボー	4000000,00 ボー	1900	0
8	10000 K ボー	10000000,00 ボー	A00	0
9	20000 K ボー	20000000,00 ボー	500	0
10	30000 K ボー	33032258,06 ボー	307	0,1

33.4.8 クロック偏差に対する LPUART レシーバの許容誤差

LPUART の非同期レシーバは、クロックシステムの合計偏差が LPUART レシーバの許容誤差未満の場合のみ、正しく動作します。合計偏差の要因は、次のとおりです。

- DTRA : トランスミッタの誤差に起因する偏差 (トランスミッタのローカルオシレータの偏差も含みます)
- DQUANT : レシーバのボーレート量子化に起因する誤差
- DREC : レシーバローカルオシレータの偏差
- DTCL : 送信ラインに起因する偏差 (一般には、ローからハイへの遷移タイミングとハイからローへの遷移タイミングの間に非対称性をもたらす可能性のあるトランシーバに起因)

$$DTRA + DQUANT + DREC + DTCL + DWU < \text{LPUART レシーバの許容誤差}$$

ここで、
DWU は、低電力モードからのウェイクアップが使用されたときのサンプリングポイントの偏差によるエラーです。

LPUART レシーバは、表 175 で指定された最大許容偏差まで、データを正しく受信できます。

- LPUART_CR2 レジスタの STOP[1:0] ビットによって定義されたストップビットの数
- LPUART_BRR レジスタの値

表 175. LPUART レシーバの許容誤差

M ビット	768 < BRR < 1024	1024 < BRR < 2048	2048 < BRR < 4096	4096 ≤ BRR
8 ビット (M=00)、 ストップビット 1 個	1.82%	2.56%	3.90%	4.42%
9 ビット (M=01)、 ストップビット 1 個	1.69%	2.33%	2.53%	4.14%
7 ビット (M="10")、 ストップビット 1 個	2.08%	2.86%	4.35%	4.42%
8 ビット (M=00)、 ストップビット 2 個	2.08%	2.86%	4.35%	4.42%
9 ビット (M=01)、 ストップビット 2 個	1.82%	2.56%	3.90%	4.42%
7 ビット (M="10")、 ストップビット 2 個	2.34%	3.23%	4.92%	4.42%

注 : 表 175 で指定されたデータは、M ビット = “00” のとき、受信フレームに正確に 10 ビット時間のアイドルフレームが含まれる特殊なケースで、若干異なることがあります (M ビット = “01” のときには 11 ビット時間、または M ビット = “10” のときには 9 ビット時間)。

33.4.9 LPUART マルチプロセッサ通信

LPUART のマルチプロセッサ通信が可能です (ネットワーク内で複数の LPUART を接続して)。たとえば、1 つの LPUART をマスタとして、その TX 出力を別の LPUART の RX 入力に接続することができます。別の LPUART はスレーブであり、それぞれの TX 出力の論理積をとった上でマスタの RX 入力に接続します。

マルチプロセッサ設定では、多くの場合、メッセージの本来の受信者のみがメッセージ内容の全体を能動的に受信することが望ましく、これによって対象外の受信者に対する LPUART サービスの余分なオーバーヘッドを減らすことができます。

対象外のデバイスは、ミュート機能によってミュートモードにできます。ミュートモード機能を使用するためには、LPUART_CR1 レジスタの MME ビットをセットする必要があります。

注： FIFO マネージメントが有効になっていて MME がすでにセットされている場合は、MME ビットはクリアしてはなりません。クリアした場合はすぐに (2 lpuart_ker_ck サイクル以内に) 再セットしてください。そうしないとミュートモードはアクティブのままになることがあります。

ミュートモードが有効な場合、

- 受信ステータスビットはセットできません。
- 受信割込みはすべて禁止されます。
- LPUART_ISR レジスタの RWU ビットは“1”にセットされます。特定の条件下では、LPUART_RQR レジスタの MMRQ ビットを通じて、RWU をハードウェアまたはソフトウェアによって自動的に制御できます。

LPUART は、LPUART_CR1 レジスタの WAKE ビットの設定に応じて、次のいずれかの方法でミュートモードに入ったり終了したりできます。


- WAKE ビットがリセットされている場合は、アイドルライン検出
- WAKE ビットがセットされている場合は、アドレスマーク検出

アイドルライン検出 (WAKE=0)

MMRQ ビットに 1 が書き込まれ、RWU が自動的にセットされたときには、LPUART はミュートモードに入ります。

LPUART は、アイドルフレームを検出するとウェイクアップします。その後、RWU ビットはハードウェアによってクリアされますが、LPUART_ISR レジスタの IDLE ビットはセットされません。アイドルライン検出を使用したミュートモードの動作例を 図 347 に示します。

図 347. アイドルライン検出を使用したミュートモード



MSv31154V1

注： IDLE キャラクタがすでに経過しているときに MMRQ がセットされた場合は、ミュートモードに入りません (RWU はセットされません)。

ラインが IDLE のときに LPUART が有効にされた場合、1 IDLE フレーム後にアイドル状態が検出されます (1 キャラクタフレームの受信後だけでなく)。

4 ビット/7 ビットアドレスマーク検出 (WAKE=1)

このモードでは、MSB が 1 の場合、バイトはアドレスとして認識され、そうでない場合はデータとみなされます。アドレスバイトのうち、ターゲットレシーバのアドレスは 4 または 7 LSB です。7 または 4 ビットアドレス検出の選択は、ADD7 ビットを使用して行われます。この 4 ビット/7 ビットワードは、レシーバによって、LPUART_CR2 レジスタの ADD ビットでプログラムされたレシーバの自己アドレスと比較されます。

注： 7 ビットおよび 9 ビットデータモードでは、アドレス検出は、それぞれ 6 ビットおよび 8 ビットアドレス (ADD[5:0] および ADD[7:0]) で行われます。

プログラミングされたアドレスと一致しないアドレスキャラクタを受信すると、LPUART はミュートモードに入ります。この場合、RWU ビットはハードウェアによってセットされます。LPUART がミュートモードに入ったときには、このアドレスバイトに対して RXNE フラグはセットされず、割込みも DMA リクエストも発行されません。


MMRQ ビットに“1”が書き込まれたときにも、LPUART はミュートモードに入ります。この場合、RWU ビットも自動的にセットされます。

プログラムされたアドレスに一致するアドレスキャラクタを受信すると、LPUART はミュートモードを終了します。続いて RWU ビットがクリアされ、それ以降のバイトは通常どおりに受信されます。RWU ビットはクリアされているので、アドレスキャラクタに対して RXNE/RXFNE ビットがセットされます。

注： FIFO 管理が有効になっている場合、レシーバがデータの最後のビットをサンプリングしている間に MMRQ ビットがセットされると、ミュートモードに実際に移行する前にこのデータが受信されることがあります。

アドレスマーク検出を使用したミュートモードの動作例を 図 348 に示します。

図 348. アドレスマーク検出を使用したミュートモード



33.4.10 LPUART パリティ制御

パリティ制御 (送信中のパリティビット生成と受信中のパリティ検査) を有効にするには、LPUART_CR1 レジスタの PCE ビットをセットします。M ビットによって定義されたフレーム長に

33.4.10 LPUART パリティ制御

パリティ制御（送信中のパリティビット生成と受信中のパリティ検査）を有効にするには、LPUART_CR1 レジスタの PCE ビットをセットします。M ビットによって定義されたフレーム長に応じて、可能な LPUART フレームフォーマットを [表 176](#) に示します。

表 176. LPUART フレームのフォーマット

M ビット	PCE ビット	LPUART フレーム ⁽¹⁾
00	0	SB 8 ビットデータ STB
00	1	SB 7 ビットデータ PB STB
01	0	SB 9 ビットデータ STB
01	1	SB 8 ビットデータ PB STB
10	0	SB 7 ビットデータ STB
10	1	SB 6 ビットデータ PB STB

- 1. 凡例：SB：スタートビット、STB：ストップビット、PB：パリティビット。
- 2. データレジスタでは、PB は常に MSB 位置を取ります（M ビットの値に応じて、8 または 7 番目）。

偶数パリティ

パリティビットは、6、7、または 8 LSB ビット（M ビットの値に応じて）とパリティビットで構成されるフレーム内で「1」の数が偶数になるように計算されます。

たとえば、データ = 00110101 であり、4 ビットがセットされた場合、偶数パリティが選択された場合（LPUART_CR1 の PS ビット = 0）、パリティビットは 0 になります。

奇数パリティ

パリティビットは、6、7、または 8 LSB ビット（M ビットの値に応じて）とパリティビットで構成されるフレーム内で「1」の数が奇数になるように計算されます。

たとえば、データ = 00110101 であり、4 ビットがセットされた場合、奇数パリティが選択された場合（LPUART_CR1 の PS ビット = 1）、パリティビットは 1 になります。

受信中のパリティチェック

パリティチェックに失敗した場合、LPUART_ISR レジスタの PE フラグがセットされ、LPUART_CR1 レジスタの PEIE ビットがセットされている場合は割込みが生成されます。PE フラグは、LPUART_ICR レジスタの PECF に 1 を書き込むことによって、ソフトウェアによりクリアされます。

送信中のパリティ生成

LPUART_CR1 の PCE ビットがセットされている場合、データレジスタに書き込まれたデータの MSB ビットは送信されますが、パリティビットによって変更されます（偶数パリティが選択された場合（PS=0）は偶数個の「1」、奇数パリティが選択された場合（PS=1）は奇数個の「1」）。

33.4.11 LPUART 単線半二重通信

単線半二重モードを選択するには、LPUART_CR3 レジスタの HDSEL ビットをセットします。このモードでは、次のビットをクリアされた状態に保つ必要があります。

- LPUART_CR2 レジスタの LINEN および CLKEN ビット
- LPUART_CR3 レジスタの SCEN および IREN ビット

LPUART は、単線半二重のプロトコルに従うように設定できます。この場合、TX ラインと RX ラインは内部接続されます。半二重通信と全二重通信の選択は、LPUART_CR3 レジスタの制御ビット HDSEL で行います。

HDSEL ビットに“1”が書き込まれると、

- TX ラインと RX ラインが内部接続されます。
- RX ピンは使用されなくなります。
- データが送信されないときには、TX ピンは常に解放されます。したがって、アイドル時や受信時には標準入出力として機能します。つまり、TX が外部プルアップ付きの代替機能オープンドレインとして設定されるように、I/O を設定する必要があります。

この点を除くと、通信プロトコルは通常の LPUART モードと同じです。ラインの競合はソフトウェアによって管理する必要があります（たとえば、集中型アービタを使用して）。特に、送信がハードウェアによってブロックされることはなく、TE ビットがセットされている間は、データレジスタにデータが書き込まれるとすぐに、送信が続行されます。

注： LPUART 通信では、1 個のストップビット設定の場合、ストップビットの中央で RXNE フラグがセットされます。

33.4.12 DMA および LPUART を使用した連続通信

LPUART は、DMA を使用して連続通信を行うことができます。Rx バッファと Tx バッファに対する DMA リクエストは、それぞれ独立して生成できます。

注： DMA モードがサポートされるかどうかについては、[セクション 32.4：952 ページの USART の実装](#)を参照してください。DMA がサポートされない場合は、[セクション 32.5.6](#) の説明に従って LPUSRT を使用してください。連続通信を行うには、FIFO が無効のとき、LPUART_ISR レジスタの TXE/RXNE フラグをクリアします。

DMA を使用した送信

DMA モードでの送信を有効にするには、LPUART_CR3 レジスタの DMAT ビットをセットします。TXE フラグ（FIFO モードが有効な場合は TXFNF フラグ）がセットされるたびに、データは、DMA ペリフェラル（対応するダイレクトメモリアクセスコントローラのセクションを参照）を使用して設定された SRAM 領域から LPUART_TDR レジスタにロードされます。DMA チャンネルを LPUART 送信用に割り付けるには、次の手順を実行します（x はチャンネル番号を示します）


1. DMA 制御レジスタに LPUART_TDR レジスタのアドレスを書き込み、これを転送先として設定します。データは、各 TXE（または FIFO モードが有効な場合は TXFNF）イベント後に、メモリからこのアドレスに移動されます。
2. DMA 制御レジスタにメモリアドレスを書き込み、これを転送元として設定します。データは、各 TXE（または FIFO モードが有効な場合は TXFNF）イベント後に、このメモリ領域から LPUART_TDR レジスタにロードされます。
3. 転送すべきバイト総数を DMA 制御レジスタに設定します。
4. チャンネル優先順位を DMA レジスタで設定します。
5. アプリケーションで必要とされる 1/2 転送終了、転送完了後の DMA 割り込み生成を設定します。

- LPUART_ICR レジスタの TCCF ビットをセットすることによって、LPUART_ISR レジスタの TC フラグをクリアします。
- DMA レジスタのチャンネルを有効にします。

DMA コントローラにプログラミングされたデータ転送数に達すると、DMA コントローラは、DMA チャンネルの割り込みベクタに基づいて割り込みを生成します。

送信モードでは、送信すべきすべてのデータを DMA が書き込むと (DMA_ISR レジスタの TCIF フラグがセットされます)、TC フラグを観察して LPUART 通信の完了を確認することができます。これは、LPUART を無効にしたり 低電力モードに入ったりする前に、最後の送信が壊れないようにするために必要です。ソフトウェアは、TC=1 になるまで待つ必要があります。TC フラグは、すべてのデータ転送中、クリアされたままであり、最後のフレームの送信終了時にハードウェアによってセットされます。

図 349. DMA を使用した送信



注： FIFO 管理が有効になっているときは、DMA リクエストは、送信 FIFO ノットフル (すなわち、TXFNF = 1) によってトリガされます。

DMA を使用した受信


DMA モードでの受信を有効にするには、LPUART_CR3 レジスタの DMAR ビットをセットします。データバイトが受信されるたびに、データは、LPUART_RDR レジスタから DMA ペリフェラル (対応するダイレクトメモリアクセスコントローラ (DMA) のセクションを参照) を使用して設定された SRAM 領域にロードされます。DMA チャンネルを LPUART 受信用に割り付けるには、次の手順を実行します。

- DMA 制御レジスタに LPUART_RDR レジスタのアドレスを書き込み、これを転送元として設定します。データは、各 RXNE (FIFO モードが有効な場合は RXFNE) イベント後に、このアドレスからメモリに移動されます。

2. DMA 制御レジスタにメモリアドレスを書き込み、これを転送先として設定します。データは、各 RXNE (FIFO モードが有効な場合は RXFNE) イベント後に、LPUART_RDR からこのメモリ領域にロードされます。
3. 転送すべきバイト総数を DMA 制御レジスタに設定します。
4. チャネル優先順位を DMA 制御レジスタで設定します。
5. アプリケーションで必要とされる 1/2 転送終了、転送完了後の割り込み生成を設定します。
6. DMA 制御レジスタのチャネルを有効にします。

DMA コントローラにプログラミングされたデータ転送数に達すると、DMA コントローラは、DMA チャネルの割り込みベクタに基づいて割り込みを生成します。

図 350. DMA を使用した受信



注： FIFO 管理が有効になっているときは、DMA リクエストは、受信 FIFO ノットエンプティ (すなわち、RXFNE = 1) によってトリガされます。

マルチバッファ通信における割り込み生成とエラーフラグ


マルチバッファ通信モードでトランザクション中にエラーが発生した場合、現在のバイトの後でエラーフラグがアサートされます。割り込み有効フラグがセットされている場合、割り込みが生成されます。1 バイト受信において RXNE (FIFO モードが有効な場合は RXFNE) とともにアサートされるフレーミングエラー、オーバーランエラー、およびノイズフラグに関しては、別のエラーフラグ割り込み有効ビット (LPUART_CR3 レジスタの EIE ビット) があり、これがセットされている場合、いずれかのエラーが発生すると、現在のバイトの後で割り込みが有効になります。

33.4.13 RS232 ハードウェアフロー制御および RS485 ドライバ有効

nCTS 入力と nRTS 出力を使用すると、2 つのデバイス間でシリアルデータフローを制御できます。

図 337 に、このモードで 2 つのデバイスを接続する方法を示します。

図 351. 2 つの LPUART 間のハードウェアフロー制御




RS232 RTS と CTS のフロー制御は、LPUART_CR3 レジスタの RTSE ビットと CTSE ビットにそれぞれ 1 を書き込むことによって、個別に有効にできます。

RS232 RTS フロー制御

RTS フロー制御が有効な場合 (RTSE=1)、LPUART レシーバが新しいデータを受信可能である限り、nRTS がアサートされます (ローレベル接続)。受信レジスタがフルになると nRTS がネゲートされ、現在のフレームの終わりに送信が停止する予定であることを示します。図 352 に、RTS フロー制御が有効な場合の通信例を示します。

図 352. RS232 RTS フロー制御




注： FIFO モードが有効な場合は、RXFIFO がフルのときにのみ、nRTS がネゲートされます。

RS232 CTS フロー制御

CTS フロー制御が有効な場合 (CTSE=1)、トランスミッタは、nCTS 入力を検査してから、次のフレームを送信します。nCTS がアサートされた場合 (ローレベル接続)、次のデータが送信されます (データが送信されると想定、つまり TXE/TXFE=0 の場合)。そうでない場合、送信は行われません。送信中に nCTS がネゲートされると、現在の送信が完了してから、トランスミッタが停止します。

CTSE=1 の場合、nCTS 入力が入力がトグルすると、CTSIF ステータスビットはハードウェアによって自動的にセットされます。このビットは、レシーバの通信準備ができていているかどうかを示します。LPUART_CR3 レジスタの CTSIE ビットがセットされている場合、割込みが生成されます。図 353 に、CTS フロー制御が有効な場合の通信例を示します。

図 353. RS232 CTS フロー制御



注： 正しい動作のために、nCTS は、現在のキャラクタの終了の少なくとも 3 LPUART クロックソース周期前にアサートする必要があります。さらに、2 x PCLK 周期より短いパルスでは CTSCF フラグがセットされない場合があることに注意してください。

RS485 ドライバ有効

ドライバ有効機能を有効にするには、LPUART_CR3 制御レジスタのビット DEM をセットします。これにより、DE (Driver Enable) 信号によって外部トランシーバ制御を有効にできます。アサーション時間は、DE 信号の有効化からスタートビットの開始までの時間です。LPUART_CR1 制御レジスタの DEAT [4:0] ビットフィールドを使用してプログラムされます。ネゲート時間は、送信メッセージの最後のストップビットの終了から DE 信号の無効化までの時間です。LPUART_CR1 制御レジスタの DEDT [4:0] ビットフィールドを使用してプログラムされます。DE 信号の極性は、LPUART_CR3 制御レジスタの DEP ビットを使用して設定できます。

LPUART の DEAT および DEDT は LPUART クロックソース (f_{CK}) サイクルで表されます。

- ドライバ有効アサーション時間は次のようになります。
 - $(1 + (DEAT \times P)) \times f_{CK}$ 、 $P \neq 0$ の場合
 - $(1 + DEAT) \times f_{CK}$ 、 $P = 0$ の場合
- ドライバ有効ネゲート時間は次のようになります。
 - $(1 + (DEDT \times P)) \times f_{CK}$ 、 $P \neq 0$ の場合
 - $(1 + DEDT) \times f_{CK}$ 、 $P = 0$ の場合

ここで、P = BRR[20:11]

33.4.14 LPUART 低電力管理

LPUART には、高度な低電力モード機能があり、lpuart_pclk クロックが無効になっているときでもデータを適切に転送することができます。

LPUART は、UESM ビットがセットされているとき、MCU を低電力モードからウェイクアップできます。

Usart_pclk がゲートされているとき、usart_pclk クロックの有効化を必要とする特定の動作が必要になった場合、LPUART はウェイクアップ割込み (usart_wkup) を生成します。

- FIFO モードが無効の場合

LPUART データレジスタを空にするために luart_pclk クロックを有効にする必要があります。

この場合、lpuart_wkup 割込みのソースは“1”にセットされた RXNE です。低電力モードに入る前に RXNEIE ビットをセットする必要があります。

- FIFO モードが有効な場合

次のために luart_pclk クロックを有効にする必要があります。

- TXFIFO を満たすため
- または RXFIFO を空にするため

この場合、lpuart_wkup 割込みのソースになる可能性のあるものは以下の通りです。

- RXFIFO ノットエンプティ。この場合、低電力モードに入る前に RXFNEIE ビットをセットする必要があります。
- RXFIFO フル。この場合、低電力モードに入る前に RXFFIE ビットをセットする必要があります。受信データの数 RXFIFO のサイズに一致し、RXFF フラグはセットされません。
- TXFIFO は空です。この場合、低電力モードに入る前に TXFEIE ビットをセットする必要があります。

これによって、低電力モード中にデータを TXFIFO/RXFIFO に送信／受信することができます。低電力モードで、オーバーラン／アンダーランエラーを避けてデータを送信／受信するために、lpuart_wkup 割込みソースになり得るのは次のイベントのうちの 1 つです。

- TXFIFO 閾値に達した。この場合、低電力モードに入る前に TXFTIE ビットをセットする必要があります。
- RXFIFO 閾値に達した。この場合、低電力モードに入る前に RXFTIE ビットをセットする必要があります。

たとえば、ウェイクアップ時間が、ラインを経て 1 バイトを受信する時間より少ない場合は、アプリケーションは閾値を RXFIFO の最大サイズに設定できます。

MCU を低電力モードからウェイクアップするための RXFIFO フル、TXFIFO エンプティ、RXFIFO ノットエンプティ、および RXFIFO/TXFIFO 閾値割込みを使用すれば、低電力モード中にできるだけ多くの LPUART 転送を行うことができ、電力消費を最適化できるメリットがあります。

あるいは、WUS ビットフィールドによって、特定の lpuart_wkup 割込みを選択することもできます。

ウェイクアップイベントが検出されると、ハードウェアによって WUF フラグがセットされ、WUFIE ビットがセットされていた場合は lpuart_wkup 割込みが生成されます。この場合、ウェイクアップのために lpuart_wkup 割込みは必須ではありません。低電力モードから MCU をウェイクアップするには、WUF がセットされるだけで十分です。

- 注： 低電力モードに移行する前に、LPUART 転送が進行中ではないことを確認してください。BUSY フラグをチェックすることでは、データ受信中に低電力モードに入らないことを保証できません。
- WUF フラグは、MCU が低電力モードか、アクティブモードかに関係なく、ウェイクアップイベントが検出されたときにセットされます。
- 初期化とレシーバの有効化の直後に低電力モードに入るときには、REACK ビットをチェックして、LPUART が実際に有効であることを確認する必要があります。
- 受信に DMA が使用されるときには、低電力モードに入る前に無効化し、低電力モードの終了時に再び有効にする必要があります。
- FIFO が有効なときには、アドレス一致時の低電力モードからのウェイクアップはミュートモードが有効な場合のみ可能です。

低電力モードでのミュートモードの使用

低電力モードに入る前に LPUART がミュートモードになった場合は、

- アイドル検出は低電力モードでは機能しないので、アイドル検出時にミュートモードからウェイクアップすることはできません。
- アドレス一致によるミュートモードからのウェイクアップが使用される場合、低電力モードからのウェイクアップのソースもアドレス一致でなければなりません。低電力モードに入るときに RXNE フラグがセットされた場合、アドレス一致によって低電力モードからウェイクアップしても、インタフェースはミュートモードのままです。

- 注： FIFO 管理が有効なとき、ミュートモードは何の制約もなく低電力モードからのウェイクアップとともに使用されます（すなわち、ミュートおよび低電力モードについて上に述べた 2 点は、FIFO 管理が無効なときのみ有効です）。

低電力モードで LPUART カーネルクロック (lpuart_ker_ck) がオフのときの低電力モードからのウェイクアップ

低電力モード中、lpuart_ker_ck クロックがオフになっている場合、LPUART 受信ラインの立ち下がりエッジが検出されると、lpuart_ker_ck_req 信号によって LPUART インタフェースが lpuart_ker_ck クロックをオンにするようリクエストします。その後、lpuart_ker_ck がフレーム受信に使用されます。

ウェイクアップイベントが確認された場合、MCU は低電力モードからウェイクアップし、データ受信が正常に続行します。

ウェイクアップイベントが確認されない場合、usart_ker_ck クロックが再度オフになり、MCU がウェイクアップせずに低電力モードに留まり、カーネルクロックリクエストが解除されます。

以下の例は、ウェイクアップイベントが「アドレス一致検出」にプログラムされ、FIFO 管理が無効になっている場合を示しています。

図 354 に、ウェイクアップイベントが確認された時の動作を示します。

図 354. 確認されたウェイクアップイベント (ウェイクアップイベント = アドレス一致、FIFO 無効)





図 355 に、ウェイクアップイベントが確認されない時の動作を示します。

図 355. 確認されないウェイクアップイベント (ウェイクアップイベント = アドレス一致、FIFO 無効)



注： 上図は、アドレス一致または受信フレームがウェイクアップイベントとして使用されたとき、有効です。ウェイクアップイベントがスタートビット検出である場合、LPUART はスタートビットの終端にウェイクアップイベントを MCU に送ります。

MCUを低電力モードから正しくウェイクアップできる最大 LPUART ボーレートの決定

MCU を低電力モードから正しくウェイクアップできる最大ボーレートはウェイクアップ時間パラメータ（デバイスのデータシートを参照）および LPUART レシーバ許容誤差に依存します（[セクション 33.4.8 : クロック偏差に対する LPUART レシーバの許容誤差](#)を参照）。

OVER8 = 0、M ビット = "01"、ONEBIT = 0 および BRR [3:0] = 0000 の場合を例にします。
この条件では、[表 175 : LPUART レシーバの許容誤差](#)によると、LPUART レシーバの許容誤差は 3.41% です。

$$\begin{aligned} DTRA + DQUANT + DREC + DTCL + DWU &< \text{LPUART レシーバの許容誤差} \\ D_{WU\max} &= t_{WULPUART} / (11 \times T_{\text{bit Min}}) \\ T_{\text{bit Min}} &= t_{WULPUART} / (11 \times D_{WU\max}) \end{aligned}$$

ここで $t_{WULPUART}$ は、低電力モードからのウェイクアップ時間です。

パラメータ DTRA、DQUANT、DREC および DTCL パラメータが 0% である理想的なケースを考えた場合、DWU の最大値は 3.41% です。実際には、少なくとも lpuart_ker_ck の不正確性を考慮する必要があります。

たとえば、HSI を lpuart_ker_ck として使用しその HSI の精度が 1% の場合、次のような結果が得られます。

$$\begin{aligned} t_{WULPUART} &= 3 \mu\text{s} \text{ (値は一例で、正しい値はデータシートを参照)} \\ D_{WU\max} &= 3.41\% - 1\% = 2.41\% \\ T_{\text{bit min}} &= 3 \mu\text{s} / (11 \times 2.41\%) = 11.32 \mu\text{s}. \end{aligned}$$

以上の結果、低電力モードから正しくウェイクアップできる最大のボーレートは次のようになります。
 $1 / 11.32 \mu\text{s} = 88.36 \text{ Kbaud}.$

33.5 LPUART 割込み

すべての LPUART 割込みリクエストの詳細な説明については、[表 170](#) を参照してください。

表 177. LPUART 割込みリクエスト

割込みイベント	イベントフラグ	イネーブル制御ビット	割込みのクリア方法	有効になる割込み	
				lpuart_it	lpuart_wkup
送信データレジスタエンブティ	TXE	TXEIE	TXE は、データが TDR に書き込まれたときにクリアされます。	あり	なし
送信 FIFO ノットフル	TXFNF	TXFNFIE	TXFNF は、TXFIFO がフルになると、クリアされます。	あり	なし
送信 FIFO エンブティ	TXFE	TXFEIE	TXFE は、TXFIFO に少なくとも 1 データが入ったとき、または TXFRQ ビットのセットによってクリアされます。	あり	あり
送信 FIFO 閾値到達	TXFT	TXFTIE	TXFT は、TXFIFO の内容がプログラムされた閾値より少なくなったときにハードウェアによってクリアされます。	あり	あり
CTS 割込み	CTSIF	CTSIF	CTSIF は、CTSCF ビットをセットすることによって、ソフトウェアによってクリアされます。	あり	なし

表 177. LPUART 割込みリクエスト (続き)

割込みイベント	イベントフラグ	イネーブル制御ビット	割込みのクリア方法	有効になる割込み	
				lpuart_it	lpuart_wkup
送信完了	TC	TCIE	TC は、データが TDR に書き込まれたとき、または TCCF ビットのセットによって、クリアされます。	あり	なし
受信データレジスタノットエンプティ (データの読出し可能)	RXNE	RXNEIE	RXNE は、RDR の読出しによって、または RXFRQ ビットのセットによって、クリアされます。	あり	あり
受信 FIFO ノットエンプティ	RXFNE	RXFNEIE	RXFNE は、RXFIFO が空になったとき、または RXFRQ ビットのセットによって、クリアされます。	あり	あり
受信 FIFO フル	RXFF ⁽¹⁾	RXFFIE	RXFF は、RXFIFO に少なくとも 1 つのデータが入ったとき、クリアされます。	あり	あり
受信 FIFO 閾値到達	RXFT	RXFTIE	RXFT は、RXFIFO の内容がプログラムされた閾値より少なくなったときにハードウェアによってクリアされます。	あり	あり
オーバーランエラー検出	ORE	RXNEIE/RXFNEIE	ORE は、ORECF ビットをセットすることによってクリアされます。	あり	なし
アイドルライン検出	IDLE	IDLEIE	IDLE は、IDLECF ビットをセットすることによってクリアされます。	あり	なし
パリティエラー	PE	PEIE	PE は、PECF ビットをセットすることによってクリアされます。	あり	なし
マルチバッファ通信におけるノイズフラグ、オーバーランエラー、およびフレーミングエラー。	NE または ORE または FE	EIE	NE は、NFCF ビットをセットすることによってクリアされます。 ORE は、ORECF ビットをセットすることによってクリアされます。 FE フラグは、FECF ビットをセットすることによってクリアされます。	あり	なし
キャラクター致	CMF	CMIE	CMF は、CMCF ビットをセットすることによってクリアされます。	あり	なし
低電力モードからのウェイクアップ	WUF	WUFIE	WUF は、WUCF ビットをセットすることによってクリアされます。	あり	あり
送信 FIFO 閾値到達	TXFT	TXFTIE	TXFT は、TXFIFO の内容がプログラムされた閾値より少なくなったときにハードウェアによってクリアされます。	あり	あり
受信 FIFO 閾値到達	RXFT	RXFTIE	RXFT は、RXFIFO の内容がプログラムされた閾値より少なくなったときにハードウェアによってクリアされます。	あり	あり

1. RXFF フラグは、LPUART が次のように n+1 個のデータを受信した場合にアサートされます (n は RXFIFO のサイズ)。RXFIFO に n 個のデータ、LPUART_RDR に 1 個のデータ。STOP モードでは、LPUART_RDR はクロック供給されません。その結果として、このレジスタは書き込まれず、n 個のデータが受信されて RXFIFO に書き込まれた後に、RXFF 割込みがアサートされます (RXFF フラグはセットされません)。

33.6 LPUART レジスタ

レジスタの説明で使用されている略語のリストについては、[50ページのセクション 1.2](#) を参照してください。

33.6.1 制御レジスタ 1 [オルタネート]（LPUART_CR1）

アドレスオフセット：0x00

リセット値：0x0000 0000

同じレジスタが FIFO モード有効（このセクション）でも、FIFO モード無効（前のセクション）でも使用できます。

FIFO モードが有効な場合

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RXF FIE	TXFEIE	FIFO EN	M1	Res.	Res.	DEAT[4:0]					DEDT[4:0]				
rw	rw	rw	rw			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	CMIE	MME	M0	WAKE	PCE	PS	PEIE	TXFN FIE	TCIE	RXFN EIE	IDLEIE	TE	RE	UESM	UE
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31 **RXFFIE** : RXFIFO フル割込み有効
このビットは、ソフトウェアによってセット／クリアされます。
0 : 割込みは禁止されています。
1 : LPUART_ISR レジスタで RXFF=1 のときに LPUART 割込みが生成されます。

ビット 30 **TXFEIE** : TXFIFO エンプティ割込み有効
このビットは、ソフトウェアによってセット／クリアされます。
0 : 割込みは禁止されています。
1 : LPUART_ISR レジスタで TXFE=1 のときに LPUART 割込みが生成されます。

ビット 29 **FIFOEN** : FIFO モード有効
このビットは、ソフトウェアによってセット／クリアされます。
0 : FIFO モードは無効です。
1 : FIFO モードは有効です。

ビット 28 **M1** : ワード長
このビットはビット 12（M0）と併せて使用して、ワード長を決定する必要があります。ソフトウェアによってセット／クリアされます。
M[1:0] = “00” : スタートビット 1 個、データビット 8 個、ストップビット n 個
M[1:0] = “01” : スタートビット 1 個、データビット 9 個、ストップビット n 個
M[1:0] = “10” : スタートビット 1 個、データビット 7 個、ストップビット n 個
このビットは、LPUART が無効（UE=0）のときのみ書き込むことができます。
注： 7 ビットデータ長モードでは、スマートカードモード、LIN マスタモード、および自動ポーレート（0x7F および 0x55 フレーム検出）はサポートされません。

ビット 27:26 予約済みであり、リセット値に保持する必要があります。

ビット 25:21 **DEAT[4:0]** : ドライバ有効アサーション時間
この 5 ビット値は、DE（Driver Enable）信号の有効化からスタートビットの開始までの時間を定義します。Lpuart_ker_ck クロックサイクルで表されます。詳細については、[セクション 32.5.20: RS232 ハードウェアフロー制御および RS485 ドライバ有効](#)を参照してください。
このビットフィールドは、LPUART が無効（UE=0）のときのみ書き込むことができます。

ビット 20:16 DEDT[4:0] : ドライバ有効ネゲート時間

この 5 ビット値は、送信メッセージの最後のストップビットの終了から DE (Driver Enable) 信号の無効化までの時間を定義します。lpuart_ker_ck クロックサイクルで表されます。詳細については、[セクション 33.4.13 : RS232 ハードウェアフロー制御および RS485 ドライバ有効](#)を参照してください。

DEDT 時間中に LPUART_TDR レジスタに書き込みが行われた場合、DEDT 時間と DEAT 時間の両方が経過するまで、新しいデータは送信されません。

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14 CMIE : キャラクター一致割込み有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタの CMF ビットがセットされると、LPUART 割込みが生成されます。

ビット 13 MME : ミュートモード有効

このビットは、LPUART のミュートモード機能を有効にします。セットされると、LPUART は、WAKE ビットの定義に従って、アクティブモードとミュートモードを切り替えることができます。ソフトウェアによってセット/クリアされます。

0 : レシーバは永続的にアクティブモードです。

1 : レシーバはミュートモードとアクティブモードを切り替えることができます。

ビット 12 M0 : ワード長

このビットはビット 28 (M1) と併せて使用して、ワード長を決定します。ソフトウェアによってセット/クリアされます (ビット 28 (M1) の説明を参照)。

このビットは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 11 WAKE : レシーバウェイクアップ方式

このビットによって、ミュートモードからの LPUART のウェイクアップ方式が決まります。ソフトウェアによってセット/クリアされます。

0 : アイドルライン

1 : アドレスマーク

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 10 PCE : パリティ制御有効

このビットは、ハードウェアのパリティ制御 (生成と検出) を選択します。パリティ制御が有効なとき、算出されたパリティは MSB 位置 (M=1 の場合はビット 9、M=0 の場合はビット 8) に挿入され、受信されたデータではパリティが検査されます。このビットは、ソフトウェアによってセット/クリアされます。このビットがセットされると、送受信において現在のバイトの後で PCE が有効になります。

0 : パリティ制御は無効です。

1 : パリティ制御は有効です。

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 9 PS : パリティ選択

このビットは、パリティの生成/検出が有効である (PCE ビットがセットされている) とき、奇数パリティ/偶数パリティを選択します。ソフトウェアによってセット/クリアされます。パリティは、現在のバイトの後で選択されます。

0 : 偶数パリティ

1 : 奇数パリティ

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 8 PEIE : PE 割込み有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタで PE=1 のときには LPUART 割込みが生成されます。

ビット 7 **TXFNIE** : TXFIFO ノットフル割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタで TXE/TXFNF=1 のときには LPUART 割込みが生成されます。

ビット 6 **TCIE** : 転送完了割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタで TC=1 のときには LPUART 割込みが生成されます。

ビット 5 **RXFNEIE** : RXFIFO ノットエンプティ割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタの ORE=1 または RXNE/RXFNE=1 のときには、LPUART 割込みが生成されます。

ビット 4 **IDLEIE** : IDLE 割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタで IDLE=1 のときには LPUART 割込みが生成されます。

ビット 3 **TE** : トランスミッタ有効

このビットは、トランスミッタを有効にします。ソフトウェアによってセット／クリアされます。

0 : トランスミッタは無効です。

1 : トランスミッタは有効です。

注： 送信中に TE ビットにローパルスを与える（「0」に続けて「1」を書き込む）と、現在のワードの後にプリアンプル（アイドルライン）が送信されます。アイドルキャラクタを生成するためには、すぐには TE に 1 を書き込まないでください。必要な時間を確保するために、ソフトウェアは LPUART_ISR レジスタの TEACK ビットをポーリングできます。

TE がセットされると、送信が開始されるまでに 1 ビット時間の遅れが生じます。

- ビット 2 **RE** : レシーバ有効
- このビットは、レシーバを有効にします。ソフトウェアによってセット／クリアされます。
- 0 : レシーバは無効です。
- 1 : レシーバは有効であり、スタートビットの検索が開始されます。
- ビット 1 **UESM** : STOP モードでの LPUART 有効
- このビットがクリアされると、LPUART は MCU を低電力モードからウェイクアップできません。
- このビットがセットされると、LPUART は MCU を低電力モードからウェイクアップできますが、LPUART クロック選択が RCC にて HSI または LSE であることが条件です。
- このビットは、ソフトウェアによってセット／クリアされます。
- 0 : LPUART は低電力モードから MCU をウェイクアップできません。
- 1 : LPUART は低電力モードから MCU をウェイクアップできます。この機能がアクティブなとき、LPUART のクロックソースは HSI または LSE でなければなりません (RCC の章を参照)。
- 注 :** 低電力モードに入る直前に UESM ビットをセットし、低電力モードの終了時にクリアすることが推奨されます。
- ビット 0 **UE** : LPUART 有効
- このビットがクリアされると、LPUART プリスケアラと出力はただちに停止され、現在の操作は破棄されます。LPUART の設定は保たれますが、LPUART_ISR のステータスフラグはすべてリセットされます。このビットは、ソフトウェアによってセット／クリアされます。
- 0 : LPUART プリスケアラと出力は無効であり、低電力モードです。
- 1 : LPUART は有効です。
- 注 :** ラインにエラーを生成せずに低電力モードに入るためには、TE ビットをその前にリセットする必要があります、ソフトウェアは、UE ビットをリセットする前に LPUART_ISR の TC ビットがセットされるのを待つ必要があります。
- UE=0 のときには DMA リクエストもリセットされるので、UE ビットをリセットする前に DMA チャンネルを無効にする必要があります。

33.6.2 制御レジスタ 1 [オルタネート] (LPUART_CR1)

アドレスオフセット : 0x00

リセット値 : 0x0000 0000

同じレジスタが FIFO モード有効 (前のセクション) でも、FIFO モード無効 (このセクション) でも使用できます。

FIFO モードが無効の場合

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	FIFO EN	M1	Res.	Res.	DEAT[4:0]					DEDT[4:0]				
		rw	rw			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	CMIE	MME	M0	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	UESM	UE
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:30 予約済みであり、リセット値に保持する必要があります。

- ビット 29 **FIFOEN** : FIFO モード有効
- このビットは、ソフトウェアによってセット／クリアされます。
- 0 : FIFO モードは無効です。
- 1 : FIFO モードは有効です。

ビット 28 M1 : ワード長

このビットはビット 12 (M0) と併せて使用して、ワード長を決定する必要があります。ソフトウェアによってセット/クリアされます。

M[1:0] = "00" : スタートビット 1 個、データビット 8 個、ストップビット n 個

M[1:0] = "01" : スタートビット 1 個、データビット 9 個、ストップビット n 個

M[1:0] = "10" : スタートビット 1 個、データビット 7 個、ストップビット n 個

このビットは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

注 : 7 ビットデータ長モードでは、スマートカードモード、LIN マスタモード、および自動ポーレート (0x7F および 0x55 フレーム検出) はサポートされません。

ビット 27:26 予約済みであり、リセット値に保持する必要があります。

ビット 25:21 DEAT[4:0] : ドライバ有効アサーション時間

この 5 ビット値は、DE (Driver Enable) 信号の有効化からスタートビットの開始までの時間を定義します。Lpuart_ker_ck クロックサイクルで表されます。詳細については、[セクション 32.5.20 : RS232 ハードウェアフロー制御および RS485 ドライバ有効](#)を参照してください。

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 20:16 DEDT[4:0] : ドライバ有効ネゲート時間

この 5 ビット値は、送信メッセージの最後のストップビットの終了から DE (Driver Enable) 信号の無効化までの時間を定義します。Lpuart_ker_ck クロックサイクルで表されます。詳細については、[セクション 33.4.13 : RS232 ハードウェアフロー制御および RS485 ドライバ有効](#)を参照してください。

DEDT 時間中に LPUART_TDR レジスタに書き込みが行われた場合、DEDT 時間と DEAT 時間の両方が経過するまで、新しいデータは送信されません。

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14 CMIE : キャラクター一致割込み有効

このビットは、ソフトウェアによってセット/クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタの CMF ビットがセットされると、LPUART 割込みが生成されます。

ビット 13 MME : ミュートモード有効

このビットは、LPUART のミュートモード機能を有効にします。セットされると、LPUART は、WAKE ビットの定義に従って、アクティブモードとミュートモードを切り替えることができます。ソフトウェアによってセット/クリアされます。

0 : レシーバは永続的にアクティブモードです。

1 : レシーバはミュートモードとアクティブモードを切り替えることができます。

ビット 12 M0 : ワード長

このビットはビット 28 (M1) と併せて使用して、ワード長を決定します。ソフトウェアによってセット/クリアされます (ビット 28 (M1) の説明を参照)。

このビットは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 11 WAKE : レシーバウェイクアップ方式

このビットによって、ミュートモードからの LPUART のウェイクアップ方式が決まります。ソフトウェアによってセット/クリアされます。

0 : アイドルライン

1 : アドレスマーク

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 10 PCE : パリティ制御有効

このビットは、ハードウェアのパリティ制御（生成と検出）を選択します。パリティ制御が有効なとき、算出されたパリティは MSB 位置（M=1 の場合はビット 9、M=0 の場合はビット 8）に挿入され、受信されたデータではパリティが検査されます。このビットは、ソフトウェアによってセット／クリアされます。このビットがセットされると、送受信において現在のバイトの後で PCE が有効になります。

0 : パリティ制御は無効です。

1 : パリティ制御は有効です。

このビットフィールドは、LPUART が無効（UE=0）のときのみ書き込むことができます。

ビット 9 PS : パリティ選択

このビットは、パリティの生成／検出が有効である（PCE ビットがセットされている）とき、奇数パリティ／偶数パリティを選択します。ソフトウェアによってセット／クリアされます。パリティは、現在のバイトの後で選択されます。

0 : 偶数パリティ

1 : 奇数パリティ

このビットフィールドは、LPUART が無効（UE=0）のときのみ書き込むことができます。

ビット 8 PEIE : PE 割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタで PE=1 のときには LPUART 割込みが生成されます。

ビット 7 TXEIE : 送信データレジスタエンプティ

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタで TXE/TXFNF=1 のときには LPUART 割込みが生成されます。

ビット 6 TCIE : 転送完了割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタで TC=1 のときには LPUART 割込みが生成されます。

ビット 5 RXNEIE : 受信データレジスタノットエンプティ

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタの ORE=1 または RXNE/RXFNE=1 のときには、LPUART 割込みが生成されます。

ビット 4 IDLEIE : IDLE 割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタで IDLE=1 のときには LPUART 割込みが生成されます。

ビット 3 TE : トランスミッタ有効

このビットは、トランスミッタを有効にします。ソフトウェアによってセット／クリアされます。

0 : トランスミッタは無効です。

1 : トランスミッタは有効です。

注 : 送信中に TE ビットにローパルスを与える（「0」に続けて「1」を書き込む）と、現在のワードの後にブリアンブル（アイドルライン）が送信されます。アイドルキャラクタを生成するためには、すぐには TE に 1 を書き込まないでください。必要な時間を確保するために、ソフトウェアは LPUART_ISR レジスタの TEACK ビットをポーリングできます。

TE がセットされると、送信が開始されるまでに 1 ビット時間の遅れが生じます。

ビット 2 RE : レシーバ有効

このビットは、レシーバを有効にします。ソフトウェアによってセット／クリアされます。

0 : レシーバは無効です。

1 : レシーバは有効であり、スタートビットの検索が開始されます。

- ビット 1 **UESM** : STOP モードでの LPUART 有効
- このビットがクリアされると、LPUART は MCU を低電力モードからウェイクアップできません。
このビットがセットされると、LPUART は MCU を低電力モードからウェイクアップできますが、LPUART クロック選択が RCC にて HSI または LSE であることが条件です。
このビットは、ソフトウェアによってセット／クリアされます。
0 : LPUART は低電力モードから MCU をウェイクアップできません。
1 : LPUART は低電力モードから MCU をウェイクアップできます。この機能がアクティブなとき、LPUART のクロックソースは HSI または LSE でなければなりません（RCC の章を参照）。
- 注：** 低電力モードに入る直前に UESM ビットをセットし、低電力モードの終了時にクリアすることが推奨されます。
- ビット 0 **UE** : LPUART 有効
- このビットがクリアされると、LPUART プリスケアラと出力はただちに停止され、現在の操作は破棄されます。LPUART の設定は保たれますが、LPUART_ISR のステータスフラグはすべてリセットされます。このビットは、ソフトウェアによってセット／クリアされます。
0 : LPUART プリスケアラと出力は無効であり、低電力モードです。
1 : LPUART は有効です。
- 注：** ラインにエラーを生成せずに低電力モードに入るためには、TE ビットをその前にリセットする必要があります、ソフトウェアは、UE ビットをリセットする前に LPUART_ISR の TC ビットがセットされるのを待つ必要があります。
UE=0 のときには DMA リクエストもリセットされるので、UE ビットをリセットする前に DMA チャンネルを無効にする必要があります。

33.6.3 制御レジスタ 2（LPUART_CR2）

アドレスオフセット : 0x04
リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADD[7:0]								Res.	Res.	Res.	Res.	MSBFIRST	DATAINV	TXINV	RXINV
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w					r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWAP	Res.	STOP[1:0]		Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADDM7	Res.	Res.	Res.	Res.
r/w		r/w	r/w								r/w				

- ビット 31:24 **ADD[7:0]** : LPUART ノードのアドレス
- ADD[7:4] :**
このビットは、認識される LPUART ノードのアドレスまたはキャラクタコードを指定します。
ミュートモードまたはストップモード中に、マルチプロセッサ通信で 7 ビットアドレスマーク検出によって MCU をウェイクアップするために使用されます。トランスミッタによって送信されるキャラクタの MSB は 1 でなければなりません。通常の受信時、ミュートモードが非アクティブなときに（たとえば、ModBus プロトコルのブロック終了検出）、キャラクタ検出のためにも使用することができます。この場合、受信されたキャラクタ全体（8 ビット）が ADD[7:0] 値と比較され、一致した場合は CMF フラグがセットされます。
このビットは、受信が無効のとき (RE=0) または LPUART が無効のとき (UE=0) のみ、書き込むことができます。
- ADD[3:0] :**
このビットは、認識される LPUART ノードのアドレスまたはキャラクタコードを指定します。
これは、ミュートモードまたは低電力モード中に、マルチプロセッサ通信でアドレスマーク検出によってウェイクアップするために使用されます。
このビットは、受信が無効のとき (RE=0) または LPUART が無効のとき (UE=0) のみ、書き込むことができます。
- ビット 23:20 予約済みであり、リセット値に保持する必要があります。

ビット 19 MSBFIRST : MSBファースト

このビットは、ソフトウェアによってセット／クリアされます。

0 : スタートビットに続いて、データはデータビット 0 から順に送受信されます。

1 : スタートビットに続いて、データは MSB (ビット 7/8) から順に送受信されます。

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 18 DATAINV : バイナリデータ反転

このビットは、ソフトウェアによってセット／クリアされます。

0 : データレジスタからの論理データは正／ダイレクトロジックで送受信されます。(1=H、0=L)

1 : データレジスタからの論理データは、負／インバースロジックで送受信されます。(1=L、0=H) パリティビットも反転されます。

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 17 TXINV : TX ピンアクティブレベル反転

このビットは、ソフトウェアによってセット／クリアされます。

0 : TX ピン信号は標準ロジックレベルを使用して機能します ($V_{DD}=1$ /アイドル、Gnd=0/マーク)。

1 : TX ピン信号値は反転されます。($V_{DD}=0$ /マーク、Gnd=1/アイドル)。

これにより、TX ラインで外部インバータを使用できます。

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 16 RXINV : RX ピンアクティブレベル反転

このビットは、ソフトウェアによってセット／クリアされます。

0 : RX ピン信号は標準ロジックレベルを使用して機能します ($V_{DD}=1$ /アイドル、Gnd=0/マーク)。

1 : RX ピン信号値は反転されます。($V_{DD}=0$ /マーク、Gnd=1/アイドル)。

これにより、RX ラインで外部インバータを使用できます。

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 15 SWAP : TX/RX ピンのスワップ

このビットは、ソフトウェアによってセット／クリアされます。

0 : TX/RX ピンは標準ピンアウトでの定義に従って使用されます。

1 : TX および RX ピンの機能はスワップされます。これにより、別の USART へのクロスワイヤ接続の場合に動作できます。

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 14 予約済みであり、リセット値に保持する必要があります。**ビット 13:12 STOP[1:0]** : STOP ビット

このビットは、ストップビットのプログラミングに使用します。

00 : 1 個のストップビット

01 : 予約済み。

10 : 2 個のストップビット

11 : 予約済みです。

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 11:5 予約済みであり、リセット値に保持する必要があります。**ビット 4 ADDM7** : 7 ビットアドレス検出／4 ビットアドレス検出

このビットは、4 ビットアドレス検出と 7 ビットアドレス検出の選択に使用されます。

0 : 4 ビットアドレス検出

1 : 7 ビットアドレス検出 (8 ビットデータモード)

このビットは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

注 : 7 ビットおよび 9 ビットデータモードでは、アドレス検出は、それぞれ 6 ビットおよび 8 ビットアドレス (ADD[5:0] および ADD[7:0]) に対して行われます。

ビット 3:0 予約済みであり、リセット値に保持する必要があります。

33.6.4 制御レジスタ 3 (LPUART_CR3)

アドレスオフセット : 0x08

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TXFTCFG			RXFTIE	RXFTCFG			Res.	TXFTIE	WUFIE	WUS[1:0]		Res.	Res.	Res.	Res.
rw			rw	rw				rw	rw	rw	rw				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DEP	DEM	DDRE	OVR DIS	Res.	CTSIF	CTSE	RTSE	DMAT	DMAR	Res.	Res.	HD SEL	Res.	Res.	EIE
rw	rw	rw	rw		rw	rw	rw	rw	rw			rw			rw

ビット 31:29 **TXFTCFG** : TXFIFO 閾値設定

000 : TXFIFO はその深さの 1/8 に達します。

001 : TXFIFO はその深さの 1/4 に達します。

110 : TXFIFO はその深さの 1/2 に達します。

011 : TXFIFO はその深さの 3/4 に達します。

100 : TXFIFO はその深さの 7/8 に達します。

101 : TXFIFO は空になります。

残りの組み合わせ : 予約済み。

Bit28 **RXFTIE** : RXFIFO 閾値割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : 受信 FIFO が RXFTCFG でプログラムされた閾値に達すると、LPUART 割込みが生成されます。

ビット 27:25 **RXFTCFG** : 受信 FIFO 閾値設定

000 : 受信 FIFO はその深さの 1/8 に達します。

001 : 受信 FIFO はその深さの 1/4 に達します。

110 : 受信 FIFO はその深さの 1/2 に達します。

011 : 受信 FIFO はその深さの 3/4 に達します。

100 : 受信 FIFO はその深さの 7/8 に達します。

101 : 受信 FIFO はフルになります。

残りの組み合わせ : 予約済み。

ビット 24 予約済みであり、リセット値に保持する必要があります。

ビット 23 **TXFTIETXFIFO** 閾値割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : TXFIFO が TXFTCFG でプログラムされた閾値に達すると、LPUART 割込みが生成されます。

ビット 22 **WUFIE** : 低電力モードからのウェイクアップ割込み有効

このビットは、ソフトウェアによってセット／クリアされます。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタで WUF=1 のときには LPUART 割込みが生成されます。

注 : **WUFIE** は、低電力モードに入る前にセットする必要があります。

LPUART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : USART の実装](#)を参照してください。

ビット 21:20 **WUS[1:0]** : 低電力モードからのウェイクアップ割込みフラグ選択

このビットフィールドは、WUF を有効にするイベントを指定します (低電力モードからのウェイクアップフラグ)。

00 : WUF はアドレス一致時に有効になります (ADD[7:0] および ADDM7 による定義に従って)。

01 : 予約済み

10 : WUF はスタートビット検出時に有効になります。

11 : WUF は RXNE 時に有効になります。

このビットフィールドは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

注 : LPUART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持する必要があります。[セクション 32.4 : USART の実装](#)を参照してください。

ビット 19:16 予約済みであり、リセット値に保持する必要があります。

ビット 15 **DEP** : ドライバ有効極性選択

0 : DE 信号はアクティブハイです。

1 : DE 信号はアクティブローです。

このビットは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 14 **DEM** : ドライバ有効モード

このビットにより、DE 信号によって外部トランシーバ制御を有効にできます。

0 : DE 機能は無効です。

1 : DE 機能は有効です。DE 信号は RTS ピンで出力されます。

このビットは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 13 **DDRE** : 受信エラー時 DMA 無効

0 : 受信エラーの場合、DMA は無効になりません。対応するエラーフラグはセットされますが、RXNE は 0 に保たれ、オーバーランを防ぎます。結果として、DMA リクエストはアサートされないため、エラーのあるデータは転送されず (DMA リクエストなし)、次の正しい受信データが転送されます。

1 : 受信エラーの後、DMA は無効化されます。対応するエラーフラグと RXNE がセットされます。エラーフラグがクリアされるまで、DMA リクエストはマスクされます。つまり、ソフトウェアは、まず、DMA リクエストを無効にするか (DMAR=0)、RXNE をクリアしてから、エラーフラグをクリアする必要があります。

このビットは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

注 : 受信エラーは、パリティエラー、フレーミングエラー、またはノイズエラーです。

ビット 12 **OVRDIS** : オーバーラン無効

このビットは、受信オーバーラン検出を無効にするために使用されます。

0 : オーバーランエラーフラグ、ORE は、受信データが読み出される前に新しいデータを受信したときにセットされます。

1 : オーバーラン機能は無効です。RXNE フラグがまだセットされている間に新しいデータを受信した場合、

ORE フラグはセットされず、新しく受信されたデータが LPUART_RDR レジスタの前の内容に上書きされます。

このビットは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

注 : この制御ビットにより、データを読み出さずに通信フローをチェックできます。

ビット 11 予約済みであり、リセット値に保持する必要があります。

ビット 10 **CTSIE** : CTS 割込み有効

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタの CTSIF=1 のときには、割込みが生成されます。

ビット 9 CTSE : CTS 有効

0 : CTS ハードウェアフロー制御が無効です。

1 : CTS モードが有効です。データは nCTS 入力のアサート (0 に固定) されている場合にのみ転送されます。データ転送中に nCTS 入力にネグートされると、送信は停止前に完了します。nCTS がネグートされている間にデータがデータレジスタに書き込まれた場合、nCTS がアサートされるまで送信は延期されます。

このビットは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 8 RTSE : RTS 有効

0 : RTS ハードウェアフロー制御が無効です。

1 : RTS 出力は有効であり、レシーババッファにスペースがあるときにのみ、データがリクエストされます。現在の文字が転送された後、データの転送は停止すると期待されます。データを受信できるとき、nRTS 出力がアサートされます (0 にプルされます)。

このビットは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 7 DMAT : DMA 有効トランスミッタ

このビットは、ソフトウェアでセット / クリアされます。

1 : DMA モードは送信に有効です。

0 : DMA モードは送信に無効です。

ビット 6 DMAR : DMA 有効レシーバ

このビットは、ソフトウェアでセット / クリアされます。

1 : DMA モードが受信に有効です。

0 : DMA モードが受信に無効です。

ビット 5:4 予約済みであり、リセット値に保持する必要があります。

ビット 3 HDSEL : 半二重選択

単線半二重モードの選択です。

0 : 半二重モードは選択されません。

1 : 半二重モードが選択されます。

このビットは、LPUART が無効 (UE=0) のときのみ書き込むことができます。

ビット 2:1 予約済みであり、リセット値に保持する必要があります。

ビット 0 EIE : エラー割込みイネーブル

エラー割込み有効ビットは、フレーミングエラー、オーバーランエラー、またはノイズフラグ (LPUART_ISR レジスタの FE=1、ORE=1 または NE=1) の場合に割込み生成を有効にするために必要です。

0 : 割込みは禁止されています。

1 : LPUART_ISR レジスタの FE=1、ORE=1、または NE=1 のときに、割込みが生成されます。

33.6.5 ボーレートレジスタ (LPUART_BRR)

このレジスタは、LPUART が無効 (UE=0) のときのみ書き込むことができます。自動ボーレート検出モードでハードウェアによって自動的に更新されます。

アドレスオフセット : 0x0C

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BRR[19:16]			
												rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BRR[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:20 予約済みであり、リセット値に保持する必要があります。

ビット 19:0 BRR[19:0]USART ボーレート

注 : LPUART_BRR レジスタに 0x300 未満の値を書き込むことは禁じられています。

ただし、LPUART_BRR は $\geq 0x300$ でなければならず、LPUART_BRR は 20 ビットであり、高い fck 値を使用して高いボーレートを生成するときには、注意が必要です。fck は [3 x ボーレート ~ 4096 x ボーレート] の範囲内でなければなりません。

33.6.6 リクエストレジスタ (LPUART_RQR)

アドレスオフセット : 0x18

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXFRQ	RXFRQ	MMRQ	SBKRQ	Res.
											w	w	w	w	

ビット 31:5 予約済みであり、リセット値に保持する必要があります。

ビット 4 **TXFRQ** : 送信データ一掃リクエスト

このビットは FIFO モードが有効なときに使用されます。FIFO 全体を一掃するために TXFRQ ビットがセットされます。これによって TXFE フラグ (TXFIFO エンプティ、LPUART_ISR レジスタのビット 23) がセットされます。

注 : FIFO モードでは、一掃リクエスト中にデータがデータレジスタに書き込まれないようにするために、TxFIFO が空になるまで TXFNF フラグはリセットされます。

ビット 3 **RXFRQ** : 受信データ一掃リクエスト

このビットに 1 を書き込むと、RXNE フラグがクリアされます。

これにより、受信したデータを読み出さずに破棄して、オーバーラン条件を避けることができます。

- ビット 2 **MMRQ** : ミュートモードリクエスト
このビットに 1 を書き込むと、LPUART はミュートモードになり、RWU フラグはリセットされます。
- ビット 1 **SBKRQ** : ブレーク送信リクエスト
このビットに 1 を書き込むと、SBKF フラグがセットされ、送信マシンが使用可能になるとすぐに、ラインで BREAK を送信するリクエストが発行されます。
- 注 : アプリケーションが、まだ送信されていないものも含めて、以前に挿入されたすべてのデータに続いてブレークキャラクタを送信する必要がある場合、ソフトウェアは SBKRQ ビットをセットする前に、TXE フラグのアサートを待つ必要があります。
- ビット 0 予約済みであり、リセット値に保持する必要があります。

33.6.7 割込みとステータスレジスタ [オルタネート] (LPUART_ISR)

アドレスオフセット : 0x1C
リセット値 : 0x0080 00C0
同じレジスタが FIFO モード有効 (このセクション) でも、FIFO モード無効 (次のセクション) でも使用できます。

FIFO モードが有効な場合

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	TXFT	RXFT	Res.	RXFF	TXFE	REACK	TEACK	WUF	RWU	SBKF	CMF	BUSY
				r	r		r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	CTS	CTSIF	Res.	TXFNF	TC	RXFNE	IDLE	ORE	NE	FE	PE
					r	r		r	r	r	r	r	r	r	r

- ビット 31:28 予約済みであり、リセット値に保持する必要があります。
- ビット 27 **TXFT** : TXFIFO 閾値フラグ
このビットは、TXFIFO が LPUART_CR3 レジスタの TXFTCFG でプログラムされた閾値に達したとき、すなわち、TXFIFO に TXFTCFG の空き場所ができたときに、ハードウェアによってセットされます。LPUART_CR3 レジスタの TXFTIE ビット =1 (ビット 31) の場合、割込みが生成されます。
0 : TXFIFO はプログラムされた閾値に達していません。
1 : TXFIFO はプログラムされた閾値に達しました。
- ビット 26 **RXFT** : RXFIFO 閾値フラグ
このビットは、RXFIFO が LPUART_CR3 レジスタの RXFTCFG でプログラムされた閾値に達したとき、すなわち、受信 FIFO に RXFTCFG 分のデータが入ったときに、ハードウェアによってセットされます。LPUART_CR3 レジスタの RXFTIE ビット =1 (ビット 27) の場合、割込みが生成されます。
0 : 受信 FIFO はプログラムされた閾値に達していません。
1 : 受信 FIFO はプログラムされた閾値に達しました。
- ビット 25 予約済みであり、リセット値に保持する必要があります。
- ビット 24 **RXFF** : RXFIFO フル
このビットは、受信したデータの数 RXFIFO サイズ + 1 と一致したときに (RXFIFO がフルで、LPUART_RDR レジスタに 1 個のデータ)、ハードウェアによってセットされます。
LPUART_CR1 レジスタの RXFFIE ビット =1 である場合、割込みが生成されます。
0 : RXFIFO はフルではありません。
1 : RXFIFO はフルです。

ビット 23 TXFE : TXFIFO エンプティ

このビットは、TXFIFO が空のとき、ハードウェアによってセットされます。TXFIFO に少なくとも 1 データが入ったとき、このフラグはクリアされます。TXFE フラグは、LPUART_RQR レジスタのビット TXFRQ (ビット 4) に 1 を書き込むことによってセットすることもできます。

LPUART_CR1 レジスタの TXFEIE ビット =1 (ビット 30) の場合、割込みが生成されます。

0 : TXFIFO は空ではありません。

1 : TXFIFO は空です。

ビット 22 REACK : 受信有効確認応答フラグ

このビットは、受信有効値が LPUART によって考慮されるときに、ハードウェアによってセット/リセットされます。

これを使用して、低電力モードに入る前に、LPUART が受信できる状態であることを確認できます。

注： LPUART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 21 TEACK : 送信有効確認応答フラグ

このビットは、送信有効値が LPUART によって考慮されるときに、ハードウェアによってセット/リセットされます。

LPUART_CR1 レジスタで TE=0 を書き込んだ後、TE=1 を書き込むことによってアイドルフレームリクエストが生成されるとき、TE=0 の最小周期を満たすために使用できます。

ビット 20 WUF : 低電力モードからのウェイクアップフラグ

このビットは、ウェイクアップイベントが検出されたときに、ハードウェアによってセットされます。イベントは、WUS ビットフィールドによって定義されます。LPUART_ICR レジスタの WUCF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

LPUART_CR3 レジスタの WUFIE=1 である場合、割込みが生成されます。

注： UESM がクリアされると、WUF フラグもクリアされます。

LPUART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 19 RWU : レシーバのミュートモードからのウェイクアップ

このビットは、LPUART がミュートモードかどうかを示します。ウェイクアップ/ミュートシーケンスが認識されたときに、ハードウェアによってクリア/セットされます。ミュートモード制御シーケンス (アドレスまたは IDLE) は、LPUART_CR1 レジスタの WAKE ビットによって選択されます。

IDLE モードでのウェイクアップが選択されたとき、このビットは LPUART_RQR レジスタの MMRQ ビットに 1 を書き込むことによって、ソフトウェアによってのみセットできます。

0 : レシーバはアクティブモードです。

1 : レシーバはミュートモードです。

注： LPUART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 18 SBKF : ブレーク送信フラグ

このビットは、ブレークキャラクタ送信がリクエストされたことを示します。LPUART_CR3 レジスタの SBKRQ ビットに 1 を書き込むことによって、ソフトウェアによってセットされます。ブレーク送信のストップビット時に、ハードウェアによって自動的にリセットされます。

0 : ブレークキャラクタは送信されません。

1 : ブレークキャラクタは送信されます。

ビット 17 CMF : キャラクター一致フラグ

このビットは、ADD[7:0] によって定義されたキャラクタが受信されたときに、ハードウェアによってセットされます。LPUART_ICR レジスタの CMCF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

LPUART_CR1 レジスタの CMIE=1 の場合、割込みが生成されます。

0 : キャラクター一致は検出されていません。

1 : キャラクター一致が検出されました。

ビット 16 BUSY : ビジーフラグ

このビットは、ハードウェアによってセット/リセットされます。RX ラインで通信中（スタートビットの検出時）はアクティブです。成否にかかわらず、受信終了時にリセットされます。

0 : LPUART はアイドルです（受信なし）。

1 : 受信中です。

ビット 15:11 予約済みであり、リセット値に保持する必要があります。

ビット 10 CTS : CTS フラグ

このビットは、ハードウェアによってセット/リセットされます。nCTS 入力ピンのステータスの反転コピーです。

0 : nCTS ラインはセットされました。

1 : nCTS ラインはリセットされました。

注： ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 9 CTSIF : CTS 割込みフラグ

このビットは、CTSE ビットがセットされていた場合、nCTS 入力が入力トグルしたときにハードウェアによってセットされます。LPUART_ICR レジスタの CTSCF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

また、LPUART_CR3 レジスタで CTSIE=1 であれば、割込みが生成されます。

0 : nCTS ステータスラインでの変更はありません。

1 : nCTS ステータスラインで変更がありました。

注： ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 8 予約済みであり、リセット値に保持する必要があります。

ビット 7 TXFNF : TXFIFO は空ではありません。

TXFIFO がフルではない、つまり LPUART_TDR にデータを書き込めるとき、TXFNF はハードウェアによってセットされます。LPUART_TDR への書き込みごとにデータが TXFIFO に格納されます。このフラグは TXFIFO がフルになるまでセットされたままになります。TXFIFO がフルになると、このフラグはクリアされ、データを LPUART_TDR に書き込むことができないことを示します。

一掃リクエスト中、TXFIFO が空になるまで、TXFNF はリセットに維持されます。一掃リクエストを（TXFRQ ビットをセットすることによって）送信した後、TXFIFO に書き込む前に TXFNF フラグをチェックするべきです（TXFNF および TXFE は同時にセットされます）。

LPUART_CR1 レジスタの TXFNFIE ビット=1 の場合、割込みが生成されます。

0 : データレジスタはフル/送信 FIFO はフルです。

1 : データレジスタ/送信 FIFO はフルではありません。

注： このビットは、シングルバッファ送信時に使用されます。

ビット 6 TC : 送信完了

データを含むフレームの送信が完了し、TXFF がセットされている場合、このビットはハードウェアによってセットされます。LPUART_CR1 レジスタの TCIE=1 である場合、割込みが生成されます。LPUART_ICR レジスタの TCCF に 1 を書き込むことによって、または LPUART_TDR レジスタに書き込むことによって、ソフトウェアによってクリアされます。

LPUART_CR1 レジスタの TCIE=1 である場合、割込みが生成されます。

0 : 送信は完了していません。

1 : 送信は完了しています。

注： TE ビットがリセットされ、送信中でなかった場合、TC ビットはただちにセットされます。

ビット 5 **RXFNE** : RXFIFO は空ではありません。

RXFNE ビットは、RXFIFO が空でなく、したがってデータが LPUART_RDR レジスタから読み出せるときに、ハードウェアによってセットされます。LPUART_RDR からの読出しのたびに、RXFIFO の 1 つの場所が解放されます。RXFIFO が空になると、クリアされます。

RXFNE フラグは、LPUART_RQR レジスタの RXFRQ に 1 を書き込むことによってもクリアすることもできます。

LPUART_CR1 レジスタの RXFNEIE=1 の場合、割込みが生成されます。

0 : データは受信されていません。

1 : 受信データを読み出すことができます。

ビット 4 **IDLE** : アイドルライン検出

このビットは、アイドルラインが検出されたときに、ハードウェアによってセットされます。LPUART_CR1 レジスタの IDLEIE=1 である場合、割込みが生成されます。LPUART_ICR レジスタの IDLECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

0 : アイドルラインは検出されていません。

1 : アイドルラインが検出されました。

注 : **RXFNE** ビットがセットされるまで (新しいアイドルラインが発生するまで)、**IDLE** ビットは再びセットされません。

 ミュートモードが有効な場合 (MME=1)、LPUART がミュートでない場合 (RWU=0)、**WAKE** ビットによって選択されたミュートモードに関係なく、**IDLE** はセットされます。RWU=1 の場合、**IDLE** はセットされません。

ビット 3 **ORE** : オーバーランエラー

このビットは、RXNE="1" (FIFO モードが有効な場合は RXFF="1") のときに、

現在シフトレジスタに受信中のデータを LPUART_RDR レジスタに転送する準備ができたときに、ハードウェアによってセットされます。LPUART_ICR レジスタの ORECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

LPUART_CR1 レジスタの RXFNEIE=1 または EIE=1 の場合、割込みが生成されます。

0 : オーバーランエラーはありません。

1 : オーバーランエラーが検出されました。

注 : このビットがセットされると、LPUART_RDR レジスタの内容は失われませんが、シフトレジスタは上書きされます。EIE ビットがセットされている場合、マルチバッファ通信中に **ORE** フラグがセットされた場合、割込みが生成されます。

 LPUART_CR3 レジスタの OVRDIS ビットがセットされると、このビットは永続的に 0 に強制設定されます (オーバーラン検出なし)。

ビット 2 NE : START ビットノイズ検出フラグ

このビットは、受信フレームのスタートビットでノイズが検出されるとハードウェアによってセットされます。LPUART_ICR レジスタの NFCF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

0 : ノイズは検出されていません。

1 : ノイズが検出されました。

注： このビットは、割込みを生成する RXFNE ビットと同時に発生するため、割込みを生成しません。EIE ビットがセットされている場合、マルチバッファ通信中に NE フラグがセットされると、割込みが生成されます。

このエラーはLPUART_RDR 内のキャラクタに関連します。

ビット 1 FE : フレーミングエラー

このビットは、非同期化、過度なノイズ、またはブレークキャラクタが検出されたときに、ハードウェアによってセットされます。LPUART_ICR レジスタの FECF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

スマートカードモードでデータを送信しているとき、送信時、成功せずに（カードがデータフレームを NACK）最大送信試行回数に達すると、このビットがセットされます。

LPUART_CR1 レジスタの EIE=1 の場合、割込みが生成されます。

0 : フレーミングエラーは検出されていません。

1 : フレーミングエラーまたはブレークキャラクタが検出されました。

注： このエラーはLPUART_RDR 内のキャラクタに関連します。

ビット 0 PE : パリティエラー

このビットは、レシーバモードでパリティエラーが発生したときに、ハードウェアによってセットされます。LPUART_ICR レジスタの PECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

LPUART_CR1 レジスタの PEIE=1 である場合、割込みが生成されます。

0 : パリティエラーはありません。

1 : パリティエラー

注： このエラーはLPUART_RDR 内のキャラクタに関連します。

33.6.8 割込みとステータスレジスタ [オルタネート] (LPUART_ISR)

アドレスオフセット : 0x1C

リセット値 : 0x0000 00C0

同じレジスタが FIFO モード有効 (前のセクション) でも、FIFO モード無効 (このセクション) でも使用できます。

FIFO モードが無効の場合

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	REACK	TEACK	WUF	RWU	SBKF	CMF	BUSY
									r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	CTS	CTSIF	Res.	TXE	TC	RXNE	IDLE	ORE	NE	FE	PE
					r	r		r	r	r	r	r	r	r	r

ビット 31:23 予約済みであり、リセット値に保持する必要があります。

ビット 22 **REACK** : 受信有効確認応答フラグ

このビットは、受信有効値が LPUART によって考慮されるときに、ハードウェアによってセット/リセットされます。

これを使用して、低電力モードに入る前に、LPUART が受信できる状態であることを確認できます。

注 : LPUART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 21 **TEACK** : 送信有効確認応答フラグ

このビットは、送信有効値が LPUART によって考慮されるときに、ハードウェアによってセット/リセットされます。

LPUART_CR1 レジスタで TE=0 を書き込んだ後、TE=1 を書き込むことによってアイドルフレームリクエストが生成されるとき、TE=0 の最小周期を満たすために使用できます。

ビット 20 **WUF** : 低電力モードからのウェイクアップフラグ

このビットは、ウェイクアップイベントが検出されたときに、ハードウェアによってセットされます。イベントは、WUS ビットフィールドによって定義されます。LPUART_ICR レジスタの WUCF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

LPUART_CR3 レジスタの WUFIE=1 である場合、割込みが生成されます。

注 : UESM がクリアされると、WUF フラグもクリアされます。

LPUART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 19 **RWU** : レシーバのミュートモードからのウェイクアップ

このビットは、LPUART がミュートモードかどうかを示します。ウェイクアップ/ミュートシーケンスが認識されたときに、ハードウェアによってクリア/セットされます。ミュートモード制御シーケンス (アドレスまたは IDLE) は、LPUART_CR1 レジスタの WAKE ビットによって選択されます。

IDLE モードでのウェイクアップが選択されたとき、このビットは LPUART_RQR レジスタの MMRQ ビットに 1 を書き込むことによって、ソフトウェアによってのみセットできます。

0 : レシーバはアクティブモードです。

1 : レシーバはミュートモードです。

注 : LPUART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 18 SBKF : ブレーク送信フラグ

このビットは、ブレークキャラクタ送信がリクエストされたことを示します。LPUART_CR3 レジスタの SBKRQ ビットに 1 を書き込むことによって、ソフトウェアによってセットされます。ブレーク送信のストップビット時に、ハードウェアによって自動的にリセットされます。

0 : ブレークキャラクタは送信されません。

1 : ブレークキャラクタは送信されます。

ビット 17 CMF : キャラクター一致フラグ

このビットは、ADD[7:0] によって定義されたキャラクタが受信されたときに、ハードウェアによってセットされます。LPUART_ICR レジスタの CMCF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

LPUART_CR1 レジスタの CMIE=1 の場合、割込みが生成されます。

0 : キャラクター一致は検出されていません。

1 : キャラクター一致が検出されました。

ビット 16 BUSY : ビジーフラグ

このビットは、ハードウェアによってセット／リセットされます。RX ラインで通信中（スタートビットの検出時）はアクティブです。成否にかかわらず、受信終了時にリセットされます。

0 : LPUART はアイドルです（受信なし）。

1 : 受信中です。

ビット 15:11 予約済みであり、リセット値に保持する必要があります。

ビット 10 CTS : CTS フラグ

このビットは、ハードウェアによってセット／リセットされます。nCTS 入力ピンのステータスの反転コピーです。

0 : nCTS ラインはセットされました。

1 : nCTS ラインはリセットされました。

注： ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 9 CTSIF : CTS 割込みフラグ

このビットは、CTSE ビットがセットされていた場合、nCTS 入力にトグルしたときにハードウェアによってセットされます。LPUART_ICR レジスタの CTSCF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

また、LPUART_CR3 レジスタで CTSIE=1 であれば、割込みが生成されます。

0 : nCTS ステータスラインでの変更はありません。

1 : nCTS ステータスラインで変更がありました。

注： ハードウェアフロー制御機能がサポートされない場合、このビットは予約済みであり、リセット値に保持されます。

ビット 8 予約済みであり、リセット値に保持する必要があります。

ビット 7 TXE : 送信データレジスタエンプティ／TXFIFO ノットフル

TXE は、LPUART_TDR レジスタの内容がシフトレジスタに転送されると、ハードウェアによってセットされます。LPUART_TDR レジスタへの書き込みによってクリアされます。

LPUART_CR1 レジスタの TXEIE ビット =1 の場合、割込みが生成されます。

0 : データレジスタはフルです。

1 : データレジスタはフルではありません。

注： このビットは、シングルバッファ送信時に使用されます。

ビット 6 TC : 送信完了

データを含むフレームの送信が完了し、TXE がセットされている場合、このビットはハードウェアによってセットされます。LPUART_CR1 レジスタの TCIE=1 である場合、割込みが生成されます。LPUART_ICR レジスタの TCCF に 1 を書き込むことによって、または LPUART_TDR レジスタに書き込むことによって、ソフトウェアによってクリアされます。

LPUART_CR1 レジスタの TCIE=1 である場合、割込みが生成されます。

0 : 送信は完了していません。

1 : 送信は完了しています。

注： TE ビットがリセットされ、送信中でなかった場合、TC ビットはただちにセットされます。

ビット 5 RXNE : 読出しデータレジスタノットエンプティ

RXNE ビットは、LPUART_RDR シフトレジスタの内容が LPUART_RDR レジスタに転送されると、ハードウェアによってセットされます。このフラグは、LPUART_RDR レジスタからの読出しによってクリアされます。RXNE フラグは、LPUART_RQR レジスタの RXFRQ に 1 を書き込むことによって、もクリアすることもできます。

LPUART_CR1 レジスタの RXNEIE=1 の場合、割込みが生成されます。

0 : データは受信されていません。

1 : 受信データを読み出すことができます。

ビット 4 IDLE : アイドルライン検出

このビットは、アイドルラインが検出されたときに、ハードウェアによってセットされます。LPUART_CR1 レジスタの IDLEIE=1 である場合、割込みが生成されます。LPUART_ICR レジスタの IDLECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

0 : アイドルラインは検出されていません。

1 : アイドルラインが検出されました。

注： RXNE ビットがセットされるまで (新しいアイドルラインが発生するまで)、IDLE ビットは再びセットされません。

ミュートモードが有効な場合 (MME=1)、LPUART がミュートでない場合 (RWU=0)、WAKE ビットによって選択されたミュートモードに関係なく、IDLE はセットされます。RWU=1 の場合、IDLE はセットされません。

ビット 3 ORE : オーバーランエラー

このビットは、RXNE="1" (FIFO モードが有効な場合は RXFF="1") のときに、現在シフトレジスタに受信中のデータを LPUART_RDR レジスタに転送する準備ができたときに、ハードウェアによってセットされます。LPUART_ICR レジスタの ORECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

LPUART_CR1 レジスタの RXNEIE=1 または EIE=1 の場合、割込みが生成されます。

0 : オーバーランエラーはありません。

1 : オーバーランエラーが検出されました。

注： このビットがセットされると、LPUART_RDR レジスタの内容は失われませんが、シフトレジスタは上書きされます。EIE ビットがセットされている場合、マルチバッファ通信中に ORE フラグがセットされた場合、割込みが生成されます。

LPUART_CR3 レジスタの OVRDIS ビットがセットされると、このビットは永続的に 0 に強制設定されます (オーバーラン検出なし)。

ビット 2 **NE** : START ビットノイズ検出フラグ

このビットは、受信フレームのスタートビットでノイズが検出されるとハードウェアによってセットされます。LPUART_ICR レジスタの NFCF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

0 : ノイズは検出されていません。

1 : ノイズが検出されました。

注： このビットは、割込みを生成する RXNE ビットと同時に出現するため、割込みを生成しません。EIE ビットがセットされている場合、マルチバッファ通信中に NE フラグがセットされると、割込みが生成されます。

ビット 1 **FE** : フレーミングエラー

このビットは、非同期化、過度なノイズ、またはブレークキャラクタが検出されたときに、ハードウェアによってセットされます。LPUART_ICR レジスタの FECF ビットに 1 を書き込むことによって、ソフトウェアによってクリアされます。

スマートカードモードでデータを送信しているとき、送信時、成功せずに（カードがデータフレームを NACK）最大送信試行回数に達すると、このビットがセットされます。

LPUART_CR1 レジスタの EIE=1 の場合、割込みが生成されます。

0 : フレーミングエラーは検出されていません。

1 : フレーミングエラーまたはブレークキャラクタが検出されました。

ビット 0 **PE** : パリティエラー

このビットは、レシーバモードでパリティエラーが発生したときに、ハードウェアによってセットされます。LPUART_ICR レジスタの PECF に 1 を書き込むことによって、ソフトウェアによってクリアされます。

LPUART_CR1 レジスタの PEIE=1 である場合、割込みが生成されます。

0 : パリティエラーはありません。

1 : パリティエラー

33.6.9 割込みフラグクリアレジスタ (LPUART_ICR)

アドレスオフセット : 0x20

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WUCF	Res.	Res.	CMCF	Res.
											w			w	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	CTSCF	Res.	Res.	TCCF	Res.	IDLECF	ORECF	NECF	FECF	PECF
						w			w		w	w	w	w	w

ビット 31:21 予約済みであり、リセット値に保持する必要があります。

ビット 20 **WUCF** : 低電力モードからのウェイクアップフラグクリア

このビットに 1 を書き込むと、LPUART_ISR レジスタの WUF フラグがクリアされます。

注： LPUART がストップ機能からのウェイクアップをサポートしない場合、このビットは予約済みであり、リセット値に保持されます。[セクション 32.4 : USART の実装](#)を参照してください。

ビット 19:18 予約済みであり、リセット値に保持する必要があります。

ビット 17 **CMCF** : キャラクター一致フラグクリア

このビットに 1 を書き込むと、LPUART_ISR レジスタの CMF フラグがクリアされます。

ビット 16:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **CTSCF** : CTS フラグクリア

このビットに 1 を書き込むと、LPUART_ISR レジスタの CTSIF フラグがクリアされます。

ビット 8:7 予約済みであり、リセット値に保持する必要があります。

ビット 7 予約済みであり、リセット値に保持する必要があります。

ビット 6 **TCCF** : 送信完了フラグクリア

このビットに 1 を書き込むと、LPUART_ISR レジスタの TC フラグがクリアされます。

ビット 5 予約済みであり、リセット値に保持する必要があります。

ビット 4 **IDLECF** : アイドルライン検出フラグクリア

このビットに 1 を書き込むと、LPUART_ISR レジスタの IDLE フラグがクリアされます。

ビット 3 **ORECF** : オーバーランエラーフラグクリア

このビットに 1 を書き込むと、LPUART_ISR レジスタの ORE フラグがクリアされます。

ビット 2 **NECF** : ノイズ検出フラグクリア

このビットに 1 を書き込むと、LPUART_ISR レジスタの NE フラグがクリアされます。

ビット 1 **FECF** : フレーミングエラーフラグクリア

このビットに 1 を書き込むと、LPUART_ISR レジスタの FE フラグがクリアされます。

ビット 0 **PECF** : パリティエラーフラグクリア

このビットに 1 を書き込むと、LPUART_ISR レジスタの PE フラグがクリアされます。

33.6.10 受信データレジスタ (LPUART_RDR)

アドレスオフセット : 0x24

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	RDR[8:0]								
							r	r	r	r	r	r	r	r	r

ビット 31:9 予約済みであり、リセット値に保持する必要があります。

ビット 8:0 **RDR[8:0]** : 受信データ値

受信データキャラクタを含みます。

RDR レジスタは、入カシフトレジスタと内部バスとの間にパラレルインタフェースを提供します (図 342 を参照)。

パリティを有効にして受信する場合、MSB ビットで読み出される値が受信したパリティビットです。

33.6.13 LPUART レジスタマップ

次の表に、LPUART のレジスタマップとリセット値を示します。

表 178. LPUART レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
0x00	LPUART_ CR1 FIFO モードが 有効な場合	RXFIE	TXFIE	FIFOEN	M1	Res.	Res.	DEAT[4:0]				DEDT[4:0]				Res.				CMIE	MME	M0	WAKE	PCE	PS	PEIE	TXFNFIE	TCIE	RXFNEIE	IDLEIE	TE	RE	UESM	UE			
	リセット値	0	0	0	0			0	0	0	0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			
0x00	LPUART_ CR1 FIFO モードが 無効の場合	Res.	Res.	FIFOEN	M1	Res.	Res.	DEAT[4:0]				DEDT[4:0]				Res.				CMIE	MME	M0	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	UESM	UE			
	リセット値			0	0			0	0	0	0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			
0x04	LPUART_ CR2	ADD[7:0]								Res.	Res.	Res.	Res.	MSBFIRST	DATAINV	TXINV	RXINV	SWAP	Res.	STOP [1:0]		Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADDW7	Res.	Res.	Res.	Res.				
	リセット値	0	0	0	0	0	0	0	0					0	0	0	0	0	0		0	0	Res.	Res.	Res.	Res.	Res.		0	Res.	Res.	Res.	Res.				
0x08	LPUART_ CR3	TXFTCFG[2:0]		Res.		RXFTIE		RXFTCFG[2:0]		Res.	TXFTIE	WUFIE	WUS [1:0]	Res.	Res.	Res.	Res.	DEP	DEM	DDRE	OVRDIS	Res.	CTSIF	CTSE	RTSE	DMAT	DMAR	Res.	Res.	Res.	Res.	Res.	EIE				
	リセット値	0	0	0	0	0	0	0	0		0	0	0	0				0	0	0	0		0	0	0	0	0	0		0			0				
0x0C	LPUART_ BRR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BRR[19:0]																								
	リセット値																		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				
0x10～ 0x14	予約済み																																				
0x18	LPUART_ RQR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXFRQ	RXFRQ	MMRQ	SBKRQ	Res.			
	リセット値																												0	0	0	0					
0x1C	LPUART_ ISR FIFO モードが 有効な場合	Res.	Res.	Res.	Res.	TXFT	RXFT	RXFF	TXFF	REACK	TEACK	WUF	RWU	SBKF	CMF	BUSY	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CTS	CTSIF	Res.	TXFNF	TC	RXFNE	IDLE	ORE	NE	FE	PE			
	リセット値					0	0	0	1	0	0	0	0	0	0	0							0	0		1	0	0	0	0	0	0	0	0			
0x1C	LPUART_ ISR FIFO モードが 無効の場合	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	REACK	TEACK	WUF	RWU	SBKF	CMF	BUSY	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CTS	CTSIF	Res.	TXE	TC	RXNE	IDLE	ORE	NE	FE	PE			
	リセット値									0	0	0	0	0	0	0							0	0		1	0	0	0	0	0	0	0	0			
0x20	LPUART_ ICR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WUCF	Res.	Res.	CMCF	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CTSCF	Res.	Res.	TCCF	Res.	IDLECF	ORECF	NECF	FE CF	PECF			
	リセット値												0			0								0			0		0	0	0	0	0				
0x24	LPUART_ RDR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RDR[8:0]											
	リセット値																								0	0	0	0	0	0	0	0	0	0			
0x28	LPUART_ TDR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TDR[8:0]											
	リセット値																								0	0	0	0	0	0	0	0	0	0			

表 178. LPUART レジスタマップとリセット値（続き）

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
0x2C	LPUART_ PRESC	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.								
	リセット値																													0	0	0	0				
		PRESCALER[30]																																			

レジスタ境界アドレスについては、[54ページのセクション 2.2.2](#) を参照してください。

34 シリアルペリフェラルインタフェース/I²S (SPI/I²S)

34.1 概要

SPI/I²S インタフェースを使用して、SPI プロトコルまたは I²S オーディオプロトコルに基づき外部デバイスと通信することができます。SPI または I²S モードはソフトウェアによって選択可能です。デバイスのリセット後は、デフォルトで SPI モトローラモードが選択されます。

SPI (シリアルペリフェラルインタフェース) プロトコルは、外部デバイスとの半二重、全二重、および単方向の同期シリアル通信をサポートしています。このインタフェースはマスタとして設定することも可能で、その場合、外部スレーブデバイスに通信クロック (SCK) を供給します。このインタフェースは、マルチマスタ設定で動作することもできます。

インター IC サウンド (I²S) プロトコルも、同期シリアル通信インタフェースです。スレーブまたはマスタモードで、半二重通信として動作することができます。フィリップス I²S 規格、MSB/LSB 詰め規格、PCM規格など、4 つのオーディオ規格に対応できます。

34.2 SPI の主な機能

- マスタまたはスレーブ動作
- 3 本のラインでの全二重同期転送
- 2 本のラインでの半二重同期転送 (双方向データライン有り)
- 2 本のラインでの単方向同期転送 (単方向データライン有り)
- 4 ~ 16 ビットのデータサイズ選択
- マルチマスタモード機能
- 8 個のマスタモードポーレートプリスケアラ (最大周波数 $f_{PCLK}/2$)
- スレーブモード周波数 (最大周波数 $f_{PCLK}/2$)
- マスタとスレーブの両方に対するハードウェア/ソフトウェアによる NSS 管理 : マスタ/スレーブ動作の動的切り替え
- クロックの極性と位相をプログラム可能
- データ順序をプログラム可能 (MSB ファースト/LSB ファーストのシフト)
- 専用の送受信フラグ (割込み機能付き)
- SPI バスビジステータスフラグ
- SPI モトローラモードをサポート
- ハードウェア CRC 機能による信頼性の高い通信 :
 - Tx モードでは CRC 値を最終バイトとして送信可能
 - 最終受信バイトに対する CRC エラーの自動チェック
- マスタモードの障害、オーバーランの各フラグ (割込み機能付き)
- CRC エラーフラグ
- DMA 機能付きの 2 つの 32 ビット内蔵 Rx および Tx FIFO
- SPI TI モードをサポート

34.3 I²S の主な機能

- 半二重通信（トランスミッタまたはレシーバのみ）
- マスタまたはスレーブ動作
- 正確なオーディオサンプリング周波数（8～192 kHz）を実現するプログラム可能な 8 ビットのリニアプリスケアラ
- 16、24、または 32 ビットのデータフォーマット
- パケットフレームはオーディオチャンネルによって 16 ビット（16 ビットデータフレーム）または 32 ビット（16、24、32 ビットデータフレーム）に固定。
- プログラム可能なクロック極性（定常状態）
- スレーブ送信モードのアンダーランフラグ、受信モード（マスタおよびスレーブ）のオーバーランフラグ、受信モードと送信モード（スレーブの場合のみ）のフレームエラーフラグ
- 送受信用の 16 ビットレジスタ（両チャンネルサイドに対して 1 個のデータレジスタ）
- 以下の I²S プロトコルをサポート。
 - フィリップス I²S 規格
 - MSB 詰め規格（左詰め）
 - LSB 詰め規格（右詰め）
 - PCM 規格（16 ビットチャンネルフレーム、または 32 ビットチャンネルフレームに拡張された 16 ビットデータフレームでの、ショートおよびロングフレーム同期付き）
- データ方向は常に MSB ファースト。
- 送受信（16 ビット幅）用の DMA 機能
- 外部オーディオコンポーネントを駆動するためのマスタクロックを出力可能。周波数比は、 $256 \times F_S$ （ F_S はオーディオサンプリング周波数）に固定。

34.4 SPI/I²S の実装

このマニュアルでは、STM32G0x1 デバイスでの SPI/I²S 実装を示します。

このマニュアルでは、SPI1 および SPI2 に実装されているすべての機能について説明しています。

34.5 SPI の機能説明

表 179. STM32G0x1 SPI の実装


SPI の機能 ⁽¹⁾	SPI1	SPI2
ハードウェア CRC 計算	X	X
Rx/Tx FIFO	X	X
NSS パルスモード	X	X
I ² S モード	X	-
TI モード	X	X

1. X : サポートされています。

34.5.1 概要

SPI では、MCU と外部デバイス間の同期シリアル通信が可能です。アプリケーションソフトウェアは、ステータスフラグをポーリングするか、または専用の SPI 割込みを使用することで、通信を管理することができます。SPI の主要要素およびそれらの相互作用を以下のブロック図 (図 356) に示します。

図 356. SPI ブロック図



MS30117V1

4 本の I/O ピンが外部デバイスとの SPI 通信専用に使われます。

- **MISO** : マスターイン/スレーブアウトデータ。一般に、このピンは、スレーブモードではデータの送信に、マスタモードではデータの受信に使われます。
- **MOSI** : マスターアウト/スレーブインデータ。一般に、このピンは、マスタモードではデータの送信に、スレーブモードではデータの受信に使われます。
- **SCK** : SPI マスタではシリアルクロックの出力に、SPI スレーブでは入力に使われます。
- **NSS** : スレーブ選択用のピンです。このピンは、SPI および NSS の設定に応じて、以下のいずれかに使えます。
 - 個々の通信用スレーブデバイスを選択する
 - データフレームを同期させる
 - 複数のマスタ間での競合を検出する

詳細は、[セクション 34.5.5 : スレーブ選択 \(NSS\) ピンの管理](#)を参照してください。

SPI バスを使用することで、1 つのマスタデバイスと 1 つ以上のスレーブデバイスとの間で通信することができます。バスは 2 本以上の線から成り、1 本はクロック信号用、その他はデータの同期転送用です。SPI ノード間でのデータ交換とそれらのスレーブ選択信号管理に応じて、その他の信号を追加することができます。


34.5.2 マスタとスレーブの 1 対 1 の通信

SPI を使用することで、MCU は対象となるデバイスやアプリケーション要件に応じたさまざまな設定で通信ができます。これらの設定には、2 または 3 本の線（ソフトウェア NSS 管理あり）、あるいは 3 または 4 本の線（ハードウェア NSS 管理あり）が使われます。通信は常にマスタによって開始されます。

全二重通信

SPI は、デフォルトで全二重通信に設定されます。この設定では、マスタおよびスレーブのシフトレジスタは、MOSI ピンと MISO ピンの間に 2 本の単方向ラインを介してリンクされます。SPI 通信の間、データはマスタから供給される SCK クロックのエッジに同期してシフトされます。マスタは、送信すべきデータを MOSI ライン経由でスレーブに送信し、MISO ライン経由でスレーブからデータを受信します。データフレーム転送が完了した（すべてのビットがシフトされた）時点で、マスタとスレーブの間で情報が交換されます。

図 357. 全二重シングルマスタ/シングルスレーブアプリケーション




1. NSS ピンを使用して、マスタとスレーブの間のハードウェア制御フローを提供できます。オプションとして、ピンはペリフェラルで未使用のままにしておくことができます。その際、マスタおよびスレーブに対するフローを内部的に処理する必要があります。詳細については、[セクション 34.5.5 : スレーブ選択 \(NSS\) ピンの管理](#)を参照してください。

半二重通信

SPIx_CR1 レジスタの BIDIMODE ビットをセットすることで、SPI は半二重モードで通信できます。この設定では、1 本の交差接続ラインを使用して、マスタとスレーブのシフトレジスタを互いにリンクさせます。この通信中に、データは SCK クロックのエッジに同期して、シフトレジスタ間でシフトされます。シフトの方向は、マスタとスレーブの両方が SPIx_CR1 レジスタの BDIOE ビットを使用して相互に選択された転送方向となります。この設定では、マスタの MISO ピンとスレーブの MOSI ピンは、他のアプリケーションで使用でき、GPIO として機能します。

図 358. 半二重シングルマスタ/シングルスレーブアプリケーション




1. NSS ピンを使用して、マスタとスレーブの間のハードウェア制御フローを提供できます。オプションとして、ピンはペリフェラルで未使用のままにしておくことができます。その際、マスタおよびスレーブに対するフローを内部的に処理する必要があります。詳細については、[セクション 34.5.5 : スレーブ選択 \(NSS\) ピンの管理](#)を参照してください。
2. この設定では、マスタの MISO ピンとスレーブの MOSI ピンは、GPIO として使用できます。
3. 双方向モードで動作している 2 つのノード間で同期されず、通信方向が変更されて、新しいトランスミッタが共通のデータラインにアクセスし、前のトランスミッタが逆の値をライン上に保持している場合（値は SPI 設定および通信データによります）、重大な事態が発生する可能性があります。そのとき、両方のノードが競合し、次のノードが対応する方向設定に変更するまで、共有データラインで一時的に逆の出力レベルも供給されます。このモードでは MISO ピンと MOSI ピンの間に直列抵抗を挿入して、出力を保護し、この状況で流れる電流を制限することをお奨めします。

単方向通信

SPI は、SPIx_CR2 レジスタの RXONLY ビットを使用して送信専用または受信専用に設定することにより、単方向モードで通信できます。この設定では、マスタとスレーブのシフトレジスタ間の転送に使用するのは 1 ラインのみです。残りの MISO ピンと MOSI ピンのペアは通信には使用されず、標準の GPIO として使用できます。

- **送信専用モード (RXONLY = 0) の場合**：設定は全二重の場合と同じです。アプリケーションは、未使用の入力ピンでキャプチャされた情報を無視する必要があります。このピンは標準の GPIO として使用できます。
- **受信専用モード (RXONLY = 1) の場合**：アプリケーションにて、RXONLY ビットをセットすることによって、SPI 出力機能を無効にできます。スレーブ設定では、MISO 出力が無効化され、ピンを GPIO として使用することができます。スレーブ選択信号がアクティブな間は、スレーブは MOSI ピンからデータを受信し続けます（[34.5.5 : スレーブ選択 \(NSS\) ピンの管理](#)を参照）。データバッファの設定に応じて、受信データイベントが出現します。マスタ設定では、MOSI 出力が無効化され、ピンを GPIO として使用することができます。SPI が有効である間はクロック信号が生成され続けます。クロックを停止させる唯一の方法は、クロックの設定に応じて、RXONLY ビットまたは SPE ビットをクリアし、MISO ピンからの受信パターンが終了し、データバッファ構造への書き込みが行われるまで待つことです。

図 359. 単方向シングルマスタ/シングルスレーブアプリケーション
(送信専用モードのマスタ/受信専用モードのスレーブ)




1. NSS ピンを使用して、マスタとスレーブ間のハードウェア制御フローを実現できます。オプションとして、ピンはペリフェラルで未使用のままにしておくことができます。その際、マスタおよびスレーブに対するフローを内部的に処理する必要があります。詳細については、[セクション 34.5.5: スレーブ選択 \(NSS\) ピンの管理](#)を参照してください。
2. 予期しない入力情報はトランスミッタ Rx シフトレジスタの入力でキャプチャされます。トランスミッタ受信フローに関連するすべてのイベントは、標準の送信専用モード（たとえば、OVF フラグ）では無視する必要があります。
3. この設定では、両方のMISO ピンを GPIO として使用できます。

注： すべての単方向通信は、トランザクション方向の設定を固定して（双方向モードは BDIO ビットが変化しない限り有効）、別の半二重通信に置き換えることができます。

34.5.3 標準マルチスレーブ通信

2 つ以上の独立したスレーブがある設定の場合、マスタは GPIO ピンを使用して、各スレーブのチップセレクトラインを管理します（[図 360](#) を参照）。マスタは、スレーブの NSS 入力に接続されている GPIO をローレベルにプルダウンすることによって、スレーブの 1 つを選択する必要があります。これを行うことにより、標準マスタと専用スレーブの通信が確立します。

図 360. マスタと 3 つの独立したスレーブ



1. NSS ピンはこの設定のマスタ側では使用しません。内部的に管理 (SSM=1、SSI=1) し、あらゆる MODF エラーを防ぐ必要があります。
2. スレーブの MISO ピンは相互接続されているので、すべてのスレーブにおいて、その MISO ピンの GPIO 設定をオルタネート機能オープンドレインとしてセットする必要があります ([セクション 6.3.7: I/O オルタネート機能の入力/出力を参照](#))。

34.5.4 マルチマスタ通信

SPI バスが主にマルチマスタ機能向けに設計されていない限り、同時にバスをマスタ化しようとする 2 つのノード間での電位競合を検出する組み込み機能を使用できます。この検出では、NSS ピンをハードウェア入力モードで設定して使用されます。


このモードで動作している 2 つ以上の SPI ノードの接続は、共通のデータラインで一度に出力を適用できるノードは 1 つだけであるため、不可能です。

ノードが非アクティブであるとき、両ノードはデフォルトでスレーブモードのままとなります。1 つのノードがバスのコントロールを開始する場合、マスタモードに切り替えて、専用の GPIO ピンを介して他のノードのスレーブ選択入力でアクティブレベルを適用します。セッションが完了すると、有

効なスレーブ選択信号は解放され、バスを一時的にマスタ化していたノードは、次のセッション開始に向けて待機するパッシブスレーブモードに戻ります。

両ノードのマスタリングリクエストが同時に上がった場合、バス競合イベントが発生します（モードフォールト MODF イベントを参照）。そのとき、いくつかのシンプルなアービトレーション処理（例：両ノードで適用される異なるタイムアウトを事前に定義することで次の試行を延期する）を適用できます。

図 361. マルチマスタアプリケーション



1. NSS ピンは両ノードのハードウェア入力モードで設定されます。アクティブレベルにすることで、パッシブノードがスレーブとして設定されるため、MISO ライン出力の制御が可能になります。


34.5.5 スレーブ選択 (NSS) ピンの管理

スレーブモードでは、NSS は標準の「チップセレクト」入力として機能し、スレーブをマスタと通信させます。マスタモードでは、NSS は出力としても入力としても使用できます。入力として使用する場合は、NSS はマルチマスタのバスの衝突を未然に防ぎ、出力として使用する場合は 1 つのスレーブのスレーブ選択信号を駆動させることができます。

ハードウェアまたはソフトウェアのスレーブ選択管理は、SPIx_CR1 レジスタの SSM ビットを使用して、以下のようにセットすることができます。

- **ソフトウェア NSS 管理 (SSM = 1) :** この設定では、スレーブ選択情報は SPIx_CR1 レジスタの SSI ビットの値によって内部で駆動されます。外部 NSS ピンは他のアプリケーションで使用できます。
- **ハードウェア NSS 管理 (SSM = 0) :** この場合、2 通りの設定が可能です。次のどちらの設定を使用するかは、NSS 出力設定 (SPIx_CR1 レジスタの SSOE ビット) によって決まります。
 - **NSS 出力が有効な場合 (SSM = 0, SSOE = 1) :** この設定は、MCU がマスタとしてセットされている場合にのみ使用します。NSS ピンはハードウェアによって管理されます。NSS 信号は、SPI がマスタモードで有効になる (SPE = 1) とすぐにローレベルに駆動され、SPI が無効化される (SPE = 0) までローレベルに保たれます。パルスは、NSS パルスモードが有効になると連続通信間で生成できます (NSSP = 1)。この NSS 設定では、SPI はマルチマスタ設定で機能させることはできません。
 - **NSS 出力が無効な場合 (SSM = 0, SSOE = 0) :** マイクロコントローラがバスでマスタとして機能している場合、この設定によりマルチマスタ機能が可能になります。このモードで、NSS ピンがローレベルにプルダウンされた場合、SPI はマスタモードのフォールト状態に入り、デバイスは自動的にスレーブモードに再設定されます。スレーブモードでは、NSS ピンは標準の「チップセレクト」入力として機能し、NSS ラインがローレベルの間はスレーブが選択されます。

図 362. ハードウェア/ソフトウェアスレープ選択管理



34.5.6 通信フォーマット

SPI 通信中は受信と送信の操作が同時に行われます。シリアルクロック (SCK) は、データライン上で行われる情報のシフトとサンプリングを同期させます。通信フォーマットは、クロック位相、クロック極性、およびデータフレームフォーマットに応じて決定されます。マスタデバイスとスレーブデバイスの通信を可能にするには、双方が同じ通信フォーマットに従う必要があります。

クロックの位相および極性の制御

SPIx_CR1 レジスタの CPOL ビットと CPHA ビットを使用することによって、考えられる4つのタイミングの関係をソフトウェアで選択できます。CPOL (クロック極性) ビットは、データが転送されていないときのクロックのアイドル状態の値を制御します。このビットは、マスタモードとスレーブモードの両方に影響を与えます。CPOL がリセットされると、SCK ピンはローレベルのアイドル状態になります。CPOL がセットされると、SCK ピンはハイレベルのアイドル状態になります。

CPHA ビットがセットされると、SCK ピンの2番目のエッジがトランザクションの最初のデータビットをキャプチャします (CPOL ビットがリセットされていれば立ち下がりエッジ、CPOL ビットがセットされていれば立ち上がりエッジ)。データは、この種のクロック遷移が発生するたびにラッチされます。CPHA ビットがリセットされている場合、SCK ピンの1番目のエッジがトランザクションの最初のデータビットをキャプチャします (CPOL ビットがセットされていれば立ち下がりエッジ、CPOL ビットがリセットされていれば立ち上がりエッジ)。データは、この種のクロック遷移が発生するたびにラッチされます。


CPOL (クロック極性) ビットと CPHA (クロック位相) ビットの組み合わせによって、データキャプチャのクロックエッジを選択できます。

図 363 は、CPHA ビットと CPOL ビットの 4 つの組み合わせによる SPI 全二重転送を示しています。

注： CPOL または CPHA ビットを変更する前に、SPE ビットをリセットすることによって、SPI を無効にする必要があります。

SCK のアイドル状態は、SPIx_CR1 レジスタで (CPOL = 1 なら SCK のプルアップ、CPOL = 0 なら SCK のプルダウンによって) 選択された極性に一致する必要があります。

図 363. データクロックのタイミング図




1. データビットの順序は LSBFIRST ビットの設定値に依存します。

データフレームフォーマット

LSBFIRST ビットの値に応じて、SPI シフトレジスタを設定することで、シフトをMSB ファーストまたは LSB ファーストに設定することができます。データフレームサイズは、DS ビットを使用して選択できます。4 ビットから 16 ビット長までの間にセットでき、この設定は送信と受信の両方に適用できます。選択されたデータフレームサイズにかかわらず、FIFO への読出しアクセスは FRXTH レベルに整列されている必要があります。SPIx_DR レジスタにアクセスすると、データフレームはバイト（データがバイトに適合する場合）またはハーフワード（[図 364](#) を参照）のいずれかに常に右詰めされます。通信中、データフレーム内のビットのみがクロック供給され、送信されます。

図 364. データ長が 8 ビットまたは 16 ビットと等しくない場合のデータ配置



注 : 最小データ長は 4 ビットです。4 ビット未満のデータ長が選択された場合は、8 ビットのデータフレームサイズに固定されます。

34.5.7 SPI の設定

設定手順は、マスタとスレーブではほぼ同じです。特定のモードの設定については、それぞれのモードに関するセクションを参照してください。標準通信を初期化する必要があるときは、以下の手順を実行します。

1. 適切な GPIO レジスタに書き込みを行います。MOSI ピン、MISO ピン、SCK ピンの GPIO 設定を行います。
2. SPI_CR1 レジスタに書き込みを行います。
 - a) BR[2:0] ビットを使用して、シリアルクロックボーレートを設定します（注：4）。
 - b) CPOL ビットと CPHA ビットの組み合わせを設定して、データ転送とシリアルクロックの 4 つの関係のうちの 1 つを定義します（CPHA は NSSP モードでクリアする必要があります）。（注：2 - CRC が TI モードで有効になっている場合を除きます）。
 - c) RXONLY または BIDIMODE、および BIDIOE を設定することによって（RXONLY と BIDIMODE は同時にセットできません）、単方向または半二重モードを選択します。
 - d) LSBFIRST ビットを設定して、フレームフォーマットを定義します（注：2）。
 - e) CRC が必要な場合は（SCK クロック信号がアイドル状態のとき）、CRCL と CRCEN ビットを設定します。
 - f) SSM と SSI を設定します（注：2 および 3）。
 - g) MSTR ビットを設定します（マルチマスタ NSS 設定では、MODF エラーを防ぐためにマスタが設定されている場合、NSS での競合を避けること）。

3. 以下のように、SPI_CR2 レジスタに書込みを行います。
 - a) 転送のデータ長を選択するために DS[3:0] ビットを選択します。
 - b) SSOE を設定します (注 : 1、2、3)。
 - c) TI プロトコルが必要な場合は FRF ビットをセットします (TI モードで NSSP ビットをクリアされたままにする)。
 - d) 2 つのデータユニット間で NSS パルスモードが必要な場合は NSSP ビットをセットします (NSSP モードで CHPA と TI ビットをクリアされたままにする)。
 - e) FRXTH ビットを設定します。RXFIFO 閾値は、SPIx_DR レジスタの読出しアクセスサイズに揃える必要があります。
 - f) DMA がパックモードで 사용되는場合は、LDMA_TX および LDMA_RX ビットを初期化します。
4. SPI_CRCPR レジスタに書込みを行います。必要に応じて CRC 多項式を設定します。
5. 適切な DMA レジスタに書込みを行います。DMA ストリームが使用されている場合は、DMA レジスタに SPI Tx および Rx 専用の DMA ストリームを設定します。

注 :

- (1) このステップはスレーブモードでは必要ありません。
- (2) このステップは TI モードでは必要ありません。
- (3) このステップは NSSP モードでは必要ありません。
- (4) このステップは、スレーブモードにて TI モードで動作している場合を除き、スレーブモードでは必要ありません。

34.5.8 SPI を有効にする手順

マスタがクロックを送信する前に、SPI スレーブを有効にすることを推奨します。さもなければ、望ましくないデータ送信が発生することがあります。スレーブのデータレジスタは、マスタとの通信を開始する前に、送信データをすでに格納していなければなりません (通信クロックの 1 番目のエッジに、またはクロック信号が連続的なときは現在の通信の最後の前に)。SPI スレーブが有効になる前に、SCK 信号を選択された極性に対応するアイドル状態のレベルに安定させる必要があります。

全二重 (または送信専用モード) のマスタは、SPI が有効で TXFIFO がエンプティでない場合、または次の TXFIFO への書込み時に通信を開始します。

あらゆるマスタ受信専用モードにおいて (RXONLY = 1 または BIDIMODE = 1、および BIDIOE = 0)、SPI が有効になるとすぐに、マスタは通信を開始し、クロックは動作を開始します。

DMA を処理するには、該当するセクションを参照してください。

34.5.9 データの送受信手順

RXFIFO および TXFIFO

すべての SPI データトランザクションは 32 ビット埋め込み FIFO を通過します。これにより、SPI は連続フローで動作できるようになり、またデータフレームサイズが短い場合にオーバーランを防ぐことができます。各方向にはそれぞれ TXFIFO と RXFIFO と呼ばれる固有の FIFO があります。これらの FIFO は、CRC 計算を有効にした状態で、受信専用モード (スレーブまたはマスタ) を除くすべての SPI モードで使用されます ([セクション 34.5.14 : CRC 計算](#)を参照)。

FIFO の扱いはデータ変換モード (二重、単方向)、データフレームフォーマット (フレーム内のビット数)、FIFO データレジスタで実行されるアクセスサイズ (8 ビットまたは 16 ビット)、および FIFO アクセス時にデータパッキングが使用されるかどうかに従います ([セクション 34.5.13 : TI モード](#)を参照)。

SPIx_DR レジスタへの読出しアクセスからは、RXFIFO に保管された、まだ読み出されていない一番古い値が返されます。SPIx_DR への書込みアクセスでは、送信キューの最後に TXFIFO に書き込まれるデータを保管します。読出しアクセスは、必ず SPIx_CR2 レジスタの FRXTH ビットによって設定された RXFIFO 閾値に揃える必要があります。FTLV[1:0] および FRLVL[1:0] ビットは、両方の FIFO について現在の占有レベルを示します。

SPIx_DR レジスタへの読出しアクセスは RXNE イベントで管理する必要があります。このイベントは、データが RXFIFO に保管され、閾値（FRXTH ビットで定義される）に達した場合にトリガされます。RXNE がクリアされると、RXFIFO はエンプティであるとみなされます。同じように、送信するデータフレームの書込みアクセスは TXE イベントで管理されます。このイベントは、TXFIFO レベルが容量の半分以下である場合にトリガされます。そうでない場合、TXE はクリアされ、TXFIFO がフルであるとみなされます。このように、データフレームフォーマットが 8 ビットを超えない場合、TXFIFO では最大 3 つのデータフレームのみを保管できるのに対し、RXFIFO では最大 4 つを保管することができます。この差異は、ソフトウェアが 16 ビットモードで TXFIFO により多くのデータの書込みを試みた場合に、すでに TXFIFO に保管されている 3x 8 ビットデータフレームが破損する可能性を防ぎます。TXE イベントと RXNE イベントの両方を割込みによってポーリングまたは処理できます。図 366 から 図 369 までを参照してください。

データ交換を管理するもう一つの方法は、DMA を使用することです（[DMA（ダイレクトメモリアクセス）を使用する通信](#)を参照）。

RXFIFO がフルのときに次のデータを受信した場合、オーバーランイベントが発生します（[セクション 34.5.10 : SPI ステータスフラグの OVR フラグの説明](#)を参照）。オーバーランイベントは割込みによってポーリングまたは処理できます。

セットされる BSY ビットは、現在のデータフレームの進行中のトランザクションを示します。クロック信号が流れ続けているときは、BSY フラグはマスタ側のデータフレーム間でセットされたままになりますが、スレーブの各データフレーム転送間の 1 つの SPI クロックの最小時間においてローレベルになります。

シーケンス処理

いくつかのデータフレームを単一シーケンスに渡してメッセージを完成させることができます。送信が有効な場合、シーケンスはマスタ側の TXFIFO に何らかのデータが存在する場合に開始し、その間続行します。TXFIFO がエンプティになるまで、マスタによってクロック信号が供給され続け、その後追加のデータを待つことを停止します。

半二重（BIDIMODE=1、BIDIOE=0）または単方向（BIDIMODE=0、RXONLY=1）の受信専用モードでは、SPI が有効化され、受信専用モードがアクティブ化されると、直ちにマスタによってシーケンスが開始されます。マスタによってクロック信号が供給されますが、この信号はマスタが SPI または受信専用モードを無効にするまで停止しません。マスタは、クロック信号が停止するまでデータフレームを受信し続けます。

マスタはあらゆるトランザクションを連続モードで供給できる（SCK 信号は連続的）一方で、データフローおよびその内容をいつでも処理できるスレーブ機能を優先する必要があります。必要に応じて、マスタは通信速度を下げ、より低速のクロックか、または十分な遅延を含む個別のフレーム／データセッションを供給する必要があります。次の 2 点に注意してください。SPI モードのマスタまたはスレーブに対するアンダーフローエラー信号はありません。また、スレーブからのデータは、たとえスレーブがそれらのデータを時間内に適切に準備できない場合でも、常にマスタによってトランザクション処理されます。スレーブが DMA を使用することが特に望ましいのは、データフレームが短く、バスが高速の場合です。

マルチスレーブシステムにおいて通信用のスレーブを 1 つだけ選択するには、各シーケンスを NSS パルス内に収める必要があります。単一のスレーブシステムでは NSS によってスレーブを制御する必要はありませんが、スレーブを各データ転送シーケンスの開始と同期させるために、ここにもパルスを供給することをお勧めします。NSS は、ソフトウェアとハードウェアの両方で管理できます（[セク](#)

ション 34.5.5 : スレーブ選択 (NSS) ピンの管理を参照)。

セットされた BSY ビットは、進行中のデータフレームトランザクションを示します。専用のフレームトランザクションが終了すると、RXNE フラグが立てられます。最後のビットは単にサンプリングされ、すべてのデータフレームが RXFIFO に保管されます。

SPI を無効にする手順

SPI を無効にする場合は、本段落に記載されている無効化手順に従ってください。この手順は、ペリフェラルクロックが停止し、システムが低電力モードに入る前に行うことが重要です。この場合、進行中のトランザクションが破壊されることがあります。モードによっては、この無効化手順が連続通信を停止させる唯一の方法です。

全二重または送信専用モードでは、マスタは、転送するデータの供給を停止した時点でいかなるトランザクションも終了することができます。この場合、クロックは最後のデータトランザクション後に停止します。奇数のデータフレームがダミーバイトの変換を防ぐためにトランザクション処理された場合、パッキングモードでは特に注意する必要があります (データパッキングセクションを参照)。これらのモードで SPI を無効化する前に、ユーザは標準的な無効化手順に従う必要があります。フレームトランザクションの進行中または次のデータフレームを TXFIFO に保管しているときにマスタトランスミッタで SPI を無効化した場合、SPI の動作は保証されません。

マスタがいくつかの受信専用モードに設定されている場合、連続クロックを停止する唯一の方法は SPE=0 にしてペリフェラルを無効にすることです。これは、最初のビットのサンプリング時間の間、および最後のビット転送が開始される前における最後のデータフレームトランザクション内の特定の時間枠内で発生する必要があります (予測されるデータフレームの総数を受信し、最後の有効データフレーム後に追加の「ダミー」データの読出しを防ぐため)。このモードで SPI を無効にするには、特定の手順に従う必要があります。

SPI が無効の場合、受信済みで読み出されていないデータは RXFIFO に保管されたままになり、次に SPI を有効にする際に、新しいシーケンスを開始する前に処理する必要があります。未読のデータを防ぐには、SPI を無効にする際に RXFIFO がエンプティであることを確認してください。これは、正しい無効化手順を使用して、またはペリフェラルリセット専用の固有レジスタを制御してソフトウェアリセットを行い、すべての SPI レジスタを初期化することで確認できます (RCC_APB1RSTR レジスタの SPI1RST ビットを参照)。

標準的な無効化手順は、送信セッションが完全に終わったかどうかをチェックするために、FTLV[1:0] および BSY フラグの状態をプルして行われます。このチェックは、たとえば以下に示すように、進行中のトランザクションの終わりを識別する必要があるような特別な場合にも行うことができます。

- NSS 信号がソフトウェアによって管理されており、マスタはスレーブに適切な NSS パルスの終わりを提供する必要がある場合
- 最後のデータフレームまたは CRC フレームのトランザクションがまだペリフェラルバスで進行している間に、DMA または FIFO からのトランザクションのストリームが完了した場合

正しい無効化手順を以下に示します (受信専用モードが使用されている場合を除く)。

1. FTLVL[1:0] = 00 (送信するデータがなくなる) まで待ちます。
2. BSY = 0 (最後のデータフレームが処理される) まで待ちます。
3. SPI を無効にします (SPE = 0)。
4. FRLVL[1:0] = 00 (受信したデータをすべて読み出す) までデータを読み出します。

受信専用モードの場合の正しい無効化手順を以下に示します。

1. 最後のデータフレームの進行中に特定の時間枠内で SPI を無効 (SPE = 0) にすることにより、受信フローへの割込みを行います。
2. BSY = 0 (最後のデータフレームが処理される) まで待ちます。
3. FRLVL[1:0] = 00 (受信したデータをすべて読み出す) までデータを読み出します。


注： パッキングモードが使用され、8 ビット以下（1 バイトに適合）のフォーマットの奇数のデータフレームを受信する必要がある場合は、FRLVL[1:0] = 01 のときに FRXTH をセットしなければなりません。これにより、最後の奇数データフレームを読み出し、良好な FIFO ポインタの整列を維持するための RXNE イベントが生成されます。

データパッキング

データフレームサイズが 1 バイト（8 ビット以下）に適合する場合、SPIx_DR レジスタで 16 ビットの読出しまたは書き込みアクセスが実行されたときに、自動的にデータパッキングが使用されます。この場合、二重データフレームパターンが並行して処理されます。最初に、SPI はアクセスしたワードの LSB に保管されたパターンを使用して動作します。次に、MSB に保管された残り半分を使用して動作します。図 365 に、データパッキングモードのシーケンス処理の例を示します。2 つのデータフレームは、トランスミッタの SPIx_DR レジスタに単一の 16 ビットがアクセスした後で送信されます。このシーケンスでは、RXFIFO 閾値が 16 ビット（FRXTH=0）にセットされている場合に、レシーバで 1 つの RXNE イベントのみを生成できます。この場合、この単一の RXNE イベントへのレスポンスとして、レシーバは SPIx_DR の単一の 16 ビット読出しにより、両方のデータフレームにアクセスする必要があります。RxFIFO 閾値設定および以下の読出しアクセスは、常にレシーバ側に整列させる必要があります。整列されていない場合は、データを失う可能性があります。

これらの奇数の「1 バイトに適合」するデータフレームを処理する必要がある場合、特定の問題が発生します。トランスミッタ側では、SPIx_DR への 8 ビットアクセスを持つ任意の奇数シーケンスの最後のデータフレームを書き込むだけで十分です。レシーバでは、RXNE イベントを生成するために、フレームの奇数シーケンスで受信した最後のデータフレームの Rx_FIFO 閾値レベルを変更する必要があります。

図 365. FIFO での送受信のデータのパッキング



- 例：データサイズDS[3:0]は4bitで設定され、CPOL=0、CPHA=1および LSBFIRST =0有効ビットがパスでのみ実行される場合、LSB バイトの内容が最初に処理される場合、トランスミッタ側で未使用のビットが考慮される場合、およびレシーバ側でゼロでパディングされる場合、データ保存は常に右詰めです。

DMA（ダイレクトメモリアクセス）を使用する通信

最高速度で動作し、オーバーランを回避するために必要なデータレジスタの読出し／書込み処理を容易にするために、SPI は簡単なリクエスト／確認応答プロトコルを実現する DMA 機能を備えています。

SPIx_CR2 レジスタの TXE または RXNE イネーブルビットをセットすると、DMA アクセスがリクエストされます。TxバッファとRxバッファには、別々のリクエストを発行する必要があります。

- 送信では、TXE が 1 にセットされるたびに DMA リクエストが発行されます。その後、DMA は SPIx_DR レジスタに書き込みます。
- 受信では、RXNE が 1 にセットされるたびに DMA リクエストが発行されます。その後、DMA は SPIx_DR レジスタを読み出します。

図 366 から 図 369 までを参照してください。

SPI がデータの送信にのみ使用される場合、SPI Tx DMA チャンネルのみを有効にすることができます。この場合、受信したデータは読み出されないため、OVR フラグがセットされます。SPI がデータの受信にのみ使用される場合、SPI Rx DMA チャンネルのみを有効にすることができます。

送信モードで、DMA がすべての送信データを書き込んだとき（DMA_ISR レジスタの TCIF フラグがセットされます）、BSY フラグを監視することで SPI 通信の完了を確認できます。最後の送信内容の破壊を避けるために、SPI を無効にする前、または STOP モードに入る前にこの操作を行う必要があります。ソフトウェアは、まず FTLVL[1:0] = 00 になるまで待つてから、BSY=0 になるまで待つ必要があります。

DMA を使用して通信を開始する場合、DMA チャンネルの管理によるエラーイベントを防ぐために、以下の手順を順に実行する必要があります。

- DMA Rx が使用される場合、SPI_CR2 レジスタの RXDMAEN ビットの DMA Rx バッファを有効にします。
- ストリームが使用される場合、DMA レジスタにて TxおよびRxの DMA ストリームを有効にします。
- DMA Tx が使用される場合、SPI_CR2 レジスタの TXDMAEN ビットにてDMA Tx バッファを有効にします。
- SPE ビットをセットして、SPI を有効にします。

通信を終了するには、以下の手順を順に実行する必要があります。

- ストリームが使用される場合、DMA レジスタにて TxおよびRxの DMA ストリームを無効にします。
- SPI 無効化手順に従って SPI を無効にします。
- DMA Tx および(または) DMA Rx が使用されている場合、SPI_CR2 レジスタの TXDMAEN ビットおよびRXDMAEN ビットをクリアすることにより、DMA Tx バッファおよびRx バッファを無効にします。

DMA によるパッキング

DMA (SPIx_CR2 レジスタでセットされた TXDMAEN および RXDMAEN) で転送が管理される場合、パッキングモードは SPI TX および SPI RX DMA チャンネルで設定される PSIZE 値によって、自動的に有効／無効になります。DMA チャンネルの PSIZE 値が 16 ビットと等しい場合、SPI データサイズは 8 ビット以下で、パッキングモードは有効になります。その後、DMA は SPIx_DR レジスタへの書込み動作を管理します。

データパッキングモードを使用する場合で転送データ数が 2 の倍数でない場合は、LDMA_TX/LDMA_RX ビットをセットする必要があります。SPI では、最後の DMA 転送の送受信に 1 つのデータのみを考慮します（詳細については、1104 ページのデータパッキングを参照）。


通信図

このセクションでは、一部の標準的なタイミング構成について説明します。これらの構成は、SPI イベントの処理方法（ポーリング、割込み、または DMA）にかかわらず有効です。単純にするには、ここでは LSBFIRST=0、CPOL=0、および CPHA=1 設定を共通の前提として使用します。DMA ストリームの完全な設定は提供されません。

以下の番号付された注は、[1107 ページの図 366](#) から [1110 ページの図 369](#) に共通です。

1. スレーブは、NSS がアクティブで SPI が有効になると MISO ラインを制御し始め、そのいずれかがリリースされるとラインから切断されます。事前にマスタ専用のデータを準備するには、トランザクションを開始する前にスレーブに十分な時間を与える必要があります。
マスタでは、SPI が有効な場合のみ、SPI ペリフェラルが MOSI および SCK 信号で（また、ときに NSS 信号でも）制御できるようになります。SPI が無効の場合、SPI ペリフェラルは GPIO ロジックから切断され、これによりこれらのラインのレベルは GPIO 設定にのみ依存します。
2. マスタでは、通信（クロック信号）が連続的な場合に、BSY はフレーム間でアクティブなままとなります。スレーブでは、BSY 信号は必ずフレーム間で最低でも 1 クロックサイクルは無効になります。
3. TXE 信号は TXFIFO がフルの場合にのみクリアされます。
4. DMA アービトレーションプロセスは TXDMAEN ビットのセット後すぐに開始します。TXE 割込みは TXEIE のセット後すぐに生成されます。TXE 信号がアクティブレベルにあると、TxFIFO へのデータ転送が開始され、TxFIFO がフルまたは DMA 転送が完了するまで続きます。
5. 送信するデータをすべて TxFIFO に適合することができる場合、SPI バスでの通信が開始される前に DMA Tx TCIF フラグを立てることができます。このフラグは、常に SPI トランザクションが完了する前に立てられます。
6. パッケージの CRC 値は、SPIx_TXCRCR および SPIx_RXCRCR レジスタで、フレームごとに連続的に計算されます。CRC 情報はすべてのデータパッケージが完了した後で処理されます。これは、自動的に DMA で（必ず Tx チャンネルを処理するフレーム数にセットすること）、またはソフトウェアで（必ず最後のデータフレーム処理中に CRCNEXT を処理すること）行われます。SPIx_TXCRCR で計算された CRC 値がトランスミッタによって簡単に送信されるのに対し、受信した CRC 情報は RxFIFO に読み込まれ、SPIx_RXCRCR レジスタの内容と比較されます（差異がある場合は、ここで CRC エラーフラグが立てられます）。このため、ユーザは注意してこの情報を FIFO から一掃する必要があります。これには、RxFIFO のすべての保管された内容を読み出すソフトウェアか、Rx チャンネルの適切なデータフレーム数がプリセットされている場合は DMA を使用します（データフレーム数 + CRC フレーム数）（前提条件の例の設定を参照）。
7. データがパックされたモードで、TxNE および RxNE イベントはペアにされ、データフレーム数が偶数になるまで FIFO への各読み出し/書き込みアクセスは 16 ビット幅となります。TxFIFO が ¾ フルの場合、FTLVL ステータスは FIFO フルレベルのままです。このため、最後の奇数のデータフレームを TxFIFO が ½ フルになる前に格納することはできません。このフレームは 8 ビットアクセスを持つ TxFIFO に格納されます。これは、ソフトウェアで、または LDMA_TX 制御がセットされている場合は自動的に DMA で行われます。
8. パックされたモードで最後の奇数のデータフレームを受信するには、最後のデータフレームが処理された時に Rx 閾値を 8 ビットに変更する必要があります。これは、ソフトウェアで FRXTH=1 に設定するか、LDMA_RX がセットされている場合は自動的に DMA 内部信号で行われます。

図 366. マスタの全二重通信



マスタの全二重通信の前提条件の例：


- データサイズ > 8 ビット

DMA を使用する場合：

- DMA でトランザクションされる Tx フレーム数を 3 にセット
- DMA でトランザクションされる Rx フレーム数を 3 にセット

共通の前提条件および注の詳細については、[1106 ページの通信図](#)を参照してください。

図 367. スレーブの全二重通信



スレーブの全二重通信の前提条件の例：


- データサイズ > 8 ビット

DMA を使用する場合：

- DMA でトランザクションされる Tx フレーム数を 3 にセット
- DMA でトランザクションされる Rx フレーム数を 3 にセット

共通の前提条件および注の詳細については、[1106 ページの通信図](#)を参照してください。

図 368. CRC のあるマスタの全二重通信



CRC のあるマスタの全二重通信の前提条件の例：


- データサイズ = 16 ビット
- CRC は有効

DMA を使用する場合：

- DMA でトランザクションされる Tx フレーム数を 2 にセット
- DMA でトランザクションされる Rx フレーム数を 3 にセット

共通の前提条件および注の詳細については、[1106 ページの通信図](#)を参照してください。

図 369. パックされたモードでのマスタの全二重通信



パックされたモードでのマスタの全二重通信の前提条件の例：

- データサイズ = 5 ビット
- 読出し／書込み FIFO は、ほとんど 16 ビットアクセスで実行されます。
- FRXTH=0

DMA を使用する場合：

- DMA でトランザクションされる Tx フレーム数を 3 にセット
- DMA でトランザクションされる Rx フレーム数を 3 にセット
- Tx と Rx DMA チャンネルの両方の PSIZE を 16 ビットにセット
- LDMA_TX=1 および LDMA_RX=1

共通の前提条件および注の詳細については、[1106 ページの通信図](#)を参照してください。

34.5.10 SPI ステータスフラグ

アプリケーションが SPI バスの状態を完全に監視できるように、3 つのステータスフラグが用意されています。

Tx バッファエンプティフラグ (TXE)

TXE フラグは、送信 TXFIFO に送信データを格納するための十分なスペースがある場合にセットされます。TXE フラグは TXFIFO レベルにリンクされます。フラグはハイになり、TXFIFO レベルが FIFO の深さの 1/2 以下になってもハイを維持します。SPIx_CR2 レジスタの TXEIE ビットがセットされている場合は、割込みを生成できます。このビットは、TXFIFO レベルが 1/2 を超えると自動的にクリアされます。

Rx バッファノットエンプティ (RXNE)

SPIx_CR2 レジスタの FRXTH ビット値によって、RXNE フラグがセットされます。

- FRXTH をセットすると RXNE はハイになり、RXFIFO レベルが 1/4 (8 ビット) 以上になってもハイを維持します。
- FRXTH をクリアすると RXNE はハイになり、RXFIFO レベルが 1/2 (16 ビット) 以上になってもハイを維持します。

SPIx_CR2 レジスタの RXNEIE ビットがセットされている場合は、割込みを生成できます。

RXNE は、上記の条件が真ではなくなった場合にハードウェアによって自動的にクリアされます。

ビジーフラグ (BSY)

BSY フラグは、ハードウェアによってセット/クリアされます (このフラグへの書込みは無効)。

BSY フラグがセットされると、SPI 上でデータ転送が進行中であることを示します (SPI バスはビジー)。

BSY は、転送終了を検出するために特定のモードで使用できます。これにより、低電力モード (ペリフェラルにクロックを供給しない) に入る前に、ソフトウェアで SPI やそのペリフェラルクロックを無効にすることができます。これによって、最後の転送データの破壊を回避します。

BSY フラグは、マルチマスタシステムでの書込み衝突の回避にも役立ちます。

BSY フラグは次のいずれかの条件下でクリアされます。

- SPI が正常に無効にされたとき
- マスタモードで、障害が検出 (MODF ビットが 1 にセットされます) されたとき
- マスタモードで、データ送信が終了し、送信準備ができていない新しいデータがないとき
- スレーブモードで、各データ転送間で少なくとも SPI の 1 クロックサイクルの間、BSY フラグが 0 にセットされているとき

注 : 次の送信がすぐにマスタで処理される場合 (マスタが受信専用モードに設定されているか、その送信 FIFO がエンプティでない場合)、通信は連続的で、BSY フラグはマスタ側での送信の間、“1”にセットされたままになります。スレーブとは異なりますが、必ず (BSY フラグを使用する代わりに) TXE フラグと RXNE フラグを使用して、データの送受信の処理を行うことを推奨します。

34.5.11 SPI エラーフラグ

次のいずれかのエラーフラグがセットされていて、ERRIE ビットをセットすることにより割込みが有効になっている場合、SPI 割込みが生成されます。

オーバーランフラグ (OVR)

マスタまたはスレーブでデータを受信し、RXFIFO に受信データを格納するための十分なスペースがない場合に、オーバーラン状態が発生します。これは、ソフトウェアまたは DMA が RXFIFO に格納された前の受信データを読み出すために必要な時間が十分になかったか、データストレージのための空間が制限されている場合に発生する可能性があります。たとえば、RXFIFO は CRC が受信専用モードでのみ有効な場合は使用できないため、この場合、受信バッファは単一データフレームバッファに制限されます（[セクション 34.5.14 : CRC 計算](#)を参照）。

オーバーラン条件が発生すると、RXFIFO にある前の値を新しく受信した値で上書きすることはできません。新しく受信した値は破棄され、それ以降に送信されたすべてのデータは失われます。OVR ビットをクリアするには、SPI_DR レジスタを読み出し、続けて SPI_SR レジスタに読み出しアクセスを行います。

モードフォールト (MODF)

モードフォールトは、マスタデバイスが内部 NSS 信号（NSS ハードウェアモードでは NSS ピン、NSS ソフトウェアモードでは SSI ビット）をローレベルにプルダウンしたときに発生します。これにより、MODF ビットが自動的にセットされます。マスタモードフォールトは、SPI インタフェースに次のような影響を与えます。

- MODF ビットがセットされ、ERRIE ビットがセットされている場合は SPI 割込みが生成されます。
- SPE ビットがクリアされます。これによって、デバイスからのすべての出力がブロックされ、SPI インタフェースが無効になります。
- MSTR ビットがクリアされ、デバイスは強制的にスレーブモードになります。

MODF ビットをクリアするには、次のソフトウェアシーケンスを実行します。

1. MODF ビットがセットされている間、SPIx_SR レジスタに読み出し／書き込みアクセスを行います。
2. 次に、SPIx_CR1 レジスタに書き込みを行います。

複数の MCU で構成されるシステムでスレーブ間の競合を避けるには、MODF ビットをクリアするシーケンス中、NSS ピンをハイレベルにプルアップする必要があります。このクリアシーケンスの後、SPE ビットと MSTR ビットは、元の状態に戻すことができます。安全のため、MODF ビットがセットされている間、ハードウェアは SPE ビットと MSTR ビットのセットを許可しません。スレーブデバイスでは、MODF ビットはセットできません。ただし、前回のマルチマスタ競合の結果としてセットする場合は例外です。

CRC エラー (CRCERR)

このフラグを使用して、SPIx_CR1 レジスタの CRCEN ビットがセットされているときに受信された値の有効性を検証します。シフトレジスタに受信された値が、レシーバである SPIx_RXCRCR の値と一致しなかった場合、SPIx_SR レジスタの CRCERR フラグがセットされます。フラグはソフトウェアによってクリアされます。

TI モードフレームフォーマットエラー (FRE)

SPI がスレーブモードで動作し、かつ TI モードプロトコルに準拠した設定となっている場合、通信の進行中に NSS パルスが発生すると、TI モードフレームフォーマットエラーが検出されます。このエラーが発生すると、SPIx_SR レジスタの FRE フラグがセットされます。エラー発生時には SPI は無効にされず、この NSS パルスは無視されます。SPI は次の NSS パルスを待ってから新規の転送を開始します。このエラーの検出により 2 バイトのデータが失われるため、データは破壊される可能性があります。


SPIx_SR レジスタを読み出すと、FRE フラグがクリアされます。ERRIE ビットがセットされている場合、NSS エラー検出時に割込みが生成されます。この場合、データの一貫性が保証されなくなるため、SPI を無効にする必要があり、またスレーブ SPI が再び有効化された場合は、マスタによって通信を再起動する必要があります。

34.5.12 NSS パルスモード

このモードは SPIx_CR2 レジスタの NSSP ビットで有効化され、SPI インタフェースが 1 番目のエッジにキャプチャのある モトローラ SPI マスタ (FRF=0) として設定されている場合にのみ有効になります (SPIx_CR1 CPHA = 0、CPOL 設定は無視されます)。有効にすると、最低 1 つのクロック周期の間、NSS がハイレベルを維持する場合に、2 つの連続したデータフレーム転送の間で NSS パルスが生成されます。このモードでは、スレーブでデータをラッチできます。NSSP パルスモードは、シングルマスタ-スレーブペアのアプリケーション用に設計されています。

図 370 に、NSSP パルスモードが有効な場合の NSS ピンの管理の図を示します。

図 370. モトローラ SPI マスタモードでの NSSP パルス生成



注： CPOL = 0 の場合に同様の動作が発生します。この場合、サンプリングエッジは SCK の立ち上がりエッジで、NSS のアサートおよびネゲートはこのサンプリングエッジを参照します。

34.5.13 TI モード

マスタモードでの TI プロトコル

SPI インタフェースは TI プロトコルと互換性があります。SPIx_CR2 レジスタの FRF ビットを使って、SPI をこのプロトコルに準拠させるように設定することができます。

SPIx_CR1 レジスタにセットされる値によらず、クロックの極性と位相は TI プロトコル要件に必ず適合します。NSS 管理も TI プロトコルに固有なものになります。これにより、この場合の SPIx_CR1 レジスタと SPIx_CR2 レジスタによる NSS 管理の設定 (SSM、SSI、SSOE) ができなくなります。

スレーブモードでは、SPI ポーレートプリスケアラを使用して、現在のトランザクションが終了した時点で、MISO ピンの状態がハイインピーダンスに変化するタイミングを制御します (図 371 を参照)。任意のポーレートが使用できるため、このタイミングを非常に柔軟に決定することができます。ただし、ポーレートは外部マスタクロックポーレートに設定されるのが一般的です。MISO 信号がハイインピーダンス (t_{release}) になるまでの遅延は、内部再同期と SPIx_CR1 レジスタの BR[2:0] ビットで設定されたポーレート値によって変わります。この値は次式で求められます：

$$\frac{t_{\text{baud_rate}}}{2} + 4 \times t_{\text{pclk}} < t_{\text{release}} < \frac{t_{\text{baud_rate}}}{2} + 6 \times t_{\text{pclk}}$$


スレーブがデータフレームトランザクション中に NSS パルスの誤配置を検出すると、TIFRE フラグがセットされます。

データサイズが 4 ビットまたは 5 ビットである場合、全二重モードまたは送信専用モードのマスタは、最下位ビット後に追加された 1 つまたは複数のダミーデータビットを持つプロトコルを使用します。TI NSS パルスは、各周期の最下位ビットではなく、このダミービットクロックサイクル上に生成されます。

この機能はモトローラの SPI 通信には使用できません (FRF ビットを 0 に設定)。

図 371 : TI モードでの転送 TI モードが選択されているときの SPI の通信波形を示します。

図 371. TI モードでの転送



34.5.14 CRC 計算

2 つの CRC 計算機が、送信データおよび受信データの信頼性をチェックするために実装されています。SPI は、フレームデータ長とは別に、8 ビットまたは 16 ビットに固定される CRC8 または CRC16 を計算します。その他のデータフレーム長では、CRC は使用できません。

CRC の原理

CRC 計算は、SPI が有効 (SPE = 1) になる前に、SPIx_CR1 レジスタの CRCEN ビットをセットすることによって有効になります。CRC 値は、各ビットに対して奇数のプログラム可能な多項式の値を使用して計算されます。計算は、SPIx_CR1 レジスタの CPHA ビットと CPOL ビットによって定義されるサンプリングクロックエッジで行われます。計算された CRC 値は、データブロックの最後のみならず、CPU または DMA によって管理される転送に関しても、自動的にチェックされます。受信データをもとに内部で計算された CRC 値とトランスミッタが送信した CRC 値の間に不一致が検出された場合、データ破壊エラーを示すために CRCERR フラグがセットされます。CRC 計算を処理する正しい手順は、SPI の設定および選択された転送管理によって変わります。

注： 多項式の値は必ず奇数でなければなりません。偶数の値はサポートされていません。

CPU によって管理される CRC 転送

通信が開始され、最後のデータフレームが SPIx_DR レジスタで送信または受信されるまで正常に続きます。次に、CRC フレームトランザクションが現在処理中のデータフレームトランザクションの後に行われることを示すために、SPIx_CR1 レジスタの CRCNEXT ビットをセットする必要があります。CRCNEXT ビットは、最後のデータフレームトランザクションの終了前にセットしてください。CRC のトランザクション中は CRC 計算は停止されます。

受信した CRC は、データバイトまたはワードのように RXFIFO に格納されます。このため、CRC モードでは、受信バッファを一度に 1 データフレームずつ受信するために使用する単一の 16 ビットバッファとみなす必要があります。

CRC フォーマットトランザクションは、通常データシーケンスの最後に通信を行うためにデータフレームをもう 1 つ受け取ります。ただし、16 ビット CRC によってチェックされた 8 ビットデータフレームを設定する場合、CRC 全体を送信するにはフレームがあと 2 つ必要です。

最後の CRC データを受信すると、受信した値と SPIx_RXCRC レジスタの値を比較する自動チェックが行われます。ソフトウェアは、SPIx_SR レジスタの CRCERR フラグをチェックして、データ転送の内容が破壊されているか否かを判断する必要があります。ソフトウェアは、CRCERR フラグに "0" を書き込んでクリアします。

CRC 受信後、CRC 値は RXFIFO に格納され、RXNE フラグをクリアするために SPIx_DR レジスタを読み出す必要があります。

DMA によって管理される CRC 転送

SPI 通信が CRC 通信と DMA モードで有効化される場合、CRC の送受信は通信の最後に自動で行われます (ただし、受信専用モードで CRC データを読み出す場合を除く)。CRCNEXT ビットはソフトウェアで処理する必要はありません。SPI 送信用 DMA チャンネルのカウンタは、転送するデータフレーム数から CRC フレームを除いてセットする必要があります。レシーバ側では、受信した CRC 値はトランザクションの終了時に DMA によって自動的に処理されますが、RXFIFO から受信した CRC 情報は常にレシーバにロードされますので、ユーザは注意してそれを一掃してください。全二重モードでは、受信 DMA チャンネルのカウンタを、受信するデータフレームの数 (CRC を含む) にセットすることができます。つまり、たとえば 16 ビット CRC でチェックされた 8 ビットデータフレームの特定の例を、次の式で表すことができます。

$$\text{DMA_RX} = \text{Numb_of_data} + 2$$

受信専用モードでは、DMA 受信チャネルカウンタには転送されたデータ量のみが含まれます (CRC 計算を除く)。次に、DMA からの全体の転送に基づき、すべての CRC 値はこのモードでは単一のバッファとして動作するため、ソフトウェアによって FIFO から読み戻す必要があります。

転送中に内容の破壊が生じた場合、データと CRC の転送の最後に SPIx_SR レジスタの CRCERR フラグがセットされます。

パッキングモードが使用され、データ数が奇数の場合は、LDMA_RX ビットを管理する必要があります。

SPIx_TXCRC および SPIx_RXCRC の値のリセット

CRC フェーズのあとで新しいデータがサンプリングされた場合、SPIx_TXCRC 値および SPIx_RXCRC 値は自動的にクリアされます。これにより、データを中断することなく転送するために、DMA サーキュラモードが使用可能になります (受信専用モードでは使用不可)。いくつかのデータブロックは中間の CRC チェックフェーズによってカバーされます。

通信中に SPI が無効化された場合は、次のシーケンスに従う必要があります。

1. SPI を無効にします。
2. CRCEN ビットをクリアします。
3. CRCEN ビットを有効にします。
4. SPI を有効にします。

注 : SPI インタフェースが スレープとして設定されている場合、CRCNEXT 信号がリリースされたら CRC フェーズのトランザクション中は NSS 内部信号をローレベルに維持する必要があります。そのため、NSS ハードウェアモードをスレープで正常に適用する必要がある場合、CRC 計算を NSS パルスモードで使用することはできません。

TI モードでは、クロックフェーズおよびクロック極性の設定が固定で、SPIx_CR1 レジスタに依存していなくても、CRC が適用される場合、対応する設定 CPOL=0 CPHA=1 は SPIx_CR1 レジスタで保持される必要があります。さらに、マスタおよびスレープの両方で上記の CRCEN ビットを再有効化しつつ、CRC 計算は SPI 無効化シーケンスでセッション間でリセットされる必要があります。そうしない場合、CRC 計算がこの特定のモードで破損する可能性があります。

34.6 SPI 割込み

SPI 通信中、割込みは次のイベントによって生成できます。

- ロードする準備ができている TXFIFO の送信
- 受信 RXFIFO で受信したデータ
- マスタモードフォールト
- オーバーランエラー
- TI フレームフォーマットエラー
- CRC プロトコルエラー

割込みは個別に有効または無効にできます。

表 180. SPI 割込みリクエスト


割込みイベント	イベントフラグ	イネーブル制御ビット
ロードする準備ができている TXFIFO の送信	TXE	TXEIE
RXFIFO で受信したデータ	RXNE	RXNEIE
マスタモードフォールトイベント	MODF	ERRIE
オーバーランエラー	OVR	
TI フレームフォーマットエラー	FRE	
CRC プロトコルエラー	CRCERR	

34.7 I²S の機能詳細

34.7.1 I²S の概要

I²S インタフェースのブロック図を図 372 に示します。

図 372. I²S ブロック図



1. MCK はMISO ピンに配置されます。

SPIx_I2SCFGR レジスタの I²SMOD ビットをセットして I²S 機能を有効にすると、SPI はオーディオ I²S インタフェースとして機能することができます。このインタフェースは、主に SPI と同じピン、フラグ、および割り込みを使用します。

I²S と SPI は、3 つのピンを共有します。

- SD : MOSI ピンに配置され、2 つの時間多重化データチャネルを送受信します（半二重モードのみ）。
- WS : ワードセレクトは(NSS ピンに配置)、マスタモードではデータ制御信号の出力、スレーブモードでは入力です。
- CK : シリアルクロックは(SCK ピンに配置)、マスタモードではシリアルクロック出力、スレーブモードではシリアルクロック入力です。

外部オーディオデバイスにマスタクロック出力が必要な場合、追加のピンを使用できます。

- MCK : I²S がマスタモードで設定されている時、(個別にマップされた)マスタクロックが使用され、 $256 \times f_s$ (f_s はオーディオサンプリング周波数) と等しい事前設定された周波数レートで生成された追加クロックを出力します。

I²S は、マスタモードに設定されているとき、専用のクロックジェネレータを使用して通信クロックを発生させます。このクロックジェネレータは、マスタクロック出力のソースでもあります。I²S モードでは、2 つの追加レジスタを使用できます。1 つはクロックジェネレータ設定 SPIx_I2SPR にリンクされ、もう 1 つは汎用 I2S 設定レジスタ SPIx_I2SCFGR (オーディオ標準、スレーブ/マスタモード、データフォーマット、パケットフレーム、クロック極性など) です。

SPIx_CR1 レジスタとすべての CRC レジスタは、I²S モードでは使用されません。同様に、SPIx_CR2 レジスタの SSOE ビットと SPIx_SR レジスタの MODF および CRCERR ビットも使用されません。

I²S は、16 ビット幅モードでのデータ転送に同じ SPI レジスタ (SPIx_DR) を使用します。

34.7.2 サポートされるオーディオプロトコル

3 線バスでは、一般に 2 つのチャネル (右チャネルと左チャネル) で時間多重化されたオーディオデータのみを処理する必要があります。しかしながら、送受信には 1 つの 16 ビットレジスタしかありません。したがって、各チャネルサイドに対応する適切な値をデータレジスタに書き込んだり、データレジスタからデータを読み出して SPIx_SR レジスタの CHSIDE ビットをチェックして対応するチャネルを識別したりすることは、ソフトウェアの責任です。左チャネルは常に最初に送信され、その後で右チャネルが送信されます (CHSIDE は PCM プロトコルには無関係です)。

4 つのデータおよびパケットフレームを使用できます。データは次のフォーマットで送信されます。

- 16 ビットフレームにパックされた 16 ビットデータ
- 16 ビットフレームにパックされた 32 ビットデータ
- 24 ビットフレームにパックされた 32 ビットデータ
- 32 ビットフレームにパックされた 32 ビットデータ

32 ビットパケットに拡張された 16 ビットデータを使用するとき、最初の 16 ビット (MSB) は上位ビットであり、LSB の 16 ビットは、ソフトウェア動作や DMA リクエストを必要とせずに (1 回の読み込み/書き込み動作のみで) 強制的に 0 にされます。

24 ビットと 32 ビットのデータフレームは、SPIx_DR レジスタとの間で 2 回の CPU 読み出しまたは書き込み動作 (あるいはアプリケーションにとって DMA が望ましい場合は 2 回の DMA 動作) を必要とします。特に 24 ビットのデータフレームの場合、8 つの下位ビットはハードウェアによって 0 ビットで 32 ビットに拡張されます。


すべてのデータフォーマットと通信規格に対して、最上位ビットは常に最初に送信されます (MSB ファースト)。

I²S インタフェースは、SPIx_I2SCFGR レジスタの I2SSTD[1:0] と PCMSYNC ビットを使用して設定可能な 4 つのオーディオ規格をサポートします。

フィリップス I²S 規格


この規格では、どのチャンネルが送信されているかを示すために WS 信号を使用します。この信号が有効になってから CK の 1 クロックサイクル後に最初のビット (MSB) が使用可能になります。

図 373. I²S フィリップスプロトコルの波形 (16/32 ビットフル精度)



データは、CK の立ち下がりエッジでラッチされ (トランスミッタの場合)、立ち上がりエッジで読み出されます (レシーバの場合)。WS 信号も CK の立ち下がりエッジでラッチされます。


図 374. I²S フィリップス規格の波形 (24 ビットフレーム)



このモードでは、SPIx_DR レジスタに対して 2 回の書込みまたは読出し動作が必要です。

- 送信モードの場合
0x8EAA33 を送信する必要がある場合 (24 ビット) :

図 375. 0x8EAA33 の送信



- 受信モードの場合
データ 0x8EAA33 が受信される場合：

図 376. 0x8EAA33 の受信






図 377. I²S フィリップス規格 (32 ビットパケットフレームに拡張された 16 ビット)



I2S 設定フェーズで、32 ビットチャネルフレームに拡張された 16 ビットデータフレームが選択されたとき、SPIx_DR レジスタへのアクセスは 1 回のみ必要です。残りの 16 ビットは、データを 32 ビットフォーマットに拡張するために、ハードウェアによって強制的に 0x0000 にされます。

送信するデータまたは受信したデータが 0x76A3 (32 ビットに拡張された 0x76A30000) であるとき、[図 378](#) に示す動作が要求されます。

図 378. 32 ビットチャネルフレームに拡張された 16 ビットデータフレームの例



送信では、SPIx_DR に MSB が書き込まれるたびに、TXE フラグがセットされ、可能ならば、SPIx_DR レジスタに新しい送信値をロードするために割込みが生成されます。これはハードウェアによって行われるため、0x0000 がまだ送信されていないとしても行われます。


受信では、RXNE フラグがセットされ、可能ならば、最初の 16 MSB ハーフワードの受信時にその割込みが生成されます。

このように、2 回の書き込みまたは読み出し動作の間にはより多くの時間が設けられるため、アンダーランまたはオーバーラン状態（データ転送の方向に依存）を避けられます。

MSB 詰め規格

この規格では、WS 信号は最初のデータビット（最上位ビット）と同時に生成されます。


図 379. MSB 詰め 16 ビットまたは 32 ビットフル精度



MS30100 V1


データは、CK の立ち下がりエッジでラッチされ（トランスミッタの場合）、立ち上がりエッジで読み出されます（レシーバの場合）。

図 380. MSB 詰め 24 ビットフレーム長



MS30101V1

図 381. 32 ビットパッケージフレームに拡張された MSB 詰め 16 ビット



MS30102V1

LSB 詰め規格

この規格は、MSB 詰め規格と似ています（16 ビットと 32 ビットのフル精度フレームフォーマットに違いはありません）。

入出力信号のサンプリングは I²S フィリップス規格と同じです。

図 382. LSB 詰め 16 ビットまたは 32 ビットフル精度






図 383. LSB 詰め 24 ビットフレーム長



- 送信モードの場合

データ 0x3478AE を送信する必要がある場合、ソフトウェアまたは DMA によって SPIx_DR レジスタへの 2 回の書込み動作が必要です。この動作を次に示します。

図 384. 0x3478AE を送信するために必要な動作



- 受信モードの場合
データ 0x3478AE が受信される場合、RXNE イベントごとに、SPIx_DR レジスタから連続する 2 回の読み出し動作が必要です。

図 385. 0x3478AE を受信するために必要な動作






図 386. 32 ビットパケットフレームに拡張された LSB 詰め 16 ビット



I2S 設定フェーズで、32 ビットチャネルフレームに拡張された 16 ビットデータフレームが選択されたとき、SPIx_DR レジスタへのアクセスは 1 回のみ必要です。残りの 16 ビットは、データを 32 ビットフォーマットに拡張するために、ハードウェアによって強制的に 0x0000 にされます。この場合、それはハーフワード MSB に相当します。

送信するデータまたは受信したデータが 0x76A3 (32 ビットに拡張された 0x0000 76A3) であるとき、図 387 に示す動作が要求されます。

図 387. 32 ビットチャネルフレームに拡張された 16 ビットデータフレームの例



送信モードでは、TXE イベントが発生すると、アプリケーションは送信するデータ (この場合は 0x76A3) を書き込む必要があります。0x000 フィールドが最初に送信されます (32 ビット拡張部)。有効なデータ (0x76A3) が SD に送信されると、すぐに TXE フラグが再びセットされます。

受信モードでは、0x0000 フィールドではない有効なハーフワードが受信されると、すぐに RXNE がアサートされます。

このように、アンダーランやオーバーランの状態を防ぐために、2 回の書き込みまたは読み出し動作の間には、より多くの時間が設けられています。


PCM 規格

PCM 規格では、チャンネルサイド情報を使用する必要はありません。SPIx_I2SCFGR レジスタの PCMSYNC ビットを使用して、2 つの PCM モード（ショートおよびロングフレーム）の使用および設定が可能です。

PCM モードで、出力信号（WS、SD）は CK 信号の立ち上がりエッジでサンプリングされます。入力信号（WS、SD）は立ち下がりエッジでキャプチャされます。

CK および WS は、マスタモードで出力として設定されることに注意してください。


図 388. PCM 規格の波形（16 ビット）



ロングフレーム同期では、WS 信号のアサーション時間はマスタモードで 13 ビットに固定されています。

ショートフレーム同期では、WS 同期信号の長さは、わずか 1 サイクルです。

図 389. PCM 規格の波形（32 ビットパケットフレームに拡張された 16 ビット）




注： 2 つのモード（マスタとスレーブ）と 2 つの同期（ショートとロング）に関しては、スレーブモードでも、連続した 2 つのデータ（したがって 2 つの同期信号）間のビット数を（SPIx_I2SCFGR レジスタの DATLEN および CHLEN ビットで）指定する必要があります。

34.7.3 起動に関する説明

図 390 は、SPI/I²S が有効化された場合 (I2SE ビット) の MASTER モードでのシリアルインタフェースの処理について示しています。生成された信号での CKPOL の影響についても示します。

図 390. マスタモードでの開始シーケンス



スレーブモードで、フレームの同期の検出方法は ASTRTEN ビットの値に依存します。

ASTRTEN = 0 の場合、オーディオインタフェースを有効 (I2SE = 1) にすると、ハードウェアは CK 信号を使用して受信 WS 信号で適切な遷移が行われるのを待ちます。

WS 信号での適切な遷移は、I²S フィリップス規格が使用されている場合は立ち下がりエッジ、それ以外の規格の場合は立ち上がりエッジです。立ち下がりエッジは、最初の WS を 1 にサンプリングし、続いて 0 にサンプリングすることで検出されます。立ち上がりエッジの検出方法はこの逆です。

ASTRTEN = 1 の場合、ユーザは WS がアクティブになる前にオーディオインタフェースを有効にする必要があります。これは、I²S フィリップス規格が WS = 1、またはその他の規格が WS = 0 の場合に、I2SE ビットを 1 にセットする必要があることを意味しています。

34.7.4 クロックジェネレータ

I²S ビットレートにより、I²S データライン上のデータフローと I²S クロック信号周波数が決まります。


I²S ビットレート = チャンネルあたりのビット数 × チャンネル数 × オーディオサンプリング周波数

16 ビットオーディオ、左チャンネルおよび右チャンネルの場合、I²S ビットレートは次のように算出されます。

$$I^2S \text{ ビットレート} = 16 \times 2 \times f_s$$

次のようになります。パケット長が 32 ビットの場合、I²S ビットレート = $32 \times 2 \times f_s$ となります。

図 391. オーディオサンプリング周波数の定義



マスタモードが設定された場合、希望するオーディオ周波数で通信するために、特定の措置を講じてリニアディバイダを適切にプログラムする必要があります。

図 392 に、通信クロックのアーキテクチャを示します。I2SxCLK クロックは、製品のリセットおよびクロックコントローラ（RCC）によって供給されます。I2SxCLK クロックは、SPI/I2S APB クロックに対して非同期です。

警告： さらに、I2SxCLK 周波数を SPI/I2S ブロックによって使用される APB クロック以上に保つ必要があります。この条件が満たされない場合、SPI/I2S は正しく動作しません。

$$F_s = \frac{F_{I2S \times CLK}}{256 \times ((2 \times I2SDIV) + ODD)}$$
$$F_s = \frac{F_{I2S \times CLK}}{32 \times (CHLEN + 1) \times ((2 \times I2SDIV) + ODD)}$$

チャネルフレームが 32 ビット幅のとき、CHLEN = 1

PCM モードの場合：

マスタクロックが生成される (SPIx_I2SPR レジスタの MCKOE ビットがセットされる) 場合：

$$F_s = \frac{F_{I2SxCLK}}{128 \times ((2 \times I2SDIV) + ODD)}$$

マスタクロックが無効にされた場合 (MCKOE ビットをクリア)

$$F_s = \frac{F_{I2SxCLK}}{16 \times (CHLEN + 1) \times ((2 \times I2SDIV) + ODD)}$$

チャンネルフレームが 16 ビット幅のとき、CHLEN = 0

チャンネルフレームが 32 ビット幅のとき、CHLEN = 1

ここで、F_S はオーディオサンプリング周波数であり、F_{I2SxCLK} は SPI/I²S ブロックに供給されるカーネルクロックの周波数です。

注： I2SDIV は 1 より高くなければならないことに注意してください。

表 181 に、さまざまなクロック設定に対する精度値の例を示します。

注： 最適クロック精度を可能にするその他の設定も可能です。

表 181. 標準 8 MHz HSE を使用した場合のオーディオ周波数精度⁽¹⁾

SYSCCLK (MHz)	データ長	I2SDIV	I2SODD	MCLK	ターゲット fs (Hz)	実際の fs (Hz)	誤差
48	16	8	0	いいえ	96000	93750	2.3438%
48	32	4	0	いいえ	96000	93750	2.3438%
48	16	15	1	いいえ	48000	48387.0968	0.8065%
48	32	8	0	いいえ	48000	46875	2.3438%
48	16	17	0	いいえ	44100	44117.647	0.0400%
48	32	8	1	いいえ	44100	44117.647	0.0400%
48	16	23	1	いいえ	32000	31914.8936	0.2660%
48	32	11	1	いいえ	32000	32608.696	1.9022%
48	16	34	0	いいえ	22050	22058.8235	0.0400%
48	32	17	0	いいえ	22050	22058.8235	0.0400%
48	16	47	0	いいえ	16000	15957.4468	0.2660%
48	32	23	1	いいえ	16000	15957.447	0.2660%
48	16	68	0	いいえ	11025	11029.4118	0.0400%
48	32	34	0	いいえ	11025	11029.412	0.0400%
48	16	94	0	いいえ	8000	7978.7234	0.2660%
48	32	47	0	いいえ	8000	7978.7234	0.2660%
48	16	2	0	あり	48000	46875	2.3430%
48	32	2	0	あり	48000	46875	2.3430%

表 181. 標準 8 MHz HSE を使用した場合のオーディオ周波数精度⁽¹⁾ (続き)

SYSCCLK (MHz)	データ長	I2SDIV	I2SODD	MCLK	ターゲット fs (Hz)	実際の fs (Hz)	誤差
48	16	2	0	あり	44100	46875	6.2925%
48	32	2	0	あり	44100	46875	6.2925%
48	16	3	0	あり	32000	31250	2.3438%
48	32	3	0	あり	32000	31250	2.3438%
48	16	4	1	あり	22050	20833.333	5.5178%
48	32	4	1	あり	22050	20833.333	5.5178%
48	16	6	0	あり	16000	15625	2.3438%
48	32	6	0	あり	16000	15625	2.3438%
48	16	8	1	あり	11025	11029.4118	0.0400%
48	32	8	1	あり	11025	11029.4118	0.0400%
48	16	11	1	あり	8000	8152.17391	1.9022%
48	32	11	1	あり	8000	8152.17391	1.9022%

1. この表の値は、さまざまなクロック設定に対するほんの一例です。最適クロック精度を可能にするその他の設定も可能です。

34.7.5 I²S マスタモード

I²S はマスタモードで設定できます。つまり、シリアルクロックは、ワードセレクト信号 WS だけでなく、CK ピン上でも生成されます。マスタクロック (MCK) は、SPIx_I2SPR レジスタの MCKOE ビットで、出力するかしないかを制御できます。

手順

- 適切なオーディオサンプリング周波数に到達するシリアルクロックボーレートを定義するため、SPIx_I2SPR レジスタの I2SDIV[7:0] ビットを選択します。SPIx_I2SPR レジスタの ODD ビットも定義する必要があります。
- 通信クロックの一定したレベルを定義するために、CKPOL ビットを選択します。外部の DAC/ADC オーディオコンポーネントにマスタクロック MCK を供給する必要がある場合、SPIx_I2SPR レジスタの MCKOE ビットをセットします (I2SDIV と ODD の値は、MCK 出力の状態に応じて計算する必要があります。詳細については、[セクション 34.7.4 : クロックジェネレータ](#)を参照)。
- SPIx_I2SCFGR レジスタの I2SMOD ビットをセットして I²S 機能を有効にし、I2SSTD[1:0] と PCMSYNC ビットにより I²S 規格を、DATLEN[1:0] ビットによりデータ長を、CHLEN ビットを設定してチャネルあたりのビット数を、それぞれ選択します。SPIx_I2SCFGR レジスタの I2SCFG[1:0] ビットにより I²S マスタモードと方向 (トランスミッタまたはレシーバ) も選択します。
- 必要な場合は、SPIx_CR2 レジスタに書き込むことによって、可能性のあるすべての割り込みソースと DMA 機能を選択します。
- SPIx_I2SCFGR レジスタの I2SE ビットをセットする必要があります。

WS と CK は出力モードに設定されます。SPIx_I2SPR の MCKOE ビットがセットされている場合、MCK も出力です。

送信シーケンス

送信シーケンスは、Txバッファにハーフワードが書き込まれたときに開始されます。

Txバッファに書き込まれる最初のデータは、左チャンネルのデータに対応すると想定します。データがTxバッファからシフトレジスタに転送されると、TXE がセットされ、右チャンネルに対応するデータをTxバッファに書き込む必要があります。CHSIDE フラグは、どのチャンネルが送信されるかを示します。CHSIDE フラグはTXE がハイレベルになったときに更新されるため、このフラグはTXE フラグがセットされた場合に意味を持ちます。

完全なフレームとは、左チャンネルのデータ送信と、それに続く右チャンネルのデータ送信であるとみなす必要があります。左チャンネルのみが送信される部分的フレームは実現できません。

データハーフワードは、最初のビット送信時に 16 ビットシフトレジスタに同時にロードされてから、MOSI/SD ピンに MSB ファーストで連続的にシフトアウトされます。TXE フラグは、Txバッファからシフトレジスタへの毎回の転送後にセットされ、SPIx_CR2 レジスタの TXEIE ビットがセットされている場合は割り込みが生成されます。

選択された I²S 規格モードに応じた書込み動作の詳細については、[セクション 34.7.2: サポートされるオーディオプロトコル](#)を参照してください。

連続したオーディオデータ送信を行うには、現在の送信が終了する前に、次の送信データを SPIx_DR レジスタに書きこむ必要があります。

I2SE をクリアすることによって I2S をスイッチオフするには、TXE = 1 および BSY = 0 になるまで待つ必要があります。

受信シーケンス

動作モードは、ポイント 3 を除いて、送信モードの場合と同じです（[セクション 34.7.5: I²S マスタモード](#)に示す手順を参照）。ポイント 3 では、I2SCFG[1:0] ビットを通じてマスタ受信モードを設定する必要があります。

データやチャンネルの長さに関係なく、オーディオデータは 16 ビットの packets によって受信されます。つまり、Rxバッファがフルになるたびに RXNE フラグがセットされ、SPIx_CR2 レジスタの RXNEIE ビットがセットされている場合は割り込みが生成されます。データ長とチャンネル長の設定にもよりますが、Rxバッファへの 1 回または 2 回の受信によって、オーディオ値が右チャンネルまたは左チャンネルに受信されることがあります。

RXNE ビットは、SPIx_DR レジスタの読出しによってクリアされます。

CHSIDE は毎回の受信後に更新されます。CHSIDE は、I2S セルによって生成される WS 信号に反応します。

選択された I²S 規格モードに応じた読出し動作の詳細については、[セクション 34.7.2: サポートされるオーディオプロトコル](#)を参照してください。

前の受信データがまだ読み出されていない間にデータが受信された場合、オーバーランが生成され、OVR フラグがセットされます。SPIx_CR2 レジスタの ERRIE ビットがセットされている場合、割り込みが生成されてエラーを知らせます。

I2S をスイッチオフするには、I2S が新しいデータ転送を開始することなく転送サイクルを適切に完了できるように、特定の動作が要求されます。そのシーケンスは、データ長とチャンネル長の設定、および選択したオーディオプロトコルモードに依存します。ケース別の説明

- 32 ビットチャンネル長に拡張された 16 ビットデータ長(DATLEN = 00、CHLEN = 1)、LSB 詰めモードを使用 (I2SSTD = 10)
 - a) 最後から 2 番目の RXNE = 1 (n – 1) を待ちます。
 - b) 次に I2S の 17 クロックサイクルを待ちます (ソフトウェアループを使用)。

- c) I²S を無効にします (I2SE = 0)。
- 32 ビットチャネル長に拡張された 16 ビットデータ長 (DATLEN = 00 および CHLEN = 1)、MSB 詰め、I²S または PCM モード (それぞれ、I2SSTD = 00、I2SSTD = 01、または I2SSTD = 11)
 - a) 最後の RXNE を待ちます。
 - b) 次に I²S の 1 クロックサイクルを待ちます (ソフトウェアループを使用)。
 - c) I²S を無効にします (I2SE = 0)。
- DATLEN と CHLEN のその他すべての組み合わせについては、I2SSTD ビットを通じて選択したオーディオモードが何であれ、次のシーケンスを実行して I²S をスイッチオフします。
 - a) 最後から 2 番目の RXNE = 1 (n - 1) を待ちます。
 - b) 次に I²S の 1 クロックサイクルを待ちます (ソフトウェアループを使用)。
 - c) I²S を無効にします (I2SE = 0)。

注： 転送時、BSY フラグはローレベルに保持されます。

34.7.6 I²S スレーブモード

スレーブ設定の場合、I²S は送信または受信モードに設定できます。動作モードは、主として I²S マスタ設定に関して述べたものと同じ規則に従います。スレーブモードでは、I²S インタフェースによって生成されるクロックはありません。クロックと WS 信号は、I²S インタフェースに接続された外部マスタから入力されます。したがって、ユーザがクロックを設定する必要はありません。

設定ステップを次に示します。

1. SPIx_I2SCFGR レジスタの I2SMOD ビットをセットして I²S モードを選択し、I2SSTD[1:0] ビットにより I²S 規格を、DATLEN[1:0] ビットによりデータ長を、CHLEN ビットを設定してフレームのチャネルあたりのビット数を、それぞれ選択します。SPIx_I2SCFGR レジスタの I2SCFG[1:0] ビットにより、スレーブのモード (送信または受信) も選択します。
2. 必要な場合は、SPIx_CR2 レジスタに書き込むことによって、可能性のあるすべての割込みソースと DMA 機能を選択します。
3. SPIx_I2SCFGR レジスタの I2SE ビットをセットする必要があります。

送信シーケンス

送信シーケンスは、外部マスタデバイスがクロックを送信したときと、NSS_WS 信号がデータの転送を要求したときに開始されます。スレーブを有効にしなければ、外部マスタは通信を開始しません。I²S データレジスタにロードしなければ、マスタは通信を開始しません。

I²S、MSB 詰め、および LSB 詰めモードの場合、データレジスタに書き込まれる最初のデータは、左チャネルのデータに対応します。通信が開始されると、データは Txバッファからシフトレジスタに転送されます。次に、右チャネルのデータを I²S データレジスタに書き込むように要求するために、TXE フラグがセットされます。

CHSIDE フラグは、どのチャネルが送信されるかを示します。スレーブモードでは、マスタ送信モードに比べて、CHSIDE は外部マスタからの WS 信号に反応します。つまり、スレーブが最初のデータの送信準備をしなければ、マスタはクロックを生成できません。WS アサーションは、最初に送信される左チャネルに対応します。

注： I2SE は、マスタの最初のクロックが CK ラインに到達するよりも、少なくとも 2 PCLK サイクル前に書き込まれる必要があります。

データハーフワードは、最初のビット送信時に内部バスから 16 ビットシフトレジスタに同時にロードされてから、MOSI/SD ピンに MSB ファーストで連続的にシフトアウトされます。TXE フラグは、Txバッファからシフトレジスタへの毎回の転送後にセットされ、SPIx_CR2 レジスタの TXEIE ビットがセットされている場合は割り込みが生成されます。

なお、Txバッファへの書込みの前に、TXE フラグが 1 であることを確認する必要があります。

選択された I²S 規格モードに応じた書込み動作の詳細については、[セクション 34.7.2：サポートされるオーディオプロトコル](#)を参照してください。

連続したオーディオデータ送信を行うには、現在の送信が終了する前に、次の送信データを SPIx_DR レジスタに書きこむ必要があります。次のデータ通信の最初のクロックエッジよりも前にデータが SPIx_DR レジスタに書き込まれない場合、アンダーランフラグがセットされ、割り込みが生成されることがあります。これによって、転送データに誤りがあることがソフトウェアに知らされます。SPIx_CR2 レジスタの ERRIE ビットがセットされた場合、SPIx_SR レジスタの UDR フラグがハイレベルになると割り込みが生成されます。この場合、I2S をスイッチオフし、左チャンネルからデータ転送をリスタートする必要があります。

I2SE ビットをクリアすることによって I2S をスイッチオフするには、TXE = 1 および BSY = 0 になるまで待つ必要があります。

受信シーケンス

動作モードは、ポイント 1 を除いて、送信モードの場合と同じです（[セクション 34.7.6：I²S スレーブモード](#)に示す手順を参照）。ポイント 1 では、SPIx_I2SCFGR レジスタの I2SCFG[1:0] ビットを通じてマスタ受信モードを設定する必要があります。

データやチャンネルの長さに関係なく、オーディオデータは 16 ビットの packets によって受信されます。つまり、Rxバッファがフルになるたびに SPIx_SR レジスタの RXNE フラグがセットされ、SPIx_CR2 レジスタの RXNEIE ビットがセットされている場合は割り込みが生成されます。データ長とチャンネル長の設定にもよりますが、Rxバッファへの 1 回または 2 回の受信によって、オーディオ値が右チャンネルまたは左チャンネルに受信されることがあります。

CHSIDE フラグは、SPIx_DR レジスタから読み出されるデータが受信されるたびに更新されます。このフラグは、外部マスタコンポーネントによって管理される外部 WS ラインに反応します。

RXNE ビットは、SPIx_DR レジスタの読出しによってクリアされます。

選択された I²S 規格モードに応じた読出し動作の詳細については、[セクション 34.7.2：サポートされるオーディオプロトコル](#)を参照してください。

前の受信データがまだ読み出されていない間にデータが受信された場合、オーバーランが生成され、OVR フラグがセットされます。SPIx_CR2 レジスタの ERRIE ビットがセットされた場合、エラーを示すために割り込みが生成されます。

受信モードで I2S をスイッチオフするには、最後の RXNE = 1 を受信した直後に I2SE をクリアする必要があります。

注： 外部マスタコンポーネントには、オーディオチャンネルを介して 16 ビットまたは 32 ビットの packets でデータを送受信する機能が必要です。

34.7.7 I2S ステータスフラグ

アプリケーションが I2S バスの状態を完全に監視できるように、3 つのステータスフラグが用意されています。

ビジーフラグ (BSY)

BSY フラグは、ハードウェアによってセット/クリアされます（このフラグへの書込みは無効）。このフラグは I2S の通信層の状態を示します。

BSY がセットされると、I2S が通信中でビジーであることを示します。マスタ受信モード (I2SCFG=11) には 1 つの例外があり、BSY フラグは受信時にローレベルに保持されます。

ソフトウェアが I2S を無効にする必要がある場合、BSY フラグは転送の終わりを検出するために役立ちます。これによって、最後の転送データの破壊を回避します。このため、下記の手順を厳守する必要があります。

BSY フラグは転送が開始されるとセットされます。ただし、I2S がマスタ受信モードにある場合を除きます。

BSY フラグをクリアするタイミング

- 転送が完了したとき（ただし、通信が連続的だと思われるマスタ送信モードの場合を除く）
- I2S が無効にされたとき

通信が連続的な場合

- マスタ送信モードでは、BSY フラグはすべての転送期間を通じてハイレベルに保持されます。
- スレーブモードでは、BSY フラグは、各転送間で I2S の 1 クロックサイクルの間ローレベルになります。

注： 各データの送受信の処理には BSY フラグを使用しないでください。代わりに、TXE フラグと RXNE フラグを使用することをお勧めします。

Txバッファエンプティフラグ (TXE)

このフラグがセットされると、Txバッファはエンプティ（空）であり、次に送信するデータをバッファにロードできることを示します。送信されるデータがすでにTxバッファに格納されているとき、TXE フラグはリセットされます。TXE フラグは、I2S が無効にされている（I2SE ビットがリセット）ときにもリセットされます。

Rxバッファノートエンプティ (RXNE)

このフラグがセットされると、Rxバッファに有効な受信データがあることを示します。このフラグは、SPIx_DR レジスタが読み出されるとリセットされます。

チャネルサイドフラグ (CHSIDE)

送信モードでは、このフラグは TXE がハイレベルになるとリフレッシュされます。このフラグは、SD 上の転送データが属するチャネルサイドを示します。スレーブ送信モードでアンダーランエラーイベントが発生した場合、このフラグは信頼できないため、通信を再開する前に、I2S をスイッチオフし、さらにスイッチオンする必要があります。

受信モードでは、このフラグは SPIx_DR にデータが受信されるとリフレッシュされます。このフラグは、どちらのチャネルサイドからデータが受信されたかを示します。なお、エラー（OVR など）が発生した場合、このフラグは無意味になるため、I2S を無効にし、さらに有効にすることによってリセットする必要があります（変更が必要な場合は設定します）。

このフラグは、PCM 規格では意味を持ちません（ショートとロングフレームの両モード）。

SPIx_SR の OVR または UDR フラグがセットされ、SPIx_CR2 の ERRIE ビットもセットされると、割り込みが生成されます。この割り込みをクリアするには、割り込みソースをいったんクリアした後で、SPIx_SR ステータスレジスタを読み出します。

34.7.8 I²S エラーフラグ

I²S には 3つのエラーフラグがあります。

アンダーランフラグ (UDR)

スレーブ送信モードでは、ソフトウェアが SPIx_DR にまだ値をロードしていない間に、データ送信用の最初のクロックが現われると、このフラグがセットされます。このフラグは、SPIx_I2SCFGR レジスタの I2SMOD ビットがセットされると使用できます。SPIx_CR2 レジスタの ERRIE ビットがセットされている場合は、割り込みを生成できます。

UDR ビットは、SPIx_SR レジスタの読出し動作によってクリアされます。

オーバーランフラグ (OVR)

このフラグがセットされるのは、データが受信され、前のデータが SPIx_DR レジスタからまだ読み出されていないときです。結果として、受信データは失われます。SPIx_CR2 の ERRIE ビットがセットされている場合、割り込みが生成されることがあります。

この場合、受信バッファの内容は、送信側のデバイスからの新しい受信データによって更新されません。SPIx_DR レジスタへの読出し動作によって、前に正しく受信されたデータが返されます。それ以降に送信されたすべてのハーフワードは失われます。

OVR ビットをクリアするには、SPIx_DR レジスタを読み出し、続けて SPIx_SR レジスタに読出しアクセスを行います。

フレームエラーフラグ (FRE)

このフラグは、I²S がスレーブモードに設定された場合にのみハードウェアによってセットすることができます。このフラグは、スレーブが WS ラインの変化を想定していないときに外部マスタが WS ラインを変化させようとしている場合にセットされます。同期が失われた場合、この状態から回復し、外部マスタデバイスと I²S スレーブデバイスを再同期させるためには、次のステップに従います。

1. I²S を無効化します。
2. 正しいレベルが WS ラインで検出されたとき (WS ラインは I²S モードではハイレベル、MSB 詰めまたは LSB 詰めあるいは PCM モードではローレベル)、再度有効にします。

マスタデバイスとスレーブデバイスの間の同期外れは、CK 通信クロック上または WS フレーム同期ライン上のノイズの多い環境に起因する可能性があります。ERRIE ビットをセットすれば、エラー割り込みを生成させることができます。同期外れフラグ (FRE) は、ステータスレジスタを読み出すときに、ソフトウェアでクリアされます。

34.7.9 DMA の機能

I²S モードでは、DMA は SPI モードとまったく同じように機能します。異なる点は、I²S モードではデータ転送保護システムがないため、CRC 機能を使用できない点のみです。

34.8 I²S 割込み

表 182 に I²S 割込みのリストを示します。

表 182. I²S 割り込みリクエスト

割込みイベント	イベントフラグ	イネーブル制御ビット
送信バッファエンプティフラグ	TXE	TXEIE
受信バッファノットエンプティフラグ	RXNE	RXNEIE
オーバーランエラー	OVR	ERRIE
アンダーランエラー	UDR	
フレームエラーフラグ	FRE	

34.9 SPI および I²S レジスタ

ペリフェラルレジスタには、ハーフワード（16 ビット）またはワード（32 ビット）単位でアクセスする必要があります。さらに、SPI_DR へは8 ビット単位でアクセスできます。

34.9.1 SPI 制御レジスタ 1 (SPIx_CR1)

アドレスオフセット : 0x00

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BIDIMODE	BIDIOE	CRCEN	CRCNEXT	CRCL	RXONLY	SSM	SSI	LSBFIRST	SPE	BR[2:0]			MSTR	CPOL	CPHA
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

ビット 15 **BIDIMODE** : 双方向データモードイネーブル。

このビットは、共通の双方向データラインを 1 本使用して、半二重通信を有効にします。双方向モードがアクティブのときは、RXONLY ビットをクリアされたままにします。

0 : 2 線単方向データモードを選択します。

1 : 1 線双方向データモードを選択します。

注 : このビットは I²S モードでは使用しません。

ビット 14 **BIDIOE** : 双方向モードでの出力イネーブル

双方向モードでの転送方向は、このビットと BIDIMODE ビットを組み合わせで選択します。

0 : 出力は無効です（受信専用モード）。

1 : 出力は有効です（送信専用モード）。

注 : マスタモードでは MOSI ピンが使用され、スレーブモードでは MISO ピンが使用されます。

このビットは I²S モードでは使用しません。

ビット 13 **CRCEN** : ハードウェア CRC 計算イネーブル

0 : CRC 計算は無効です。

1 : CRC 計算は有効です。

注 : 正しい動作のためには、このビットへの書き込みは、SPI が無効 (SPE = 0) のときにのみ行います。

このビットは I²S モードでは使用しません。

ビット 12 **CRCNEXT** : 送信 CRC Next

0 : 次の送信値は Tx バッファから送信されます。

1 : 次の送信値は Tx CRC レジスタから送信されます。

注 : このビットは、最後のデータが SPIx_DR レジスタに書き込まれた直後に書き込む必要があります。

このビットは I²S モードでは使用しません。

ビット 11 **CRCL** : CRC 長

このビットは、CRC 長をセットするために、ソフトウェアによってセット/クリアされます。

0 : 8 ビットの CRC 長

1 : 16 ビットの CRC 長

注 : 正しい動作のためには、このビットへの書き込みは、SPI が無効 (SPE = 0) のときにのみ行います。

このビットは I²S モードでは使用しません。

ビット 10 RXONLY : 受信専用モードイネーブル

このビットは、データ受信専用の単方向ラインを 1 本使用して、単方向通信を有効にします。受信専用モードがアクティブのときは、BIDIMODE ビットをクリアされたままにします。このビットはマルチスレーブシステムでも役立ちます。そのシステムでは、この特定のスレーブはアクセスされず、アクセスされたスレーブからの出力は破壊されません。

0 : 全二重 (送受信)

1 : 出力は無効です (受信専用モード)。

注： このビットは I²S モードでは使用しません。

ビット 9 SSM : ソフトウェアスレーブ管理

SSM ビットがセットされているとき、NSS ピンの入力は SSI ビットからの値に置き換えられます。

0 : ソフトウェアスレーブ管理は無効です。

1 : ソフトウェアスレーブ管理は有効です。

注： このビットは I²S モードおよび SPI TI モードでは使用しません。

ビット 8 SSI : 内部スレーブ選択

このビットは、SSM ビットがセットされているときにのみ有効です。このビットの値は強制的に NSS ピンに設定され、NSS ピンの I/O 値は無視されます。

注： このビットは I²S モードおよび SPI TI モードでは使用しません。

ビット 7 LSBFIRST : フレームフォーマット

0 : データは MSB ファーストとともに送信/受信されます。

1 : データは LSB ファーストとともに送信/受信されます。

注： 1.このビットは、通信中には変更しないでください。

2.このビットは I²S モードおよび SPI TI モードでは使用しません。

ビット 6 SPE : SPI イネーブル

0 : ペリフェラルは無効です。

1 : ペリフェラルは有効です。

注： SPI を無効にするときは、1103 ページのSPI を無効にする手順に記載されている手順に従ってください。

このビットは I²S モードでは使用しません。

ビット 5:3 BR[2:0] : ボーレート制御

000 : $f_{PCLK}/2$

001 : $f_{PCLK}/4$

010 : $f_{PCLK}/8$

011 : $f_{PCLK}/16$

100 : $f_{PCLK}/32$

101 : $f_{PCLK}/64$

110 : $f_{PCLK}/128$

111 : $f_{PCLK}/256$

注： これらのビットは、通信中には変更しないでください。

このビットは I²S モードでは使用しません。

ビット 2 MSTR : マスタ選択

0 : スレーブ設定

1 : マスタ設定

注： このビットは、通信中には変更しないでください。

このビットは I²S モードでは使用しません。

ビット 1 **CPOL** : クロック極性

- 0 : アイドル時に CK は 0 となります。
- 1 : アイドル時に CK は 1 となります。

注 : このビットは、通信中には変更しないでください。

このビットは、CRC が TI モードで適用される場合を除き、I²S モードおよび SPI TI モードでは使用されません。

ビット 0 **CPHA** : クロック位相

- 0 : 最初のクロック遷移が最初のデータキャプチャエッジです。
- 1 : 2 番目のクロック遷移が最初のデータキャプチャエッジです。

注 : このビットは、通信中には変更しないでください。

このビットは、CRC が TI モードで適用される場合を除き、I²S モードおよび SPI TI モードでは使用されません。

34.9.2 SPI 制御レジスタ 2 (SPIx_CR2)

アドレスオフセット : 0x04

リセット値 : 0x0700

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	LDMA_TX	LDMA_RX	FRXTH	DS[3:0]				TXEIE	RXNEIE	ERRIE	FRF	NSSP	SSOE	TXDMAEN	RXDMAEN
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14 **LDMA_TX** : 送信の最後の DMA 転送

このビットは、DMA で送信するデータの合計数が奇数であるか偶数であるかを定義するために、データパッキングモードで使用されます。これは、SPIx_CR2 レジスタの TXDMAEN ビットがセットされている場合で、パッキングモードが使用されている場合にのみ意味を持ちます（データ長 ≤ 8 ビット、SPIx_DR への書き込みアクセスは 16 ビット幅）。SPI が無効化された場合に書き込む必要があります（SPIx_CR1 レジスタで SPE = 0）。

0 : 転送データ項目の数は偶数です。

1 : 転送データ項目の数は奇数です。

注 : **CRCEN** ビットがセットされている場合、[1103 ページのSPI を無効にする手順](#)を参照してください。

このビットは I²S モードでは使用しません。

ビット 13 **LDMA_RX** : 受信の最後の DMA 転送

このビットは、DMA で受信するデータの合計数が奇数であるか偶数であるかを定義するために、データパッキングモードで使用されます。これは、SPIx_CR2 レジスタの RXDMAEN ビットがセットされている場合で、パッキングモードが使用されている場合にのみ意味を持ちます（データ長 ≤ 8 ビット、SPIx_DR への書き込みアクセスは 16 ビット幅）。SPI が無効化された場合に書き込む必要があります（SPIx_CR1 レジスタで SPE = 0）。

0 : 転送データ項目の数は偶数です。

1 : 転送データ項目の数は奇数です。

注 : **CRCEN** ビットがセットされている場合、[1103 ページのSPI を無効にする手順](#)を参照してください。

このビットは I²S モードでは使用しません。

ビット 12 **FRXTH** : FIFO 受信閾値

このビットは、RXNE イベントをトリガする RXFIFO の閾値をセットするために使用されます。

0 : FIFO レベルが 1/2（16 ビット）以上である場合に RXNE イベントが生成されます。

1 : FIFO レベルが 1/4（8 ビット）以上である場合に RXNE イベントが生成されます。

注 : このビットは I²S モードでは使用しません。

ビット 11:8 **DS [3:0]** : データサイズ

以下のビットは SPI 転送のデータ長を設定します。

0000 : 未使用
0001 : 未使用
0010 : 未使用
0011 : 4 ビット
0100 : 5 ビット
0101 : 6 ビット
0110 : 7 ビット
0111 : 8 ビット
1000 : 9 ビット
1001 : 10 ビット
1010 : 11 ビット
1011 : 12 ビット
1100 : 13 ビット
1101 : 14 ビット
1110 : 15 ビット
1111 : 16 ビット

ソフトウェアが「未使用」値のいずれかの書込みを試みた場合、値は強制的に「0111」（8 ビット）になります。

注： このビットは I²S モードでは使用しません。

ビット 7 **TXEIE** : Tx バッファエンプティ割り込みイネーブル

0 : TXE 割り込みはマスクされます。

1 : TXE 割り込みはマスクされません。TXE フラグがセットされたとき、割り込みリクエストの生成に使用されます。

ビット 6 **RXNEIE** : RX バッファエンプティ割り込みイネーブル

0 : RXNE 割り込みはマスクされます。

1 : RXNE 割り込みはマスクされません。RXNE フラグがセットされたとき、割り込みリクエストの生成に使用されます。

ビット 5 **ERRIE** : エラー割り込みイネーブル

このビットは、エラー状態が発生したとき（SPI モードでは CRCERR、OVR、MODF ; TI モードでは FRE ; I²S モードでは UDR、OVR、FRE）、割り込みの生成を制御します。

0 : エラー割り込みはマスクされます。

1 : エラー割り込みは有効です。

ビット 4 **FRF** : フレームフォーマット

0 : SPI モトローラモード

1 : SPI TI モード

注： このビットは、SPI が無効（SPE=0）のときにのみ書き込む必要があります。

このビットは I²S モードでは使用しません。

ビット 3 **NSSP** : NSS パルス管理

このビットは、マスタモードでのみ使用されます。これにより、SPI は連続転送中に 2 つの連続したデータ間で NSS パルスを生成できます。単一のデータ転送の場合、転送後、NSS ピンは強制的にハイレベルになります。

CPHA = '1' の場合も FRF = '1' の場合も意味を持ちません。

0 : NSS パルスなし

1 : NSS パルス発生回路

注： 1.このビットは、SPI が無効（SPE=0）のときにのみ書き込む必要があります。

2.このビットは I²S モードおよび SPI TI モードでは使用しません。

ビット 2 **SSOE** : SS 出力イネーブル

- 0 : マスタモードで SS 出力は無効にされ、SPI インタフェースはマルチマスタ設定で機能できます。
- 1 : SPI インタフェースが有効であるとき、マスタモードで SS 出力は有効です。SPI インタフェースはマルチマスタ環境では機能できません。

注 : このビットは I²S モードおよび SPI TI モードでは使用しません。

ビット 1 **TXDMAEN** : Txバッファ DMA イネーブル

- このビットがセットされると、TXE フラグがセットされるたびに DMA リクエストが生成されます。
- 0 : Txバッファ DMA は無効です。
- 1 : Txバッファ DMA は有効です。

ビット 0 **RxDMAEN** : Rxバッファ DMA イネーブル

- このビットがセットされると、RXNE フラグがセットされるたびに DMA リクエストが生成されます。
- 0 : Rxバッファ DMA は無効です。
- 1 : Rxバッファ DMA は有効です。

34.9.3 SPI ステータスレジスタ (SPIx_SR)

アドレスオフセット : 0x08

リセット値 : 0x0002

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	FTLVL[1:0]		FRLVL[1:0]		FRE	BSY	OVR	MODF	CRCERR	UDR	CHSIDE	TXE	RXNE
			r	r	r	r	r	r	r	r	rc_w0	r	r	r	r

ビット 15:13 予約済みであり、リセット値に保持する必要があります。

ビット 12:11 **FTLVL[1:0]** : FIFO 送信レベル

- これらのビットは、ハードウェアによってセット/クリアされます。
- 00 : FIFO エンプティ
- 01 : 1/4 FIFO
- 10 : 1/2 FIFO
- 11 : FIFO フル (FIFO 閾値が 1/2 より大きい場合、FULL とみなす)

注 : このビットは I²S モードでは使用しません。

ビット 10:9 **FRLVL[1:0]** : FIFO 受信レベル

- これらのビットは、ハードウェアによってセット/クリアされます。
- 00 : FIFO エンプティ
- 01 : 1/4 FIFO
- 10 : 1/2 FIFO
- 11 : FIFO フル

注 : これらのビットは、CRC 計算が有効なときは I²S モードや SPI 受信専用モードでは使用されません。

ビット 8 **FRE** : フレームフォーマットエラー

- このフラグは、TI スレーブモードと I²S スレーブモードの SPI で使用されます。[セクション 34.5.11 : SPI エラーフラグ](#)および[セクション 34.7.8 : I²S エラーフラグ](#)を参照してください。
- このフラグは、ハードウェアによってセットされ、SPIx_SR がソフトウェアによって読み出されるとリセットされます。
- 0 : フレームフォーマットエラーはありません。
- 1 : フレームフォーマットエラーが発生しました。

ビット 7 BSY : ビジーフラグ

- 0 : SPI (または I²S) はビジー状態ではありません。
 - 1 : SPI (または I²S) が通信ビジー状態であるか、または Tx バッファが空ではありません。
- このフラグはハードウェアによってセット/クリアされます。

注： BSY フラグを使用する際は注意が必要です。[セクション 34.5.10 : SPI ステータスフラグおよび 1103 ページのSPI を無効にする手順](#)を参照してください。

ビット 6 OVR : オーバーランフラグ

- 0 : オーバーランは発生していません。
 - 1 : オーバーランが発生しました。
- このフラグは、ハードウェアによってセットされ、ソフトウェアシーケンスによってリセットされます。ソフトウェアシーケンスについては、[1135 ページのI²S エラーフラグ](#)を参照してください。

ビット 5 MODF : モードフォールト

- 0 : モードフォールトは発生していません。
 - 1 : モードフォールトが発生しました。
- このフラグは、ハードウェアによってセットされ、ソフトウェアシーケンスによってリセットされます。ソフトウェアシーケンスについては、[セクション 1112 ページのモードフォールト \(MODF\)](#)を参照してください。

注： このビットは I²S モードでは使用しません。

ビット 4 CRCERR : CRC エラーフラグ

- 0 : 受信した CRC 値が SPIx_RXCRCR 値と一致します。
- 1 : 受信した CRC 値が SPIx_RXCRCR 値と一致しません。

注： このフラグは、ハードウェアによってセットされ、ソフトウェアによって 0 を書き込むことでクリアされます。

このビットは I²S モードでは使用しません。

ビット 3 UDR : アンダーランフラグ

- 0 : アンダーランは発生していません。
 - 1 : アンダーランが発生しました。
- このフラグは、ハードウェアによってセットされ、ソフトウェアシーケンスによってリセットされます。ソフトウェアシーケンスについては、[1135 ページのI²S エラーフラグ](#)を参照してください。

注： このビットは SPI モードでは使用しません。

ビット 2 CHSIDE : チャネルサイド

- 0 : 左チャネルを送信する必要があるか、または受信が行われました。
- 1 : 右チャネルを送信する必要があるか、または受信が行われました。

注： このビットは SPI モードでは使用しません。PCM モードでは意味を持ちません。

ビット 1 TXE : 送信バッファエンプティ

- 0 : Tx バッファは空ではありません。
- 1 : Tx バッファは空です。

ビット 0 RXNE : 受信バッファノットエンプティ

- 0 : Rx バッファは空です。
- 1 : Rx バッファは空ではありません。

34.9.4 SPI データレジスタ (SPIx_DR)

アドレスオフセット : 0x0C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DR[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 **DR[15:0]** : データレジスタ

受信したデータまたは送信されるデータ

このデータレジスタは、Rx および Tx FIFO 間のインタフェースとして使用できます。データレジスタが読み出されると、データレジスタへの書き込みが TxFIFO にアクセスしている間に、RxFIFO にアクセスされます ([セクション 34.5.9 : データの送受信手順](#)を参照)。

注 : データは常に右詰めです。未使用のビットは、レジスタへの書き込み時に無視され、レジスタの読み出し時にゼロとして読み出されます。Rx 閾値設定は、常に現在使用中の読み出しアクセスに対応している必要があります。

34.9.5 SPI CRC 多項式レジスタ (SPIx_CRCPR)

アドレスオフセット : 0x10

リセット値 : 0x0007

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CRCPOLY[15:0]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:0 **CRCPOLY[15:0]** : CRC 多項式レジスタ

このレジスタは、CRC 計算用の多項式を格納します。

CRC 多項式 (0x0007) は、このレジスタのリセット値です。必要に応じて、別の多項式を設定することができます。

注 : 多項式の値は必ず奇数でなければなりません。偶数の値はサポートされていません。

34.9.6 SPI Rx CRC レジスタ (SPIx_RXCRCR)

アドレスオフセット : 0x14

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXCRC[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 15:0 **RXCRC[15:0]** : Rx CRC レジスタ

CRC 計算が有効なとき、RXCRC[15:0] ビットには、その後に受信したバイトから算出された CRC 値が格納されています。このレジスタは、SPIx_CR1 レジスタの CRCEN ビットに 1 が書き込まれたときにリセットされます。CRC は、SPIx_CRCPR レジスタにプログラムされた多項式を使用して連続的に計算されます。

CRC フレームフォーマットが 8 ビット長に設定された場合 (SPIx_CR1 の CRCL ビットがクリアされている)、8 つの LSB ビットのみが考慮されます。CRC 計算は、任意の CRC8 規格に基づいて行われます。

16 ビット CRC フレームフォーマットが選択された場合 (SPIx_CR1 レジスタの CRCL ビットがセットされている)、このレジスタの 16 ビット全体が考慮されます。CRC 計算は、任意の CRC16 規格に基づいて行われます。

注: BSY フラグがセットされているときにこのレジスタを読み出すと、誤った値が返されることがあります。

これらのビットは I²S モードでは使用されません。

34.9.7 SPI Tx CRC レジスタ (SPIx_TXCRCR)

アドレスオフセット : 0x18

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXCRC[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 15:0 **TXCRC[15:0]** : Tx CRC レジスタ

CRC 計算が有効なとき、TXCRC[7:0] ビットには、その後に送信されたバイトから算出された CRC 値が格納されます。このレジスタは、SPIx_CR1 の CRCEN ビットに 1 が書き込まれたときにリセットされます。CRC は、SPIx_CRCPR レジスタにプログラムされた多項式を使用して連続的に計算されます。CRC フレームフォーマットが 8 ビット長に設定された場合 (SPIx_CR1 の CRCL ビットがクリアされている)、8 つの LSB ビットのみが考慮されます。CRC 計算は、任意の CRC8 規格に基づいて行われます。

16 ビット CRC フレームフォーマットが選択された場合 (SPIx_CR1 レジスタの CRCL ビットがセットされている)、このレジスタの 16 ビット全体が考慮されます。CRC 計算は、任意の CRC16 規格に基づいて行われます。

注: BSY フラグがセットされているときにこのレジスタを読み出すと、誤った値が返されることがあります。

これらのビットは I²S モードでは使用されません。

34.9.8 SPIx_I2S 設定レジスタ (SPIx_I2SCFGR)

アドレスオフセット : 0x1C

リセット値 : 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	I2SMOD	I2SE	I2SCFG[1:0]		PCMSYNC	Res.	I2SSTD[1:0]		CKPOL	DATLEN[1:0]		CHLEN
				rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw

ビット 15:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **I2SMOD** : I2S モード選択

0 : SPI モードが選択されます。

1 : I2S モードが選択されます。

注 : このビットは SPI が無効なときに設定してください。

ビット 10 **I2SE** : I2S イネーブル

0 : I2S ペリフェラルは無効です。

1 : I2S ペリフェラルは有効です。

注 : このビットは SPI モードでは使用しません。

ビット 9:8 **I2SCFG[1:0]** : I2S 設定モード

00 : スレーブ - 送信

01 : スレーブ - 受信

10 : マスタ - 送信

11 : マスタ - 受信

注 : これらのビットは、I²S が無効なときに設定してください。

これらは SPI モードでは使用しません。

ビット 7 **PCMSYNC** : PCM フレーム同期

0 : ショートフレーム同期

1 : ロングフレーム同期

注 : このビットは、I2SSTD = 11 (PCM 規格使用) の場合にのみ意味を持ちます。

SPI モードでは使用しません。

ビット 6 予約済みであり、リセット値に保持する必要があります。

ビット 5:4 **I2SSTD[1:0]** : I2S 規格選択

00 : フィリップス I²S 規格

01 : MSB 詰め規格 (左詰め)

10 : LSB 詰め規格 (右詰め)

11 : PCM 規格

I²S 規格に関する詳細は、[1119ページのセクション 34.7.2](#) を参照してください。

注 : 正しい動作のためには、これらのビットは、I²S が無効のときに設定してください。

これらは SPI モードでは使用しません。

ビット 3 **CKPOL** : インアクティブ状態のクロック極性

0 : I²S クロックのインアクティブ状態はローレベルです。

1 : I²S クロックのインアクティブ状態はハイレベルです。

注 : 正しい動作のためには、このビットは、I²S が無効のときに設定してください。

SPI モードでは使用しません。

CKPOL ビットは、SD 信号および WS 信号を受信または送信するために使用される CK エッジ感度には影響を与えません。

ビット 2:1 **DATLEN[1:0]** : 転送されるデータ長

00 : 16 ビットデータ長

01 : 24 ビットデータ長

10 : 32 ビットデータ長

11 : 設定禁止

注 : 正しい動作のためには、これらのビットは、I²S が無効のときに設定してください。

これらは SPI モードでは使用しません。

ビット 0 **CHLEN** : チャネル長 (オーディオチャネルごとのビット数)

0 : 16 ビット幅

1 : 32 ビット幅

ビット書き込み動作は、DATLEN=00 のときにのみ意味を持ちます。そうでない場合、書き込まれた値とは無関係に、チャネル長はハードウェアによって 32 ビットに固定されます。

注 : 正しい動作のためには、このビットは、I²S が無効のときに設定してください。

SPI モードでは使用しません。

34.9.9 SPIx_I2S プリスケアラレジスタ (SPIx_I2SPR)

アドレスオフセット : 0x20

リセット値 : 0x0002

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	MCKOE	ODD	I2SDIV[7:0]							
						rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 15:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **MCKOE** : マスタクロック出力イネーブル

0 : マスタクロック出力は無効です。

1 : マスタクロック出力は有効です。

注 : このビットは I²S が無効なときに設定してください。このビットは、I²S がマスタモードのときにのみ使用されます。

SPI モードでは使用しません。

ビット 8 **ODD** : プリスケアラの奇数分周比

0 : 真の分周値 = I2SDIV * 2

1 : 真の分周値 = (I2SDIV * 2) + 1

[1126ページのセクション 34.7.3](#) を参照してください。

注 : このビットは I²S が無効なときに設定してください。このビットは、I²S がマスタモードのときにのみ使用されます。

SPI モードでは使用しません。

ビット 7:0 I2SDIV[7:0] : I2S リニアプリスケアラ

I2SDIV [7:0] = 0 または I2SDIV [7:0] = 1 は禁止されている値です。

[1126ページのセクション 34.7.3](#) を参照してください。

注： これらのビットは、I²S が無効なときに設定してください。これらのビットは、I²S がマスタモードのときにのみ使用されます。

これらは SPI モードでは使用しません。

34.9.10 SPI/I2S レジスタマップ

表 183 に、SPI/I2S レジスタマップとリセット値を示します。

表 183. SPI レジスタマップとリセット値

オフ	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x00	SPIx_CR1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BIDMODE	BIDOE	CRCE	CRCEXT	CRCL	RXONLY	SSM	SSI	LSBFIRST	SPE	BR [2:0]			MSTR	CPOL	CPHA	
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x04	SPIx_CR2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LDMA_TX	LDMA_RX	FRXTH	DS[3:0]			TXEIE	RXNEIE	ERRIE	FRF	NSSP	SSOE	TXDMAEN	RXDMAEN		
	リセット値																		0	0	0	0	1	1	1	0	0	0	0	0	0	0	0	
0x08	SPIx_SR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FTLV[1:0]	FRLV[1:0]			FRE	BSY	OVR	MODF	CRCE	UDR	CHSIDE	TXE	RXNE	
	リセット値																				0	0	0	0	0	0	0	0	0	0	0	1	0	
0x0C	SPIx_DR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DR[15:0]																
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x10	SPIx_CRCPR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CRCPOLY[15:0]																
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1
0x14	SPIx_RXCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXCRC[15:0]																
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x18	SPIx_TXCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXCRC[15:0]																
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x1C	SPIx_I2SCFGR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	I2SMOD	I2SE	I2SCFG[1:0]			PCMSYNC	Res.	I2SSTD	CKPOL			DATLEN[1:0]	CHLEN	
	リセット値																				0	0	0	0	0	0		0	0	0	0	0	0	
0x20	SPIx_I2SPR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MCKOE	ODD	I2SDIV[7:0]									
	リセット値																							0	0	0	0	0	0	0	0	0	1	0

レジスタ境界アドレスについては[セクション 2.2.2](#) を参照してください。

35 USB Type-C™ / USB Power Delivery インタフェース (UCPD)

35.1 概要

USB Type-C / USB Power Delivery インタフェースは、USB Power Delivery 仕様の物理層をサポートします。

- Universal Serial Bus Power Delivery 仕様をサポート：リビジョン 3.0、V1.1、2017 年 1 月 12 日
- Universal Serial Bus Type-C ケーブルおよびコネクタ仕様をサポート：リリース 1.2、2016 年 3 月 25 日

主な機能は、Power Delivery (PD) 仕様の物理層実装である CC 信号法 (VBUS ではない) であり、Type-C ケーブルに限られます。

35.2 UCPD の主な機能

UCPD コントローラは、

- USB Type-C Rev. 1.2 および
- USB Power Delivery Rev. 3.0 仕様に準拠しています。

UCPD コントローラは、USB Type-C および USB Power Delivery の要件をサポートする特定の I/O を使用し、次のような特長があります。

- USB Type-C プルアップ (Rp、すべての値) およびプルダウン (Rd) レジスタ
- “デッドバッテリー”のサポート
- USB Power Delivery メッセージの送受信
- FRS (高速ロールスワップ) のサポート

デジタルコントローラは、特に以下を処理します。

- デバウンスによる USB Type-C レベル検出。割込みを生成します。
- FRS 検出。割込みを生成します。
- USB Power Delivery ペイロード用のバイトレベルインタフェース。割込みを生成します (DMA 互換)。
- USB Power Delivery タイミング分周器 (クロックプリスケラを含む)
- CRC 生成/チェック
- 4b5b エンコード/デコード
- 順序セット (受信時にプログラム可能な順序集合マスク)
- プリアンブル時にレシーバでの周波数リカバリ

このインタフェースは STOP モードと互換性のある低電力動作を備え、着信する USB Power Delivery メッセージと FRS シグナリングを検出する能力を維持します。

35.3 UCPD の実装

STM32G081 ファミリーは 2 つの UCPD コントローラを実装して、2 つの USB Type-C ポートのサポートを可能にします。

表 184. UCPD の実装

UCPD の機能	UCPD1	UCPD2
DBCC ピンを介した デッドバッテリーの サポート	X	X
FRSTX	1	1
トリミングは 完全自動です (SW オーバーライドは 不要)	X	X
個別部品 PHY オプションのサポート	-	-

1. "X" はサポートされています。"-" はサポートされていません。

35.4 UCPD の機能詳細

USB Power Delivery ペリフェラルは、USB Power Delivery 仕様の物理層のハードウェアサポートを提供します。

以下をサポートします。

- USB Power Delivery Revision 3.0、高速ロールスワップを含む
- ST の統合的なオンチップ PHY で動作
 - Type-C 電圧レベルの直接検出
 - Power Delivery “高速ロールスワップ” のサポート (Rx 側)
- CC ライン上の外部 MOSFET への接続のための“高速ロールスワップ” Tx 制御生成 (必要な場合)

UCPD Tx 側の主な機能：

- バイトデータの受信 (プロトコル層から)
- プリアンブル生成
- ペイロードデータの 4b5b エンコード
- BMC (バイフェーズマーク) コーディング
- CRC の計算と付加
- フレーム間ギャップのハードウェア管理 (これを保証するために、Tx メッセージは遅延されます)
- CC ラインの IDLE 状態のハードウェア監視 (すぐに IDLE にならない場合、Tx メッセージは破棄されます)
- “ハードウェアリセット”メカニズムのハードウェアサポート (進行中の Tx メッセージに割り込みます)
- Type-C USB コネクタの CC ピン経由で BMC コーディングを使用するチャンネルでパケット (プリアンブル、SOP*、ペイロード、CRC、および EOP) を送信

UCPD Rx 側の主な機能：


- － プリアンプリカバリ
- － BMC (バイフェーズマーク) デコーディング
- － ペイロードデータを取得するための 5b4b デコード
- － EOP 検出
- － CRC チェック (EOP 検出に基づく)
- － K-Code 順序セット検出：5 SOP および 2 つのリセットセット、さらに 2 つのソフトウェア定義パターンのハードウェア検出 (規格によって定義されているように、4 つの K-Code のうち 3 つのみを正しく受信可能)

その他の主な機能：

- － Type-C プルアップおよびプルダウン抵抗のサポート (3 つすべての R_p 値と R_d)
- － デッドバッテリー R_d のサポート
- － Type-C 電圧レベル検出
- － Power Delivery BIST モードをサポート (BMC シグナリングのために最低限必要) BIST キャリアモード 2 (Tx のみ)、BIST テストデータ (Tx および Rx)

35.4.1 UCPD ブロック図

図 393. UCPD ブロック図



UCPD の外部ピンを下記の表 185 に示します。

表 185. UCPD ピン

ピン名	信号タイプ	説明
UCPDx_FRSTX	デジタル	ユニバーサルシリアルバス高速ロースワップ信号制御。DRP にのみ適用可能。外部 NMOS でアクティブ CC ラインを GND にプルダウンするための制御信号（アクティブハイ）（高速ロースワップシグナリング）。一般的なアプリケーションは、そのような MOS を 2 つ備えています（CC1 用に 1 つと CC2 用に 1 つ）。最初は両方とも可能なマッピングは GPIO モードでローを駆動する必要があります。アタッチ後、GPIO ピンのアクティブな“代替機能”としてこの信号を選択することによって、FRS パルス信号を再マッピングする必要があります（GPIO の章を参照）。ケーブルの向き（Type-C 状態マシンを通じて発見され、マッピングされる正しい CC ラインを決定します）。インアクティブ CC ピンは、GPIO モードを使用してロジック 0 レベルで駆動されます。
UCPDx_CC1	アナログ	ユニバーサルシリアルバス Type-C 設定制御ライン 1。USB Type-C コネクタの CC1 ラインへの接続用。
UCPDx_CC2	アナログ	ユニバーサルシリアルバス Type-C 設定制御ライン 2。USB Type-C コネクタの CC2 ラインへの接続用。
UCPDx_DBCC1	アナログ	ユニバーサルシリアルバス Type-C 設定制御ライン 1、デッドバッテリーピン。デッドバッテリーサポートが必要な場合は、UCPDx_DBCC1 を USB Type-C コネクタの CC1 ラインに接続する必要があります。
UCPDx_DBCC2	アナログ	ユニバーサルシリアルバス Type-C 設定制御ライン 2、デッドバッテリーピン。デッドバッテリーサポートが必要な場合は、UCPDx_DBCC2 を USB Type-C コネクタの CC2 ラインに接続する必要があります。

次の表に主な内部信号を示します。

表 186. UCPD 内部信号

内部信号名	信号タイプ	説明
nPReset	デジタル入力	リセットピン
PClk	デジタル入力	レジスタ用 APB バスクロック
UsbpdClk	デジタル入力	カーネルクロック
TxDmaReq	デジタル出力	DMA リクエスト（BMC Tx）
TxDmaAck	デジタル入力	DMA 確認応答（BMC Tx）
RxDmaReq	デジタル出力	DMA リクエスト（BMC Rx）
RxDmaAck	デジタル入力	DMA 確認応答（BMC Rx）
IrqRxHrst	デジタル出力	接続用割込み出力（ハードリセットに固有）- 未使用
IrqOther	デジタル出力	割込み出力（その他の割込み）- 未使用
IrqAll	デジタル出力	NVIC への接続用割込み出力（すべての割込み）
IrqAsyn	デジタル出力	EXTI への接続用出力
ClkReq	デジタル出力	RCC への接続用出力

35.4.2 UCPD のリセットおよびクロック

単一のリセット信号 nPReset (APB バスリセット) が使用されます。


UCPD のレジスタセクションは、PClk で直接クロック供給されます。

主な機能部分は、UsbpdClk でクロック供給されます。PSC_USBPDCLK[2:0] を使用して、より適切な周波数にプリスケールできます。

レシーバは、6 から 18 MHz のクロック入力で動作するように設計されています。パフォーマンスは 6~9 MHz の範囲で低下することがあります。

次の図は、クロックに関連する主要要素と、適切な値にセットする必要があるその他のタイミング要素を示しています。

図 394. クロックの分周比とタイミング要素



固定された遅延をプログラムするには、USB PD 仕様を参照してください。tTransitionWindow と特に tInterFrameGap について、あらゆる場合のタイミングを満たすには、クロック周波数の不確実性を考慮する必要があります。

35.4.3 物理層プロトコル

物理層は、USB Power Delivery 仕様に基づくシグナリングをカバーします。主な機能 (送信側) は、定義されたパケットフォーマットに従ってパケットを形成することであり、一般に以下が含まれます。

- プリアンブル
- スタートオブパケット (順序セット)
- ペイロード: ヘッダ
- ペイロード: データ (エンコードされたデータを含む)
- 巡回冗長検査 (CRC) 情報
- エンドオブパケット

バイフェーズマークエンコーディング (BMC) の最終ステップは、送信前に CC ピンで行われます。満たさなければならないタイミング要件もあります。

受信側での主要タスクは、以下を抽出することです。

- スタートオブパケット (順序集合) 情報
- ペイロード: ヘッダ
- ペイロード: データ (デコード)

以下の正しい受信も確認します。

- CRC
- エンドオブパケット

レシーバは基本的にトランスミッタの逆のプロセスであり、BMC デコーダから始まります。

シンボルエンコード

プリアンプルとは別に、すべてのシンボルは 4b5b 方式でエンコードされます。

シンボルは、表 187 : 4b5b シンボルエンコードテーブルに示されている仕様に従って、4b5b エンコードされます。

表 187. 4b5b シンボルエンコードテーブル

名前	4b	5b	シンボルの説明
0	0000	11110	16 進データ 0
1	0001	01001	16 進データ 1
2	0010	10100	16 進データ 2
3	0011	10101	16 進データ 3
4	0100	01010	16 進データ 4
5	0101	01011	16 進データ 5
6	0110	01110	16 進データ 6
7	0111	01111	16 進データ 7
8	1000	10010	16 進データ 8
9	1001	10011	16 進データ 9
A	1010	10110	16 進データ A
B	1011	10111	16 進データ B
C	1100	11010	16 進データ C
D	1101	11011	16 進データ D
E	1110	11100	16 進データ E
F	1111	11101	16 進データ F
Sync-1	K-code	11000	Startsynch #1
Sync-2	K-code	10001	Startsynch #2
RST-1	K-code	00111	ハードリセット #1
RST-2	K-code	11001	ハードリセット #2
EOP	K-code	01101	EOP (エンドオブパケット)
予約済み	エラー	00000	使用しないでください。
予約済み	エラー	00001	使用しないでください。
予約済み	エラー	00010	使用しないでください。
予約済み	エラー	00011	使用しないでください。
予約済み	エラー	00100	使用しないでください。
予約済み	エラー	00101	使用しないでください。
Sync-3	K-code	00110	Startsynch #3

表 187. 4b5b シンボルエンコードテーブル (続き)


名前	4b	5b	シンボルの説明
予約済み	エラー	01000	使用しないでください。
予約済み	エラー	01100	使用しないでください。
予約済み	エラー	10000	使用しないでください。
予約済み	エラー	11111	使用しないでください。

順序セット

順序セットは、下記のように 4 つの K-code から成ります。

パケットフォーマットを [図 395](#) に示します。

図 395. K-code 送信



定義済み順序セットを [表 188](#) に記載します。このリストは、可能な SOP* シーケンスのすべてを定義しています。

物理層では、ハードリセットのみが特殊な動作を持ちます (ハードリセットは優先度が高いため、進行中の Tx メッセージに割り込むことができます)。

表 188. 順序集合

順序セット名	K-Code #1	K-Code #2	K-Code #3	K-Code #4
SOP	Sync-1	Sync-1	Sync-1	Sync-2
SOP'	Sync-1	Sync-1	Sync-3	Sync-3
SOP"	Sync-1	Sync-3	Sync-1	Sync-3
ハードリセット	RST-1	RST-1	RST-1	RST-2
ケーブルリセット	RST-1	Sync-1	RST-1	Sync-3

表 188. 順序集合 (続き)

順序セット名	K-Code #1	K-Code #2	K-Code #3	K-Code #4
SOP' デバッグ	Sync-1	RST-2	RST-2	Sync-3
SOP" デバッグ	Sync-1	RST-2	Sync-3	Sync-2

受信時、順序セットは、表 189 に示されている仕様で定義されているように検証できます。

表 189. 順序セットの検証

ステータス	最初のコード	2 番目のコード	3 番目のコード	4 番目のコード
有効	破損	K-code	K-code	K-code
有効	K-code	破損	K-code	K-code
有効	K-code	K-code	破損	K-code
有効	K-code	K-code	K-code	破損
有効 (完全)	K-code	K-code	K-code	K-code
有効ではない (例)	K-code	破損	K-code	破損

要約すると、物理層は 3/4 が正しい K-code の任意の組み合わせを受け入れる必要があります。

送信ビットの順序


送信サイズは、表 190 に示されている仕様で定義されています。

表 190. データサイズ

データユニット	非エンコード	エンコード
バイト	8 ビット	10 ビット
ワード	16 ビット	20 ビット
ダブルワード	32 ビット	40 ビット

ビットの送信に使用される順序を図 396 に示します。


図 396. さまざまなデータサイズの送信順序



パケットフォーマット

パケットフォーマットを図 397 に示します。これには、エンコード、データの転送元（物理層/プロトコル層など）も示されています。

図 397. パケットフォーマット




パケットフォーマット：ハードリセット（特殊ケース）

すべての順序セットの中で、“ハードリセット”は物理層ハードウェアによる特殊な処理を必要とします。これは優先度の高いコードであり、進行中の転送に直接（クリーンな方法で）割り込む必要があるためです。

物理層の仕様では、次のような動作が記述されています。

3. PHY 層がメッセージの送信中である場合、EOP K-code を送信することによってメッセージに割り込み、メッセージの残りは破棄されるものとします。
4. tInterFrameGap を待ちます。
5. CC がアイドルでない場合は、アイドルになるまで待ちます。
6. ハードリセット信号として、プリアンプルの後に 4 つの K-code を送信します。
7. チャンネルを無効にし（送受信を停止）、PHY 層をリセットし、PHY 層がリセットされたことをプロトコル層に通知します。
8. プロトコル層によって要求されたら、チャンネルを再び有効にします。

図 398. ハードリセットのラインフォーマット



パケットフォーマット：ケーブルリセット

ケーブルリセットはハードリセットと同様のフォーマットですが、ハードリセットと違って、特定の高優先度処理を必要としません。

フォーマットを図 399 に示します。

図 399. ケーブルリセットのラインフォーマット



衝突回避

物理層は、Tx メッセージの最後に送信されたビットの終了から次のメッセージの最初のビットまでの間、“tInterFrameGap”の遅延を行います。

また、送信を開始する前に、CC ラインがアイドル状態であることを確認します。“アイドル”の定義は、“tTransitionWindow” (12~20 μs) において“nTransitionCount” (すなわち、3回) 未満の遷移です。PD3.0 での衝突回避のためには、Rd 値 (転送元) を管理し、これらの Rp 変更について Thye-C の電圧レベルを (シンクで) 監視する必要があります。

物理層の信号方式

BMC 方式が実装されます。

BIST : 全般

プロトコル層で必要な BIST アクションに応じて、次のいずれかを実行できます。

- Tx BIST パターンテスト。TXMODE および TXSEND を書き込むことによって行われます。
- Rx BIST パターンテスト。RXMODE に RXBIST として正しい値を書き込むことによって行われます。

UCPD でサポートされる 2 つのパターン (“BMC”モードに対応) は、次のとおりです。


- BIST テストデータ (192 ビットパターン)。Tx と Rx に適用されます。Rx の場合、メッセージが受信されます (ただし、プロトコル層に渡されるのではなく、破棄され、それにもかかわらず、確認応答で GoodCRC Tx メッセージが生成されるようにします)。
- BIST キャリアモード 2 (単一パターン、無限長メッセージ)。Tx のみに適用されます。このモードで Tx に対する Rx は、この状態の間、CC ラインを無視します。

BIST パターンオプション 1 : テストデータパターン

テストデータパターンは UCPD では特殊ケースとみなされないことに注意してください。


BIST テストデータパケットフレームフォーマットを [図 400](#) に示します。

図 400. BIST テストデータフレーム



これは固定長のテストデータパターンです。実際には、すでに [図 397 : パケットフォーマット](#) で示した一般的なパケットフォーマットとの違いを示す唯一の点は、ヘッダの内容です。UCPD は Tx ヘッダの内容をプログラミングによって受信するため (ペイロードの一部とみなされる)、一般的なパケットと BIST テストデータパケットの違いは、このプログラミングだけです (ブロックの動作ではありません)。

図 402. UCPD BMC トランスミッタアーキテクチャ



BMC エンコーダ

方法は、IEC 仕様によって定義されています。

- IEC 60958-1 デジタルオーディオインタフェースパート:1 一般エディション 3.0 2008-09
www.iec.ch

UCPD は、すべてのビットを同じ長さにする（2 次ジッタの発行を除く）単純な（整数）クロック分周に基づいてビットを生成します。ハーフビット時間は、名前のおりビット時間の正確に半分であり、SoC での立ち上がり/立ち下がりエッジの不一致の副次的効果によってのみ、ハーフビットのハイ時間とロー時間のわずかな偏差が生じます。

ハーフビットのタイミングを制御するフィールドは、**HBITCLKDIV** です。

トランスミッタのタイミングと衝突回避

衝突回避のハードウェアサポートは、トランスミッタのハーフビット時間の機能として行われます。2つのカウンタが実装されます。

- tInterFrameGap : IFRGAP（事前定義の値。変更可能）を介して
- tTransitionWindow : TRANSWIN（事前定義の値。変更可能）を介して

この2つのカウンタは、一度正しくセットされると、フレーム間ギャップを生成します。

トランスミッタにおけるハードリセット

ハードリセットの生成を容易にするために、TXMODE フィールドの特殊なコードが使用されます。他のフィールドは書き込む必要がありません。

正しいコードを書き込むと、ハードウェアはハードリセット Tx を進行中の Tx メッセージに対して正しい（最適な）タイミングにします。メッセージは、現在のシーケンスを切り詰めて、EOP K-Code シーケンスを直接付加することによってクリーンに終了されます（まだ進行中であった場合）。この切り詰めイベントに関する特定の割り込みは生成されません。

エラーの場合のトランスミッタの動作

アンダーラン条件 (TXUND割込み) が偶発的に発生することがあり、この場合、UCPD は (正しい) Tx ペイロードを待ち続け、Tx メッセージを正しく完了できなくなります。これは深刻なエラーです (これが発生すると、ソフトウェアは時間内に応答できなくなります)。結果として、ハードウェアは、メッセージの最後に CRC が正しくないことを確認して、メッセージがレシーバで破棄されることを保証します。

35.4.5 UCPD BMC レシーバ

UCPD BMC レシーバは、次のような主な機能を担当します。

- プリアンブル検出/タイミング導出
- BMC デコード
- 4b5b デコード
- K-Code 順序セットの認知 (3/4 の正しさ)
- CRC チェック
- SOP 検出
- EOP 検出 (ハードリセット特性による通常動作の前でも常にアクティブである必要があります)

レシーバは、UCPD が (UCPDEN によって) 有効化された直後にアクティブになりますが、送信の全期間を通じてインアクティブです。有効化の時点でクリーンに開始するために、最初に IDLE ライン状態を待ってからメッセージの受信を試みます。

UCPD レシーバのハイレベルアーキテクチャを [図 403](#) に示します。

[illegible]

- SOP
- SOP'
- SOP''

以下も含まれます。

- ハードリセット
- ケーブルリセット
- SOP' デバッグ
- SOP" デバッグ
- レジスタ USBPD1_RX_ORDEXT1 および USBPD1_RX_ORDEXT2 によって定義された 2 つの拡張

UCPD レシーバ : EOP 検出とハードリセット例外処理

EOP は、固定された 5 ビットの K-Code であり、メッセージの終わりをマークします。

トランスミッタがハードリセットを送信する必要がある場合 (前のメッセージ送信がまだ進行中)、この前のメッセージは EOP によって早期に切り詰められます。

ハードリセットが無視された場合、EOP 検出は、予期された時間にのみ行うことができます。ただし、ハードリセットの発行により、EOP 検出機能は Rx メッセージの着信中にアクティブになる必要があります。“早期 EOP”が検出されると、切り詰められた Rx メッセージはただちに破棄されます。

UCPD レシーバ例外処理 : 切り詰められたまたは破損したメッセージ例外

順序セットが検出されると、メッセージに応じて、受信すべきデータバイトが存在する可能性があり、CRC および EOP で完了します。これらのフェーズのいずれかの時点で、次のようなエラー条件が発生した場合

- ラインが“1 UI”長を大幅に超えてスタティックになる (この条件の正確な閾値は重要ではなく、3 UI 前に例外が発生します)
- メッセージの終わりに達したが、認識されない (EOP が破損しているなど)

どちらの場合も、レシーバは現在のメッセージを終了して、RXERR 1 で RXMSGEND を起こします。

UCPD レシーバ例外処理 : 短いプリアンプルまたは不完全な順序セット例外

予期したプリアンプルの半分未満しか検出しないというレシーバの例外の場合、正しい BMC デコードを可能にする周波数計算が不可能になります。完全なプリアンプルが見られ、周波数計算が可能でも、ラインがスタティックになる前に順序セットが完全に受信されない場合、レシーバの状態マシンは開始しません。

どちらの場合も、クロックリカバリ/BMC デコーダは再起動し、最初に IDLE 条件をチェックした後、プリアンプルをチェックし、周波数を計算します。

35.4.6 UCPD Type-C プルアップ (Rp) およびプルダウン (Rd)

UCPD は、これらの抵抗の単純な制御を ANAMODE[1:0] および ANASUBMODE[1:0] を介して提供します。CC ピンの 1 つだけが使用される場合、CCENABLE[1:0] を使用してピンの 1 つの制御を無効にすることによって、電力消費を最適化できます。

MCU は電源オフのときでも、“デッドバッテリー” Rd を示しますが、UCPDx_DBCC1 および UCPDx_DBCC2 ピンがそれぞれ UCPDx_CC1 および UCPDx_CC2 ピンに接続されている必要があります。電力が到着し、MCU がブートした後、SYSCFG1_CFGR1 レジスタの UCPDx_STROBE ビットをセットして、この動作をアクティブにする前に必要な動作 (シンクなど) が ANAMODE および ANASUBMODE にプログラムされる必要があります。

デッドバッテリー動作が不要な場合 (ソースのみの製品の場合など)、UCPDx_DBCC1 および UCPDx_DBCC2 ピンの両方をグラウンドに接続する必要があります。電力が到着し、MCU がブートした後、SYSCFG1_CFGR1 レジスタの UCPDx_STROBE ビットをセットして、この動作をアクティ

ブにする前にこの場合に必要な動作（ソースなど）が ANAMODE および ANASUBMODE にプログラムされる必要があります。

STANDBY 低電力モードの使用は、接続されていない状態でのシンクについて可能です。

35.4.7 UCPD Type-C 電圧監視およびデバウンス

Type-C 状態マシンを最新に保つために、CC1 および CC2 ピン（それらの状態マシンに対応）の重要な電圧イベントの監視が可能であり、連続的に、またはポーリングによって行うことができます。

重要なイベントだけをソフトウェアに提示するために、デバウンスが行われ、Power Delivery Tx/Rx アクティビティとの調整も行われます。

CC ピンのスタティックレベルは、PHY 上の閾値検出回路による設定に基づいて決定され、TYPEC_VSTATE_CC1/2[1:0] レジスタの電圧範囲値を与え、ソフトウェアでの Type-C 状態マシンの実装を容易にし、ケーブルの向きの決定も可能にします（Power Delivery 信号について CC1 と CC2 の間で正しいピンを使用するためには、PHYCCSEL をセットする必要があります）。デバウンスは、Power Delivery メッセージング時などに Type-C (DC レベル) の変化を表さない急な遷移を防ぐために行われます。

STOP からのウェイクアップ（Type-C 検出回路の永続的な ON が必要）ではなく、ポーリング（Type C 検出回路はポーリングとポーリングの間は OFF であり、ポーリングの際にだけ ON になる）を使用することを推奨します。これによって消費電力が最適化されます。

35.4.8 UCPD 高速ロールスワップ (FRS) の信号および検出

FRS 信号

FRS 信号が必要な場合、適切な CC ラインで低抵抗を GND にプルダウンするために、外部 N-MOS トランジスタが必要です。

高速ロールスワップ (FRS) 条件を伝えるには、FRSTX に 1 を書き込みます。これによって条件が生成され、ハードウェアは長さを保証します。制御信号 (FRSTX) は、正しい期間だけ (1 で) パルス生成されます。

FRS 検出

FRS 監視は、FRSRXEN ビットによって有効化され、PHYCCSEL の正しい値が書き込まれた後でのみ有効される必要があります（これはケーブルの向きに依存する CC 位置を確立した結果です）。

35.4.9 UCPD DMA インタフェース

DMA は UCPD で実装され、有効化されると、USBPD1_TXDR および USBPD1_RXDR レジスタ (Tx および Rx データレジスタ、それぞれ 1 バイト) を処理するためのバイトレベルの割込みは不要になります。

TXDMAEN および/または RXDMAEN ビットを有効にすることによって、Tx および/または Rx 機能について個別に DMA をアクティブにできます。

35.4.10 STOP からのウェイクアップ

消費電力の最適化のためには、STOP モードを使用して、CC ピンでイベントを待ち、MCU をウェイクアップして RUN できると便利です。

このためには、まず、WUPEN に 1 を書き込むことによって有効化する必要があります。

ウェイクアップにつながるイベントとしては、次のものがあります。

- BMC レシーバでのイベント (RXORDDDET、RXHRSTDET)、ハードウェアによる PHYRXEN の有効化
- FRS 検出回路でのイベント (FRSEVT)、ハードウェアによる FRSRXEN の有効化
- Type-C 検出回路でのイベント (TYPECEVT1、TYPECEVT2)、ハードウェアによる CC1TCDIS、CC2TCDIS の有効化

35.4.11 UCPD プログラミングシーケンス

次の例は、この UCPD の通常の使用を示しています。

- UCPD を設定します。
- UCPD を有効化します。

並行して、2 つのプロセスを開始します。

- [プロトコル層からのオンデマンドで] Tx メッセージを送信します。
- Rx メッセージ関するポーリングを行い（または割込みを待ち）、詳細をリカバリして、プロトコル層に渡します。

上記を繰り返します。

初期化フェーズ

クリーンなスタートアップのためには、以下のシーケンスを使用します。

- 最初にレジスタ UCPD_CFG に書き込むことによって、すべてのクロック分周値を準備します。
- UCPDEN によってブロックを有効にします。

Type-C 状態マシン処理

ソースとシンク（およびその 2 つの間で切り替えることができるデュアルロールポート）の一般的なアプリケーションの場合、ソフトウェアは関連する USB Type-C 状態マシンを実装する必要があります。

基本的なコードを表 191 : ANAMODE、ANASUBMODE、および TYPEC_VSTATE_CCx との リンクのコーディングに示します。

表 191. ANAMODE、ANASUBMODE、および TYPEC_VSTATE_CCx とのリンクのコーディング

ANAMODE	ANASUBMODE[1:0]	注	TYPEC_VSTATE_CCx[1:0]			
			00	01	10	11
0 : 転送元	00 : 無効	無効	N/A			
	01 : デフォルトの USB Rp		vRa[Def]	vRd[Def]	vOPEN[Def]	N/A
	10 : 1.5A Rp		vRa[1.5]	vRd[1.5]	vOPEN[1.5]	
	11 : 3.0A Rp		vRa[3.0]	vRd[3.0]	vOPEN[3.0]	
1 : シンク	xx		vRa	vRd-USB	vRd-1.5	vRd-3.0

CC ピンの 1 つでのプルアップ/プルダウンを無効にするために、追加フィールド CCENABLE が用意されています。

注 : Type-C 状態マシンは、CC ピンのレベルだけでなく、VBUS 存在検出 (シンクモード) にも依存し、ソースモードでは VCONN 生成と VBUS 状態 (ON/OFF/+電圧レベル)、放電を決定します。UCPD は VBUS 生成回路や VCONN ロードスイッチ (CC ピンに接続される VCONN サプライジェネレータを有効化) を直接制御するわけではなく、アプリケーションはこれらの入力と制御が正しく機能することを必要とします。

一般的なプログラミングシーケンス (UCPD は以前に設定され (CFG レジスタ)、その後有効化されます)

- まず、USB Type-C 状態マシンの現在位置 (また、ソースの場合は現在のアダプタイズ) に基づいて、ANAMODE、ANASUBMODE をプログラムします。これにより、CC ピンの適切なプルアップ/プルダウンがオンになり、TYPEC_VSTATE フィールドが表す電圧レベルが定義されます。プログラミングの前は、PHY は事実上オフであることに注意してください。
- TYPEC_VSTATE_CC1/2 を読み出して、初期の Type-C 状態を判断します (ローカルソースがリモートシンクに接続されているかどうかなど)。
- 接続がない場合は、接続イベントを待ちます。
- 接続が検出されたと仮定し、ローカルの Power Delivery 機能が実装されていると仮定した場合、Power Delivery メッセージの送受信を開始します。
- 安定した電圧の変化を示す新しい割込み/イベントが PHYEVT1/2 で発生すると、その意味を再評価して、この入力を Type-C 状態マシンに与えます。

3 つの可能な Rp 値 (デフォルト USB / 1.5A / 3.0A) の間で変更する必要があるソースであり、シンクが接続されている場合 :

- [ソース] 単に ANASUBMODE[1:0] を再プログラムします。
- [その時点からのシンクの動作] PHYEVT1/2 が発生し、それに応じて TYPEC_VSTATE1/2 が変化します。

ソースからシンクへトグルするデュアルロールポート (DRP) のプログラミング :

- 新しい動作を開始するように、単に ANAMODE、ANASUBMODE を再プログラムします。

詳細なプログラミングシーケンス (例) :

表 192. Type-C シーケンス (ソース : 3A)、接続されるケーブル/シンク (CC1 の Rd、CC2 の Ra)

Type-C の状態	ANAMODE; ANASUBMODE	CCENABLE	PHYCCSEL	RDCH	CC[x] VCONNEN	イベント => 次の ラインへ進む	コメント
Unattached. SRC	0 : ソース、11 : Rp3A0	11 : 両方 とも有効	0 (無視)		00 : [どちら でもない]	PHYEVT1 : [VRd-3A0]	シンクの接続検出を待 つ、CC1 [EVT1] で検出
Attachwait. SRC						PHYEVT2 : [VRa]	Attachwait 開始 (100～ 200 ms)、Ra も検出 => VCONN をリクエスト
Attached. SRC [VCONN => CC2]	0 : ソース、11 : Rp3A0 [SinkTxOK]	01 : CC2 無効 (可能であり、 外部 VCONN スイッチの ため推奨)	0 [CC1 の Rd]	0 : [正常]	10 : [CC2 アクティブ]	タイマ (100 ms)、 PHYEVTx なし	ローカル CC2 が PHY か ら切断 (VCONN スイッ チは VCONN ソースを CC2 に外部で接続) PHYEVT1 の監視を続行
	0 : ソース、10 : Rp1A5 [SinkTxNG]					SW タイマ (SinkTxNG)	ソースはメッセージ シーケンスの開始を要 求 (SinkTxNG 条件を最 初にセット)
	0 : ソース、11 : Rp3A0 [SinkTxOK]					PHYEVT1 : [VOpen-3A0]	ソースはメッセージ シーケンスを終了(後で SinkTxOK 条件)
							シンクの切断を待つ (CC1 の Vopen)
Unattached wait. SRC	0 : ソース、11 : Rp3A0 [SinkTxOK]	11 : 両方 とも有効	0 (無視)	1 : [放電]	00 : [どちら でもない]	>0.8V 検出 (または タイマ?)	VCONN 状態を持つ特 殊なソース (ECR 2016 年 4 月) VCONN [CC2] の積極 的な放電 [Rdch]、 < 0.8V へ
Unattached. SRC	0 : ソース、11 : Rp3A0			0 : [正常]			[詳細は表の最初の行の とおり]

正常な USB PD 送信の場合

プロトコル層から (送信する) メッセージを受信したとき

以下のレジスタに書き込むことによって、Tx メッセージの内容を作成します。

- UCPD_TX_ORDSET
- UCPD_TX_PAYSZ

メッセージ送信は、次のビットに

- TXSEND

TXMODE フィールドとして適切な値を書き込むことによってトリガできます。

割込み TXIS は TXDR バッファが使用可能であることを示すためにトリガし、この場合、次のデータバイトを以下に書き込みます。

- UCPD_TXDR

ペイロード内のバイト数に基づいて、同じ割込みが繰り返されます。

すべてが正しく発生し、CRC が送信されると、割込み TXMSGSENT がセットされます。

正常な USB PD 受信の場合

メッセージ受信シーケンスの開始通知は、UCPD_SR (ビット RXORDDDET) の割込みによってトリガされます。

情報は、以下を読み出すことによってリカバリされます。

- UCPD_RX_SOP (割込み RXORDDDET)
- UCPD_RXDR (割込み RXNE、各バイトについて繰り返されます)
- UCPD_RXPAYSZ (割込み RXMSGEND)

RXERR が真にセットされている場合、上記の UCPD_RXDR から以前に読み出されたデータは、この時点で破棄する必要があります。

CRC が OK の場合、受信データはプロトコル層に渡されます。

デバッグ上の理由で、受信した正しくない K-Code 数の統計を追跡したい場合があります (これは、仕様で定義されているように、3/4 の K-Code のみが有効であったときに行われます)。これは、以下のフィールドを通じて行われます。

- RXSOP3OF4 (破損した K-code の存在を示す 1 ビット)
- RXSOPKINVALID (シーケンス内に破損したものがあつた場合、どれが破損しているかを識別します)

ハードリセット送信 (特殊ケース)

ハードリセットを送信する必要があることがわかったときにはすぐに、UCPD_CR.TXHRST に書き込むことによって、内部状態マシンは正しいシーケンスを生成します。この正確なケースでは、UCPD_TX_ORDSET の値を更新する必要はありません (ハードリセットとして正しいコードが UCPD によって送信されます)。

USB Power Delivery 仕様のハードリセットの定義では、進行中のメッセージ送信の場合、ハードリセットが優先される必要があります。この場合、UCPD は、たとえば、現在のメッセージのペイロードを切り詰めて、末尾に EOP を付加します。レジスタ経由での通知は使用できないことに注意してください (TXMSGSEND など)。これは、ハードリセットが以前のアクティビティに優先するという事実によって正当化されます (そのため、完了したかどうかを知ることは重要ではなくなります)。

送信のための DMA の使用

UCPD_CR レジスタの TXDMAEN ビットをセットすることによって、送信について DMA (Direct Memory Access) を有効にできます。

各メッセージについて

- メモリ内でメッセージ全体を作成します (2 つのヘッダバイトから)。
- 2 つのヘッダバイトにデータオブジェクト数の 4 倍を加えた長さに対応するように、DMA 動作をプログラムします。
- TXSEND を書き込んで、メッセージ転送を開始します。
- TXMSGDISC が前のライン (TXSEND) に戻った場合
- DMA 転送完了割込みを待ちます (すなわち、最後の Tx バイトが UCPD に書き込まれるまで)。
- 次の TXMSGSENT のダブルチェック割込みが表示されます。

受信のための DMA の使用

受信について DMA (Direct Memory Access) を有効にするには、UCPD_CR レジスタの RXDMAEN ビットをセットします。

Rx メッセージが着信すると

- DMA レシーバ動作 (およびスベアバッファ) を可能な最大メッセージより少し長くプログラムします (長さは拡張メッセージサポートに依存します)。
- RXORDDDET の受信後、DMA 動作はバックグラウンドで作業を開始します。
- RXMSGEND 割込みを受信すると、RXPAYSZ を読み出します。
- RXPAYSZ と DMA Rx バイト数をダブルチェックします (対応しなければなりませんが、DMA による RXDR の読出しは、RXDR が最後のバイトを取得した少し後になります)。
- DMA Rx バッファを処理します。
- できるだけすぐに次の Rx DMA バッファを準備します。

35.5 UCPD 低電力モード

低電力モードの要約を表 193 : 低電力モードが UCPD に与える影響に示します。

表 193. 低電力モードが UCPD に与える影響

モード	説明
SLEEP	影響なし。
STOP	イベントの検出 (Type-C、BMC Rx、FRS 検出) は動作可能なままであり、MCU をウェイクアップできます。
STANDBY	UCPD は動作せず、MCU をウェイクアップできません。設定されている場合、プルダウンはアクティブなままです。
UNPOWERED	デッドバッテリープルダウンはアクティブなままです。

UCPD は、次のいずれかの該当するイベントを認識したとき、MCU を STOP モードからウェイクアップできます。

- TYPEC_VSTATE_CCx で見られる、CC ピンのいずれかで見られる電圧範囲の変化に関連する Type-C イベント
- RXORDSET を読み出すことによって見られる RXORDSETEN[8:0] に従ってフィルタリングされたものに一致する順序セットを伴う Power Delivery 受信メッセージ

STOP モードからのウェイクアップを有効にするには、UCPD_CFG2 レジスタの WUPEN ビットをセットします。

UCPD レベルでは、カーネルクロックアクティビティが必要とする 3 種類のイベントが STOP 中に発生することあります。

- アナログ PHY 電圧閾値検出回路のアクティビティ。後で、Type-C 仕様で定義された電圧範囲間の安定した変化であることが確認されることがあります。
- Power Delivery BMC レシーバでのアクティビティ (選択された CC ピンから着信)。潜在的に Rx メッセージイベント (すなわち、RXORDSET) を後で生成することがあります。
- Power Delivery FRS 検出回路でのアクティビティ。潜在的に FRS 信号検出イベント (すなわち、FRSEVT) を後で生成することがあります。

RCC で正しく機能するように命じ、クロックリクエスト信号は、以下に非同期アクティビティがあるとき、アクティブになります (WUPEN しだい)。

- Type-C 電圧閾値検出回路 (いずれかの CC ピンから着信)
- Power Delivery レシーバ信号 (選択された CC ピンから着信)
- FRS 検出信号 (選択された CC ピンから着信)

35.6 UCPD 割込み

次の表に、UCPD 割込みを示します。

表 194. UCPD 割込みリクエスト

割込みイベント	イベントフラグ	イベントフラグ/割込みのクリア方法	割込み有効制御ビット
高速ロールスワップ検出イベント	FRSEVT	FRSEVTCF に 1 を書き込む	FRSEVTIE
Type C 電圧レベルイベント (CC2)	TYPECEVT2	TYPECEVT2CF に 1 を書き込む	TYPECEVT2IE
Type C 電圧レベルイベント (CC1)	TYPECEVT1	TYPECEVT1CF に 1 を書き込む	TYPECEVT1IE
Rx メッセージ受信	RXMSGEND	RXMSGENDCF に 1 を書き込む	RXMSGENDIE
Rx データオーバーフロー割込み	RXOVR	RXOVRCF に 1 を書き込む	RXOVR
Rx ハードリセット検出割込み	RXHRSTDET	RXHRSTDETCF に 1 を書き込む	RXHRSTDETIE
Rx 順序セット (4 つの K-code) 検出割込み	RXORDDDET	RXORDDDETCF に 1 を書き込む	RXORDDDETIE
受信データレジスタノットエンプティ割込み	RXNE	UCPD_RXDR のデータを読み出す	RXNEIE
Tx データアンダーラン条件割込み	TXUND	TXUNDCF に 1 を書き込む	TXUNDIE
HRST 送信割込み	HRSTSENT	HRSTSENTCF に 1 を書き込む	HRSTSENTIE
HRST 破棄割込み	HRSTDISC	HRSTDISCCF に 1 を書き込む	HRSTDISCIE
送信メッセージアボート割込み	TXMSGABT	TXMSGABTCF に 1 を書き込む	TXMSGABTIE
送信メッセージ送信割込み	TXMSGSENT	TXMSGSENTCF に 1 を書き込む	TXMSGSENTIE
送信メッセージ破棄割込み	TXMSGDISC	TXMSGDISCCF に 1 を書き込む	TXMSGDISCIE
送信割込みステータス	TXIS	送信データを UCPD_TXDR レジスタに書き込む	TXISIE

UCPD からの割込みが受信されたとき、ソフトウェアは UCPD_SR レジスタを読み出すことによって、割込みの転送元を確認する必要があります。

どのビットが 1 によって、ISR はその条件を処理し、UCPD_ICR の適切なビットへの書込みによって、ビットをクリアします。

35.7 UCPD レジスタ

35.7.1 UCPD 設定レジスタ 1 (UCPD_CFG1)

アドレスオフセット : 0x000

リセット値 : 0x0000 0000

このレジスタは、IP 設定に使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UCPDEN	RXDMAEN	TXDMAEN	RXORDSETEN[8:0]								PSC_USBDCLK[2:0]			Res.	
rw	rw	rw	rw								rw				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRANSWIN[4:0]					IFRGAP[4:0]					HBITCLKDIV[5:0]					
rw					rw					rw					

ビット 31 **UCPDEN** : USB Power Delivery ブロックイネーブル

このフィールドはソフトウェアで変更されます。

ペリフェラルを有効にするために使用します。無効なときには、ブロックは機能せず、CC の受信情報は見られず、対応されません。このビットを有効にすると、ブロックは機能し、受信ロジックは CC 入力の検出をすぐに開始します。無効にすると、IP は進行中のアクティビティをすぐに終了します。この動作は、“キャリアモード 2”送信の適切な終了のために特に重要です。

0 : UCPD を無効にします。カーネルはすべての制御レジスタがリセット状態であるかのように動作します（実際、0）。

1 : UCPD を有効にします。制御ビットを含んでいる各レジスタ（設定レジスタは含みません）はすべて、望ましい値に再書き込みされなければならないことに注意してください。

ビット 30 **RXDMAEN** : DMA 受信リクエスト有効

このフィールドはソフトウェアで変更されます。

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

0 : DMA モードは受信に無効

1 : DMA モードは受信に有効

ビット 29 **TXDMAEN** : DMA 送信リクエスト有効

このフィールドはソフトウェアで変更されます。

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

0 : DMA モードは送信に無効

1 : DMA モードは送信に有効

ビット 28:20 **RXORDSETEN[8:0]** : レシーバ順序セット検出イネーブル

このフィールドはソフトウェアで変更されます。

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

レシーバが検出する順序セットのタイプを決定します。

0bxxxxxxxx1 : SOP 検出有効

0bxxxxxxxx1x : SOP' 検出有効

0bxxxxxxxx1xx : SOP" 検出有効

0bxxxxx1xxx : ハードリセット検出有効

0bxxxx1xxxx : ケーブル検出リセット有効

0bxxx1xxxxx : SOP' _Debug 有効

0bxx1xxxxxx : SOP" _Debug 有効

0bx1xxxxxxx : SOP extension#1 有効

0b1xxxxxxx : SOP extension#2 有効

ビット 19:17 **PSC_USBDCLK[2:0]** : UCPD_CLK のプリスケアラ。着信したカーネルクロックは、まず、この設定に従ってプリスケールされてから、他の分周が行われます (TRANSWIN、IFRGAP、HBITCLKDIV によるものなど)。この分周は、着信クロックが 18 MHz を超える場合に便利です (12-18 MHz の範囲でも考慮され、2 で分周されて、6-9 MHz になります)。

このフィールドはソフトウェアで変更されます。

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

0x0 : パイパスプリスケールリング/1 で分周

0x1 : プリスケールクロックは 2 分周されます。

0x2 : プリスケールクロックは 4 分周されます。

0x3 : プリスケールクロックは 8 分周されます。

0x4 : プリスケールクロックは 16 分周されます。

ビット 16 予約済み

ビット 15:11 **TRANSWIN[4:0]** :

このフィールドはソフトウェアで変更されます。

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

有効な tTransitionWindow を達成するためのハーフビットクロックのサイクル数 (マイナス 1) (HBITCLKDIV を参照) (IP クロックに従ってセットされ、12~20 us の間隔を定義)。

0x0 : サポートされません

0x9 : 10 分周 (推奨値)

0x1F : 32 分周 (最大分周)

ビット 10:6 **IFRGAP[4:0]** :

このフィールドはソフトウェアで変更されます。

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

クロック分周値は、フレーム間ギャップ (tInterframeGap) ハードウェアタイマの生成に使用されます。

このビットは、IP クロックから tInterframeGap を生成するためのクロック分周 (マイナス 1) の定義を含みます。

0x0 : サポートされません

0xD : 14 分周 (Tx クロックが USB PD 2.0 仕様の公称値未満の場合に有用なことがあります)

0xE : 15 分周 (Tx クロックが USB PD 2.0 仕様の公称値と同じ場合に理想的な値)

0xF : 16 分周 (Tx クロックが USB PD 2.0 仕様の公称値を超える場合に有用なことがあります)

0x1F : 32 分周 (最大分周)

ビット 5:0 HBITCLKDIV[5:0] :

このフィールドはソフトウェアで変更されます。

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

クロック分周値は、ハーフビットクロックの生成に使用されます。

このレジスタは、ハーフビットクロックの IP でのサイクル数（マイナス 1）を含みます。たとえば、IP クロック "UCPD_CLK" の 8 サイクルを必要とするビットクロックの場合、3 をプログラムします。

0x0 : 1 分周して HBITCLK を生成

0x1A : 27 分周して HBITCLK を生成（推奨値）

0x3F : 63 分周して HBITCLK を生成

35.7.2 UCPD 設定レジスタ 2 (UCPD_CFG2)

アドレスオフセット : 0x004

リセット値 : 0x0000 0000

このレジスタは、UCPD での Rx 信号フィルタリングの設定に使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WUPEN	FORCECLK	RXFILT2N3	RXFILTDIS
												rw	rw	rw	rw

ビット 31:4 予約済み

ビット 3 WUPEN : STOP からのウェイクアップイネーブル

このフィールドはソフトウェアで変更されます。

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

0 : STOP からのウェイクアップ無効 (UCPD_ASYNC_INT の出力を無効化)。

1 : STOP からのウェイクアップ有効 (UCPD_ASYNC_INT の出力を有効化)。

ビット 2 FORCECLK : クロックリクエスト ClkReq の強制実行を制御。

このフィールドはソフトウェアで変更されます。

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

0 : クロックリクエスト ClkReq を強制しない。

1 : クロックリクエスト ClkReq を強制。

ビット 1 RXFILT2N3 : BMC デコーダの Rx プレフィルタのサンプリング方法を制御します。問題のサンプリングクロックは、レシーバと同じクロックです（すなわちプリスケアラ後）。

このフィールドはソフトウェアで変更されます。

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

0 : 新しいレベルとみなされる前に 3 つの一定のサンプルを待ちます。

1 : 新しいレベルとみなされる前に 2 つの一定のサンプルを待ちます。

ビット 0 RXFILTDIS : BMC デコーダの Rx プレフィルタを有効にします。問題のサンプリングクロックは、レシーバと同じクロックです（すなわちプリスケアラ後）。

このフィールドはソフトウェアで変更されます。

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

0 : Rx 入力フィルタを有効にします。

1 : Rx 入力フィルタを無効にします。

35.7.3 UCPD 制御レジスタ (UCPD_CR)

アドレスオフセット : 0x00C

リセット値 : 0x0000 0000

このレジスタは、UCPD の制御に使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.RE	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	CC2TCDIS	CC1TCDIS	Res.	RDCH	FRSTX	FRSRXEN
										rw	rw		rw	rs	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	CCENABLE[1:0]		ANAMODE	ANASUBMODE[1:0]		PHYCCSEL	PHYRXEN	RXMODE	TXHRST	TXSEND	TXMODE[1:0]	
		rw		rw		rw	rw		rw	rw	rw	rs	rs	rw	

ビット 31:22 予約済みであり、リセット値に保持する必要があります。

ビット 21 **CC2TCDIS** : このビットにより、CC2 の Type-C 検出回路を無効にできます。

- 0 : ANAMODE および ANASUBMODE 設定に従って、CC2 の Type-C 検出回路を有効にします。
- 1 : CC2 の Type-C 検出回路を無効にします。

ビット 20 **CC1TCDIS** : このビットにより、CC1 の Type-C 検出回路を無効にできます。

- 0 : ANAMODE および ANASUBMODE 設定に従って、CC1 の Type-C 検出回路を有効にします。
- 1 : CC1 の Type-C 検出回路を無効にします。

ビット 19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **RDCH** : "UnattachedWait.SRC" 状態時に必要な "Rdch" 条件を駆動します (ECN "USB Type-C ECN for Source VCONN Discharge"で説明)。

このレジスタは、UCPDEN=1 のときのみ更新できます。

- 0 : 通常条件
- 1 : Type-C 状態を考慮するには、ソース専用状態 "UnattachedWait.SRC" 中は 1 に保持する必要があります。Rdch は、(PHYCCSEL に基づいて) VCONN に関連付けられた CC ピンで駆動されますこの値の正しい使用には、CCENABLE 設定が矛盾しない必要があります。このビットを新しい値に書き込んだ後、SYSCFG_CFGR1 の UCPDx_STROBE ビットをセットする必要があります。

ビット 17 **FRSTX** : 高速ロールスワップリクエストを通知。

このレジスタは、UCPDEN=1 のときのみ更新できます。

- 0 : 通常安定状態
- 1 : 1 を書き込んで、高速ロールスワップ信号の開始を有効にします。このビットは、USB Power Delivery Revision 3.0 に従った遅延後に、ハードウェアによってクリアされます。

ビット 16 **FRSRXEN** : CC ラインの状態を監視する FRS リクエスト検出機能を有効にし (初めに正しくセットされる必要がある PHYCCSEL に従って)、FRS Rx イベント (FRSEVT) を通知します。このレジスタは、UCPDEN=1 のときのみ更新できます。

- 0 : 検出を有効にしません (たとえば、FRS 非対応ソース/シンクに接続されているとき)。
- 1 : FRS 検出を有効にします。

ビット 15 予約済みであり、リセット値に保持する必要があります。

ビット 14 予約済みであり、リセット値に保持する必要があります。

ビット 13 予約済みであり、リセット値に保持する必要があります。

ビット 12 予約済みであり、リセット値に保持する必要があります。

ビット 11:10 **CCENABLE[1:0]** : ANAMODE および ANASUBMODE に関連するプルアップおよびプルダウン制御が CC1 および CC2 アナログ PHY に適用されるかどうかを制御します。

このレジスタは、UCPDEN=1 のときのみ更新できます。

0x0 : どちらの PHY もアクティブ化されません (ソースの無効状態など)。

0x1 : 制御は CC1 にのみ適用されます (CC2 が外部 VCONN スイッチ経由で VCONN によって駆動されるときなど)。

0x2 : 制御は CC2 にのみ適用されます (CC1 が外部 VCONN スイッチ経由で VCONN によって駆動されるときなど)。

0x3 : 制御は CC1 と CC2 の両方に適用されます (シンク/ソースの通常の使用)。

ビット 9 **ANAMODE** : アナログ PHY 動作モード (CC1 および CC2 の使用は CCENABLE に依存)。Table13 : ANAMODE、ANASUBMODE、および TYPEC_VSTATE_CCx とのリンクのコーディングを参照してください。

このレジスタは、UCPDEN=1 のときのみ更新できます。この値を変更した後、SYS_CONFIG.USBPDstrobe に 1 を書き込んで有効にする必要があります。

0 : 転送元

1 : シンク

ビット 8:7 **ANASUBMODE[1:0]** : アナログ PHY サブモード。Table13 : ANAMODE、ANASUBMODE、および TYPEC_VSTATE_CCx とのリンクのコーディングを参照してください。

このレジスタは、UCPDEN=1 のときのみ更新できます。

コーディングは、ANAMODE の内容に依存します。

ビット 6 **PHYCCSEL** : 接続時に発見されたケーブルの向きに従って、USB Power Delivery 信号についての CC1 および CC2 ピンの使用を選択します。

このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : Power Delivery 通信に CC1 IO を使用します。

1 : Power Delivery 通信に CC2 IO を使用します。

ビット 5 **PHYRXEN** : USB Power Delivery レシーバのイネーブルを制御します。CC1 と CC2 のいずれかのレシーバのみが PHYCCSEL に基づいて有効化されます。

このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : レシーバを無効にします。

1 : PHYCCSEL によって選択されたレシーバのみを有効にします。

ビット 4 **RXMODE** : レシーバモード

レシーバのモードを決定します。

このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 通常レシーバモード

1 : BIST レシーバモード (BIST テストデータモード)。RXORDSET は通常どおりに動作し、RXDR はバイトを受信しなくなりますが、CRC チェックは通常のメッセージと同様に行われます。

ビット 3 **TXHRST** : Tx ハードリセットを送信するコマンド。

このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : ゼロを書き込むと、ハードウェアは何のアクションも実行しません。

1 : 1 を書き込んで、Tx ハードリセットメッセージの処理をトリガします。このビットは、メッセージの送信が開始されると (または破棄されると)、ハードウェアによってクリアされます。.

ビット 2 **TXSEND** : Tx パケットを送信するコマンド。このビットには、1 のみを書き込みます。

このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : ゼロを書き込むと、ハードウェアは何のアクションも実行しません。

1 : 1 を書き込んで、Tx メッセージ送信の処理をトリガします。このビットは、メッセージの送信が開始されると (または破棄されると)、ハードウェアによってクリアされます。.

ビット 1:0 **TXMODE[1:0]** : Tx パケットのタイプ。

このレジスタは、UCPDEN=1 のときのみ更新できます。

このフィールドはソフトウェアで変更されます。

その他の値 : 無効。

0x0 : この値を書き込むと、他のレジスタで以前に定義された Tx メッセージの転送が開始されます。

0x1 : この値を書き込むと、ケーブルリセットシーケンスの転送がトリガされます。

0x2 : この値を書き込むと、BIST テストシーケンス送信がトリガされます (BIST キャリアモード 2)。

USB PD 仕様の V1.1 から、このモードの期間のカウンタが定義されています。このモードを正しく (遅延 "tBISTContMode" 後に) 終了するには、UCPDEN=0 を書き込んでください。

35.7.4 UCPD 割込みマスクレジスタ (UCPD_IMR)

アドレスオフセット : 0x010

リセット値 : 0x0000 0000

このレジスタは、割込みのマスクに使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FRSEVTIE	Res.	Res.	Res.	Res.
											r				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TYPECEVT2IE	TYPECEVT1IE	Res.	RXMSGENDIE	RXOVRIE	RXHRSTDETIE	RXORDDETIE	RXNEIE	Res.	TXUNDIE	HRSTSENTIE	HRSTDISCIE	TXMSGABTIE	TXMSGSENTIE	TXMSGDISCIE	TXISIE
r/w	r/w		r/w	r/w	r/w	r/w	r/w		r/w	r/w	r/w	r/w	r/w	r/w	r/w

ビット 31:21 予約済み

ビット 20 **FRSEVTIE** : FRSEVT 割込みを有効にします。

このレジスタは、UCPDEN=1 のときのみ更新できます。

ビット 19:16 予約済み

ビット 15 **TYPECEVT2IE** : TYPECEVT2 割込みを有効にします。

このレジスタは、UCPDEN=1 のときのみ更新できます。

ビット 14 **TYPECEVT1IE** : TYPECEVT1 割込みを有効にします。

このレジスタは、UCPDEN=1 のときのみ更新できます。

ビット 13 予約済み

ビット 12 **RXMSGENDIE** : RXMSGEND 割込みを有効にします。

このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効

1 : 有効

ビット 11 **RXOVRIE** : RXOVR 割込みを有効にします。

このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効

1 : 有効

ビット 10 **RXHRSTDETIE** : RXHRSTDET 割込みを有効にします。
このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効
1 : 有効

ビット 9 **RXORDDDETIE** : RXORDDDET 割込みを有効にします。
このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効
1 : 有効

ビット 8 **RXNEIE** : RXNE 割込みを有効にします。
このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効
1 : 有効

ビット 7 予約済み

ビット 6 **TXUNDIE** : TXUND 割込みを有効にします。
このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効
1 : 有効

ビット 5 **HRSTSENTIE** : HRSTSENT 割込みを有効にします。
このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効
1 : 有効

ビット 4 **HRSTDISCIE** : HRSTDISC 割込みを有効にします。
このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効
1 : 有効

ビット 3 **TXMSGABTIE** : TXMSGABT 割込みを有効にします。
このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効
1 : 有効

ビット 2 **TXMSGSENTIE** : TXMSGSENT 割込みを有効にします。
このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効
1 : 有効

ビット 1 **TXMSGDISCIE** : TXMSGDISC 割込みを有効にします。
このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効
1 : 有効

ビット 0 **TXISIE** : TXIS 割込みを有効にします。
このレジスタは、UCPDEN=1 のときのみ更新できます。

0 : 無効
1 : 有効

35.7.5 UCPD ステータスレジスタ (UCPD_SR)

アドレスオフセット : 0x014

リセット値 : 0x0000 0000

このレジスタは、ステータスに使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FRSEVT	TYPEC_VSTATE_CC2[1:0]		TYPEC_VSTATE_CC1[1:0]	
											r	r		r	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TYPECEVT2	TYPECEVT1	RXERR	RXMSGEND	RXOVR	RXHRSTDET	RXORDET	RXNE	Res.	TXUND	HRSTSENT	HRSTDISC	TXMSGABT	TXMSGSENT	TXMSGDISC	TXIS
r	r	r	r	r	r	r	r		r	r	r	r	r	r	r

ビット 31:21 予約済み

ビット 20 **FRSEVT** : 高速ロールスワップ検出イベント。FRSEVTCF に 1 を書き込むことによってクリアされます。

0 : 新しいイベントはありません。

1 : 新しい FRS (高速ロールスワップ) 受信イベントがポートで発生しました。

ビット 19:18 **TYPEC_VSTATE_CC2[1:0]** :

このステータスは CC2 ピンで見られる DC レベルを示し、示された電圧レベルがピンの安定状態に対応することを意味します。言い換えると、USB PD メッセージの際、BMC PHY 変調によってピンの DC レベルが変化しますが、このレジスタの値は変化しません。

0x0 : 最低電圧状態

0x1 : 2 次電圧状態

0x2 : 3 次電圧状態

0x3 : 最高電圧状態

ビット 17:16 **TYPEC_VSTATE_CC1[1:0]** :

このステータスは CC1 ピンで見られる DC レベルを示し、示された電圧レベルがピンの安定状態に対応することを意味します。言い換えると、USB PD メッセージの際、BMC PHY 変調によってピンの DC レベルが変化しますが、このレジスタの値は変化しません。

0x0 : 最低電圧状態

0x1 : 2 次電圧状態

0x2 : 3 次電圧状態

0x3 : 最高電圧状態

ビット 15 **TYPECEVT2** : CC2 ピンの Type C 電圧レベルイベント。TYPEC_VSTATE_CC2 値が変化して、そのピンの新しい安定電圧を示したときに発生します。TYPECEVT2CF に 1 を書き込むことによってクリアされます。

0 : 新しいイベントはありません。

1 : CC2 ピンを監視している Type-C で新しいイベント。

- ビット 14 **TYPECEVT1** : CC1 ピンの Type C 電圧レベルイベント。TYPECEVT1CF に 1 を書き込むことによってクリアされます。
- 0 : 新しいイベントはありません。
 - 1 : CC1 ピンを監視している Type-C で新しいイベント。
- ビット 13 **RXERR** : 受信メッセージが正常完了しませんでした（正しくない CRC、または EOP が認識される前にラインがスタティックになるなどして切り捨てられたメッセージ）。割込みステータスビットではありません。RXMSGEND が真にセットされると、適切な値にセットされます。
- 0 : (RXMSGEND を介して) 宣言された最後の Rx メッセージが正常に受信されました。
 - 1 : (RXMSGEND を介して) 宣言された最後の Rx メッセージがエラーで受信されました。
- ビット 12 **RXMSGEND** : Rx メッセージ受信（このステータスは、CRC 値が真かどうかに関係なく、真になります）。ハードリセットメッセージの受信については該当しません（下記の RXHRSTDET を参照）。このビットは、メッセージが受信されたことを示します。RXERR がセットされた場合、メッセージは正しくないか、破棄する必要があります。RXMSGENDCF に 1 を書き込むことによってクリアされます。
- 0 : 新しい Rx メッセージは受信されていません（前回のクリア後に）。
 - 1 : 新しい Rx メッセージが受信されました（前回のクリア後に）。
- ビット 11 **RXOVR** : Rx データオーバーフロー割込み
- このビットは、Rx バイトのバッファがオーバーランする（時間内に読み出されないため、着信バイト用のスペースを解放できない）エラー条件を検出します。RXOVRCF に 1 を書き込むことによってクリアされます。
- 0 : Rx データオーバーランは発生していません。
 - 1 : Rx データオーバーランが発生しました。
- ビット 10 **RXHRSTDET** : Rx ハードリセット検出割込み
- このビットは、ハードリセットメッセージの受信を伝えます。RXHRSTDETCF に 1 を書き込むことによってクリアされます。
- 0 : 正しく受信された Rx ハードリセットメッセージはありません。
 - 1 : Rx ハードリセットメッセージは正しく受信されました。
- ビット 9 **RXORDDet** : Rx 順序セット（4 つの K-code）検出割込み
- このビットは、順序集合が検出されたことを示します。関連情報は UCPD_RX_ORDSET レジスタの RXORDSET フィールドに格納されます。RXORDDETCF に 1 を書き込むことによってクリアされます。
- 0 : 順序集合は検出されていません（前回のクリア後に）。
 - 1 : 新しい順序セットが検出されました（前回のクリア後に）。
- ビット 8 **RXNE** : 受信データレジスタノットエンプティ割込み
- このビットは、UCPD_RXDR レジスタが空でないときに、ハードウェアによってセットされます。UCPD_RXDR の読出し時にクリアされます。
- 0 : Rx データレジスタはエンプティです。
 - 1 : Rx データレジスタはエンプティではありません。
- ビット 7 予約済み
- ビット 6 **TXUND** : Tx データアンダーラン条件割込み
- このビットは、Tx データレジスタ (TXDR) がアンダーランする（送信メッセージに使用されるデータが時間内に書き込まれない）エラー条件を検出します。TXUND CF に 1 を書き込むことによってクリアされます。
- 0 : Tx データアンダーランは発生していません（TXUND CF による前回のクリア後に）。
 - 1 : Tx データアンダーランが発生しました（TXUND CF による前回のクリア後に）。

ビット 5 HRSTSENT : HRST 送信割込み

このビットは HRST メッセージが送信された (TXMSGSENT としてだが、ハードリセットのために) ことを知らせます。HRSTSENTCF に 1 を書き込むことによってクリアされます。

- 0 : HRST メッセージ送信割込みはありません。
- 1 : HRST メッセージ送信割込み

ビット 4 HRSTDISC : HRST 破棄割込み

このビットは HRST メッセージが破棄された (TXMSGDISC としてだが、ハードリセットのために) ことを知らせます。HRSTDISCCF に 1 を書き込むことによってクリアされます。

- 0 : HRST 破棄割込みはありません。
- 1 : HRST 破棄割込み

ビット 3 TXMSGABT : 送信メッセージアボート割込み

このビットは、送信時に優先される後続の HRST 送信リクエストのために Tx メッセージがアボートされたときにセットされます。TXMSGABTCF に 1 を書き込むことによってクリアされます。

- 0 : 送信メッセージアボート割込みはありません。
- 1 : 送信メッセージアボート割込み

ビット 2 TXMSGSENT : 送信メッセージ送信割込み。このビットは、すべての送信パケットの終わりの、パケットが完全に送信されたことの確認です。特定の状況では (ハードリセットによる後続の割込みによって、現在のメッセージが切り捨てられる場合など)、このビットは 1 にされません。TXMSGSENTCF に 1 を書き込むことによってクリアされます。

- 0 : Tx メッセージは (まだ) 正しく送信されていません。
- 1 : Tx メッセージは正しく送信されました。

ビット 1 TXMSGDISC : 送信メッセージ破棄割込み

受信中のため (またはラインのノイズのため)、メッセージの送信はできませんでした。非 IDLE 状態が真の場合、Tx メッセージは送信されませんが、このビットは CC が IDLE になったときだけ真になります。これは、ハードリセットと BIST の場合も含め、すべてのタイプの Tx メッセージに適用されます。TXMSGDISCCF に 1 を書き込むことによってクリアされます。

- 0 : Tx メッセージは破棄されませんでした。
- 1 : Tx メッセージは破棄されました。

ビット 0 TXIS : 送信割込みステータス

このビットは、UCPD_TXDR レジスタが空であり、書き込む必要があるときに (すなわち、TXPAYSZ によって定義されたペイロードの最後のバイトまで)、ハードウェアによってセットされます。次の送信データが UCPD_TXDR レジスタに書き込まれたときにクリアされます。

- 0 : Tx データレジスタノットエンプティ (または空だが、データを待っていない)
- 1 : Tx データレジスタは空であり、書き込む必要があります。

35.7.6 UCPD 割込みクリアレジスタ (UCPD_ICR)

アドレスオフセット : 0x018

リセット値 : 0x0000 0000

このレジスタは、割込みフラグのクリアに使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FRSEVTCF	Res.	Res.	Res.	Res.
											w				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TYPECEVT2CF	TYPECEVT1CF	Res.	RXMSGENDCF	RXOVRCF	RXHRSTDETCF	RXORDDETCF	Res.	Res.	TXUNDCF	HRSTSENTCF	HRSTDISCCF	TXMSGABTCF	TXMSGSENTCF	TXMSGDISCCF	Res.
w	w		w	w	w	w			w	w	w	w	w	w	

ビット 31:21 予約済み

ビット 20 **FRSEVTCF** : FRS イベントフラグ (FRSEVT) クリア

このレジスタは、UCPDEN=1 のときのみ更新できます。

このビットに 1 を書き込むと、UCPD_SR レジスタの FRSEVT フラグがクリアされます。

ビット 19:16 予約済み

ビット 15 **TYPECEVT2CF** : TypeC イベント (CC2) フラグ (TYPECEVT2) クリア

このレジスタは、UCPDEN=1 のときのみ更新できます。

このビットに 1 を書き込むと、UCPD_SR レジスタの TYPECEVT2 フラグがクリアされます。

ビット 14 **TYPECEVT1CF** : TypeC イベント (CC1) フラグ (TYPECEVT1) クリア

このレジスタは、UCPDEN=1 のときのみ更新できます。

このビットに 1 を書き込むと、UCPD_SR レジスタの TYPECEVT1 フラグがクリアされます。

ビット 13 予約済み

ビット 12 **RXMSGENDCF** : Rx メッセージ受信フラグ (RXMSGEND) クリア

このレジスタは、UCPDEN=1 のときのみ更新できます。

このビットに 1 を書き込むと、UCPD_SR レジスタの RXMSGEND フラグがクリアされます。

ビット 11 **RXOVRCF** : Rx オーバーフロー (RXOVR) クリア

このレジスタは、UCPDEN=1 のときのみ更新できます。

このビットに 1 を書き込むと、UCPD_SR レジスタの RXOVR フラグがクリアされます。

ビット 10 **RXHRSTDETCF** : Rx ハードリセット検出フラグ (RXHRSTDET) クリア

このレジスタは、UCPDEN=1 のときのみ更新できます。

このビットに 1 を書き込むと、UCPD_SR レジスタの RXHRSTDET フラグがクリアされます。

ビット 9 **RXORDDETCF** : Rx 順序セット検出フラグ (RXORDDET) クリア

このレジスタは、UCPDEN=1 のときのみ更新できます。

このビットに 1 を書き込むと、UCPD_SR レジスタの RXORDDET フラグがクリアされます。

ビット 8:7 予約済み

ビット 6 **TXUNDCF** : Tx アンダーフローフラグ (TXUND) クリア

このレジスタは、UCPDEN=1 のときのみ更新できます。

このビットに 1 を書き込むと、UCPD_SR レジスタの TXUND フラグがクリアされます。

- ビット 5 **HRSTSENTCF** : ハードリセット送信フラグ (HRSTSENT) クリア
このレジスタは、UCPDEN=1 のときのみ更新できます。
このビットに 1 を書き込むと、UCPD_SR レジスタの HRSTSENT フラグがクリアされます。
- ビット 4 **HRSTDISCCF** : ハードリセット破棄フラグ (HRSTDISC) クリア
このレジスタは、UCPDEN=1 のときのみ更新できます。
このビットに 1 を書き込むと、UCPD_SR レジスタの HRSTDISC フラグがクリアされます。
- ビット 3 **TXMSGABTCF** : Tx メッセージアポートフラグ (TXMSGABT) クリア
このレジスタは、UCPDEN=1 のときのみ更新できます。
このビットに 1 を書き込むと、UCPD_SR レジスタの TXMSGABT フラグがクリアされます。
- ビット 2 **TXMSGSENTCF** : Tx メッセージ送信フラグ (TXMSGSENT) クリア
このレジスタは、UCPDEN=1 のときのみ更新できます。
このビットに 1 を書き込むと、UCPD_SR レジスタの TXMSGSENT フラグがクリアされます。
- ビット 1 **TXMSGDISCCF** : Tx メッセージ破棄フラグ (TXMSGDISC) クリア
このレジスタは、UCPDEN=1 のときのみ更新できます。
このビットに 1 を書き込むと、UCPD_SR レジスタの TXMSGDISC フラグがクリアされます。
- ビット 0 予約済み

35.7.7 UCPD Tx 順序セットタイプレジスタ (UCPD_TX_ORDSET)

アドレスオフセット : 0x01C

リセット値 : 0x0000 0000

このレジスタは、Tx 順序セットに使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXORDSET[19:16]			
												rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXORDSET[15:0]															
rw															

ビット 31:20 予約済み

ビット 19:0 **TXORDSET[19:0]** :

このレジスタは、UCPDEN=1 のときのみ更新できますが、パケットの送信中(すなわち、TXSEND/TXHRST に 1 が書き込まれてからクリアされるまでの間)は除きます。その他の場合、このフィールドは更新されません。

送信されるパケットを定義する、それぞれ 5 ビットの 4 つの K-code で構成される完全な 20 ビットシーケンス。送信される 20 データビットを含み、ビット 0 (K-Code1 のビット 0) が最初に送信され、ビット 19 (K-Code4 のビット 4) が最後に送信されます。

35.7.8 UCPD Tx ペイサイズレジスタ (UCPD_TX_PAYSZ)

アドレスオフセット : 0x020

リセット値 : 0x0000 0000

このレジスタは、Tx ペイサイズに使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	TXPAYSZ[9:0]									
						rw									

ビット 31:10 予約済み

ビット 9:0 **TXPAYSZ[9:0]** : ペイロードサイズ (バイト単位)。

このレジスタは、UCPDEN=1 のときのみ更新できます。

このフィールドはソフトウェアによって変更され、ハードウェアによっても変更されます。

Tx メッセージのペイロードとして送信される残りのバイト数を含みます。例に見られるように、ヘッダは、この定義では、ペイロードの一部とみなされ、CRC はカウントされません。

(ペイロードの) 各バイトが UCPD_TXDR に書き込まれるたびに、レジスタ値はデクリメントされます。0 に達すると、TXIS はそれ以上セットされません。

0x2 : 2 バイトのペイロード (プロトコル層からの制御メッセージに対応) を書き込みます。

0x6 : 6 バイトのペイロード (プロトコル層からの可能な最短のデータメッセージに対応) を書き込みます。

0x1E : 30 バイトのペイロード (拡張メッセージを考慮せずに、プロトコル層からの可能な最長のデータメッセージに対応) を書き込みます。

0x106 : 262 バイトのペイロード (拡張メッセージに対応する可能な最長のペイロード) を書き込みます。

0x3FF : 可能な最長のペイロード (将来の拡張用)。

35.7.9 UCPD Tx データレジスタ (UCPD_TXDR)

アドレスオフセット : 0x024

リセット値 : 0x0000 0000

このレジスタは、Tx データに使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXDATA[7:0]							
								rw							

ビット 31:8 予約済み

ビット 7:0 **TXDATA[7:0]** : 8 ビットの送信データ

このレジスタは、UCPDEN=1 のときのみ更新できます。

USB PD インタフェースで送信されるデータバイト。

35.7.10 UCPD Rx 順序セットレジスタ (UCPD_RX_ORDSET)

アドレスオフセット : 0x028

リセット値 : 0x0000 0000

このレジスタは、Rx 順序セットに使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXSOPKINVALID[2:0]		RXSOP3OF4		RXORDSET[2:0]		
										r		r			r

ビット 31:7 予約済み

ビット 6:4 **RXSOPKINVALID[2:0]** :

デバッグ機能 :

その他の値 : 無効

- 0x0 : K-Code は破損していません。
- 0x1 : 最初の K-Code が破損しています。
- 0x2 : 2 番目の K-Code が破損しています。
- 0x3 : 3 番目の K-Code が破損しています。
- 0x4 : 4 番目の K-Code が破損しています。

ビット 3 **RXSOP3OF4** : K-Code シーケンスを一致させるためのエラー補正が行われたことを示します (デバッグ目的)。

- 0 : 4 つのうち 4 つの K-Code が正しい。
- 1 : 4 つのうち 3 つの K-Code が正しい。

ビット 2:0 **RXORDSET[2:0]** : Rx 順序セットコード検出

- 0x0 : レシーバで SOP コードを検出
- 0x1 : レシーバで SOP' コードを検出
- 0x2 : レシーバで SOP" コードを検出
- 0x3 : レシーバで SOP' _Debug を検出
- 0x4 : レシーバで SOP" _Debug を検出
- 0x5 : レシーバでケーブルリセットを検出
- 0x6 : レシーバで SOP extension#1 を検出
- 0x7 : レシーバで SOP extension#2 を検出

35.7.11 UCPD Rx ペイサイズレジスタ (UCPD_RX_PAYSZ)

アドレスオフセット : 0x02C

リセット値 : 0x0000 0000

このレジスタは、Rx ペイサイズに使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	RXPAYSZ[9:0]									
						r									

ビット 31:10 予約済み

ビット 9:0 **RXPAYSZ[9:0]** : Rx ペイロードサイズ (バイト単位)。この値はヘッダから派生されるのではなく、受信フェーズ中に UCPD_RXDR で各バイトが使用可能になるたびにインクリメントされます。RXMSGEND 割込み後にのみ読み出されます (受信中に読み出すと、内部の再同期によりエラーになることがあります)。例に見られるように、ヘッダは、この定義では、ペイロードの一部とみなされ、CRC はカウントされません。受信したペイロードバイト数を含みます。

このレジスタは、UCPDEN=1 のときのみ更新できます。

0x2 : 2 バイトのペイロード (プロトコル層からの制御メッセージに対応)。

0x6 : 6 バイトのペイロード (プロトコル層からの可能な最短のデータメッセージ)。

0x1E : 30 バイトのペイロード (拡張メッセージを除外した、プロトコル層からの可能な最長のデータメッセージ)。

0x106 : 262 バイトのペイロード (拡張メッセージに対応する可能な最長のペイロード)。

0x3FF : サポートされる最大のペイロード (将来の拡張用)。

35.7.12 UCPD 受信データレジスタ (UCPD_RXDR)

アドレスオフセット : 0x030

リセット値 : 0x0000 0000

このレジスタは、Rx データに使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXDATA[7:0]							
								r							

ビット 31:8 予約済み

ビット 7:0 **RXDATA[7:0]** : 8 ビットの受信データ

USB PD インタフェースから受信されたデータバイト。

35.7.13 UCPD Rx 順序セット拡張レジスタ #1 (UCPD_RX_ORDEXT1)

アドレスオフセット : 0x034

リセット値 : 0x0000 0000

このレジスタは、Rx 順序セット拡張 #1 に使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXSOPX1[19:16]			
												rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXSOPX1[15:0]															
rw															

ビット 31:20 予約済み

ビット 19:0 **RXSOPX1[19:0]** :

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

クロック分周値は、フレーム間ギャップ (tInterframeGap) ハードウェアタイマの生成に使用されます。それぞれ 5 ビットの 4 つの K-code で構成される完全な 20 ビットシーケンスであり、ハードウェアで照合される補足の順序セット (#1) を定義します。

完全な 20 データビットを含み、ビット 0 (K-Code1 のビット 0) が最初に受信され、ビット 19 (K-Code4 のビット 4) が最後に受信されます。

35.7.14 UCPD Rx 順序セット拡張レジスタ #2 (UCPD_RX_ORDEXT2)

アドレスオフセット : 0x038

リセット値 : 0x0000 0000

このレジスタは、Rx 順序セット拡張 #2 に使用されます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXSOPX2[19:16]			
												rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXSOPX2[15:0]															
rw															

ビット 31:20 予約済み

ビット 19:0 **RXSOPX2[19:0]** :

このレジスタはスタティックであり、UCPDEN=0 のときにのみ更新できます。

クロック分周値は、フレーム間ギャップ (tInterframeGap) ハードウェアタイマの生成に使用されます。それぞれ 5 ビットの 4 つの K-code で構成される完全な 20 ビットシーケンスであり、ハードウェアで照合される補足の順序セット (#1) を定義します。

完全な 20 データビットを含み、ビット 0 (K-Code1 のビット 0) が最初に受信され、ビット 19 (K-Code4 のビット 4) が最後に受信されます。

35.7.15 UCPD レジスタマップ

次の表に、UCPD レジスタマップとリセット値を示します。

表 195. UCPD レジスタマップとリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
0x000	UCPD_CFG1	UCPDEN	RXDMAEN	TXDMAEN	RXORDSETEN[8:0]										PSC_USBPDCCLK[2:0]		Res		TRANSWIN[4:0]				IFRGAP[4:0]				HBITCLKDIV[5:0]										
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				
0x004	UCPD_CFG2	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	WUPEN	FORCECLK	RXFILT2N3	RXFILT2D5			
	リセット値																														0	0	0	0			
0x008	予約済み	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res			
0x00C	UCPD_CR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res			
	リセット値																																				
0x010	UCPD_IMR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res			
	リセット値																																				
0x014	UCPD_SR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res			
	リセット値																																				
0x018	UCPD_ICR	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res			
	リセット値																																				
0x01C	UCPD_TX_ORDSET	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	TXORDSET[19:0]																							
	リセット値													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			
0x020	UCPD_TX_PAYSZ	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	Res	TXPAYSZ[9:0]													
	リセット値																							0	0	0	0	0	0	0	0	0	0	0	0		

表 195. UCPD レジスタマップとリセット値 (続き)

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0							
0x024	UCPD_TXDR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXDATA[7:0]															
	リセット値																									0	0	0	0	0	0	0	0	0						
0x028	UCPD_RX_ORDSET	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXSOPKINVALID[2:0]				RXSOP3OF4		RXORDSET[2:0]							
	リセット値																											0	0	0	0	0	0	0						
0x02C	UCPD_RX_PYSZ	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXPYSZ[9:0]															
	リセット値																								0	0	0	0	0	0	0	0	0	0						
0x030	UCPD_RXDR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXDATA[7:0]													
	リセット値																										0	0	0	0	0	0	0	0	0					
0x034	UCPD_RX_ORDEXT1	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXSOPX1[19:0]																										
	リセット値													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0							
0x038	UCPD_RX_ORDEXT2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXSOPX2[19:0]																										
	リセット値													0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0							

レジスタ境界アドレスについては、[54 ページのセクション 2.2.2](#) を参照してください。

36 HDMI-CEC コントローラ (CEC)

36.1 概要

Consumer Electronics Control (CEC) は HDMI (高解像度マルチメディアインタフェース) 規格の一部です (付録 1)。多様なオーディオビジュアル製品に高品位な制御機能を提供するプロトコルで構成されています。CEC はロースピード、かつ最小限の処理とメモリのオーバーヘッドで動作します。

HDMI-CEC コントローラでは、このプロトコルに対するハードウェアサポートを提供しています。

36.2 HDMI-CEC コントローラの主な機能

- HDMI-CEC v1.4 仕様に準拠
- 2 つのクロックソースオプションを用いた 32 kHz CEC カーネル
 - 固定プリスケラを用いた HSI RC オシレータ (HSI/488)
 - LSE オシレータ
- STOP モードの超低電力アプリケーションで動作
- 送信開始前に設定可能な信号フリータイム
 - CEC 状態と送信履歴に従って、ハードウェアによって自動的に実行される
 - ソフトウェアによって固定化 (7 つのタイミングオプション)
- 設定可能なペリフェラルアドレス (OAR)
- リスンモードをサポート
 - CEC ラインに干渉することなく、OAR とは異なる転送先アドレスに送信された CEC メッセージの受信を有効化
- 設定可能な Rx 許容誤差マージン
 - 標準の許容誤差
 - 拡張された許容誤差
- 受信エラー検出
 - ビット立ち上がりエラー (BRE)、オプションによる受信の停止 (BRESTOP)
 - ショートビット周期エラー (SBPE)
 - ロングビット周期エラー (LBPE)
- 設定可能なエラービット生成
 - BRE 検出 (BREGEN)
 - LBPE 検出 (LBPEGEN)
 - 常に SBPE 検出で生成される
- 送信エラー検出 (TXERR)
- アービトレーション喪失検出 (ARBLST)
 - 自動送信を再試行
- 送信アンダーラン検出 (TXUDR)
- 受信オーバーラン検出 (RXOVR)

36.3 HDMI-CEC の機能詳細

36.3.1 HDMI-CEC ピン

CEC バスは、デバイスからデータを送受信するために使用される 1 本の双方向ラインで構成されています。27 kΩ プルアップレジスタを介して、+3.3 V 電源電圧に接続されています。ワイヤード AND 接続を使用するには、デバイスの出力段はオープンドレインまたはオープンコレクタである必要があります。

HDMI-CEC コントローラでは、CEC 双方向ラインをオルタネート機能オープンドレインとして設定されたものとみなし、標準 GPIO のオルタネート機能として管理します。27 kΩ プルアップを外部的にマイクロコントローラに追加する必要があります。


アプリケーションの電源をオフにした際に CEC バスと干渉しないよう、このような条件ではバスから CEC ピンを離す必要があります。これは、図 404 に示すような MOS トランジスタを使用して実行できます。

表 196. HDMI ピン

名前	信号タイプ	説明
CEC	双方向	2 つの状態 : – 1 = ハイインピーダンス – 0 = ローインピーダンス 27 kΩ レジスタを外部的に追加する必要があります。

36.3.2 HDMI-CEC ブロック図

図 404. HDMI-CEC ブロック図



36.3.3 メッセージの説明

CEC ライン上のすべてのトランザクションは、イニシエータと 1 つまたは複数のフォローで構成されています。イニシエータは、メッセージの構造とデータを送信します。フォローは、すべてのデータを受信し、すべての確認応答ビットを設定します。

メッセージは単一フレームで送信されます。このフレームは、スタートビットとそれに続くヘッダブロックによって構成され、これにオプションとして OP コードとオペランドブロックの変数を含めることもできます。

これらのすべてのブロックは 8 ビットペイロードによって作成され（最上位ビットが最初に送信される）、続けてメッセージの終了 (EOM) ビット、および確認応答 (ACK) ビットによって作成されます。

EOM ビットはメッセージの最後のブロックにセットされ、その他のブロックではリセットされます。EOM が示された後でメッセージに追加のブロックが含まれている場合、このブロックは無視されます。EOM ビットは、他のデバイスがアクティブであることを確認するために、ヘッダブロックにセットして他のデバイスを「ピング」することができます。

確認応答ビットは、イニシエータによって常にハイインピーダンスにセットされています。これは、ヘッダの自己アドレスを読み出したフォロー、またはブロードキャストメッセージを拒否する必要があるフォローが、ローに駆動できるようにするためです。

ヘッダは、ソース論理アドレスフィールドおよび転送先論理アドレスフィールドで構成されています。ブロードキャストメッセージには、特殊アドレス 0xF が使用されている点に注意してください。

図 405. メッセージの構造





図 406. ブロック




36.3.4 ビットタイミング

スタートビットの形式は一意で、メッセージの始まりを識別します。ロー時間および合計時間で検証される必要があります。

メッセージのスタートビット後の残りのすべてのデータビットのタイミングは一定です。データビットの終わりのハイからローへの遷移は、CEC ラインがハイのままとなる最終ビットを除き、次のデータビットの始まりです。


図 407. ビットタイミング



36.4 アービトレーション

CEC ラインにメッセージを送信または再送信するすべてのデバイスは、いくつかのビット周期において無効であったことを確認する必要があります。信号フリータイムは、前のフレームの最終ビットからの開始時間として定義され、開始するデバイスと次の図に示す現在のステータスに依存します。

図 408. 信号フリータイム



1 度に使用できるイニシエータは 1 つのみであるため、同時に複数のイニシエータが送信を開始する場合に競合を避けるために、アービトレーション機構が提供されています。

CEC ラインアービトレーションは、スタートビットの先端から開始し、ヘッダブロック内のイニシエータアドレスビットの最後まで続けられます。この周期中、イニシエータは CEC ラインを監視する必要があります。このラインをハイインピーダンスに駆動する場合は、0 に読み戻します。その場合、アービトレーションを喪失したとみなして、送信を停止し、フォロワになります。

図 409. アービトレーションフェーズ




図 410 3 つの公称ビット周期の SFT の例を示します。

図 410. 3 つの公称ビット周期の SFT



送信を開始する前に、設定可能な時間枠がカウントされます。

SFT=0 設定では、HDMI-CEC は自動 SFT 計算を実行して、HDMI-CEC 規格に準拠していることを保証します。

- CEC が、送信が失敗した最後のバスイニシエータである場合、2.5 データビット周期
- CEC が新しいバスイニシエータである場合、4 データビット周期
- CEC が、送信が成功した最後のバスイニシエータである場合、6 データビット周期

これは、失敗した送信に最上位の優先順位、成功した送信の最後のイニシエータに最下位の優先順位を保証するために実行されます。

それ以外の場合は、固定されたタイミング値をカウントするために、SFT ビットを設定できる場合があります。可能な値は、0.5、1.5、2.5、3.5、4.5、5.5、6.5 データビット周期です。

36.4.1 SFT オプションビット

SFTOPT=0 設定の場合、ソフトウェアによって送信開始コマンドがセットされると (TXSOM=1)、SFT のカウントが開始されます。

SFTOPT=1 の場合、バスアイドル条件またはラインエラー条件が検出されると HDMI-CEC デバイスによって自動的に SFT のカウントが開始されます。TXSOM コマンドのセット時に SFT タイマが完了すると、送信は遅延なくただちに開始されます。SFT タイマが実行されたままである場合、システムは送信が開始される前にタイマが経過するまで待ちます。

SFTOPT=1 の場合、SFT タイマを開始させるバスイベント条件は、以下の場合に検出されます。


- 通常の送信／受信終了時に、TXEND/RXEND ビットはメッセージの最後のビット (ACK ビット) の最小公称データビット時間にセットされます。
- 送信エラーが検出された場合、TXERR 送信エラー検出時に SFT タイマが開始されます (TXERR=1)。
- CEC フォロワからの確認応答を喪失した場合、TXACKE ビットがセットされたとき、つまり ACK ビットの公称サンプリング時間に、SFT タイマが開始されます。
- 送信アンダーランエラーが発生した場合、ACK ビットの終了時に TXUDR ビットをセットすると SFT タイマが開始されます。
- 受信のアボートを意味する受信エラーが検証された場合、SFT タイマはエラー検出と同じ時間に開始されます。エラービットが生成された場合、エラービットの終了時に SFT のカウントが開始されます。
- スタートビットに誤りがある場合や、アイドル状態からコード化されていないローインピーダンスバス状態のいずれかである場合、SFT タイマはバスがハイインピーダンスアイドル状態から戻るとすぐに再開されます。

36.5 エラー処理

36.5.1 ビットエラー

スタートビットを除くデータビットが無効であるとみなされる場合は、フォロワによってそのようなエラーが通知されることが期待されます。これには、公称データビット周期の 1.4 から 1.6 倍の CEC ライン上でロービット周期 (つまり、公称 3.6 ms) を生成して実行されます。

図 411. エラービットタイミング



36.5.2 メッセージエラー

メッセージは喪失したものとみなされ、以下の条件により再送信することができます。

- メッセージは、直接アドレス指定されたメッセージでは確認応答されません。
- メッセージは、ブロードキャストメッセージでは否定応答されます。
- 予期しないローインピーダンスが、CEC ライン上で検出されました (ラインエラー)。

CEC インタフェースがデータビットを受信する際に、3 種類のエラーフラグを検出できます。

36.5.3 ビット立ち上がりエラー (BRE)

ビット立ち上がりエラー (BRE) : 想定したウィンドウの外にビット立ち上がりエッジが検出されるとセットされます (図 412 を参照)。BRE フラグは BREIE=1 の場合にも CEC 割込みを生成します。

BRE 検出の場合、BRESTP ビット値によってメッセージの受信を停止することができます。BREGEN ビットをセットすると、エラービットが生成されます。

BRESTP=1 のブロードキャストメッセージで BRE が検出されると、BREGEN=0 の場合でもエラービットが生成され、イニシエータによって失敗した送信の再試行が強制されます。エラービット生成は、BREGEN=0、BRDNOGEN=1 を設定することで無効化できます。

36.5.4 ショートビット周期エラー (SBPE)

SBPE は、ビット立ち下がりエッジが予想よりも早く検出された場合にセットされます (図 412 を参照)。SBPE フラグは SBPEIE=1 の場合にも CEC 割込みを生成します。

エラービットは、SBPE エラー検出時に常にライン上に生成されます。エラービットは、リッスンモードのみがセットされ (LSTN=1)、以下の条件を満たしている場合には SBPE 検出時に生成されません。

- 直接アドレス指定されたメッセージは、SBPE とともに受信されます。
- ブロードキャストメッセージは、SBPE AND BRDNOGEN=1 とともに受信されます。

36.5.5 ロングビット周期エラー (LBPE)

LBPE は、有効なウィンドウでビット立ち下がりエッジが検出されない場合にセットされます (図 412 を参照)。LBPE フラグは LBPEIE=1 の場合にも CEC 割込みを生成します。

LBPE は常に受信を停止し、LBPEGEN ビットがセットされるとライン上にエラービットが生成されます。

ブロードキャストメッセージで LBPE が検出されると、LBPEGEN=0 の場合でもエラービットが生成され、イニシエータによって失敗した送信の再試行が強制されます。エラービット生成は、LBPEGEN=0、BRDNOGEN=1 を設定することで無効化できます。

注 : BREGEN=1、BRESTP=0 設定を避ける必要があります。

図 412. エラー処理




表 197. エラー処理タイミングパラメータ

時間	RXTOL	ms	説明
T_s	x	0	ビット開始イベント。
T_1	1	0.3	論理 1 を示すためにローからハイに遷移する一番早い時間。
	0	0.4	
T_{n1}	x	0.6	論理 1 を示すためにローからハイに遷移する公称時間。
T_2	0	0.8	論理 1 を示すためにローからハイに遷移する一番遅い時間。
	1	0.9	
T_{ns}	x	1.05	公称サンプリング時間。
T_3	1	1.2	ハイインピーダンス状態 (論理 0) に戻るためにデバイスに許される一番早い時間。
	0	1.3	
T_{n0}	x	1.5	ハイインピーダンス状態 (論理 0) に戻るためにデバイスに許される公称時間。
T_4	0	1.7	ハイインピーダンス状態 (論理 0) に戻るためにデバイスに許される一番遅い時間。
	1	1.8	
T_5	1	1.85	後続のビットが開始される一番早い時間。
	0	2.05	

表 197. エラー処理タイミングパラメータ (続き)

時間	RXTOL	ms	説明
T_{nf}	x	2.4	公称データビット周期。
T_6	0	2.75	後続のビットが開始される一番遅い時間。
	1	2.95	

36.5.6 送信エラー検出 (TXERR)

CEC イニシエータでは、ハイインピーダンスの送信中でフォロワがビットをアサートしないと想定される場合に、CEC ラインでローインピーダンスを検出すると、TXERR フラグをセットします。TXERR フラグは TXERRIE=1 の場合にも CEC 割込みを生成します。

TXERR のアサートによってメッセージの送信が停止されます。アプリケーションでは、失敗した送信を最大 5 回まで再試行することができます。

TXERR のチェックは、さまざまな CEC ラインの状態または RX 許容誤差設定によって、異なる方法で実行されます。

図 413. TXERR 検出




表 198. TXERR タイミングパラメータ

時間	RXTOL	ms	説明
T_s	x	0	ビット開始イベント。
T_1	1	0.3	論理 1 を示すためにローからハイに移る一番早い時間。
	0	0.4	
T_{n1}	x	0.6	論理 1 を示すためにローからハイに移る公称時間。

表 198. TXERR タイミングパラメータ (続き)

時間	RXTOL	ms	説明
T ₂	0	0.8	論理 1 を示すためにローからハイに移移する一番遅い時間。
	1	0.9	
T _{ns}	x	1.05	公称サンプリング時間。
T ₃	1	1.2	ハイインピーダンス状態 (論理 0) に戻るためにデバイスに許される一番早い時間。
	0	1.3	
T _{n0}	x	1.5	ハイインピーダンス状態 (論理 0) に戻るためにデバイスに許される公称時間。
T ₄	0	1.7	ハイインピーダンス状態 (論理 0) に戻るためにデバイスに許される一番遅い時間。
	1	1.8	
T ₅	1	1.85	後続のビットが開始される一番早い時間。
	0	2.05	
T _{nf}	x	2.4	公称データビット周期。
T ₆	0	2.75	後続のビットが開始される一番遅い時間。
	1	2.95	

36.6 HDMI-CEC 割込み

次の場合に割込みを生成できます。

- 受信ブロック転送が完了または受信エラーが発生した場合の受信時。
- 送信ブロック転送が完了または送信エラーが発生した場合の送信時。

表 199. HDMI-CEC 割込み

割込みイベント	イベントフラグ	イネーブル制御ビット
Rx バイト受信	RXBR	RXBRIE
受信終了	RXEND	RXENDIE
Rx オーバーラン	RXOVR	RXOVRIE
Rx ビット立ち上がりエラー	BRE	BREIE
Rx ショートビット周期エラー	SBPE	SBPEIE
Rx ロングビット周期エラー	LBPE	LBPEIE
Rx 喪失確認応答エラー	RXACKE	RXACKEIE
アービトレーション喪失	ARBLST	ARBLSTIE
Tx バイトリクエスト	TXBR	TXBRIE
送信終了	TXEND	TXENDIE
Tx バッファアンダーラン	TXUDR	TXUDRIE
Tx エラー	TXERR	TXERRIE
Tx 喪失確認応答エラー	TXACKE	TXACKEIE

36.7 HDMI-CEC レジスタ

レジスタの説明で使用されている略語のリストについては、[50 ページのセクション 1.2](#) を参照してください。

36.7.1 CEC 制御レジスタ (CEC_CR)

アドレスオフセット : 0x00

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXEOM	TXSOM	CECEN
													rs	rs	rw

ビット 31:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **TXEOM** : Tx メッセージの終了

TXEOM ビットは、CEC メッセージの最後のバイトの送信を指示するためにソフトウェアによってセットされます。

TXEOM は、TXSOM の場合と同時に、同じ条件下でハードウェアによってクリアされます。

0 : TXDR データバイトは EOM=0 で送信されます。

1 : TXDR データバイトは EOM=1 で送信されます。

注 : **TXEOM** は、**CECEN=1** のときにセットする必要があります。

TXEOM は、TXDR に送信データを書き込む前にセットする必要があります。

TXSOM=0 のときに **TXEOM** がセットされると、送信メッセージは 1 バイト (HEADER) のみで構成されます (PING メッセージ)。

ビット 1 **TXSOM** : Tx メッセージの開始

TXSOM は、CEC メッセージの最初のバイトの送信を指示するためにソフトウェアによってセットされます。CEC メッセージが 1 バイトのみで構成される場合、TXEOM は TXSOM の前にセットする必要があります。

スタートビットは、SFT のカウント後に CEC ライン上で効果的に開始されます。メッセージの受信中に TXSOM がセットされると、送信は受信終了後に開始されます。

TXSOM は、送信アンダーラン (TXUDR=1)、否定応答 (TXACK=1)、および送信エラー (TXERR=1) が発生したときに、メッセージの最後のバイトが肯定応答 (TXEND=1) とともに送信された後で、ハードウェアによってクリアされます。また、CECEN=0 でもクリアされます。アービトラクション喪失 (ARBLST=1) の場合はクリアされず、送信は自動的に再試行されます。

TXSOM は、保留中や実行中の送信リクエストがあるかどうかをアプリケーションに知らせる、ステータスビットとしても使用できます。アプリケーションは、CECEN ビットをクリアすることで送信リクエストをいつでもアポートできます。

0 : 実行中の CEC 送信はありません。

1 : CEC 送信コマンド。

注 : **TXSOM** は、**CECEN=1** のときにセットする必要があります。

TXSOM は、送信データを TXDR で使用できる場合にセットする必要があります。

自己のペリフェラルアドレスを含む HEADER の最初の 4 つのビットは、受信用としてのみ使用される CEC_CFGR.OAR ではなく、TXDR[7:4] から取得されます。

ビット 0 **CECEN** : CEC イネーブル

CECEN ビットは、ソフトウェアによってセット／クリアされます。CECEN=1 の場合にメッセージの受信が開始され、TXSOM 制御が有効化されます。CECEN=0 の場合に CEC ペリフェラルが無効化され、CEC_CR レジスタのすべてのビットがクリアされ、実行中のすべての送受信がアボートされます。

0 : CEC ペリフェラルはオフです。

1 : CEC ペリフェラルはオンです。

36.7.2 CEC 設定レジスタ (CEC_CFGR)

このレジスタは HDMI-CEC コントローラの設定に使用されます。

アドレスオフセット : 0x04

リセット値 : 0x0000 0000

注意 : CECEN=0 の場合のみ、CEC_CFGR に書き込む必要があります。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LSTN	OAR[14:0]														
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	SFT OP	BRDNO GEN	LBPE GEN	BRE GEN	BRE STP	RX TOL	SFT[2:0]		
							rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31 **LSTN** : リッスンモード

LSTN ビットは、ソフトウェアによってセット／クリアされます。

0 : CEC ペリフェラルでは、自己アドレス (OAR) に宛てられたメッセージのみを受信します。他の転送先に宛てられたメッセージは無視されます。ブロードキャストメッセージは常に受信されます。

1 : CEC ペリフェラルでは、肯定応答とともに自己アドレス (OAR) に宛てられたメッセージを受信します。他の転送先に宛てられたメッセージは受信されますが、CEC バスに干渉することはありません。確認応答は送信されません。

ビット 30:16 **OAR[14:0]** : 自己アドレス設定

OAR ビットは、受信モードで考慮する必要がある転送先論理アドレスを選択するために、ソフトウェアによってセットされます。各ビットをセットすると、特定のビット位置によって指定された CEC 論理アドレスが有効になります。

HEADER 受信終了時に、受信した転送先アドレスが有効化されたアドレスと比較されます。アドレスが一致する場合は、受信メッセージが確認応答され、受信されます。アドレスが一致しない場合は、受信メッセージはリッスンモード (LSTN=1) でのみ受信され、確認応答は送信されません。ブロードキャストメッセージは常に受信されます。

例 :

OAR = 0b000 0000 0010 0001 は、アドレス 0x0 および 0x5 が CEC で確認応答されることを意味します。結果として、これらのアドレスのいずれかにそれぞれ宛てられたメッセージが受信されます。

ビット 15:9 予約済みであり、リセット値に保持する必要があります。

ビット 8 **SFTOP** : SFT オプションビット

SFTOPT ビットは、ソフトウェアによってセット／クリアされます。

0 : ソフトウェアによって TXSOM がセットされると、SFT タイマが開始されます。

1 : メッセージの送受信の終了時に SFT タイマが自動的に開始されます。

ビット 7 BRDNOGEN : ブロードキャストでのエラービット生成の回避

BRDNOGEN ビットは、ソフトウェアによってセット／クリアされます。

0 : BRESTP=1 および BREGEN=0 のブロードキャストメッセージで BRE が検出されると、CEC ライン上にエラービットが生成されます。LBPEGEN=0 のブロードキャストメッセージで LBPE が検出されると、CEC ライン上にエラービットが生成されます。

1 : エラービットは、上記と同じ条件では生成されません。リッスンモードがセットされている場合、ブロードキャストメッセージで SBPE が検出されてもエラービットは生成されません。

ビット 6 LBPEGEN : ロングビット周期エラーでのエラービットの生成

LBPEGEN ビットは、ソフトウェアによってセット／クリアされます。

0 : LBPE 検出で、CEC ライン上にエラービットは生成されません。

1 : LBPE 検出で、CEC ライン上にエラービットが生成されます。

注 : **BRDNOGEN=0 の場合、LBPEGEN=0 の場合でもブロードキャストでは LBPE 検出時にエラービットが生成されます。**

ビット 5 BREGEN : ビット立ち上がりエラーでのエラービットの生成

BREGEN ビットは、ソフトウェアによってセット／クリアされます。

0 : BRE 検出で、CEC ライン上にエラービットは生成されません。

1 : BRE 検出で、CEC ライン上にエラービットが生成されます (BRESTP がセットされている場合)。

注 : **BRDNOGEN=0 の場合、BREGEN=0 の場合でもブロードキャストで BRESTP=1 の BRE 検出時にエラービットが生成されます。**

ビット 4 BRESTP : ビット立ち上がりエラーでの Rx 停止

BRESTP ビットは、ソフトウェアによってセット／クリアされます。

0 : BRE 検出で CEC メッセージの受信が停止されることはありません。データビットは 1.05 ms でサンプリングされます。

1 : BRE 検出でメッセージの受信が停止されます。

ビット 3 RXTOL : Rx 許容誤差

RXTOL ビットは、ソフトウェアによってセット／クリアされます。

0 : 標準許容誤差マージン

- スタートビット : +/- 200 μ s 立ち上がり、+/- 200 μ s 立ち下がり
- データビット : +/- 200 μ s 立ち上がり、+/- 350 μ s 立ち下がり

1 : 拡張された許容誤差

- スタートビット : +/- 400 μ s 立ち上がり、+/- 400 μ s 立ち下がり
- データビット : +/- 300 μ s 立ち上がり、+/- 500 μ s 立ち下がり

ビット 2:0 SFT[2:0] : 信号フリータイム

SFT ビットは、ソフトウェアによってセットされます。SFT=0x0 設定では、送信前に待った公称データビット周期数は、送信履歴に従って、ハードウェアによって支配されます。その他の設定では、SFT 番号はソフトウェアによって決定されます。

- 0x0
 - CEC が、送信が失敗した最後のバスイニシエータである場合、2.5 データビット周期 (ARBLST=1、TXERR=1、TXUDR=1、または TXACK= 1)
 - CEC が新しいバスイニシエータである場合、4 データビット周期
 - CEC が、送信が成功した最後のバスイニシエータである場合、6 データビット周期 (TXEOM=1)
- 0x1 : 0.5 公称データビット周期
- 0x2 : 1.5 公称データビット周期
- 0x3 : 2.5 公称データビット周期
- 0x4 : 3.5 公称データビット周期
- 0x5 : 4.5 公称データビット周期
- 0x6 : 5.5 公称データビット周期
- 0x7 : 6.5 公称データビット周期

36.7.3 CEC Tx データレジスタ (CEC_TXDR)

アドレスオフセット : 0x8

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXD[7:0]							
								w	w	w	w	w	w	w	w

ビット 31:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:0 **TXD[7:0]** : Tx データ

TXD は、送信されるデータバイトを含む書き込み専用のレジスタです。

36.7.4 CEC Rx データレジスタ (CEC_RXDR)

アドレスオフセット : 0xC

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXD[7:0]							
								r	r	r	r	r	r	r	r

ビット 31:8 予約済みであり、リセット値に保持する必要があります。

ビット 7:0 **RXD[7:0]** : Rx データ

RXD は読み出し専用で、CEC ラインから受信した最後のデータバイトを含みます。

36.7.5 CEC 割込みおよびステータスレジスタ (CEC_ISR)

アドレスオフセット : 0x10

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	TX ACKE	TX ERR	TX UDR	TX END	TXBR	ARB LST	RX ACKE	LBPE	SBPE	BRE	RX OVR	RX END	RXBR
			rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1

ビット 31:13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **TXACKE** : Tx 喪失確認応答エラー

送信モードでは、TXACKE はハードウェアによってセットされ、アプリケーションに確認応答を受信していないことを知らせます。ブロードキャスト送信の場合、TXACKE はアプリケーションに否定応答を受信したことを知らせます。TXACKE はメッセージの送信をアボートし、TXSOM および TXEOM 制御をクリアします。TXACKE はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 11 **TXERR** : Tx エラー

送信モードでは、CEC イニシエータがリリース中に CEC ラインでローインピーダンスを検出した場合に、ハードウェアによって TXERR がセットされます。TXERR はメッセージの送信をアボートし、TXSOM および TXEOM 制御をクリアします。TXERR はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 10 **TXUDR** : Tx バッファアンダーラン

送信モードでは、次のバイト送信前の TXDR のロードにアプリケーションが間に合わなかった場合に、ハードウェアによって TXUDR がセットされます。TXUDR はメッセージの送信をアボートし、TXSOM および TXEOM 制御ビットをクリアします。TXUDR はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 9 **TXEND** : 送信終了

TXEND は、CEC メッセージの最後のバイトが正常に送信されたことをアプリケーションに知らせるために、ハードウェアによってセットされます。TXEND は、TXSOM および TXEOM 制御ビットをクリアします。TXEND はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 8 **TXBR** : Tx バイトリクエスト

TXBR は、次の送信データを TXDR に書き込む必要があることをアプリケーションに知らせるために、ハードウェアによってセットされます。TXBR は、現在送信されたバイトの 4 番目のビットが送信されたときにセットされます。アプリケーションでは、送信アンダーランエラー (TXUDR) が発生する前に、6 公称データビット周期内の TXDR に次のバイトを書き込む必要があります。TXBR はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 7 **ARBLST** : アービトレーション喪失

ARBLST は、TXSOM コマンドに続くアービトレーション喪失イベントによって CEC デバイスが受信に切り換わることをアプリケーションに知らせるために、ハードウェアによってセットされます。ARBLST の原因は、先に開始される、またはより高い HEADER 優先順位で同時に開始される、競合するいずれかの CEC デバイスです。ARBLST のアサート後、TXSOM ビットでは次の送信試行を保留のままとします。ARBLST はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 6 RXACHE : Rx 喪失確認応答

受信モードでは、RXACHE はハードウェアによってセットされ、CEC ラインで確認応答を確認できなかったことをアプリケーションに知らせます。RXACHE はブロードキャストメッセージにのみ適用でき、またリッスンモードでは直接アドレス指定されていないメッセージにも適用できます（転送先アドレスは OAR では無効）。RXACHE はメッセージの受信をアボートします。

RXACHE はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 5 LBPE : Rx ロングビット周期エラー

ロングビット周期エラーのデータビット波形が検出された場合、LBPE はハードウェアによってセットされます。立ち下がりエッジが存在している場合、LBPE は、RXTOL が許容する最大ビット拡張許容誤差の最後にセットされます。LBPE は、常に CEC メッセージの受信を停止します。LBPE で、LBPEGEN=1 のときに CEC ライン上にエラービットが生成されます。ブロードキャストの場合は、LBPEGEN=0 の場合でもエラービットが生成されます。

LBPE はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 4 SBPE : Rx ショートビット周期エラー

ショートビット周期エラーのデータビット波形が検出された場合、SBPE はハードウェアによってセットされます。SBPE は、想定された立ち下がりエッジの発生時にセットされます。SBPE で、CEC ライン上にエラービットが生成されます。

SBPE はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 3 BRE : Rx ビット立ち上がりエラー

ビット立ち上がりエラーのデータビット波形が検出された場合、BRE はハードウェアによってセットされます。立ち上がりエッジが存在している場合、BRE は、立ち上がりエッジの誤配置が発生したとき、または RXTOL が許容する最大 BRE 許容誤差の最後にセットされます。BRESTOP=1 のとき、BRE ではメッセージの受信を停止します。BRE で、BREGEN=1 のときに CEC ライン上にエラービットが生成されます。

BRE はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 2 RXOVR : Rx オーバーラン

新しいバイトの受信時に RXBR がクリアされていない場合や RXD に保存されていない場合、RXOVR はハードウェアによってセットされます。RXOVR アサートではメッセージの受信を停止するため、確認応答は送信されません。ブロードキャストの場合、否定応答が送信されます。

RXOVR はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 1 RXEND : 受信終了

RXEND は、CEC ラインから CEC メッセージの最後のバイトを受信し、RXD バッファに格納したことをアプリケーションに知らせるために、ハードウェアによってセットされます。RXEND は、RXBR と同じ時間でセットされます。

RXEND はソフトウェアで 1 を書き込むことによってクリアされます。

ビット 0 RXBR : Rx バイト受信

RXBR ビットは、CEC ラインから新しいバイトを受信し、RXD バッファに格納したことをアプリケーションに知らせるために、ハードウェアによってセットされます。

RXBR はソフトウェアで 1 を書き込むことによってクリアされます。

36.7.6 CEC 割込み有効レジスタ (CEC_IER)

アドレスオフセット : 0x14

リセット値 : 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	TXACK IE	TXERR IE	TX UDRIE	TXEND IE	TXBR IE	ARBLST IE	RXACK IE	LBPE IE	SBPE IE	BREIE	RXOVR IE	RXEND IE	RXBR IE
			rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

ビット 31:13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **TXACKIE** : Tx 喪失確認応答エラー割込み有効

TXACKIE ビットは、ソフトウェアによってセット/クリアされます。

0 : TXACKIE 割込み無効

1 : TXACKIE 割込み有効

ビット 11 **TXERRIE** : Tx エラー割込み有効

TXERRIE ビットは、ソフトウェアによってセット/クリアされます。

0 : TXERRIE 割込み無効

1 : TXERRIE 割込み有効

ビット 10 **TXUDRIE** : Tx アンダーラン割込み有効

TXUDRIE ビットは、ソフトウェアによってセット/クリアされます。

0 : TXUDRIE 割込み無効

1 : TXUDRIE 割込み有効

ビット 9 **TXENDIE** : Tx メッセージの終了割込み有効

TXENDIE ビットは、ソフトウェアによってセット/クリアされます。

0 : TXENDIE 割込み無効

1 : TXENDIE 割込み有効

ビット 8 **TXBRIE** : Tx バイトリクエスト割込み有効

TXBRIE ビットは、ソフトウェアによってセット/クリアされます。

0 : TXBRIE 割込み無効

1 : TXBRIE 割込み有効

ビット 7 **ARBLSTIE** : アービトレーション喪失割込み有効

ARBLSTIE ビットは、ソフトウェアによってセット/クリアされます。

0 : ARBLSTIE 割込み無効

1 : ARBLSTIE 割込み有効

ビット 6 **RXACKIE** : Rx 喪失確認応答エラー割込み有効

RXACKIE ビットは、ソフトウェアによってセット/クリアされます。

0 : RXACKIE 割込み無効

1 : RXACKIE 割込み有効

ビット 5 **LBPEIE** : ロングビット周期エラー割込み有効

LBPEIE ビットは、ソフトウェアによってセット/クリアされます。

0 : LBPEIE 割込み無効

1 : LBPEIE 割込み有効

ビット 4 **SBPEIE** : ショートビット周期エラー割込み有効

SBPEIE ビットは、ソフトウェアによってセット／クリアされます。

0 : SBPE 割込み無効

1 : SBPE 割込み有効

ビット 3 **BREIE** : ビット立ち上がりエラー割込み有効

BREIE ビットは、ソフトウェアによってセット／クリアされます。

0 : BRE 割込み無効

1 : BRE 割込み有効

ビット 2 **RXOVRIE** : Rx バッファオーバーラン割込み有効

RXOVRIE ビットは、ソフトウェアによってセット／クリアされます。

0 : RXOVR 割込み無効

1 : RXOVR 割込み有効

ビット 1 **RXENDIE** : 受信終了割込み有効

RXENDIE ビットは、ソフトウェアによってセット／クリアされます。

0 : RXEND 割込み無効

1 : RXEND 割込み有効

ビット 0 **RXBRIE** : Rx バイト受信割込み有効

RXBRIE ビットは、ソフトウェアによってセット／クリアされます。

0 : RXBR 割込み無効

1 : RXBR 割込み有効

注意 : (*) CECEN=0 の場合は、CEC_IER に書き込む必要があります。

36.7.7 HDMI-CEC レジスタマップ

次の表に HDMI-CEC レジスタの一覧を示します。

表 200. HDMI-CEC レジスタマップとリセット値

オフ セット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
0x00	CEC_CR	Res.	Res.																																				
	リセット値																														0	0	0						
0x04	CEC_CFGR	LSTN	OAR[14:0]																										SFTOPT	BRDNOGEN	LBPEGEN	BREGEN	BRESTP	RXTOL	SFT[2:0]				
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0								0	0	0	0	0	0	0	0	0					
0x08	CEC_TXDR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXD[7:0]													
	リセット値																									0	0	0	0	0	0	0	0	0	0				
0x0C	CEC_RXDR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RXD[7:0]													
	リセット値																									0	0	0	0	0	0	0	0	0	0				
0x10	CEC_ISR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXACKIE	TXERR	TXUDR	TXEND	TXBR		0	0	0	0	0	0	0	0				
	リセット値																					0	0	0	0	0	0	0	0	0	0	0	0	0					
0x14	CEC_IER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	TXACKIE	TXERRIE	TXUDRIE	TXENDIE	TXBRIE	ARBLSIE	RXACKIE	LBPEIE	SBPEIE	BREIE	RXOVRIE	RXENDIE	RXBRIE					
	リセット値																					0	0	0	0	0	0	0	0	0	0	0	0	0					

レジスタ境界アドレスについては [54 ページのセクション 2.2.2](#) を参照してください。

37 デバッグサポート (DBG)

37.1 概要


STM32G0x1 は、Cortex[®]-M0+ コアを中心にして構築されており、高度なデバッグ機能のためのハードウェア拡張機能を含んでいます。デバッグ拡張機能によって、コアは、特定の命令フェッチ時（ブレークポイント）またはデータアクセス時（ウォッチポイント）に停止することができます。停止したとき、コアの内部状態とシステムの外部状態を調査することができます。調査が終わったら、コアとシステムを復元して、プログラム実行を再開することができます。

デバッグ機能は、STM32G0x1 MCU への接続時とデバッグ時にデバッガによって使用されます。

デバッグ用に、次のインタフェースを使用できます。

- シリアルワイヤ

図 414. ブロック図 - STM32G0x1 MCU および Cortex[®]-M0+ レベルのデバッグサポート



1. Cortex[®]-M0+ コアに内蔵されているデバッグ機能は、Arm CoreSight Design Kit のサブセットです。

Arm[®]Cortex[®]-M0+ コアは、統合的なオンチップデバッグサポート機能を提供します。この機能は以下の要素で構成されます。

- SW-DP : シリアルワイヤ
- BPU : ブレークポイントユニット
- DWT : データウォッチポイントトリガ

また、STM32G0x1専用の以下のデバッグ機能も内蔵されています。

- 柔軟性の高いデバッグピンの割り当て
- MCU デバッグボックス (低電力モードのサポート、ペリフェラルクロックの制御など)

注: Arm® Cortex®-M0+ コアがサポートするデバッグ機能の詳細については、Cortex®-M0+ テクニカルリファレンスマニュアルを参照してください ([セクション 37.2 : Arm リファレンス資料](#))。

37.2 Arm リファレンス資料

- Cortex®-M0+テクニカルリファレンスマニュアル (TRM) (<http://infocenter.arm.com> から入手可能)。
- Arm Debug Interface V5
- Arm CoreSight Design Kit revision r1p1 Technical Reference Manual

37.3 ピン名とデバッグポートピン

STM32G0x1 MCUは、使用できるピン数の異なるさまざまなパッケージに組み込まれています。

37.3.1 SWD ポートピン

汎用入出力のオルタネート機能として、2 個のピンが SW-DP 用の出力に使用されます。これらのピンはすべてのパッケージで使用できます。

表 201. SW デバッグポートピン

SW-DP ピン名	SW デバッグポート		ピン割り当て
	タイプ	デバッグ割り当て	
SWDIO	I/O	シリアルワイヤデータ入出力	PA13
SWCLK	I	シリアルワイヤクロック	PA14

37.3.2 SW-DP ピンの割り当て

リセット後 (SYSRESETn または PORESETn)、SW-DP 用に使用されるピンは、デバッグホストによってすぐに使用可能な専用ピンとして割り当てられます。

ただし、MCU は SWD ポートを無効にすることができますので、汎用 IO (GPIO) に使用する関連ピンを解放する可能性もあります。SW-DPポートピンを無効にする方法の詳細については、[セクション 6.3.2 : 199 ページのI/O ピンオルタネート機能マルチプレクサと配置](#)を参照してください。

37.3.3 SWD ピンでの内部プルアップ／プルダウン

SW 入出力がユーザソフトウェアによって解放されると、GPIO コントローラがこれらのピンを制御します。GPIO 制御レジスタがリセット状態にあるとき、入出力も同じ状態になります。

- SWDIO : 入力プルアップ
- SWCLK : 入力プルダウン

プルアップおよびプルダウン抵抗を内蔵しているため、外部抵抗を追加する必要がありません。

37.4 ID コードとロック機構

MCU 内部には、いくつかの ID コードがあります。ST 社がツール設計者（たとえば、Keil 社、IAR 社、Raisonance 社）に強く推奨するのは、アドレス 0x40015800 に配置されている MCU デバイス ID コードを使用してデバッグをロックすることです。

デバッガ／プログラマツールでは、DEV_ID[15:0] のみを識別に使用してください（リビジョン ID を考慮しません）。

37.5 SWD ポート

37.5.1 SWD プロトコルの概要

この同期式シリアルプロトコルでは、次の 2 個のピンを使用します。

- SWCLK : ホストからターゲットへのクロック
- SWDIO : 双方向

このプロトコルでは、2 バンクのレジスタ（DPACC レジスタと APACC レジスタ）の読出し／書込みが可能です。ビットは、ワイヤ上を LSB ファーストで転送されます。

SWDIO を双方向管理するには、ボード上でラインがプルアップされている必要があります（Arm の推奨値は 100 kΩ）。

プロトコルで SWDIO の方向が変化するたびに、ラインがホストからもターゲットからも駆動されないターンアラウンド時間が挿入されます。このターンアラウンド時間のデフォルトは 1 ビット時間ですが、SWCLK 周波数の設定によって調整できます。

37.5.2 SWD プロトコルシーケンス

各シーケンスは 3 つのフェーズで構成されます。

1. ホストによって送信されるパケットリクエスト（8 ビット）
2. ターゲットによって送信される確認応答（3 ビット）
3. ホストまたはターゲットによって送信されるデータ転送フェーズ（33 ビット）

表 202. パケットリクエスト（8 ビット）

ビット	名前	説明
0	Start	"1"である必要があります。
1	APnDP	0 : DP アクセス 1 : AP アクセス
2	RnW	0 : 書込みリクエスト 1 : 読出しリクエスト
4:3	A[3:2]	DP または AP レジスタのアドレスフィールド（ 1214 ページの表 206 を参照）
5	Parity	先行するビットの 1 ビットパリティ
6	STOP	0
7	Park	ホストによって駆動されません。プルアップの効果で、ターゲットには「1」と読み出される必要があります。

DPACC レジスタと APACC レジスタの詳細については、Cortex®-M0+ TRM を参照してください。

パケットリクエストの後には、必ずホストもターゲットもラインを駆動しないターンアラウンド時間（デフォルトでは 1 ビット）が続きます。

表 203. ACK 応答 (3 ビット)

ビット	名前	説明
0..2	ACK	001 : FAULT 010 : WAIT 100 : OK

読出しトランザクションの場合や、受信した ACK 応答が"WAIT" または"FAULT" の場合にのみ、ACK応答の後にターンアラウンド時間が続く必要があります。

表 204. データ転送 (33 ビット)

ビット	名前	説明
0..31	WDATA または RDATA	書込み／読出しデータ
32	Parity	32 データビットの 1 ビットパリティ

読出しトランザクションの場合にのみ、データ転送の後にターンアラウンド時間が続く必要があります。

37.5.3 SW-DP ステートマシン (リセット、アイドル状態、ID コード)

SW-DP のステートマシンには、SW-DP を識別する内部 ID コードがあります。これは JEP-106 規格に準じています。この ID コードは、Arm のデフォルトであり、**0x0BB11477**（Cortex[®]-M0+に対応）がセットされています。

注： SW-DP ステートマシンは、ターゲットがこの ID コードを読み出すまで非アクティブであることに注意してください。

- パワーオンリセット後、またはラインが 50 サイクルより長い間ハイレベルにあったあとでは、SW-DP ステートマシンはリセット状態になります。
- リセット状態のあと、ラインが 2 サイクル以上の間ローレベルであれば、SW-DP ステートマシンはアイドル状態になります。
- リセット状態のあとは、まずアイドル状態に入り、次に DP-SW ID CODE レジスタの読出しアクセスを行う**必要があります**。そうしないと、ターゲットは、他のトランザクションに対して ACK 応答の "FAULT" を発行します。

SW-DP ステートマシンの詳細については、Cortex[®]-M0+ TRM および CoreSight Design Kit r1p0 TRMを参照してください。

37.5.4 DP と AP の読出し／書込みアクセス

- DP への読出しアクセスはポストされません。つまり、ターゲットは、ACK 応答が "OK" の場合はただちに応答し、ACK 応答が "WAIT" の場合は遅れて応答します。
- AP への読出しアクセスはポストされます。つまり、アクセスの結果は次の転送時に返されます。次のアクセスが AP アクセスでない場合、結果を得るには DP-RDBUFF レジスタを読み出す必要があります。AP 読出しアクセスが成功したかどうかを判断するため、DP-CTRL/STAT レジスタの READOK フラグは、AP 読出しアクセスまたは RDBUFF 読出しリクエストのたびに更新されます。
- SW-DP は、DP と AP の両方の書込みに使用できる書込みバッファを実装しているため、たとえ他のトランザクションが未処理であっても、書込み動作を受け付けることができます。書込みバッファがフルのとき、ター

ゲットの ACK 応答は"WAIT"です。例外として、IDCODE 読出し、CTRL/STAT 読出し、または ABORT 書込みは、書込みバッファがフルであっても受け付けられます。

- 非同期クロックドメイン SWCLK と HCLK によって、書込みを内部的に有効にするには、書込みトランザクション後（パリティビット後）に SWCLK の 2 サイクルが余分に必要となります。これらのサイクルは、ラインをローレベルに駆動している間（アイドル状態）に適用してください。
これは、パワーアップリクエストのために CTRL/STAT の書込みを行う際に特に重要です。パワーアップを必要とする次のトランザクションがただちに発生すると、そのトランザクションは失敗します。

37.5.5 SW-DP レジスタ

これらのレジスタへのアクセスは、APnDP = 0 のときに開始されます。

表 205. SW-DP レジスタ

A[3:2]	読出し／ 書込み	SELECT レジスタの CTRLSEL ビット	レジスタ	注
00	読出し		IDCODE	製造者コードは、Cortex®-M0+ のデフォルトの Arm コードに設定されます： 0x0BC11477 （SW-DP を識別）。
00	書込み		ABORT	
01	読出し／ 書込み	0	DP CTRL/STAT	用途は以下のとおりです。 – システム／デバッグパワーアップのリクエスト – AP アクセス用の転送動作の設定 – プッシュ比較／プッシュ検証動作の制御 – ステータスフラグ（オーバーラン、パワーアップの確認応答）の読出し
01	読出し／ 書込み	1	WIRE CONTROL	物理的なシリアルポートプロトコルの設定（ターンアラウンド時間など）を行います。
10	読出し		READ RESEND	元の AP 転送を反復しなくても、破壊されたデバッグ転送からの読出しデータの復旧を可能にします。
10	書込み		SELECT	現在のアクセスポートとアクティブな 4 ワードレジスタウィンドウを選択します。
11	読出し／ 書込み		読出しバッファ	AP アクセスはポストされるため、この読出しバッファは効果的です（AP 読出しリクエストの結果は、次の AP トランザクションで取得できる）。 この読出しバッファは、新しいトランザクションを開始することなく、前回の読出しの結果として AP から出力されるデータをキャプチャします。

37.5.6 SW-AP レジスタ

これらのレジスタへのアクセスは、APnDP = 1 のときに開始されます。

次の項目の組み合わせで、多くの AP レジスタをアドレス指定します。

- シフトされた値 A[3:2]
- DP SELECT レジスタの現在値

表 206. シフトされた値 A[3:2] によってアドレス指定される
32 ビットデバッグポートレジスタ

アドレス	A[3:2] の値	説明
0x0	00	予約済みであり、リセット値に保持する必要があります。
0x4	01	DP CTRL/STAT レジスタ：次の目的で使用されます。 – システム／デバッグパワーアップのリクエスト – AP アクセス用の転送動作の設定 – プッシュ比較／プッシュ検証動作の制御 – ステータスフラグ（オーバーラン、パワーアップの確認応答）の読出し
0x8	10	DP SELECT レジスタ：現在のアクセスポートとアクティブな 4 ワードレジスタウィンドウの選択に使用されます。 – ビット 31:24：(APSEL)：現在の AP を選択します。 – ビット 23:8：予約済み – ビット 7:4：(APBANKSEL)：現在の AP でアクティブな 4 ワードレジスタウィンドウを選択します。 – ビット 3:0：予約済み
0xC	11	DP RDBUFF レジスタ：一連の動作のあとで（新しい JTAG-DP 動作をリクエストせずに）、デバッグが最終結果を得られるようにします。

37.6 コアデバッグ

コアデバッグはコアデバッグレジスタを通じてアクセスされます。これらのレジスタへのデバッグアクセスには、デバッグアクセスポートを使用します。コアデバッグは 4 個のレジスタで構成されています。

表 207. コアデバッグレジスタ

レジスタ	説明
DHCSR	32 ビットのデバッグ停止制御／ステータスレジスタ： レジスタプロセッサの状態についてのステータス情報を提供し、コアデバッグを有効にし、プロセッサの停止とステップ実行を行います。
DCRSR	17 ビットのデバッグコアレジスタセクタレジスタ： データの転送先または転送元となるプロセッサレジスタを選択します。
DCRDR	32 ビットのデバッグコアレジスタデータレジスタ： DCRSR（セクタ）レジスタによって選択されたプロセッサとの間でレジスタの読出しおよび書込みに使用するデータを保持します。
DEMCR	32 ビットのデバッグ例外／モニタ制御レジスタ： ベクタキャッチとデバッグモニタの制御を行います。

これらのレジスタは、システムリセットによってはリセットされません。パワーオンリセットによってのみリセットされます。詳細については、Cortex®-M0+ TRM を参照してください。

リセット時に停止させるには、以下の手順が必要です。

- デバッグ例外／モニタ制御レジスタのビット 0 (VC_CORRESET) を有効にします。
- デバッグホールト制御／ステータスレジスタのビット 0 (C_DEBUGEN) を有効にします。

37.7 BPU (ブレイクポイントユニット)

Cortex[®]-M0+ BPU を実装することで、4 つのブレイクポイントレジスタが提供されます。BPU は、ARMv7-M (Cortex-M3 および Cortex-M4) で使用可能なフラッシュパッチブレイクポイント (FPB) ブロックのサブセットです。

37.7.1 BPU の機能

プロセッサのブレイクポイントは PC ベースのブレイクポイント機能を実装しています。

BPU CoreSight 識別レジスタ、およびそれらのアドレスやアクセスタイプに関する詳細は、ARMv6-M ARM および ARM CoreSight Components Technical Reference Manual を参照してください。

37.8 DWT (データウォッチポイント)

Cortex[®]-M0+ DWT を実装することで、2 つのウォッチポイントレジスタが提供されます。

37.8.1 DWT の機能

プロセッサのウォッチポイントは、データアドレスと PC ベースのウォッチポイント機能を果たす PC サンプリングレジスタの両方を実装し、コンパレータのアドレスマスキングをサポートしています (ARMv6-M ARMを参照)。

37.8.2 DWT プログラムカウンタサンプルレジスタ

データウォッチポイントユニットを実装しているプロセッサは、ARMv6-M のオプション品である DWT プログラムカウンタサンプルレジスタ (DWT_PCSR)も実装しています。このレジスタによって、デバッグは、プロセッサを停止せずに定期的に PC をサンプリングすることができます。これにより、粒度の荒いプロファイリングが提供されます。詳細については、ARMv6-M ARM を参照してください。

Cortex[®]-M0+ DWT_PCSR は、条件コードに成功した命令と失敗した命令の両方を記録します。

37.9 MCU デバッグコンポーネント (DBG)

MCU デバッグコンポーネントは、デバッガによる以下のサポート機能を支援します。

- 低電力モード
- ブレークポイントにおける、タイマ、ウォッチドッグ、および I2C のクロック制御

37.9.1 低電力モードのデバッグサポート

低電力モードに入るには、WFI または WFE 命令を実行する必要があります。

MCU はいくつかの低電力モードを実装しており、CPU クロックを無効にしたり、CPU の消費電力を低減したりすることができます。

デバッグセッション中には、コアは FCLK や HCLK をオフにすることはできません。デバッグ時のデバッガ接続に必要なため、これらをアクティブな状態に保つ必要があります。MCU は、ユーザが低電力モードでソフトウェアをデバッグするための特殊な手段を備えています。

このため、デバッガホストは、最初にいくつかのデバッグ設定レジスタをセットして、低電力モード動作を変更する必要があります。

- SLEEP モードの場合、FCLK および HCLK は有効のままです。したがって、このモードは標準的なデバッグ機能になんら制限を加えないことが分かります。
- STOP および STANDBY モードの場合、DBG_ストップビットをデバッガによって事前にセットする必要があります。

これによって、内部 RC オシレータクロックが、STOP モードで FCLK と HCLK を供給できます。

37.9.2 タイマ、ウォッチドッグ、および I²C のデバッグサポート

ブレークポイントにおいては、以下に示すタイマのカウンタやウォッチドッグの動作方法を選択する必要があります。

- ブレークポイントの中でもカウンタを継続できます。この動作は、たとえば、PWM がモータを制御しているときに一般的に必要です。
- ブレークポイントの中でカウンタを停止できます。この動作はウォッチドッグ用に必要です。

I²C の場合、ブレークポイントにおいては SMBUS タイムアウトをブロックするように選択できます。

37.10 DBG レジスタ

37.10.1 DBG デバイス ID コードレジスタ (DBG_IDCODE)

STM32G071xx and STM32G081xx 製品は、デバイスとそのダイのリビジョンを識別するデバイス ID コードを内蔵しています。

このコードは、ソフトウェアデバッグポート (2 本の ピン)、またはユーザソフトウェアによってアクセスできます。

DBG_IDCODE

アドレスオフセット : 0x00

32 ビットアクセスのみサポートされます。読み出し専用。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
REV_ID															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	DEV_ID											
				r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:16 **REV_ID[15:0]** リビジョン識別子

このフィールドは、デバイスのリビジョンを示します。表 208 を参照してください。

ビット 15:12 予約済み。0b0110 を読み出します。

ビット 11:0 **DEV_ID[11:0]** : デバイス識別子

このフィールドは、デバイス ID を示します。表 208 を参照してください。

表 208. DEV_ID および REV_ID フィールドの値

デバイス	DEV_ID	リビジョンコード	リビジョン番号	REV_ID
STM32G071xx and STM32G081xx	0x460	A	1.0	0x1000
STM32G071xx and STM32G081xx	0x460	Z	1.1	0x1000
STM32G071xx and STM32G081xx	0x460	B	2.0	0x2000

37.10.2 DBG 設定レジスタ (DBG_CR)

このレジスタは、デバッグ中の MCU の低電力モードを設定します。

このレジスタは POR によって非同期にリセットされます (システムリセットではリセットされません)。システムリセット中に、デバッグによって書き込みが可能です。

デバッグホストがこの機能をサポートしない場合でも、ユーザソフトウェアによってこのレジスタに書き込むことが可能です。

アドレスオフセット : 0x04

POR リセット : 0x0000 0000 (システムリセットではリセットされません)

32 ビットアクセスのみサポートされます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBG_	DBG_	Res.
													STANDBY	STOP	
													rw	rw	

ビット 31:3 予約済みであり、リセット値に保持する必要があります。

ビット 2 **DBG_STANDBY** : デバッグ STANDBY および SHUTDOWN モード

0 : (FCLK=オフ、HCLK=オフ) デジタル部全体が電源オフになります。

ソフトウェアから見て、STANDBY および SHUTDOWN モードから抜けることは、リセットベクタのフェッチと同じことです (ただし、いくつかのステータスビットは MCU が STANDBY モードから再開していることを示します)。

1 : (FCLK=オン、HCLK=オン) この場合、デジタル部は電源オフ状態ではなく、FCLK と HCLK は引き続きアクティブ状態の内部 RC オシレータから供給されます。さらに、MCU は STANDBY および SHUTDOWN モード中にシステムリセットを生成するため、STANDBY および SHUTDOWN モードから抜けることはリセットからのフェッチと同じです。

ビット 1 **DBG_STOP** : デバッグ STOP モード

0 : (FCLK=オフ、HCLK=オフ) STOP モードでは、クロックコントローラがすべてのクロック (HCLK と FCLK を含む) を無効にします。STOP モードから抜けると、クロック設定はリセット後の場合と同じになります (CPU は 8 MHz の内部 RC オシレータ (HSI) から供給されます)。したがって、ソフトウェアは、クロックコントローラを再プログラムして、PLL やクリスタル発振子などを有効にする必要があります。

1 : (FCLK=オン、HCLK=オン) この場合、STOP モードに入ると、FCLK と HCLK は STOP モードでもアクティブ状態の内部 RC オシレータから供給されます。STOP モードから抜けるとき、ソフトウェアは、クロックコントローラを再プログラムして、PLL やクリスタル発振子などを有効にする必要があります (DBG_STOP=0 の場合と同様です)。

37.10.3 DBG APB フリーズレジスタ 1 (DBG_APB_FZ1)

このレジスタは、デバッグ中の MCU のタイマ、RTC、IWDG、WWDG、および I2C SMBUS ペリフェラルのクロックを設定します。

このレジスタは POR によって非同期にリセットされます（システムリセットではリセットされません）。システムリセット中に、デバッグによって書き込みが可能です。

アドレスオフセット : 0x08

パワーオンリセット (POR) : 0x0000 0000（システムリセットではリセットされません）

32 ビットアクセスのみサポートされます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DBG_LPTIM1_STOP	DBG_LPTIM2_STOP	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBG_I2C1_SMBUS_TIMEOUT	Res.	Res.	Res.	Res.	Res.
rw	rw									rw					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	DBG_IWDG_STOP	DBG_WWDG_STOP	DBG_RTC_STOP	Res.	Res.	Res.	Res.	DBG_TIM7_STOP	DBG_TIM6_STOP	Res.	Res.	DBG_TIM3_STOP	DBG_TIM2_STOP
			rw	rw	rw					rw	rw			rw	rw

ビット 31 **DBG_LPTIM1_STOP** : コア停止時の LPTIMER1 カウンタのクロック

このビットは、コア停止時の LPTIMER1 のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 30 **DBG_LPTIM2_STOP** : コア停止時の LPTIMER2 カウンタのクロック

このビットは、コア停止時の LPTIMER2 のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 29:22 予約済みであり、リセット値に保持する必要があります。

ビット 21 **DBG_I2C1_SMBUS_TIMEOUT** : コア停止時の SMBUS タイムアウト

0 : 通常モードと同じ動作です。

1 : SMBUS タイムアウトは停止されます。

ビット 20:13 予約済みであり、リセット値に保持する必要があります。

ビット 12 **DBG_IWDG_STOP** : コア停止時の IWDG カウンタのクロック

このビットは、コア停止時の IWDG のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 11 **DBG_WWDG_STOP** : コア停止時の WWDG カウンタのクロック

このビットは、コア停止時の WWDG のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 10 **DBG_RTC_STOP** : コア停止時の RTC カウンタのクロック

このビットは、コア停止時の RTC のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 9:6 予約済みであり、リセット値に保持する必要があります。

ビット 5 **DBG_TIM7_STOP** : コア停止時の TIM7 カウンタのクロック

このビットは、コア停止時の ITIM7 のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 4 **DBG_TIM6_STOP** : コア停止時の TIM6 カウンタのクロック

このビットは、コア停止時の TIM6 のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 3:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **DBG_TIM3_STOP** : コア停止時の TIM3 カウンタのクロック

このビットは、コア停止時の TIM3 のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 0 **DBG_TIM2_STOP** : コア停止時の TIM2 カウンタのクロック

このビットは、コア停止時の TIM2 のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

37.10.4 DBG APB フリーズレジスタ 2 (DBG_APB_FZ2)

このレジスタは、MCU がデバッグ中のときのタイマカウンタのクロックを設定します。

このレジスタは POR によって非同期にリセットされます（システムリセットではリセットされません）。システムリセット中に、デバッグによって書き込みが可能です。

アドレスオフセット : 0x0C

POR : 0x0000 0000（システムリセットではリセットされません）

32 ビットアクセスのみサポートされます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBG_TIM17_STOP	DBG_TIM16_STOP	DBG_TIM15_STOP
													rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DBG_TIM14_STOP	Res.	Res.	Res.	DBG_TIM1_STOP	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
rw				rw											

ビット 31:19 予約済みであり、リセット値に保持する必要があります。

ビット 18 **DBG_TIM17_STOP** : コア停止時の TIM17 カウンタのクロック

このビットは、コア停止時の TIM17 のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 17 **DBG_TIM16_STOP** : コア停止時の TIM16 カウンタのクロック

このビットは、コア停止時の TIM16 のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 16 **DBG_TIM15_STOP** : コア停止時の TIM15 カウンタのクロック

このビットは、コア停止時の TIM15 のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 15 **DBG_TIM14_STOP** : コア停止時の TIM14 カウンタのクロック

このビットは、コア停止時の TIM14 のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 14:12 予約済みであり、リセット値に保持する必要があります。

ビット 11 **DBG_TIM1_STOP** : コア停止時の TIM1 カウンタのクロック

このビットは、コア停止時の TIM1 のカウンタのクロックを有効/無効にします。

0 : 有効化

1 : 無効化

ビット 10:0 予約済みであり、リセット値に保持する必要があります。

37.10.5 DBG レジスタマップ

次の表にデバッグレジスタの一覧を示します。

表 209. DBG レジスタマップとリセット値

オフ セット	レジスタ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x00	DBG_IDCODE	REV_ID																Res.	Res.	Res.	Res.	DEV_ID											
	リセット値 ⁽¹⁾	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	0	1	1	0	X	X	X	X	X	X	X	X	X	X	X	X
0x04	DBG_CR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBG_STANDBY	DBG_STOP	Res.
	リセット値																													0	0		
0x08	DBG_APB_FZ1	DBG_LPTIM1_STOP	DBG_LPTIM2_STOP	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBG_I2C1_SMBUS_TIMEOUT	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBG_IWDG_STOP	DBG_WWDG_STOP	DBG_RTC_STOP	Res.	Res.	Res.	Res.	Res.	DBG_TIM7_STOP	DBG_TIM6_STOP	Res.	Res.	
	リセット値	0	0										0								0	0	0						0	0			0
0x0C	DBG_APB_FZ2	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DBG_TIM17_STOP	DBG_TIM16_STOP	DBG_TIM15_STOP	DBG_TIM14_STOP	Res.	Res.	Res.	Res.	DBG_TIM1_STOP	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	リセット値														0	0	0	0					0									0	0

1. リセット値は製品によって異なります。詳細については、[セクション 37.10.1 : DBG デバイス ID コードレジスタ \(DBG_IDCODE\)](#) を参照してください。

レジスタ境界アドレスについては [54 ページのセクション 2.2.2](#) を参照してください。

38 デバイス電子署名

デバイス電子署名は、フラッシュメモリモジュールのシステムメモリ領域に格納され、デバッグインタフェースまたは CPU を使用して読み出すことができます。電子署名に含まれる出荷時にプログラムされた識別データおよび較正データを使用すれば、ユーザファームウェアやその他の外部デバイスは、STM32G0x1 マイクロコントローラの特性に自動的に整合させることができます。

38.1 ユニークデバイス ID レジスタ（96 ビット）

このユニークデバイス識別子は、以下の用途に最適です。

- シリアル番号（例：USB 文字列シリアル番号やその他のエンドアプリケーション）として使用
- 内部フラッシュメモリをプログラムする前に、このユニーク ID をソフトウェア暗号プリミティブやプロトコルと組み合わせて使用する際に、フラッシュメモリ内のコードのセキュリティを高めるためのセキュリティキーの一部として使用
- セキュアなブートプロセスなどの起動に使用

96 ビットのユニークデバイス識別子は、状況やデバイスの違いとは無関係にユニークなリファレンス番号を提供します。ユーザは、これらのビットを変更できません。

ベースアドレス：0x1FFF 7590

アドレスオフセット：0x00

読出し専用 = 0xXXXX XXXX（X は出荷時にプログラムされます）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UID[31:16]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UID[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:0 **UID[31:0]** : BCD 形式で表されたウェーハ上の X および Y 座標

アドレスオフセット : 0x04

読出し専用 = 0xXXXX XXXX (X は出荷時にプログラムされます)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UID[63:48]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UID[47:32]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:8 **UID[63:40]** : LOT_NUM[23:0]

ロット番号 (ASCII で符号化)

ビット 7:0 **UID[39:32]** : WAF_NUM[7:0]

ウェーハ番号 (8 ビットの符号なし番号)

アドレスオフセット : 0x08

読出し専用 = 0xXXXX XXXX (X は出荷時にプログラムされます)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UID[95:80]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UID[79:64]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:0 **UID[95:64]** : LOT_NUM[55:24]

ロット番号 (ASCII で符号化)

38.2 Flash メモリサイズデータレジスタ

ベースアドレス : 0x1FFF 75E0

アドレスオフセット : 0x00

読出し専用 = 0xXXXX (X は出荷時にプログラムされます)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FLASH_SIZE															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 15:0 **FLASH_SIZE[15:0]** : フラッシュメモリサイズ

このビットフィールドは、デバイスのフラッシュメモリサイズを KB 単位で示します。

たとえば、0x040 は 64 KB に対応します。

38.3 パッケージデータレジスタ

ベースアドレス : 0x1FFF 7500
アドレスオフセット : 0x00
読出し専用 = 0xXXXX (X は出荷時にプログラムされます)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	PKG[3:0]			
												r	r	r	r

- ビット 15:4 予約済み
- ビット 3:0 **PKG[3:0]**パッケージタイプ
- 0000 : UFQFPN28 汎用 (GP)
 - 0001 : UFQFPN28 Power Delivery (PD)
 - 0100 : UFQFPN32 / LQFP32 汎用 (GP)
 - 0101 : UFQFPN32 / LQFP32 Power Delivery (PD)
 - 1000 : UFQFPN48 / LQFP48
 - 1100 : LQPF64
 - その他 : 予約済み

39 改版履歴

表 210. 文書改版履歴

日付	版	変更内容
2018 年 10 月 16 日	1	初版発行

表 211. 日本語版文書改版履歴

日付	版	変更内容
2019 年 5 月	1	日本語版 初版発行

索引

A

ADC_AWD1TR	350
ADC_AWD2CR	355
ADC_AWD2TR	351
ADC_AWD3CR	355
ADC_AWD3TR	354
ADC_CALFACT	356
ADC_CCR	357
ADC_CFGR1	344
ADC_CFGR2	348
ADC_CHSELR	352
ADC_CR	342
ADC_DR	354
ADC_IER	340
ADC_ISR	338
ADC_OR	356
ADC_SMPR	349
AES_CR	467
AES_DINR	471
AES_DOUTR	472
AES_IVR0	474
AES_IVR1	475
AES_IVR2	475
AES_IVR3	475
AES_KEYR1	473
AES_KEYR2	474
AES_KEYR3	474
AES_KEYR4	476
AES_KEYR5	476
AES_KEYR6	476
AES_KEYR7	477
AES_KEYRx	473
AES_SR	470
AES_SUSPxR	477

C

CEC_CFGR	1201
CEC_CR	1200
CEC_IER	1206
CEC_ISR	1204
CEC_RXDR	1203
CEC_TXDR	1203
COMP1_CSR	408
COMP2_CSR	410
CRC_CR	299
CRC_DR	298
CRC_IDR	298

CRC_INIT	300
CRC_POL	300

D

DAC_CCR	391
DAC_CR	380
DAC_DHR12L1	384
DAC_DHR12L2	386
DAC_DHR12LD	387
DAC_DHR12R1	384
DAC_DHR12R2	385
DAC_DHR12RD	387
DAC_DHR8R1	385
DAC_DHR8R2	386
DAC_DHR8RD	388
DAC_DOR1	388
DAC_DOR2	389
DAC_MCR	391
DAC_SHHR	394
DAC_SHRR	395
DAC_SHSR1	393
DAC_SHSR2	393
DAC_SR	389
DAC_SWTRGR	383
DBG_APB_FZ1	1219
DBG_APB_FZ2	1221
DBG_CR	1218
DBG_IDCODE	1217
DMA_CCRx	254
DMA_CMARx	258
DMA_CNDTRx	257
DMA_CPARx	258
DMA_IFCR	253
DMA_ISR	250
DMAMUX_CFR	271
DMAMUX_CSR	271
DMAMUX_CxCR	270
DMAMUX_RGCFR	273
DMAMUX_RGSR	273
DMAMUX_RGxCR	272

E

EXTI_EMR1	291
EXTI_EMR2	292
EXTI_EXTICRx	289
EXTI_FPR1	288
EXTI_FTSR1	287

EXTI_IMR1	290
EXTI_IMR2	292
EXTI_RPR1	288
EXTI_RTSR1	286
EXTI_SWIER1	287

F

FLASH_ACR	87
FLASH_CR	91
FLASH_ECCR	93
FLASH_KEYR	88
FLASH_OPTKEYR	88
FLASH_OPTR	94
FLASH_PCROP1AER	96
FLASH_PCROP1ASR	96
FLASH_PCROP1BER	98
FLASH_PCROP1BSR	98
FLASH_SECR	99
FLASH_SR	89
FLASH_WRP1AR	97
FLASH_WRP1BR	97

G

GPIOx_AFRH	210
GPIOx_AFRL	210
GPIOx_BRR	211
GPIOx_BSRR	208
GPIOx_IDR	207
GPIOx_LCKR	209
GPIOx_MODER	205
GPIOx_ODR	208
GPIOx_OSPEEDR	206
GPIOx_OTYPER	206
GPIOx_PUPDR	207

I

I2C_CR1	933
I2C_CR2	936
I2C_ICR	945
I2C_ISR	943
I2C_OAR1	939
I2C_OAR2	940
I2C_PECR	946
I2C_RXDR	947
I2C_TIMEOUTR	942
I2C_TIMINGR	941
I2C_TXDR	947
I2Cx_CR2	936
IWDG_KR	814
IWDG_PR	815

IWDG_RLR	816
IWDG_SR	817
IWDG_WINR	818

L

LPTIM_ARR	805
LPTIM_CFGR	801
LPTIM_CFGR2	806
LPTIM_CMP	805
LPTIM_CNT	806
LPTIM_CR	804
LPTIM_ICR	798
LPTIM_IER	799
LPTIM_ISR	797
LPUART_BRR	1076
LPUART_CR1	1065, 1068
LPUART_CR2	1071
LPUART_CR3	1073
LPUART_ICR	1085
LPUART_ISR	1077, 1082
LPUART_PRESC	1087
LPUART_RDR	1086
LPUART_RQR	1076
LPUART_TDR	1087

P

PWR_CR1	126
PWR_CR2	127
PWR_CR3	129
PWR_CR4	130
PWR_PDCRA	134
PWR_PDCRB	135
PWR_PDCRC	136
PWR_PDCRD	138
PWR_PDCRF	139
PWR_PUCRA	134
PWR_PUCRB	135
PWR_PUCRC	136
PWR_PUCRD	137
PWR_PUCRF	138
PWR_SCR	133
PWR_SR1	131
PWR_SR2	132

R

RCC_AHBENR	176
RCC_AHBSTR	171
RCC_AHBSMENR	182
RCC_APBENR1	177
RCC_APBENR2	180

RCC_APBSTR1	172
RCC_APBSTR2	174
RCC_APBSMENR1	183
RCC_APBSMENR2	185
RCC_BDCR	189
RCC_CCIPR	187
RCC_CFGR	161
RCC_CICR	169
RCC_CIER	167
RCC_CIFR	168
RCC_CR	159
RCC_CSR	191
RCC_ICSCR	161
RCC_IOPENR	175
RCC_IOPRSTR	170
RCC_IOPSMENR	181
RCC_PLLCFGR	164
RNG_CR	423
RNG_DR	425
RNG_SR	424
RTC_ALRMAR	857
RTC_ALRMASR	858
RTC_ALRMBR	859
RTC_ALRMBSSR	860
RTC_CALR	854
RTC_CR	850
RTC_DR	846
RTC_ICSR	847
RTC_MISR	862
RTC_PRER	849
RTC_SCR	863
RTC_SHIFTR	855
RTC_SR	861
RTC_SSR	847
RTC_TR	845
RTC_TSDR	856
RTC_TSSSR	857
RTC_TSTR	856
RTC_WPR	853
RTC_WUTR	849

S

SPIx_CR1	1137
SPIx_CR2	1139
SPIx_CRCPR	1143
SPIx_DR	1143
SPIx_I2SCFGR	1145
SPIx_I2SPR	1146
SPIx_RXCR	1144
SPIx_SR	1141
SPIx_TXCR	1144

SYSCFG_CFGR1	214
SYSCFG_CFGR2	217
SYSCFG_ITLINE0	218
SYSCFG_ITLINE1	219
SYSCFG_ITLINE10	222
SYSCFG_ITLINE11	223
SYSCFG_ITLINE12	223
SYSCFG_ITLINE13	224
SYSCFG_ITLINE14	224
SYSCFG_ITLINE15	225
SYSCFG_ITLINE16	225
SYSCFG_ITLINE17	225
SYSCFG_ITLINE18	226
SYSCFG_ITLINE19	226
SYSCFG_ITLINE2	219
SYSCFG_ITLINE20	226
SYSCFG_ITLINE21	227
SYSCFG_ITLINE22	227
SYSCFG_ITLINE23	227
SYSCFG_ITLINE24	228
SYSCFG_ITLINE25	228
SYSCFG_ITLINE26	228
SYSCFG_ITLINE27	229
SYSCFG_ITLINE28	229
SYSCFG_ITLINE29	229
SYSCFG_ITLINE3	219
SYSCFG_ITLINE30	230
SYSCFG_ITLINE4	220
SYSCFG_ITLINE5	220
SYSCFG_ITLINE6	220
SYSCFG_ITLINE7	221
SYSCFG_ITLINE8	221
SYSCFG_ITLINE9	222

T

TAMP_BKPxR	879
TAMP_CR1	872
TAMP_CR2	873
TAMP_FLTCR	874
TAMP_IER	875
TAMP_MISR	877
TAMP_SCR	878
TAMP_SR	876
TIM1_AF1	574
TIM1_AF2	576
TIM1_ARR	563
TIM1_BDTR	566
TIM1_CCER	559
TIM1_CCMR1	552, 554
TIM1_CCMR2	556-557
TIM1_CCMR3	572

TIM1_CCR1	564	TIM2_OR1	649
TIM1_CCR3	565	TIM2_TISEL	651
TIM1_CCR5	573	TIM3_AF1	650
TIM1_CCR6	574	TIM3_OR1	649
TIM1_CNT	562	TIM3_TISEL	651
TIM1_CR1	541	TIMx_ARR	645, 667, 771
TIM1_CR2	543	TIMx_BDTR	773
TIM1_DCR	570	TIMx_CCER	642, 768
TIM1_DIER	547	TIMx_CCMR1	635, 765
TIM1_DMAR	571	TIMx_CCMR2	640
TIM1_EGR	551	TIMx_CCR1	645, 772
TIM1_OR1	571	TIMx_CCR2	646
TIM1_PSC	562	TIMx_CCR3	646
TIM1_RCR	563	TIMx_CCR4	565, 647
TIM1_SMCR	545	TIMx_CNT	644, 666, 771
TIM1_SR	549	TIMx_CR1	626, 663, 760
TIM1_TISEL	577	TIMx_CR2	628, 664, 761
TIM14_ARR	691	TIMx_DCR	648, 776
TIM14_CCMR1	687	TIMx_DIER	632, 665, 762
TIM14_CCR1	692	TIMx_DMAR	648, 776
TIM14_CNT	691	TIMx_EGR	634, 666, 764
TIM14_CR1	684	TIMx_PSC	644, 666, 771
TIM14_DIER	685	TIMx_RCR	772
TIM14_EGR	687	TIMx_SMCR	629
TIM14_PSC	691	TIMx_SR	633, 665, 763
TIM14_SR	686		
TIM14_TISEL	692	U	
TIM15_AF1	756	USART_BRR	1016
TIM15_ARR	750	USART_CR1	1000, 1004
TIM15_BDTR	752	USART_CR2	1008
TIM15_CCER	747	USART_CR3	1012
TIM15_CCMR1	743	USART_GTPR	1016
TIM15_CCR1	751	USART_ICR	1030
TIM15_CCR2	752	USART_ISR	1019, 1025
TIM15_CNT	750	USART_PRESC	1033
TIM15_CR1	734	USART_RDR	1031
TIM15_CR2	735	USART_RQR	1018
TIM15_DCR	755	USART_RTOR	1017
TIM15_DIER	739	USART_TDR	1032
TIM15_DMAR	756		
TIM15_EGR	742	V	
TIM15_PSC	750	VREFBUF_CCR	400
TIM15_RCR	751	VREFBUF_CSR	399
TIM15_SMCR	737		
TIM15_SR	740	W	
TIM15_TISEL	757	WWDG_CFR	826
TIM16_AF1	777-778	WWDG_CR	825
TIM16_TISEL	779	WWDG_SR	826
TIM17_AF1	780		
TIM17_TISEL	781		
TIM2_AF1	650		
TIM2_CCR2	564		

重要なお知らせ（よくお読み下さい）

STMicroelectronics NV およびその子会社（以下、ST）は、ST製品及び本書の内容をいつでも予告なく変更、修正、改善、改定及び改良する権利を留保します。購入される方は、発注前にST製品に関する最新の関連情報を必ず入手してください。ST 製品は、注文請書発行時点で有効なST の販売条件に従って販売されます。

ST製品の選択並びに使用については購入される方が全ての責任を負うものとします。購入される方の製品上の操作や設計に関してST は一切の責任を負いません。

明示又は黙示を問わず、STは本書においていかなる知的財産権の実施権も許諾致しません。

本書で説明されている情報とは異なる条件でST 製品が再販された場合、その製品についてSTが与えたいかなる保証も無効となります。

ST およびST ロゴはSTMicroelectronics の商標です。その他の製品またはサービスの名称は、それぞれの所有者に帰属します。

本書の情報は本書の以前のバージョンで提供された全ての情報に優先し、これに代わるものです。

この資料は、STMicroelectronics NV 並びにその子会社(以下ST)が英文で記述した資料（以下、「正規英語版資料」）を、皆様のご理解の一助として頂くためにSTマイクロエレクトロニクス㈱が英文から和文へ翻訳して作成したものです。この資料は現行の正規英語版資料の近時の更新に対応していない場合があります。この資料は、あくまでも正規英語版資料をご理解頂くための補助的参考資料のみにご利用下さい。この資料で説明される製品のご検討及びご採用にあたりましては、必ず最新の正規英語版資料を事前にご確認下さい。ST及びSTマイクロエレクトロニクス㈱は、現行の正規英語版資料の更新により製品に関する最新の情報を提供しているにも関わらず、当該英語版資料に対応した更新がなされていないこの資料の情報に基づいて発生した問題や障害などにつきましては如何なる責任も負いません。

© 2019 STMicroelectronics - All rights reserved