



# Taller 2: diseño analógico

Simulación con herramientas Open-Source

## En este taller:

#### Introducción:

- Modelamiento de dispositivos: MOSFET
- Flujo de diseño de circuitos analógicos
- Fabricación y tecnología (SKY130)

#### Flujo Open-Source

- Esquemático: Xschem
- Simulación: NGspice

#### Necesitarás:

- Docker
- Contenedor con las herramientas (<u>GitHub</u>)



Instrucciones e insumos en <u>GitHub</u> o <u>Google Drive</u>









### Metal-Oxide-Semiconductor Field Effect Transistor

Formado al posicionar un terminal conductor (Puerta) separado del sustrato por una capa de aislante (óxido).





Al aplicar una tensión en la Puerta, se consigue alterar la densidad de portadores de carga en la superficie del sustrato, generando un canal conductor.












El sustrato del MOSFET es también un terminal, conocido como Cuerpo (Bulk o Body). El voltaje  $V_{\rm BS}$  tiene efecto en el voltaje de threshold del transistor.








#### Modelamiento

En un CI se puede diseñar tanto la geometría de los dispositivos, como la forma de conectarlos. La abstracción es fundamental para modelar los elementos relevantes a nivel de dispositivo o sistema.

- El MOSFET se puede interpretar simplemente como un interruptor accionado por voltaje.
- Agregar una resistencia de conducción R<sub>ON</sub> es útil para caracterizarlo en estado estacionario.
- Las distintas capacitancias parásitas son relevantes para analizar el comportamiento dinámico (transiente).






## Proceso de fabricación y PDK

#### **Process Design Kit:**


Conjunto de especificaciones de lo que es capaz de producir un fabricante:

- capas de materiales disponibles
- propiedades físicas y eléctricas
- conjunto de reglas que garantizan
  fabricabilidad (Design Rule Check o DRC)










Flujo de diseño para circuitos integrados analógicos

## SkyWater 130

#### Información en www.skywater-pdk.readthedocs.io



#### **Device Details**

1.8V NMOS FET

#### Spice Model Information

Cell Name: sky130\_fd\_pr\_\_nfet\_01v8

Model Name: sky130\_fd\_pr\_\_nfet\_01v8

Operating Voltages where SPICE models are valid

$$ullet$$
  $V_{DS}=0$  to 1.95V

$$ullet$$
  $V_{GS}=0$  to 1.95V


$$\bullet~V_{BS}=+0.3$$
 to -1.95V



## Flujo Open-Source: Simulación

### **Xschem: GUI**

#### www.xschem.sourceforge.io




## Esquemático de un inversor CMOS

Especificaciones: Diseñar inversor CMOS de 1.8V en tecnología SKY130, con rise y fall time iquales o inferiores a 100 ps con una carga capacitiva de 25fF.

¿Por qué estudiar el inversor? Es el núcleo de todos los diseños digitales.

- Ejecutar xschem
- Insertar dispositivos/símbolos con Tools -> *insert* 
  - genéricos (labels/ports): en xschem/xschem library
  - de sky130 (transistores): en pdks/sky130A/lib.tech/xschem
- Dibujar cables con la tecla 'w'
- Elegir tamaño de los dispositivos con doble click sobre el dispositivo -> tamaño mínimo (W =0.42 um, L=0.15 um)





#### Símbolo del inversor


- Presiona la tecla 'a' para la creación automática del símbolo
- Comprobar los correctos atributos de los labels
- Modificar el dibujo (meramente estético)





#### **Testbench**

- Instanciar el símbolo en nuevo archivo .sch
- Agregar fuente de 1v8 entre GND y VDD
- Agregar carga capacitiva de 25fF
- Escribir directiva de simulación:







## Simulación con NGspice

- Se elige tamaño mínimos para los transistores
- 'Netlist', 'Simulate'

Resultados: 334 ps > 100 ps, no cumple con las especificaciones. Además los retardos son

asimétricos.











#### Dimensionamiento

- Ajustamos la relación entre los anchos para hacer simétricos los retardos:  $Wp = 3 \cdot Wn$
- Se ajusta Wn hasta cumplir con especificaciones en transición de *High-to-Low* y se verifica *Low-to-High*
- Finalmente: Wp = 1.5 um y Wp = 4.5 um









## ¿Qué sigue?


Layout del inversor con Magic


Layout v/s Schematic

Simulación post Layout









@chip\_usm