



EDDI

Electronic Design
Development Institute

에디로봇아카데미

임베디드 마스터 Lv1 과정

제 3기

2022. 02. 25

김원석

CONTENTS

- Interrupt 예제
- Interrupt 데이터시트
- Interrupt Vector Table
- sei() – memory barrier

Interrupt 예제

개요

- 슈미트 트리거를 이용한 풀업 스위치를 PCINT1에 연결하고 PB0에는 LED를 연결한다.
- 스위치를 누르면 interrupt가 발생해 ISR에서 LED를 토글한다.

소스코드

```
4  #include <avr/io.h>
5  #include <avr/interrupt.h>
6
7  int main(void)
8  {
9
10     // Insert code
11
12     DDRB |= (1 << 0);
13
14     // LED와 연결된 핀(풀업 설정)
15     PORTB |= (1 << PORT0);
16
17
18     PCICR |= (1 << PCIE0);
19
20
21     PCMSK0 |= (1 << PCINT1);
22
23     // 인터럽트 활성화!
24     sei();
25
26     while(1)
27     ;
28
29     return 0;
30 }
31
32 ISR (PCINT0_vect)
33 {
34     PORTB ^= (1 << 0);
35 }
36
```

12. External Interrupts

The external interrupts are triggered by the INT0 and INT1 pins or any of the PCINT23..0 pins. Observe that, if enabled, the interrupts will trigger even if the INT0 and INT1 or PCINT23..0 pins are configured as outputs. This feature provides a way of generating a software interrupt. The pin change interrupt PCI2 will trigger if any enabled PCINT23..16 pin toggles. The pin change interrupt PCI1 will trigger if any enabled PCINT14..8 pin toggles. The pin change interrupt PCI0 will trigger if any enabled PCINT7..0 pin toggles. The PCMSK2, PCMSK1 and PCMSK0 registers control which pins contribute to the pin change interrupts. Pin change interrupts on PCINT23..0 are detected asynchronously. This implies that these interrupts can be used for waking the part also from sleep modes other than Idle mode.

- PCI(Pin Change Interrupt)0는 PCINT0~7, PCI1은 PCINT8~14, PCI2는 PCINT16~23에 의해 트리거된다.
- PCMSK(Pin Change Mask)0,1,2 레지스터는 PCINT0~7, 8~14, 16~23 중 어떤 핀이 interrupt를 발생시킬지 결정할 수 있다.

12.2.4 PCICR – Pin Change Interrupt Control Register

Bit (0x68)	7	6	5	4	3	2	1	0	
	–	–	–	–	–	PCIE2	PCIE1	PCIE0	PCICR
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

- **Bit 7..3 - Res: Reserved Bits**

These bits are unused bits in the Atmel® ATmega328P, and will always read as zero.

- **Bit 2 - PCIE2: Pin Change Interrupt Enable 2**

When the PCIE2 bit is set (one) and the I-bit in the status register (SREG) is set (one), pin change interrupt 2 is enabled. Any change on any enabled PCINT23..16 pin will cause an interrupt. The corresponding interrupt of pin change interrupt request is executed from the PC12 interrupt vector. PCINT23..16 pins are enabled individually by the PCMSK2 register.

- **Bit 1 - PCIE1: Pin Change Interrupt Enable 1**

When the PCIE1 bit is set (one) and the I-bit in the status register (SREG) is set (one), pin change interrupt 1 is enabled. Any change on any enabled PCINT14..8 pin will cause an interrupt. The corresponding interrupt of pin change interrupt request is executed from the PC11 interrupt vector. PCINT14..8 pins are enabled individually by the PCMSK1 register.

- **Bit 0 - PCIE0: Pin Change Interrupt Enable 0**

When the PCIE0 bit is set (one) and the I-bit in the status register (SREG) is set (one), pin change interrupt 0 is enabled. Any change on any enabled PCINT7..0 pin will cause an interrupt. The corresponding interrupt of pin change interrupt request is executed from the PC10 interrupt vector. PCINT7..0 pins are enabled individually by the PCMSK0 register.

- PCICR 레지스터는 PCIE0,1,2 를 enable 해준다.

12.2.8 PCMSK0 – Pin Change Mask Register 0

Bit	7	6	5	4	3	2	1	0	
(0x6B)	PCINT7	PCINT6	PCINT5	PCINT4	PCINT3	PCINT2	PCINT1	PCINT0	PCMSK0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

- **Bit 7..0 – PCINT7..0: Pin Change Enable Mask 7..0**

Each PCINT7..0 bit selects whether pin change interrupt is enabled on the corresponding I/O pin. If PCINT7..0 is set and the PCIE0 bit in PCICR is set, pin change interrupt is enabled on the corresponding I/O pin. If PCINT7..0 is cleared, pin change interrupt on the corresponding I/O pin is disabled.

- PCMSK 레지스터에서 여러 핀 중 어떤 핀이 인터럽트에 관여하게 할 것인지 설정할 수 있다.

Interrupt 예제

```
4  #include <avr/io.h>
5  #include <avr/interrupt.h>
6
7  int main(void)
8  {
9
10     // Insert code
11
12     DDRB |= (1 << 0);
13
14     // LED와 연결된 핀 (폴업 설정)
15     PORTB |= (1 << PORT0);
16
17     PCICR |= (1 << PCIE0);
18
19     PCMSK0 |= (1 << PCINT1);
20
21     // 인터럽트 활성화!
22     sei();
23
24     while(1)
25     ;
26
27     return 0;
28
29 }
30
31 ISR (PCINT0_vect)
32 {
33     PORTB ^= (1 << 0);
34 }
35
36
```

- PCIO 인터럽트를 enable하고 PCINT1 핀을 인터럽트 트리거 핀으로 설정
- SREG의 I비트를 set해 global interrupt를 enable 해주는 AVR전용 어셈블리 명령어이다.
- Interrupt가 발생했을 때 수행되는 함수. 어떤 인터럽트에 대한 서비스 루틴인지는 PCINT0_vect로 알 수 있다.

Interrupt 예제

```
4  #include <avr/io.h>
5  #include <avr/interrupt.h>
6
7  int main(void)
8  {
9
10     // Insert code
11
12     DDRB |= (1 << 0);
13
14     // LED와 연결된 핀 (핀업 설정)
15     PORTB |= (1 << PORT0);
16
17     PCICR |= (1 << PCIE0);
18
19
20     PCMSK0 |= (1 << PCINT1);
21
22
23     // 인터럽트 활성화!
24     sei();
25
26     while(1)
27     ;
28
29     return 0;
30 }
31
32 ISR (PCINT0_vect)
33 {
34     PORTB ^= (1 << 0);
35 }
36
```

• 현재 PCIO 인터럽트를 enable 했으므로

• PCIO에 대한 인터럽트 서비스 루틴이
수행되어야 한다. 따라서 PCINT0_vect

※ 최종적으로 ISR에서 LED가 연결되어 있는 PB0 핀을
토글하므로 스위치를 눌러 인터럽트가 발생할 때마다
LED가 토글된다.

Interrupt Vector Table

ATmega328P		
Vector Number	Interrupt definition	Vector name
2	External Interrupt Request 0	INT0_vect
3	External Interrupt Request 1	INT1_vect
4	Pin Change Interrupt Request 0	PCINT0_vect
5	Pin Change Interrupt Request 1	PCINT1_vect
6	Pin Change Interrupt Request 2	PCINT2_vect
7	Watchdog Time-out Interrupt	WDT_vect
8	Timer/Counter2 Compare Match A	TIMER2_COMPA_vect
9	Timer/Counter2 Compare Match B	TIMER2_COMPB_vect
10	Timer/Counter2 Overflow	TIMER2_OVF_vect
11	Timer/Counter1 Capture Event	TIMER1_CAPT_vect
12	Timer/Counter1 Compare Match A	TIMER1_COMPA_vect
13	Timer/Counter1 Compare Match B	TIMER1_COMPB_vect
14	Timer/Counter1 Overflow	TIMER1_OVF_vect
15	Timer/Counter0 Compare Match A	TIMER0_COMPA_vect
16	Timer/Counter0 Compare Match B	TIMER0_COMPB_vect
17	Timer/Counter0 Overflow	TIMER0_OVF_vect
18	SPI Serial Transfer Complete	SPI_STC_vect
19	USART Rx Complete	USART_RX_vect
20	USART Data Register Empty	USART_UDRE_vect
21	USART Tx Complete	USART_TX_vect
22	ADC Conversion Complete	ADC_vect
23	EEPROM Ready	EE_READY_vect
24	Analog Comparator	ANALOG_COMP_vect
25	Two-wire Serial Interface	TWI_vect
26	Store Program Memory Read	SPM_READY_vect


- 인터럽트 벡터 테이블을 보고 ISR()의 매개변수로 넣어 인터럽트 서비스 루틴이 어떤 인터럽트에 대한 것인지 지정할 수 있다.
- 인터럽트 벡터 테이블은 컨트롤러마다 다르다.

sei() – memory barrier

- CPU는 동작 시 크게 3단계 파이프라인을 거친다 : Fetch->Decode->Execute
- 컴파일러는 파이프라인 효율을 높이기 위해 Instruction Scheduling을 하는데, 만약 초기 설정 명령어들 사이에 sei가 존재하도록 scheduling이 된다면 인터럽트가 enable 되면서 파이프라인 스툴이 발생하거나, 초기 설정을 마치지 않은 상태여서 예상치 못한 동작을 할 수 있다.
- 이러한 현상을 예방하기 위해 Instruction Scheduling을 방지하는 memory barrier 옵션을 추가해준다.

```
#define sei()  
#else /* !DOXYGEN */  
# define sei() __asm__ |__volatile__ ("sei" ::: "memory")  
#endif /* DOXYGEN */
```

sei() – memory barrier



<Memory barrier에 대한 설명 사진>

- 제가 memory barrier에 대한 이해를 잘 한 것인지 궁금합니다.