
Année Universitaire: 2024-2025

TP1 M34


Partie a)

Introduction au Quartus version 2020 Quartus (Quartus Prime 20.1) Lite Edition


1) Ouvrir Quartus 20.1 et choisir New Project Wizard




2) Une fenêtre s'ouvre, cliquer Next




3) Remplir les champs comme est indiqué dans la figure suivante.




4) Une fenêtre s'ouvre. Cliquer Next




5) Il n'y a pas de fichiers à ajouter au projet. Cliquer Next




6) Faire les sélections comme est indiqué dans la figure suivante.




7) Cliquer sur Board. Faire les sélections comme est indiqué dans la figure suivante. Cliquer Next




8) Cliquer Next sur la fenêtre « EDA Tool Settings »




9) Cliquer Finish sur la prochaine fenêtre




10) Double cliquer sur TPa1




11) Le fichier TP1a s'ouvre.




12) Choisir Start Compilation comme indiqué dans la figure




13) Attendre jusqu'à la fin de la compilation (100%) et choisir New sous File




14) Une fenêtre s'ouvre. Sélectionner University Program VWF comme indiquer et cliquer OK




15) La fenêtre suivante s'ouvre.




16) Double cliquer sur la partie indiquée par la flèche rouge. Une autre fenêtre s'ouvre comme indiquée dans la figure suivante. Cliquer sur « *Node Finder »*




17) Une autre fenêtre s'ouvre. Cliquer sur « List »




18) S'assurer que le Filtre indique Pins : all. Cliquer sur le symbole >> encerclé




19) Cliquer OK




20) Cliquer OK




21) Sélectionner le port d'entrée A




22) Sélectionner le symbole indiquée par la flèche rouge, et choisir count every 50 ns.







23) Choisir Run Functional Simulation sous Simulation




24) Enregistrer le fichier comme *waveform.vwf*. Le résultat de la simulation est affiché. Vérifier si c'est correct




25) Changer le fichier TP1a comme ceci et l'enregistrer dans le même emplacement




26) Choisir « Import assignments »




27) La fenêtre suivante s'ouvre. Cliquer sur le champs indiqué




28) Importer le fichier suivant qui est sous le dossier GE34. Cliquer sur Ouvrir




29) La fenêtre suivante s'ouvre. Cliquer OK




- 30) Cliquer sur « Start compilation »
- 31) Cliquer sur Programmer comme indiqué sur la figure suivante



32) La fenêtre suivante s'ouvre




33) Si la fenêtre indique « No Hardware », cliquer « Hardware Setup » et choisir DE1 SOC dans le champs Currently Selected Hardware




Fermer la fenêtre


34) Choisir dans la fenêtre suivante Auto Detect




35) Choisir le dispositif indiqué et cliquer OK, puis cliquer Yes sue la prochaine fenêtre



36) Choisir le dispositif indiqué par la flèche rouge et cliquer sur « Add file"



37) Voici la fenêtre obtenue



38) Cliquer Start pour programmer le FPGA et vérifier que le programme fonctionne bien correctement

Partie b)

Conception d'un convertisseur de code sur FPGA

Dans cette première partie du TP, l'objectif est de concevoir en VHDL un circuit combinatoire, le compiler, le simuler à l'aide de Quartus II et finalement l'implémenter sur SOC-FPGA. Le bloc combinatoire a 7 entrées et a 7 sorties. Les entrées sont connectées à des switches et les sorties sont connectées à un afficheur sept segments, comme indiquées dans la figure 1 et dans la figure 2. Le circuit contient deux convertisseurs de code et un multiplexeur. Chaque sortie contrôle un segment de l'afficheur. Si le signal est à 0 le segment est allumé, tandis que si le signal est 1 le segment est éteint.




Figure 1




Figure 2

Le premier convertisseur de code convertit les valeurs sur les 3 switches (sw(5 downto 3)) en nombre de 0 à 7 si le bit de sélection du multiplexeur est à 1 (sw(6)). Le deuxième convertisseur convertit les 3 switches (sw(2 downto 0)) en lettre de A à H si le bit de sélection du multiplexeur est à 0. Le tableau suivant illustre les affichages en fonction des valeurs des switches:

sw(2 downto 0)				SW(sw(5 downto 3)			
sw(2 downto 0)	Output	sw(2 downto 0)	Output	sw(5 downto 3)	Output	sw(5 downto 3)	Output	
000	8	100	8	000	8	100	8	
001	8	101	8	001	\blacksquare	101	8	
010	8	110	8	010	8	110	8	
011	8	111	8	011	8	111	8	

Concevoir ce circuit combinatoire en VHDL, le compiler, le simuler à l'aide de Quartus II et finalement l'implémenter sur la carte DE1 SOC.