SoC Report

-8051 Core-

과목: SOC수업

과제명 : 8051 core

담당교수 : 박종성

학과: 메카트로닉스공학과

학번 : 2015132039

이름 : 최영운

제출일 : 12월 9일

목차

- 1.주제 배경이론 1)8051 MCU 구조 이해 2)8051 실습 순서
- 2. 소스코드 설명 1)MCU_Core_component 2)8051 Core& F/W Top Design
- 3. 시뮬레이션 결과 및 설명 -8051 Core& F/W 동작확인
- 4. DE2 실습 -8051 Core& F/W 동작확인
- 5. 토의 및 실습소감

1.주제 배경이론

1)8051 MCU 구조 이해

8051 Core Introduction

INTRODUCTION

The 8051 is the original member of the MCS®-51 family, and is the core for all MCS-51 devices. The features of the 8051 core are:

- · 8-bit CPU optimized for control applications
- · Extensive Boolean processing (single-bit logic) capabilities
- 64K Program Memory address space
- · 64K Data Memory address space
- · 4K bytes of on-chip Program Memory
- . 128 bytes of on-chip Data RAM
- · 32 bidirectional and individually addressable I/O lines
- Two 16-bit timer/counters
- · Full duplex UART
- · 6-source/5-vector interrupt structure with two priority levels
- · On-chip clock oscillator




Figure 1. Block Diagram of the 8051 Core

8051코어의 내부 디자인이다. 각 모듈간의 버스를 통해 연결되어 있는 것을 확인할 수 있으며 모듈 각각의 기본적인 스펙을 확인가능하다.

아래 사진을 보면 8051코어를 기반으로 RAM의 크기, IO장치의 개수등을 다양화 하여 출시한 MCU보드의 종류를 확인 할 수 있다. 각보드에 적용된 코어는 8051을 기반으로 하였기 때문에 이번 실습을 통해 기본적인 동작순서를 확인하고자 하는 것에 의의가 있다.

Table 1. The MCS* 51 Family of Microcontrollers

DEVICE	ROWEPROM (bytee)	Register RAM (bytes)	Speed (MHz)	Pine	Timer/ Counters	UART	Interrupt Sources	PCA Channels	A/D Channels	SEP	asc	DMA Channels	Look Dita	A Idle Modes
8051 Produc	Line			_		_			•	_	_		_	
HATEOB	ROMLESS	128	12	32		1	5	0	0	. 0	ō	0		
8051AH	4K ROM	128	12	32	2	1	- 5	ò	0	0	0	Ö	0	-
8051AHP	4K ROM	128	12	32	2	1	- 5	0	0	0	0	Ö	P	
8751H	4K EPROM	128	12	30	2	1	5	0	0	0	0	0	1	-
8751BH	4K EPROM	128	12	32	2	1	5	0	0	0	0	Ö	2	
8052 Produc				-						_	-	-	_	
8032AH	ROMLESS	256	12	32	3	1	6	0	0	0	0	0		
8052AH	BK ROM	256	12	32			6	Ö	0	0	0	0	0	
8752BH	8K EPROM	256	12	32	3	1	6	0	0	0	0	0	2	
80C51 Produ	ct Line									-	-			
80C31BH	POMLESS	126	12.16	32	2	1	5	0	1 0	0	0	0		Yos
80C51BH	4K ROM	128	12,16	32	2	1	5	0	0	0	0	0	0	Yes
80C51BHP	4K ROM	128	12,16	32	2	1	5	0	0	0	0	0	P	Yes
87C51	4K EPROM	128	12,16,20,24	32	2	1	5	0	0	0	0	0	3	Yes
	Product Line													
80032	ROMLESS	256	12,16,20,24	32	3	1	6	.0	0	0	0	0	-	Yes
80C52	BK ROM	256	12,16,20,24	32	3	1.	6	0	0	0	0	0	1.	Yas
B7C52	8K EPROM	256	12,16,20,24	32	3	1	6	0	0	0	0	0	3	Yes
80C54	16K ROM	256	12,16,20,24	32	3	1	6	0	ō	0	0	0	1	Yes
87C54	16K EPROM	256	12,15,20,24	32	3	- 1	6	0	0	0	0	0	3	Yes
90C58	32K ROM	256	12,15,20,24	32	3	1	6	0	0	0	0	0	1	Yes
87C58	32K EPROM	256	12,16,20,24	32	3	1	6	0	0	0	0	0	3	Yes
	Product Line												S	
80L52	8K POM	256	12,16,20*	32 32	5	1	6	0	0	0	0	0	1	Yes
87L52	BK OTP ROM	256	12,16,20"	32	3	1	6	0	0	0	0	0	3	Yes
BOL54	18K ROM	256	12,16,20*	32	3	1	6	0	0	0	0	0	1	Yes
87L54	16K OTP ROM	256	12,16,20*	32	3	1	6	0	0	0	0	0	3	Yes
80L58	32K ROM	256	12,16,20*	32	3	1	6	0	0	0	0	0	1	Yes
87L58	32K OTP ROM	256	12,16,20"	32	3	1	6	0	0	0	0	0	3	Yes

Table 1. The MCS* 51 Family of Microcontrollers

DEVICE	HOM/EPROM (bytes)	RAM	Speed (MHz)	Pine	Timer/ Counters	UART	Interrupt Sources	PCA Channels	Chennels	SEP	GSC	Channels	Bits	& Idle Modes
EVOLUE A MID	C Product Line	(hytes)		_	-	-	_		-			-	_	
OCSIFA	PIOMLESS	256	12,16	32	1 5	1 1	7	6	0	0	0	0		Yes
	BK ROM	256	12,16	32	2	1	7	- 6	0	0	0	0	0	Yes
83C51FA 87C51FA	BK EPROM	256	12,16,20,24	32	1 3	-	-	- 5	0	0	0.	Ö	3	Yes
BACSIFA	BK EPHOM	100	12,10,20,24				50	-						
83C51FB	16K ROM	256	12,16,20,24	32	3	1.	7	6	0	0	0	0	,	Yes
67C51FB	16K EPROM	256	12,16,20,24	32	3	1	7	5	0	0	0	0	3	Yes
B3C51FC	32K ROM	256	12,16,20,24	32	3	1	7	- 5	0	0	0	0	1	Yes
-	2001 61810 6044	200	10.10.00.04	32	3	1	7	5	0	0	0	0	3	You
B7C51FC	32K EPROM	256	12,16,20,24	32		,	'	•				,	_	1.41
EXLS1FA/FB/	C Product Line	-	-	-									_	
BOL51FA	PIOMLESS	256	12,16,20*	32	3	1	7	5	0	0	0	0		Yes
B3L51FA	BK ROM	256	12,15,20*	32	3	1	7	5	0	0	0	0	1	Yes
B7L51FA	8K OTP FIOM	256	12,16,20*	32	3	1	7	5	0	0	0	0	3	Yes
83L51FB	16K ROM	256	12,16,20*	32	3	1	7	5	0	0	0	0		Yes
87L51FB	18K OTP ROM	256	12,16,20"	32	3	1	7	5	0	0	0	0	3	Yes
83L51FC	32K FIOM	256	12,16,20*	32	3	1	7	5	0	0	0	0	1	Yes
87L51FC	32K OTP ROM	256	12,16,20*	32	3	1	7	5	0	0	0	0	3	Yes
EXCSIGX Pro			-	-	ile Si	27.	345	T WHE					7111	
80C51GB	ROMLESS	266	12,16	48	3	1 1	15	10		1	0	0_		Yes
83C51GB	BK ROM	256	12,16	48	3	1	15	10	8	1	0	0	1	Yes
87C51GB	BK EPROM	256	12.16	48	3	1	15	10	0		0	0	3	Yes
8XC152 Prod				No.			6 17	100.00						
80C152JA	ROMLESS	256	18.5	40	2	1	11	0	0	1	1	2		Yes
80C152JB	ROMLESS	256	16.5	56	2	1	11	0	0	1	1	2		Yes
83C152JA	8K ROM	256	16.5	40	2	1	11	0	0	1	1	2	0	Yes
EXCS1SL Pro		-	1 1 1 1 1 1			•	-							
BOC51SL-BG	ROMLESS	256	16	24	2	1 1	10	0	4	0	1	0		Yes
810515L-BG	8K 'ROM	256	16	24	2	1	10	0	4	0	1	0	0	Yes
83C51SL-BG	BK FIDM	256	16	24	2	11	10	0	4	0	1	0	0	Yes
80C51SLAH	POMLESS	256	16	24	- 5	1	10	0	4	0	1	0	-	Yes
B1C51SLAH	16K *ROM	256	16	24	2		10	0	4	0	1	0	0	Yes
83C51SLAH	16K ROM	256	16	24	2	1	10	0	4	0	1	0	0	Yes
	16K EPROM	266	16	24	2	1	10	0	4	0	1	0	0	Yes
87C51SLAH			16	24		-	10	0	4	0	1	Ö	-	Yes
BOC51SLAL	ROMLESS	256	16	24	1 1	+	10	0	A	0	1	0	0	Yes
B1C518LAL	16K *FIOM	256		24	2	-	10	0	1 7	0	1	0	0	Yes
83C518LAL	16K ROM	256	16			++	10	0	+ 2 -	0	1	0	0	Yes
87C51SLAL	16K EPROM	256	16	24	2	1 1	10	0		- 0			- 0	100

OM/OTP ROM/EPROM (bytes): "ROM = Systemsort standard stos |peed (Mhz): 24! = 24 MHz Internst-only operatil | 20" = 20MHz Available for Comme


20* = 20MHz Available for Commercial Temperature Range Chly
Lock Bits: 1* = 1 Lock Bit for 20MHz & 24MHz parts, no Lock Bit for 12 & 16MHz part
P = Program verification disabled, external memory access limited to KK

8XC152 Product Line* = Communication Control

2)8051 실습 순서

실습하고자 하는 프로그램간 연결도를 확인할 수 있다. 메인core를 reg_map과 연결되어 각 모듈과 연결하는 것이 목표였으나 시간관계상 이번 실습에서는 mcu코어의 제어까지만 하는 것을 목표로 한다.

실습 구조



실습 순서

- 8051 VHDL core 압축해제 및 디렉토리 설정
- 프로젝트 생성
- ROM 및 RAM 생성
- 계층구조에 따른 파일 구조 수정
- 8051 CPU Core & F/W 동작 확인
- 레지스터 맵 및 Special Function Logic 작성
- 8051 core와 작성한 레지스터 맵, SFL 연동 확인

즉 8051Core&F/W 동작확인 까지를 목표로 한다.

2. 소스코드 설명


- 각 실습 단계들을 통해 프로잭트를 작성하고 진행한다.
- 1. 프로잭트 생성. 8051코어파일들과 Wrap파일 추가.
- 2. Ram 생성
- 3. Rom 생성
- 4. MCU_Core_component 추가
- 5. Top_Design 설계

1)MCU_Core_component

```
Component ROM8192x8
105
    port (
106
            address : in std logic vector(12 downto 0);
107
            clock : in std logic;
108
            q : out std logic vector ( 7 downto 0)
109
         );
110
      end component;
111
112
     ⊟component RAM256x8
113
        port (
            address : in std logic vector ( 7 downto 0);
114
            clock : in std logic;
115
116
            data : in std logic vector( 7 downto 0);
117
            wren : in std logic;
118
            q : out std logic vector ( 7 downto 0)
         );
119
120
      end component;
121
219
      not idm nfwe <= not idm nfwe;
220
221
      prg_ram : ROM8192x8
222
     port map (
223
             address => ipm a(12 downto 0),
224
             clock => mclk,
225
             q => ipm do
          );
226
227
228
      sfr_ram : RAM256x8
229
     =port map (
             address => idm a,
230
231
             clock => mclk,
232
             data => idm di,
233
             wren => not idm nfwe,
234
             q => idm do
235
          );
236
      end rtl;
237
```

MCU코어에 ROM과 RAM을 추가해준다.

2)8051 Core& F/W Top Design



단순하게 MCU코어에 CLK과 PC와의 통신, 리셋버튼만을 설정하여 동작을 확인하게 한다.

3. 시뮬레이션 결과 및 설명

-8051 Core& F/W 동작확인


단순하게 8051CORE의 동작을 확인하려 하기 때문에 별도의 레지스터 데이터가 있지 않으므로 코어에 설정된 동작인 WRITE or READ동작을 인식하는 것 까지 확인하고자 한다.

4. DE2 실습

- -8051 Core& F/W 동작확인
- 1. DE2보드와 PC를 연결하였을 때 확인할 수 있는 화면이다. 읽기(1) 혹은 쓰기(0) 동작을 선택할 수 있다.




2. 쓰기(0)를 눌렀을 때 나오는 화면이다. PC에서 0 입력시 나타나는 화면이다. 쓰기상태 동작을 한다는 메시지가 출력된다




3. 쓰기동작시 01번 레지스터에 03데이터를 쓰는 동작을 하였다. 해당 메시지 입력시 쓰기에 성공했다고 메시지 출력이 나타난다. 하지만 진짜 입력은 되지 않는다. 이유는 코어의 동작만 확인할 뿐 레지스터까지 연결을 해놓지 않았기 때문이다.

🦓 af - 하이퍼터미널



4. 처음 화면에서 읽기(1)를 눌렀을 때 나오는 화면이다. PC에서 1 입력시 나타나는 화면이다. 읽기상태 동작을 한다는 메시지가 출력된다.

🦓 asdf - 하이퍼터미널



5. 읽고자 하는 레지스터 번호를 입력해 보지만 읽혀지지 않는 화면이다. 이는 읽기 동작만 실행될 뿐 레지스터맵을 연결해 놓지 않았기 때문에 읽히는 데이터가 없어서 그렇다.

🦓 asdf - 하이퍼터미널

파일(F) 편집(E) 보기(V) 호출(C) 전송(T) 도움말(H)

```
그 🚅 📨 🌋 🕮 😭 😭
 #SoC> 02 51
 Write Register Input success!!!
 #SoC> 00 12
 #SoC> 00 12
 Write Register Input success!!!
 #SoC> 01 11
 #SoC> 01 11
 Write Register Input success!!!
 #SoC>
 | SoC Design Guide
   ######### Select Menu ##########
    [0] Write Register Add, Data
    [1] Read Register Select, Add
 Read Register..
 #SoC> 00
 #SoC> 01
#SoC> 00
 #SoC>
```

6. DE2보드의 SW0입력시 리셋이 되는 화면이다. 초기 화면으로 리셋동작 후 PC로 리셋 완료 메시지를 출력한다.



5. 토의 및 실습소감

8051코어가 기본적인 SoC를 실현한 칩이라고 소개해 주셔서 흥미있게 실습을 진행하였습니다. 비록 우리가 만든 레지스터맵을 붙여서 실험을 해보지는 않았으나 ROM과 RAM 설정을 통해 기본적인 코어 동작을 하는 것이 신기하였습니다. 기말고사가 다가옴으로써 다른 실습을 하지 않은 점 아쉬웠습니다. 한 학기동안 많은 것을 배워가는 느낌입니다. 감사합니다.