SOC실습

-PS2를 이용한 동기통신-

과 제 명 :PS2_동기통신

담당교수 : 최종성

학 과 :메카트로닉스공학과


학 번: 2015132039

이 름:최영운

제 출 일: 2019.10.10.

1. 주제 배경 이론

- Personal System/2 : IBM PC의 Keyboard와 마우스 입력 인터페이스
- CLK: 유효 데이터를 지시하기 위한 동기신호
 - 양방향: 데이터 전송 측에서 CLK도 같이 전송
- DATA: SCAN Code 전송
- 실습에서는 Keyboard의 데이터 입력만 처리.



PS2 선을 통한 키보드-컴퓨터 간의 통신을 해보고자 한다.

기본적으로 키보드에서 병렬로 데이터 값을 보내면 좋겠으나, 그러고자 하면 선의 개수가 증가하게 되어 비용이 비싸진다. 따라서 비용을 절감 하고자 직렬 전송을 선택하게 된다. 따라서 키보드 내에는 병렬 -> 직렬로 변환 시키는 모듈(칩)이 붙어 있으며, 컴퓨터 내에는 전송받은 직렬데이터 -> 병렬로 변환 시키는 모듈(칩)이 붙어있다.

또한 실제 키보드에 연결하여 PS2전송을 하기에는 어려움이 따르므로 키보드의 D 키(23)를 눌렀다고 가정하여 설계를 진행하였다.

설계는 크게 두가지 부분으로써 키보드에서 전송하는 부분과 컴퓨터에서 받는 부분으로 나뉘어 설계한다.

동기 통신이므로 키보드에서 나오는 클럭을 컴퓨터에서 받는 부분과 동기 시켜 데 이터를 검출하게 한다.


2. 소스코드 설명

1) PS2 KEYBOARD

```
IFFF선언
     library ieee;
           use ieee.std logic 1164.all;
                                                       라이브러리 선언
           use ieee.std logic arith.all;
            use ieee.std logic unsigned.all;
     entity ps2 keybord is
                                                      PS2 KEYbord의 입출력 포트 설
         port (
 8
         nRst : in std logic;
         clk : in std_logic;
 9
         start_sig : in std logic;
10
                                                      (리셋, 클럭, 눌렸을때를 가정한
         data : in std_logic_vector(7 downto 0);
11
12
         ps2 clk : out std logic;
13
         ps2_data : out std logic
                                                      start시그널. 데이터)
14
       1):
15
     end ps2_keybord;
                                                      (ps2클럭, ps2데이터)
16
17
     architecture beh of ps2 keybord is
18
       type state_type is(IDLE, START, SEND, PARITY, STOP); 내부 시그널들 모음
19
20
        signal state : state type;
21
        signal cnt : std logic vector(9 downto 0);
22
         signal pclk : std logic;
        signal pclk cnt : std logic vector(1 downto 0);
23
        signal bit cnt : std logic vector(2 downto 0);
signal temp data : std logic vector(7 downto 0);
24
25
26
        signal tx data : std logic vector (7 downto 0);
27
        signal start_d : std_logic;
28
        signal flag : std logic;
29
30
31
    begin
32
33
         process(nRst, clk) --100MHZ? 80KHZ? ?? ??
33
         process(nRst, clk) -- 100MHZ? 80KHZ? ?? ?? ??
                                                     리셋신호시 all클리어
34
          begin
            if (nRst = '0') then
35
            cnt <= (others => '0');
36
            pclk <= '0';
37
                                                    624인 것은 주파수 분주를 통해
           elsif rising_edge(clk) then --625? ??? 1???.
38
39
            if ( cnt = 624) then
                                                    100MHZ인 시스템 클럭을 20KHZ
             cnt <= (others => '0');
40
41
            pclk <= not pclk;
                                                     로 쪼개서 사용하기 때문이다.
42
          else
43
            cnt <= cnt + 1;
                                                    또한 그것을 통해 80KHZ분주도
44
           end if;
45
         end if;
                                                    하기 때문에 설정해 준다.
46
       end process;
47
48
       process (nRst, clk)
49
         begin
           if (nRst = '0') then
50
           start_d <= '0';
51
                                                    리셋동작
52
          flag <= '0';
           temp data <= (others => '0');
53
         elsif rising edge(clk) then
54
55
           start_d <= start_sig;
                                                    start_d와 start_sig가 있는 것은
           if (start d = '0') and (start sig = '1') then
56
57
                                                   --시그널을 정확히 동작 시키기 위
          flag <= '1';
58
                                                     해 1clk 딜레이를 통해 순간적인
59
           temp_data <= data;
         elsif(state = START)then --?? ??? flag = '0'
60
                                                    and동작으로 검출해 낸다.
         flag <= '0';
61
       end if;
62
                                                    1clk이 딜레이시 기존 =1, 딜레이
63
      end if:
64
      end process;
                                                    신호 = 0 인부분에서 작동 시키는
                                                     원리
```

```
대기(IDLF)상태에서는 스타트
65
66
     process (nRst,pclk)
                                                  Flag를 받을 때 까지 기다린
67
       begin
         if (nRst = '0') then
68
                                                  다.
         state <= IDLE; --?? ??? ???
69
         pclk_cnt <= (others => '0');
bit cnt <= (others => '0');
70
71
         tx data <= (others => '0');
72
73
       elsif rising edge (pclk) then
74
          case state is
                                                  스타트 플레그를 입력 받으면
75
         when IDLE =>
           if (flag = 'l') then
76
                                                  스타트 상태로 넘어간다.
             state <= START;
77
78
                                                  아니라면 대기상태 지속.
79
             state <= IDLE:
80
           end if;
         pclk cnt <= (others => '0'); --??? ?? ??? IDI
81
         bit_cnt <= (others => '0');
82
83
          tx_data <= (others => '0');
       when START =>
84
         if (pclk_cnt = 3) then
85
86
         pclk cnt <= (others => '0'); --4?? ? ?? ???
          state <= SEND;
87
                                                  스타트 상태시 20MHZ로 분주
88
       else
        pclk_cnt <= pclk cnt + 1;
89
                                                  된 클럭을 4개를 샌다. 그후
90
         state <= START:
91
       end if;
                                                  데이터 전송 모드로 넘어간다.
92
        tx data <= temp data;
      when SEND =>
                                                  또한 가상공간에 저장된 데이
93
94
       if (pclk cnt = 3) then
                                                  터를 입력 받는다.
       pclk cnt <= (others => '0');
95
        if(bit_cnt = 7) then
96
        bit cnt <= (others => '0');
- 2
98
        state <= PARITY;
                                               전송 상태시 한 비트씩 전송을 한
      else
 99
        tx_data <= '0' &tx_data(7 downto 1); --??? ??
100
       bit_cnt <= bit_cnt + 1; --?? ?? ??? ?? 20KHZ ...
        state <= SEND;
102
                                              4클럭씩 총 8개의 비트를 전송한
103
      end if;
      else
104
105
       pclk_cnt <= pclk_cnt + 1;
                                              다.(1비트에 4클럭)
        state <= SEND;
106
107
      end if:
      when PARITY =>
108
        if (pclk_cnt = 3) then
                                              데이터 전송이 끝나면 페리티 비
109
       pclk_cnt <= (others => '0');
110
111
        state <= STOP;
                                               트를 전송시킨다.
112
     else
113
       pclk cnt <= pclk cnt + 1;
                                              (복잡하므로 이건 생략함)
114
        state <= PARITY;
115
      end if;
116
      when STOP =>
        if (pclk cnt = 3) then
117
                                               전송이 끝났으므로 STOP상태로
118
       pclk cnt <= (others => '0');
        state <= IDLE;
119
                                              넘어간 후 4클럭뒤 대기상태로 넘
120
     else
       pclk_cnt <= pclk_cnt + 1;
121
                                              어간다.
122
        state <= STOP;
123
      end if:
124
      when others =>
125
        state <= STOP;
126
      end case;
127
      end if:
```

```
128
       end process;
129
130
       ps2 clk <= '0' when pclk cnt >= 1 and pclk cnt <= 2
131
        else '1'; --?? ??? 0,3,?? 1 ,
                                        1,2?? 0
132
         ps2_data <= tx_data(0) when state = SEND else
                                 when state = START or state = PARITY else
133
                           101
134
                           111:
135
       end beh;
```



2)PS2 RECEIVER

```
라이브러리 선언
     library ieee;
2
        use ieee.std_logic_ll64.all;
 3
        use ieee.std_logic_arith.all;
 4
        use ieee.std_logic_unsigned.all;
 5
 6
      entity ps2_receiver is
        port (
                                                               입출력 포트 선언
8
          nRst : in std logic;
 9
          clk : in std logic;
                                                               (끝났다는 valid가 있음)
10
          ps2_clk : in std_logic;
11
          ps2_data : in std_logic;
12
          valid : out std_logic;
13
          received data : out std_logic_vector(7 downto 0)
14
        ):
15
      end ps2_receiver;
16
17
     architecture beh of ps2_receiver is
18
19
         type state_type is(IDLE, START, RECEIVE, PARITY, STOP);
20
         signal state : state_type;
21
         signal ps2_clk_d : std_logic;
                                                               내부 시그널들 정리.
22
         signal ps2_clk_det : std_logic;
23
         signal ps2 data_d : std_logic;
24
         signal ps2 data_det : std_logic;
25
         signal bit_cnt : std logic_vector(2 downto 0);
26
         signal temp_data : std_logic_vector(7 downto 0);
27
28
29
30
          process (nRst, clk)
31
            begin
32
              if (nRst = '0') then
                                                               리셋동작과 상승엣지시 동
33
             ps2_clk_d <= '0';
34
             ps2 clk det <= '0';
                                                               작 정의
35
             ps2_data_d <= '0';
36
             ps2_data_det <= '0';
37
            elsif rising edge (clk) then
38
            ps2_clk_d <= ps2_clk;
                                                               키보드와 같이 clk을 한클럭
39
            ps2 data d <= ps2 data;
              if ( ps2_clk_d = '0') and (ps2_clk = '1') then
```

```
딜레이 시켜서 검출하게 한다.
            ps2 clk det <= '1';
41
42
         else
           ps2 clk det <= '0';
43
          end if;
         if (ps2 data d = '1') and (ps2 data = '0') then
45
          ps2_data_det <= '1';
48
         ps2_data_det <= '0';
49
        end if;
50
       end if;
51
     end process;
52
53
      process (nRst, clk)
                                                 각 상태에 따른 동작 설명
54
        begin
          if (nRst = '0') then
55
                                                 리셋시 모든 동작 0
          state <= IDLE;
56
          bit cnt <= (others => '0');
57
         temp data <= (others => '0');
58
          received data <= (others => '0');
          valid <= '0';
        elsif rising edge (clk) then
62
          case state is
63
        when IDLE =>
64
         if (ps2_data_det = 'l') then
                                                 대기상태에서 데이터 입력 감지
65
           state <= START;
66
         else
                                                 신호가 입력되면 start동작으로 전
           state <= IDLE:
67
68
          end if:
       bit cnt <= (others => '0');
                                                 환.
69
        temp data <= (others => '0');
70
        received_data <= (others => '0');
71
         valid <= '0';
73
       when START =>
74
        if (ps2 clk det = 'l') then
75
         state <= RECEIVE;
                                                 스타트 신호시 4클럭이 지난 즉
76
       else
77
        state <= START;
                                                 한 비트가 지나가면 나오는 신호
78
       end if;
     when RECEIVE =>
79
                                                 를 받아 받기 동작으로 넘어감
      if (ps2 clk det = 'l') then
80
        if (ps2_clk_det = '1') then
80
           if (bit_cnt = 7) then
81
            bit cnt <= (others => '0');
                                                   받기 동작에서는 한비트씩 넘어
            state <= PARITY;
83
84
            else
                                                   오는 데이터를 총 8비트 받는다.
           bit cnt <= bit cnt + 1;
85
86
            state <= RECEIVE;
 87
      end if;
      temp_data <= ps2_data & temp_data(7 downto 1);
89
     else
        state <= RECEIVE:
90
91
      end if;
 92
       when PARITY =>
        if (ps2 clk det = '1') then
                                                   다음은 페리티 신호를 받고
 94
         state <= STOP;
95
     else
        state <= PARITY;
96
97
       end if;
98
99
      when STOP =>
100
        if (ps2 clk det = 'l') then
101
        state <= IDLE:
102
      else
103
        state <= STOP;
                                                   정지 신호를 받으며 다시 대기상
104
      end if;
105
        received data <= temp data;
                                                   태로 돌아간다.
        valid <= '1';
106
      when others =>
107
108
        state <= IDLE;
109
      end case;
110
      end if;
      end process;
111
112
113
      end beh;
114
```


3) test_bench

```
라이브러리 선언
      library ieee;
      use ieee.std_logic_l164.all;
use ieee.std_logic_arith.all;
      use ieee.std logic unsigned.all;
      entity tb_ps2_keybord is end;
 8
      architecture BEH of tb ps2 keybord is
 G
10
         component ps2 keybord is
         port (
11
                                                                       키보드와 receiver의 입출력
           nRst : in std_logic;
12
13
           clk : in std logic;
                                                                       포트를 선언해 준다.
           start_sig : in std logic;
14
          data : in std logic vector(7 downto 0);
ps2_clk : out std_logic;
15
16
17
           ps2_data : out std_logic
18
19
         end component;
20
21
         component ps2 receiver is
22
         port (
           nRst : in std_logic;
23
           clk : in std_logic;
ps2_clk : in std_logic;
24
25
           ps2_data : in std_logic;
valid : out std_logic;
26
27
28
           received_data : out std_logic_vector(7 downto 0)
29
30
         end component:
31
32
           signal signRst, sigclk, sigstart_sig : std_logic;
33
           signal sigdata : std_logic_vector(7 downto 0);
                                                                       내부에서 사용될 시그널 들
34
           signal sigps2_clk, sigps2_data : std_logic;
35
           signal int_ont : std_logic_vector(99 downto 0);
                                                                       을 정의해 준다
           signal sigvalid : std logic;
36
37
           signal sigreceived_data : std_logic_vector(7 downto 0);
38
39
       begin
40
                                                                          리셋을
                                                                                        정의해
                                                                                                     준다
41
        process
         if (NOW = 0 ns) then
signRst <= '0', '1' after 100 us;</pre>
43
                                                                          100us동안 리셋후 high
         end if;
wait for 1 sec;
45
                                                                          상태를 1초가량 유지해
47
          end process;
48
                                                                          준다
49
          process
       begin
50
                                                                          =>동작 시작 전 초기화
          sigclk <= '0', '1' after 5 ns;
wait for 10ns;
51
52
          end process;
54
55
         process(signRst, sigclk)
                                                                          기준 클럭을 설정해 준다
            begin
  if(signRst = '0') then
56
            int_cnt <= (others => '0');
elsif(rising edge(sigclk)) then
                                                                          100MHZ클럭이다.
58
59
             int_cnt <= int_cnt + 1;
                                                                           작동시간은 10ns동안.
61
           end if:
         end process;
63
           sigstart_sig <= '1'when int_cnt = 200 else
65
                                                                          리셋시 0이며 클럭의 상
66
           sigdata <= "00100011" when ((int_cnt > 150)and(int_cnt < 250)) else
67
                                                                          승엣지마다 내부 시그널
                 "00000000";
68
70
       u_tb_ps2_keybord : ps2_keybord
                                                                          인 int_cnt가 상승한다
       port map(
   nRst => signRst,
72
          clk => sigclk,
         start_sig => sigstart_sig,
data => sigdata,
ps2_clk => sigps2_clk,
ps2_data => sigps2_data
75
                                                                          start시그널은 int cnt가
76
77
                                                                          200개일 때 작동한다.
                                                                          데이터는 int_cnt가
        u_tb_ps2_receiver : ps2_receiver
```

150~250사이일 때 23을 보낸 다.

각 포트를 키보드와 리시버에 연결한다.

3. 시뮬레이션 결과 및 설명



리셋 신호가 끝나고 start_signal이 들어오면 flag가 작동하고. 가상의 공간에 D키의데이터인 "23"을 저장시킨다. 다음 클럭이 와서 flag를 확인하면 flag는 0으로 돌아가며 동작을 시작한다.

데이터를 보면 키보드의 데이터는 하나씩 뒤로 밀리며 사라지는 모습을 볼수 있으며 리시버의 데이터는 하나씩 뒤로 밀리며 나타나는 모습을 볼 수 있다. 따라서 데이터 전송이 되어 간다는 것을 확인 할 수 있다.

data_det와 clk_det를 통해 시작시 혹은 끝났을 시 상태를 검출하는 모습또한 볼 수 있다.

bit_cnt는 8개의 비트를 새어주는 역할을 하며 pclk_cnt는 한 비트 안의 4개의 클럭을 검출하는 것을 볼 수 있다.

전송이 완료된 후 리시버의 valid가 high가 되었다가 사라짐으로써 전송이 끝났다는 것을 알 수 있게 된다.