

Plan de validation

Avant propos

Ce document présente les tests entrepris pour démontrer la conformité des blocs du projet avec le cahier des charges. Il est possible d'avoir recours à différents tests : l'Inspection, l'analyse, le test et la démonstration.

- L'inspection permettra par observation passive de s'assurer qu'un bloc est bien intégré dans le projet, en particulier lorsque celui-ci vient d'une source robuste.

- L'Analyse se réalise à l'aide d'une simulation où les signaux de sorties sont observés. Ce test sera réalisable lorsque les signaux d'entrées du bloc seront facilement pilotable. (Liaison Axis4stream par exemple). Les conditions de validation sont indiquées signaux par signaux.

- Le Test implique une mesure physique, Oscilloscope ou ILA. L'ila est un outils intéressant car l'usage des triggers permet d'afficher différents signaux d'intérêt, de plus le comportement en simulation peut être différent de celui sur carte. La difficulté de mise en œuvre intervient lorsqu'une grande plage temporelle est nécessaire pour expliquer le fonctionnement de signaux car l'encombrement des registres synthétisés sur la carte de prototypage limite la profondeur temporelle. L'usage de l'ILA provoque parfois des problèmes lors de l'implémentation ou la synthèse, il conviendra de s'assurer que l'horloge est correctement choisie afin de ne pas provoquer de désynchronisation entre les signaux.

- La Démonstration est un résultat mettant en œuvre le système dans les conditions finales de fonctionnement. Dans le cadre de ce projet, elle prendra principalement la forme de photographie de l'écran utilisé pour les tests.

La validation d'une brique implique d'abord un **test unitaire** consistant à vérifier le bon fonctionnement de la brique **seule** avant de l'inclure dans le projet final. Le plan de validation à été pensé de manière incrémentale ; les briques sont rajoutées au fur est à mesure de leur validation unitaire.

Présentation des grandes étapes de validation :

1/ Affichage d'un flux vidéo

Il faudra d'abord s'assurer que le matériel à disposition est fonctionnel, en particulier l'écran qui servira à la validation des étapes suivantes. L'adaptateur Pmod VGA sera également testé à l'aide du programme de référence fourni par le constructeur.

Puis ce programme sera scindé en deux parties, le bloc de conversion de la norme axis4stream vers vga et le bloc de génération du pattern de test constitué d'un pixel mouvant sur l'écran.

Élément du CDC (cahier des charges) validé dans ce chapitre :

- [PL-IP-001] Source Vidéo TPG [1]
- [PL-DISP-002] Affichage écran VGA [1]

2/Affichage d'une image stockée dans la mémoire.

Le second chapitre s'intéresse à l'implémentation du DMA permettant de mettre à disposition une image depuis la mémoire DDR. Il faudra d'abord concevoir un bloc de commande pour dialoguer avec les différents éléments paramétrables. C'est un pré-requis pour la mise en place du DMA.

Élément du CDC validé dans ce chapitre :

- [PL-IP-000] Source Vidéo mémoire [1]
- [PL-IP-002] Sélection de source vidéo init [1]
- [PS-001] Mise en mémoire manuelle pattern [1]

3/ Chaîne de traitement

Une fois les flux vidéo sécurisé, le traitement de l'image peut commencer. L'ordre de développement qui a été choisi est le suivant : le sélecteur de flux d'abord, puis le bloc de conversion en nuance de gris, l'introduction du flou à l'aide d'un filtre gaussien de convolution. Le filtre Harris et le seuillage puis l'overlay.

Élément du CDC validé dans ce chapitre :

- [PL-IP-004] Architecture filtre à convolution [1]
- [PL-IP-005] Standards de transferts [1]
- [PL-IP-006] Filtre gaussien [1]
- [PL-IP-007] Filtre Harris [1]
- [PL-IP-008] Filtre Harris binarisation [1]
- [PL-IP-009] Filtre Harris seuillage paramétrable [1]
- [PL-DISP-001] Overlay [1]

4/ Fonctionnalités supplémentaires

Le chapitre clôture le projet avec des fonctionnalités facultatives.

Élément du CDC validé dans ce chapitre :

- [PL-IP-003] Sélection de source vidéo à chaud [2]
- [PL-IP-010] Filtre Harris retour de données [2]
- [PL-DISP-003] Mode d'affichage [2]
- [PS-002] Mise en mémoire automatique pattern [2]
- [PS-003] Retour de données UART [2]

Sommaire du plan de validation

	Nom de l'étape	Validation
1.X	Affichage d'un Flux Vidéo	
1.1	Vérification bon fonctionnement écran	✓
1.2	Validation bloc de pilotage Écran	✓
2.1	Validation du Test Pattern generator	✓
2.X	Affichage d'une image stockée dans la mémoire.	
2.1	Validation du bloc de contrôle Axis-reg.	✓
2.2	Validation du DMA.	✓
3.X	Chaîne de traitement	
3.1	Validation du sélecteur de flux	✓
3.2	Validation du bloc de conversion luminance	✓
3.3	Validation du Filtre Gaussien	X
3.4	Validation du Filtre Harris	X
3.5	Validation du bloc de Seuillage	X
3.6	Validation de l'overlay	X
4.X	Fonctionnalités supplémentaires	
4.1	Ajout de la remontée d'information depuis bloc de seuillage.	X
4.2	Lecture d'une image stockée dans la carte USB.	X

1.X : Affichage d'un flux vidéo

1.1 : Vérification du bon fonctionnement de l'écran

Test 1.1.1 : **Démonstration** Le test est réussi si le code de référence fourni par les fabricants du Pmod VGA permet l'affichage sur l'écran de l'image de test.

1.2 : Validation du bloc de pilotage de l'Écran

Test 1.2.1 : **Simulation** La brique pilotage Écran est d'abord simulé à l'aide d'un TestBench où les signaux d'entrée sont contrôlés.

- Une rampe est appliquée pour moduler la valeur d'intensité des pixels RGB sur Tdata. Le test est réussi si les sorties RGB VGA suivent la fonction suivante arrondi à l'unité :

$$Vect_{out} = \frac{Vect_{input} \times 15}{255}$$

- les délais entre deux Hsync et deux Vsync sont mesuré. Le test est réussi si le délais est conforme à celui de la norme.

Signaux	Condition de validation
VGA_R, VGA_G, VGA_B.	Les signaux de sortie sont entre 0 et 15 et dépendent de l'entrée TDATA. TDATA prend des valeurs entre 0 et 255, cette amplitude est ramenée entre 0 et 15 de manière proportionnelle. Lorsque TVALID vaut 0, les pixels diffusés sont noirs et les compteurs internes continuent à s'incrémenter.
VGA_VS_O	La taille du pulse est égal à 64 us (2*800 pixels) Le délais entre deux pulses est égal à 16,8 ms (525*800 pixels)
VGA_HS_O	La taille du pulse est égal à 3,84 us (96 pixels) Le délais entre deux pulses est égal à 32 us (800 pixels)
TREADY	Tready vaut 1 lorsque les pixels diffusés sont dans l'écran utile (Hors image virtuelle)
TRESET	Lorsque TRESET est actif, les sorties VGA et les compteurs de lignes/colonnes sont mises à 0. Treset est actif sur locked actif.

Test 1.2.2 : **simulation** La brique sera ensuite validée avec le lecteur de fichier fourni par Deverne. Le lecteur de fichier permet de simuler un flux axis4stream depuis un fichier image texte.

Le test est réussi si l'on observe sur la valeur des canaux VGA est proportionnelle la valeur de Tdata entrante, il est réussi si le S_ready devient inactif lorsque le compteur sort de l'image utile.

1.2 : Écriture du Test Pattern generator

Test : 1.2.1 : **Simulation** Validation à l'aide d'un TestBench ; le test est réussi si :

- Le signal Tvalid est à l'état haut lorsque resetn est inactif.
- Le signal Tlast est à l'état haut à la fin d'une ligne.
- si l'observation du signal Tdata permet d'identifier qu'un bloc de 8x8 pixels est bien généré.

Signaux	Condition de validation
resetn	L'état actif est conditionné par le signal locked. h_cntr_reg & c_cntr_reg = 0. s_axis_tready = 0 s_box_x_reg = 0 & s_box_y_reg = 400 s_box_x_dir & s_box_y_dir = 1 s_box_cntr_reg = 0
axis_tvalid	Sur axis_tvalid = 0, les données ne sont plus débitées. Les compteurs internes arrêtent de s'incrémenter.
axis_tdata	Il est difficile de contrôler ce qui est envoyé en simulation, mais le bloc a été programmée pour envoyer un carré de 8x8 pixels blancs sur fond noir. Il est attendu que axis_tdata soit majoritairement égal à 0 et passe à 1 à intervalle régulier sur 8 coups d'horloges.
Ctrl_vertical et Ctrl_horizontal	Ctrl_horizontal s'incrémente à chaque pixel débité et est réinitialisé à chaque ligne complète (image visible uniquement). Ctrl Vertical s'incrémente à chaque nouvelle ligne et est réinitialisé une fois que toute l'image a été balayée (image visible uniquement).
axis_tlast	Tlast est généré à chaque fin de ligne.

Test : 1.2.2 : **Démonstration** Association du TPG et du bloc de pilotage de l'écran

Le TPG est associé au bloc de conversion Axis4stream – VGA.

Le test est réussi si l'image obtenue sur l'écran est une mire blanche de 8x8 rebondissant sur chaque bord.

3. X Affichage d'une image stockée dans la mémoire.

3.1 Validation du bloc de contrôle Axis-reg.

Ce bloc permettant le contrôle des registres dans différents blocs est un prérequis pour le contrôle du DMA car il faut pouvoir lui envoyer le signal d'allumage.

Test 3.1.1 : **TEST** Test du bloc unitaire à l'aide d'instruction envoyé par la PS.

Il est difficile d'écrire un testbench simulant une liaison AXI4-Lite mais l'on peut modifier la valeur des registres au travers de la PS à l'aide de VITIS puis vérifier à l'ILA que les ports de sorties ont bien été actualisés. D'un côté les registres du bloc CMD_PS_PL sont actualisés en envoyant une instruction à la PS via Vitis (Xil_out). De l'autre on applique un trigger à l'ILA sur le signal que l'on essaie de modifier. En ce qui concerne les input (dma_done,dma_idle et dma_ready), il est possible de les nouer numériquement. (Les associer à des boutons n'as pas fonctionné)

Chaque signaux de sortie du bloc correspond à une adresse,

Registre	Adresse	signal correspondant	Valeur 32bits	Valeur attendu
Reg 0	0x43C00000	DMA-Start	Initialisé à 0 passé à 0x11111111	1
Reg 1	0x43C00004	DMA_IMG_W	Initialisé à 0 passé à 0x00000280	1
Reg 2	0x43C00008	DMA_IMG_W	Initialisé à 0 passé à 0x000001E0	1E0
Reg 3	0x43C0000C	DMA_BA_LSB	Initialisé à 0 passé à 0x00400000	0000000000400000 puis 1111111100400000
Reg 4	0x43C00010	DMA_BA_MSB	Initialisé à 0 passé à 0x11111111	
Reg 5	0x43C00014	VAL_SEUIL	Initialisé à 0 passé à 0x000000C8	C8
Reg 6	0x43C00018	SEL_Flux_1	Initialisé à 0 passé à 0x11111111	1
Reg 7	0x43C0001C	SEL_Flux_2	Initialisé à 0 passé à 0x11111111	1
Reg 8	0x43C00020	DMA_INPUT	le registre vaut 1 si DMA_ready = 1 le registre vaut 2 si DMA_idle = 1 le registre vaut 4 si DMA_ready = 1	
Reg 7	0x43C00024	OPEN	Initialisé à 0 passé à 0x11111111	1

3.2 : Vérification du bon fonctionnement du DMA.

Le DMA est un bloc est fournit par Deverne, nous allons l'associer au bloc de commande PS PL puis initialiser ses registres à l'aide de la PS.

Test 3.2.1 : **Analyse** Validation à l'aide d'une analyse.

Ce test est une vérification que les entrées/sorties sont connectées de manière cohérente.

Test 3.2.2 : **Test** à l'aide de l'ILA.

Signal	Comportement attendu
Img W img H Img_in	Signaux initialisés à leur valeur par défaut par le bloc de commande.
Ap_Idle	Idle est à l'état haut puis passe à l'état bas lorsque dma_start vaut 1. ce signaux remonte à la fin de la transmission Axis4full
Ap_done et Ap_ready	Ces signaux remontent à la fin de la transmission Axis4full
Liaison AXI4Stream	T_ready contrôlé par le bloc de pilotage de l'écran passe à 0 lorsque les compteurs sont dans les backporchs horizontaux et verticaux. T_valid vaut 1 indiquant que les données sont prêtes à être débitées.
Liaison AXI4FULL	Il est attendu que le canal d'adresse dialogue avant que le canal de donnée ne s'active.

Test 3.2.1 : **Démonstration** par Affichage sur l'écran de l'image.

Après basculement du registre pilotant dma_start, l'image stockée dans la mémoire va normalement s'afficher sur l'écran.

Le test est réussi si l'image est stable, et centré dans l'écran ce qui témoignera d'une bonne synchronisation entre le signaux.

3.X Chaîne de traitement

3.1 Écriture du bloc de Sélecteur de flux

3.1.1 : Validation à l'aide d'une simulation

- Deux streams sont instanciés avec des valeurs uniques. Le test est réussi si la modification du registre permet d'observer un changement sur T_data en sortie.

- les signaux de sortie sont l'image des signaux incidents décalé d'un nombre de coup d'horloge identique pour tout les signaux.

Signal	Comportement attendu
Tdata_out	Tdata_out est égal à Tdata_1 si sel flux = 0, Tdata_2 si sel flux = 1.
Tlast_out	Tlast_out est égal à Tlast_1 si sel flux = 0, Tlast_2 si sel flux = 1.
Tready_in	Tready_in est égal à Tready_out_1 si sel flux = 0, Tready_out_2 si sel flux = 1.
Tvalid_out	Tvalid_out est égal à Tvalid_1 si sel flux = 0, Tvalid_2 si sel flux = 1.

3.1.2 : **Démonstration** du changement de flux vidéo.

On utilise le TPG et le DMA comme source de flux vidéo puis on commute entre les flux en modifiant le registre du bloc de commande à l'aide du PS.

3.2 Conversion luminance

3.2.1 Validation à l'aide d'une **simulation**.

- On envoie dans le stream une valeurs constante et connu on observe la sortie.
Le test est réussi si la valeur en sortie est bien une moyenne des valeurs des pixels RGB en entrée.
On applique un signal carré à l'entrée de Tlast, En ce qui concerne Axis_Tready_out et Axis_Tvalid_in, on les fait varier de façon à couvrir toutes les possibilités.

Le temps de rétention des signaux au travers du bloc doit être égal.

Signal	Comportement attendu
Axis_Tready_in	Tready_in vaut 0 quand reset est actif, le signal est autrement décalé d'un coup d'horloge par rapport à Axis_Tready_out.
Axis_Tvalid_out	Idem pour Axis_Tvalid_out.
Axist_TData_out	La valeur en sortie de Tdata_out est égale à la moyenne des valeurs RGB. La valeur est actualisé seulement si Tvalid_out = 1 et Tvalid_in = 1
Axist_TLast_out	La valeur de T_last_out est égale à T_last_in décalé d'un coup d'horloge. T_last vaut 0 sur reset actif.

3.2.3 Test/démonstration à l'aide de l'ila et affichage sur l'écran.

Le bloc de conversion luminance est intercalé entre le TPG ou le DMA, L'affichage du flux vidéo sur l'écran est possible soit en utilisant un bloc qui permettant de remettre la sortie sur 24 bits ou en câblant directement sur le bloc de pilotage de l'écran. L'image obtenue sera alors en nuance de rouge.

L'ila sera utilisé pour observer les signaux Tready, Tvalid, Tlast et Tdata. Incident et sortant du bloc.

3.2.3 Comparaison avec une golden reference.

Pour être rigoureux, il est nécessaire de s'appuyer sur imageJ, un logiciel permettant de modifier des images. A partir de l'image originale RGB, il est possible de créer un modèle en nuance de gris. Le test est réussi si la soustraction du modèle généré et l'image en sortie du filtre est nulle.

Pour générer l'image Test en nuance de gris, il est nécessaire de s'appuyer sur les programmes de lecture et d'écriture de fichiers fournis par Deverne.

3.3 Filtre Gaussien

La validation du filtre gaussien suit une logique similaire au bloc de conversion luminance, un testbench vient d'abord contrôler le bon comportement des signaux Axi4stream, un second vient générer un résultat que l'on pourra comparer à une golden référence.

Enfin le filtre est inclus dans le projet global.

3.3.1 : Modulation des signaux de la liaison AXIS4Stream.

Signal	Comportement attendu
Resetrn	Si resetn = 0 SV_data_[1..9] = 0 t_line_mem_[1..2] = 0 cpt_col et cpt_ligne = 0
Axis_Tready_in	Si S_reset_flag = 1 et S_Tvalid_in = 1 alors Tready_in = 1. si cpt_col = 0 alors S_reset_flag tombe = 0. si S_reset_flag = 0 alors Tready_out = 1.
Axis_Tvalid_out	S_reset_flag = 1 alors T_valid_out = 0. si reset_flag = 0 alors Tvalid_out = 1 si Tvalid_in = 1, 0 sinon.
Axist_TData_out	Diffusion des lignes : après une initialisation, Lorsque le compteur interne de ligne vaut 0, le bloc ne peut rien transmettre. Lorsque le compteur interne vaut 1, il faut émettre la première ligne Stocké dans le buffer. Une fois que la première image à été diffusée, Axis_Tdata_out à la ligne 0 soit valoir SV_data_5,

	Diffusion des colonnes ; Lorsque le compteur interne vaut 0 et 1, La valeur de Axis_Tdata_out doit valoir SV_data_5, Le produit de la convolution sinon.
Axist_TLast_out	Tlast out vaut 1 lorsque le compteur de colonne vaut 1 sauf à l'initialisation lors S_reset_flag vaut 1.

3.3.2 Comparaison avec la golden référence : Utilisation des modules fournis par Deverne.

Une première image est générée à l'aide d'imagej et d'un fichier image.txt en appliquant la convolution. Une seconde avec le filtre gaussien. Le résultat de ces deux process est soustrait, le test est réussi si l'image est nulle.


3.3.3 Test/Démonstration : intégration du bloc dans le projet global.

Le bloc est ajouté après la conversion luminance, le test est validé si l'image affichée sur l'écran est stable, sans artefacts et flou.

3.4 Filtre Harris

La filtre harris est identique au filtre gaussien, seul les coefficients de la transformation changent.

Une analyse et une comparaison à une référence sera suffisant pour valider ce bloc.



3.4.1 Analyse du filtre Harris.

Le test est réussi si les signaux sont correctement connectés aux blocs précédent et suivant.

3.4.2 Comparaison à l'image de référence.

De nouveau, le recours aux fichiers de test de Deverne est nécessaire pour appliquer notre filtre sur une image connue et comparer le résultat à une convolution réalisée à partir d'imageJ.

Le test est réussi si la soustraction des deux images est nulle.

3.5 : Validation du filtre de seuillage

3.5.1 : Simulation à l'aide d'un testbench.


Un flux contrôlé est envoyé en entrée sur Tdata. Une rampe par exemple ; chaque coup d'horloge incrémente la valeur du flux Tdata incident.

Le test est validé si Tdata out vaut 255 lorsque Tdata_in est supérieur à la valeur de seuil indiqué sur S_seuil.

3.5.2 : Test/Démonstration

Le bloc de seuillage est placé en sortie du filtre harris. Le test est réussi si on observe des pixels blancs apparaître sur l'image à l'endroit des points d'intérêts.

3.6 Validation de l'overlay



3.6.1 : Simulation à l'aide d'un Testbench

Le test est réussi si une couleur est appliquée à l'emplacement des pixels détectés en sortie du bloc de seuillage, On applique sur S_TDATA 0 ou 255, la valeur des pixels en sortie doit être modulée.

3.6.2 : On inclus le bloc dans la chaîne de traitement, on doit observer sur l'écran que les pixels blanc en sortie du bloc de seuillage sont désormais d'une autre couleurs.