


EP07 Register File (RF32x32)

JSIM


Tclk เดิม (100 ns)



การคำนวณและเลือกคาบสัญญาณนาฬิกา (Tclk) ใหม่ จากค่า min observed setup time ที่วัดได้คือ 98.123 ns เอาไปลบจาก Tclk เดิม (100 ns) ชิดจำกัดทางทฤษฎีที่จริงนี้จะทำงานได้คือ $100 - 98.123 = 1.873$ ns เพื่อให้วงจรมีความเสถียร จะปัดเศษขึ้นและเลือกใช้ **Tclk = 2 ns**

เพื่อให้่ายต่อการทดสอบ จะสร้างไฟล์ใหม่ชื่อ rf32x32checkoff_2ns.jsim

Tclk ใหม่ (2 ns)



สรุป

ประกอบวงจรย่อย (dec5to32, mux32, reg32en) เข้าด้วยกันเป็น Register File (rf32x32) ได้สำเร็จ

ซิมูเลตครั้งแรกที่ $T_{clk} = 100 \text{ ns}$ วงจรอ่านและเขียนข้อมูลได้ถูกต้องตามสเปก ได้ค่า min observed setup time ที่ 98.123 ns จึงนำมาคำนวณและลดคาบเวลา T_{clk} ลงเหลือ 2 ns ซึ่งวงจรก็ยังรันผ่านและทำงานได้ปกติ

อภิปรายผล


ประสิทธิภาพความเร็ว: ค่า setup time 98.123 ns จากคาบเวลาเดิม 100 ns แปลว่าวงจรมีเวลารว่าง (Slack) เหลือเยอะมาก การบีบ T_{clk} ลงมาที่ 2 ns จึงเป็นการรีดประสิทธิภาพฮาร์ดแวร์ให้ทำงานเร็วที่สุดโดยที่ข้อมูลยังไม่ผิดเพี้ยน

ปัญหาการต่อวงจร: ระหว่างทดสอบ mux32 เจอ Error การชอร์ตกัน เพราะเผลอตั้งชื่อโหนดเอาต์พุตซ้ำกับพอร์ตอินพุต พอแก้ไขให้ไม่ซ้ำกันระบบก็รันผ่านทันที แสดงให้เห็นว่าเวลาประกอบวงจรซับซ้อน ต้องระวังเรื่องการตั้งชื่อตัวแปรหรือสายไฟให้ดี

พฤติกรรมฮาร์ดแวร์: วงจรแสดงพฤติกรรมเหมือน Synchronous RAM สมบูรณ์แบบ คือฝั่งอ่านข้อมูลสามารถดึงค่าออกไปได้ทันที แต่ฝั่งเขียนข้อมูลจะอัปเดตค่าได้ก็ต่อเมื่อถึงขอบสัญญาณนาฬิกาและต้องเปิดลอจิก WERF ไว้เท่านั้น

VHDL


ผลการทดสอบโมเดลย่อย (Sub-modules): ภาพหน้าจอ Terminal ที่แสดงข้อความยืนยันว่าการจำลองการทำงานของวงจร 5-to-32 Decoder (dec5to32_tb.vhd) และ 32-bit Multiplexor (mux32_tb.vhd) สำเร็จและไม่มี Error



The screenshot shows the VS Code interface with the file explorer on the left displaying a project named 'EP07_RF_VHDL'. The file 'rf32x32_tb.vhd' is selected. The main editor displays the VHDL code for the testbench, which includes a test architecture for 'rf32x32' and a behavioral model for 'rf32x32'. The code defines inputs (clk, we, ra1, ra2, wa, wd) and outputs (rd1, rd2). It sets up a simulation with a clock period of 100 ns and a signal delay of 10 ns. The testbench calls the 'rf32x32' entity with the appropriate port mappings. The terminal at the bottom shows the command 'ghdl -a --std=93 -fsynopsys dec5to32.vhd dec5to32_tb.vhd' and the output 'The function verification of dec5to32 module is successful'.

```
33
34 architecture test of rf32x32_tb is
35 -- inputs
36 signal clk, we : std_logic;
37 signal ra1, ra2, wa : std_logic_vector(4 downto 0) := (others => '0');
38 signal wd : std_logic_vector(31 downto 0) := (others => '0');
39 -- outputs
40 signal rd1, rd2 : std_logic_vector(31 downto 0);
41 signal rd1_rtl, rd2_rtl : std_logic_vector(31 downto 0);
42 -- simulation
43 constant Tclk : time := 100 ns;
44 constant Sd1 : time := Tclk/100;
45 signal TP : integer := 0;
46 signal check : boolean;
47
48 begin -- architecture beh
49   rf32x32_1: entity work.rf32x32(stdcell)
50     port map (
51       clk => clk, wef => we,
52       ra1 => ra1, ra2 => ra2, wa => wa,
53       wd => wd, rd1 => rd1, rd2 => rd2);
54
55   rf32x32_rtl: entity work.rf32x32(rtl)
56     port map (
57       clk => clk, wef => we,
```

PS C:\ven232\EP_07RF\EP07_RF_VHDL\EP07_RF_VHDL> ghdl -a --std=93 -fsynopsys dec5to32.vhd dec5to32_tb.vhd
PS C:\ven232\EP_07RF\EP07_RF_VHDL\EP07_RF_VHDL> ghdl -e --std=93 -fsynopsys dec5to32_tb
PS C:\ven232\EP_07RF\EP07_RF_VHDL\EP07_RF_VHDL> ghdl -r --std=93 -fsynopsys dec5to32_tb
dec5to32_tb.vhd:31:5:@dams: (assertion note): the function verification of dec5to32 module is successful
PS C:\ven232\EP_07RF\EP07_RF_VHDL\EP07_RF_VHDL>




The screenshot shows the VS Code interface with the file explorer on the left displaying the same project. The file 'mux32_tb.vhd' is selected. The main editor displays the VHDL code for the testbench, which includes a test architecture for 'mux32' and a behavioral model for 'mux32'. The code defines inputs (clk, we, ra1, ra2, wa, wd) and outputs (rd1, rd2). It sets up a simulation with a clock period of 100 ns and a signal delay of 10 ns. The testbench calls the 'mux32' entity with the appropriate port mappings. The terminal at the bottom shows the command 'ghdl -a --std=93 -fsynopsys mux32.vhd mux32_tb.vhd' and the output 'The function verification of mux32 module is successful'.

```
33
34 architecture test of mux32_tb is
35 -- inputs
36 signal clk, we : std_logic;
37 signal ra1, ra2, wa : std_logic_vector(4 downto 0) := (others => '0');
38 signal wd : std_logic_vector(31 downto 0) := (others => '0');
39 -- outputs
40 signal rd1, rd2 : std_logic_vector(31 downto 0);
41 signal rd1_rtl, rd2_rtl : std_logic_vector(31 downto 0);
42 -- simulation
43 constant Tclk : time := 100 ns;
44 constant Sd1 : time := Tclk/100;
45 signal TP : integer := 0;
46 signal check : boolean;
47
48 begin -- architecture beh
49   mux32_1: entity work.mux32(stdcell)
50     port map (
51       clk => clk, wef => we,
52       ra1 => ra1, ra2 => ra2, wa => wa,
53       wd => wd, rd1 => rd1, rd2 => rd2);
54
55   mux32_rtl: entity work.mux32(rtl)
56     port map (
57       clk => clk, wef => we,
```

PS C:\ven232\EP_07RF\EP07_RF_VHDL\EP07_RF_VHDL> ghdl -a --std=93 -fsynopsys mux32.vhd mux32_tb.vhd
PS C:\ven232\EP_07RF\EP07_RF_VHDL\EP07_RF_VHDL> ghdl -e --std=93 -fsynopsys mux32_tb
PS C:\ven232\EP_07RF\EP07_RF_VHDL\EP07_RF_VHDL> ghdl -r --std=93 -fsynopsys mux32_tb
mux32_tb.vhd:31:5:@dams: (assertion note): the function verification of mux32 module is successful.
PS C:\ven232\EP_07RF\EP07_RF_VHDL\EP07_RF_VHDL>

ผลการทดสอบโมเดลหลัก (Main Module) ที่ 100 ns: ภาพหน้าจอ Terminal ที่แสดงข้อความ The verification of rf32x32 is successful! หลังจากการรันที่คาบเวลาเริ่มต้น $T_{clk} = 100$ ns




The screenshot shows the VS Code interface with the 'rf32x32_tb.vhd' file open. The code defines a testbench for the 'rf32x32' module. The simulation time is set to 100 ns. The terminal output shows the command 'ghdl -a --std=93 -fsynopsys rf32x32.vhd rf32x32_tb.vhd' and the successful verification message: 'The verification of rf32x32 is successful!'.

```
33 architecture test of rf32x32_tb is
34 -- inputs
35 signal clk, we : std_logic;
36 signal ra1, ra2, wa : std_logic_vector(4 downto 0) := (others => '0');
37 signal rd1, rd2 : std_logic_vector(31 downto 0) := (others => '0');
38 signal wd : std_logic_vector(31 downto 0) := (others => '0');
39 -- outputs
40 signal rdt1, rdt2 : std_logic_vector(31 downto 0);
41 signal rdt1_rtl, rdt2_rtl : std_logic_vector(31 downto 0);
42 -- simulation
43 constant tclk : time := 100 ns;
44 constant saf : time := tclk/100;
45 signal tp : integer := 0;
46 signal check : boolean;
47
48 begin -- architecture beh
49   rf32x32_1: entity work.rf32x32(stdcell)
50     port map (
51       clk => clk, wef => we,
52       ra1 => ra1, ra2 => ra2, wa => wa,
53       wd => wd, rd1 => rd1, rd2 => rd2);
54
55   rf32x32_rtl: entity work.rf32x32(rtl)
56     port map (
57       clk => clk, wef => we,
```

```
PS C:\ven232\EP_078\EP07_RF_VHD\EP07_RF_VHD> ghdl -a --std=93 -fsynopsys rf32x32.vhd rf32x32_tb.vhd
PS C:\ven232\EP_078\EP07_RF_VHD\EP07_RF_VHD> ghdl -e --std=93 -fsynopsys rf32x32_tb
PS C:\ven232\EP_078\EP07_RF_VHD\EP07_RF_VHD> ghdl -r --std=93 -fsynopsys rf32x32_tb
rf32x32_tb.vhd:125:5@70ns:(assertion note): The verification of rf32x32 is successful!
```

ผลการทดสอบโมเดลหลักที่ความเร็วสูงสุด (2 ns): ภาพหน้าจอ Terminal ที่แสดงข้อความสำเร็จ เป็นผลลัพธ์หลังจากที่เข้าไปแก้ค่า T_{clk} ให้เท่ากับค่าที่ใช้ทดสอบผ่านในโปรแกรม JSIM แล้ว




The screenshot shows the VS Code interface with the 'rf32x32_tb.vhd' file open. The code defines a testbench for the 'rf32x32' module. The simulation time is set to 2 ns. The terminal output shows the command 'ghdl -a --std=93 -fsynopsys rf32x32.vhd rf32x32_tb.vhd' and the successful verification message: 'The verification of rf32x32 is successful!'.

```
33 architecture test of rf32x32_tb is
34 -- inputs
35 signal clk, we : std_logic;
36 signal ra1, ra2, wa : std_logic_vector(4 downto 0) := (others => '0');
37 signal rd1, rd2 : std_logic_vector(31 downto 0) := (others => '0');
38 signal wd : std_logic_vector(31 downto 0) := (others => '0');
39 -- outputs
40 signal rdt1, rdt2 : std_logic_vector(31 downto 0);
41 signal rdt1_rtl, rdt2_rtl : std_logic_vector(31 downto 0);
42 -- simulation
43 constant tclk : time := 2 ns;
44 constant saf : time := tclk/100;
45 signal tp : integer := 0;
46 signal check : boolean;
47
48 begin -- architecture beh
49   rf32x32_1: entity work.rf32x32(stdcell)
50     port map (
51       clk => clk, wef => we,
52       ra1 => ra1, ra2 => ra2, wa => wa,
53       wd => wd, rd1 => rd1, rd2 => rd2);
54
55   rf32x32_rtl: entity work.rf32x32(rtl)
56     port map (
57       clk => clk, wef => we,
```

```
PS C:\ven232\EP_078\EP07_RF_VHD\EP07_RF_VHD> ghdl -a --std=93 -fsynopsys rf32x32.vhd rf32x32_tb.vhd
PS C:\ven232\EP_078\EP07_RF_VHD\EP07_RF_VHD> ghdl -e --std=93 -fsynopsys rf32x32_tb
PS C:\ven232\EP_078\EP07_RF_VHD\EP07_RF_VHD> ghdl -r --std=93 -fsynopsys rf32x32_tb
rf32x32_tb.vhd:125:5@70ns:(assertion note): The verification of rf32x32 is successful!
```

ภาพกราฟคลื่นสัญญาณ (Waveform) จาก GTKWave



สรุป

การตรวจสอบโมเดลย่อย (Sub-modules) ได้จำลองและตรวจสอบการทำงานของวงจร 5-to-32 Decoder (dec5to32) และ 32-bit Multiplexor (mux32) ผ่านโปรแกรม GHDL ผลคือผ่านการตรวจสอบความถูกต้อง ทุกโมดูล

การตรวจสอบโมเดลหลัก (Main Module) ประกอบวงจร Register File ขนาด 32x32 (rf32x32) เข้ากับ Testbench และทดสอบการทำงานที่คาบเวลาเริ่มต้น $T_{clk} = 100$ ns วงจรสามารถอ่านและเขียนข้อมูลได้อย่างถูกต้องตามหลักการของ Synchronous RAM

การทดสอบที่ความเร็วสูงสุด ได้ทำการปรับเปลี่ยนค่าคาบเวลาในไฟล์ Testbench ให้สอดคล้องกับผลการทดสอบความเร็วสูงสุดจากฝั่ง JSIM ที่ $T_{clk} = 2$ ns ผลการซิมูเลชันยืนยันว่าโครงสร้าง VHDL สามารถทำงานและผ่านการตรวจสอบความถูกต้องได้อย่างสมบูรณ์

การวิเคราะห์คลื่นสัญญาณ (Waveform) ผลการจำลองคลื่นสัญญาณผ่าน GTKWave แสดงให้เห็นพฤติกรรมการทำงานที่สอดคล้องกันระหว่างสัญญาณควบคุม (Clock และ Write Enable), แอดเดรส และข้อมูลบนพอร์ตอ่านและเขียนอย่างชัดเจน