



EP_08 Control Logic Module



Simulation Waveform



สรุปและอภิปรายผล

จากการออกแบบและวิเคราะห์โมดูล control_logic ของ Unpipelined Beta CPU โมดูลใช้ ROM ขนาด 64 ตำแหน่ง $\times$ 16 บิต เพื่อแปลงรหัสคำสั่ง เป็นสัญญาณควบคุม ของ CPU จากการคำนวณขนาดของ Memory Building Blocks ประกอบด้วย Storage cells ขนาด $1,024 \mu\text{m}^2$, Address buffers ขนาด $120 \mu\text{m}^2$, Address decoders ขนาด $9 \mu\text{m}^2$ และ Tristate drivers ขนาด $480 \mu\text{m}^2$ ไม่มี Write-data drivers เพราะเป็นหน่วยความจำแบบอ่านอย่างเดียว(ROM) ทำให้มีพื้นที่รวมของ ROM เท่ากับ $1,633 \mu\text{m}^2$

พฤติกรรมทางเวลา จากการใช้เครื่องมือ Timing Analysis ของ JSIM พบว่า Critical Path ของโมดูลคือเส้นทางจาก id31 ไปยัง pcell1 โดยมีค่า Worst-case propagation delay เท่ากับ 2.135 ns ประกอบด้วยการหน่วงเวลาจากการอ่านข้อมูล ROM (xbetctrl.xoprom) เท่ากับ 2.008 ns จากนั้นสัญญาณผ่านวงจรลอจิก is_jill เท่ากับ 0.077 ns และผ่านวงจรที่สร้างสัญญาณ pcell1 เท่ากับ 0.050 ns รวมเป็น 2.135 ns

เปรียบเทียบสัดส่วนของความหน่วงเวลา จะได้ว่าการอ่านข้อมูลจาก ROM มีค่าหน่วงเวลาประมาณ 94% ของค่า Worst-case propagation delay ทั้งหมด ส่วนวงจรลอจิกภายนอก ROM ใน Critical Path มีค่าหน่วงเวลารวมเพียง 0.127 ns หรือประมาณ 6% จะได้ว่า ROM เป็นส่วนที่มีผลต่อความหน่วงเวลาของโมดูลมากที่สุด ส่วนวงจรลอจิกที่ใช้เพิ่มเติมสำหรับการสร้างสัญญาณควบคุมจะมีผลต่อความหน่วงเวลาน้อยกว่า

สรุปคือ โมดูล control_logic สามารถใช้ ROM ในการแปลง Opcode เป็นสัญญาณควบคุมได้อย่างเป็นระบบ และจากผลการวิเคราะห์พบว่า ROM เป็นส่วนประกอบสำคัญของพื้นที่หน่วยความจำและหน่วงเวลา โดยเฉพาะการเข้าถึงข้อมูลจาก ROM เป็นสิ่งหลักที่ทำให้เกิด Critical Path ของโมดูลนี้