


EP06 Arithmetic and Logic Unit (ALU)


JSIM

arith_cla



ค่าความหน่วงการแพร่กระจาย (Propagation delay: t_{PD}) สูงสุด หรือ Worst-case ของโมดูลนี้คือ **2.876 ns** เกิดจากเส้นทางที่สัญญาณเดินทางจากอินพุต b15 ไปยังเอาต์พุต alu0

arith_rca



ค่าความหน่วงการแพร่กระจาย (Propagation delay: t_{PD}) สูงสุด หรือ Worst-case ของโมดูลนี้คือ **5.396 ns**

RCA ขั้นที่สุด: เพราะโครงสร้างต่อกันแบบอนุกรม Full Adder ต้องรอรับตัวทด (Carry) ที่ไหล (Ripple) ต่อเนื่องมาจากบิตก่อนหน้าทีละบิต พอเป็นวงจรขนาด 32 บิต ทำให้ Critical Path ยาวและเกิดความหน่วงเวลาสะสมมากที่สุด


CSA เร็วปานกลาง: เป็นการปรับปรุง RCA โดยแบ่งกลุ่มบิตแล้วใช้ MUX เข้ามาช่วยข้ามหรือเลือก (Skip/Select) การส่งตัวทดล่องหน้า จึงช่วยลดเวลาสะสมใน Critical Path ลงได้

CLA เร็วที่สุด: วงจรสามารถคำนวณตัวทดของทุกบิตแบบขนาน (Parallel) ล่วงหน้าได้โดยผ่านสัญญาณ Generate และ Propagate โดยไม่ต้องรอตัวทดจากบิตก่อนหน้า


แม้ CLA จะทำงานได้เร็วที่สุดและตอบโจทย์การประมวลผลของ CPU แต่ก็ต้องแลกมากับโครงสร้างฮาร์ดแวร์ที่ซับซ้อนและเปลืองพื้นที่ลอจิกเกตมากกว่า RCA อย่างมาก

VHDL


y_1[31:0]: สัญญาณเอาต์พุตผลลัพธ์ขนาด 32 บิต ของสถาปัตยกรรม RTL (struct_rtl_arith) มีค่าเท่ากับ 0.19 ns




y_2[31:0]: สัญญาณเอาต์พุตผลลัพธ์ขนาด 32 บิต ของสถาปัตยกรรม **RCA** (struct_rca_arith) มีค่าเท่ากับ 2.42 ns



y_3[31:0]: สัญญาณเอาต์พุตผลลัพธ์ขนาด 32 บิต ของสถาปัตยกรรม **CSA** (struct_csa_arith) มีค่าเท่ากับ 1.15 ns



y_4[31:0]: สัญญาณเอาต์พุตผลลัพธ์ขนาด 32 บิต ของสถาปัตยกรรม **CLA** (struct_cla) มีค่าเท่ากับ 1.12 ns



สรุป

CLA ทำงานเร็วที่สุดเนื่องจากใช้ลอจิกตัวทดแบบขนาน ช่วยตัดปัญหาการรอสัญญาณทดทีละบิต ส่วน **RCA** ช้าที่สุดเนื่องจากต้องรอสัญญาณทด วิ่งผ่านครบทั้ง 32 บิต ซึ่งสอดคล้องกับทฤษฎีวงจรถติจิทัล