

EE202-17 - 数字电路

门电路 II

理论课教师：曾奕

工学院南楼236

zengyi@sustech.edu.cn



- 3.1 概述
- 3.2 半导体二极管门电路
- 3.3 CMOS门电路
- 3.4 其他类型的MOS集成门电路
- 3.5 TTL门电路
- 3.6 其他类型的双极型集成门电路
- 3.7 Bi-CMOS电路
- 3.8 TTL门电路与CMOS门电路的接口

3.4 其他类型的MOS集成门电路



- 其他逻辑功能的CMOS门电路


(1) CMOS与非门

如右图所示, T_1 、 T_3 为两个并联的PMOS, T_2 、 T_4 为两个串联的NMOS

A、B至少存在有一个为“0”时, T_2 、 T_4 至少有一个截止, T_1 、 T_3 至少有一个导通, 故输出为高电平, $Y = 1$ 。

A、B同时为“1”时, T_2 、 T_4 同时导通, T_1 、 T_3 同时截止, 故输出为低电平, $Y = 0$ 。

故: $Y = (AB)'$



CMOS与非门

3.4 其他类型的MOS集成门电路



- 其他逻辑功能的CMOS门电路


(2) CMOS或非门

如右图所示， T_1 、 T_3 为两个串联的PMOS， T_2 、 T_4 为两个并联的NMOS。

A、B至少有一个为“1”时， T_2 、 T_4 至少有一个导通， T_1 、 T_3 至少有一个截止，故输出为低电平， $Y = 0$ 。

A、B同时为“0”时， T_2 、 T_4 同时截止， T_1 、 T_3 同时导通故输出为高电平， $Y = 1$ 。

故： $Y = (A + B)'$



CMOS或非门

- 其他逻辑功能的CMOS门电路

(3) 带缓冲级的CMOS门电路

上面电路存在的问题：（以与非门为例）


①输出电阻 R_O 受输入状态的影响：

$$A = 1, B = 1 \text{ 则 } R_O = R_{ON2} + R_{ON4} = 2R_{ON}$$

$$A = 0, B = 0 \text{ 则 } R_O = R_{ON1} // R_{ON3} = \frac{1}{2} R_{ON}$$

$$A = 0, B = 1 \text{ 则 } R_O = R_{ON1} = R_{ON}$$

$$A = 1, B = 0 \text{ 则 } R_O = R_{ON3} = R_{ON}$$



3.4 其他类型的MOS集成门电路




- 其他逻辑功能的CMOS门电路

(3) 带缓冲级的CMOS门电路

上面电路存在的问题：（以与非门为例）


②输出的高低电平受输入端数目的影响

输入端数目愈多，输出为低电平时串联的导通电阻越多，低电平 V_{OL} 越高；输出为高电平时，并联电阻也多，输出高电平 V_{OH} 也提高



- 其他逻辑功能的CMOS门电路

- (3) 带缓冲级的CMOS门电路



带缓冲级的与非门

$$\text{输出为 } F = ((A' + B')')' = (AB)'$$


带缓冲级的CMOS门电路其输出电阻、输出高低电平均不受输入端状态的影响。

- 漏极开路输出的门电路

为了满足输出电平的变换，输出大负载电流，以及实现“线与”功能，将CMOS门电路的输出级做成漏极开路的形式，称为漏极开路输出的门电路，简称OD (Open-Drain Output)门。

(1) 结构和符号

右图为OD输出与非门74HC03电路结构图，其与非门和非门都是CMOS逻辑门，输出管为漏极开路的NMOS门。




OD输出与非门74HC03电路结构图

3.4 其他类型的MOS集成门电路




(2) 工作原理


在使用OD门时，一定要将输出端通过电阻（叫做上拉电阻）接到电源上，如下图所示。





OD门的逻辑符号



OD输出与非门74HC03电路结构图



3.4 其他类型的MOS集成门电路



当内部与非门输出为高电平，则 T_N 截止，输出 $v_O = V_{DD2}$ ，为高电平；当内部与非门输出为低电平，则 T_N 导通，输出 $v_O = 0$ ，为低电平。故输出输入的逻辑关系为



$$F = (AB)'$$

由此可见，输出高电平可以改变，故可作**电平转换**。

3.4 其他类型的MOS集成门电路



普通的CMOS逻辑门输出端不能并联使用，但OD门可以将输出端直接相接，即实现**线与逻辑**，其电路如下图所示





线与逻辑电路的接法

3.4 其他类型的MOS集成门电路



当 Y_1 、 Y_2 有一个为低电平时，则为低电平；只有 Y_1 、 Y_2 同时为高电平，两个输出管同时截止，输出为高电平， Y 和 Y_1 、 Y_2 为与的关系。



线与逻辑电路的接法


3.4 其他类型的MOS集成门电路



输出端逻辑式为

$$\begin{aligned} Y &= Y_1 \cdot Y_2 = (AB)'(CD)' \\ &= (AB + CD)' \end{aligned}$$

故OD门的线与实现了与或非的逻辑功能。



上拉电阻 R_L 的计算:

在使用OD门做线与时，一定外接上拉电阻 R_L 。但 R_L 的大小会影响驱动门输出电平的大小。 R_L 上的压降不能太大，否则高电平会低于标准值； R_L 上的压降不能太小，否则低电平会高于标准值，故 R_L 的取值要合适。

3.4 其他类型的MOS集成门电路



上拉电阻 R_L 的计算:

设有 n 个OD门的输出端并联使用,
负载为CMOS与非门的输入端


① OD门输出为高电平

当所有的OD门输出管截止输出为高电平时, 其电流的方向如右图所示。

$$V'_{DD} - R_L (nI_{OH} + mI_{IH}) \geq V_{OH}$$

$$R_{L(\max)} = \frac{V_{DD} - V_{OH}}{nI_{OH} + mI_{IH}}$$

OD门输出高电平最小值



I_{OH} : OD门输出管输出管截止时的漏电流

I_{IH} : 负载门输入为高电平时的输入电流

n : 并联OD门(驱动门)的个数

m : 负载门输入高电平电流的个数

3.4 其他类型的MOS集成门电路




② OD门输出为低电平

当只有一个OD门输出管导通时，其电流的实际流向如图所示。其中 I_{IL} 是每个负载门低电平输入电流的绝对值； I_{OLmax} 是OD门最大允许的负载电流，则

$$\frac{(V'_{DD} - V_{OL})}{R_L} + m'|I_{IL}| \leq I_{OLmax}$$

$$R_{L(min)} = \frac{V'_{DD} - V_{OL}}{I_{OLmax} - m'|I_{IL}|}$$

OD门输出低电平
最大值




3.4 其他类型的MOS集成门电路



OD门的应用:


①实现与或非逻辑

$$Y = Y_1 \cdot Y_2 = (AB)' \cdot (CD)' \\ = (AB + CD)'$$



②电平转换

由于OD门的高电平可以通过外加电源改变，故它可作为电平转换电路。一般CMOS与非门的电平 $0 \sim 12V$ ，而TTL门为 $0 \sim 3.6V$ 。若需要将CMOS逻辑电平转换为TTL的逻辑电平，只要将负载电阻接到5V电源即可，其电路如右图所示。



3.4 其他类型的MOS集成门电路


例：试为右图电路中的外接电阻 R_L 选定合适的阻值。已知 G_1 、 G_2 为OD与非门74HC03，输出管截止时的漏电流为 $I_{OHmax} = 5\mu A$ ，输出管导通时允许的最大负载电流为 $I_{OLmax} = 5.2mA$ 。 G_3 、 G_4 和 G_5 均为74HC00系列与非门，它们的低电平输入电流和高电平输入电流为 $1\mu A$ 。要求OD门的高电平 $V_{OH} \geq 4.4V$ ，低电平 $V_{OL} \leq 0.33V$ 。

解：驱动管输出为高电平时

$$\begin{aligned} R_{L(max)} &= \frac{V_{DD} - V_{OHmin}}{nI_{OH} + mI_{IH}} \\ &= \frac{5 - 4.4}{2 \times 5 \times 10^{-6} + 9 \times 1 \times 10^{-6}} \\ &= 31.6K\Omega \end{aligned}$$


驱动管输出为低电平时

$$\begin{aligned} R_{L(min)} &= \frac{V_{DD} - V_{OL}}{I_{OL(max)} - m'I_{IL(max)}} \\ &= \frac{5 - 0.33}{5.2 \times 10^{-3} - 9 \times 10^{-6}} \\ &= 0.9K\Omega \end{aligned}$$




- CMOS传输门

- (1) 电路结构及逻辑符号



CMOS传输门



其中 T_1 为NMOS管， T_2 为PMOS管， C 和 C' 为一对互补控制信号。

T_1 和 T_2 的源极和漏极完全对称。

- CMOS传输门


(2) 工作原理

若CMOS传输门的一端接输入电压 v_I ，另一端接负载电阻 R_L ，如下图所示。

设 $R_L \gg R_{ON}$ ， $V_{IH} = V_{DD}$ ， $V_{IL} = 0$ 。
C的高低电平为 V_{DD} 和0，则

① $C = 0$ ， $C' = 1$

只要 v_I 在 $0 \sim V_{DD}$ 之间变化， T_1 和 T_2 同时截止，输入和输出为高阻态，传输门截止，输出 $v_o = 0$ 。




传输门的工作电路

3.4 其他类型的MOS集成门电路



② $C = 1, C' = 0$

在 v_I 在 $0 \sim V_{DD}$ 时, 若 $0 < v_I < V_{DD} - V_{GS(th)N}$, T_1 管导通, 如下图所示, 输出为 $v_O = v_I$; 若 $|V_{GS(th)P}| < v_I < V_{DD}$, T_2 管导通, 输出为 $v_O = V_{DD} - v_I$




CMOS的工作状态

3.4 其他类型的MOS集成门电路



利用反相器和传输门构成异或门：




若 $A=1$, TG_1 截止, TG_2 导通, $Y=B'$; 若 $A=0$, TG_1 导通, TG_2 截止, $Y=B$ 。

(3) 特点

a. 由于 T_1 和 T_2 管的结构对称，即漏源可以互换，故CMOS传输门是输入**双向器件**，其输出端和输入端也可以互换使用；

b. 利用CMOS传输门和CMOS反相器可以组成各种复杂的逻辑电路，如一些组合逻辑电路，如数据选择器、寄存器、计数器等。


c. 利用CMOS传输门可以组成**双向模拟开关**，用来传输连续变化的模拟电压信号，这一点是其它一般逻辑门无法实现的。



3.4 其他类型的MOS集成门电路



CMOS双向模拟开关电路是由CMOS传输门和反相器组成，如下图所示。和CMOS传输门一样，它也是属于双向器件。



CMOS双向模拟开关的电路及符号

其工作原理为：当 $C = 1$,开关闭合, $v_o = v_I$ ；当 $C = 0$,开关断开, 输出高阻态。

3.4 其他类型的MOS集成门电路




在下图所示电路中，CMOS双向模拟开关接在输出端的电阻为 R_L ，双向模拟开关的导通电阻为 R_{TG} 。

当 $C = 0$ 时，开关截止，则

$$v_o = 0$$

当 $C = 1$ 时，开关接通，输出电压为

$$\begin{aligned} v_o &= \frac{R_L}{R_{TG} + R_L} v_I \\ &= K_{TG} v_I \end{aligned}$$



3.4 其他类型的MOS集成门电路




$$v_o = \frac{R_L}{R_{TG} + R_L} v_I = K_{TG} v_I$$

其中 K_{TG} 为输出电压和输入电压的比值，称为电压传输系数，即

$$K_{TG} = \frac{R_L}{R_L + R_{TG}}$$

注：

- a. 为了得到尽量大且稳定的电压传输系数，应使 $R_L \gg R_{TG}$.
- b. 由于MOS管的导通内阻是栅源电压 v_{GS} 的函数，而 v_{GS} 又和输入电压有关，故 R_{TG} 和输入电压有关。为了减小 R_{TG} 的变化，通常在电路上做了改进，尽量降低 R_{TG} 。





3.4 其他类型的MOS集成门电路



- 三态输出的CMOS门电路

三态反相器，也称为输出缓冲器，输出的状态不仅有高电平、低电平，还有第三态 - 高阻态。



CMOS三态门的电路及符号

3.4 其他类型的MOS集成门电路




低电平有效

其工作原理为

$EN' = 0$ 时, $Y = A'$

$EN' = 1$ 时, $Y = Z$ (高阻)

其中 EN' 为使能端, 且低电平有效,
即 $EN' = 0$, $Y = A'$



CMOS三态门形式有多种, 它也可以在CMOS反相器基础上加控制电路构成。

3.4 其他类型的MOS集成门电路




例 CMOS门电路如下图所示，试分析电路的逻辑功能

解：当 $C = 0$ 时， $C' = 1$ ，传输门为高阻态，故输出 $Y = Z$ 。

当 $C = 1$ 时， $C' = 0$ ，传输门为开启，输出 $Y = (A + B)'$ 。

故这是由CMOS或非门和CMOS传输门构成的三态或非门。




3.4 其他类型的MOS集成门电路




练习 由CMOS传输门构成的电路如下图 (a)、(b)、(c)所示, 试写出各电路的输出函数的表达式。

解: (a)



3.4 其他类型的MOS集成门电路



(b) 输出、输入真值表为
输出逻辑式为

$$Y = AB$$

A	0	0	1	1
B	0	1	0	1
Y2	0	0	0	1

3.4 其他类型的MOS集成门电路




(c) 其输出输入真值表为

A	0	0	1	1
B	0	1	0	1
Y₃	1	0	0	0

其输出逻辑式为


$$Y = (A + B)'$$



3.4 其他类型的MOS集成门电路



练习 电路如下图所示。试分析其逻辑功能




解：当 $EN' = 1$ 时，传输门截止，输出为 $Y = Z$ （高阻态）当 $EN' = 0$ 时，传输门开启，CMOS反相器的输出通过传输门到达输出，使得 $Y = A'$ ，故为三态输出的反相器。

三态门的应用：

a. 总线结构


只要分时控制各三态门的 $E(E')$ 端，就能把各个门的数据输入信号按要求依次送到总线，进行数据传输。但注意使能端不能同时为“1”。




三态门的应用：

b. 数据的双向传输

当 $EN = 1$ 时，三态门 G_1 输出为 D'_0 ， G_2 输出为高阻态；当 $EN = 0$ 时，三态门 G_1 输出为高阻态， G_2 输出为 $D'_1 = D_0$



第四次作业请查阅Blackboard



Thanks

