

EE202-17 - 数字电路

组合逻辑电路 I

理论课教师：曾奕

工学院南楼236

zengyi@sustech.edu.cn



4.1 概述


4.2 组合逻辑电路的分析和设计

4.3 若干常用的组合逻辑电路

4.4 组合逻辑电路中的竞争 - 冒险现象

- 组合逻辑电路的特点

- 数字电路可分为组合逻辑电路和时序逻辑电路两大类。
- 任意时刻的输出仅仅取决于该时的输入，与电路原来的状态无关。比如下图所示电路：



4.1 概述

- 逻辑功能的描述

逻辑功能的描述可以用**逻辑函数**、**逻辑图**及**真值表**来实现。由于逻辑图不够直观，一般需要将其转换成逻辑函数或真值表的形式。

对于任何一个多输入、多输出的组合逻辑电路来讲，都可以用下图所示框图来表示。




其中： a_1 、 $a_2 \dots a_n$ 表示输入变量， y_1 、 $y_2 \dots y_m$ 表示输出变量。

4.1 概述

其输出与输入的逻辑关系可表述为

$$\begin{cases} y_1 = f_1(a_1, a_2, \dots, a_n) \\ y_2 = f_2(a_1, a_2, \dots, a_n) \\ \vdots \\ y_m = f_m(a_1, a_2, \dots, a_n) \end{cases}$$



$$Y = F(A)$$

在电路结构上信号的流向是**单向性**的，没有从输出端到输入端的反馈。电路的基本组成单元是逻辑门电路，**不含记忆元件**。但由于门电路有延迟，故组合逻辑电路也有延迟。

4.2 组合逻辑电路的分析方法和设计方法

- 组合逻辑电路的分析方法

组合逻辑电路分析就是给定某逻辑电路，分析其逻辑功能。


分析的步骤为：

- a. 由所给电路写出输出端的逻辑式；
- b. 将所得的逻辑式进行化简；
- c. 由化简后的逻辑式写出输出输入的真值表；
- d. 由真值表分析电路的逻辑功能，即是做什么用的。

4.2 组合逻辑电路的分析方法和设计方法



例 分析下图所示逻辑电路的逻辑功能。



解： a.由图可得

$$Y = ((A \cdot (ABC)')')' \cdot (B \cdot (ABC)')')' \cdot (C \cdot (ABC)')')'$$

4.2 组合逻辑电路的分析方法和设计方法

b.化简:

$$\begin{aligned} Y &= ((A \cdot (ABC)')')' \cdot (B \cdot (ABC)')' \cdot (C \cdot (ABC)')')' \\ &= A \cdot (ABC)' + B \cdot (ABC)' + C \cdot (ABC)' \\ &= (A + B + C)(A' + B' + C') \\ &= AB' + AC' + A'B + BC' + A'C + B'C \end{aligned}$$

其卡诺图为

		BC			
		00	01	11	10
A	0	0	1	1	1
	1	1	1	0	1

化简后

$$Y = AB' + A'C + BC'$$

4.2 组合逻辑电路的分析方法和设计方法

c.由上述最简逻辑式可得输出输入的真值表如右表所示

d.由真值表可知此电路为**非一致电路**，即输入A、B、C取值不一样时输出为1,否则为0。其电路的特点是无反变量输入。

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

4.2 组合逻辑电路的分析方法和设计方法

例 分析右图所示电路的逻辑功能


解：由右图可得

$$\begin{aligned} S_H &= ((A'B)' \cdot (AB')')' \\ &= A'B + AB' \end{aligned}$$

$$C_H = ((AB)')' = AB$$

其真值表为


A	B	C_H	S_H
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0



其逻辑功能为半加器。 S_H 是相加的和； C_H 是向高位的进位。

4.2 组合逻辑电路的分析方法和设计方法

练习：如下图所示电路，分析其逻辑功能。



解：输出端的逻辑式为

$$\begin{cases} Y_1 = A \oplus B \oplus C \\ Y_2 = AB + (A \oplus B)C \end{cases}$$

输出输入真值表为

A	B	C	Y2	Y1
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

由真值表可以看出，实现了全加器的功能

4.2 组合逻辑电路的分析方法和设计方法

- 组合逻辑电路的设计方法

组合逻辑电路的设计就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路。

所谓的最简就是指实现的电路所用的器件数最少、器件的种类最少、器件之间的连线也最少。

其步骤为:

(1) 进行逻辑抽象

- (i) 分析事件的逻辑因果关系，确定输入变量和输出变量；
- (ii) 定义逻辑状态的含义，即逻辑状态的赋值；
- (iii) 根据给定的逻辑因果系列出逻辑真值表。

4.2 组合逻辑电路的分析方法和设计方法

(2) 写出逻辑函数式

由得到的真值表写出输出变量的逻辑函数式。

(3) 选定器件的类型

根据对电路的具体要求和实际器件的资源情况而定。

(4) 将逻辑函数化简或变换成适当的形式

如与非-与非式，或非-或非式等。

(5) 根据化简或变换后的逻辑函数式，画出逻辑电路的连接图。

(6) 工艺设计

4.2 组合逻辑电路的分析方法和设计方法


例 假设两个一位二进制数A和B，试设计判别器，若 $A > B$ ，则输出Y为1，否则输出Y为0.

解：1.由题意列出真值表为

2. 由真值表写出输出端的逻辑式

$$Y = AB'$$

3. 画出逻辑电路图，如下图所示



A	B	Y
0	0	0
0	1	0
1	0	1
1	1	0

4.2 组合逻辑电路的分析方法和设计方法

例 设 x 和 y 是两个两位的二进制数，其中 $x = x_1 x_2$ ， $y = y_1 y_2$ ，试设计一判别器，当 $x > y$ 时，输出为1；否则为0，试用与非门实现这个逻辑要求。

解：根据题意列出真值表为

由真值表写出输出函数式为

$$Y(x_1, y_1, x_2, y_2) = \sum m_i (i = 2, 8, 9, 10, 11, 14)$$

卡诺图为

$x_1 y_1 \backslash x_2 y_2$					
		00	01	11	10
00					1
01					
11					1
10	1	1	1	1	1

输 入				输出
x_1	y_1	x_2	y_2	Y
0	0	1	0	1
1	0	×	×	1
1	1	1	0	1


4.2 组合逻辑电路的分析方法和设计方法

则化简后的逻辑函数为

$$Y = x_1 y_1' + x_1 x_2 y_2' + y_1' x_2 y_2'$$

$$= ((x_1 y_1')' \cdot (x_1 x_2 y_2')' \cdot (x_2 y_1' y_2')')'$$

逻辑电路为



$x_1 y_1 \backslash x_2 y_2$	00	01	11	10
00				1
01				
11				1
10	1	1	1	1

4.3 若干常用的组合逻辑电路

- 编码器

编码：为了区分一系列不同的事物，将其中的每个事物用二值代码表示。


编码器：由于在二值逻辑电路中，信号是以高低电平给出的，故编码器就是把输入的每一个高低电平信号变成一个对应的二进制代码。

编码器分为普通编码器和优先权编码器。根据进制可分为二进制编码器和二 - 十进制编码器。

4.3 若干常用的组合逻辑电路

(1) 普通编码器

如3位二进制普通编码器，也称为8线-3线编码器，其框图如下图所示



3位二进制编码器的框图

$I_0 \sim I_7$ 为信号输入端，高电平有效；
 $Y_2 Y_1 Y_0$ 为三位二进制代码输出端，
由于输入端为8个，输出端为3个，
故也叫做8线-3线编码器

4.3 若干常用的组合逻辑电路

其输出输入的真值表为：

输 入								输 出		
I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	Y_2	Y_1	Y_0
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

利用无关项化简得到其输出端逻辑式为

$$Y_2 = I_4 + I_5 + I_6 + I_7$$


$$Y_1 = I_2 + I_3 + I_6 + I_7$$

$$Y_0 = I_1 + I_3 + I_5 + I_7$$

特点：任何时刻只允许输入一个编码信号

4.3 若干常用的组合逻辑电路

其逻辑电路如下图所示




3位二进制编码器（8线-3线编码器）

4.3 若干常用的组合逻辑电路

(2) 优先编码器

普通编码器每次只能输入一个信号。而优先编码器可以同时输入几个信号，但在设计时已经将各输入信号的优先顺序排好。当几个信号同时输入时，优先权最高的信号优先编码。

下面以8线-3线优先编码器74HC148为例，其逻辑符号如下图所示，内部电路如书P170图4.3.3所示。



4.3 若干常用的组合逻辑电路




图 4.3.3 8 线 - 3 线优先编码器 74HC148

4.3 若干常用的组合逻辑电路

由P170图4.3.3可知，如果不考虑输出扩展端，8线-3线优先编码器(设 I_7 优先权最高， $\dots$ ， I_0 优先权最低)其输出端的逻辑式为

$$Y_2' = [(I_7 + I_6 + I_5 + I_4)S]'$$

$$Y_1' = [(I_7 + I_6 + I_3I_4' I_5' + I_2I_4' I_5')S]'$$

$$Y_0' = [(I_7 + I_6' I_5 + I_3I_4' I_6' + I_1I_2' I_4' I_6')S]'$$

其中 S 为**选通输入端**，当 $S = 0$ ， $S' = 1$ 时所有输出端均被锁定在高电平，即 $Y_2'Y_1'Y_0' = 111$ 。当 $S = 1$ ， $S' = 0$ 时，编码器正常工作。

4.3 若干常用的组合逻辑电路

为了扩展电路的功能和使用的灵活性，在8线 - 3线优先编码器74HC148中附加了选通输出端 Y'_S 和扩展端 Y'_{EX} ，且由P170图4.3.3可知

$$Y'_S = (I'_7 I'_6 I'_5 I'_4 I'_3 I'_2 I'_1 I'_0 S)'$$

为0时，电路工作，无编码输入

$$Y'_{EX} = [(I'_7 I'_6 I'_5 I'_4 I'_3 I'_2 I'_1 I'_0 S)' S]'$$

$$= [(I_7 + I_6 + I_5 + I_4 + I_3 + I_2 + I_1 + I_0) S]'$$

为0时，电路工作，有编码输入

4.3 若干常用的组合逻辑电路

74HC148的真值表如下表

输 入									输 出				
S'	I'_0	I'_1	I'_2	I'_3	I'_4	I'_5	I'_6	I'_7	Y'_2	Y'_1	Y'_0	Y'_S	Y'_{EX}
1	x	x	x	x	x	x	x	x	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	x	x	x	x	x	x	x	0	0	0	0	1	0
0	x	x	x	x	x	x	0	1	0	0	1	1	0
0	x	x	x	x	x	0	1	1	0	1	0	1	0
0	x	x	x	x	0	1	1	1	0	1	1	1	0
0	x	x	x	0	1	1	1	1	1	0	0	1	0
0	x	x	0	1	1	1	1	1	1	0	1	1	0
0	x	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0

Y'_S	Y'_{EX}	状态
1	1	不工作
0	1	工作, 但无输入
1	0	工作, 且有输入
0	0	不可能出现



4.3 若干常用的组合逻辑电路

说明:

1. 74HC148输入端的优先级为 I_7' 最高, 其次为 I_6' , 依次下去, I_0' 优先级最低。

2. 当 $S'=1$ 时, 编码器不能工作, 此时输出端 $Y_2'Y_1'Y_0'=111$, $Y_S'=1$, $Y_{EX}'=1$;

3. 当 $S'=0$ 时, 编码器可以工作。此时如果没有输入信号, 即 $I_7'\sim I_0'=1$, 则输出端 $Y_2'Y_1'Y_0'=111$, 但 $Y_S'=0$, $Y_{EX}'=1$;

输 入									输 出				
S'	I_0'	I_1'	I_2'	I_3'	I_4'	I_5'	I_6'	I_7'	Y_2'	Y_1'	Y_0'	Y_S'	Y_{EX}'
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	×	×	×	×	×	×	×	0	0	0	0	1	0
0	×	×	×	×	×	×	0	1	0	0	1	1	0
0	×	×	×	×	×	0	1	1	0	1	0	1	0
0	×	×	×	×	0	1	1	1	0	1	1	1	0
0	×	×	×	0	1	1	1	1	1	0	0	1	0
0	×	×	0	1	1	1	1	1	1	0	1	1	0
0	×	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0

4.3 若干常用的组合逻辑电路

4.当 $S' = 0$,编码器有输入时,若几个信号同时输入,则优先级高的信号优先编码,但是比这个信号优先权高的输入信号必须为高电平,比这个信号优先权低的信号,可以是高电平也可以是低电平.


如 $I_7'I_6'I_5' = 111, I_4' = 0, I_3' \sim I_0'$ 任意时,则输出为 $Y_2'Y_1'Y_0' = 011$.

输 入									输 出				
S'	I_0'	I_1'	I_2'	I_3'	I_4'	I_5'	I_6'	I_7'	Y_2'	Y_1'	Y_0'	Y_S'	Y_{EX}'
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	×	×	×	×	×	×	×	0	0	0	0	1	0
0	×	×	×	×	×	×	0	1	0	0	1	1	0
0	×	×	×	×	×	0	1	1	0	1	0	1	0
0	×	×	×	×	0	1	1	1	0	1	1	1	0
0	×	×	×	0	1	1	1	1	1	0	0	1	0
0	×	×	0	1	1	1	1	1	1	0	1	1	0
0	×	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0

4.3 若干常用的组合逻辑电路

例 试用两片74HC148接成16线 - 4线优先编码器，将 $A'_0 \sim A'_{15}$ 16个低电平输入信号编为0000 ~ 1111的16个4位二进制代码，其中 A'_{15} 的优先权最高， A'_0 的优先权最低

解：a.要求16个输入端，正好每个74HC148有8个输入端，两片正好16个输入端，满足输入端的要求；




4.3 若干常用的组合逻辑电路

b. 根据优先权的要求，若第一片的优先级比第二片高，则第一片的输入为 $A'_{15} \sim A'_8$ ，第二片的输入为 $A'_7 \sim A'_0$ 。当第一片工作，即有输入信号时，第二片禁止工作，也就是使得第二片的 $S' = 1$ 。

由表中可知可将第一片的 Y'_S 接到第二片的 S' 上


Y'_S	Y'_{EX}	状态
1	1	不工作
0	1	工作，但无输入
1	0	工作，且有输入
0	0	不可能出现



4.3 若干常用的组合逻辑电路


c. 由于74HC148输出端只有3个，要想根据要求输出为4线，必须借用第一片的扩展端 Y'_{EX} 。由于有输入时， $Y'_{EX} = 0$ ，无输入时 $Y'_{EX} = 1$ ，故加反相器可作输出四位二进制数码的最高位。

d. 由于74HC148禁止工作或虽然允许工作但无输入信号时，输出端的状态均为111，故输出四位二进制代码的低三位可由两片输出端与非构成。



4.3 若干常用的组合逻辑电路


其逻辑接线图如下图所示。



4.3 若干常用的组合逻辑电路

(3) 二 - 十进制优先编码器74LS147

即将十个信号编成10个BCD代码。其内部逻辑图见书P173图4.3.5所示。



其中：

$I'_9 \sim I'_1$ 为9个输入信号，低电平有效， I'_9 的优先权最高，当 $I'_9 \sim I'_1$ 为高电平时，表示为 I'_0 输入，优先权最低； $Y'_3 \sim Y'_0$ 为四位二进制BCD码的输出端。



4.3 若干常用的组合逻辑电路

其功能表为

注：1.当 $I'_9 \sim I'_1$ 为高电平时，
表示为 I'_0 输入，输出 $Y'_3 Y'_2 Y'_1 Y'_0 = 1111$ ；

2. 输出代码为对应二进制
BCD码的反码，如 $I'_6 = 0$ 时，
输出为 $Y'_3 Y'_2 Y'_1 Y'_0 = 1001$ ，
为0110的反码。

输 入									输 出			
I'_1	I'_2	I'_3	I'_4	I'_5	I'_6	I'_7	I'_8	I'_9	Y'_3	Y'_2	Y'_1	Y'_0
1	1	1	1	1	1	1	1	1	1	1	1	1
×	×	×	×	×	×	×	×	0	0	1	1	0
×	×	×	×	×	×	×	0	1	0	1	1	1
×	×	×	×	×	×	0	1	1	1	0	0	0
×	×	×	×	×	0	1	1	1	1	0	0	1
×	×	×	×	0	1	1	1	1	1	0	1	0
×	×	×	0	1	1	1	1	1	1	0	1	1
×	×	0	1	1	1	1	1	1	1	1	0	0
×	0	1	1	1	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	1	0

4.3 若干常用的组合逻辑电路


• 译码器

译码器就是将每个输入的二进制代码译成对应的输出高、低电平信号，和编码器是互逆过程。常用的译码器分为二进制译码器、二 - 十进制译码器和显示译码器。

(1) 二进制译码器

将 N 位二进制代码译成 2^N 个高低电平信号，称为 N 线- 2^N 线译码器。如 $N = 3$ ，则可译 $2^N = 8$ 个高低电平信号，称为3线-8线译码器。

右图为3线-8线译码器的框图。其中： $A_2 \sim A_0$ - 二进制代码输入端； $Y_7 \sim Y_0$ - 信号输出端



3线-8线译码器的框图

4.3 若干常用的组合逻辑电路

各输出端逻辑式为

$$Y_0 = m_0 = A_2' A_1' A_0'$$

$$Y_1 = m_1 = A_2' A_1' A_0$$

$$Y_2 = m_2 = A_2' A_1 A_0'$$

$$Y_3 = m_3 = A_2' A_1 A_0$$

$$Y_4 = m_4 = A_2 A_1' A_0'$$

$$Y_5 = m_5 = A_2 A_1' A_0$$

$$Y_6 = m_6 = A_2 A_1 A_0'$$

$$Y_7 = m_7 = A_2 A_1 A_0$$

输 入			输 出							
A_2	A_1	A_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0




称为最小项译码器

4.3 若干常用的组合逻辑电路

(i) 二极管与门阵列构成的3位二进制译码器

上述最小项3线 - 8线译码器由二极管与门阵列构成的电路如右图所示。

设 $V_{CC} = 5V$ ，输入信号的高低电平为3V和0V，二极管导通压降为0.7V。




二极管与门阵列构成的3线-8线译码器

4.3 若干常用的组合逻辑电路

当 $A_2A_1A_0=010$ 时, 只有 $Y_2=1$

注: 二极管构成的译码器优点是电路比较简单。缺点是电路的输入电阻低输出电阻高。另外存在输出电平移动问题。



二极管与门阵列构成的3线-8线译码器

4.3 若干常用的组合逻辑电路


(ii) 中规模集成译码器74HC138

74HC138是由CMOS门构成的3线 - 8线译码器


$$S = S_3 S_2 S_1$$

输出端的逻辑式可以写成

$$Y'_i = (S m_i)'$$



74HC138的逻辑符号



4.3 若干常用的组合逻辑电路

其逻辑功能表为

输 入					输 出							
S_1	$S'_2 + S'_3$	A_2	A_1	A_0	Y'_7	Y'_6	Y'_5	Y'_4	Y'_3	Y'_2	Y'_1	Y'_0
0	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1

a. 当附加控制端 $S_1=0$ 或 $S' + S'_3=1$ 时, 译码器被禁止工作, 输出端状态全部为高电平。

b. 当 $S_1 = 1, S'_2 + S'_3 = 0$ 时, 译码器处于工作状态。


c. 当译码器工作时, 输出端的逻辑式为

$$Y'_i = m'_i$$

4.3 若干常用的组合逻辑电路

由上面分析可知，输出端的逻辑式是以输入的三个变量**最小项取反**的形式，故这种译码器也叫**最小项译码器**。

*d.*此译码器也是一个数据分配器(多路输出器)，当 $S'_2=S'_3=0$ 时，数据由 S_1 端输入，具体从哪端输出要由地址 $A_2A_1A_0$ 来定。故 S_1 称为数据输入端， $A_2A_1A_0$ 称为地址输入端。如当 $A_2A_1A_0=101$ 时，其它门输出端全是高电平，只有 $Y'_5=(S m_5)'=S'$ ，以反码的形式输出。



74HC138的逻辑符号



4.3 若干常用的组合逻辑电路

例 试用两片3线 - 8线译码器74HC138组成4线 - 16线译码器, 将输出的4位二进制代码 $D_3 D_2 D_1 D_0$ 译成16个独立的低电平信号 $Z'_0 \sim Z'_{15}$

解: 由于74HC138为3线 - 8线译码器, 要构成4线 - 16线译码器, 需要4个输入地址线, 故除74HC138的3个输入端外, 还要利用附加控制端, 根据74HC138功能表, 利用 S_1 、 S'_2 及 S'_3


74HC138的功能表

S_1	$S'_2 + S'_3$	Y'_i
0	X	1
X	1	1
1	0	m'_i

(注: m'_i 为输入端组合的最小项)

4.3 若干常用的组合逻辑电路

实现的电路如下图所示



$D_3=0$ 时, (1)片工作, (2)片不工作;
 $D_3=1$ 时, (1)片不工作, (2)片工作

4.3 若干常用的组合逻辑电路


(2) 二-十进制译码器

二 - 十进制译码器就是将BCD代码译成10个高低电平的输出信号，10个BCD码以外的伪码(1010 ~ 1111)，输出均无低电平信号产生。

74HC42即为二 - 十进制的译码器，其内部逻辑图如右图所示。

其输出端逻辑式为

$$Y'_i = m'_i \quad (i = 0 \sim 9)$$



4.3 若干常用的组合逻辑电路

(3) 用译码器设计组合逻辑电路

由于译码器的输出为最小项取反，而逻辑函数可以写成最小项之和的形式，故可以利用附加的门电路和译码器实现逻辑函数。

例 利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：

$$Z_1 = AC' + A'BC + AB'C$$

$$Z_2 = BC + A'B'C$$

$$Z_3 = A'B + AB'C$$

$$Z_4 = A'BC' + B'C' + ABC$$

4.3 若干常用的组合逻辑电路

解：先将要输出的逻辑函数化成最小项之和的形式，即

$$Z_1 = AC' + A'BC + AB'C = m_3 + m_4 + m_5 + m_6$$

$$Z_2 = BC + A'B'C = m_1 + m_3 + m_7$$

$$Z_3 = A'B + AB'C = m_2 + m_3 + m_5$$

$$Z_4 = A'BC' + B'C' + ABC = m_0 + m_2 + m_4 + m_7$$

将要实现的输出逻辑函数的最小项之和的形式两次取反，即

$$Z_1 = ((m_3 + m_4 + m_5 + m_6)')' = (m'_3 \cdot m'_4 \cdot m'_5 \cdot m'_6)'$$

$$Z_2 = ((m_1 + m_3 + m_7)')' = (m'_1 \cdot m'_3 \cdot m'_7)'$$

$$Z_3 = ((m_2 + m_3 + m_5)')' = (m'_2 \cdot m'_3 \cdot m'_5)'$$

$$Z_4 = ((m_0 + m_2 + m_4 + m_7)')' = (m'_0 \cdot m'_2 \cdot m'_4 \cdot m'_7)'$$

4.3 若干常用的组合逻辑电路

由于74HC138的输出为 $Y'_i(A_2, A_1, A_0) = m'_i (i = 0 \sim 7)$


则用74HC138实现的电路如下图所示

$$Z_1 = ((m_3 + m_4 + m_5 + m_6))' = (m'_3 \cdot m'_4 \cdot m'_5 \cdot m'_6)'$$

$$Z_2 = ((m_1 + m_3 + m_7))' = (m'_1 \cdot m'_3 \cdot m'_7)'$$

$$Z_3 = ((m_2 + m_3 + m_5))' = (m'_2 \cdot m'_3 \cdot m'_5)'$$

$$Z_4 = ((m_0 + m_2 + m_4 + m_7))' = (m'_0 \cdot m'_2 \cdot m'_4 \cdot m'_7)'$$





4.3 若干常用的组合逻辑电路

例 试利用3线 - 8线译码器74HC138及与非门实现全减器, 设A为被减数, B为减数, C_I 为低位的借位, D为差, C_O 为向高位的借位。

解: a.由题意得出输出、输入真值表

b. 将输出端逻辑式写成最小项之和的形式, 并利用反演定律化成与非 - 与非式。

$$\begin{aligned} D &= m_1 + m_2 + m_4 + m_7 \\ &= (m'_1 \cdot m'_2 \cdot m'_4 \cdot m'_7)' \end{aligned}$$

$$\begin{aligned} C_O &= m_1 + m_2 + m_3 + m_7 \\ &= (m'_1 \cdot m'_2 \cdot m'_3 \cdot m'_7)' \end{aligned}$$

A	B	C_I	D	C_O
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

4.3 若干常用的组合逻辑电路

c. 由74HC138的输出可知


故:

$$\begin{aligned} D &= (m'_1 \cdot m'_2 \cdot m'_4 \cdot m'_7)' \\ &= (Y'_1 \cdot Y'_2 \cdot Y'_4 \cdot Y'_7)' \end{aligned}$$

$$\begin{aligned} C_O &= (m'_1 \cdot m'_2 \cdot m'_3 \cdot m'_7)' \\ &= (Y'_1 \cdot Y'_2 \cdot Y'_3 \cdot Y'_7)' \end{aligned}$$

d. 其实现的电路图如右图所示

$$Y'_i(A_2, A_1, A_0) = m'_i (i = 0 \sim 7)$$



4.3 若干常用的组合逻辑电路


例 由3线 - 8线译码器74HC138所组成的电路如下图所示，试分析该电路的逻辑功能。

解：各输出端的逻辑式为

$$\begin{aligned} Z_2 &= (Y'_2 \cdot Y'_3 \cdot Y'_4 \cdot Y'_5)' \\ &= (m'_2 \cdot m'_3 \cdot m'_4 \cdot m'_5)' \\ &= m_2 + m_3 + m_4 + m_5 \end{aligned}$$

$$\begin{aligned} Z_1 &= (Y'_4 \cdot Y'_5)' = (m'_4 \cdot m'_5)' \\ &= m_4 + m_5 \end{aligned}$$

$$\begin{aligned} Z_0 &= (Y'_0 \cdot Y'_1 \cdot Y'_3 \cdot Y'_5)' \\ &= (m'_0 \cdot m'_1 \cdot m'_3 \cdot m'_5)' \\ &= m_0 + m_1 + m_3 + m_5 \end{aligned}$$



4.3 若干常用的组合逻辑电路


输出输入的真值表为

X ₂	X ₁	X ₀	Z ₂	Z ₁	Z ₀
0	0	0	0	0	1
0	0	1	0	0	1
0	1	0	1	0	0
0	1	1	1	0	1
1	0	0	1	1	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	1	0	0	0

$$\begin{cases} Z_2 = m_2 + m_3 + m_4 + m_5 \\ Z_1 = m_4 + m_5 \\ Z_0 = m_0 + m_1 + m_3 + m_5 \end{cases}$$

由真值表可以看出 $X = X_2X_1X_0$ 作为输入3位二进制数, $Z = Z_2Z_1Z_0$ 作为输出的3位二进制数, 当 $X < 2$ 时, $Z = 1$; 当 $X > 5$ 时, $Z = 0$; 当 $2 \leq X \leq 5$ 时, $Z = X + 2$ 。

第六次作业请查阅Blackboard



Thanks

