

EE202-17 - 数字电路

组合逻辑电路 II

理论课教师：曾奕

工学院南楼236

zengyi@sustech.edu.cn



4.1 概述

4.2 组合逻辑电路的分析和设计

4.3 若干常用的组合逻辑电路

4.4 组合逻辑电路中的竞争 - 冒险现象

4.3 若干常用的组合逻辑电路



(4) 显示译码器

(i) 七段字符显示器

用七段字符显示0~9个十进制数码，常用的七段字符显示器有半导体数码管和液晶显示器两种。

a. 半导体数码管(LED七段显示器):

下图为半导体数码管BS201A（共阴极）的外形示意图及内部等效电路




4.3 若干常用的组合逻辑电路



注：(1)半导体数码管每段都是一个发光二极管(LED)，材料不同，LED发出光线的波长不同，其发光的颜色也不一样。

(2)半导体数码管分共阴极和共阳极两类。教材p180图4.3.12所示的BS201A属于**共阴极**类型，因为从内部电路上看，其各发光二极管的阴极是接在一起的。当外加高电平时，发光二极管亮，故**高电平有效**。而**共阳极**内部电路如下图所示，故**低电平有效**。



共阳极数码管的内部等效电路

(3) 半导体数码管的优点是**工作电压低、体积小、寿命长、可靠性高、响应时间短、亮度高等**。缺点为工作电流大(10mA)。

4.3 若干常用的组合逻辑电路

(ii) 液晶显示器(LCD显示器):

液晶是一种既有液体的流动性又具有光学特性的有机化合物。它的透明度和呈现的颜色是受外加电场的影响，利用这一点做成七段字符显示器。

七段液晶电极也排列成8字形，当没有外加电场时，由于液晶分子整齐地排列，呈透明状态，射入的光线大部分返回，显示器呈白色。

当有外加电场，并且选择不同的电极组合并加以电压，由于液晶分子的整齐排列被破坏，呈浑浊状态，射入的光线大部分被吸收，故呈暗灰色，可以显示出各种字符来。


液晶显示器的最大优点是**功耗极低，工作电压也低**

4.3 若干常用的组合逻辑电路

(ii) BCD-七段显示译码器

七段数码管需要驱动电路，使其点亮。驱动电路可以是TTL电路或者CMOS电路，其作用是将BCD代码转换成数码管所需要的驱动信号，共阳极数码管需要低电平驱动；共阴极数码管需要高电平驱动。

如共阴极数码管BS201A




当某段加高电平时，则点亮，加低电平时，熄灭。那么如果显示某一数字如“3”，则 $abcdg = 11111$ ， $fe = 00$ 。

4.3 若干常用的组合逻辑电路

BCD - 七段显示
译码器的真值表
(驱动共阴极数
码管)：




输 入					输 出							字形
数字	A ₃	A ₂	A ₁	A ₀	Y _a	Y _b	Y _c	Y _d	Y _e	Y _f	Y _g	
0	0	0	0	0	1	1	1	1	1	1	0	
1	0	0	0	1	0	1	1	0	0	0	0	
2	0	0	1	0	1	1	0	1	1	0	1	
3	0	0	1	1	1	1	1	1	0	0	1	
4	0	1	0	0	0	1	1	0	0	1	1	
5	0	1	0	1	1	0	1	1	0	1	1	
6	0	1	1	0	0	0	1	1	1	1	1	
7	0	1	1	1	1	1	1	0	0	0	0	
8	1	0	0	0	1	1	1	1	1	1	1	
9	1	0	0	1	1	1	1	0	0	1	1	
10	1	0	1	0	0	0	0	1	1	0	1	
11	1	0	1	1	0	0	1	1	0	0	1	
12	1	1	0	0	0	1	0	0	0	1	1	
13	1	1	0	1	1	0	0	1	0	1	1	
14	1	1	1	0	0	0	0	1	1	1	1	
15	1	1	1	1	0	0	0	0	0	0	0	



D. P

4.3 若干常用的组合逻辑电路

从真值表画出 $Y_a \sim Y_g$ 的卡诺图，圈“0”然后求反可得各输出端的逻辑式



4.3 若干常用的组合逻辑电路

各输出端的逻辑式为

$$Y_a = (A'_3 A'_2 A'_1 A_0 + A_3 A_1 + A_2 A'_0)'$$

$$Y_b = (A_3 A_1 + A_2 A_1 A'_0 + A_2 A'_1 A_0)'$$

$$Y_c = (A_3 A_2 + A'_2 A_1 A'_0)'$$

$$Y_d = (A_2 A_1 A_0 + A_2 A'_1 A'_0 + A'_2 A'_1 A_0)'$$

$$Y_e = (A_2 A'_1 + A_0)'$$


$$Y_f = (A'_3 A'_2 A_0 + A'_2 A_1 + A_1 A_0)'$$

$$Y_g = (A'_3 A'_2 A'_1 + A_2 A_1 A_0)'$$

注：BCD - 七段显示译码器，不是最小项译码器，它是将4位BCD码译成7个代码，广义上也是译码器。

4.3 若干常用的组合逻辑电路

7448就是按照上面的逻辑式设计，并添加一些附加控制端和输出端，集成的BCD - 七段显示译码器，可以驱动共阴极数码管。其逻辑图如右图所示。




4.3 若干常用的组合逻辑电路

其逻辑符号如右图所示

其中：

$A_3 \sim A_0$: 四位BCD码的输入端

$Y_a \sim Y_g$: 驱动数码管七段字符的7个输出端





BCD—七段显示
译码器7448的逻辑符号图

4.3 若干常用的组合逻辑电路

灯测试输入端 LT' :


当 $LT'=0$ 时, $Y_a \sim Y_g$ 全部置为1, 使得数码管显示“8”



4.3 若干常用的组合逻辑电路

灭零输入 RBI' :

当 $A_3A_2A_1A_0 = 0000$ 时, 若 $RBI' = 0$, 则 $Y_a \sim Y_g$ 全部置为 0, 灭灯




4.3 若干常用的组合逻辑电路

灭灯输入/灭零输出 BI'/RBO' :


当做为输入端时, 若 $BI'/RBO' = 0$, 无论输入 $A_3 A_2 A_1 A_0$ 为何种状态, 无论输入状态是什么, 数码管熄灭, 称灭灯输入控制端

当做为输出端时, 只有当 $A_3 A_2 A_1 A_0 = 0000$, 且灭零输入信号 $RBI' = 0$ 时, $BI'/RBO' = 0$, 输入称灭零输出端:
因此 $BI'/RBO' = 0$ 表示译码器将本来应该显示的零熄灭了



4.3 若干常用的组合逻辑电路


下图为7448驱动共阴极半导体数码管BS201A的工作电路。



7448驱动BS201A数码管的工作电路

4.3 若干常用的组合逻辑电路

利用 RBI' 和 RBO' 的配合，实现多位显示系统的灭零控制，下图为有灭零控制的8位数码显示系统



有灭零控制的8位数码显示系统

4.3 若干常用的组合逻辑电路


- 数据选择器

(1) 工作原理


数据选择器就是在数字信号的传输过程中，从一组数据中选出某一个来送到输出端，也叫**多路开关**。

现以双4选1数据选择器74HC153为例说明数据选择器的工作原理

4.3 若干常用的组合逻辑电路



其中之一数据选择器的逻辑图：



输出端的逻辑式为

$$Y_1 = [D_{10}A_1'A_0' + D_{11}A_1'A_0 + D_{12}A_1A_0' + D_{13}A_1A_0]S_1$$

4.3 若干常用的组合逻辑电路


其中对于一个数据选择器：

$D_{10} \sim D_{13}$ ：数据输入端

A_1 、 A_0 ：选通地址输入端

Y_1 ：输出端

S_1 ：附加控制端




当 $S_1' = 0$, $S_1 = 1$ 时

$$Y_1 = D_{10}A_1'A_0' + D_{11}A_1'A_0 + D_{12}A_1A_0' + D_{13}A_1A_0$$

4.3 若干常用的组合逻辑电路

其真值表如下表所示


S'_1	A_1	A_0	Y_1
1	X	X	0
0	0	0	D_{10}
0	0	1	D_{11}
0	1	0	D_{12}
0	1	1	D_{13}



4.3 若干常用的组合逻辑电路

例 试用双4选1数据选择器74HC153组成8选1数据选择器。

解：“四选一”只有2位地址输入，从四个输入中选中一个；“八选一”的八个数据需要3位地址代码指定其中任何一个，故利用S'做为第3位地址输入端，其实现电路如右图所示



输出端的逻辑式为

$$Y = (A_2' A_1' A_0') D_0 + (A_2' A_1' A_0) D_1 + (A_2' A_1 A_0') D_2 + (A_2' A_1 A_0) D_3 \\ + (A_2 A_1' A_0') D_4 + (A_2 A_1' A_0) D_5 + (A_2 A_1 A_0') D_6 + (A_2 A_1 A_0) D_7$$

4.3 若干常用的组合逻辑电路

(2) 用数据选择器设计组合逻辑电路


对于4选1数据选择器，在 $S_1 = 1$ 时，输出与输入的逻辑式为

当 $S'_1 = 0, S_1 = 1$ 时，

$$Y_1 = D_{10}A'_1A'_0 + D_{11}A'_1A_0 + D_{12}A_1A'_0 + D_{13}A_1A_0$$

若将 A_1 、 A_0 作为两个输入变量， $D_{10} \sim D_{13}$ 为第三个变量的输入或其他形式，则可由4选1数据选择器实现3变量以下的组合逻辑函数。

同理，具有 n 位地址输入的数据选择器，可以产生任何形式输入变量数不大于 $n + 1$ 的组合逻辑函数。



4.3 若干常用的组合逻辑电路

例 分别用4选1和8选1数据选择器实现逻辑函数

$$Y = AB' + AC' + A'B'C' + ABC$$

解：（1）用四路数据选择器实现

若将B、C作为地址输入线，A或其他形式作为各数据的输入端，将所给的逻辑函数表示成最小项之和的形式，即

$$\begin{aligned} Y &= AB'(C + C') + AC'(B + B') + A'B'C' + ABC \\ &= AB'C + AB'C' + ABC' + AB'C' + A'B'C' + ABC \\ &= (A + A') \cdot B'C' + A \cdot B'C + A \cdot BC' + A \cdot BC \\ &= 1 \cdot B'C' + A \cdot B'C + A \cdot BC' + A \cdot BC \end{aligned}$$

4.3 若干常用的组合逻辑电路


双4选1数据选择器74HC153的一个4选1数据选择器的输出端逻辑函数为

$$\text{当 } S_1' = 0, S_1 = 1 \text{ 时, } Y_1 = D_{10}A_1'A_0' + D_{11}A_1'A_0 + D_{12}A_1A_0' + D_{13}A_1A_0$$

与所给函数比较: $Y = 1 \cdot B'C' + A \cdot B'C + A \cdot BC' + A \cdot BC$

可令 $A_1 = B, A_0 = C, D_{10} = 1,$
 $D_{11} = D_{12} = D_{13} = A$

其电路连线如右图所示



由4选1数据选择器实现
所给逻辑函数的电路连线

4.3 若干常用的组合逻辑电路

(2)由8选1数据选择器实现

先将所给逻辑函数写成最小项之和形式，即：

$$\begin{aligned} Y &= AB' + AC' + A'B'C' + ABC \\ &= AB'(C + C') + AC'(B + B') + A'B'C' + ABC \\ &= AB'C + AB'C' + ABC' + AB'C' + A'B'C' + ABC \\ &= 1 \bullet \overline{A}\overline{B}\overline{C} + 0 \bullet \overline{A}\overline{B}C + 0 \bullet \overline{A}B\overline{C} + 0 \bullet \overline{A}BC \\ &\quad + 1 \bullet A\overline{B}\overline{C} + 1 \bullet A\overline{B}C + 1 \bullet AB\overline{C} + 1 \bullet ABC \end{aligned}$$


8选1数据选择器74HC151的输出端逻辑式为

$$\begin{aligned} Y &= (A'_2A'_1A'_0)D_0 + (A'_2A'_1A_0)D_1 + (A'_2A_1A'_0)D_2 + (A'_2A_1A_0)D_3 \\ &\quad + (A_2A'_1A'_0)D_4 + (A_2A'_1A_0)D_5 + (A_2A_1A'_0)D_6 + (A_2A_1A_0)D_7 \end{aligned}$$

比较上面两式，令： $A_2 = A$ ， $A_1 = B$ ， $A_0 = C$ ， $D_1 = D_2 = D_3 = 0$ ，
 $D_0 = D_4 = D_5 = D_6 = D_7 = 1$

4.3 若干常用的组合逻辑电路

故其外部接线图如下图所示



由8选1数据选择器实
现所给逻辑函数的电路连线

4.3 若干常用的组合逻辑电路

例 试用双4选1数据选择器74HC153构成全减器，设A为被减数，B为减数， C_I 为低位的借位，D为差， C_O 为向高位的借位。

解：全减器的真值表为

输出端的逻辑式为

$$\begin{aligned} D &= m_1 + m_2 + m_4 + m_7 \\ &= A'B'C_I + A'BC_I' + AB'C_I' + ABC_I \\ &= A \cdot B'C_I' + A' \cdot B'C_I + A' \cdot BC_I' + A \cdot BC_I \\ C_O &= m_1 + m_2 + m_3 + m_7 \\ &= A'B'C_I + A'BC_I' + A'BC_I + ABC_I \\ &= 0 \cdot B'C_I' + A' \cdot B'C_I + A' \cdot BC_I' + 1 \cdot BC_I \end{aligned}$$

A	B	C_I	D	C_O
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1


4.3 若干常用的组合逻辑电路

$$\begin{aligned} D &= m_1 + m_2 + m_4 + m_7 \\ &= A'B'C_I + A'BC'_I + AB'C'_I + ABC_I \\ &= A \cdot B'C'_I + A' \cdot B'C_I + A' \cdot BC'_I + A \cdot BC_I \end{aligned}$$

$$\begin{aligned} C_O &= m_1 + m_2 + m_3 + m_7 \\ &= A'B'C_I + A'BC'_I + A'BC_I + ABC_I \\ &= 0 \cdot B'C'_I + A' \cdot B'C_I + A' \cdot BC'_I + 1 \cdot BC_I \end{aligned}$$


$$Y_1 = D_{10}A'_1A'_0 + D_{11}A'_1A_0 + D_{12}A_1A'_0 + D_{13}A_1A_0$$

比较令: $A_1 = B, A_0 = C_I, D_{10} = D_{13} = A, D_{11} = D_{12} = A'$
 $D_{20} = 0, D_{21} = D_{22} = A', D_{23} = 1$



4.3 若干常用的组合逻辑电路

则电路的连线图如下图所示



4.3 若干常用的组合逻辑电路

• 加法器

(1) 1位半加器


半加器是只考虑两个1位二进制数相加，不考虑低位的进位。

输 入		输 出	
A	B	S	CO
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


输出端的逻辑式为

$$S = A'B + AB' = A \oplus B$$

$$CO = AB$$



(a) 逻辑电路



(b) 逻辑符号

半加器的逻辑电路及逻辑符号

4.3 若干常用的组合逻辑电路

- 加法器

- (2) 1位全加器

全加器除了加数和被加数外，还要考虑低位的进位。其真值表如右表

输出端的逻辑式为

$$S = (A'B'CI' + A'B \cdot CI + AB'CI + ABCI')'$$

$$= A \oplus B \oplus CI$$

$$CO = (A'B' + B'CI' + A'CI')' = AB + CI \cdot (A \oplus B)$$


输 入			输 出	
A	B	CI	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

4.3 若干常用的组合逻辑电路


$$S = A \oplus B \oplus CI$$

$$CO = AB + CI \cdot (A \oplus B)$$

由半加器组成的全加器的逻辑电路和逻辑符号如下图所示



(a) 逻辑电路



(b) 逻辑符号



全加器的逻辑电路及逻辑符号

4.3 若干常用的组合逻辑电路

双全加器74LS183的内部电路是按下式构建的，如下图所示

$$S = (A'B'CI' + A'B \cdot CI + AB'CI + ABCI')'$$

$$CO = (A'B' + B'CI' + A'CI')'$$




4.3 若干常用的组合逻辑电路

(3) 多位串行进位加法器（行波进位加法器）


两个多位二进制数相加，必须利用全加器，1位二进制数相加用1个全加器， n 位二进制数相加用 n 个全加器。只要将低位的进位输出接到高位的进位输入。

下图所示电路为4位全加器，由于低位的进位输出接到高位的进位输入，故为**串行进位加法器**。



4.3 若干常用的组合逻辑电路

串行进位加法器结构简单，但运算速度慢。应用在对运算速度要求不高的场合。T692就是这种串行进位加法器。



输出逻辑式为

$$(CI)_i = (CO)_{i-1}$$

$$S_i = A_i \oplus B_i \oplus (CI)_i$$

$$(CO)_i = A_i B_i + (A_i + B_i)(CI)_i$$



4.3 若干常用的组合逻辑电路

(4) 多位超前进位加法器

为了提高速度，若使进位信号不逐级传递，而是运算开始时，即可得到各位的进位信号，采用这个原理构成的加法器，就是**超前进位**(Carry Look-ahead)加法器，也称快速进位(Fast carry)加法器。

由全加器真值表可知，高位的进位信号的产生是在两种情况下：① $A \cdot B = 1$ ；② $A + B = 1$ 且 $CI = 1$ 。故向高位的进位信号为

$$(CO)_i = A_i B_i + (A_i + B_i)(CI)_i$$

输 入			输 出	
A	B	CI	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

4.3 若干常用的组合逻辑电路

$$(CO)_i = A_i B_i + (A_i + B_i)(CI)_i$$


设 $G_i = A_i B_i$ 为进位生成函数, $P_i = A_i + B_i$ 为进位传递函数, 则上式可写成

$$\begin{aligned}(CO)_i &= G_i + P_i(CI)_i = G_i + P_i[G_{i-1} + P_{i-1}(CI)_{i-1}] \\&= G_i + P_i G_{i-1} + P_i P_{i-1}[G_{i-2} + P_{i-2}(CI)_{i-2}] \\&\dots \\&= G_i + P_i G_{i-1} + P_i P_{i-1} G_{i-2} + \dots + P_i P_{i-1} P_{i-2} \dots P_1 G_0 \\&\quad + P_i P_{i-1} P_{i-2} \dots P_0 (CI)_0\end{aligned}$$

和为:
$$S_i = A_i \oplus B_i \oplus (CI)_i$$

4.3 若干常用的组合逻辑电路


74LS283就是采用这种超前进位的原理构成的4位超前进位加法器，其内部电路如右图所示



4.3 若干常用的组合逻辑电路

逻辑图形符号如右图所示。

其中： $A_3 \sim A_0$ 为一个四位二进制数的输入； $B_3 \sim B_0$ 为另一个二进制数的输入；CI为最低位的进位；CO是最高位的进位； $S_3 \sim S_0$ 为各位相加后的和。




超前进位加法器
74LS283的逻辑符号

超前进位加法器提高了运算速度，但同时增加了电路的复杂性，而且位数越多，电路就越复杂。

4.3 若干常用的组合逻辑电路

解：写出各输入端的逻辑式




$$74LS283(1): A_3 = D_7, A_2 = D_7 \oplus D_6, A_1 = D_7 \oplus D_5, A_0 = D_7 \oplus D_4$$

$$74LS283(2): A_3 = D_7 \oplus D_3, A_2 = D_7 \oplus D_2, A_1 = D_7 \oplus D_1, A_0 = D_7 \oplus D_0$$

$$\text{两片的 } B_3 = B_2 = B_1 = B_0 = 0$$

4.3 若干常用的组合逻辑电路



当 $D_7 = 0$ 时, 74LS283(1): $A_3 = 0, A_2 = D_6, A_1 = D_5, A_0 = D_4$;
74LS283 (2): $A_3 = D_3, A_2 = D_2, A_1 = D_1, A_0 = D_0, CI = 0$, 做完加法后的和为
($Y_7 \sim Y_0$) = ($0D_6 \sim D_0$)。

当 $D_7 = 1$ 时, 74LS283(1): $A_3 = 1, A_2 = D'_6, A_1 = D'_5, A_0 = D'_4$; 74LS283(2): $A_3 = D'_3$,
 $A_2 = D'_2, A_1 = D'_1, A_0 = D'_0, CI = 1$, 做完加法后和为 ($Y_7 \sim Y_0$) = ($1D'_6 \sim D'_0$) + 1。

故此电路是一个带符号位的二进制求补码电路


4.3 若干常用的组合逻辑电路

例 将BCD的8421码转换为余3码

解：其真值表如右表所示，则

$$Y_3Y_2Y_1Y_0 = DCBA + 0011$$

故实现的电路如下图所示



输 入				输 出			
D	C	B	A	Y3	Y2	Y1	Y0
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

4.3 若干常用的组合逻辑电路

• 数值比较器


实现比较两个数值大小的逻辑电路即为比较器。

(1) 1位数值比较器

设有一位二进制数A和B比较有三种可能结果

- * $A > B (A = 1, B = 0)$ 则 $AB' = 1, \therefore Y_{(A>B)} = AB'$
- * $A < B (A = 0, B = 1)$ 则 $A'B = 1, \therefore Y_{(A<B)} = A'B$
- * $A = B (A, B \text{ 同为 } 0 \text{ 或 } 1)$, $\therefore Y_{(A=B)} = (A \oplus B)'$

实现的电路：



4.3 若干常用的组合逻辑电路

(2) 多位数值比较器

在比较两个多位数的大小时，必须自高位向低位逐位比较。

例如：比较两个4位二进制数 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$ ，输出为 $Y_{(A>B)}$ 、 $Y_{(A=B)}$ 和 $Y_{(A<B)}$ 。则

$$Y_{(A<B)} = A'_3B_3 + (A_3 \oplus B_3)'A'_2B_2 + (A_3 \oplus B_3)'(A_2 \oplus B_2)'A'_1B_1 \\ + (A_3 \oplus B_3)'(A_2 \oplus B_2)'(A_1 \oplus B_1)'A'_0B_0$$

$$Y_{(A=B)} = (A_3 \oplus B_3)'(A_2 \oplus B_2)'(A_1 \oplus B_1)'(A_0 \oplus B_0)'$$



$$Y_{(A>B)} = (Y_{(A<B)} + Y_{(A=B)})'$$

4.3 若干常用的组合逻辑电路

右图为集成4位二进制比较器CC14585的内部逻辑电路

它有三个附加输入端 $I_{(A<B)}$ 、 $I_{(A=B)}$ 和 $I_{(A>B)}$ ，用于扩展，代表来自低位的比较结果。

其中： $Y_{(A<B)}$ 、 $Y_{(A=B)}$ 和 $Y_{(A>B)}$ 为比较结果输出端； $A_3 \sim A_0$ 及 $B_3 \sim B_0$ 为两个相比较的4位数码输入端； $I_{(A<B)}$ 、 $I_{(A=B)}$ 和 $I_{(A>B)}$ 为扩展端。




四位数码比较器
CC14585的逻辑图形符号

4.3 若干常用的组合逻辑电路


例 试用两片CC14585组成一个8位数值比较器。

解：其实现的电路如下图所示。



4.3 若干常用的组合逻辑电路

例 电路如下图所示，试说明电路的输出 Y_1 、 Y_2 和 Y_3 的逻辑功能。



$A > B, C > B$ 时, $Y_1=1$;
 $A < B, C < B$ 时, $Y_3=1$;
 $A = B = C$ 时, $Y_2=1$



4.4 组合逻辑电路中的竞争-冒险现象

• 竞争 - 冒险现象及其成因

把门电路的两个输入信号同时向相反的逻辑电平跳变(一个从1变为0,另一个从0变为1)的现象称为**竞争**。

对于与门, 若稳态时, $A = 1, B = 0$ 或 $A = 0, B = 1$ 时, 输出皆为 $Y = 0$ 。但在信号的传输过程中, 由于门的传输时间不同, 造成在时间 Δt 内, 出现 A 和 B 同时高于 $V_{IL(max)}$, 这样在输出端产生了很窄的脉冲, 即 $Y = 1$, 称为电压尖峰或电压毛刺。

由于竞争而在电路输出端可能产生尖峰脉冲的现象就叫**竞争 - 冒险**。



由于竞争
而产生的尖峰脉冲

4.4 组合逻辑电路中的竞争-冒险现象

- 检查竞争 - 冒险现象的方法

(1) 如果输出端门电路的两个输入信号A和A'是输入变量A经过两个不同的传输途径而来, 则当输入变量A的状态发生突变时输出端有可能产生尖峰脉冲, 故只要输出端的逻辑函数在一定条件下能简化成 $Y = A + A'$ 或 $Y = A \cdot A'$,则可判定存在竞争 - 冒险现象。

(2) 计算机辅助分析

(3) 实验的方法

4.4 组合逻辑电路中的竞争-冒险现象

- 消除竞争 - 冒险现象的方法

(1) 接入滤波电容：在门电路的输出端并接一个很小的滤波电容，通常为几十到几百皮法。此方法简单易行，但使得输出波形变差。

(2) 引入选通脉冲：门电路的输入要受选通脉冲的控制。

(3) 修改逻辑设计：采用增加冗余项的方法。

4.4 组合逻辑电路中的竞争-冒险现象

例 试判断图中的电路是否存在竞争 - 冒险，已知任何瞬时输入变量只可能有一个改变状态。若存在竞争 - 冒险，应如何修改电路。

解：输出端的逻辑式为

$$Y = AB + A'C$$


当 $B = C = 1$ 时，

$$Y = A + A'$$

故此电路存在竞争 - 冒险现象。

若将上述逻辑式改为 $Y = AB + A'C + BC$

则当 $B = C = 1$ 时，无论 A 如何变化， $Y = 1$ 。 A 的状态不会再引起竞争 - 冒险现象。




4.4 组合逻辑电路中的竞争-冒险现象


消除由A带来的竞争 - 冒险，实现电路图如下图所示

注:为了使电路所用器件最少，将逻辑函数化简，而为了消除竞争 - 冒险又要增加冗余项，这是一对矛盾。

首先不考虑竞争 - 冒险，将逻辑函数化简，然后检查有否竞争 - 冒险现象，再用增加冗余项来消除它。



第七次作业请查阅Blackboard



Thanks

