

EE202-17 - 数字电路

触发器

理论课教师：曾奕

工学院南楼236

zengyi@sustech.edu.cn



5.1 概述

5.2 SR锁存器

5.3 电平触发的触发器

5.4 脉冲触发的触发器

5.5 边沿触发的触发器

5.6 触发器的逻辑功能及其描述方法

(1) 触发器的定义：

能够存储1位二值信号的基本单元电路。

(2) 触发器的特点：

- 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1,或二进制数的0和1；
- 根据不同的输入信号可以置1或0。

(3) 分类：

按触发方式：电平触发器、脉冲触发器和边沿触发器

按逻辑功能方式：SR触发器、JK触发器、D触发器、T触发器

按结构：基本SR锁存器、同步SR触发器、主从触发器、维持阻塞触发器、边沿触发器等。

(3) 分类:


根据存储数据的原理：静态触发器和动态触发器，静态触发器是靠电路的自锁来存储数据的，动态触发器是靠电容存储电荷来存储数据的。

本章讲静态触发器，按照触发方式先介绍基本SR锁存器，再介绍电平触发的触发器、脉冲触发的触发器和边沿触发的触发器。


SR锁存器（又叫基本SR触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号

- 电路结构与工作原理

由或非门构成，其电路及图形符号如下图所示。



(a)



(b)

5.2 SR锁存器


• 工作原理

a. $R_D = 0, S_D = 1$


$$S_D = 1 \longrightarrow Q' = 0$$

$$\begin{cases} R_D = 0 \\ Q' = 0 \end{cases} \longrightarrow Q = 1$$

置位端或置1输入端



(a)



(b)

→ 锁存器的1态

复位端或置0输入端

b. $R_D = 1, S_D = 0$

$$R_D = 1 \longrightarrow Q = 0 \longrightarrow \begin{cases} S_D = 0 \\ Q = 0 \end{cases} \longrightarrow Q' = 1$$

→ 锁存器的0态

5.2 SR锁存器

Q-原态, Q^* -新态/次态

c. $R_D = 0, S_D = 0$


若 $Q = 0$

$$\begin{cases} S_D = 0 \\ Q = 0 \end{cases} \Rightarrow Q^{*'} = 1 \Rightarrow Q^* = 0$$


若 $Q = 1$

$$\Rightarrow Q^{*'} = 0 \Rightarrow \begin{cases} R_D = 0 \\ Q^{*'} = 0 \end{cases} \Rightarrow Q^* = 1$$

$\Rightarrow Q^* = Q$ 保持原态



(a)




(b)


5.2 SR锁存器

d. $R_D = 1, S_D = 1$

$Q = Q' = 0$, 为禁态, 也称为不定态。
若 R_D 和 S_D 同时去掉高电平, 改加低电平时, 无法断定锁存器将回到1状态还是0状态, 输出状态不确定, 故输入端应该遵循 $R_D S_D = 0$ 的约束条件。



(a)



(b)



其特性表如右表所示

S_D	R_D	Q^*	说明
0	0	Q	储存
0	1	0	置0(复位)
1	0	1	置1(置位)
1	1	$0^{①}$	0 禁态 (不定态)

5.2 SR锁存器



由与非门构成的SR锁存器：



由与非门构成的SR锁存器的电路及符号

功能表如右表所示


S'_D	R'_D	Q^*	说明
0	0	1 ^①	禁态（不定态）
0	1	1	置1(置位)
1	0	0	置0(复位)
1	1	Q	储存

- SR锁存器的动作特点


在任何时刻，输入都能直接改变输出的状态。

例 已知由与非门构成的SR锁存器输入端的波形，试画出输出端Q和Q'的波形

解：波形如右图所示



S'_D 和 R'_D 同时为0 $\Rightarrow$ Q, Q' 同为1




5.3 电平触发的触发器

在数字系统中，常常要求某些触发器在同一时刻动作，这就要求有一个同步信号来控制，这个控制信号叫做时钟信号(Clock)，简称**时钟**，用**CLK**表示。这种受时钟控制的触发器统称为**时钟触发器**。

• 电路结构与工作原理

下图所示为同步SR触发器（同步SR触发器）的图形符号。




5.3 电平触发的触发器

(i) $CLK = 0$

此时门 G_3 和 G_4 被封锁，输出为高电平。

对于由 G_1 和 G_2 构成的SR锁存器，触发器保持原态，即 $Q^* = Q$ 。




(ii) $CLK = 1$

此时门 G_3 和 G_4 开启，触发器输出由 S 和 R 决定。

a. $S=0, R=0$

$$Q^* = Q$$



5.3 电平触发的触发器

b. $S=0, R=1$


$$Q^* = 0$$

c. $S=1, R=0$

$$Q^* = 1$$


d. $S=1, R=1$

$$Q^* = Q^{*'} = 1(\text{禁态})$$




5.3 电平触发的触发器

其功能如右表所示



CLK	S	R	Q^*
0	X	X	Q
1	0	0	Q
1	1	0	1
1	0	1	0
1	1	1	1^*




CLK	S	R	Q	Q^*
0	X	X	0	0
0	X	X	1	1
1	0	0	0	0
1	0	0	1	1
1	1	0	0	1
1	1	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	1	0	1^*
1	1	1	1	1^*

5.3 电平触发的触发器



在某些应用场合，有时需要在时钟 CLK 到来之前，先将触发器预置成设定状态，故实际的同步 SR 触发器设置了**异步**置位端 S_D' 和**异步**复位端 R_D' ，其电路及图形符号如下图所示：



$CLK = 0$ 情况下， $S_D' = 0$ ， $R_D' = 1$ ， $Q = 1$ ； $S_D' = 1$ ， $R_D' = 0$ ， $Q = 0$ 。
 $CLK = 1$ 时，设置 $S_D' = R_D' = 1$ 。


5.3 电平触发的触发器

- 电平触发方式的动作特点：

①在 $CLK = 1$ 期间， S 和 R 的信号都能通过引导门 G_3 和 G_4 门，从而引起 SR 锁存器的变化，从而使得触发器置成相应的状态；

②在 $CLK = 1$ 的全部时间里 S 和 R 的变化都将引起触发器输出端状态的变化。

这种在 CLK 由“0”到“1”整个正脉冲期间触发器动作的控制方式称为**电平触发方式**。





5.3 电平触发的触发器



例 对于同步SR触发器，电路、时钟及输入端波形如下图所示，若 $Q = 0$ ，试画出 Q 和 Q' 的波形。 初始状态为 $Q=0$ 。

解：输出波形如右图所示



CLK	S	R	Q^*
0	X	X	Q
1	0	0	Q
1	1	0	1
1	0	1	0
1	1	1	1*



5.3 电平触发的触发器




例 已知 S 、 R 、 R'_D 和 CLK 的波形,且 $S'_D=1$,试画出 Q 和 Q' 的波形。



5.3 电平触发的触发器

解：其输出波形如右图所示




在 $CLK = 1$ 期间， Q 和 Q' 可能随 S 、 R 变化多次翻转

5.3 电平触发的触发器



由此例题可以看出，这种同步RS触发器在 $CLK = 1$ 期间，输出状态随输入信号 S 、 R 的变化而多次翻转，即存在空翻现象，降低电路的抗干扰能力。而且实际应用中要求触发器在每个 CLK 信号作用期间状态只能改变一次。另外 S 和 R 的取值受到约束，即不能同时为1。


为了适应单端输入信号的需要，有时将 S 通过反相器接到 R 上，如右图所示，这就构成了电平触发的D触发器



5.3 电平触发的触发器




D触发器的真值表如下表所示




CLK	D	Q^*
0	$\times$	Q
1	0	0
1	1	1

此电路称为D锁存器，其图形符号如右图所示，其特点是在 CLK 的有效电平期间输出状态始终跟随输入状态变化，即输出与输入状态相同。



D触发器的图形符号

第八次作业请查阅Blackboard





5.4 脉冲触发的触发器

为了提高触发器工作的可靠性，**希望在每个CLK周期输出端的状态只改变一次**，则在电平触发的触发器基础上设计出脉冲触发的触发器。

• 电路结构与工作原理


(1) 脉冲触发的SR触发器(主从SR触发器, Master -Slave SR Flip – Flop):

脉冲触发的SR触发器是由两个同样的电平触发SR触发器组成



由 $G_5 \sim G_8$ 构成主触发器，由 $G_1 \sim G_4$ 构成从触发器，它们通过时钟连在一起， $CLK_{从} = CLK'$

5.4 脉冲触发的触发器




工作原理:

- ①在 $CLK = 1$ 时，主触发器按 S 、 R 变化，而从触发器保持状态不变；
- ②在 CLK 由 $1 \rightarrow 0$ （下降沿），主触发器保持，从触发器随主触发器的状态翻转，故在 CLK 的一个周期内，触发器的输出状态只可能改变一次

5.4 脉冲触发的触发器

主从SR触发器的特性表如右表所示，和电平触发的SR触发器相同，只是CLK作用的时间不同




表示除下降沿之外的其他情况

CLK	S	R	Q	Q*	说明
×	×	×	×	Q	保持原态
↓	0	0	0	0	} 储存
↓	0	0	1	1	
↓	0	1	0	0	} 置0(复位)
↓	0	1	1	0	
↓	1	0	0	1	} 置1(置位)
↓	1	0	1	1	
↓	1	1	0	1*	} 不定态
↓	1	1	1	1*	


5.4 脉冲触发的触发器



例 右图为主从型SR触发器输入信号波形，试画出输出端 Q 和 Q' 的波形，设初态为“0”。



解：其输出波形如右图所示



注：主从SR触发器克服了同步SR触发器在 $CLK = 1$ 期间多次翻转的问题，但在 $CLK = 1$ 期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守 $SR = 0$ 。


(2) 主从JK触发器：

为了使主从SR触发器在 $S = R = 1$ 时也有确定的状态，则将输出端 Q 和 Q' 反馈到输入端，这种触发器称为主从结构JK触发器（简称主从JK触发器）。实际上这对反馈线通常在制造集成电路时内部已接好。

5.4 脉冲触发的触发器



主从JK触发器电路及其图形符号：





5.4 脉冲触发的触发器

- **工作原理:**

① $J = K = 0$

主触发器保持原态，则整个主从 JK 触发器（从触发器）也保持原态。即

$$Q^* = Q$$



5.4 脉冲触发的触发器

② $J = 0, K = 1$

若 $Q = 0, Q' = 1$

→ $S_{\text{主}} = JQ' = 0$

$R_{\text{主}} = KQ = 0$


→ 主触发器保持原态
 $Q^*_{\text{主}} = Q_{\text{主}} = 0$

→ 在 CLK 的 $\downarrow$ 从触发器也保持状态不变, 即 $Q^* = Q = 0$

若 $Q = 1, Q' = 0$ → $S_{\text{主}} = 0$
→ $R_{\text{主}} = 1$ → 在 $CLK = 1$ 时, 主触发器翻转为“0”, 即 $Q^*_{\text{主}} = 0$

→ 在 CLK 的 $\downarrow$ 从触发器由“1”翻转为“0”, 即 $Q^* = 0, Q^{*'} = 1$

→ $Q^* = 0$



5.4 脉冲触发的触发器




③ $J = 1, K = 0$

若 $Q = 0, Q' = 1$


→ $S_{\text{主}} = JQ' = 1$
 $R_{\text{主}} = KQ = 0$

→ 在 $CLK = 1$ 时, $Q^*_{\text{主}} = 1, Q_{\text{主}}^{*'} = 0$

→ 在CLK的  从触发器由“0”翻转为“1”，即 $Q^* = 1$

若 $Q = 1, Q' = 0$ → $S_{\text{主}} = 0, R_{\text{主}} = 0$ → $Q^*_{\text{主}} = 1$

→ 在CLK的  即 $Q^* = 1$ → $Q^* = 1$



5.4 脉冲触发的触发器

④ $J = 1, K = 1$

若 $Q = 0, Q' = 1$

→ $S_{\text{主}} = 1, R_{\text{主}} = 0$

在 $CLK = 1$ 时, 主触发器翻

→ 转为“1”即 $Q^*_{\text{主}} = 1$

→ 在CLK的  从触发器由“0”翻转为“1”, 即 $Q^* = 1$


若 $Q = 1, Q' = 0$

→ $S_{\text{主}} = 0$
 $R_{\text{主}} = 1$

在 $CLK = 1$ 时, 主触发器翻转为
“0”, 即 $Q^*_{\text{主}} = 0$

→ 在CLK的  即 $Q^* = 0, Q^{*'} = 1$

→ $Q^* = Q'$



5.4 脉冲触发的触发器

其功能表如下表所示

CLK	J	K	Q	Q^*	说明
×	×	×	×	Q	保持原态
	0	0	0	0	} 储存
	0	0	1	1	
	0	1	0	0	} 置0(复位)
	0	1	1	0	
	1	0	0	1	} 置1(置位)
	1	0	1	1	
	1	1	0	1	} Q' 计数
	1	1	1	0	




J	K	Q^*	说明
0	0	Q	存储
0	1	0	} $Q^* = J$
1	0	1	
1	1	Q'	计数

5.4 脉冲触发的触发器



注：在有些集成触发器中，输入端 J 和 K 不止一个，这些输入端是**与**的关系。如下图所示为其逻辑符号图。



多输入端的JK触发器

5.4 脉冲触发的触发器


• 脉冲触发方式的动作特点

- 1.分两步动作：第一步在 $CLK = 1$ 时，主触发器受输入信号控制，从触发器保持原态；第二步在 CLK 下降沿到达后，从触发器按主触发器状态翻转，故触发器输出状态只能改变一次。
- 2.对于主从SR触发器，因为主触发器本身是一个电平触发SR触发器，所以在 $CLK=1$ 期间，输入信号都将对主触发器起控制作用， S 、 R 状态多次改变时主触发器状态也会随着多次翻转。
- 3.对于主从JK触发器，在 $CLK = 1$ 期间，由于 Q 、 Q' 端接回到了输入门上，所以在 $Q=0$ 时主触发器只能接受置1输入信号，在 $Q=1$ 时主触发器只能接受置0信号，其结果就是在 $CLK=1$ 期间主触发器只可能翻转一次，一旦翻转了就不会翻回原来的状态。


5.4 脉冲触发的触发器



例 如主从 JK 触发器电路中，已知 CLK 、 J 、 K 的波形如图所示，试画出输出端 Q 和 Q' 的波形。设初始状态为 $Q=0$ 。




解：




5.4 脉冲触发的触发器

例5.4.3 已知主从JK触发器的输入及时钟波形如右图所示, 试画出输出端Q和Q'波形



解: 其输出波形如右图所示




5.4 脉冲触发的触发器



例 触发器为主从型JK触发器，设其初态为0。试画出电路在 CLK 信号的作用下， Q 、 P_1 、 P_2 的波形。

解：其输出波形如图所示





由于主从JK脉冲触发器存在一次变化问题，所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于 CLK 的下降沿（或上升沿）到达时刻的输入信号的状态，与 CLK 的其它时刻的信号无关。这样出现了各种边沿触发器。

现在有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等几种。

- 电路结构和工作原理

- (1) 用两个电平触发D触发器组成的边沿触发器

电路如右图所示，其中 FF_1 和 FF_2 都是电平触发的D触发器，它们之间也是通过时钟相连。




• 电路结构和工作原理


工作原理：

①当 $CLK = 0$ ，触发器状态不变， FF_1 输出状态与 D 相同；

②当 $CLK = 1$ ，即 $\uparrow$ 触发器 FF_1 状态与前沿到来之前的 D 状态相同并保持(因为 $CLK_1 = 0$)。与此同时， FF_2 输出 Q 的状态被置成前沿到来之前 D 的状态，而与其它时刻 D 的状态无关。




(2) 利用CMOS传输门的边沿触发器




(1) $CLK = 0$ 时, $\begin{cases} TG_1 \text{ 通, } TG_2 \text{ 断} \rightarrow Q_1 = D, Q_1 \text{ 随着 } D \text{ 而变化} \\ TG_3 \text{ 断, } TG_4 \text{ 通} \rightarrow Q \text{ 保持, 反馈通路接通, 自锁} \end{cases}$

5.5 边沿触发器



(2) $CLK \uparrow$ 后, $\begin{cases} TG_1 \text{断}, TG_2 \text{通} \rightarrow \text{“主” 保持此前的状态} D \\ TG_3 \text{通}, TG_4 \text{断} \rightarrow Q^* = D, \text{反馈不通} \end{cases}$

故这是一个上升沿触发的D触发器




(3) $CLK \downarrow$ $\begin{cases} TG_1 \text{通}, TG_2 \text{断} \rightarrow Q_1 = D, \text{接收新的输入} \\ TG_3 \text{断}, TG_4 \text{通} \rightarrow Q \text{保持, 反馈通路接通} \end{cases}$
直到下个 $CLK \uparrow$ 后, 输出才能变化。


5.5 边沿触发器


为了实现异步置位和复位功能，则引入了 S_D 和 R_D 置位端和复位端。

当 $S_D = 1$, $R_D = 0$ 时, $Q = 1$ (置位) ; 当 $S_D = 0$, $R_D = 1$ 时, $Q = 0$ (复位) 。正常工作时都加低电平。




CLK	D	Q	Q^*
X	X	X	Q
	0	X	0
	1	X	1





例：在如图所示的边沿触发器电路中，若D端和CLK的电压波形如下图所示，试画出Q端的电压波形。假定触发器的初始状态为 $Q=0$ 。




5.5 边沿触发器

- 动作特点：

输出端状态的转换发生在 CLK 的上升沿到来时刻，而且触发器保存下来的状态仅仅决定 CLK 上升沿到达时的输入状态，而与此前后的状态无关。

边沿触发器也有JK触发器，如利用传输时间的边沿触发器就是边沿JK触发器，它是在 CLK 的下降沿动作的。其逻辑符号和特性表如下图所示。



5.5 边沿触发器

SR 电平触发器

在CLK=1的全部时间里，S和R的变化都将引起触发器输出端状态的变化



主从SR 脉冲触发器

- 在CLK下降沿到达后，从触发器（输出端）按主触发器状态翻转
- 在CLK=1期间，S、R状态多次改变时主触发器状态也会随着多次翻转



主从JK 脉冲触发器

- 在CLK下降沿到达后，从触发器（输出端）按主触发器状态翻转
- 在CLK=1期间，主触发器只有可能翻转一次



边沿触发器 JK, D, T

触发器的次态仅决定于CLK的下降沿（或上升沿）到达时刻的输入信号的状态，与CLK的其它时刻的信号无关

5.6 触发器的逻辑功能及其描述方法

- 触发器按逻辑功能的分类(时钟触发器)

按照逻辑功能触发器可分为SR触发器、JK触发器、D触发器、T触发器和T'触发器

(1) SR触发器

定义：

凡在时钟信号作用下，具有如右表的功能的触发器称为SR触发器

约束条件：

$$SR = 0$$

S	R	Q	Q*
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1*
1	1	1	1*

5.6 触发器的逻辑功能及其描述方法



特性方程：

由特性表和约束条件画出输出端 Q^* 的卡诺图为

S \ RQ				
	00	01	11	10
0		1		
1	1	1	×	×

则可写出触发器输出端的方程为

$$\begin{cases} Q^* = S + R'Q \\ SR = 0 \end{cases}$$



SR触发器的特性方程


S	R	Q	Q^*
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1^*
1	1	1	1^*

5.6 触发器的逻辑功能及其描述方法



状态转换图： 将触发器的特性表用图形方式表现出来，即为状态转换图

S	R	Q	Q*
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1*
1	1	1	1*




注：描述触发器逻辑功能的方法有特性表、特性方程和状态转换图。

5.6 触发器的逻辑功能及其描述方法



逻辑符号

右图为SR触发器的逻辑符号，触发器在时钟脉冲的下降沿动作。



(2) JK触发器

定义：

凡在时钟信号作用下，具有如右表功能的触发器称为JK触发器

J	K	Q	Q*
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

5.6 触发器的逻辑功能及其描述方法



特性方程：

由特性表可得输出端卡诺图为：

J	K	Q	Q*
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0



KQ		J			
J	KQ	00	01	11	10
		0	1		
1	00	1	1		1

特性方程为

$$Q^* = JQ' + K'Q$$


5.6 触发器的逻辑功能及其描述方法



状态转换图：

由特性表可得状态转换图如下图所示：

J	K	Q	Q*
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0



5.6 触发器的逻辑功能及其描述方法

(3) T 触发器


定义：

凡在时钟信号作用下，具有右表所示功能的触发器称为 T 触发器


T	Q	Q^*
0	0	0
0	1	1
1	0	1
1	1	0

特性方程： $Q^* = TQ' + T'Q$

状态转换图：



逻辑符号： 其逻辑符号如右图所示，为边沿触发器，时钟下降沿触发



5.6 触发器的逻辑功能及其描述方法

(4) D 触发器


定义：

凡在时钟信号作用下，具有右表所示功能的触发器称为 D 触发器


D	Q	Q^*
0	0	0
0	1	0
1	0	1
1	1	1

特性方程： $Q^* = D$

状态转换图：



逻辑符号： 其逻辑符号如右图所示，为边沿触发器，时钟上升沿触发



5.6 触发器的逻辑功能及其描述方法



例 利用JK触发器构成D触发器和T触发器。

解：三个触发器的状态方程为

$$JK : Q^* = JQ' + K'Q$$

$$D : Q^* = D = DQ' + DQ$$


$$T : Q^* = TQ' + T'Q$$




$$J = D, K = D'$$

$$T = J = K$$

其电路如图所示



(a) D的触发器



(b) T的触发器

- 触发器的电路结构和逻辑功能、触发方式的关系

- (1) 电路结构和逻辑功能

触发器的电路结构和逻辑功能之间不存在固定的对应关系


如SR触发器可以是电平触发的同步结构，也有脉冲触发的主从结构

同样的JK触发器有主从结构的和维持阻塞结构的


(2) 电路结构和触发方式

触发器的触发方式是由电路结构决定的，即电路结构形式与触发方式之间有固定的对应关系。


例如：凡是采用同步SR结构的触发器，无论其逻辑功能如何，均属于电平触发



采用主从结构的触发器，属于脉冲触发方式，是在CLK的下降沿（↓）触发器随输入动作。如主从SR触发器和主从JK触发器。



第九次作业请查阅Blackboard



Thanks

