

EE202-17 - 数字电路

时序逻辑电路II

理论课教师：曾奕

工学院南楼236

zengyi@sustech.edu.cn



6.1 概述

6.2 时序逻辑电路的分析方法

6.3 若干常用的时序逻辑电路

6.4 时序逻辑电路的设计方法

6.5 时序逻辑电路中的竞争 - 冒险现象



6.4 时序逻辑电路的设计方法

时序逻辑电路

逻辑功能

分析

设计



6.4 时序逻辑电路的设计方法

- 同步时序逻辑电路的设计方法

步骤：

- (1) 逻辑抽象，得出电路的状态转换图或状态转换表

- 分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量；
- 定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号；
- 按照题意列出电路的状态转换表或画出电路的状态转换图。

(2) 状态化简

若两个电路状态在相同的输入下有相同的输出，并且转换到同样的一个次态去，则称这两个状态为等价状态。等价状态可以合并，电路状态数越少，电路越简。

(3) 状态分配

状态分配也叫状态编码

- a. 确定触发器的数目 n 。电路的状态数 M ，应满足 $2^{n-1} < M \leq 2^n$;
- b. 进行状态编码，要给每个电路状态规定对应的触发器状态组合（通常编码的取法、排列顺序都依照一定的规律）

(4) 选定触发器的类型，求出电路的状态方程、驱动方程和输出方程

- a. 选定触发器的类型；
- b. 由状态转换图（或状态转换表）和选定的状态编码、触发器的类型，写出电路的状态方程、驱动方程和输出方程。

(5) 根据得到的方程式画出逻辑图

(6) 检查设计的电路能否自启动

若电路不能自启动，则应采取下面措施：

- a. 通过预置数将电路状态置成有效循环状态中；
- b. 通过修改逻辑设计加以解决。

6.4 时序逻辑电路的设计方法




例 试设计一个带有进位输出端的十三进制计数器。

解：① 逻辑抽象：由于电路没有输入逻辑变量，只有进位输出信号，属于穆尔型时序电路。设进位输出信号为 C ，有进位输出为 $C = 1$ ，无进位输出时 $C = 0$ 。

十三进制计数器应该有十三个有效状态，用 S_i 表示，其状态转换图如右图所示。

② 状态化简：十三进制计数器必须用13个不同状态表示输入脉冲数，已不能再化简。



③ 状态分配 (编码) :

$M = 13$, $2^3 < 13 < 2^4$, 故应取 $n=4$;

取自然二进制数的0000 ~ 1100作为 $S_0 \sim S_{12}$ 的编码。

状态 变化顺序	状态编码				进位 输出	等效十 进制数
	Q_3	Q_2	Q_1	Q_0	C	
→ S0	0	0	0	0	0	0
S1	0	0	0	1	0	1
S2	0	0	1	0	0	2
S3	0	0	1	1	0	3
S4	0	1	0	0	0	4
S5	0	1	0	1	0	5
S6	0	1	1	0	0	6
S7	0	1	1	1	0	7
S8	1	0	0	0	0	8
S9	1	0	0	1	0	9
S10	1	0	1	0	0	10
S11	1	0	1	1	0	11
S12	1	1	0	0	1	12
S0	0	0	0	0	0	0

6.4 时序逻辑电路的设计方法



④ 写出状态方程：

根据状态表得出次态逻辑函数和进位输出函数的卡诺图

状态 变化顺序	状态编码				进位 输出	等效十 进制数
	Q_3	Q_2	Q_1	Q_0	C	
→ S0	0	0	0	0	0	0
S1	0	0	0	1	0	1
S2	0	0	1	0	0	2
S3	0	0	1	1	0	3
S4	0	1	0	0	0	4
S5	0	1	0	1	0	5
S6	0	1	1	0	0	6
S7	0	1	1	1	0	7
S8	1	0	0	0	0	8
S9	1	0	0	1	0	9
S10	1	0	1	0	0	10
S11	1	0	1	1	0	11
— S12	1	1	0	0	1	12
S0	0	0	0	0	0	0

$Q_1 Q_0$ $Q_3 Q_2$					
		00	01	11	10
00	00	0001/0	0010/0	0100/0	0011/0
01	01	0101/0	0110/0	1000/0	0111/0
11	11	0000/1	××××/×	××××/×	××××/×
10	10	1001/0	1010/0	1100/0	1011/0
		$Q_3^* Q_2^* Q_1^* Q_0^* / C$			

6.4 时序逻辑电路的设计方法

各次态的卡诺图及状态方程如下

Q_1Q_0		Q_3Q_2			
		00	01	11	10
Q_3Q_2	00	0001/0	0010/0	0100/0	0011/0
	01	0101/0	0110/0	1000/0	0111/0
	11	0000/1	××××/×	××××/×	××××/×
	10	1001/0	1010/0	1100/0	1011/0

$Q_3^* Q_2^* Q_1^* Q_0^* / C$

Q_1Q_0		Q_3Q_2			
		00	01	11	10
Q_3Q_2	00	0	0	0	0
	01	0	0	1	0
	11	0	×	×	×
	10	1	1	1	1

Q_3^*

$$Q_3^* = Q_2' Q_3 + Q_2 Q_1 Q_0$$

6.4 时序逻辑电路的设计方法

Q_1Q_0		Q_3Q_2			
		00	01	11	10
Q_3Q_2	00	0001/0	0010/0	0100/0	0011/0
	01	0101/0	0110/0	1000/0	0111/0
	11	0000/1	xxxx/x	xxxx/x	xxxx/x
	10	1001/0	1010/0	1100/0	1011/0

$Q_3^* Q_2^* Q_1^* Q_0^* / C$

Q_1Q_0		Q_3Q_2			
		00	01	11	10
Q_3Q_2	00	0	0	1	0
	01	1	1	0	1
	11	0	x	x	x
	10	0	0	1	0

Q_2^*

$$Q_2^* = Q_2' Q_1 Q_0 + Q_2 (Q_3' Q_1' + Q_3' Q_0')$$

6.4 时序逻辑电路的设计方法

Q_1Q_0					
Q_3Q_2		00	01	11	10
	00	0001/0	0010/0	0100/0	0011/0
	01	0101/0	0110/0	1000/0	0111/0
	11	0000/1	××××/×	××××/×	××××/×
	10	1001/0	1010/0	1100/0	1011/0
		$Q_3^*Q_2^*Q_1^*Q_0^*/C$			

Q_1Q_0					
Q_3Q_2		00	01	11	10
	00	0	1	0	1
	01	0	1	0	1
	11	0	×	×	×
	10	0	1	0	1
		Q_1^*			

$$Q_1^* = Q_1Q_0' + Q_1'Q_0$$

6.4 时序逻辑电路的设计方法

$Q_1 Q_0$					
$Q_3 Q_2$		00	01	11	10
00		0001/0	0010/0	0100/0	0011/0
01		0101/0	0110/0	1000/0	0111/0
11		0000/1	xxxx/x	xxxx/x	xxxx/x
10		1001/0	1010/0	1100/0	1011/0

$Q_3^* Q_2^* Q_1^* Q_0^* / C$

$Q_1 Q_0$					
$Q_3 Q_2$		00	01	11	10
00		1	0	0	1
01		1	0	0	1
11		0	x	x	x
10		1	0	0	1

Q_0^*

$$Q_0^* = Q_3' Q_0' + Q_2' Q_0'$$

6.4 时序逻辑电路的设计方法

$Q_1 Q_0$					
$Q_3 Q_2$		00	01	11	10
	00	0001/0	0010/0	0100/0	0011/0
	01	0101/0	0110/0	1000/0	0111/0
	11	0000/1	××××/×	××××/×	××××/×
	10	1001/0	1010/0	1100/0	1011/0
$Q_3^* Q_2^* Q_1^* Q_0^* / C$					

$Q_1 Q_0$					
$Q_3 Q_2$		00	01	11	10
	00	0	0	0	0
	01	0	0	0	0
	11	1	×	×	×
	10	0	0	0	0
C					

$$C = Q_3 Q_2$$

则可写出电路的状态方程和输出方程为

$$\begin{cases} Q_3^* = Q_3 Q_2' + Q_2 Q_1 Q_0 \\ Q_2^* = Q_3' Q_2 Q_1' + Q_3' Q_2 Q_0' + Q_2' Q_1 Q_0 \\ Q_1^* = Q_1' Q_0 + Q_1 Q_0' \\ Q_0^* = Q_3' Q_0' + Q_2' Q_0' \\ C = Q_3 Q_2 \end{cases}$$

若选用JK触发器，则由于其特性方程为

$$Q^* = JQ' + K'Q$$

故应把上述状态方程化为JK触发器特性方程的标准形式，即

$$\left\{ \begin{array}{l} Q_3^* = Q_3 Q_2' + Q_2 Q_1 Q_0 (Q_3' + Q_3) \\ \quad = Q_2 Q_1 Q_0 Q_3' + Q_2' Q_3 \\ Q_2^* = Q_3' Q_2 Q_1' + Q_3' Q_2 Q_0' + Q_2' Q_1 Q_0 \\ \quad = Q_0 Q_1 Q_2' + Q_3' (Q_1 Q_0)' \cdot Q_2 \\ Q_1^* = Q_1' Q_0 + Q_1 Q_0' = Q_0 Q_1' + Q_0' Q_1 \\ Q_0^* = Q_3' Q_0' + Q_2' Q_0' = (Q_3 Q_2)' \cdot Q_0' + 1' \cdot Q_0 \end{array} \right.$$

注：在 Q_3^* 中删去了约束项 $Q_3 Q_2 Q_1 Q_0$

$$Q^* = JQ' + K'Q$$

则可得出各触发器的驱动方程为：

$$\left\{ \begin{array}{l} Q_3^* = Q_3Q_2' + Q_2Q_1Q_0(Q_3' + Q_3) \\ \quad = Q_2Q_1Q_0Q_3' + Q_2'Q_3 \\ Q_2^* = Q_3'Q_2Q_1' + Q_3'Q_2Q_0' + Q_2'Q_1Q_0 \\ \quad = Q_0Q_1Q_2' + Q_3'(Q_1Q_0)' \cdot Q_2 \\ Q_1^* = Q_1'Q_0 + Q_1Q_0' = Q_0Q_1' + Q_0'Q_1 \\ Q_0^* = Q_3'Q_0' + Q_2'Q_0' = (Q_3Q_2)' \cdot Q_0' + 1' \cdot Q_0 \end{array} \right.$$

注：在 Q_3^* 中删去了约束项 $Q_3Q_2Q_1Q_0$


$$\left\{ \begin{array}{ll} J_3 = Q_2Q_1Q_0 & K_3 = Q_2 \\ J_2 = Q_1Q_0 & K_2 = (Q_3'(Q_1Q_0)')' \\ J_1 = Q_0 & K_1 = Q_0 \\ J_0 = (Q_3Q_2)' & K_0 = 1 \end{array} \right.$$

6.4 时序逻辑电路的设计方法



⑤ 由驱动方程可画出十三进制计数器的逻辑电路：

$$\begin{cases} J_3 = Q_2 Q_1 Q_0 & K_3 = Q_2 \\ J_2 = Q_1 Q_0 & K_2 = (Q_3' (Q_1 Q_0)')' \\ J_1 = Q_0 & K_1 = Q_0 \\ J_0 = (Q_3 Q_2)' & K_0 = 1 \end{cases}$$




十三进制同步计数器的逻辑电路

6.4 时序逻辑电路的设计方法



⑥ 最后，检查能否自启动：全部状态转换图如下



故电路可以自启动。

6.4 时序逻辑电路的设计方法




例 设计一个串行数据检测器。对它的要求是：连续输入3个或3个以上的1时输出为1，其它情况下输出为0。

解：设输入数据为输入变量，用 X 表示；检测结果为输出变量，用 Y 表示；设 S_0 为没有1输入的以前状态， S_1 为输入一个1以后的状态， S_2 为输入两个1以后的状态， S_3 为连续输入3个或3个以上1的状态。其状态转换表为


$S^* / Y \backslash S$ X	S_0	S_1	S_2	S_3
0	$S_0/0$	$S_0/0$	$S_0/0$	$S_0/0$
1	$S_1/0$	$S_2/0$	$S_3/1$	$S_3/1$

6.4 时序逻辑电路的设计方法

状态转换图为



$S^* / Y \backslash S$	S_0	S_1	S_2	S_3
0	$S_0/0$	$S_0/0$	$S_0/0$	$S_0/0$
1	$S_1/0$	$S_2/0$	$S_3/1$	$S_3/1$




由状态转换表可以看出， S_2 和 S_3 为等价状态，可以合并成一个。其化简后状态转换图为

6.4 时序逻辑电路的设计方法

由于电路的状态为3个 $M=3$ ，故应取触发器的数目为 $n=2$ 。

取00、01和10分别对应 S_0 、 S_1 和 S_2 ，则其电路次态和输出的卡诺图为：

		$Q_1^* Q_0^* / Y$			
X	$Q_1 Q_0$	00	01	11	10
0		00/0	00/0	× × / ×	00/0
1		01/0	10/0	× × / ×	10/1



6.4 时序逻辑电路的设计方法



卡诺图分解

		$Q_1^* Q_0^* / Y$			
X	$Q_1 Q_0$	00	01	11	10
0		00/0	00/0	$\times \times / \times$	00/0
1		01/0	10/0	$\times \times / \times$	10/1

X	$Q_1 Q_0$	00	01	11	10
0		0	0	$\times$	0
1		0	1	$\times$	1

(a) Q_1^*

X	$Q_1 Q_0$	00	01	11	10
0		0	0	$\times$	0
1		1	0	$\times$	0

(b) Q_0^*

X	$Q_1 Q_0$	00	01	11	10
0		0	0	$\times$	0
1		0	0	$\times$	1

(c) Y

$$\begin{cases} Q_1^* = XQ_0 + XQ_1 \\ Q_0^* = XQ_1' Q_0' \end{cases}$$

$$Y = XQ_1$$

6.4 时序逻辑电路的设计方法



若采用JK触发器，则其特性方程为 $Q^* = JQ' + K'Q$

将化简后的状态方程化为JK触发器的特性方程形式，即

$$\begin{cases} Q_1^* = XQ_0 + XQ_1 = XQ_0(Q_1' + Q_1) + XQ_1 \\ \quad = XQ_0 \cdot Q_1' + X \cdot Q_1 \\ Q_0^* = XQ_1'Q_0' = XQ_1' \cdot Q_0' + 1' \cdot Q_0 \end{cases}$$


可得驱动方程为
$$\begin{cases} J_1 = XQ_0 & K_1 = X' \\ J_0 = XQ_1' & K_0 = 1 \end{cases}$$

6.4 时序逻辑电路的设计方法



其对应的逻辑电路如下图所示

$$\begin{cases} J_1 = XQ_0 \\ J_0 = XQ_1' \end{cases} \quad \begin{matrix} K_1 = X' \\ K_0 = 1 \end{matrix} \quad \mathbf{Y = XQ_1}$$



6.4 时序逻辑电路的设计方法

其全部状态转换图为


$$\begin{cases} Q_1^* = XQ_0 + XQ_1 \\ Q_0^* = XQ_1' Q_0' \end{cases}$$

$$Y = XQ_1$$

将状态“11”代入状态方程和输出方程，分别求 $X=0/1$ 下的次态和现态及输出，得到：

$X=0$ 时， $Q_1^* Q_0^* = 00$ ， $Y=0$

$X=1$ 时， $Q_1^* Q_0^* = 10$ ， $Y=1$



由状态转换图可知，此电路可以自启动。由于电路有输入信号，故为米利型时序逻辑电路。

例 设计一个自动售货饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。

解：设投币信号为输入变量A和B，投入一枚一元硬币时为 $A = 1$ ，否则为 $A = 0$ ；投入一枚五角硬币时为 $B = 1$ ，否则为 $B = 0$ 。输出为Y和Z，给出饮料为 $Y = 1$ ，否则为 $Y = 0$ ；找回一枚五角硬币时为 $Z = 1$ ，否则为 $Z = 0$ 。


6.4 时序逻辑电路的设计方法

设 S_0 为未投币电路的初始状态， S_1 为投入五角硬币后的状态， S_2 为投入一元硬币（包括一枚一元硬币和两枚五角硬币）后的状态。

状态转换表

S*/YZ S	AB			
	00	01	11	10
S_0	$S_0/00$	$S_1/00$	$\times/\times\times$	$S_2/00$
S_1	$S_1/00$	$S_2/00$	$\times/\times\times$	$S_0/10$
S_2	$S_2/00$	$S_0/10$	$\times/\times\times$	$S_0/11$

状态转换图



注：正常工作中不会出现 $AB = 11$ 的情况，故与之对应的 S^* 、 Y 、 Z 均作约束项处理。

6.4 时序逻辑电路的设计方法



取触发器的位数 $n=2$ 。以触发器状态 Q_1Q_0 的00、01、10分别代表 S_0 、 S_1 和 S_2

则电路的次态/输出的卡诺图为

		AB			
		Q_1Q_0	00	01	11
Q_1Q_0	00	00/00	01/00	××/××	10/00
	01	01/00	10/00	××/××	00/10
	11	××/××	××/××	××/××	××/××
	10	10/00	00/10	××/××	00/11

$Q_1^*Q_0^*/YZ$

6.4 时序逻辑电路的设计方法



假定选用D触发器，则由卡诺图可得：

状态方程

$$\begin{cases} Q_1^* = Q_1 A' B' + Q_1' Q_0' A + Q_0 B \\ Q_0^* = Q_1' Q_0' B + Q_0 A' B' \end{cases}$$

驱动方程

$$\begin{cases} D_1 = Q_1 A' B' + Q_1' Q_0' A + Q_0 B \\ D_0 = Q_1' Q_0' B + Q_0 A' B' \end{cases}$$


输出方程

$$\begin{cases} Y = Q_1 B + Q_1 A + Q_0 A \\ Z = Q_1 A \end{cases}$$

6.4 时序逻辑电路的设计方法



电路的状态转换图




- 当电路进入无效状态11后，在无输入信号的情况下（即 $AB=00$ ）不能自行返回有效循环，故不能自启动。当 $AB=01$ 或 $AB=10$ 时电路虽能返回有效循环，但收费结果是错误的。
- 开始工作时应将电路异步置零为00状态。

6.4 时序逻辑电路的设计方法




在前面的同步时序电路设计中，电路的自启动检查是在最后一步进行的，如果不能自启动，还要返回来从新修改设计。如果在设计过程中能够考虑自启动的问题，就可以省略检查自启动这一步骤了。

例 设计一个七进制计数器，要求它能够自启动。已知该计数器的状态转换图如右图所示。



6.4 时序逻辑电路的设计方法





注意：在上述合并1过程中，如果把表示任意项的×包括在圈内，则当作1处理；否则作0处理。这无形中已经为无效状态（000）指定了次态。如果使电路能够自启动，必须是该指定的次态属于有效循环中的状态。

上述电路状态方程都是没包含×，也就是将它取成000,仍是无效状态，即000态的次态仍为000，电路则不会自启动。

6.4 时序逻辑电路的设计方法



如果将 $\times \times \times$ 取成有效状态则电路就会自启动。若修改 Q_2^* 的卡诺图，如下图



则电路的状态方程改为

$$\begin{cases} Q_1^* = Q_2' Q_3 + Q_2 Q_3' = Q_2 \oplus Q_3 \\ Q_2^* = Q_1 + Q_2' Q_3' \\ Q_3^* = Q_2 \end{cases}$$

6.4 时序逻辑电路的设计方法



若由JK触发器实现，则状态方程为：

$$\begin{cases} Q_1^* = Q_2'Q_3 + Q_2Q_3' = Q_2 \oplus Q_3(Q_1' + Q_1) \\ \quad = (Q_2 \oplus Q_3) \cdot Q_1' + (Q_2 \oplus Q_3)Q_1 \\ Q_2^* = Q_1 + Q_2'Q_3' = Q_1(Q_2' + Q_2) + Q_2'Q_3' \\ \quad = (Q_1 + Q_3')Q_2' + Q_1Q_2 \\ Q_3^* = Q_2(Q_3' + Q_3) = Q_2Q_3' + Q_2Q_3 \end{cases}$$


驱动方程为：

$$\begin{cases} J_1 = Q_2 \oplus Q_3 & K_1 = (Q_2 \oplus Q_3)' \\ J_2 = Q_1 + Q_3' = (Q_1'Q_3)' & K_2 = Q_1' \\ J_3 = Q_2 & K_3 = Q_2' \end{cases}$$

6.4 时序逻辑电路的设计方法




实现的电路如右图所示



此电路是可以自启动的

它的完整状态转换图如右图所示

若000次态指定为010以外6个有效状态中的任何一个，电路也能自启动，应视得到的状态方程是否最简而定。



组合逻辑电路的竞争—冒险

原因：门电路两个输入信号同时向相反的逻辑电平跳变。

现象：输出端出现尖峰脉冲。

消除方法：滤波电容、选通脉冲、修改逻辑设计。

存储电路（触发器）的竞争—冒险

原因：输入信号和时钟信号同时改变，而且途经不同路径到达同一触发器。

现象：导致触发器误动作。

消除方法：增加延迟环节，确保输入信号和时钟信号到达的顺序正确性。

仅发生在异步时序电路中。

第十一次作业请查阅Blackboard

