

EE202-17 - 数字电路

时序逻辑电路I

理论课教师：曾奕

工学院南楼236

zengyi@sustech.edu.cn



6.1 概述


6.2 时序逻辑电路的分析方法

6.3 若干常用的时序逻辑电路

6.4 时序逻辑电路的设计方法

6.5 时序逻辑电路中的竞争 - 冒险现象

串行加法器电路如下图所示



$$Q^* = D$$

D	Q	Q [*]
0	0	0
0	1	0
1	0	1
1	1	1


D触发器

- **时序逻辑电路：**


在任意时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态。

- **时序逻辑电路的构成及结构特点：**

时序逻辑电路的构成可用右图所示框图表示



特点:




1. 时序逻辑电路包含组合逻辑电路和存储电路两个部分;
2. 存储电路的输出状态必须反馈到组合电路的输入端, 与输入信号一起, 共同决定组合逻辑电路的输出。

可以用三个方程组来描述：

$$\textcircled{1} \begin{cases} y_1 = f_1(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \\ \vdots \\ y_j = f_j(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \end{cases} \Rightarrow \text{输出方程 } Y = F(X, Q)$$

$$\textcircled{2} \begin{cases} z_1 = g_1(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \\ \vdots \\ z_k = g_k(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \end{cases} \Rightarrow \text{驱动方程 } Z = G(X, Q)$$

$$\textcircled{3} \begin{cases} q_1^* = h_1(z_1, z_2, \dots, z_i, q_1, q_2, \dots, q_l) \\ \vdots \\ q_l^* = h_l(z_1, z_2, \dots, z_i, q_1, q_2, \dots, q_l) \end{cases} \Rightarrow \text{状态方程 } Q^* = H(Z, Q)$$



- **时序逻辑电路的分类：**

根据触发器动作特点可分为同步时序逻辑电路和异步时序逻辑电路。在同步时序逻辑电路中，存储电路中所有触发器的时钟使用统一的 CLK ，状态变化发生在同一时刻，即触发器在时钟脉冲的作用下同时翻转；而在异步时序逻辑电路中，触发器的翻转不是同时的，没有统一的 CLK ，触发器状态的变化有先有后。

根据输出信号的特点时序逻辑电路可分为米利（Mealy）型和穆尔（Moore）型。在米利型时序逻辑电路中，输出信号不仅取决于存储电路的状态，而且还取决于输入变量，即：

$$Y = F(X, Q) \quad \text{与 } X、Q \text{ 有关}$$

在穆尔型时序逻辑电路中，输出信号仅仅取决于存储电路的状态，故穆尔型电路只是米利型电路的特例而已，可表述为：

$$Y = F(Q) \quad \text{仅取决于电路状态}$$

• 同步时序逻辑电路的分析方法


时序逻辑电路的分析：找出给定时序电路的逻辑功能，即找出在输入变量和 CLK 信号作用下，电路状态（次态）和输出状态的变化规律。

步骤：

1. 从给定的逻辑电路图中写出每个触发器的**驱动方程**（亦即存储电路中每个触发器输入信号的逻辑函数式）；
2. 把得到的驱动方程代入相应触发器的特性方程中，得出每个触发器的**状态方程**，进而得到整个时序电路的状态方程组；
3. 根据逻辑图写出电路的**输出方程**；
4. 写出整个电路的状态转换表、状态转换图和时序图；
5. 由状态转换表或状态转换图得出电路的逻辑功能。

6.2 时序逻辑电路的分析方法

例 试分析下图所示的时序逻辑电路的逻辑功能，写出它的驱动方程、状态方程和输出方程，写出电路的状态转换表，画出状态转换图和时序图。输入端悬空时和逻辑1状态等效。



解：(1) 驱动方程：

解：(1) 驱动方程：

$$\begin{cases} J_1 = (Q_2 Q_3)', & K_1 = 1 \\ J_2 = Q_1, & K_2 = (Q_1' Q_3)' \\ J_3 = Q_1 Q_2, & K_3 = Q_2 \end{cases}$$

6.2 时序逻辑电路的分析方法



(2) 状态方程:

JK 触发器的特性方程 $\longrightarrow Q^* = JQ' + K'Q$

将驱动方程代入 JK 触发器的特性方程中, 得出电路的状态方程, 即

$$\begin{cases} J_1 = (Q_2 Q_3)', & K_1 = 1 \\ J_2 = Q_1, & K_2 = (Q_1' Q_3)' \\ J_3 = Q_1 Q_2, & K_3 = Q_2 \end{cases} \longrightarrow \begin{cases} Q_1^* = (Q_2 Q_3)' \cdot Q_1' \\ Q_2^* = Q_1 Q_2' + Q_1' Q_3' Q_2 \\ Q_3^* = Q_1 Q_2 Q_3' + Q_2' Q_3 \end{cases}$$

(3) 输出方程: $Y = Q_2 Q_3$


- 时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图

三个方程理论上已经能清楚描述时序电路的逻辑功能。但从例题发现，还不能获得电路逻辑功能的完整印象。因此需要在时钟信号作用下将**状态转换**的全部过程找出来，则电路的功能一目了然。

描述时序电路状态转换全部过程的方法有状态转换表（状态转换真值表）、状态转换图、状态机流程图和时序图。下面结合例题介绍这几种方法。

(1) 状态转换表：

将输入变量和电路初态代入状态方程和输出方程，可算出电路的次态和现态下的输出值；次态作为新的初态，与此时的输入再次代入计算。将全部计算结果列成真值表的形式，就得到了状态转换表。



此电路没有输入逻辑变量，次态与输出只取决于电路的初态，属于**穆尔型**的时序逻辑电路。

6.2 时序逻辑电路的分析方法

设初态 $Q_3Q_2Q_1=000$ ，由状态方程和输出方程可得：

$$\begin{cases} Q_1^* = (Q_2Q_3)' \cdot Q_1' \\ Q_2^* = Q_1Q_2' + Q_1'Q_3'Q_2 \\ Q_3^* = Q_1Q_2Q_3' + Q_2'Q_3 \end{cases}$$

$$Y = Q_2Q_3$$



CLK	Q_3	Q_2	Q_1	Q_3^*	Q_2^*	Q_1^*	Y
0	0	0	0	0	0	1	0
1	0	0	1	0	1	0	0
2	0	1	0	0	1	1	0
3	0	1	1	1	0	0	0
4	1	0	0	1	0	1	0
5	1	0	1	1	1	0	0
6	1	1	0	0	0	0	1
	1	1	1	0	0	0	1

由状态转换表可知，为七进制计数器，Y的输出端为进位脉冲。


6.2 时序逻辑电路的分析方法

(2) 状态转换图:

将状态转换表以图形的方式直观表示出来, 即为状态转换图


由状态转换表可得状态转换图如下图所示

输入变量/输出值




CLK Q_3 Q_2 Q_1 Y

0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	1
7	0	0	0	0
0	1	1	1	1
1	0	0	0	0



例 分析下图所示的时序逻辑电路的功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。


$$\begin{cases} D_1 = Q'_1 \\ D_2 = A \oplus Q_1 \oplus Q_2 \end{cases}$$


6.2 时序逻辑电路的分析方法

(2) 状态方程

D 触发器的特性方程为 $Q^* = D$, 得

$$\begin{cases} D_1 = Q_1' \\ D_2 = A \oplus Q_1 \oplus Q_2 \end{cases} \quad \rightarrow \quad \begin{cases} Q_1^* = D_1 = Q_1' \\ Q_2^* = D_2 = A \oplus Q_1 \oplus Q_2 \end{cases}$$

(3) 输出方程:



$$Y = [(A'Q_1Q_2)' \cdot (AQ_1'Q_2')]' = A'Q_1Q_2 + AQ_1'Q_2'$$

6.2 时序逻辑电路的分析方法

(4) 状态转换表:

$$\begin{cases} Q_1^* = D_1 = Q_1' \\ Q_2^* = D_2 = A \oplus Q_1 \oplus Q_2 \end{cases}$$

$$Y = [(A'Q_1Q_2)' \cdot (AQ_1'Q_2')]' = A'Q_1Q_2 + AQ_1'Q_2'$$

A = 0时

Q_2	Q_1	Q_2^*	Q_1^*	Y
0	0	0	1	0
0	1	1	0	0
1	0	1	1	0
1	1	0	0	1

为四进制加法计数器

A = 1时

Q_2	Q_1	Q_2^*	Q_1^*	Y
0	0	1	1	1
1	1	1	0	0
1	0	0	1	0
0	1	0	0	0

为四进制减法计数器

6.2 时序逻辑电路的分析方法

可以合成一个状态转换表为：

$A = 0$ 时


Q_2	Q_1	Q_2^*	Q_1^*	Y
0	0	0	1	0
0	1	1	0	0
1	0	1	1	0
1	1	0	0	1

$A = 1$ 时

Q_2	Q_1	Q_2^*	Q_1^*	Y
0	0	1	1	1
1	1	1	0	0
1	0	0	1	0
0	1	0	0	0

$Q_2^* Q_1^* \backslash Q_2 Q_1$					
		Y			
A		0 0	0 1	1 1	1 0
0		01/0	10/0	00/1	11/0
1		11/1	00/0	10/0	01/0

(5) 状态转换图:



故此电路为有输入控制的逻辑电路，为可控计数器， $A = 0$ 为加法计数器， $A = 1$ 为减法计数器。

- 寄存器和移位寄存器

- (1) 寄存器


- ① 用于寄存一组二值代码， N 个触发器组成的寄存器能储存一组 N 位的二值代码；
 - ② 要求其中每个触发器可置1，置0；
 - ③ 电平触发、脉冲触发、边沿触发的触发器都可以组成寄存器。

6.3 若干常用的时序逻辑电路



74LS75是由电平触发的D触发器构成的4位寄存器的4位寄存器，电路图如右图所示。

由于电平触发特性，故在时钟 $CLK = 1$ 期间， Q 随 D 改变； CLK 变成低电平以后， Q 端将保持 CLK 变为低电平时刻 D 端的状态。



6.3 若干常用的时序逻辑电路

74HC175为由CMOS边沿触发器构成的4位寄存器，其逻辑电路如右图所示。


其中：

$D_0 \sim D_3$ 为并行数据输入端；

CLK 为寄存脉冲输入端

R'_D 为清零端


此寄存器为并行输入/并行输出方式。在 $CLK \uparrow$ 时，将 $D_0 \sim D_3$ 数据存入，与此前后的 D 状态无关；而且有异步置零（清零）功能。




(1) 移位寄存器

移位寄存器不仅具有数码存储功能，还具有移位的功能，即在移位脉冲的作用下，依次左移或右移。故移位寄存器除了寄存代码外，还可以实现数据的串行 - 并行转换、数值运算以及数据处理等。

(i) 由D触发器构成的4位移位寄存器（右移）：




6.3 若干常用的时序逻辑电路



其中 D_I 为串行输入端， D_O 为串行输出端， $Q_3 \sim Q_0$ 为并行输出端， CLK 为移位脉冲输入端。

因为触发器有传输延迟时间 t_{pd} ，所以在 $CLK \uparrow$ 到达时，各触发器按前一级触发器原来的状态翻转。

6.3 若干常用的时序逻辑电路




clk 的顺序	输入 D_I	Q_0	Q_1	Q_2	Q_3
0	0	0	0	0	0
1	1	1	0	0	0
2	0	0	1	0	0
3	1	1	0	1	0
4	1	1	1	0	1
5	0	0	1	1	0
6	0	0	0	1	1
7	0	0	0	0	1

6.3 若干常用的时序逻辑电路

其波形图为

clk 的顺序	输入 DI	Q_0	Q_1	Q_2	Q_3
0	0	0	0	0	0
1	1	1	0	0	0
2	0	0	1	0	0
3	1	1	0	1	0
4	1	1	1	0	1
5	0	0	1	1	0
6	0	0	0	1	1
7	0	0	0	0	1

应用：代码的串行-并行转换，并行-串行转换




6.3 若干常用的时序逻辑电路



(ii) 由JK触发器构成的移位寄存器：


电路如下图所示，其分析原理同上，不同的是JK触发器的寄存是在移位脉冲的下降沿发生的。



6.3 若干常用的时序逻辑电路

(iii) 双向移位寄存器74LS194A:

逻辑图形符号及功能表：。



(a) 逻辑图形符号


$R'D$	S_1	S_0	工作状态
0	×	×	置 零
1	0	0	保 持
1	0	1	右 移
1	1	0	左 移
1	1	1	并行输入

(b) 功能表



双向移位寄存器74LS194的逻辑符号及功能表

6.3 若干常用的时序逻辑电路



(a) 逻辑图形符号

$R'D$	S_1	S_0	工作状态
0	×	×	置 零
1	0	0	保 持
1	0	1	右 移
1	1	0	左 移
1	1	1	并行输入

(b) 功能表

双向移位寄存器74LS194的逻辑符号及功能表

D_{IR} - 数据右移串行输入端

D_{IL} - 数据左移串行输入端

$D_0 \sim D_3$ - 数据并行输入端


$Q_0 \sim Q_3$ - 数据并行输出端

S_1 、 S_0 - 工作状态控制端

6.3 若干常用的时序逻辑电路



(2)扩展：由两片74LS194A构成8位双向移位寄存器，如下图所示



• 计数器

在计算机和数字逻辑系统中，计数器是最基本、最常用的部件之一。它不仅可以记录输入的脉冲个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。

计数器的分类如下：

按时钟分：同步计数器、异步计数器

按计数过程中数字增减分：加法计数器、减法计数器和可逆计数器

按计数器中的数字编码分：二进制计数器、二-十进制计数器等

按计数容量分：二进制计数器、十进制计数器、六十进制等

(1) 同步二进制计数器

(i) 加法计数器

根据二进制加法运算规则可知：


- 在一个多位二进制数的末位加1，若第 i 位以下各位皆为1时，则第 i 位应改变状态（由0变成1，由1变成0）；
- 最低位的状态在每次加1时都要改变。

CLK	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1

6.3 若干常用的时序逻辑电路



同步计数器通常用T触发器构成



T	Q	Q*
0	0	0
0	1	1
1	0	1
1	1	0

两种控制方式：

1. 控制输入端T的状态，需翻转的 $T_i=1$ ，不翻转的 $T_i=0$ ；
2. 控制时钟信号，所有触发器 $T=1$ ，脉冲只加到需要翻转的触发器CLK上。

6.3 若干常用的时序逻辑电路

控制输入端T的状态


$$T_i = Q_{i-1}Q_{i-2}\cdots Q_0$$

$$T_0 = 1$$

右图为4位二进制同步加法计数器的逻辑电路。

a.驱动方程

$$\begin{cases} T_0 = 1 \\ T_1 = Q_0 \\ T_2 = Q_0Q_1 \\ T_3 = Q_0Q_1Q_2 \end{cases}$$



6.3 若干常用的时序逻辑电路



b. 状态方程:

T触发器的特性方程为 $Q^* = TQ' + T'Q$

则状态方程为

$$\begin{cases} T_0 = 1 \\ T_1 = Q_0 \\ T_2 = Q_0 Q_1 \\ T_3 = Q_0 Q_1 Q_2 \end{cases}$$

$$\begin{cases} Q_0^* = Q_0' \\ Q_1^* = Q_0 Q_1' + Q_0' Q_1 = Q_0 \oplus Q_1 \\ Q_2^* = Q_0 Q_1 Q_2' + (Q_0 Q_1)' Q_2 = (Q_0 Q_1) \oplus Q_2 \\ Q_3^* = Q_0 Q_1 Q_2 Q_3' + (Q_0 Q_1 Q_2)' Q_3 = (Q_0 Q_1 Q_2) \oplus Q_3 \end{cases}$$

c. 输出方程: $C = Q_0 Q_1 Q_2 Q_3$



6.3 若干常用的时序逻辑电路

d. 状态转换表:


$$\left\{ \begin{aligned} Q_0^* &= Q_0' \\ Q_1^* &= Q_0 Q_1' + Q_0' Q_1 = Q_0 \oplus Q_1 \\ Q_2^* &= Q_0 Q_1 Q_2' + (Q_0 Q_1)' Q_2 \\ &= (Q_0 Q_1) \oplus Q_2 \\ Q_3^* &= Q_0 Q_1 Q_2 Q_3' + (Q_0 Q_1 Q_2)' Q_3 \\ &= (Q_0 Q_1 Q_2) \oplus Q_3 \end{aligned} \right.$$

$$C = Q_0 Q_1 Q_2 Q_3$$


计数 脉冲顺序	电路状态				等效 十进制数	进位输出 C
	Q ₃	Q ₂	Q ₁	Q ₀		
0	0	0	0	0	0	0
1	0	0	0	1	1	0
2	0	0	1	0	2	0
3	0	0	1	1	3	0
4	0	1	0	0	4	0
5	0	1	0	1	5	0
6	0	1	1	0	6	0
7	0	1	1	1	7	0
8	1	0	0	0	8	0
9	1	0	0	1	9	0
10	1	0	1	0	10	0
11	1	0	1	1	11	0
12	1	1	0	0	12	0
13	1	1	0	1	13	0
14	1	1	1	0	14	0
15	1	1	1	1	15	1
16	0	0	0	0	0	0

6.3 若干常用的时序逻辑电路

e. 状态转换图:



f. 时序图:



g.逻辑功能:

(1) 由于每输入16个 CLK 脉冲触发器的状态一循环, 并在输出端C产生一进位信号, 故为十六进制计数器。


(2) 计数器中能计到的最大数称为计数器的容量, 它等于计数器所有各位全为1时的数值。 n 位二进制计数器的容量为 $2^n - 1$.

(3) 计数器有分频功能, 也把它称为分频器。若 CLK 脉冲的频率为 f_0 , 则由16进制计数器的时序图可知, 输出端 Q_0 、 Q_1 、 Q_2 、 Q_3 的频率为 $f_0/2$ 、 $f_0/4$ 、 $f_0/8$ 、 $f_0/16$ 。

6.3 若干常用的时序逻辑电路

中规模集成的4位同步二进制计数器74161(74LS161):

其逻辑图形符号及功能表如下图所示。



(a) 逻辑图形符号

CLK	R'D	LD'	EP	ET	输出端工作状态
×	0	×	×	×	异步清零
$\uparrow$	1	0	×	×	预置数（同步）
×	1	1	0	1	保持（包括C）
×	1	1	×	0	保持（但C=0）
$\uparrow$	1	1	1	1	计数

(b) 功能表

4位同步计数器74161(74LS161)的图形符号及功能表

注：74161和74LS161只是内部电路结构有些区别。74LS163也是4位二进制加法计数器，但清零方式是同步清零。

6.3 若干常用的时序逻辑电路

(ii) 减法计数器

根据二进制减法计数规则可知：在 n 位二进制减法计数器中，只有当第 i 位以下各位触发器同时为0时，再减1才能使第 i 位触发器翻转。

用 T 触发器构成计数器，并控制 T 的状态，则第 i 位触发器输入端 T_i 的逻辑式应为：


$$T_i = Q'_{i-1}Q'_{i-2}\cdots Q'_0$$

$$T_0 = 1$$

CLK	Q_2	Q_1	Q_0
0	1	1	1
1	1	1	0
2	1	0	1
3	1	0	0
4	0	1	1
5	0	1	0
6	0	0	1
7	0	0	0

电路和状态表如图所示每个触发器都是联成T 触发器。

计数 脉冲顺序	电路状态				等效 十进制数	借位输出 C
	Q_3	Q_2	Q_1	Q_0		
0	1	1	1	1	15	0
1	1	1	1	0	14	0
2	1	1	0	1	13	0
3	1	1	0	0	12	0
4	1	0	1	1	11	0
5	1	0	1	0	10	0
6	1	0	0	1	9	0
7	1	0	0	0	8	0
8	0	1	1	1	7	0
9	0	1	1	0	6	0
10	0	1	0	1	5	0
11	0	1	0	0	4	0
12	0	0	1	1	3	0
13	0	0	1	0	2	0
14	0	0	0	1	1	0
15	0	0	0	0	0	1




6.3 若干常用的时序逻辑电路

(iii) 加/减计数器（可逆计数器） - 74LS191

a. 单时钟方式

加/减脉冲用同一输入端，由加/减控制线的高低电平决定加/减计数。

74LS191就是单时钟方式的可逆计数器，其图形符号和功能表如下图所示。




(a) 逻辑图形符号

CLK_I	S'	LD'	U'/D	输出端工作状态
x	1	1	x	保持
x	x	0	x	预置数(异步)
$\uparrow$	0	1	0	加法计数
$\downarrow$	0	1	1	减法计数

(b) 功能表

同步十六进制可逆计数器74LS191的图形符号及功能表

6.3 若干常用的时序逻辑电路



(a) 逻辑图形符号

CLK I	S'	LD'	U'/D	输出端工作状态
$\times$	1	1	$\times$	保持
$\times$	$\times$	0	$\times$	预置数(异步)
$\uparrow$	0	1	0	加法计数
$\downarrow$	0	1	1	减法计数

(b) 功能表


同步十六进制可逆计数器74LS191的图形符号及功能表

其中： LD' - 异步置数端； S' - 计数控制端
 U'/D - 加减计数控制端； C/B - 进位/借位输出端
 $D_0 \sim D_3$ - 预置数输入端； $Q_0 \sim Q_3$ - 计数输出端

6.3 若干常用的时序逻辑电路

b. 双时钟方式

74LS193为双时钟加/减计数器，一个时钟用作加法计数脉冲，一个时钟用作减法计数脉冲，其图形符号和功能表如下图所示。



(a) 逻辑图形符号

CLK_U	CLK_D	R_D	LD'	输出端工作状态
$\times$	$\times$	1	1	异步清零
$\times$	$\times$	0	0	预置数(异步)
$\uparrow$	1	0	1	加法计数
1	$\downarrow$	0	1	减法计数

(b) 功能表

同步十六进制可逆计数器74LS193的图形符号及功能表



6.3 若干常用的时序逻辑电路

(2) 同步十进制计数器

(i) 加法计数器

基本原理：在4位二进制加法计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。

计数 脉冲顺序	电路状态				等效 十进制数	进位输出 C
	Q_3	Q_2	Q_1	Q_0		
0	0	0	0	0	0	0
1	0	0	0	1	1	0
2	0	0	1	0	2	0
3	0	0	1	1	3	0
4	0	1	0	0	4	0
5	0	1	0	1	5	0
6	0	1	1	0	6	0
7	0	1	1	1	7	0
8	1	0	0	0	8	0
9	1	0	0	1	9	1
10	0	0	0	0	0	0


6.3 若干常用的时序逻辑电路

其电路如右图所示。

a. 驱动方程：

$$\begin{cases} T_0 = 1 \\ T_1 = Q_0 Q'_3 \\ T_2 = Q_0 Q_1 \\ T_3 = Q_0 Q_1 Q_2 + Q_0 Q_3 \end{cases}$$

控制T的状态，使得1001状态在经过第十个计数脉冲之后变为0000状态。




6.3 若干常用的时序逻辑电路

b. 状态方程为:

$$\begin{cases} Q_0^* = Q_0' \\ Q_1^* = Q_0 Q_3' Q_1' + (Q_0 Q_3')' Q_1 \\ Q_2^* = Q_0 Q_1 Q_2' + (Q_0 Q_1)' Q_2 \\ Q_3^* = (Q_0 Q_1 Q_2 + Q_0 Q_3) Q_3' + (Q_0 Q_1 Q_2 + Q_0 Q_3)' Q_3 \end{cases}$$

c. 状态转换图为:



计数器能自启动



6.3 若干常用的时序逻辑电路

(ii) 减法计数器

基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。

计数 脉冲顺序	电路状态				等效 十进制数	借位输出 C
	Q_3	Q_2	Q_1	Q_0		
0	1	0	0	1	9	0
1	1	0	0	0	8	0
2	0	1	1	1	7	0
3	0	1	1	0	6	0
4	0	1	0	1	5	0
5	0	1	0	0	4	0
6	0	0	1	1	3	0
7	0	0	1	0	2	0
8	0	0	0	1	1	0
9	0	0	0	0	0	1
10	1	0	0	1	9	0



6.3 若干常用的时序逻辑电路

其逻辑电路如右图所示

驱动方程:

$$\begin{cases} T_0 = 1 \\ T_1 = Q_0' (Q_3' Q_2' Q_1')' \\ T_2 = Q_1' Q_0' \cdot (Q_1' Q_2' Q_3')' \\ T_3 = Q_2' Q_1' Q_0' \end{cases}$$


状态转化图为:



6.3 若干常用的时序逻辑电路

(iii) 十进制可逆计数器74LS190:

其逻辑图形符号及功能表如下图所示。



(a) 逻辑图形符号

CLK I	S'	LD'	U'/D	输出端工作状态
$\times$	1	1	$\times$	保持
$\times$	$\times$	0	$\times$	预置数(异步)
$\uparrow$	0	1	0	加法计数
$\downarrow$	0	1	1	减法计数

(b) 功能表

同步十进制可逆计数器74LS190的图形符号及功能表

注：74LS190为单时钟十进制可逆计数器，除了74LS190外，还有74LS168、CC4510，还有双时钟类型的74LS192、CC40192等。

(3) 异步二进制计数器

(i) 异步二进制加法计数器

原则：做“加1”计数时是采取从低位到高位逐位进位的方式工作。各个触发器不是同步翻转的。



构成方法：触发器接成计数器形式，时钟 CLK 加在最低位，高位脉冲接在低位的 Q 端。在末位+1时，从低位到高位逐位进位方式工作。

CLK	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1

6.3 若干常用的时序逻辑电路

右图是由JK触发器构成的异步3位二进制加法计数器的逻辑电路。

波形如下图所示。



(ii) 异步二进制减法计数器

构成方法：触发器接成计数器形式，时钟 CLK 加在最低位，高位脉冲接在低位的 Q' 端。在末位-1时，采取从低位到高位逐位借位方式工作。


原则：每位从 “0” 变 “1” 时，向高位发出进位，使高位翻转。

CLK	Q_2	Q_1	Q_0
0	1	1	1
1	1	1	0
2	1	0	1
3	1	0	0
4	0	1	1
5	0	1	0
6	0	0	1
7	0	0	0

6.3 若干常用的时序逻辑电路

右图是由JK触发器构成的异步3位二进制减法计数器的逻辑电路。


波形如右图所示：



6.3 若干常用的时序逻辑电路

(4) 异步十进制计数器

原理：在4位二进制异步加法计数器上修改而成，要跳过1010 ~ 1111这六个状态




计数 脉冲顺序	电路状态				等效 十进制数	进位输出 C
	Q_3	Q_2	Q_1	Q_0		
0	0	0	0	0	0	0
1	0	0	0	1	1	0
2	0	0	1	0	2	0
3	0	0	1	1	3	0
4	0	1	0	0	4	0
5	0	1	0	1	5	0
6	0	1	1	0	6	0
7	0	1	1	1	7	0
8	1	0	0	0	8	0
9	1	0	0	1	9	1
10	0	0	0	0	0	0

6.3 若干常用的时序逻辑电路




由JK触发器构成的异步十进制计数器,其逻辑电路如下图所示, 其状态表及时序图与同步十进制计数器相同。



$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = Q_3' & K_1 = 1 \\ J_2 = K_2 = 1 \\ J_3 = Q_2 Q_1 & K_3 = 1 \end{cases}$$



(5) 任意进制计数器的构成方法

若已有N进制计数器，现在要实现M进制计数器



(i) $M < N$ 的情况

在 N 进制计数器的顺序计数过程中，若设法使之跳过 $(N - M)$ 个状态，就可以得到 M 进制计数器了，其方法有置零法（复位法）和置数法（置位法）。



6.3 若干常用的时序逻辑电路


置零法:

置零法适用于置零（异步和同步）输入端的计数器

若原来的计数器为N进制，初态从 S_0 开始，则到 S_{M-1} 为M个循环状态。

异步清零： S_M 状态译出异步置零信号；

同步清零： S_{M-1} 状态译出同步置零信号。




6.3 若干常用的时序逻辑电路



例 利用置零法将同步十进制计数器74160（具有异步置零和同步预置数）接成同步六进制计数器。

解：74160有效循环为0000~1001，由于初态为0000，故六进制为六个状态循环，即0000~0101，异步置零法回零信号取自0110。




异步置零法

6.3 若干常用的时序逻辑电路

CLK	$R'D$	LD'	EP	ET	输出端工作状态
×	0	×	×	×	清零(异步)
$\uparrow$	1	0	×	×	预置数(同步)
$\uparrow$	1	1	0	1	保持(包括C)
$\uparrow$	1	1	×	0	保持(但C=0)
$\uparrow$	1	1	1	1	计数


注：由于清零信号随着计数器被清零而立即消失，其持续的时间很短，有时触发器可能来不及动作（复位），清零信号已经过时，导致电路误动作，故置零法的电路工作可靠性低。

其接线图如右图所示



6.3 若干常用的时序逻辑电路

为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一SR锁存器。



S_D	R_D	Q^*	说明
0	0	$1^{①}$	禁态（不定态）
0	1	1	置1(置位)
1	0	0	置0(复位)
1	1	Q	储存

6.3 若干常用的时序逻辑电路


置数法：

置数法的原理是通过给计数器重复置入某个数值的方法跳越 $(N - M)$ 个状态，从而获得M进制计数器的。有预置数功能的计数器可用此方法构成M进制计数器。

置数操作可以在电路任何一个状态进行。



异步置数： S_{i+1} 状态译出异步置数信号；

同步置数： S_i 状态译出同步置数信号。



6.3 若干常用的时序逻辑电路



例 利用置数法将同步十进制计数器74160（具有异步置零和同步预置数）接成同步六进制计数器。



6.3 若干常用的时序逻辑电路



例 利用置数法将同步十进制计数器74160（具有异步置零和同步预置数）接成同步六进制计数器。



(ii) $M > N$ 的情况

这种情况下，必须用多片 N 进制计数器组合起来，才能构成 M 进制计数器。连接方式有串行进位方式、并行进位方式、整体置零方式和整体置数方式。


(1) 若 M 可以分解为两个小于等于 N 的因素相乘，即 $M = N_1 \times N_2$ ，则可采用串行进位方式或者并行进位方式将一个 N_1 进制计数器和一个 N_2 进制计数器连接起来，构成 M 进制计数器

6.3 若干常用的时序逻辑电路



在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号。

例如采用串行进位方式，利用74160实现100进制计数器，其电路如下图所示。




6.3 若干常用的时序逻辑电路



在并行进位方式中，以**低位片的进位输出信号作为高位片的工作状态控制信号（计数的使能信号）**，两片的 CLK 输入端同时接在计数输入信号。

例如采用并行进位方式，利用74160实现100进制计数器，其电路如下图所示。




(2) 若要实现的M进制（如31进制）不可分解成两个小于N的因数相乘，则要采用整体置零法或整体置数法构成M进制计数器。

首先将两片N进制计数器按串行进位方式或并行进位方式联成 $N \times N > M$ 进制计数器，再按照 $M < N$ 的置零法或置数法构成M进制计数器。此方法适合任何M进制（可分解和不可分解）计数器的构成。


6.3 若干常用的时序逻辑电路



例 利用74160
接成29进制计
数器。



(a) 异步整体置零




(b) 同步整体置数

- 移位寄存器型计数器


- (1) 环形计数器

电路如下图所示，将移位寄存器首尾相接，则在时钟脉冲信号作用下，数据将循环右移。



6.3 若干常用的时序逻辑电路

设初态为1000,则其状态转换图为




注：此电路有几种无效循环，而且一旦脱离有效循环，则不会自动进入到有效循环中，故此环形计数器不能自启动，必须将电路置到有效循环的某个状态中。

6.3 若干常用的时序逻辑电路



下图为能自启动的环形计数器的电路, 增加了一个反馈逻辑电路。




其状态方程为

$$\begin{cases} Q_0^* = (Q_0 + Q_1 + Q_2)' \\ Q_1^* = Q_0 \\ Q_2^* = Q_1 \\ Q_3^* = Q_2 \end{cases}$$

6.3 若干常用的时序逻辑电路



则可画出它的状态转换图为




1. 环形计数器结构简单，不需另加译码电路；2. 环形计数器的缺点是没有充分利用电路的状态。 n 位移位寄存器组成的环形计数器只用了 n 个状态，而电路共有 2^n 个状态。

6.3 若干常用的时序逻辑电路



移位寄存器型计数器的结构可表示为下图所示的框图形式。



移位寄存器型计数器电路的一般结构

其反馈电路的表达式为 $D_0 = F(Q_0, Q_1, \dots, Q_{n-1})$


环形计数器是反馈函数中最简单的一种，其 $D_0 = Q_{n-1}$

6.3 若干常用的时序逻辑电路




(2) 扭环形计数器（也叫约翰逊计数器）

其 $D_0=Q'_3$




其状态转换图为

此电路不能自启动!!!



为了实现自启动，则将电路修改成下图所示电路。


其中 $D_0 = ((Q_1 Q_2')' \cdot Q_3)'$



可以自启动的扭环形计数器电路

扭环型计数器的特点

- (1) n 位移位寄存器构成的扭环型计数器的有效循环状态为 $2n$ 个，比环形计数器提高了一倍；
- (2) 在有效循环状态中，每次转换状态只有一个触发器改变状态，这样在将电路状态译码时不会出现竞争 - 冒险现象。



第十次作业请查阅Blackboard

