



3nm still difficult (diameter of silicon atom = 0.234nm) $10\mu\text{m} \times \left(\frac{1}{\sqrt{2}}\right) = 1.73\mu\text{m}$

现代电子系统的发展 | 手机电子系统



The diagram illustrates the internal components of a computer system and their connections. The CPU is divided into two main parts: the **运算器 ALU** (Arithmetic Logic Unit) and the **控制器** (Control Unit). The **运算器 ALU** is connected to the **存储器** (Memory) and the **I/O 接口** (I/O Interface) via the **数据总线 DB** (Data Bus). The **控制器** is connected to the **存储器** and the **I/O 接口** via the **控制总线 CB** (Control Bus). The **存储器** and **I/O 接口** are connected to the **地址总线 AB** (Address Bus). The **输出设备** (Output Device) and **输入设备** (Input Device) are connected to the **I/O 接口**.

BCD 码 8421 非压缩 BCD 高位四位 0 第四位 8421 表示一位 10 进制制
| 压缩 BCD 位表示两位十进制数 | ASCII 位表示两位编码表示 95 个字
符, 大写英文字母 41H-5AH, 小写英文字母 61H-7AH, 数字码 30H-39H;
第八位可用作奇偶校验 | 汉字编码有数字编码 (电报码、区位码);
| 字音编码: 奇理码; 音形编码 | 汉字国家标准码, GB2312-80 汉字
交换码为标准, 7445 个 | 汉字区位码 94 个国家, 每个区 94 位 | 国标码
= 区位码 + 2020H, 区位码的 0-20H 是控制字符, 127 是删除字符 | 将
汉字国标码每字节的最高位置 1, 即汉字机内码, 汉字机内码 = 汉
字国标码 + 8080H | 字形码, 根据方块黑白为 01



三态缓冲器 (Three - state Buffer) 又称为三态门、三态驱动器。其三态输出受使能输入端的控制，当使能输入有效时，器件实现正常逻辑状态输出（逻辑0、逻辑1）；当使能输入无效时，输出处于高阻状态，即等效于与所连接的电路断开。

三态缓冲器的逻辑符号

矩形符号



变形符号




高有效使能
原码输出

低有效使能
原码输出

高有效使能
反码输出

低有效使能
反码输出




输入		输出							
x_1	x_2	A_0	A_1	F_0	F_1	F_2	F_3	F_4	F_5
0	0	0	0	1	1	1	1	1	1
0	0	0	1	1	1	1	1	1	1
0	1	0	0	1	1	1	1	1	1
0	1	0	1	1	1	1	1	1	1
1	0	0	0	1	0	1	1	1	1
1	0	0	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1
1	0	1	1	1	1	1	0	1	1
1	1	0	0	1	1	1	1	1	0
1	1	0	1	1	1	1	1	1	0
1	1	1	0	1	1	1	1	1	0
1	1	1	1	1	1	1	1	1	0

74138

(1) 准双向口(弱上拉)工作模式的结构

- 准双向口有3个上拉场效应管T1,T2,T3,以适应不同需要。其中,T1称为强上拉,上拉能力可达20mA;T2称为极弱上拉,上拉能力一般为30μA;T3称为弱上拉,一般上拉能力为150μA~250μA,典型值为200μA。输出低电平时,最大灌电流可达20mA。




每个端口都含一个锁存器特殊功能寄存器 P0~P7 在重新输出新的数据之前, 口线上的数据一直保持不变但对输入信号是不锁存的, 所以外设输入的数据必须保持到取数据指令执行为止] 当口线寄存器为1且口线引脚本身也为1时,T3 导通。T3 提供基本驱动电流使准双向口输出为1。若引脚输出为“1”而由外部装置下拉到低时,T3 断开, 而 T2 维持导通状态, 为把这个引脚强拉为低, 外部装置须有足够灌电流能力使引脚上电压降到门槛电压以下。口线锁存 1, T2T3 通,引脚输出高电平, T3 提供基本驱动电流使准双向口输出为 1|口线锁存 0, T1T2T3 截止 T4 通引脚低电平|口线锁存器由 0 到 1, T1 加快速双向口由 0 到 1|口线输出锁存器 1 时 I/O 口高电平驱动能力很弱允许外部装置将其拉低(允许输入低电平,T3 与施密特触发管形成正反馈引脚钳位在 0 电平输入低|输入数据时,应先向口写 1 使 T4 截止然后方可作高阻抗输入。(当从端口引脚上输入数据时,T4 应该一直处于截止状态。假定在输入之前曾输出锁存过数据 0,则 T4 导通,这样引脚上电位就被箝位在 0 电平,使输入高电平无法读入。因此,作为准双向口应用,输入数据时,应先向口写 1, 使 T4 截止, 然后方可作高阻抗输入。这是准双向口的主要特点。) I/O 口可用作输出和输入功能而不需重新配置口线输出状态(4 种口线工作模式) |当口线输出锁存器为“1”时 I/O 口高电平驱动能力很弱, 允许外部装置将其拉低(即允许输入低电平, 此时 T3 与施密特触发管形成正反馈, 引脚钳位在 0 电平,输入低)。

IAP15W4K58S4 单片机的每个 I/O 口在弱上拉模式时能承受 20mA 的灌电流(最好使用限流电阻,如 1KΩ)。|整个芯片的工作电流推荐不要超过 90mA。即从 MCU-Vcc 流入的电流不超过 90mA, 从 MCU-GND 流出的电流不超过 90mA, 整体流入/流出电流都不能超过 90mA。

- 当口线寄存器为1且口线引脚本身也为1时,T3导通。T3提供基本驱动电流使准双向口输出为1。
- 若引脚输出为“1”而由外部装置下拉到低时,T3断开,而T2维持导通状态,为把这个引脚强拉为低,外部装置须有足够灌电流能力使引脚上电压降到门槛电压以下。

IAP15W4K58S4 单片机的每个 I/O 口在弱上拉模式时能承受 20mA 的灌电流(最好使用限流电阻,如 1KΩ)。|整个芯片的工作电流推荐不要超过 90mA。即从 MCU-Vcc 流入的电流不超过 90mA, 从 MCU-GND 流出的电流不超过 90mA, 整体流入/流出电流都不能超过 90mA。

- 当口线寄存器为1且口线引脚本身也为1时,T3导通。T3提供基本驱动电流使准双向口输出为1。
- 若引脚输出为“1”而由外部装置下拉到低时,T3断开,而T2维持导通状态,为把这个引脚强拉为低,外部装置须有足够灌电流能力使引脚上电压降到门槛电压以下。



(3) 拉电流方式和灌电流方式

若矩阵按键扫描电路不加限流电阻,会损坏I/O口,这可用弱上拉口P2.0引脚和P2.4引脚经按键连接的路说明:P2.0口线的T1管漏极及P2.4的T4管漏极分别接电阻、限流电阻连接,设P2.0和P2.4口线输出低电平时,

◇当用P2.0口线读P2.4的状态,P2.0口线须先输出1才能读,而P2.0口线由0(原值)变为1时,T1会导通2个时钟。

若无限流电阻,相当于P2.0的T1管和P2.4的T4管同时短接在电源的正负端:电流很大,就有可能造成I/O口损坏。因此单片机的2个引脚是不应该直接短接在一起的。

(3) 拉电流方式和灌电流方式

IAP15W4K58S4 单片机的 I/O 口线作为输出可提供 20mA 的驱动能力,使用时,可采用拉电流或灌电流方式。

以 P0 口控制发光二极管电路为例,电路连接如图所示。


◇发光二极管驱动电流大约数 mA ~20mA。

◇特别注意 图中限流电阻不能省略,否则,会毁坏 I/O 口。


采用灌电流方式时,应将单片机的 I/O 口设置为弱上拉/准双向口工作模式;。采用拉电流方式时,应将单片机的 I/O 口设置为推挽输出/强上拉工作模式。。在实际使用时,应尽量采用灌电流方式,这样可以提高系统的负载能力和可靠性。使用时应该特别注意:加限流电阻|设计行列矩阵按键扫描电路时,如上面 I/O 口线驱动指示灯需加限流电阻那样,也需要在按键扫描电路中的两侧各加 300 的限流电阻,否则,会毁坏 I/O 口。

推挽输出工作模式下拉结构与准双向口的下拉结构相同,但当锁存器为 1 时可提供持续的强上拉一般用于需更大驱动拉电流的情况在推挽输出时能输出 20mA 拉电流(也要加限流电阻)。整个芯片的工作电流推荐不要超过 90mA。即从 MCU-Vcc 流入的电流不超过 90mA, 从 MCU-GND 流出的电流不超过 90mA, 整体流入/流出电流都不能超过 90mA。

◆推挽输出模式,也带有施密特触发输入及干扰抑制电路。




(3) 仅为输入(高阻)工作模式的结构



仅为输入(高阻)工作模式的I/O位结构

开漏

- 这种配置方式必须有外部上拉电阻,即通过电阻外接到Vcc。当口线锁存器为0时,T2开启。
- 这种方式的下拉结构与准双向口线模式下结构相同。
- 输出低电平时,灌电流可达20mA。
- 输出高电平时,驱动电流不流经单片机,无负载限制。
- 开漏端口带有一个施密特触发输入及干扰抑制电路。



I/O 复用

P0 口可复用为数据总线(D7~D0)、地址总线低 8 位(A7~A0)、串口 3、串口 4、T3 时钟输出、T3 脉冲输入、T4 时钟输出、T4 脉输入、PWM 输出控制。P1 口可复用为 ADC 转换输入(ADC7~ADC0)、捕获/比较/脉宽调制(CCP)、SPI 通信线、第二串口、第三串口、系统时钟输出、外接晶体引脚、PWM 输出、比较器的结果输出等。

P0口的复用功能 (AD 地址总线+数据总线)				P1口的复用功能			
引脚	复用功能	寄存器	说明	引脚	复用功能	寄存器	说明
P0.0	AD0/RXD3 (串口3数据发送接收)	ADCON0	AD 转换数据接收/发送	P1.0	CCP0/CCP0 捕获/比较寄存器接收/发送	CCP0CON	CCP0 捕获/比较寄存器接收/发送
P0.1	AD1/TXD3 (串口3数据发送接收)	ADCON0	AD 转换数据接收/发送	P1.1	ADCC/ADCC 捕获/比较寄存器接收/发送	ADCCCON	ADCC 捕获/比较寄存器接收/发送
P0.2	AD2/RXD4 (串口4数据接收)	ADCON0	AD 转换数据接收	P1.2	ADCC/ADCC 捕获/比较寄存器接收/发送	ADCCCON	ADCC 捕获/比较寄存器接收/发送
P0.3	AD3/TXD4 (串口4数据发送)	ADCON0	AD 转换数据接收/发送	P1.3	ADCC/ADCC 捕获/比较寄存器接收/发送	ADCCCON	ADCC 捕获/比较寄存器接收/发送
P0.4	AD4/TXD0 (串口0数据发送)	ADCON0	AD 转换数据接收/发送	P1.4	ADCC/ADCC 捕获/比较寄存器接收/发送	ADCCCON	ADCC 捕获/比较寄存器接收/发送
P0.5	AD5/TXD1 (串口1数据发送)	ADCON0	AD 转换数据接收/发送	P1.5	ADCC/ADCC 捕获/比较寄存器接收/发送	ADCCCON	ADCC 捕获/比较寄存器接收/发送
P0.6	AD6/TXD2 (串口2数据发送)	ADCON0	AD 转换数据接收/发送	P1.6	ADCC/ADCC 捕获/比较寄存器接收/发送	ADCCCON	ADCC 捕获/比较寄存器接收/发送
P0.7	AD7/TXD2 (串口2数据发送)	ADCON0	AD 转换数据接收/发送	P1.7	ADCC/ADCC 捕获/比较寄存器接收/发送	ADCCCON	ADCC 捕获/比较寄存器接收/发送

P2 口可作为地址总线的高 8 位输出(A15~A8)。另外,P2 口还用于 SPI 和捕获/比较/脉宽调制的备用切换端口以及 PWM 输出。P3 口可复用为外部中断输入、计数器输入、时钟输出、串口 1、PWM 输出等功能。P4 口的复用功能可配置为 SPI 通信、读写控制信号、串口 2、地址锁存信号、PWM 输出等。P5.0 可复用为 RxD4_2, P5.1 可复用为 TxD3_2, P5.2 可复用为 RxD4_2, P5.3 可复用为 TxD4_2(P5.0,P5.1,P5.2,P5.3 只在 64 引脚封装的芯片上才有)。P5.4 可复用为 RST (复位脚) /SYSCLKO (系统时钟输出引脚) /SS_3 (SPI 接口的从机选择信号第三切换引脚) /CMP- (比较器负输入端, 用于该功能时, 该端口需要设置为高阻输入)。P5.5 可复用为 CMP+ (比较器正极输入端, 用于该功能时, 该端口需要设置为高阻输入)。P6 和 P7 口没有复用功能(只在 64 引脚封装的芯片上才有)。

引脚	复用功能
P2.0	M0M0.3 (CPU主频输入/输出二切换引脚)
P2.1	M0M0.2 (CPU主频输入/输出二切换引脚)
P2.2	M0M0.1 (CPU主频输入/输出二切换引脚)
P2.3	M0M0.0 (CPU主频输入/输出二切换引脚)
P2.4	M0M0.0 (CPU主频输入/输出二切换引脚)
P2.5	M0M0.0 (CPU主频输入/输出二切换引脚)
P2.6	M0M0.0 (CPU主频输入/输出二切换引脚)
P2.7	M0M0.0 (CPU主频输入/输出二切换引脚)

各个 I/O 口的复用功能是通过设置下面的特殊功能寄存器实现的: (1) 辅助寄存器 AUXR1 (也称为 P_SW1, 地址为 A2H, 复位值为 0000 0000B) (2) 端口配置寄存器 P_SW2 (Peripheral function Switch) (地址为 BAH, 复位值为 xxxx x000B) (3) 时钟频率控制寄存器 CLK_DIV (地址为 97H, 复位值为 0000 0000B) (4) 外部中断使能和时钟输出寄存器 INT_CLKO (地址为 8FH, 复位值为 x0000000B) 辅助寄存器端口配置寄存器时钟频率控制寄存器外部中断使能和时钟输出寄存器|系统时钟和主时钟的分频关系由 CLK52~CLKS0 控制位选择

寄存器	D7	D6	D5	D4	D3	D2	D1	D0
AUXR1	S1	S1	S1	S0	CCP_S1	CCP_S0	SPI_S1	SPI_S0
P_SW2	EAXSF	DBLPWR	P31PU	P30PU		S4_S	S3_S	S2_S
CLK_DIV	SVSCKO	SVSCKO_S0	ADRI	Tx_Rx	SVSCKO_2	CLKS2	CLKS1	CLKS0
INT_CLKO	EX4	EX3	EX2	SVSCKO_S2	TCLKO0	TCLKO1	TCLKO2	TCLKO3

寄存器	D7	D6	D5	D4	D3	D2	D1	D0
AUXR1	S1	S1	S1	S0	CCP_S1	CCP_S0	SPI_S1	SPI_S0
P_SW2	EAXSF	DBLPWR	P31PU	P30PU		S4_S	S3_S	S2_S
CLK_DIV	SVSCKO	SVSCKO_S0	ADRI	Tx_Rx	SVSCKO_2	CLKS2	CLKS1	CLKS0
INT_CLKO	EX4	EX3	EX2	SVSCKO_S2	TCLKO0	TCLKO1	TCLKO2	TCLKO3

寄存器	D7	D6	D5	D4	D3	D2	D1	D0
AUXR1	S1	S1	S1	S0	CCP_S1	CCP_S0	SPI_S1	SPI_S0
P_SW2	EAXSF	DBLPWR	P31PU	P30PU		S4_S	S3_S	S2_S
CLK_DIV	SVSCKO	SVSCKO_S0	ADRI	Tx_Rx	SVSCKO_2	CLKS2	CLKS1	CLKS0
INT_CLKO	EX4	EX3	EX2	SVSCKO_S2	TCLKO0	TCLKO1	TCLKO2	TCLKO3

串口 1 可在三个地方切换,由辅助寄存器 AUXR1 的两个控制位 S1_S1 和 S1_S0 选择。捕获/比较/脉宽调制 (CCP) 通道可以在三个地方切换, 由 CCP_S1 和 CCP_S0 两个控制位选择。SPI 可以在三个地方切换, 由 SPI_S1 和 SPI_S0 两个控制位选择。系统时钟是指对主时钟进行分频后供给 CPU、定时器、串行口、SPI、CCP/PWM/PCA、A/D 转换的实际工作时钟;主时钟可以是内部 R/C 时钟, 也可以是外部输入的时钟或外部晶体振荡产生的时钟。

SYSCLK 是指系统时钟频率, SYSCLKO 是指系统时钟输出。


寄存器	D7	D6	D5	D4	D3	D2	D1	D0
AUXR1	S1	S1	S1	S0	CCP_S1	CCP_S0	SPI_S1	SPI_S0
P_SW2	EAXSF	DBLPWR	P31PU	P30PU		S4_S	S3_S	S2_S
CLK_DIV	SVSCKO	SVSCKO_S0	ADRI	Tx_Rx	SVSCKO_2	CLKS2	CLKS1	CLKS0
INT_CLKO	EX4	EX3	EX2	SVSCKO_S2	TCLKO0	TCLKO1	TCLKO2	TCLKO3

系统时钟对外输出位置的选择由 SYSCLKO_2 控制位选择: 0: 在 P5.4/SYSCLKO 对外输出时钟; 1: 在 P1.6/SYSCLKO_2 对外输出时钟

DPS 为数据指针选择位: 0: 使用默认数据指针 DPTR0; 1: 使用另一个数据指针 DPTR1。

寄存器	D7	D6	D5	D4	D3	D2	D1	D0
AUXR1	S1	S1	S1	S0	CCP_S1	CCP_S0	SPI_S1	SPI_S0
P_SW2	EAXSF	DBLPWR	P31PU	P30PU		S4_S	S3_S	S2_S
CLK_DIV	SVSCKO	SVSCKO_S0	ADRI	Tx_Rx	SVSCKO_2	CLKS2	CLKS1	CLKS0
INT_CLKO	EX4	EX3	EX2	SVSCKO_S2	TCLKO0	TCLKO1	TCLKO2	TCLKO3

三极管控制电路: 单片机 I/O 引脚本身驱动能力有限, 如果需要驱动功率较大的器件, 如小型继电器或者固态继电器, 可用单片机 I/O 引脚控制三极管进行输出。以 P0.0 为例。◆若用弱上拉控制,建议加上拉电阻R1(3.3KΩ~10KΩ); 若不加上拉电阻R1, 建议R2值在15KΩ以上, 或用强推挽输出。



当需要驱动的功率器件较多时,建议采用 ULN2803(18 引脚, 或 16 脚 ULN2003;T1, ST 等公司产),其内部采用达林顿结构,是专门用来驱动继电器的芯片,甚至在芯片内部集成了个去线圈反电动势的二极管。ULN2803 输出端允许通过 IC 电流 600mA,耐压 BVCEO 约 50V。ULN2003 输出端允许通过 IC 电流 200mA(最大 500mA),饱和压降 VCE 约为 1V 左右(200mA 时),耐压 BVCEO 约为 50V。输出口的外负载可根据以上参数估算。采用集电极开路输出,输出电流大,可以直接驱动继电器或固态继电器(SSR)。ULN2003(ULN2803)可以驱动 7(8) 个继电器。

存在的问题: 当 I/O 口工作于准双向口时, 由于 IAP15W4K58S4 单片机是 1 个时钟周期(1T)的 8051 单片机, 速度很快, 设读引脚状态前, 引脚输出为 0, 需用指令向引脚写 1, 写 1 后若立即读外部状态, 则由于实际输出还没有变高(因寄生电容充放电), 可能读入的状态不对。解决方法: 写 1 指令后加 1 到 2 个空操作指令 (NOP) 延时, 然后再读 I/O 口的状态。

IB=VBB-VBE/RB IC=biB UCE=VCC-ICRC IAP15W4K58S4 系列单片机的所有 I/O 口上电复位后均为准双向口/弱上拉模式(若不用烧录程序设置)。但是由于 P1.7 和 P1.6 口还可以分别作外部晶体或时钟电路的引脚 XTAL1 和 XTAL2, 所以 P1.7/XTAL1 和 P1.6/XTAL2 上电复位后的模式不一定是准双向口/弱上拉模式。当 P1.7 和 P1.6 口作为外部晶体或时钟电路引脚 XTAL1 和 XTAL2 使用时, P1.7/XTAL1 和 P1.6/XTAL2 上电复位后的模式是高阻输入。专用 PWM 模块相关引脚有: P1.6、P1.7、P2.1、P2.2、P2.3、P3.7 等, 单片机复位后, 这些引脚为高阻状态, 使用时需将其设置为用户所需的工作模式。

单片机应用系统的典型构成 单片机最小系统构成|单片机最小系统是指在尽可能少的外部电路条件下,能使单片机独立工作的系统。

◆IAP15W4K58S4集成了58K程序存储器、4096字节RAM、高可靠复位电路和高精度R/C振荡器,一般不需外部复位电路和外部晶振。◆只需要接上电源,并在Vcc和GND之间接上滤波电容C1和C2。

为了能够给单片机下载程序,可在 RxD 和 TxD 引脚上连接 RS232 和 TTL 的转换电路,以连接计算机,通过下载工具将用户程序下载到单片机中。

RS232和TTL的转换电路：




图3-23 RS232和TTL 转换电路

2、非总线扩展方式的单片机应用系统构成

- ◆ IAP15W4K58S4单片机内部有58KB程序存储器和4096字节RAM，这对于一般应用的存储器需求已经足够。
- ◆ 单片机的P0、P2和P4口不用于总线方式，即P0口和P2口用于普通I/O口功能；P4.2(WR)和P4.4(RD)不用于写控制信号和读控制信号，也用于普通I/O口功能。

3、总线扩展方式的单片机应用系统构成

◆ 应用背景

组成单片机应用系统时，如果存储器容量不够，或需要扩展并行I/O，则可使用端口进行系统的扩展。

单片机最小系统构成扩展并行 I/O

一个带有数据存储器 and 并行I/O扩展的单片机应用系统图




图3-24 带总线扩展的IAP15W4K58S4单片机应用系统的连接示意图

- 由图中可以看出
- ◆ 使用单片机进行系统扩展时，8位的数据总线由P0口提供，16位的数据总线由P2和P0口构成。
- ◆ P0口通过地址锁存器输出地址总线的低8位，地址总线的高8位由P2口提供。通常用作地址锁存器的芯片有74LS373、74LS573等。
- ◆ ALE/P4.5信号用于锁存器的锁存控制，以锁存由P0口输出的地址，从而实现地址和数据的多路复用。
- ◆ P4口中的P4.2 (WR)和P4.4 (RD) 引脚的作用是写控制和读控制。

非总线扩展|总线扩展方式 机器周期=12 时钟周期




图3-26 标准8051的时序

(1) 时钟周期 (T 状态): CPU 的基本时间计量单位，与晶振频率有关。(2) 机器周期: 单片机的基本操作周期为机器周期。标准 8051 单片机的一个机器周期分为 6 个状态 (S1~S6)，每个状态由两个时钟周期组成(称为两相)，前一个周期叫 P1，后一个周期叫 P2。IAP15W4K58S4 单片机是 1 时钟周期/机器周期(简称 1T,即最短的机器周期是 1 时钟周期的) 8051 单片机，在同样的外部时钟频率下执行同样的代码，其指令执行速度要比标准 8051 单片机快 8~12 倍。当用户在较低的外部时钟频率下运行时，与标准 8051 内核相比，不仅降低了系统噪声和电源功耗，而且提高了处理能力。

IAP15W4K58S4 单片机的总线速度是可以设置的。通过设置总线速度控制寄存器 BUS_SPEED 寄存器相关的位，可以达到设置总线速度的目的。

位号	D7	D6	D5	D4	D3	D2	D1	D0
位名称	-	-	-	-	-	-	-	-
EXRTS1	EXRTS0	EXRTS5	EXRTS4	EXRTS3	EXRTS2	EXRTS1	EXRTS0	EXRTS0

需要特别注意

- ◆ 当 IAP15W4K58S4 应用于总线扩展方式时，用于总线方式的 P0、P2 和 P4 口的 P4.2 和 P4.4 不可再用于普通 I/O 口功能，即使地址空间较宽时 P2 口也没有用于高 8 位地址线的 I/O 功能也不可用于普通 I/O 功能。
- ◆ P0 口作地址/数据总线口使用。
- ◆ P2 口已当作地址总线口使用。
- ◆ P4.2 (WR) 和 P4.4 (RD) 用于读写控制。

由于 IAP15W4K58S4 单片机内部已经有 58KB 程序存储器和 4096 字节 RAM，这对于一般应用的存储器需求已经足够。因此，非总线扩展方式的应用最常见。

第五章 数据通信和总线

通信: CPU 与外部设备之间，及计算机之间的信息交换。


并行: 以字节(Byte)或字节的倍数为传输单位,一次传送一个(以上)字节的数据，数据各位同时传送;

串行: 用 2(或 3)根数据信号线相连，数据在一根数据信号线上一位一位地顺序传送，每位数据都占据一个固定的时间长度 线少远距离慢 COMUSB 网络通信

并行通信: 适合于外部设备与微机之间进行近距离、大量和快速的信息交换。计算机内部的各个总线传输数据时就是以并行方式进行的。并行通信的特点就是传输速度快，但当距离较远、位数较多时，通信线路复杂且成本高。[串行通信: 与并行通信相比，串行通信的优点是传输线少、成本低、适合远距离传送及易于扩展。缺点是速度慢、传输时间长等。如计算机上常用的 COM 口设备、USB 设备和网络通信等设备都采用串行通信。]

异步传送中,每个字节要用起始位和停止位作为字符开始和结束的标志，以字符为单位逐个发送和接收。首先用一个起始位 0 表示字符的开始；后面紧跟着的是字符的数据字，数据字通常是 7 位或 8 位数据(低位在前,高位在后: D0D1D2D3D4D5D6D7)，在数据字中可根据需要加入奇偶校验位；最后是停止位 1，其长度可以是一位或两位。串行传送的数据字加上成帧信号的起始位和停止位就形成了一个串行传送的帧(字符帧)。起始位用逻辑“0”低电平表示，停止位用逻辑“1”高电平表示。[在异步数据传送中，通信双方必须约定好两项事宜：字符格式：包括字符的编码形式、奇偶校验以及起始位和停止位的规定。通信速率：通信速率通常使用比特率来表示。比特率是数字信号的传输速率，它用单位时间内传输的二进制代码的有效位(bit)数来表示；其单位为每秒比特数 bit/s (或 bps)、每秒千比特数(Kbps)或每秒兆比特数(Mbps)来表示。]


比特率=波特率×单个调制状态对应的二进制位数。在信息传输通道中，携带数据信息的信号单元叫码元，每秒钟通过信道传输的码元数称为码元传输速率，简称波特率。波特率是传输通道频宽(带宽)的指标。



异步通信的格式 b) 有空闲位时的通信格式

同步: 一次只传一帧时钟严格同步。这里的信息帧(数据块)和异步通信中的字符帧不同，通常含有若干个数据字符。根据控制规程，数据格式分为面向字节及面向比特两种。单同步字符 SYNC 可采用如 ASCII 码规定的 SYN 码 16H；双同步字符 SYNC 一般采用国际通用标准代码 EB90H。

面向字节型的同步通信数据格式可采用单同步、双同步和外同步三种数据格式，如图所示。




面向字节型同步通信数据格式

注意：在SDLC规程中不允许在数据段和CRC段中出现六个“1”否则会被误认为是结束标志。

要求在发送端进行检验，当连续出现五个“1”时，则立即插入一个“0”，到接收端要将这个插入的“0”去掉，恢复原来的数据，保证通信的正常进行。

同步通信优缺点: 1) 数据传输速率较高，通常可达 56000bps 或更高，适用于传送信息量大、传送速率高的系统中，1 缺点是要求发送时钟和接收时钟保持严格同步，故发送时钟除应和发送波特率保持一致外，还要求把它同时传送到接收端去。




a) 多终端单双向通信方式 b) 多终端全双向通信方式

串行接口: 发送并转串接收串转并|状态寄存器存放外设运行状态|起始停止位接口自动添加|接收时低电平开始|通用异步接收器/发送器 UART|UART3 种出错奇偶错误，帧错误，溢出错误

输入给 CPU: 接收移位寄存器→数据输入缓冲器

CPU 输出: 数据输出缓冲器→发送移位寄存器并行输入/串行输出状态寄存器。| 状态寄存器用来存放外设运行的状态信息。| 控制寄存器。CPU 对外设设置的工作方式命令、操作命令都存放在控制寄存器中，通过控制寄存器控制外设运行。



串行发送时，CPU 通过数据总线把 8 位并行数据送到数据输出寄存器，然后送给并行输入/串行输出移位寄存器，并在发送时钟和发送控制电路控制下通过串行数据输出端一位一位串行发送出去。起始位和停止位是由串行接口在发送时自动添加上去的。串行接口发送完一帧后产生中断请求，CPU 响应后可以把下一个字符送到发送数据缓冲器。

串行接收时，串行接口监视串行数据输入端，并在检测到有一个低电平(起始位)时就开始一个新的字符接收过程。串行接口每接收到一位二进制数据位后就使接收移位寄存器(即串行输入-并行输出寄存器)左移一次;连续接收到一个字节(字节)后将其并行传送到数据输入寄存器，并产生中断促使 CPU 从中取走所接收的字符。奇偶错误,帧错误(字符格式不符合规定，频率相差太大，停止位出现低电平，FE 置位),溢出(丢失)错误(缓冲队列满，OE 置位)。

◆ UART(Universal Asynchronous Receiver/Transmitter




图3-25 UART(Universal Asynchronous Receiver/Transmitter)的结构

并行: 分类: 输入并行接口、输出并行接口和输入/输出并行接口。并行通信以同步方式传输，其特点是: 传输速度快;硬件开销大;适合近距离传输。| 以字节或其倍数为传输单位 各位同时传送 近距离大量快速 总线|并行接口: 状态信息 控制信息 数据信息




图3-26 典型并行接口与CPU、外设连接图

读操作 MOVX A, @DPTR

输入过程 | “数据输入准备好”状态选通信号| 当数据写入输入数据缓冲器后，接口使“数据输入应答”信号有效(表示接口已收到外设数据)] 外设收到此信号后，便撤销输入数据和“数据输入准备好”信号 | CPU 既可以用查询程序方式，也可以用程序中断方式来读取接口中的数据。

输出过程 | 当外设从接口输出缓冲寄存器取走数据后，接口就将状态寄存器中“输出准备好”状态位置 1(表示输出缓冲器已空)，表示 CPU 当前可以向接口输出数据，这个状态位可供 CPU 进行查询。| 接口此时也可以向 CPU 发中断请求。CPU 既可以用查询程序方式，也可以用程序中断方式向接口输出数据。| 当 CPU 将数据送到输出缓冲器后，接口自动清除“输出准备好”状态位为 0(表示输出缓冲器已满)，并将数据送往外设的数据线上，同时，接口将给外设发送“启动(选通)信号”来启动外设接收数据| 外设启动后,开始接收数据,并向接口发“数据输出应答”(“数据准备好”)信号(来自引脚,表示外设已取走数据,接口可向外设传送数据)。接口收到此信号,便将状态寄存器中的“输出准备好”状态位置 1(表示接口输出缓冲器已空),以便 CPU 输出下一个数据到输出缓冲器。

串行口既可以用于串行异步通信也可以构成同步移位寄存器每个串口由 2 个数据缓冲器、1 个(输入)移位寄存器、1 个串行控制寄存器和一个波特率发生器等组成。| 每个串口的数据缓冲器由串行接收缓冲器和发送缓冲器构成，它们在物理上独立，既可以接收数据也可以发送数据，还可以同时发送和接收数据。| 接收缓冲器只能读出，不能写入，而发送缓冲器则只能写入，不能读出。它们共用一个地址号。sfr S1(BUF =0x99; // 串口 1 数据寄存器

