


题目

基于 FPGA 的 CPU 设计

预期结果

目标：构建一个能够执行基本 RISC-V 指令的完整 CPU，采用流水线设计提高指令执行效率。模拟 CPU 执行汇编语言的过程，计算 1 到 N 的累加/累乘结果，使用 FPGA 板数码管显示计算结果。

模块连接框图：



流水线框图：

