




数字电路实验

主讲人：吴光 博士

Email: wug@sustech.edu.cn



Digital Circuits Laboratory

Lab 2: CMOS Logic Gates

Dr. **Wu Guang**

wug@sustech.edu.cn

**Electrical & Electronic Engineering
Southern University of Science and Technology**

实验安排：常规实验60%+DIY 40%

➤ 常规实验（60%）+ DIY项目（40%）

- Lab1: Functional Test of the Basic TTL Logic Gates
- **Lab2: Experiments with the CMOS Logic Gates**
- Lab3: Combinational Logic Circuits
- Lab4: Simulation of Basic Combinational Logic Circuits
- Lab5: Basic Flip-flops
- Lab6: Sequential Logic Circuits
- Lab7: 555 Timer Circuits


DIY项目：围绕数字电路从选题列表中自由选题（40%）

EE202-17L 数字电路实验

实验一：	门电路逻辑功能及测试	4课时
实验二：	CMOS 门电路测试	4课时
实验三：	组合逻辑电路	3课时
实验四：	组合逻辑电路的仿真	3课时
实验五：	触发器(R-S、D、J-K)	4课时
实验六：	时序电路测试及研究	4课时
实验七：	555时基电路	2课时
实验八：	DIY	32课时

实验教学示范中心
电子信息教学实验室
Southern University of Science and Technology
Lab 202-17L








实验教学示范中心
基础电子教学实验室
Southern University of Science and Technology
Lab 202-17L




南方科技大学 | 电子与电气工程系

Review—常用的逻辑运算

- 最基本的三种逻辑运算为“与”、“或”、“非”，
- 常用的逻辑运算还有与非、或非、与或非、异或、同或；





Review—逻辑电路的四种表示



逻辑表达式

$$Y = A \cdot B$$

逻辑图




真值表

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1






等价、互相转化

波形图






Review—TTL门电路芯片

- 熟悉常用逻辑门的使用；
- 能够在任何两种逻辑电路表示之间转换：真值表、逻辑函数、逻辑图和时序图；
- 用实验室仪器对逻辑电路进行故障排除。




Review—TTL门电路的工作原理




1. CMOS门电路

- CMOS (Complementary Metal Oxide Semiconductor)指互补金属氧化物半导体(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是低功耗。





互补开关电路由于两个开关总有一个是断开的，流过的电流为零，故电路的功耗非常低，因此在数字电路中得到广泛的应用



CMOS反相器


2.1 MOS管结构—N沟道增强型



保护层 (绝缘层)

两边扩散两个高浓度的N区




P型衬底(B)



V_{GS} 加正电压 → 产生垂直向下的电场 → 吸引电子, 排斥空穴 → 形成导电沟道

利用 U_{GS} 所产生的电场变化来改变沟道电阻的大小, 即利用电场效应控制沟道中流通的电流大小。


2.2 NMOS增强型工作原理





当 $V_{GS} < V_{GS(th)}$, 管子截止 (开关断开), $i_D = 0$, $R_{OFF} > 10^9 \Omega$; $V_0 = V_{DD} R_{OFF} / (R_{OFF} + R_D)$, 若 R_D 远小于截止内阻 R_{OFF} , 则输出 V_0 为高电平;

当 $V_{GS} > V_{GS(th)}$, 管子导通 (开关闭合), $i_D \propto V_{GS}^2$, $R_{ON} < 1k\Omega$; $V_0 = V_{DD} R_{ON} / (R_{ON} + R_D)$, 若 R_D 远大于导通内阻 R_{ON} , 则输出为低电平。

2.3 MOS管结构——P沟道增强型






PMOS增强型共源极接法输出特性曲线



V_{GS} 加负电压 → 产生垂直向上的电场 → 吸引空穴，排斥电子 → 形成导电沟道

利用 U_{GS} 所产生的电场变化来改变沟道电阻的大小，即利用电场效应控制沟道中流通的电流大小



2.4 PMOS增强型工作原理



当 $V_{GS} > V_{GS(th)}$, 管子截止 (开关断开), $i_D = 0$, $R_{OFF} > 10^9 \Omega$; $V_0 = V_{DD} R_{OFF} / (R_{OFF} + R_D)$, 若 R_D 远小于截止内阻 R_{OFF} , 则输出 V_0 为高电平;



当 $V_{GS} < V_{GS(th)}$, 管子导通 (开关闭合), $i_D \propto V_{GS}^2$, $R_{ON} < 1k\Omega$; $V_0 = V_{DD} R_{ON} / (R_{ON} + R_D)$, 若 R_D 远大于导通内阻 R_{ON} , 则输出为低电平。

2.5 MOS管结构——N沟道耗尽型






保护层 (绝缘层)
掺入大量正离子

两边扩散两个高浓度的N区



利用 U_{GS} 所产生的电场变化来改变沟道电阻的大小，即利用电场效应控制沟道中流通的电流大小


2.6 N沟道耗尽型工作原理






当 $V_{GS} < V_{GS(off)}$ ，管子截止（开关断开）， $i_D = 0$ ， $R_{OFF} > 10^9 \Omega$ ； $V_0 = V_{DD} R_{OFF} / (R_{OFF} + R_D)$ ，若 R_D 远小于截止内阻 R_{OFF} ，则输出 V_0 为高电平；

当 $V_{GS} > V_{GS(off)}$ ，管子导通（开关闭合）， $i_D \propto V_{GS}^2$ ， $R_{ON} < 1k\Omega$ ； $V_0 = V_{DD} R_{ON} / (R_{ON} + R_D)$ ，若 R_D 远大于导通内阻 R_{ON} ，则输出为低电平。

2.7 MOS管结构——P沟道耗尽型






PMOS耗尽型共源极接法输出特性曲线



利用 U_{GS} 所产生的电场变化来改变沟道电阻的大小，即利用电场效应控制沟道中流通的电流大小

2.8 P沟道耗尽型工作原理




当 $V_{GS} > V_{GS(off)}$, 管子截止 (开关断开), $i_D = 0$, $R_{OFF} > 10^9 \Omega$; $V_0 = V_{DD} R_{OFF} / (R_{OFF} + R_D)$, 若 R_D 远小于截止内阻 R_{OFF} , 则输出 V_0 为高电平;


当 $V_{GS} < V_{GS(off)}$, 管子导通 (开关闭合), $i_D \propto V_{GS}^2$, $R_{ON} < 1k\Omega$; $V_0 = V_{DD} R_{ON} / (R_{ON} + R_D)$, 若 R_D 远大于导通内阻 R_{ON} , 则输出为低电平。

3.1 CMOS反相器的电路结构


它们的开启电压分别为 $V_{GS(th)P}$, $V_{GS(th)N}$, 且 $|V_{GS(th)P}| = V_{GS(th)N}$, 并设 $V_{DD} > |V_{GS(th)P}| + V_{GS(th)N}$



PMOS增强型



NMOS增强型



当 $v_I = 0$ 为低电平时, T_2 截止, T_1 管导通, 输出电压为高电平; 即

$$V_{OH} = V_{DD} \cdot \frac{R_{OFF}}{R_{ON} + R_{OFF}} \approx V_{DD}$$

当 $v_I = V_{DD}$ 为高电平时, T_2 导通, T_1 管截止, 输出电压为低电平, 即

$$V_{OL} = V_{DD} \cdot \frac{R_{ON}}{R_{ON} + R_{OFF}} \approx 0$$

4.1 CMOS逻辑器件



CMOS逻辑器件现在主要有两大系列，传统的4000系列及与TTL74系列逻辑兼容的74HC系列。4000系列一般电压适应范围在3-15V,74HC系列则多为2-6V。和双极性的逻辑器件相比，CMOS电路的电压范围要宽得多，应用最广泛。

CMOS电平值为：

$$V_{OH} \approx V_{DD} (\geq 0.9V_{DD}), V_{OL} \approx 0V (\leq 0.1V_{DD})$$

$$V_{IH} \geq 0.7V_{DD}, V_{IL} \leq 0.3V_{DD}$$

Schematic and Connection Diagram



4.2 双极型三极管vs绝缘栅型场效应管

双极型三极管	绝缘栅型场效应管
电流控制器件，通过 i_B 来控制 i_C ；	电压控制器件，即通过 u_{GS} 来控制 i_D ；
二种极性的载流子（电子和空穴）同时参与了导电；	利用多数（一种极性）载流子导电；
有一定的输入电流，基极与发射极间的输入电阻较小，输入电流大；	输入端电流几乎为零，输入电阻非常高，可达 $10^7 \sim 10^{15} \Omega$
功耗大；	功耗小；
TTL器件速度比CMOS快；	CMOS器件比TTL器件速度慢；
TTL器件输入端有负载特性，悬空相当于接高电平；	输入电阻高，由外界感应产生的电荷不易泄露，而栅极上的绝缘层又很薄，这将在栅极上产生很高的电场强度，以致引起绝缘层的击穿而损坏管子；
	体积小(BJT的5%)、重量轻、耗电省、寿命长，有利于大规模集成；
	结构对称，有时（除了源极和衬底在制造时已连在一起的MOS管）漏极和源极可以互换使用，且各项指标基本不受影响，使用方便、灵活

Question ?

