



数字电路实验

主讲人：吴光 博士

Email: wug@sustech.edu.cn



Digital Circuits Laboratory

Lab 3: Combinational Logic Circuits

Dr. **Wu Guang**

wug@sustech.edu.cn

**Electrical & Electronic Engineering
Southern University of Science and Technology**

实验安排：常规实验60%+DIY 40%

➤ 常规实验（60%）+ DIY项目（40%）

- Lab1: Functional Test of the Basic TTL Logic Gates
- Lab2: Experiments with the CMOS Logic Gates
- **Lab3: Combinational Logic Circuits**
- Lab4: Simulation of Basic Combinational Logic Circuits
- Lab5: Basic Flip-flops
- Lab6: Sequential Logic Circuits
- Lab7: 555 Timer Circuits

DIY项目：围绕数字电路从选题列表中自由选题（40%）

EE202-17L 数字电路实验

实验一：	门电路逻辑功能及测试	4课时
实验二：	CMOS 门电路测试	4课时
实验三：	组合逻辑电路	3课时
实验四：	组合逻辑电路的仿真	3课时
实验五：	触发器(R-S、D、J-K)	4课时
实验六：	时序电路测试及研究	4课时
实验七：	555时基电路	2课时
实验八：	DIY	32课时

实验教学示范中心
电子信息教学实验室
Teaching Demonstration Center
Electronic Information Teaching Laboratory


实验教学示范中心
基础电子教学实验室
Teaching Demonstration Center
Basic Electronic Teaching Laboratory




南方科技大学 | 电子与电气工程系

Review—CMOS门电路

- CMOS (Complementary Metal Oxide Semiconductor)指互补金属氧化物半导体 (PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是低功耗。



互补开关电路由于两个开关总有一个是断开的，流过的电流为零，故电路的功耗非常低，因此在数字电路中得到广泛的应用



CMOS反相器

Review—双极型三极管vs绝缘栅型场效应管

双极型三极管	绝缘栅型场效应管
电流控制器件，通过 i_B 来控制 i_C ；	电压控制器件，即通过 u_{GS} 来控制 i_D ；
二种极性的载流子（电子和空穴）同时参与了导电；	利用多数（一种极性）载流子导电；
有一定的输入电流，基极与发射极间的输入电阻较小，输入电流大；	输入端电流几乎为零，输入电阻非常高，可达 $10^7 \sim 10^{15} \Omega$
功耗大；	功耗小；
TTL器件速度比CMOS快；	CMOS器件比TTL器件速度慢；
TTL器件输入端有负载特性，悬空相当于接高电平；	输入电阻高，由外界感应产生的电荷不易泄露，而栅极上的绝缘层又很薄，这将在栅极上产生很高的电场强度，以致引起绝缘层的击穿而损坏管子；
	体积小(BJT的5%)、重量轻、耗电省、寿命长，有利于大规模集成；
	结构对称，有时（除了源极和衬底在制造时已连在一起的MOS管）漏极和源极可以互换使用，且各项指标基本不受影响，使用方便、灵活

1. 组合逻辑电路


背景介绍:

在我们的生活中，会遇到各种各样的逻辑问题，需要设计各种各样的逻辑电路来解决所遇到的逻辑问题，然而我们发现，其中有些逻辑电路反复、大量地出现在组合逻辑电路中。这些逻辑电路主要有编码器、译码器、数据选择器、数值比较器和加法器等。

为了方便，我们将这些逻辑电路制成了中规模集成电路模块，当设计功能较为复杂的逻辑电路时，可以调用这些中规模的集成电路模块，来作为设计电路的组成部分，这样可以帮助我们简化设计、提高效率。

实验目标:

- 1、了解典型的组合逻辑电路：表决器、编码器、译码器、加法器。
- 2、理解组合逻辑电路的设计流程。
- 3、通过实验验证组合逻辑电路，完成实验报告。



2.1 组合逻辑电路应用举例：三人表决器

三人表决器功能要求：

设 A ， B ， C 分别代表参加表决的三个输入变量， L 为表决结果。规定变量 $A = 1$ 、 $B = 1$ 、 $C = 1$ 表示赞成，反之表示不赞成； $L = 1$ 表示多数赞成，即通过，反之表示不通过。通过真值表写出函数表达式，将 $L = 1$ 的结果分别取出并相或即可组成函数表达式，

$$L = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$


得出了函数表达式，需要将函数表达式进行化简，可以采用公式法或者卡诺图法进行化简，由于函数表达式比较简单，利用公式 $A + \bar{A} = 1$ 进行化简，

$$L = (\bar{A} + A)BC + A(\bar{B} + B)C + AB(\bar{C} + C)$$

化简得出：

$$L = BC + AC + AB$$

根据表达式画出逻辑图：




A	B	C	L
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

2.3 组合逻辑电路应用举例：3-8译码器

3-8译码器的功能要求：译码器和设计过程同编码器相似，编码器有8个输入，3个输出，而译码器与之恰恰相反，有3个输入，8个输出，在编码器里 I_0 输入为高电平，对应的输出是111，而在译码器里，输入为111，对应的输出 I_0 就为高电平，以此类推，就可以写出3-8译码器的真值表。从真值表写出逻辑表达式，

$$\begin{aligned}
 I_0 &= \overline{A_2} \overline{A_1} \overline{A_0} & I_1 &= \overline{A_2} \overline{A_1} A_0 & I_2 &= \overline{A_2} A_1 \overline{A_0} & I_3 &= \overline{A_2} A_1 A_0 \\
 I_4 &= A_2 \overline{A_1} \overline{A_0} & I_5 &= A_2 \overline{A_1} A_0 & I_6 &= A_2 A_1 \overline{A_0} & I_7 &= A_2 A_1 A_0
 \end{aligned}$$




输入			输出							
A_2	A_1	A_0	I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

3.1 总结：逻辑电路设计的一般流程

逻辑电路的设计流程：

卡诺图



3.2 总结：逻辑电路设计的一般流程

设计步骤为:

1、逻辑抽象;

逻辑抽象的步骤:

- 1. 分析事件的逻辑因果关系, 确定输入变量和输出变量;
- 2. 定义逻辑状态的含义, 即逻辑状态的赋值;
- 3. 根据给定的逻辑因果系列出逻辑真值表。


2、写出逻辑函数式; 由得到的真值表写出输出变量的逻辑函数式。

3、选定器件类型; 根据对电路的具体要求和实际器件的资源情况而定。

4、将逻辑函数式化简或者变换成适当的形式; 如与非-与非式, 或非-或非式等。

5、画出逻辑电路的连接图——根据化简或变换后的逻辑函数式, 画出逻辑电路的连接图。)

6、工艺设计。。



4.1 常用组合逻辑电路

- **加法器：**即实现加法运算的逻辑电路。
- **编码器：**就是把输入的每一个高低电平信号变成一个对应的二进制代码。编码器分为普通编码器和优先权编码器。根据进制可分为二进制编码器和二—十进制编码器。
- **译码器：**将每个输入的二进制代码译成对应的输出高、低电平信号，和编码器是互逆过程。
常用的译码器分为二进制译码器、二—十进制译码器和显示译码器。
- **数据选择器：**就是在数字信号的传输过程中，从一组数据中选出某一个来送到输出端，也称为多路开关。
- **数值比较器：**实现比较两个数值大小的逻辑电路即为比较器。

4.2 常用组合逻辑电路：加法器——1位半加器

1位半加器：只考虑两个1位二进制数相加，不考虑低位的进位。

输 入		输 出	
A	B	S	CO
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S = A'B + AB' = A \oplus B$$
$$CO = AB$$

4.3 常用组合逻辑电路：加法器——1位全加器

1位全加器：除了加数和被加数外，还要考虑低位的进位。

输 入			输 出	
A	B	CI	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S = (A' B' CI' + A' B CI + AB' CI + ABCI')'$$

$$= A \oplus B \oplus C$$

$$= \sum_m (1, 2, 4, 7)$$


$$CO = (A' B' + B' CI' + A' CI')'$$

$$= AB + (A \oplus B) CI$$

$$= \sum_m (3, 5, 6, 7)$$

4.4 常用组合逻辑电路：编码器——普通编码器

编码器就是把输入的每一个高低电平信号变成一个对应的二进制代码。





输 入								输 出		
I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	Y_2	Y_1	Y_0
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

特点：任何时刻只允许输入一个编码信号

4.5 常用组合逻辑电路：译码器——二进制译码器


- 将每个输入的二进制代码译成对应的输出高、低电平信号，和编码器是互逆过程。常用的译码器分为二进制译码器、二—十进制译码器和显示译码器。
- 二进制译码器：将N位二进制代码译成 2^N 个高低电平信号，称为N线- 2^N 线译码器。如 $N=3$,则可译 $2^N=8$ 个高低电平信号，称为3线-8线译码器



输 入			输 出							
A_2	A_1	A_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

4.6 常用组合逻辑电路：带使能端(控制端、扩展端)的逻辑电路


- 一般，这些常用的组合逻辑电路芯片还会带有一个或者多个使能端（控制端、扩展端）。该端口常有“片选”功能，相当于芯片工作的一个总开关。利用该端口，可以实现多片级联以扩展芯片功能。
- 以实验报告中的74LS139（双2-4线译码器）为例：




输入			输出			
使能	选择					
G	B	A	Y0	Y1	Y2	Y3
H	X	X				
L	L	L				
L	L	H				
L	H	L				
L	H	H				

4.7 常用组合逻辑电路：数据选择器

- 选择器就是在数字信号的传输过程中，从一组数据中选出某一个来送到输出端，也叫多路开关
- 以实验报告中的74LS153为例说明数据选择器的功能



使能	选择端		数据输入端				输出
1G	B	A	1C0	1C1	1C2	1C3	1Y
1	X	X	X	X	X	X	0
0	0	0	A	B	C	D	A
0	0	1	A	B	C	D	B
0	1	0	A	B	C	D	C
0	1	1	A	B	C	D	D



4.8 常用组合逻辑电路：1位数数值比较器

实现比较两个数值大小的逻辑电路即为比较器。

输入端		输出端		
B	A	$Y(A>B)$	$Y(A=B)$	$Y(A<B)$
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

$$Y_{(A>B)} = AB'$$

$$Y_{(A=B)} = (A \oplus B)'$$

$$Y_{(A<B)} = A'B$$

Question ?

