
Тема № 3 " Диодно-транзисторная логика "

Схемы, назначения компонентов, принцип работы, определение потенциалов в различных точках схемы, характеристики, параметры, временные диаграммы, область применения.

Входная логика диодно-транзисторного ЛЭ (ДТЛ) образована ЛЭ ДРЛ, а выходным каскадом является инвертор на биполярном транзисторе, выполняющий функцию НЕ и работающий в режиме электронного ключа. Поскольку режим работы транзистора определяется напряжением на эмиттерном переходе, то для анализа схем, содержащих биполярные транзисторы, удобно пользоваться не реальной, а аппроксимированной ВАХ эмиттерного перехода (рис. 6). Напряжение $U_{E33} \approx 0.6$ В называется напряжением запирания (отпирания) транзистора или порогом отпирания. При $U_{E3} \le U_{E3}$ транзистор считается закрытым и токи его электродов отсутствуют ($I_{\rm B} = I_{\rm K} = I_{\rm B} = 0$). При $U_{\rm B3} > U_{\rm B3}$ транзистор открыт и может находится в активном режиме или режиме насыщения. В этих режимах работы транзистора изменения токов его электродов происходят при незначительном изменении напряжения U_{53} . В большинстве случаев можно считать, что напряжение на эмиттерном переходе транзистора, находящегося в активном режиме $U_{\text{БЭ0}}$ или режиме насыщения ($U_{\text{БЭ,нас}}$) одинаковы и составляют 0,7 ... 0,8 В. Транзистор, находящийся в режиме насыщения, имеет наименьшее сопротивление между электродами коллектор - эмиттер (R_{КЭнас} не превышает 10 ... 15 Ом) и наименьшее напряжение между этими электродами: $U_{K3\text{Hac}} = 0,1 \dots 0,4 \text{ B}.$



Параметры ЛЭ ДТЛ во многом определяются параметрами выходного каскада (инвертора), поэтому целесообразно рассмотреть физические процессы, происходящие в инверторе, работающем в режиме электронного ключа.

Схема базового логического элемента ДТЛ с простым инвертором приведена на рис. 7,а. Работает он следующим образом.




Рис. 2.

Если на оба входа поданы напряжения высокого уровня $U_{Bx1} = U_{Bx2} = U^{1}$, то оба входных диода VD1 и VD2 закрыты. Ток, протекающий от источника питания E_{π} по цепи $+E_{\pi} \rightarrow R1 \rightarrow VD3 \rightarrow VD4 \rightarrow R2 \rightarrow$ корпус (- $E_{\rm m}$), создает на резисторе R2 напряжение, переводящее транзистор VT в режим насыщения, и на выходе ЛЭ появляется каскада напряжение низкого уровня $U_{\text{вых}} = U^0 \le 0,4$ В. Если хотя бы на один из входов подано напряжение низкого уровня (например $U_{\rm BX1} = U^0$), то соответствующий входной диод (VD1) открывается, и ток от источника питания протекает через резистор R1 и открытый диод (VD1). В точке А создается низкое напряжение $U_A = U_{\pi,01} + U_{gx1}^0 \le 1$ В, и диоды VD3 и VD4, называемые диодами смещения, оказываются закрытыми. Потенциал базы транзистора VT понижается до значения $U_{\rm E9} < U_{\rm E93}$, и он переходит в режим отсечки. На выходе ЛЭ устанавливается напряжение высокого уровня $U_{\text{вых}} =$ $U^{1} \approx E_{\pi}$. Таким образом, рассмотренный базовый ЛЭ в ПЛ реализует операцию И-НЕ и обозначается, как показано на рис. 7,б.

Резистор R2 (рис. 7,a) способствует рассасыванию избыточного заряда,

накопленного в базе транзистора VT, при переходе VT из насыщенного состояния в закрытое, и обеспечивает его запирание при низком напряжении хотя бы на одном из входов ЛЭ.

Для осуществления более надежного запирания транзистора нижний вывод резистора R2 иногда подключают не к корпусу, как показано на рис. 7,а, а к дополнительному отрицательному источнику смещения $E_{cm} \approx -0.5 \; B.$

При $U_{BX} = U^0_{\text{пор}}$ входные диоды VD1, VD2 и диоды смещения VD3, VD4 открыты, а транзистор VT закрыт, но напряжение на его эмиттерном переходе, создаваемое током диодов смещения на резисторе R2, близко к порогу отпирания транзистора U_{E33} . Следовательно, для этого случая справедливым является уравнение

$$U_{\text{nop}}^{0} + U_{\text{Bx.d.o}} = U_{\text{d.o3}} + U_{\text{d.o4}} + U_{\text{E33}},$$

или

$$U_{\text{пор}}^0 = U_{\text{д.o3}} + U_{\text{д.o4}} + U_{\text{БЭ3}} - U_{\text{вх.д.o.}}$$

При $U_{\text{вх}} = U^{1}_{\text{пор}}$ диоды смещения и транзистор открыты, а входные диоды ещё закрыты, но напряжения на них близки к пороговому $U_{\text{вх.д.з}}$, т.е.

$$U_{\text{пор}}^1 + U_{\text{вх.л.3}} = U_{\text{л.о3}} + U_{\text{л.о4}} + U_{\text{Бэо.}}$$

Из этого уравнения следует

$$U_{\text{nop}}^1 = U_{\text{no3}} + U_{\text{no4}} + U_{\text{B33}} - U_{\text{BX.II.3}}$$

Технология изготовления базового элемента ДТЛ такова, что падение напряжения на открытых входных диодах VD1 и VD2 меньше, чем на открытых диодах смещения VD3 и VD4. Благодаря этому увеличивается помехозащищенность таких ЛЭ.

Например, если известно, что падения напряжений на открытых диодах смещения $U_{\text{д.оз}} = U_{\text{д.оч}} = 0.8 \text{ B}$, на открытых входных диодах $U_{\text{вх.д.о}} = 0.7 \text{ B}$, пороговое напряжение диодов и транзисторов $U_{\text{д.з}} = U_{\text{БЭз}} = 0.6 \text{ B}$ (рис. 7, a), то пороговые напряжения ЛЭ ДТЛ будут равны:

$$U_{\text{Bx nop}}^{0} = U_{\text{д.о3}} + U_{\text{д.о4}} + U_{\text{БЭ3}} - U_{\text{Bx.д.o}} = 0,8+0,8+0,6-0,7=1,5 \text{ (B)},$$

$$U_{\text{Bx nop}}^{1} = U_{\text{д.о3}} + U_{\text{д.о4}} + U_{\text{БЭ3}} - U_{\text{Bx.д.3}} = 0,8+0,8+0,6-0,6=1,6(\text{B}).$$

С ростом частоты переключений транзистора на форму выходных

импульсов заметное влияние оказывает емкость нагрузки C_H , включающая в себя выходную емкость инвертора, емкость монтажа и входную емкость нагрузочного элемента. До момента времени t_1 (рис. 8) транзистор открыт и насыщен, напряжение на его выходе имеет низкий уровень $U^0 = U_{K \ni Hac} \approx 0,2$ В. До этого же уровня разряжена и емкость C_H , т.е. $U_{CH} \approx 0,2$ В. В момент t_1 напряжение $U_{E \ni}$ уменьшается до уровня, не превышающего напряжения запирания транзистора $U_{E \ni 3} = 0,6$ В. Транзистор закрывается, и начинается зарядка емкости C_H током i_{3ap} по цепи: $+E_H \rightarrow R_K \rightarrow C_H$ ($-E_H$).




Рис. 3.

По мере зарядки напряжение на емкости $C_{\rm H}$ (следовательно и на выходе элемента) увеличивается по экспоненциальному закону до значения, близкого к $E_{\rm II}$. Постоянная времени цепи зарядки емкости $C_{\rm H}$ определяется как $\tau_{\rm 3ap}=R_{\rm K}C_{\rm H}$. Происходит формирование положительного фронта выходного импульса $t_{\rm ph}^+$, которое заканчивается к моменту времени t_2 . При этом длительность положительного фронта определяется формулой $t_{\rm ph}^+=t_{\rm ph}^{0,1}=(2...3)$ $\tau_{\rm 3ap}$. В момент времени t_3 транзистор снова открывается. Емкость $C_{\rm H}$ начинает разряжаться через переход коллектор - эмиттер открывшегося транзистора. Поскольку в интервале времени от t_3 до t_4 транзистор находится в активном режиме, то в виду пологости его выходных характеристик разрядка емкости $C_{\rm H}$ осуществляется примерно постоянным коллекторным

током $i_{pa3} = I_K = \beta I_B$, где $I_B -$ ток базы, который определяется формулой

$$I_{\rm B} = I_{\rm \tiny J.CM}$$
 - $I_{\rm R2}$.

В этой формуле $I_{\text{д.см}}$ - ток, протекающий через диоды смещения VD3 и VD4 и равный

$$I_{\pi,cM} = (E_{\pi} - U_{\pi,o3} - U_{\pi,o4} - U_{69o}) / R_1$$

 I_{R2} - ток, протекающий через резистор R2:

$$I_{R2} = U_{B\Theta_0} / R2$$

или

$$I_{R2} = (U_{B\Theta_0} - E_{cM}) / R_2,$$

если нижний вывод резистора R2 подключен не к эмиттеру транзистора, а к источнику отрицательного напряжения E_{cm} . В момент времени t_4 транзистор переходит в режим насыщения и разрядка емкости $C_{\rm H}$ прекращается. Длительность отрицательного фронта t^{-1}_{ϕ} определяется формулой:

$$t_{b} = E_{\Pi}C_{H} / I_{K}$$

Обычно $t_{\phi}^+ > t_{\phi}^-$, что является одним из недостатков простого инвертора. Для простого инвертора $R_{\text{вых}}^1 = R_K$, а $R_{\text{вых}}^0 = R_{\text{КЭнас}}$. Типовыми значениями величин R_K и $R_{\text{КЭнас}}$ являются $R_K = (0,5 \dots 2)$ кОм, $R_{\text{КЭнас}} = (5 \dots 20)$ Ом, поэтому $K_{\text{раз}}^1 < K_{\text{раз}}^0$, что является вторым существенным недостатком простого инвертора.

Процесс зарядки и разрядки емкости $C_{\rm H}$ при переключениях транзистора сопровождается дополнительным потреблением энергии от источника питания $E_{\rm H}$. При этом потребляемая транзистором мощность (динамическая) оказывается больше, чем статическая (т.е. когда ключ открыт или закрыт).

Примем $t^+_{\ \varphi} = t^-_{\ \varphi} = t_{\varphi}$ и $i_{3ap} = i_{pa3} = i_{K}$. Тогда за время одного переключения в транзисторе выделится энергия

$$A_{\text{пер}} = \int_{0}^{t_{\phi}} i\kappa(t)U\kappa \vartheta(t)dt$$

Если принять, что за время переключения ток i_K изменяется по линейному закону

$$I_{K}(t) = I_{K + ac}t / t_{\phi} ,$$

TO

$$U_{K\ni}(t) = E_{\pi} - I_{Khac}t / t_{\Phi}R_{\kappa} - I_{Khac}R_{\kappa}t/t_{\Phi}$$

Считая $I_{Khac} = E_{\pi} / R_{\kappa}$, получим

$$A_{nep} = \int_{0}^{t\varphi} \frac{E_{n}}{R_{k}t\varphi} t \left(E_{n} - \frac{E_{n}}{R_{k}t\varphi} t R_{k} \right) dt$$

или, после осуществления преобразований,

$$A_{\text{nep}} = \frac{E^2 \, \text{nt} \phi}{6 \text{R} \kappa}$$
.

Расход энергии за один цикл (замыкание и размыкание) составит $A_{\text{пер}}$, а мощность, выделяющаяся в транзисторе,

$$P_{\text{nep}} = \frac{2A_{\text{nep}}}{T} = \frac{E^2_{\text{nto}}}{3R_{\text{K}}}f,$$

где $T = \frac{1}{f}$ период коммутации.

Из данного выражения следует, что выделяемая мощность в транзисторе ключевой схемы тем больше, чем больше частота переключений. Поскольку должно соблюдаться условие $P_{\text{пер}} \leq P_{\text{max}}$, то можно определить максимальную (с точки зрения нагрева транзистора) частоту переключений

$$f_{\max} \leq \frac{3 \operatorname{Pmax} R_{\hat{\mathbf{e}}}}{\mathring{\mathbf{A}}_{r}^{2} \operatorname{t\hat{\mathbf{o}}}}.$$

Данное выражение показывает, что для увеличения быстродействия ЛЭ формируемые сигналы должны обладать крутыми фронтами, т.е. иметь малые значения $t^+_{\ \varphi}$ и $t^-_{\ \varphi}$.

С целью увеличения нагрузочной способности ЛЭ ДТЛ разработаны различные варианты их модификаций. На рис. 9,а показан ЛЭ ДТЛ, в котором один из диодов смещения заменен транзистором. Эмиттерный переход этого транзистора выполняет роль смещающего диода, а сам транзистор усиливает базовый ток инвертора на VT2. Этот ток возрастает с уменьшением коэффициента деления γ , но при этом улучшение нагрузочной

способности элемента сопровождается увеличением степени насыщения S транзистора и увеличением времени рассасывания. Оптимальное значение γ , определяемое из условия минимума времени задержки выключения ($t_{выкл}$), составляет $0,6...\ 0,7$.




Рис. 4.

Более эффективно нагрузочную способность ЛЭ ДТЛ можно повысить при использовании сложного инвертора, как показано на рис. 9,б. Сложный инвертор состоит ИЗ фазоинверсного (фазоразделительного фазорасщепительного) каскада, выполненного на элементах VT1, R3, R4, и выходного усилителя (VT2, VT3, R5, VD3). При высоких уровнях напряжения на всех входах транзистор VT1 насыщен и через него протекает ток I_{Кнас1}. Эмиттерный ток этого транзистора создает на резисторе R4 напряжение, достаточное для перевода транзистора VT3 также в режим насыщения, и на выходе схемы устанавливается напряжение низкого уровня $U^0_{_{Bbix}} \approx 0.2$ В. Благодаря диоду VD3 транзистор VT2 оказывается при этом надежно закрытым, т.к. между его базой (точка b) и выходом схемы (точка d) действует напряжение U_b - $U_d = U_{K3-Hac1} + U_{53-Hac3}$ - $U_{K3-Hac3} \approx 0.2 + 0.8 - 0.2 =$ 0,8 В, недостаточное для отпирания двух последовательно включенных ЭДП - эмиттерного VT2 и диода VD3.

Таким образом, при $U_{\text{вых}} = U^0$ в выходной цепи ЛЭ со сложным инвертором ток через транзистор VT2 не протекает (при отсутствии нагрузки).

Если хотя бы на один из входов ЛЭ подано напряжение низкого уровня,

транзистор VT1 закрыт и $U_{R4} \approx 0$. Это приводит и к запиранию VT3. Потенциал точки b повышается почти до напряжения $+E_n$, что приводит к отпиранию транзистора VT2. При отсутствии нагрузки ток выходной цепи $I_{33} \approx 0$. При подключении нагрузки транзистор VT3 работает в активном режиме и на выходе устанавливается напряжение высокого уровня

$$U_{BHX}^{1} = E_{\Pi} - R3 I_{H} / (1+\beta_{2}) - U_{E3o2} - U_{\pi o3}$$
.

В этой формуле β_2 – коэффициент передачи тока базы транзистора VT2.

В нормальных условиях при $E_{\pi} = +5$ B, это напряжение составляет ≈ 3.6 B, а в наихудших условиях эксплуатации не должно быть менее 2.4 B.

При переключении ЛЭ из режима 0 в режим 1 после запирания VT1 транзистор VT2 отпирается сразу, а транзистор VT3, находившийся до этого в режиме насыщения, остается открытым в течение времени t_{pac} , пока в его базе не исчезнет избыточный заряд. В течение этого времени через VT2 и VT4 протекает значительный сквозной ток. Для ограничения силы этого тока служит резистор R5, который также предотвращает выход ЛЭ из строя при случайном замыкании выхода на корпус.