EDA Technology



EDA

复习与习题课



考试题型

- ▶ 程序选择填空15% (每个选项只能选一次)
- ▶ 程序改错题15% (指出错误,改正,描述程序功能)
- ▶ 简答题10%
- ➤ Verilog程序转RTL图10%
- ➤ RTL图转Verilog程序10%
- ▶ 编程题20% (组合、时序电路编程,每题10分)
- ▶ 综合设计题20%



EDA是指?

Electronic Design Automation

电子设计自动化

FPGA是指?

Field Programmable Gate Array

现场可编程门阵列



- EDA设计流程包 括了哪些步骤?
- 答:

设计输入(图形输入、文本输入) 功能仿真(或RTL仿真) 综合 适配 时序仿真(或门级仿真+静态时序分析) 编程下载 硬件测试



- 简单PLD包括?基本的编程原理是基于?
- 答: PROM、PLA、PAL、GAL;
- 乘积项逻辑可编程结构
- 或与或阵列可编程结构
- 复杂PLD包括? 基本的编程原理是基于?
- 答: CPLD和FPGA;
- CPLD基于**乘积项(与或阵列)**逻辑可编程结构,FPGA基于SRAM查找表(LUT)逻辑可编程结构



- Intel提供了一种嵌入式逻辑分析仪是? 它基于什么技术构建?
- 答: SignalTap , 基于JTAG技术构建。

- Intel提供了一种虚拟IO的IP是? 它基于什么技术构建?
- 答: In-System Sources and Probes,基于JTAG技术构建。



- 在Quartus中那些工具或者IP是使用了JTAG技术
- 答:
 - SignalTap
 - In-System sources and Probes
 - In-System Memory content Editor
 - System Console (不要求)
 -



- IEEE的那个标准是JTAG的? JTAG主要有哪些信号?
- 答:
 - IEEE 1149
 - TMS
 - TDO
 - TDI
 - TCK
 - TRST (可以不回答)
 - Verilog的IEEE标准是?
 - 答: IEEE Std 1364-1995
 - IEEE std 1364-2005



- SignalTap , In-System Memory Content Editor, In-System Sources and Probes Editor 有什么异同?
- 答:
- 1)嵌入式逻辑分析仪SignalTap II要占据大量的存储单元作为数据缓存 ,在工作时只能单向地收集和显示硬件系统的信息,而不能与系统进 行双向对话式测试,而且通常限制观察已设定端口引脚的信号;
- 2) 存储器内容在系统编辑器In-System Memory Content Editor能与系统进行双向对话式测试,但对象只限于存储器;
- 3) 在系统信号与源编辑器In-System Sources and Probes Editor能有效克服以上两种工具的不足,特别是对系统进行硬件测试的所有信号都不必通过I/O端口引到引脚处,及所有测试信号都在内部引入测试系统,或通过测试系统给出激励信号;
- 4) 都由FPGA的JTAG口通信。



- 列举速度优化方法?
- 答:流水线设计、寄存器配平、乒乓操作法、关键路径法等

- 列举资源优化方法?
- 答:资源共享、逻辑优化或串行化等



- 列举状态机的状态编码方式?
- 答:顺序编码、一位热码编码、格雷码、约翰逊码等。

- 以4个状态的状态机为例分别给出顺序二进制编码和一位热码对应的具体编码?
- 答:
- 二进制编码: S0=00, S1=01, S2=10, S3=11;
- 一位热码: S0=0001, S1=0010, S2=0100, S3=1000;




- SoC与SoPC分别是?
- 答:
- SoC: 片上系统
- SoPC: 片上可编程系统



```
选择以下Verilog语句片段填入空格,以实现完整的程序功能,注意每个选项只能选一次。
A. [7:0] B. posedge C.cnt2 D. load E.wire F. reg G. 1 H. input
I. else J. assign K.pm L.! M. negedge N. clk 0. load P. if
            // 以下是一个50%占空比的8位数控分频器设计,请填空完成程序:
            module fdiv8 (clk,rstn,d,____);
                   input ____, rstn;
                   _____ [7:0] d;
                   output pm;
                   ____ cnt2;
                   req q1;
                   load;
            always @ (_____ clk or ____ rstn)
                    (!rstn)
                      q1 <= 0;
                   else if ( )
                         a1<=d;
                      ____ q1<=q1+____;
            always @ (posedge _____)
                                      //二分频
                   cnt2= cnt2;
            assign load=(q1 == 8'b00000000);
             _____;
            endmodule
```




```
选择以下Verilog语句片段填入空格,以实现完整的程序功能,注意每个选项只能选一次。
A. [7:0] B. posedge C.cnt2 D. load E.wire F. reg G. 1 H. input
I. else J. assign K.pm L.! M. negedge N. clk 0. load P. if
             // 以下是一个50%占空比的8位数控分频器设计,请填空完成程序:
             module fdiv8 (clk, rstn, d, __K__);
                    input N, rstn;
                    H [7:0] d;
                    output pm;
                    <u>F</u> cnt2;
                    reg <u>A</u> q1;
                    E load;
             always @ (__B__ clk or __M__ rstn)
                      P (!rstn)
                           q1 <= 0;
                    else if ( D )
                           q1 \le d;
                     I q1 <= q1 + G;
             always @ (posedge ___O___)
                                          //二分频
                    cnt2= L cnt2;
             assign load=(q1 == 8'b00000000);
             _{\rm J} pm=_{\rm C};
             endmodule
```





```
A. parameter B. c_state C. n_state = ST3 D. ST3=2 E. n_state = ST0 F. n_sate = ST1
           J. Z=1
                                                   K.A
                                                          L. endcase
                                                                     M. end
G. n_state
                                                   R. STO S. ST2
            0. reg
                       P. module
                                        Q. [1:0]
                                                                       T.;
N. output
    Mealy_FSM (A, clock, Z)_
                                                                     else begin
 input A, clock;
                                                                          Z=0;
                                             n_state =___;
    Z;
                                            end
                                                                          n_{state} = ST2;
                                          ST1:
                                                                         end
      ST0=0, ST1 =1,____
                                                                        ST3:
                                           if(A) begin
         c_state,_____
                                             Z = 0;
                                                                         begin
 reg
 always @(posedge clock)
                                                                          Z=0;
                                           end
                                                                          if(A)
always@(c_state or ____)
                                        else begin
                                                                          else
  begin
                                             n_{state} = ST1;
                                                                           n_{state} = ST2;
   case(
    ST0:
                                           end
                                                                         end
     if(A) begin
      Z=1;
                                           if(A) begin
                                                                     endmoule
                                             Z = 1;
                                             n_state = ST1;
     end
     else begin
                                           end
```





```
A. parameter B. c_state C. n_state = ST3 D. ST3=2 E. n_state = ST0 F. n_sate = ST1
                                   I. Z=0
            H. c_state <= n_state
                                             J. Z=1
                                                       K.A
                                                              L. endcase
                                                                           M. end
G. n_state
                                                                            T.;
                                                       R. ST0 S. ST2
             0. reg
                         P. module
                                           Q. [1:0]
N. output
P Mealy_FSM (A, clock, Z) T
                                                                          else begin
 input A, clock;
                                              n_state = R_;
                                                                               Z=0;
 <u>N</u>Z;
                                                                               n_{state} = ST2;
                                             end
    _O__Z;
                                            ST1:
                                                                              end
         ST0=0, ST1 =1,___,D____;
                                                                             ST3:
                                             if(A) begin
 reg_Q__ c_state, G
                                              Z=0;
                                                                              begin
 always @(posedge clock)
                                                                               Z=0;
         H
                                             end
                                                                               if(A)
always@(c_state or __K__)
                                         else begin
   begin
                                                                               else
   case(__ B )
                                              n_state = ST1;
                                                                                n_{state} = ST2;
    ST0:
                                             end
                                                                              end
      if(A) begin
                                            _S_:
       Z = 1;
                                             if(A) begin
                                                                              M
                                                                          endmoule
        C:
                                              Z = 1;
      end
                                              n_{state} = ST1;
                                             end
      else begin
```



```
module err1(CLK, LD, RST, DI, DO);
       input CLK, LD, RST, [3:0] DI;
3
       output DO;
4
      req [3:0] REG;
5
       always@(posedge CLK or negedge RST)
6
          if (!RST) REG<=0;
              else if (LD) REG<=DI;
8
                 else REG [2:0] <= REG [3:1];
9
       assign DO<=REG[0];
10 endmodule
```

上面的程序有两处错误

(1) Error (10170): Verilog HDL syntax error, expecting an identifier

错误(1)行号: <u>第</u>行 应修改为: 错误(2)行号: <u>第</u>行 应修改为: 该程序的功能为:



```
1 module err1(CLK, LD, RST, DI, DO);
2    input CLK, LD, RST, [3:0] DI;
3    output DO;
4    reg [3:0] REG;
5    always@(posedge CLK or negedge RST)
6    if (!RST) REG<=0;
7    else if (LD) REG<=DI;
8    else REG [2:0]<=REG [3:1];
9    assign DO<=REG[0];
10 endmodule</pre>
```

上面的程序有两处错误

(1) Error (10170): Verilog HDL syntax error, expecting an identifier

```
错误(1)行号: <u>第2行</u> 应修改为: <u>input CLK, LD, RST</u>; <u>input [3:0] DI;</u>
错误(2)行号: <u>第9行</u> 应修改为: <u>assign DO=REG[0];</u>
该程序的功能为: <u>具备同步预置异步清零功能的4位右移移位寄存器</u>
```



```
1 module err2(clk,clr,dir,cnt);
2    input clk, clr, dir;
3    output [n:0] cnt;
4    wire [n:0] q;
5    parameter n<=3;
6    always @(posedge clk, posedge clr)
7     if(clr) q <= 0;
8    else begin
9     if(dir) q <= q + 1;
10      else q <= q - 1; end
11    assign cnt=q;
12 endmodule</pre>
```

上面的程序有两处错误

(1) Error (10137): Verilog HDL Procedural Assignment error : object "q" on left-hand side of assignment must have a variable data type

错误(1)行号: 第行应修改为:

错误(2)行号: 第行应修改为:

该程序的功能为:



```
1 module err2(clk,clr,dir,cnt);
2    input clk, clr, dir;
3    output [n:0] cnt;
4    wire [n:0] q;
5    parameter n<=3;
6    always @(posedge clk, posedge clr)
7     if(clr) q <= 0;
8    else begin
9     if(dir) q <= q + 1;
10      else q <= q - 1; end
11    assign cnt=q;
12 endmodule</pre>
```

上面的程序有两处错误


(1) Error (10137): Verilog HDL Procedural Assignment error : object "q" on left-hand side of assignment must have a variable data type

错误(1)行号: <u>第4行</u> 应修改为: <u>reg [n:0] q</u>


错误(2)行号: <u>第5行</u> 应修改为: <u>parameter n=3</u>;

该程序的功能为: 含异步清零的4位加/减计数器




































```
RST
                    q~reg0
                              cout~0
                     PRE
                                              cout~reg0
                                               PRE
           q~0
                    ENA.
                                     cout~1
                                               ENA
                     CLR
                                                CLR
clk
module abc(q,cout,d,RST,clk,clr); // 1分,包括module name
 input d, clk, clr, RST; // 1分,包括所有端口信号
 output q;
 output cout;
reg q, cout; // 1分,无意义的reg不给分
 always@(posedge clk or negedge clr) // 1分 加了RST无得分
begin
 if (!clr) begin q<=0; cout<=0; end // 1分
                              // 1分
 else if (RST)
begin q \le 0; cout \le 0; end \frac{1}{2}
else
begin
q \le d;
                              // 1分
                              // 1分
cout <= d^q;
 end
 end
                              // 1分
```


endmodule



5.根据Verilog程序,画出RTL图

```
module test(clk,d,q,c);
      input clk, c, d;
      output q;
      reg a;
      reg b,x;
      req q;
 always @(posedge clk) begin
      a <= d;
      b <= a;
      x \ll b;
 end
 always@(c,b) begin
      if (c) q<=b;
      else q \le x^d;
 end
endmodule
```





```
module test(clk,d,q,c);
                              b <= a;
    input clk, c, d;
                                x \ll b;
    output q;
                              end
                              always@(c,b)
    reg a;
                              begin
    reg b, x;
                                  if(c) q \le b;
    reg q;
always @(posedge clk)
                                  else q \le x^d;
begin
                              end
    a \ll d;
                            endmodule
```



RTL Schematic ←→ Verilog HDL

三态门

双向端口

MCU的IO结构



5.根据Verilog程序,画出RTL图

```
module test2(clk,d,q,c);
    input clk, c, d;
    output q;
    reg a;
    reg b, x;
always @(posedge clk) begin
    a \ll d;
    x \ll a^c;
end
assign q = x ? b : 1'bz;
endmodule
```



OE q

5.根据Verilog程序,画出RTL图

```
module test2(clk,d,q,c);
     input clk, c, d;
     output q;
     reg a;
     reg b, x;
                                                                  DATAIN
always @(posedge clk) begin
                                      1'hO SCLR
     a \ll d;
     x \ll a^c;
                                                        1'h0
end
assign q = x ? c : 1'bz;
endmodule
```


```
module pio_x
         input rst,
         input clk,
         input dataout,
         input dir,
         input dataout_wr,
         input dir_wr,
         output reg reg_dataout,
         output reg reg_dir,
         output reg reg_pin,
         inout io_port);
always@(posedge clk or posedge rst)
begin
         if(rst)
                  begin
                  reg_dataout <= 0;
                  reg_dir \le 0;
                  reg_pin \le 0;
                                    end
```

else begin



if(dataout_wr) reg_dataout <= dataout;
if(dir_wr) reg_dir <= dir;
reg_pin <= io_port; end</pre>

end assign io_port = (reg_dir) ? reg_dataout : 1'bz; endmodule





6.编程题

- ▶6.1 乘法器
- ▶6.2 多路选择器/复用器
- ▶6.3 数据分配器/解复用器
- ▶ 6.4 译码器
- ▶ 6.5 编码器
- ▶ 6.6 计数器
- ▶6.7 移位寄存器: 串入串出、并入串出、串入并出、双向移位
- ▶ 6.8 分频器
- ▶6.9 状态机
- ▶ 6.10 计时器



6.1 乘法器

设计一个32位乘加器,R=R+A*B,其中A、B、R均为32位,一个clk周期内完成

```
module muladd(clk,rstn,A,B,R);//模块定义
     input clk, rstn;
     input [31:0] A,B;
                             //端口定义
    output [31:0] R;
                             //数据类型定义
     req [31:0] R;
     always @ (posedge clk or negedge rstn)
//过程及敏感信号
         if (!rstn) R<=0;
           else R<=R+A*B; //乘法, 累加, 单时钟完成
endmodule
```



6.2 多路选择器/复用器

设计一个8选1多路选择器

```
module mux81s
(
    input [2:0] s,
    input [7:0] a,
    output y
);
assign y = a[s];
endmodule
```



6.3 数据分配器/解复用器

设计一个1-8数据分配器


```
module demux8a
    input [2:0] s,
    input a,
     // Input
    output [7:0] y
assign y = a << s;</pre>
endmodule
```



6.4 N=16的4-16译码器

设计一个N=16、带极性控制的4-16译码器

```
module decoder x
# (
    parameter NA = 4,
    parameter N = 16
    input [NA-1:0] a,
    input p,
                       // Polarity
    output [N-1:0] y
wire [N-1:0] temp y;
assign temp y = 1'b1 << a;</pre>
assign y = (p) ? temp y : \sim temp y;
endmodule
```





```
module coder83(i,y);
   input [7:0] i;
   output [2:0] y;
reg [2:0]y;
always@(i) begin
       case (i)
      8'b0000_0001:y=3'b000;
       8'b0000_0010:y=3'b001;
      8'b0000_0100:y=3'b010;
      8'b0000_1000:y=3'b011;
      8 b0001_0000: y=3 b100;
      8'b0010_0000:y=3'b101;
      8'b0100_0000:ý=3'b110;
      8'b1000_0000:y=3'b111;
       default: y=3'b000;
       endcase
   end
endmodule
```



6.6 BCD码

8421BCD码就是十进制数的4位二进制码。BCD码加法是十进制加法,不存在A(4'b1010)~F(4'b1111)这几种状态,超过9随即进一位,相当于二进制加6。

一位BCD码: 0~9

Hexadecimal --> BCD:

If Hexadecimal <10, BCD=Hexadecimal;

If Hexadecimal >= 10, BCD=Hexadecimal+6



【例 3-14】 module BCD ADDER (A,B,D) ; BCD码加法器设计 input [7:0] A,B; output [8:0] D; wire [4:0] DTO, DT1; reg [8:0] D; reg S; always@ (DTO) begin if (DTO[4:0] >= 5'b01010)//如果低位 BCD 码的和大于等于 10,则使和加上 6,且有进位,使进位标志 S 等于 1。 begin D[3:0] = (DT0[3:0]+4'b0110); S=1'b1; endelse begin D[3:0] = DTO[3:0]; S=1'b0; end end //否则,将低位值赋予低位 BCD 码 D[3:0]输出,无进位,使进位标志 S 等于 0。 always@ (DT1) begin if (DT1[4:0]>=5'b01010) begin D[7:4] = (DT1[3:0]+4'b0110); D[8]=1'b1; endelse begin D[7:4] = DT1[3:0]; D[8]=1'b0; end end assign DTO = A[3:0] + B[3:0] ; //设没有来自低位的进位。 assign DT1 = A[7:4] + B[7:4] + S; //S 是来自低位 BCD 码相加的进位。endmodule




图 3-12 例 3-14 的仿真波形



6.6 BCD码加法器设计




图 3-12 例 3-14 的仿真波形

$$A = h53 = 0101 \ 0011$$
 $A = h47 = 0100 \ 0111$ $B = h24 = 0010 \ 0100$ $B = h68 = 0110 \ 1000$ $A + B = 0111 \ 0111 = 77$ $A + B = 1011 \ 1111 + 0110 \ 0110$ $= 1 \ 0001 \ 0101 = 115$



6.6 设计4位BCD计数器

带异步复位、同步装载、同步使能信号

```
module bcd_4d_cnt( //4位十进制计数器
    input clk,
    input reset_n,
    input en,
    input load,
    input [15:0] d,
    output reg [15:0] bcd
);
always @ (posedge clk or negedge reset_n)
    if(!reset_n)
        bcd <= 0;
    else if(load)
        bcd \ll d;
    else if(en)
        if(bcd[3:0] < 9) bcd[3:0] <= bcd[3:0] + 1'b1;
        else if(bcd[7:4] < 9) begin bcd[7:4]<=bcd[7:4] + 1'b1;bcd[3:0]<=0; end else if(bcd[11:8] < 9) begin bcd[11:8]<=bcd[11:8] + 1'b1;bcd[7:0]<=0; end else if(bcd[15:12] < 9) begin bcd[15:12]<=bcd[15:12] + 1'b1;bcd[11:0]<=0; end
        else bcd <= 0;
endmodule
```





Clock

Reset

时序生成

\$finish \\$stop

打印输出





```
initial
module bcd_4d_cntx_tb;
                                                           begin
reg clk;
                                                                       reset_n = 1'b0;
reg reset_n;
                                                                       en = 1'b0;
reg en;
                                                                       load = 1'b0;
reg load;
                                                                       d = 16'h0000;
reg [15:0] d;
                                                                       #105 reset_n = 1'b1;
wire [15:0] bcd;
                                                                       #10 d = 16'h1234;
bcd_4d_cntx bcd_4d_cntx_inst
                                                                       load = 1'b1;
                                                                       #10 load = 1'b0;
            .clk(clk),
                                                                       #10 en = 1'b1;
            .reset_n(reset_n) ,
                                                                       #10000000 en = 1'b0;
            .en(en),
            .load(load),
                                                                       #10 d = 16'h9876;
            .d(d),
                                                                       load = 1'b1;
            .bcd(bcd)
                                                                       #10 load = 1'b0;
);
                                                                       #10 en = 1'b1;
inital
                                                                       #10000000 $stop;
begin
                                                           end
            clk = 1'b0;
            forever \#5 clk = \simclk;
                                                          endmodule
end
```



6.6 计数器

设计一个带异步复位、同步使能、同步清零、同步置位、同步装载的N=16位二进制计数器

```
module cntn
 1234567
     □#(
           parameter N = 16
     □(
           input clk,
           input rst_n,
 8
           input [N-1:0] d,
 9
           input en,
10
           input load,
11
           input sclr,
12
           input sset,
13
14
15
16
           output reg [N-1:0] q
17
       always @(posedge clk, negedge rst_n)
18
           if(!rst_n)
           q <= 0;
else if(en) begin
19
20
21
                if(sclr) q \le 0;
22
                else if(sset) q <= {N{1'b1}};
                else if(load) q \ll d;
23
24
                else
25
                    q \le q + 1'b1;
26
           end
27
28
       endmodule
```



6.6 Johnson计数器

设计一个具备异步清零的4位Johnson计数器。其计数行为是:若当前计数器最高位为0,则执行最低位补1的左移操作;若当前计数器最高位为1,则执行最低位补0的左移操作。如 000->001-->011-->111-->110-->100-->000-->001 ...

```
module CNT_JS(clk, rstn, en, cnt_js);
   input clk,rstn,en;
   output reg [3:0] cnt_js;
   always@(posedge clk or negedge rstn) begin
      if (!rstn)
         cnt_js <= 4'b0;
      else begin
         if (en) begin
             if (cnt_js[3])
                cnt_js <= {cnt_js[2:0],1'b0};
             else
                cnt_js <= {cnt_js[2:0],1'b1};</pre>
             end
         else
            cnt_js <= cnt_js;</pre>
         end
      end
endmodule
```



6.6 BCD计数器

assign $c1=(\{q1,q0\}==2'h99);$

设计一个5位BCD计数器,带异步复位、同步装载、同步使能信号

```
module bcdcnt(clk,rstn,load,en,data,q,c5);
                                                     //1分,包括endmodule
          input clk,rstn,load,en;
          input [19:0] data;
                                                     //1分,正确定义20位的输入输出端口
          output [19:0] q;
          output c5;
          reg [3:0] q4,q3,q2,q1,q0;
          wire c0,c1,c2,c3,c4;
          always @(posedge clk, negedge rstn)
                                                     //1分,异步复位
               if(!rstn) q0 \le 0;
                                                     //1分,同步装载
               else if (load) q0<=data[3:0];
                                                     //1分,同步使能
               else if (en)
                     if(q0 < 9) q0 < = q0 + 1;
                                                     //1分,判断条件累加
                     else q0 <= 0;
                                                     //1分,判断条件置零
           assign c0=(q0==9);
           always @(posedge clk, negedge rstn)
               if(!rstn) q1 <= 0;
               else if (load) q1<=data[7:4];
               else if (c0)
                     if(q1<9) q1<=q1+1;
                     else q1 <= 0;
```



6.6 BCD计数器

```
always @(posedge clk, negedge rstn)
                if(!rstn) q2 \le 0;
                else if (load) q2<=data[11:8];
                else if (c1)
                      if(q2<9) q2<=q2+1;
                      else q2 <= 0;
           assign c2=(\{q2,q1,q0\}==3'h999);
           always @(posedge clk, negedge rstn)
                if(!rstn) q3 <= 0;
                else if (load) q3<=data[15:12];
                else if (c2)
                      if(q3<9) q3<=q3+1;
                      else q3<=0;
           assign c4=({q3,q2,q1,q0}==4'h9999);
           always @(posedge clk, negedge rstn)
                if(!rstn) q4 <= 0;
                else if (load) q4<=data[19:16];
                else if (c3)
                      if(q4<9) q4<=q4+1;
                      else q4<=0;
                                                                    //2分,完成功能
                                                                    //1分,最终输出正确
           assign c5=({q4,q3,q2,q1,q0}==5'h99999);
endmodule
```



6.7 4位串入串出移位寄存器

```
module siso41(clk,din,dout);
  input clk,din;
  output reg dout;
  reg [3:0] q;
  always@(posedge clk) begin
    q[0] <= din;
  q[3:1] <= q[2:0];
  dout <= q[3];
  end
endmodule</pre>
```



6.7 4位并入串出移位寄存器

```
module piso41(clk,clr,din,dout);
   input clk,clr;
   input [3:0] din;
   output reg dout;
   reg [1:0] cnt;
reg [3:0] q;
   always@(posedge clk) begin
      cnt <= cnt+1;
      if (clr)
          q<= 4'b0000;
      elsé begin
          if (cnt>0)
             q[3:1] \ll q[2:0];
          else if (cnt == 2'b00)
             q<= din:
          end
      dout \leftarrow q[3];
      end
endmodule
```



6.7 16位串入并出移位寄存器

设计一个16位的串入并出右移移位寄存器

```
module shifter_s1p16( //串行右移转并行输出
input clk,
input reset_n,
input serial_in,
output reg [15:0] parallel_out
);

always@(posedge clk or negedge reset_n)
if(!reset_n)
parallel_out <= 0;
else
parallel_out <= {serial_in, parallel_out[15:1]};
endmodule
```



6.7 4位双向移位寄存器

设计一个4位的双向移位寄存器,可根据以下表格实现特定的功能控制。

输入控制			输出工作状态	
rd_n	S	clk	q	
0	任意	任意	异步清零	
1	00	\uparrow	保持	
1	01	\uparrow	右移	
1	10	\uparrow	左移	
1	11	\uparrow	并行置数	



6.7 4位双向移位寄存器

设计一个4位的双向移位寄存器,可根据以下表格实现特定的功能控制。

```
输入控制
                                                                  输出工作状态
module shifter_194 (
                                   rd n
                                               S
                                                          clk
   input rd_n ,
                                               任意
                                                          任意
                                                                  异步清零
   input clk,
                                                                  保持
                                               00
   input [0:3] d ,
   input dir ,
                                                                 右移
                                               01
   input dil ,
                                                                 左移
                                               10
   input [1:0] s ,
                                                                  并行置数
                                               11
   output reg [0:3] q
always @ (posedge clk or negedge rd_n)
   if (rd_n == 1'b0)
       q <= 0:
   else
       case (s)
           2'b00 : q[0:3] <= q[0:3]; //
2'b01 : q[0:3] <= {dir, q[0:2]}; //
2'b10 : q[0:3] <= {q[1:3], dil}; //
2'b11 : q[0:3] <= d; //
                                                     // 左移
// 造数
        default : q[0:3] <= q[0:3];
endcase
endmodule
```



6.8 分频数可控的分频器

设计一个分频数可控的分频器,可以通过输入信号控制分频的系数,将外部输入时钟信号分别进行2、4、6、8分频

```
module evenfdiv(clkout,clkin,rst,N);
   output clkout;
   input clkin;
   input rst;
   input [3:0]N;
   reg[2:0]cnt;
   reg clkout;
   always @(posedge clkin or negedge rst) begin
      if(!rst) begin
         cnt<=0;
         clkout<=0;
         end
      else begin
         if (cnt == N/2 - 1) begin
            clkout<=~clkout;
            cnt<=0:
            end
         else
            cnt<=cnt+1;
         end
      end
endmodule
```




6.9 状态机

已知状态机的状态转移如下表,请写出Moore类型状态机

状态	输入	条件满足	条件不满足	输出
St0 (rst==1)	A=1	St1	St0	Y=3'h1
St1	B=0	St2	St4	Y=3'h0
St2	A=0	St3	St1	Y=3'h5
St3	A=1	St4	St5	Y=3'h3
St4	B=1	St5	St2	Y=3'h6
St5		St0	St1	Y=3'h7

Moore类型状态机 状态图(要求会画)





状态	输入	条件满足	条件不满足	输出
St0 (rst==1)	A=1	St1	St0	Y=3`h1
St1	B=0	St2	St4	Y=3'h0
St2	A=0	St3	St1	Y=3'h5
St3	A=1	St4	St5	Y=3'h3
St4	B=1	St5	St2	Y=3'h6
St5		St0	St1	Y=3'h7

```
module mooretest (clk,rst,A,B,Y);
input A, B, clk, rst; output reg [11:0] Y;
parameter st0=0, st1=1, st2=2, st3=3, st4=4, st5=5;
reg [2:0] cst, nst;
always@(posedge clk or negedge rst) begin
if(!rst) cst<=st0;
else cst<=nst;</pre>
end
always@(cst or A or B) begin
case (cst)
st0: begin Y<=3'h1; if(A==1) nst<=st1; else nst<=st0; end
st1: begin Y<=3'h0; if(B==0) nst<=st2; else nst<=st4; end
st2: begin Y<=3'h5; if(A==0) nst<=st3; else nst<=st1; end
st3: begin Y<=3'h3; if(A==1) nst<=st4; else nst<=st5; end
st4: begin Y<=3'h6; if(B==1) nst<=st5; else nst<=st2; end
st5: begin Y<=3'h7; nst<=st0; end
default: nst<=st1:
endcase
end
endmodule
```

6.10 计时器、倒计时



- o 60秒倒计时
- o 0~99s计时
- o 百分秒表 (mm:ss:88)
- o时钟(hh:mm:ss:tt+秒闪)

```
module xclock
#(
              parameter N = 50_{-}000 \ 000/100
                             // 50MHz
              input clk,
              input reset,
              input [3:0] d,
              input [3:0] addr,
              input en,
              input load,
              output [31:0] q,
              output p_secflash,
              output p_day
localparam NW = $clog2(N);
reg [NW-1:0] fcnt;
reg [7:0] ten_msec,sec,minu,hour;
wire p_ten_msec = (fcnt==N-1);
assign p_secflash = ((ten_msec >= 8'h49);
wire p_sec = (ten_msec==8'h99)&p_ten_msec;
wire p_{minu} = (q[15:0] == 16'h5999) & p_{ten_msec};
wire p_hour = (q[23:0] = 24 h595999) & p_ten_msec;
assign p_{day} = (q=32h23595900)\&p_{ten_msec};
assign q = {hour,minu,sec,ten_msec};
always @(posedge clk,posedge reset)
              if(reset) fcnt \leq 0;
              else if(fcnt < N-1)
                             fcnt <= fcnt + 1'b1;
              else
                             fcnt \le 0;
```

计时器



```
always @(posedge clk,posedge reset)
               if(reset) ten msec \le 0;
               else if(load)
               begin
                              if(addr==0) ten_msec[3:0] \le d;
                              if(addr==1) ten msec[7:4] \le d;
               end
               else if(en&p_ten_msec)
                              if(ten_msec>=8'h99) ten_msec <= 0;
                              else if(ten_msec[3:0]>=4'h9) begin
ten_msec[7:4]<=ten_msec[7:4]+1'b1;ten_msec[3:0]<=0; end
                              else ten msec[3:0] \le ten msec[3:0] + 1'b1;
always @(posedge clk,posedge reset)
               if(reset) \sec \le 0;
               else if(load)
               begin
                              if(addr==2) sec[3:0] <= d;
                              if(addr==3) sec[7:4] \le d;
               end
               else if(en&p_sec)
                              if(sec > = 8'h59) sec <= 0;
                              else if(sec[3:0] > = 4'h9) begin
\sec[7:4] < \sec[7:4] + 1'b1;\sec[3:0] < = 0; end
                              else sec[3:0] \le sec[3:0] + 1'b1;
```





```
always @(posedge clk,posedge reset)
              if(reset) minu <= 0;
              else if(load)
              begin
                            if(addr==4) minu[3:0] <= d;
                            if(addr==5) minu[7:4] <= d;
              end
              else if(en&p_minu)
                            if(minu>=8'h59) minu <= 0;
                            else if(minu[3:0]>=4'h9) begin
minu[7:4] <= minu[7:4] + 1'b1; minu[3:0] <= 0; end
                            else minu[3:0] \le minu[3:0] + 1'b1;
always @(posedge clk,posedge reset)
              if(reset) hour \leq 0;
              else if(load)
              begin
                            if(addr==6) hour[3:0] <= d;
                            if(addr==7) hour[7:4] <= d;
              end
              else if(en&p_hour)
                            if(hour>=8'h23) hour <= 0;
                            else if(hour[3:0]>=4'h9) begin
hour[7:4]<=hour[7:4]+1'b1;hour[3:0]<=0; end
                            else hour[3:0] \le hour[3:0] + 1b1;
```

endmodule

计时器_tb

#120000 en = 1'b0;



```
addr=4'd0;
                                                                                           addr=4'd6;
                                                       d = 4'h9;
                                                                                                          d = 4'h3;
                                                       #10 load = 1'b1;
`timescale 1ns/100ps
                                                                                                          #10 load = 1'b1;
                                                       #30 load = 1'b0;
module xclock_tb();
                                                                                                          #30 load = 1'b0;
              // 50MHz
reg clk;
                                                       addr=4'd1;
                                                                                                           addr=4'd7;
reg reset;
                                                       d = 4'h9;
                                                                                                          d = 4'h2;
reg [3:0] d;
                                                       #10 load = 1'b1;
                                                                                                          #10 load = 1'b1;
reg [3:0] addr;
                                                       #30 load = 1'b0;
                                                                                                          #30 load = 1'b0;
reg en;
reg load;
                                                       addr=4'd2;
                                                                                                          #20 en = 1'b1;
wire [31:0] q;
                                                       d = 4'h9;
wire p_secflash;
                                                       #10 load = 1'b1;
wire p_day;
                                                                                                          #120000 $stop;
                                                       #30 load = 1'b0;
                                                                                           end
initial
                                                                                           xclock #(.N(50)) dut xclock
                                                       addr=4'd3;
begin
                                                       d = 4'h5;
               clk = 1'b0;
                                                                                                           .clk(clk),
                                                       #10 load = 1'b1;
               forever #10 \text{ clk} = \text{~clk};
                                                                                                           .reset(reset),
                                                       #30 load = 1'b0;
end
                                                                                                           .d(d),
                                                                                                           .addr(addr),
                                                       addr=4'd4;
initial
                                                                                                           .en(en),
                                                       d = 4'h9;
begin
                                                                                                           .load(load),
                                                       #10 load = 1'b1;
               reset = 1'b1;
                                                                                                           .q(q),
                                                       #30 load = 1'b0;
               d = 0;
                                                                                                           .p_secflash(p_secflash),
              load = 1'b0;
                                                                                                           .p_day(p_day)
                                                       addr=4'd5;
               en = 1'b0;
                                                       d = 4'h5;
              addr = 0;
                                                                                           endmodule
                                                       #10 load = 1'b1;
              #30 \text{ reset} = 1'b0;
                                                       #30 load = 1'b0;
               en = 1'b1;
```



7.课内实验相关

- 7.1 模可控计数器(必考)
- 7.2 正弦波发生器 (例化语句IP使用、DDS)
- 7.3 VGA图像显示(显示控制)
- 7.4 序列检测器(状态机、状态转换图)
- 7.5 乐曲演奏电路



7.1 设计一个模为60的BCD码加法计数器

```
module count60bcd
  input [7:0]data,
  input load, cin,clk, reset,
  output reg [7:0] qout,
  output cout
always@(posedge clk) begin
                                // clk上升岩计数
  if (reset) qout<=0;
  else if (load)qout<= data;
                                           //同步复位else_if (cin)begin[/同步予数
                                           //低位是台为9,是则回0,并判断高位是含为5
          if (qout[3:0]==9) begin
                     qout[3:0]<=0;
                     if (qout[7:4]==5)
                                qout[7:4]<=0;
                     else
                                qout [7:4]<= qout [7:4]+1; //高位不为5,则加1
                     end
          else
                      qout[3:0]<=qout[3:0]+1; //低位不为9,则加1end
  end
assign cout = ((qout==8'h59) & cin); //产生进位输出信号
endmodule
```



7.2 正弦波发生器设计




Figure: Basic DDS structure



7.2 正弦波发生器设计

```
module dds_top(
             input clk,
             input
                            rst_n,
                            [2:0] key
             input
);
wire [23:0] FreqWord;
wire [23:0] PhaseWord;
wire [9:0] AmpWord;
assign FreqWord = \{8'b0, key[0], 2'd1, 13'd0\};
assign PhaseWord = \{4'b0, key[1], 19'd0\};
assign AmpWord = \{1'b1, key[2], 8'd0\};
dds_mult dds_mult_inst
              .clk(clk),
                           // input clk_sig
              .rst_n(rst_n) , // input rst_n_sig
                                          // input [N-1:0] FreqWord_sig
              .FreqWord(FreqWord),
              .PhaseWord(PhaseWord), // input [N-1:0] PhaseWord_sig
                                         // input [MA-1:0] AmpWord_sig
              .AmpWord(AmpWord),
                           // output [W-1:0] q_sin_sig
              .q_sin() ,
                           // output [W-1:0] q_mult_sig
              .q_mult()
endmodule
```



7.3 VGA简单图像显示控制模块设计




图 8-23 VGA 图像显示控制模块原理图

8-4 VGA简单图像显示控制模块设计




【例 8-33】

```
module vgaV (clk, hs, vs, r, q, b, rqbin, DOUT);
  input clk; //工作时钟 25MHz
  output hs,vs; //场同步,行同步信号
  output r,q,b ; // 红,绿,蓝信号,
  input[2:0] rgbin; //像素数据
  output[11:0] DOUT; //图像数据 ROM的地址信号
  reg[9:0] hcnt, vcnt; reg r,q,b;
                                       req hs, vs;
  assign DOUT = {vcnt[5:0], hcnt[5:0]};
  always @(posedge clk) begin //水平扫描计数器
    if (hcnt<800) hcnt<=hcnt+1;
                 hcnt<={10{1'b0}} ;
    else
    end
  always @(posedge clk) begin //垂直扫描计数器
    if (hcnt==640+8)
                      begin
       if (vcnt<525) vcnt<=vcnt+1;
       else vcnt<={10{1'b0}}; end end
  always @(posedge clk) begin //场同步信号发生
    if ((hcnt>=640+8+8) & (hcnt<640+8+8+96))
      hs<=1'b0 ; else hs<=1'b1 ;
  always @ (vcnt) begin //行同步信号发生
    if ((vcnt>=480+8+2) & (vcnt<480+8+2+2))
       vs<=1'b0; else vs<=1'b1; end
  always (2) (posedge clk) begin
    if (hcnt<640 & vcnt<480) //扫描終止
    begin r<=rgbin[2] ; g<=rgbin[1] ; b<=rgbin[0]; end</pre>
    else begin r<=1'b0; g<=1'b0; b<=1'b0; end
  end
```



7.4 序列检测器



State Machine with Multiprocess Structure

```
module seq_detect(
                         clk,
             input
               input
                         rst_n,
             input
                         data_in,
                         wire sout
             output
parameter s0=0, s1=1, s2=2, s3=3, s4=4, s5=5, s6=6, s7=7, s8=8; //状态机的不同状态
reg [3:0]
                                      current_state;
reg [3:0]
                                      next_state;
always @(posedge clk or negedge rst_n) begin
             if (!rst_n)
                         current_state <= s0;
             else
                         current_state <= next_state;
end
always @(*) begin
             case(current state)
                         s0: if(data_in == 1'b1) next_state <= s1; else next_state <= s0;
                         s1 : if(data_in == 1'b1) next_state <= s2; else next_state <= s0;
                         s2 : if(data_in == 1'b1) next_state <= s3; else next_state <= s0;
                         s3: if(data_in == 1'b0) next_state <= s4; else next_state <= s3;
                         s4 : if(data in == 1'b1) next state <= s5; else next state <= s0;
                         s5: if(data_in == 1'b0) next_state <= s6; else next_state <= s2;
                         s6: if(data_in == 1'b0) next_state <= s7; else next_state <= s1;
                         s7: if(data_in == 1'b0) next_state <= s8; else next_state <= s1;
                         s8: if(data_in == 1'b0) next_state <= s0; else next_state <= s1;
                         default : next_state <= s0;</pre>
             endcase
end
assign sout = (current_state == s8);
endmodule
```



教材复习



EDA概述(掌握概念)

Verilog语法入门(熟练掌握编程)

程序结构、数据类型、行为语句、运算符与机构描述组合电路设计/时序电路设计

EDA工具 (实验)

仿真、FPGA硬件实现、IP应用

Verilog设计深入(三态门,设计优化)

状态机(Moore,会写)

TestBench (会写)