

# 电子信息技术虚拟仿真实验报告

## 基于 Nios II 实现多类型 LCD 屏幕彩条显示

学院	
学号	23040447
姓名	陈文轩
专业	智能硬件与系统(电子信息工程)
指导教师徐魁文、吴岩	

2025年5月13日

## 摘 要

本实验通过 Qsys 系统集成工具,利用 Altera 提供的 IP 核,搭建了一个简单的 SOPC 系统,并设计了 IP 核之间的互联逻辑。实验中将 Nios II 嵌入式软核处理器部署在 EP4CE10F17C8 正点原子开发板上,结合 SDRAM、LCD 屏幕等硬件模块与 Avalon-MM 突发传输控制、SDRAM 控制器、SDRAM 桥控制器等软件模块,完成了软硬件协同设计。最后通过嵌入式 C 程序的开发,实验实现了兼容驱动多种类型 LCD 屏幕的功能,并能够显示指定颜色和宽度的彩条。

关键词: LCD 屏幕, Qsys 开发, NiosII 软核

## 1 引言

当今世界,电子信息技术以极快的速度在发展,各种各样的电子产品在我们的日常生活中都变得必不可少。比如手机、电脑等等。这些产品的设计开发,当然少不了最基础的 LCD 显示器。LCD 显示器作为人机交互的关键窗口,其驱动与控制技术的实现至关重要。随着可编程逻辑器件(FPGA)技术的成熟,其并行处理能力、高集成度和可重构性使其在图像处理和显示控制领域展现出巨大潜力。特别是基于 FPGA 的片上可编程系统(SOPC)技术,允许设计者将处理器核、存储器接口、外设接口等集成在单一芯片上,为复杂的嵌入式显示系统提供了高效灵活的解决方案。

在此背景下,本实验旨在探索和实践一种基于 SOPC 的 LCD 显示控制系统设计方法。实验通过 Altera 公司的 Qsys 系统集成工具,利用其提供的 IP 核,在 EP4CE10F17C8 FPGA 开发板上搭建了一个包含 Nios II 嵌入式软核处理器的 SOPC 系统。该系统整合了 SDRAM、LCD 屏幕等关键硬件模块,并利用 Avalon-MM 突发传输控制、SDRAM 控制器及桥控制器等软件模块,实现了高效的软硬件协同工作。通过开发嵌入式 C 程序,本实验成功实现了对多种类型 LCD 屏幕的兼容驱动,并能在屏幕上显示指定颜色和宽度的彩条。这一实践不仅完整展示了基于 FPGA 的嵌入式系统设计全流程,也为软硬件协同开发提供了宝贵的实践经验,为未来构建更为复杂的嵌入式系统奠定了坚实基础。

# 2 系统总体硬件设计




图 1 系统框图

该系统框图展示了一个基于 FPGA 的嵌入式系统,其核心目标是驱动一个 LCD 显示屏显示内容。图中浅蓝色背景框内的部分代表了在 FPGA 芯片内部实现的逻辑和组件,框外的 SDRAM 和 RGB/MCU LCD 是外部物理器件。

## 各模块功能及连接关系解释

### 1. Nios II 处理器 (Nios II)

• 功能: 这是系统的"大脑",一个软核嵌入式处理器。它负责运行用户编写的 C 程序,执行控制逻辑,准备要显示的数据,以及配置其他外设(如 LCD

驱动模块)。

#### • 连接:

- 连接到 **LCD 驱动模块**: Nios II 通过控制总线向 LCD 驱动模块发送命令和配置参数(例如,要显示的颜色、彩条宽度、启动显示等)。
- 连接到 **Avalon-MM 桥接模块**: Nios II 通过 Avalon 总线访问系统中的 其他 IP 核,最主要的是访问 SDRAM。它可以向 SDRAM 中写入要显示的图像数据,或者从中读取程序代码和运行时数据。
- (隐含连接) 通常由 PLL 提供工作时钟。

## 2. PLL (Phase-Locked Loop, 锁相环)

• 功能: 时钟管理单元。它接收外部时钟信号,并根据系统需求生成不同频率、相位的稳定时钟信号,供 FPGA 内部的各个模块使用,如 Nios II 处理器、SDRAM 控制器等。

### • 连接:

- (隐含连接) 为 Nios II、SDRAM 控制器以及其他 FPGA 内部逻辑提供时钟。
- 图中明确指向 **SDRAM 控制器**,表明它为 **SDRAM** 控制器提供精确的工作时钟。

### 3. SDRAM 控制器 (SDRAM Controller)

• 功能: 这是一个 IP 核,负责管理与外部 SDRAM 芯片的物理接口和通信协议。它处理 SDRAM 的初始化、刷新、读写时序等复杂操作,将来自 Avalon 总线的简单读写请求转换为 SDRAM 能理解的命令。

#### • 连接:

- 连接到外部 SDRAM 芯片: 进行物理层的数据交换。
- 连接到 **Avalon-MM 桥接模块:** 作为 Avalon 总线的从设备,接收来自 Nios II 或 SDRAM 桥控制模块的读写请求。
- 接收来自 PLL 的时钟信号。

## 4. 外部 SDRAM (Synchronous Dynamic Random-Access Memory)

- 功能: 大容量的动态随机存储器,用作系统的主内存。在本系统中,它主要用于存储 LCD 显示的帧缓冲数据(即屏幕上每个像素的颜色信息),也可能存储 Nios II 处理器的程序代码和运行时数据。
- 连接: 与 FPGA 内部的 SDRAM 控制器相连。

## 5. Avalon-MM 桥接模块 (Avalon-MM Bridge Module)

• 功能: Avalon Memory-Mapped (Avalon-MM) 是一种片上总线标准。这个桥接模块是系统总线的核心组件,用于连接不同的 Avalon 主设备(如 Nios II、SDRAM 桥控制模块)和从设备(如 SDRAM 控制器)。它负责地址译码、数据通路切换和总线仲裁。

#### • 连接:

- 连接到 Nios II (作为主设备)。
- 连接到 SDRAM 控制器 (作为从设备)。
- 连接到 SDRAM 桥控制模块 (作为主设备,用于访问 SDRAM)。

#### 6. SDRAM 桥控制模块 (SDRAM Bridge Control Module)

• 功能: 这个模块很可能是一个专用的数据搬运控制器,例如 DMA(Direct Memory Access)控制器,专门负责高效地从 SDRAM 中读取显示数据,并将其送往显示流水线的下一级(FIFO)。它能以突发模式高速读取 SDRAM 中的数据,减轻 Nios II 处理器的负担。

#### • 连接:

- 连接到 **Avalon-MM 桥接模块:** 作为 Avalon 主设备,发起对 **SDRAM** 的读操作。
- 连接到 FIFO: 将从 SDRAM 读取到的显示数据写入 FIFO。

### 7. FIFO (First-In, First-Out) 缓冲器

• 功能: 先入先出缓冲存储器。它在数据速率可能不匹配的两个模块之间起到缓冲作用。在此,它用于缓冲从 SDRAM 高速读取的显示数据,然后 LCD 驱动模块可以按照自己的固定速率从中读取数据,平滑数据流。

#### • 连接:

- 接收来自 SDRAM 桥控制模块的数据。
- 向 LCD 驱动模块输出数据。

### 8. LCD 驱动模块 (LCD Driver)

• 功能: 这是一个 IP 核,负责生成驱动 LCD 屏幕所需的特定时序信号(如行同步、场同步、像素时钟)和数据信号。它从 FIFO 中读取像素数据,按照 LCD 的时序要求将其输出到外部 LCD 屏幕。

#### • 连接:

- 接收来自 FIFO 的像素数据。
- 接收来自 Nios II 的控制/配置信号。
- 输出驱动信号到外部 RGB/MCU LCD。
- 通过 SDRAM 桥接、Avalon-MM 桥接、SDRAM 控制器,读取 LCD 的设置信息

## 9. RGB/MCU LCD (外部 LCD 显示屏)

- 功能: 物理显示设备。它接收来自 LCD 驱动模块的 RGB 数据信号和控制信号,并将图像显示出来。
- 连接: 与 FPGA 内部的 LCD 驱动模块相连。

## 数据流总结 (以显示为例)

- 1. **数据准备:** Nios II 处理器计算或准备好要显示的彩条数据(像素颜色信息), 并将这些数据通过 **Avalon-MM 桥接模块**写入到外部 **SDRAM** 的帧缓冲区中。
- 2. 数据读取与传输:
  - SDRAM 桥控制模块被触发后,通过 Avalon-MM 桥接模块和 SDRAM 控制器,以突发模式从 SDRAM 中高速读取帧缓冲数据。
  - 读取到的数据被写入 FIFO 缓冲器。

## 3. 数据显示:

• LCD 驱动模块按照其工作时钟和 LCD 的刷新率,从 FIFO 中读取像 素数据。

- 同时, LCD 驱动模块生成符合 LCD 接口规范的控制时序信号。
- 像素数据和控制信号一起被发送到外部 RGB/MCU LCD,最终在屏幕上显示出彩条。

## 控制流总结

- Nios II 控制整个流程的启动、配置 LCD 驱动参数(如分辨率、颜色模式、彩条宽度等)、管理 SDRAM 中的数据等。
- PLL 提供稳定的时钟,确保各模块同步协调工作。
- 各个**桥接模块**和**控制器**则根据 Nios II 的指令或预设逻辑,自动完成数据在不同接口和存储器之间的传输。

该系统体现了 SOPC 设计的典型特点——软硬件协同工作: Nios II 负责灵活的控制和算法处理(软件层面),而 FPGA 内部的专用硬件 IP 核(如 SDRAM 控制器、SDRAM 桥控制模块、LCD 驱动)负责高速、实时的信号处理和数据传输(硬件层面)。

## 3 系统总体软件设计




图 2 系统框图

## 4 系统软件设计与实现

本实验的软件设计主要围绕 Nios II 处理器的嵌入式 C 程序开发展开,核心目标是通过程序控制 SDRAM 中的显存数据,实现 LCD 屏幕的彩条显示功能。以下是软件设计的主要内容和实现过程。

## 4.1 软件功能概述

软件部分的主要功能包括:

- 初始化 LCD 显示屏,配置其分辨率、颜色模式等参数。
- 将彩条数据写入 SDRAM 的显存区域,按照屏幕的高度分为五个等宽区域, 分别显示红色、白色、黑色、绿色和蓝色。
- 刷新数据缓存,确保 SDRAM 中的数据能够正确传输到 LCD 屏幕进行显示。

## 4.2 代码实现分析

以下是代码的主要实现步骤:

#### 1. LCD 初始化

通过调用 MY\_LCD\_Init () 函数完成 LCD 的初始化,配置屏幕的分辨率和方向等参数。LCD 的宽度和高度信息存储在全局变量 lcdgui 中,便于后续操作。

#### 2. 显存地址分配

显存的起始地址通过以下代码定义:

```
alt_u16 *ram_disp = (alt_u16 *)(SDRAM_BASE + SDRAM_SPAN - 2049000);
```

该地址位于 SDRAM 的末尾,用于存储 LCD 显示的像素数据。

#### 3. 彩条数据写入

通过双重循环遍历屏幕的每个像素点,根据其所在的高度范围,将对应的颜色值写入显存:

• 红色: 高度范围为屏幕的前 1/5。

- 白色: 高度范围为屏幕的 1/5 到 2/5。
- 黑色: 高度范围为屏幕的 2/5 到 3/5。
- 绿色: 高度范围为屏幕的 3/5 到 4/5。
- 蓝色: 高度范围为屏幕的最后 1/5。

颜色值通过 16 位 RGB565 格式表示,例如红色为 0 xf800,绿色为 0 x07e0,蓝色为 0 x001f。

```
for(i = 0; i < lcdgui.width; i++) {
    for(j = 0; j < lcdgui.height; j++) {
        if(j < lcdgui.height / 5)
            *(ram_disp++) = 0xf800; // 红色
        else if(j < (lcdgui.height / 5 * 2))
            *(ram_disp++) = 0xffff; // 白色
        else if(j < (lcdgui.height / 5 * 3))
            *(ram_disp++) = 0x0; // 黑色
        else if(j < (lcdgui.height / 5 * 4))
            *(ram_disp++) = 0x07e0; // 绿色
        else
        if(j < (lcdgui.height / 5 * 4))
        *(ram_disp++) = 0x001f; // 蓝色
        else
```

#### 4. 数据缓存刷新

在数据写入 SDRAM 后,通过调用 alt\_dcache\_flush\_all () 刷新数据缓存,确保数据能够正确传输到 LCD 屏幕。

## 4.3 运行结果

程序运行后,LCD 屏幕按照预期显示五种颜色的彩条,每种颜色占屏幕高度的 1/5,依次为红色、白色、黑色、绿色和蓝色。该功能验证了系统软硬件协同设计的正确性和可靠性。

# 5 调试结果




图 3 彩条测试结果

## 6 附录:原程序设计

附录内主要是业务程序及 Qsys 配置等,一些公有的 IP 核、NoisII 驱动等内容省略。

## 6.1 NoisII 软核 C 程序 main.c

```
#include <stdio.h>
2 #include "system.h"
3 #include "io.h"
4 #include "alt_types.h"
s | #include "altera_avalon_pio_regs.h"
6 #include "sys/alt_irq.h"
7 #include "unistd.h"
8 #include <string.h>
9 #include "App/mculcd.h"
10 #include "sys/alt cache.h"
12 extern _lcd_dev lcddev; //管理LCD重要参数
13 _lcd_gui lcdgui;
15 //SDRAM显存的地址
16 alt_u16 *ram_disp = (alt_u16 *)(SDRAM_BASE + SDRAM_SPAN - 2049000);
18 int main()
19 {
      int i,j;
      MY_LCD_Init();
                                   //LCD初始化
      lcdgui.width = lcddev.height;
      lcdgui.height = lcddev.width;
24 //向 sdram 中 写 数 据,
     for(i=0;i<lcdgui.width;i++){</pre>
        for(j=0;j<lcdgui.height;j++){</pre>
          if(j<lcdgui.height/5)</pre>
              *(ram_disp++) = 0xf800;
                                          //红色
          else if(j<(lcdgui.height/5*2))</pre>
              *(ram_disp++) = 0xffff;
                                            //白色
          else if(j<(lcdgui.height/5*3))</pre>
31
```

## 6.2 Qsys 配置




图 4 Qsys 中 IP 核配置

## 6.3 Verilog 顶层文件

```
module Nios_II_colorbar(

//时钟和复位接口
input sys_clk, //晶振时钟
input sys_rst_n, //按键复位

//SDRAM 接口
output sdram_clk,
```

```
output [12:0]
                        sdram_addr,
      output [ 1:0]
                        sdram_ba,
10
      output
                        sdram_cas_n,
11
                        sdram_cke,
      output
                        sdram_cs_n,
13
      output
      inout
              [15:0]
                        sdram_dq,
14
      output [ 1:0]
                        sdram_dqm,
15
      output
                        sdram_ras_n,
16
                        sdram_we_n,
17
      output
      //EPCS Flash 接口
19
      output
                        epcs_dclk,
20
      output
                        epcs_sce,
21
                        epcs_sdo,
22
      output
                        epcs_data0,
      input
23
24
      //LCD接口
25
                                       //LCD复位信号
      output
                        lcd_rst
26
                                       //LCD背光控制
                        lcd_bl
27
      output
                                       //LCD RGB:DE MCU:CS
                        lcd_de_cs
      output
                        lcd_vs_rs
                                       //LCD RGB: VS
                                                      MCU:RS
      output
                                    , //LCD RGB:HS
      output
                        lcd_hs_wr
                                                      MCU: WR
30
                        lcd_clk_rd , //LCD RGB:CLK MCU:RD
      output
      inout
              [15:0]
                        lcd_data
                                      //LCD DATA
33 );
35 //reg define
37 //wire define
38 wire
               clk_100m_shift;
               sys_clk_100m;
39 wire
               clk_50m_pll;
40 wire
41 wire
               lcd_clk;
42 wire
               pll_locked;
43 wire
               rst_n;
45 //读写 SDRAM 桥接信号
46 wire
               bridge_write;
47 wire
               bridge_read;
```

```
48 wire [15:0] bridge_writedata;
49 wire [15:0] bridge_readdata;
so wire [25:0] bridge_address;
si wire [ 9:0] bridge_burstcount;
52 wire
            bridge_waitrequest;
            bridge_readdatavalid;
53 wire
55 //source_st_fifo信号
solvine [9:0] source_fifo_wrusedw;
58 //LCD驱动模块接口信号
s9 wire lcd_data_req;
60 wire [15:0] lcd_pixel_data;
62 //LCD初始化完成
63 Wire
            lcd_init_done
64 wire [15:0] lcd_id
          {\tt mlcd\_cs\_n\_init}
65 wire
66 wire
            mlcd_wr_n_init
            mlcd_rd_n_init
67 wire
68 wire
            mlcd_rst_n_init
            mlcd_rs_init
69 wire
70 wire
            mlcd_bl_init
            mlcd_data_dir_init;
71 wire
vire [15:0] mlcd_data_out_init;
vire [15:0] mlcd_data_in_init;
75 //*****************
76 //**
                       main code
79 assign rst_n = sys_rst_n & pll_locked;
80 assign sdram_clk = clk_100m_shift;
82 //例化锁相环模块
83 pll u_pll (
                                      (sys_clk
    .inclk0
                                                ),
84
                                      (~sys_rst_n),
     .areset
                                      (sys_clk_100m),
     .c0
86
```

```
//QSYS 系统时钟
                                              (clk_100m_shift),
       .c1
87
          //SDRAM 时钟
       .c2
                                              (clk_50m_pll),
88
          //LCD 驱动时钟
       .locked
                                              (pll_locked)
89
       );
90
92 //例 化 QSYS 系 统
93 qsys u_qsys(
       //时钟和复位
95
       .clk_clk
                                              (sys_clk_100m),
96
                                              (rst_n),
       .reset_reset_n
97
       //EPCS
99
                                              (epcs_dclk),
       .epcs_flash_dclk
100
       .epcs_flash_sce
                                              (epcs_sce
                                                         ),
101
       .epcs_flash_sdo
                                              (epcs_sdo ),
102
                                              (epcs_data0),
       .epcs_flash_data0
       //SDRAM
105
                                              (sdram_addr),
       .sdram_addr
       .sdram_ba
                                              (sdram_ba),
107
                                              (sdram_cas_n),
       .sdram_cas_n
108
                                              (sdram cke),
       .sdram cke
       .sdram_cs_n
                                              (sdram_cs_n),
110
       .sdram_dq
                                              (sdram_dq),
       .sdram_dqm
                                              (sdram_dqm),
                                              (sdram_ras_n),
       .sdram_ras_n
113
                                              (sdram_we_n),
       .sdram_we_n
115
       //读写SDRAM的桥
       .sdram_bridge_slave_waitrequest
                                              (bridge_waitrequest),
117
       .sdram_bridge_slave_readdata
                                              (bridge_readdata),
118
       .sdram_bridge_slave_readdatavalid
                                              (bridge_readdatavalid),
       .sdram_bridge_slave_burstcount
                                              (bridge_burstcount),
120
       .sdram_bridge_slave_writedata
                                              (bridge_writedata),
121
       .sdram_bridge_slave_address
                                              (bridge_address),
122
```

```
.sdram_bridge_slave_write
                                             (bridge write),
       .sdram_bridge_slave_read
                                             (bridge_read),
124
       .sdram_bridge_slave_byteenable
                                             (2'b11),
125
       .sdram_bridge_slave_debugaccess
                                             (),
      //PIO 输入输出
128
                                             (mlcd_cs_n_init),
       .mlcd_cs_n_export
129
                                             (mlcd_wr_n_init),
       .mlcd_wr_n_export
130
                                             (mlcd_rd_n_init),
       .mlcd_rd_n_export
                                             (mlcd_rst_n_init),
       .mlcd_rst_n_export
       .mlcd_rs_export
                                             (mlcd_rs_init),
       .mlcd_bl_export
                                             (mlcd_bl_init),
134
       .lcd_data_in_export
                                             (mlcd_data_in_init),
       .lcd_data_out_export
                                             (mlcd_data_out_init),
136
       .lcd_data_dir_export
                                             (mlcd_data_dir_init),
       .lcd_init_done_export
                                             (lcd_init_done),
          LCD初始化完成
       .lcd_id_export
                                             (lcd_id)
          LCD ID
      );
142 //读写 SDRAM 桥 控制模块
sdram_bridge_control u_bridge_ctrl(
       .clk
                                             (sys_clk_100m),
144
                                             (rst_n & lcd_init_done),
       .rst_n
145
       .bridge_write
                                             (bridge_write),
147
       .bridge_read
                                             (bridge_read),
       .bridge_address
                                             (bridge_address),
149
                                             (bridge_burstcount),
       .bridge_burstcount
       .bridge_waitrequest
                                             (bridge_waitrequest),
       .bridge_readdatavalid
                                             (bridge_readdatavalid),
152
       .lcd id
                                             (lcd_id),
154
       .source_fifo_wrusedw
                                             (source_fifo_wrusedw)
155
      );
158 // FIFO: 缓存 SDRAM中读出的数据供 LCD读取
159 fifo u_fifo(
```

```
.wrclk
                                               (sys_clk_100m),
       .rdclk
                                               (lcd_clk),
161
162
                                               (bridge_readdatavalid),
       .wrreq
163
                                               (bridge_readdata),
       .data
       .wrusedw
                                               (source_fifo_wrusedw),
165
                                               (lcd_data_req),
       .rdreq
167
                                               (lcd_pixel_data),
       . q
168
                                               (),
       .rdempty
       .aclr
                                               (~(rst_n & lcd_init_done))
171
       );
172
174 //RGB LCD 和 MCU LCD驱动
175 lcd_top u_lcd_top(
       .clk
                                               (clk_50m_pll),
176
       .rst_n
                                               (rst_n & lcd_init_done),
177
                                               (lcd_pixel_data),
       .pixel_data
178
                                               (lcd_data_req),
       .pixel_en
                                               (lcd_clk),
       .lcd_clk
181
                                               (lcd_rst),
       .lcd_rst
       .lcd_bl
                                               (lcd_bl),
183
                                               (lcd_de_cs),
       .lcd_de_cs
                                               (lcd vs rs),
       .lcd_vs_rs
       .lcd_hs_wr
                                               (lcd_hs_wr),
186
       .lcd_clk_rd
                                               (lcd_clk_rd),
       .lcd_data
                                               (lcd_data),
188
       .mlcd_cs_n_init
                                               (mlcd_cs_n_init),
       .mlcd_wr_n_init
                                               (mlcd_wr_n_init),
191
                                               (mlcd_rd_n_init),
       .mlcd_rd_n_init
       .mlcd_rst_n_init
                                               (mlcd_rst_n_init),
193
       .mlcd_rs_init
                                               (mlcd_rs_init),
194
       .mlcd_bl_init
                                               (mlcd_bl_init),
                                               (mlcd_data_dir_init),
       .mlcd_data_dir_init
196
                                               (mlcd_data_out_init),
       .mlcd_data_out_init
197
       .mlcd_data_in_init
                                               (mlcd_data_in_init ),
198
```

## 6.4 Verilog 重要驱动 1: LCD 驱动

```
***********//
2 //技术支持: www.openedv.com
3 //淘宝店铺: http://openedv.taobao.com
4 //关注微信公众平台微信号:"正点原子",免费获取FPGA & STM32资料。
5 //版权所有,盗版必究。
6 //Copyright(C) 正点原子 2018-2028
7 //All rights reserved
8 //
9 // File name: mlcd_driver
10 // Last modified Date: 2018/1/30 11:12:36
11 // Last Version: V1.1
12 // Descriptions: MCU LCD驱动
14 // Created by: 正点原子
                  2018/1/29 10:55:56
15 // Created date:
16 // Version:
                   V1.0
17 // Descriptions: The original version
18 //
19 //
                  正点原子
20 // Modified by:
                  2018/8/15 14:23:12
21 // Modified date:
22 // Version:
                   V1.1
23 // Descriptions: Intel8080总线
```

```
24 //
25 //
26 //
28 module mlcd_driver(
                                 //时钟
     input
                   clk
                                 //复位, 低电平有效
     input
                   rst_n
30
                  mlcd_bl
                                 //MCU LCD 背光控制信号
     output
31
                                 //MCU LCD 片选信号
     output
                  mlcd_cs
                  mlcd_rst ,
                                 //MCU LCD 复位信号
     output
33
                                 //MCU LCD 写使能信号
     output
                  mlcd_wr
                                 //MCU LCD 读使能信号
                   mlcd_rd
     output
35
     output
                   mlcd_rs
                                 //MCU LCD 指令/数据控制信号
36
                                 //MCU LCD 双向数据总线
     output [15:0] mlcd_data ,
38
                   lcd_init_done, //LCD初始化完成
     input
     input
            [15:0] lcd_id
                                 //LCD ID
     input [15:0] pixel_data,
                                //从 f i f o 中 读 出 的 数 据
41
                                 //fifo读使能信号
     output reg
                   rd_en
42
     );
43
45 //parameter define
46 parameter idle = 2'd0;
parameter step1 = 2'd1;
parameter step2 = 2'd2;
49 parameter step3 = 2'd3;
51 //reg define
52 reg
            lcd_done_d0;
53 reg
            lcd_done_d1;
54 reg [15:0] lcd_id_r;
56 reg [10:0] lcd_height;
reg [10:0] lcd_width;
58
```

```
59 reg
           wr_r;
60 reg
           rd_r;
61 reg
           rs_r;
62 reg [15:0] data_r;
64 reg [2:0] wr_step;
65 reg [10:0] h_cnt;
66 reg [10:0] v_cnt;
67 reg [10:0] h_blank_cnt;
reg [10:0] v_blank_cnt;
70 //wire define
vire pos_lcd_done;
73 //*****************************
                       main code
75 //******************
assign mlcd_bl = 1'b1;
                              //设置屏幕背光为最亮
                              //片选信号低电平有效
78 assign mlcd_cs = 1'b0;
79 assign mlcd_rst = 1'b1;
                              //初始化完成后, LCD不复位
80 assign mlcd_wr = wr_r;
                              //LCD写信号
                              //LCD读信号
assign mlcd_rd = rd_r;
assign mlcd_rs = rs_r;
                              //LCD指令/数据控制信号
83 assign mlcd_data = data_r;
                              //LCD数 据 线
85 assign pos_lcd_done = ~lcd_done_d1 & lcd_done_d0;
87 //lcd_init_done上升沿
88 always@(posedge clk or negedge rst_n) begin
     if(!rst_n) begin
         lcd_done_d0 <= 1'b0;</pre>
90
         lcd_done_d1 <= 1'b0;</pre>
91
     end
92
     else begin
93
         lcd_done_d0 <= lcd_init_done;</pre>
         lcd_done_d1 <= lcd_done_d0;</pre>
95
     end
97 end
```

```
99 always@(posedge clk or negedge rst_n) begin
       if(!rst_n)
100
           lcd_id_r <= 16'd0;</pre>
101
       else if(pos_lcd_done)
           lcd_id_r <= lcd_id;</pre>
104 end
105
106 //利用状态机向LCD控制器写指令及数据
always@(posedge clk or negedge rst_n) begin
       if(!rst_n) begin
                        <= 1'b1;
           wr_r
109
           rd_r
                        <= 1'b1;
110
                        <= 1'b0;
           rs_r
111
                        <= 16 'd0;
           data_r
           rd_en
                        <= 1'b0;
113
           lcd_height <= 11'b0;</pre>
114
           lcd_width
                        <= 11'b0;
115
                        <= 11'd0;
           h\_cnt
116
                        <= 11'b0;
           v_cnt
           h_blank_cnt <= 11'b0;
           v_blank_cnt <= 11'b0;</pre>
119
                        <= idle;
           wr_step
       end
121
       else begin
122
           case(wr_step)
                idle: begin
124
                    rd_r
                              <= 1'b1;
                    wr_r
                              <= 1'b1;
126
                              <= 1'b0;
127
                    rd_en
                    if(lcd_done_d1) begin
                        wr_step <= step1;</pre>
129
                                                    //根据LCD ID,选择不同的
                         case(lcd_id_r)
                             寄存器指令与分辨率
                             16'h9341 : begin
                                 lcd_width
                                             <= 11'd320-1'b1;
                                 lcd_height <= 11'd240-1'b1;</pre>
                                 h_blank_cnt <= 30;
134
                                 v_blank_cnt <= 10;</pre>
135
```

```
end
136
                               16'h5310 : begin
137
                                    lcd_width <= 11'd480-1'b1;</pre>
138
                                    lcd_height <= 11'd320-1'b1;</pre>
139
                                    h_blank_cnt <= 80;
                                    v_blank_cnt <= 45;</pre>
141
                               end
142
                               16'h5510 : begin
                                    lcd_width <= 11'd800-1'b1;</pre>
144
                                    lcd_height <= 11'd480-1'b1;</pre>
145
                                    h_blank_cnt <= 11'd200;
146
                                    v_blank_cnt <= 11'd15;</pre>
147
                               end
148
                               16'h1963 : begin
149
                                    lcd_height <= 11'd800-1'b1;</pre>
                                    lcd_width <= 11'd480-1'b1;</pre>
                                    h_blank_cnt <= 11'd200;
152
                                    v_blank_cnt <= 11'd15;</pre>
153
                               end
154
                               default : wr_step <= idle;</pre>
                           endcase
                      end
157
                      else
                          wr_step <= idle;
159
                 end
                                                                     //发送写 GRAM指
                 step1: begin
161
                     wr_r <= 1'b0;
                     rs_r <= 1'b0;
163
                      if(lcd_id_r == 16'h5510)
                          data_r <= 16'h2c00;
165
                      else
166
                          data_r <= 16'h002c;
                      if(wr_r == 1'b0) begin
168
                          wr_r <= 1'b1;
169
                          wr_step <= step2;</pre>
                      end
171
                 end
172
                 step2 : begin
173
```

```
wr_r <= 1'b1;
174
                    h_cnt <= h_cnt + 1'b1;
175
                    if(h_cnt == lcd_width + h_blank_cnt + 1'b1) begin
176
                         h_cnt <= 11'd0;
                         v_cnt <= v_cnt + 1'b1;</pre>
                         if(v_cnt == lcd_height + v_blank_cnt + 1'b1)
                             begin
                             v_cnt <= 11'd0;
                             wr_step <= idle;</pre>
181
                         end
                    end
183
                    if(v_cnt >= v_blank_cnt && v_cnt <= (lcd_height +</pre>
184
                        v_blank_cnt)) begin
                         if(h_cnt >= h_blank_cnt && h_cnt <= (lcd_width +</pre>
185
                            h_blank_cnt))
                             wr_step <= step3;</pre>
186
                         if(h_cnt == h_blank_cnt - 1'b1) //提前拉高fifo
187
                             读使能信号
                             rd_en <= 1'b1;
188
                         else
                             rd_en <= 1'b0;
                    end
191
                     else
                         rd_en <= 1'b0;
193
                end
                step3: begin
                                                                 //写像素数据
                    wr_r <= 1'b0;
196
                    rs_r <= 1'b1;
                    data_r <= pixel_data;</pre>
198
                    wr_step <= step2;</pre>
                    if(h_cnt == lcd_width + h_blank_cnt + 1'b1)
                         rd_en <= 1'b0;
201
                    else
                         rd_en <= 1'b1;
203
                end
204
           endcase
       end
206
207 end
208
```

```
endmodule
```

## 6.5 Verilog 重要驱动 2: SDRAM 控制器

```
module sdram_bridge_control(
     input
                         clk
     input
                         rst_n
                         bridge_write
     output
             reg
                         bridge_read
     output
             reg
                  [25:0] bridge_address
     output
             reg
                  [9:0] bridge_burstcount
     output
             reg
     input
                         bridge_waitrequest
                         bridge_readdatavalid
10
     input
11
                  [15:0] lcd_id
     input
     input
                  [ 9:0] source_fifo_wrusedw
     );
14
 //parameter define
18 //SDRAM 存储容量 = 2~13(row)*2~9(col)*4(bank)*2(byte)
parameter SDRAM_SPAN = 33554432;
21 //LCD存储图像地址参数设置(800*480)
22 parameter sdram_addr_start = SDRAM_SPAN - 2048000 - 1000;
     sdram显存起始地址;
parameter sdram_addr_end_320_240 = sdram_addr_start + 153600;
                                                                 //结
     東地址 (320*240)
parameter sdram_addr_end_480_272 = sdram_addr_start + 261120;
                                                                 //结
     東地址(480*272)
parameter sdram_addr_end_480_320 = sdram_addr_start + 307200;
     東地址(480*320)
parameter sdram_addr_end_800_480 = sdram_addr_start + 768000;
     東地址 (800*480)
parameter sdram_addr_end_1024_600 = sdram_addr_start + 1228800; //结
     東地址 (1024*600)
28 parameter sdram_addr_end_1280_800 = sdram_addr_start + 2048000; //结
```

```
東地址 (1280*800)
29 parameter burstcount
                              = 10'd512;
    SDRAM 突发长度
parameter burst_addr
                              = 11'd1024;
    次突发的地址长度
31 parameter usedw_wr
                              = 512;
                                                           //读
    fifo的数据深度
33 //reg define
                          //读fifo端读取数据的sdram地址
reg [25:0] address_rd;
                           //计数一次突发读数据过程中已读取的个数
reg [9:0] cnt_burst;
                            //step
           step;
36 reg
37 reg
           step_1;
38 reg [25:0] sdram_addr_end; //sdram显存结束地址
40 //wire define
                           //开始突发标志
41 wire burst_start;
43 //*******************************
44 //**
                      main code
45 //********************
47 //采集 step 上升沿信号,标志着突发传输指令已发出
48 assign burst_start = (~step_1) & step;
50 //寄存step信号, 用于边沿捕获
always @ (posedge clk or negedge rst_n ) begin
     if(!rst_n )
        step_1 <= 1'b0;
53
     else
        step_1 <= step;</pre>
56 end
s always @ (*) begin
     case(lcd_id)
59
        16'h4342 : sdram_addr_end = sdram_addr_end_480_272 ;
        16'h7084 : sdram_addr_end = sdram_addr_end_800_480 ;
61
        16'h7016 : sdram_addr_end = sdram_addr_end_1024_600;
        16'h1018 : sdram_addr_end = sdram_addr_end_1280_800;
63
```

```
16'h9341 : sdram_addr_end = sdram_addr_end_320_240 ;
          16'h5310 : sdram_addr_end = sdram_addr_end_480_320 ;
65
          16'h5510 : sdram_addr_end = sdram_addr_end_480_320 ;
          16'h1963 : sdram_addr_end = sdram_addr_end_480_320 ;
      default : sdram_addr_end = sdram_addr_end_480_272 ;
      endcase
70 end
72 //读 SDRAM的 地 址
always @ (posedge clk or negedge rst_n ) begin
      if(!rst n )
          address_rd <= sdram_addr_start;
75
      else if (address_rd == sdram_addr_end)
76
               address_rd <= sdram_addr_start;</pre>
      else if (burst_start)
          address_rd <= address_rd + burst_addr;
80 end
82 //计数突发读出的数据个数
83 always @ (posedge clk or negedge rst_n) begin
      if(!rst_n)
          cnt_burst <= 10'b0;</pre>
85
      else if (cnt_burst == burstcount)
          cnt_burst <= 10'b0;</pre>
87
      else if (bridge_readdatavalid)
          cnt_burst <= cnt_burst + 1'b1;</pre>
90 end
92 //fifo中的数据量低于512时, 从sdram中读数据
93 always @ (posedge clk or negedge rst_n) begin
      if(!rst_n) begin
          step
                                <= 1'b0;
95
          bridge_read
                                <= 1'b0;
          bridge_write
                                <= 1'b0;
          bridge_address
                                <= 26'b0;
          bridge_burstcount
                                <= 10 'b0;
      end
100
      else if((! bridge_waitrequest) && (source_fifo_wrusedw < usedw_wr</pre>
          )
```

```
&&(cnt_burst == 10'd0) ) begin //从 sdram读数据
102
           case(step)
103
                1'b0: begin
104
                    step
                                          <= 1'b1;
105
                    bridge_read
                                           <= 1'b1;
                    bridge_write
                                           <= 1'b0;
107
                    bridge_address
                                          <= address_rd;
108
                    bridge_burstcount
                                          <= burstcount;
109
                end
110
                1'b1: begin
                    bridge_read
                                        <= 1'b0;
                    bridge_address
                                        <= 26'b0;
113
                    bridge_burstcount <= 10'b0;</pre>
114
                end
           default: ;
           endcase
117
       end
118
       else if (cnt_burst == burstcount)
           step <= 1'b0;
120
121 end
123 endmodule
```