

# 电子信息虚拟仿真实验报告

实验 1: 动态扫描显示电路

学院	卓越学院
学号	23040447
姓名	陈文轩
专业	智能硬件与系统(电子信息工程)

2025年3月16日

# 目录

1	<u> </u>	电路设计 (verilog)	1
	1.1	实验1	1
	1.2	实验 2	3
	1.3	实验 3	3
2	远程	平台操作截图	4
	2.1	实验 1: 学号显示	4
	2.2	实验 2: 计数器跳变截图	5
	2.3	实验 3: 数字钟	6
3	实验	设计过程简要介绍	7
	3.1	实验 1: 学号显示	7
		3.1.1 模块接口	7
		3.1.2 实现细节	8
		3.1.3 主要功能模块	8
	3.2	实验 2: 计数器	8
	3 3	实验 3· 数字钟	9

# 1 顶层电路设计 (verilog)

#### 1.1 实验 1

```
∃module top_seg_led(
| //global clock
input
input
                                                      sys_clk ,
sys_rst_n,
                                                                                              // 全局时钟信号
// 复位信号(低有效)
               //seg_led interface
output [7:0] seg_sel ,
output [7:0] seg_led
                                                                                              // 数码管位选信号
// 数码管段选信号
              output
output
    //wire define
wire [32:0]
wire [7:0]
wire
wire
                                        data;
point;
en;
sign;
                                                                                              // 数码管显示的数值
// 数码管小数点的位置
// 数码管显示使能信号
// 数码管显示数据的符号位
                 [32:0]
[7:0]
assign data=23040447;
assign en=1'b1;
assign point=6'b0000000;
assign sign=1'b0;
//数码管动态显示模块
Dseg_led u_seg_led(
_.clk (sys,
_rst_n (sys,
                                                 (sys_clk ),
(sys_rst_n),
              .data
.point
.en
.sign
                                                  (data
(point
(en
(sign
                                                                                              // 显示的数值
// 小数点具体显示的位置,高电平有效
// 数码管使能信号
// 符号位,高电平显示负号(-)
              .seg_sel
.seg_led
                                                 (seg_sel ),
(seg_led )
                                                                                              // 位选
// 段选
    );
     endmodule
```

图 1 实验 1: 顶层电路设计

```
module seg_led(
input
input
                                             clk ,
rst_n ,
                                                                       // 时钟信号
// 复位信号
                                             data ,
point ,
en ,
sign ,
                                                                       // 8位麴码管要显示的数值
// 小数点具体显示的位置,从高到低,高电平有效
// 数码管使能信号
// 符号位(高电平显示"-"号)
      output reg [7:0] output reg [7:0]);
                                                                       // 数码管位选,最左侧数码管为最高位
// 数码管段选
                                             seg_sel,
seg_led
//parameter define
localparam CLK_DIVIDE = 4'd10 ;
localparam MAX_NUM = 13'd5000 ;
                                                                        // 时钟分频系数
// 对数码管驱动时钟(5MHz)计数1ms所需的计数值
//reg define
reg [ 3:0]
                                          clk_cnt;
dri_clk;
num;
cnt0;
flag;
cnt_sel;
num_disp;
dot_disp;
                                                                       // 时钟分频计数器
// 据码管的驱动时钟,5MHZ
32位5位码等存器
/ 据码管驱动时钟计数器
/ 标志信气传志音CHTO计数达1ms)
/ 据码管位设计数器
/ 编码管位设计数器
/ 当前数码管显示的数点
           [31:0]
[12:0]
         [2:0]
[3:0]
//wire define wire [3:0]
                                           dataO, data1, data2, data3, data4, data5, data6, data7;
```

图 2 实验 1: 数码管显示模块

图 3 实验 1: 数码管显示模块

```
// 计频器循环选择多个数码管
日always @ (posedge dri_clk or negedge rst_n) begin
if (!rst_n)
cnt_sel <= 3'b0;
else if(flag) begin
if(cnt_sel < 3'd7)
cnt_sel <= cnt_sel + 1'b1;
else
cnt_sel <= 3'b0;
end
end
// 控制数码管位选信号
日always @ (posedge dri_clk or negedge rst_n) begin
if (!rst_n) begin
seg_sel <= 8'b11111111;
num_disp <= 4'b0;
dot_disp <= 1'b1;
end
else if (en) begin
seg_sel <= ~(8'b00000001 << cnt_sel);
num_disp <= num[(cnt_sel * 4) +: 4];
dot_disp <= rount[(cnt_sel);
end
else begin
seg_sel <= 8'b11111111;
num_disp <= 4'b0;
dot_disp <= 1'b1;
end
else begin
seg_sel <= 8'b11111111;
num_disp <= 4'b0;
dot_disp <= 1'b1;
end
else begin
seg_sel <= 8'b11111111;
num_disp <= 4'b0;
dot_disp <= 1'b1;
end
end
// 控制数码管段选信号
日always @ (posedge dri_clk or negedge rst_n) begin
if (!rst_n)
seg_led <= 8'hc0;
else begin
case (num_disp)
```

图 4 实验 1:数码管显示模块

```
// 控制數码管校选信号
Balways @ (posedge dri_clk or negedge rst_n) begin
if (!rst_n)
seg_led <= 8'hc0;
else begin
Case (num_disp)
4'd0: seg_led <= {dot_disp,7'b1000000};
4'd1: seg_led <= {dot_disp,7'b111001};
4'd2: seg_led <= {dot_disp,7'b0100100};
4'd3: seg_led <= {dot_disp,7'b0100000};
4'd4: seg_led <= {dot_disp,7'b010000};
4'd5: seg_led <= {dot_disp,7'b0010010};
4'd5: seg_led <= {dot_disp,7'b0010010};
4'd6: seg_led <= {dot_disp,7'b0000010};
4'd7: seg_led <= {dot_disp,7'b011000};
4'd8: seg_led <= {dot_disp,7'b011000};
4'd9: seg_led <= {dot_disp,7'b0111000};
4'd9: seg_led <= {dot_disp,7'b0000000};
endcase
end
end
end
```

图 5 实验 1: 数码管显示模块

#### 1.2 实验 2

```
// 全局时钟信号
// 复位信号(低有效)
        //seg_led interface output [7:0] seg_sel , output [7:0] seg_led
                                                        // 数码管位选信号
// 数码管段选信号
   //wire define
wire [32:0] data;
wire [7:0] point;
wire en;
wire sign;
   //计数器模块,产生数码管需要显示的数据
reg [25:0] div_counter; // 分類计數器
reg [5:0] counter; // 6位计数器,范围0-63
   -
assign data = {<mark>27'd0, counter</mark>}; // 将计数器值赋给data信号,高位补0
 assign en=1'b1;
assign point=6'b000000;
assign sign=1'b0;
//教授管动态显示模块
Eseg_led u_seg_led(
clk clk (sys
                              (sys_clk ),
(sys_rst_n),
                                                    // 时钟信号
// 复位信号
        .data
.point
.en
.sign
                             (data ),
(point ),
(en ),
(sign ),
                                                  // 显示的数值
// 小数点其体显示的位置,高电平有效
// 数码管使能信号
// 符号位,高电平显示负号(-)
                              (seg_sel ),
(seg_led )
                                                      // 位选
// 股选
   //assign seg_led[7:0]=8'b10110000;
//assign seg_sel[5:0]=8'b101010;
   endmodule
```

图 6 实验 2: 顶层电路设计

### 1.3 实验3

图 7 实验 3: 顶层电路设计

图 8 实验 3: 顶层电路设计

# 2 远程平台操作截图

## 2.1 实验 1: 学号显示



图 9 实验 1: 远程平台操作截图

### 2.2 实验 2: 计数器跳变截图




图 10 实验 2: 远程平台操作截图 1



图 11 实验 2: 远程平台操作截图 2



图 12 实验 2: 远程平台操作截图 3

# 2.3 实验 3: 数字钟



图 13 实验 3: 显示 12:00:06



图 14 实验 3: 显示 12:00:28




图 15 实验 3: 显示 15:00:36



图 16 实验 3: 显示 19:03:06

# 3 实验设计过程简要介绍

# 3.1 实验 1: 学号显示

这个实验的目的是设计一个数码管显示模块 seg\_led,该模块能够显示输入的数值,并且支持小数点显示和符号显示。模块的主要功能包括时钟分频、数值转换、数码管位选和段选控制。

#### 3.1.1 模块接口

• 输入信号

- clk: 时钟信号
- rst n: 复位信号(低电平有效)
- data: 要显示的数值(32位)
- point: 小数点显示位置(8位, 高电平有效)
- en: 数码管使能信号
- sign: 符号位(高电平显示 "-"号)
- 输出信号
  - seg\_sel: 数码管位选信号(8位)
  - seg\_led: 数码管段选信号(8位)

#### 3.1.2 实现细节

- 时钟分频:通过时钟分频器将输入时钟信号分频为数码管驱动时钟 dri clk。
- 数值转换: 将输入的 32 位二进制数值转换为 BCD 码,以便数码管显示。
- 计数器: 使用计数器生成 1ms 脉冲信号, 并循环选择 8 个数码管进行显示。
- 位选控制:根据计数器的值控制数码管的位选信号 seg sel。
- 段选控制:根据当前显示的数值和小数点位置控制数码管的段选信号 seg led。

#### 3.1.3 主要功能模块

- 时钟分频模块:将输入时钟信号分频为数码管驱动时钟。
- 数值转换模块:将输入的32位二进制数值转换为BCD码。
- 计数器模块: 生成 1ms 脉冲信号,并循环选择数码管。
- 位选控制模块: 控制数码管的位选信号。
- 段选控制模块: 控制数码管的段选信号。

通过这个实验,可以掌握数码管显示的基本原理和实现方法,包括时钟分频、数值转换、位选和段选控制等。

### 3.2 实验 2: 计数器

数码管动态显示的原理同实验 1。

## 3.3 实验 3: 数字钟

这个实验的目的是设计一个数字钟,通过数码管显示当前的时间。实验的主要步骤包括时钟信号的分频、时间的计数和显示控制。具体实现细节与实验 1 类似,但需要增加时间计数和显示的逻辑。