

低功耗、12.65 mW、2.3 V至 5.5 V可编程波形发生器

AD9833

产品特性

数字可编程频率和相位 功耗: 12.65 mW(3 V时)

输出频率范围: 0 MHz至12.5 MHz 28位分辨率: 0.1 Hz(25 MHz参考时钟)

正弦波/三角波/方波输出 2.3 V至5.5 V电源供电

无需外部元件 3线SPI接口

扩展温度范围: -40℃至+105℃

省电选项

10引脚MSOP封装 通过汽车应用认证

应用

频率激励/波形发生 液体和气流测量

传感器应用:接近度、运动和缺陷检测

线路损耗/衰减 测试与医疗设备 扫描/时钟发生器 时域反射(TDR)应用

概述

AD9833是一款低功耗、可编程波形发生器,能够产生正弦波、三角波和方波输出。各种类型的检测、信号激励和时域反射(TDR)应用都需要波形发生器。输出频率和相位可通过软件进行编程,调整简单。无需外部元件。频率寄存器为28位:时钟速率为25 MHz时,可以实现0.1 Hz的分辨率;而时钟速率为1 MHz时,则可以实现0.004 Hz的分辨率。

AD9833通过一个三线式串行接口写入数据。该串行接口能够以最高40 MHz的时钟速率工作,并且与DSP和微控制器标准兼容。该器件采用2.3 V至5.5 V电源供电。

AD9833具有省电功能。此功能允许关断器件中不用的部分,从而将功耗降至最低。例如,在产生时钟输出时,可以关断DAC。

AD9833采用10引脚MSOP封装。

功能框图




图1.

Rev. E Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or not rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2003–2012 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com

	3	录

特性1	控制寄存器	13
应用1	频率和相位寄存器	15
概述1	复位功能	16
功能框图1	休眠功能	16
修订历史2	VOUT引脚	16
技术规格3	应用信息	17
时序特性4	接地和布局	17
绝对最大额定值5	与微处理器接口	20
ESD警告5	AD9833与68HC11/68L11的接口	20
引脚配置和功能描述6	AD9833与80C51/80L51的接口	20
典型性能参数7	AD9833与DSP56002的接口	20
术语10	评估板	21
工作原理11	系统演示平台	21
电路描述12	AD9833与SPORT的接口	21
数控振荡器和相位调制器12	评估套件	21
Sin ROM12	晶振与外部时钟	21
数模转换器(DAC)12	电源	21
稳压器12	评估板原理图	22
功能描述13	评估板布局布线	23
串行接口13	外形尺寸	24
AD9833上电13	订购指南	24
延迟时间13	汽车应用级产品	24
修订历史		
2012年9月—修订版D至修订版E	2010年9月—修订版B至修订版C	
输入电流I _{INH} /I _{INL} 从10 mA更改为10 μA3	在数据手册标题和特性列表中将20 mW	
2011年4月—修订版C至修订版D	更改为12.65 mW	
更改图138	更改图6的标题和图7	7
更改表915	2010年6月—修订版A至修订版B	
删除"AD9833与ADSP-2101/ADSP-2103的接口"部分20	更改"特性"部分	
更改"评估板"部分21	更改串行接口部分	
增加"系统演示平台"部分、"AD9833与SPORT的接口" 部分和"评估套件"部分21	更改"VOUT引脚"部分	
更改"晶振与外部时钟"部分和"电源"部分21	更改"接地和布局布线"部分	
增加图32和图33, 图号重新排序21	更新"外形尺寸"	
删除"原型设计区域"部分和图3322	更改"订购指南"	
增加"评估板原理图"部分、图34和图3522	增加"汽车应用级产品"部分	24
删除表1623	2003年6月—修订版0至修订版A	
增加"评估板布局布线"部分、图36、图37和图3823	更新"订购指南"	4
更改"订购指南"24		

技术规格

除非另有说明,VDD = 2.3 V至5.5 V,AGND = DGND = 0 V, $T_A = T_{MIN}$ 至 T_{MAX} ,RSET = 6.8 k Ω (对于VOUT)。

表1.

参数1	最小值	典型值	最大值	单位	测试条件/注释
信号DAC规格					
分辨率		10		位	
更新速率			25	MSPS	
VOUT最大值		0.65		V	
VOUT最小值		38		mV	
VOUT温度系数		200		ppm/°C	
直流精度					
积分非线性		±1.0		LSB	
差分非线性		±0.5		LSB	
DDS规格(SFDR)					
动态规格					
信噪比(SNR)	55	60		dB	$f_{MCLK} = 25 \text{ MHz}, f_{OUT} = f_{MCLK}/4096$
总谐波失真(THD)		-66	-56	dBc	$f_{MCLK} = 25 \text{ MHz}, f_{OUT} = f_{MCLK}/4096$
无杂散动态范围(SFDR)					
宽带(0至奈奎斯特频率)		-60		dBc	$f_{MCLK} = 25 \text{ MHz}, f_{OUT} = f_{MCLK}/50$
窄带(±200 kHz)		-78		dBc	$f_{MCLK} = 25 \text{ MHz}, f_{OUT} = f_{MCLK}/50$
时钟馈通		-60		dBc	
唤醒时间		1		ms	
逻辑输入					
输入高电压V _{INH}	1.7			V	2.3 V至2.7 V电源供电
	2.0			V	2.7 V至3.6 V电源供电
	2.8			V	4.5 V至5.5 V电源供电
输入低电压V _{INI}			0.5	V	2.3 V至2.7 V电源供电
			0.7	V	2.7 V至3.6 V电源供电
			0.8	V	4.5 V至5.5 V电源供电
输入电流I _{INH} /I _{INL}			10	μΑ	
输入电容C™		3		pF	
电源			_		$f_{MCLK} = 25 \text{ MHz}, f_{OUT} = f_{MCLK}/4096$
VDD	2.3		5.5	V	
I _{DD}		4.5	5.5	mA	与l _{DD} 码值相关;见图7
低功耗休眠模式		0.5		mA	DAC关断,MCLK运行

¹工作温度范围为-40℃至+105℃;典型规格在25℃条件下测得。




图2. 用于测试规格的测试电路

时序特性


除非另有说明, VDD = 2.3 V至5.5 V, AGND = DGND = 0 V。1


表2.

参数	在T _{MIN} 至T _{MAX} 时的限值	单位	描述
t ₁	40	ns(最小值)	MCLK周期
t_2	16	ns(最小值)	MCLK高电平持续时间
t_3	16	ns(最小值)	MCLK低电平持续时间
t_4	25	ns(最小值)	SCLK周期
t_5	10	ns(最小值)	SCLK高电平持续时间
t_6	10	ns(最小值)	SCLK低电平持续时间
t ₇	5	ns(最小值)	FSYNC到SCLK下降沿建立时间
t _{8 min}	10	ns(最小值)	FSYNC到SCLK保持时间
t _{8 max}	t ₄ – 5	ns(最大值)	
t_9	5	ns(最小值)	数据建立时间
t ₁₀	3	ns(最小值)	数据保持时间
t ₁₁	5	ns(最小值)	SCLK高电平到FSYNC下降沿建立时间

¹通过设计保证,但未经生产测试。

时序图





绝对最大额定值

除非另有说明, $T_A = 25$ °C。

表3.

123.	
参数	额定值
VDD 至 AGND	-0.3 V 至 +6 V
VDD 至 DGND	-0.3 V 至 +6 V
AGND 至 DGND	-0.3 V 至 +0.3 V
CAP/2.5V	2.75 V
数字I/O电压至DGND	-0.3 V 至 VDD + 0.3 V
模拟I/O电压至AGND	-0.3 V 至 VDD + 0.3 V
工作温度范围	
工业(B级)	-40°C 至 +105°C
存储温度范围	-65°C 至 +150°C
最高结温	150°C
MSOP封装	
θμA热阻	206°C/W
θ _{Jc} 热阻	44°C/W
引脚温度,焊接(10秒)	300°C
IR回流焊峰值温度	220°C

注意,超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值,并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下,推断器件能否正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

ESD警告



ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路,但在遇到高能量ESD时,器件可能会损坏。因此,应当采取适当的 ESD防范措施,以避免器件性能下降或功能丧失。

引脚配置和功能描述



图5. 引脚配置

表4. 引脚功能描述

引脚编号	名称	描述
1	COMP	DAC偏置引脚。此引脚用于对DAC偏置电压进行去耦。
2	VDD	模拟和数字接口部分的正电源。片内2.5 V稳压器也采用VDD供电。VDD的值范围为2.3 V至5.5 V。 VDD和AGND之间应连接一个0.1 μF和一个10 μF去耦电容。
3	CAP/2.5V	数字电路采用2.5 V电源供电。当VDD超过2.7 V时,此2.5 V利用片内稳压器从VDD产生。 该稳压器需要在CAP/2.5V至DGND之间连接一个典型值为100 nF的去耦电容。 如果VDD小于或等于2.7 V,则CAP/2.5V应与VDD直接相连。
4	DGND	数字地。
5	MCLK	数字时钟输入。DDS输出频率是MCLK频率的一个分数,分数的分子是二进制数。 输出频率精度和相位噪声均由此时钟决定。
6	SDATA	串行数据输入。16位串行数据字施加于此输入。
7	SCLK	串行时钟输入。数据在SCLK的各下降沿逐个输入AD9833。
8	FSYNC	低电平有效控制输入。FSYNC是输入数据的帧同步信号。当FSYNC变为低电平时, 即告知内部逻辑,正在向器件中载入新数据字。
9	AGND	模拟地。
10	VOUT	电压输出。AD9833的模拟和数字输出均通过此引脚提供。由于该器件片内有一个200 Ω电阻, 因此无需连接外部负载电阻。

典型性能参数




图6. 典型功耗 (I_{DD}) 与MCLK频率的关系 $(f_{OUT} = MCLK/10)$




图7. 典型 I_{DD} 与 f_{OUT} 的关系 $(f_{MCLK}=25~MHz)$




图8. 窄带SFDR与MCLK频率的关系




图9. 宽带SFDR与MCLK频率的关系




图10. 不同MCLK频率条件下宽带SFDR与 f_{OUT}/f_{MCLK} 的关系




图11. SNR与MCLK频率的关系




图12. 唤醒时间与温度的关系




图13. V_{REF}与温度的关系




图14. 功耗与频率的关系(f_{MCLK} = 10 MHz, f_{OUT} = 2.4 kHz, 频率字 = 0x000FBA9)




图15. 功耗与频率的关系($f_{
m MCLK}$ = 10 MHz, $f_{
m OUT}$ = 1.43 MHz = $f_{
m MCLK}$ /7,频率字 = 0x2492492)




图16. 功耗与频率的关系(f_{MCLK} = 10 MHz, f_{OUT} = 3.33 MHz = $f_{MCLK}/3$, 频率字 = 0x5555555)




图17. 功耗与频率的关系(f_{MCLK} = 25 MHz, f_{OUT} = 6 kHz,频率字 = 0x000FBA9)




图18. 功耗与频率的关系(f_{MCLK} = 25 MHz, f_{OUT} = 60 kHz,频率字 = 0x009D495)




图19. 功耗与频率的关系($f_{\text{\tiny MCLK}}$ = 25 MHz, $f_{\text{\tiny OUT}}$ = 600 kHz,频率字 = 0x0624DD3)




图20. 功耗与频率的关系($f_{\text{\tiny MCLK}}$ = 25 MHz, $f_{\text{\tiny OUT}}$ = 2.4 MHz,频率字 = 0x189374D)




图21. 功耗与频率的关系(f_{MCLK} = 25 MHz, f_{OUT} = 3.857 MHz = $f_{MCLK}/7$, 频率字 = 0x2492492)




图22. 功耗与频率的关系(f_{MCLK} = 25 MHz, f_{OUT} = 8.333 MHz = $f_{MCLK}/3$, 频率字 = 0x55555555)

术语

积分非线性(INL)

转换结果编码偏离通过其传递函数端点的直线的最大偏差。传递函数端点是指,在零点位置比第一个编码的跃变点低0.5 LSB的点(000 ... 00至000 ... 01),以及在满刻度位置比最后一个编码的跃变点高0.5 LSB的点(111 ... 10到111 ... 11)。误差用LSB表示。

差分非线性(DNL)

DNL指DAC中两个相邻码之间所测得变化值与理想的1 LSB变化值之间的差异。最大±1 LSB的额定DNL可确保单 调性。

输出顺从电压

输出顺从电压是指保证规格要求情况下可在DAC的输出端产生的最大电压。当产生的电压大于输出顺从电压额定值时,AD9833可能无法达到数据手册所述的额定性能。

无杂散动态范围(SFDR)

DDS器件的输出中不仅有目标频率,而且有基波频率的谐波和这些频率的镜像。SFDR与目标频段中存在的最大杂散或谐波相关。宽带SFDR指0 Hz至奈奎斯特带宽范围内的最大杂散或谐波的幅度与基波频率的幅度之比。窄带SFDR指±200 kHz带宽范围内最大杂散或谐波的幅度相对于基波频率幅度的衰减程度。

总谐波失真(THD)

THD指所有谐波均方根和与基波均方根值的比值。对于AD9833, THD定义为

THD =
$$20\log \sqrt{\frac{{V_2}^2 + {V_3}^2 + {V_4}^2 + {V_5}^2 + {V_6}^2}{V_1}}$$

其中:

V₁是基波幅度的均方根值。

 V_2 、 V_3 、 V_4 、 V_5 及 V_6 是二次到六次谐波幅度的均方根值。

信噪比(SNR)


SNR指输出信号测量结果的均方根值与奈奎斯特频率以下 除谐波和直流外的所有其它频谱成分的均方根和之比,用 分贝(dB)表示。

时钟馈通

从MCLK输入到模拟输出会出现一些馈通。时钟馈通是指AD9833输出频谱中MCLK信号的幅度与基波频率之比。

工作原理

正弦波通常用其幅度来表示: $a(t) = \sin(\omega t)$ 。不过,这类正弦波是非线性曲线,因此除非通过分段构建,否则不易生成。另一方面,角度信息在本质上是线性的。也就是说,每个单位时间内,相位角度会旋转固定角度。角速率取决于信号频率,也即 $\omega = 2\pi f$ 。



已知正弦波的相位是线性的,如果给定参考时间间隔(时钟周期),则可以确定该周期内的相位旋转情况。

$$\Delta Phase = \omega \Delta t$$

求出ω,

$$\omega = \Delta Phase/\Delta t = 2\pi f$$

求出f并用参考时钟频率替换参考周期 $(1/f_{MCLK} = \Delta t)$

$$f = \Delta Phase \times f_{MCLK}/2\pi$$

AD9833根据这个简单公式来构建输出。一个简单的DDS芯片便可利用以下三大主要子电路来实现此公式:数控振荡器(NCO)和相位调制器、SIN ROM以及模数转换器(DAC)。

"电路描述"部分将逐个介绍各个子电路。

电路描述

AD9833是一个完全集成的直接数字频率合成(DDS)芯片。该芯片需要一个参考时钟、一个精密低电阻和多个去耦电容,用数字方式产生高达12.5 MHz的正弦波。除产生这个RF信号之外,该芯片还完全能支持各种简单和复杂的调制方案。这些调制方案完全在数字域内实现,使得可以使用DSP技术精确而轻松地实现复杂的调制算法。

AD9833的内部电路包含以下主要部分:数控振荡器(NCO)、频率和相位调制器、SIN ROM、DAC以及稳压器。

数控振荡器和相位调制器

该子电路由两个频率选择寄存器、一个相位累加器、两个相位偏移寄存器和一个相位偏移加法器组成。NCO的主要元件是一个28位相位累加器。连续时间信号的相位范围为0至2 π 。在此数值范围之外,正弦函数以周期方式不断重复。数字实现并无差别。累加器只是将相位数值范围扩大至多位数字字。AD9833中的相位累加器利用28位来实现。因此,在AD9833中, $2\pi=2^{28}$ 。同样, Δ Phase项也会扩大至此数值范围:

 $0 < \Delta Phase < 2^{28} - 1$

替换这些数据后,之前的公式可简化为

$$f = \Delta Phase \times f_{MCLV}/2^{28}$$

其中, $0 < \Delta Phase < 2^{28} - 1$ 。

相位累加器的输入可以从FREQ0寄存器或FREQ1寄存器进行选择并由FSELECT bit控制。NCO本身会产生连续相位信号,因此在频率之间切换时应避免出现任何输出不连续。

在NCO之后,可以使用12位相位寄存器添加一个相位偏移 来执行相位调制。这些相位寄存器之一的内容会添加到 NCO的最高有效位。AD9833具有两个相位寄存器,其分 辨率均为2π/4096。

SIN ROM

要使用NCO的输出,必须先将其从相位信息转换成正弦数值。由于相位信息可以直接映射至幅度,因此SIN ROM可以将数字相位信息用作查找表的地址并将相位信息转换成幅度。虽然NCO包含28位相位累加器,但NCO的输出会被截断至12位。使用相位累加器的全分辨率不仅不切实际,也根本不必要,因为这要求查找表具有2²⁸个条目。只需具有足够的相位分辨率,使得因截断而产生的误差小于10位DAC的分辨率。这就要求SIN ROM的相位分辨率比10位DAC高出两位。

可使用控制寄存器的模式 bit(D1)来使能SIN ROM(参见表 15)。

数模转换器(DAC)

AD9833包含一个高阻抗、电流源10位DAC。该DAC从SIN ROM收到数字字并将其转换成相应的模拟电压。

该DAC配置为单端工作模式。由于该器件片内有一个200 Ω电阻,因此无需连接外部负载电阻。该DAC会产生一个 输出电压,其典型值为0.6 V p-p。

稳压器

VDD提供AD9833模拟部分和数字部分所需的电源。此电源的值范围为2.3 V至5.5 V。

AD9833的内部数字部分采用2.5 V工作。片内稳压器会将施加于VDD的电压下调至2.5 V。当AD9833器件VDD引脚处施加的电压小于或等于2.7 V时,应将CAP/2.5 V和VDD引脚相连,从而旁路片内稳压器。

功能描述

串行接口

AD9833具有一个标准三线式串行接口,并且与SPI、QSPI[™]、MICROWIRE[®]、DSP接口标准兼容。

数据在串行时钟SCLK的控制下载入器件,16比特一个字。 这种操作的时序图见。

FSYNC输入是电平触发输入,用作帧同步和芯片使能。仅当FSYNC处于低电平时,才可将数据传输至器件。要开始串行数据传输,应将FSYNC拉低,并注意FSYNC至SCLK下降沿建立时间t₂的最小值。FSYNC变为低电平后,串行数据即会在16个时钟脉冲的SCLK下降沿移入器件的输入移位寄存器。可在SCLK的第16个下降沿后将FSYNC拉高,并注意SCLK下降沿至FSYNC上升沿时间t₈的最小值。或者,FSYNC可以在16倍数个SCLK脉冲期间保持低电平,然后在数据传输结束时变为高电平。这样,在FSYNC保持低电平期间,可以连续流形式载入16位字;FSYNC仅在载入最后一个字的第16个SCLK下降沿之后变为高电平。

SCLK可以是连续的,也可以在写操作期间置于高电平或低电平空闲状态。无论何种情况,当FSYNC变为低电平 (t_{11}) 时,SCLK都必须处于高电平。

有关如何对AD9833进行编程的示例,请参阅ADI公司网站上的"AN-1070应用笔记"。

AD9833上电

图26中的流程图显示AD9833的运行程序。AD9833上电时,器件应复位。这样可使相应的内部寄存器复位至0,以提供中间电平的模拟输出。

为了避免AD9833初始化时产生杂散DAC输出, reset bit应置 1,直至器件准备好开始产生输出。复位操作不会使相 位、频率或控制寄存器复位。这些寄存器包含无效数据, 因此应由用户将其设为已知值。然后, reset位应置0,以 开始产生输出。在reset位设置为0后的7或8个MCLK周期, DAC输出端会出现数据。

延迟时间

延迟时间与AD9833中的每个异步写操作相关。如果所选频率或相位寄存器中载入新数据字,那么模拟输出改变之前会存在7或8个MCLK周期的延迟。延迟可能为7或8个周期,具体取决于数据载入目标寄存器时MCLK上升沿的位置。

控制寄存器

AD9833包含一个16位控制寄存器,让用户可以配置 AD9833的操作。mode位之外的所有控制位均在MCLK的 内部下降沿采样。

表6介绍了控制寄存器的各个位。有关AD9833中不同功能 和各种输出选项的详细说明,请参见"频率和相位寄存器" 部分。

要告知AD9833控制寄存器的内容将更新, D15和D14必须置0, 如表5所示。

表5. 控制寄存器位

•	D15	D14	D13	D0
	0	0	控制位	




图24. 控制位功能

表6. 控制寄存器位功能描述

位	姓名	功能			
D13	B28	需要两个写操作,才能将一个完整字载入任一频率寄存器。B28=1可将一个完整字通过两次连续写入载入频率寄存器。第一次写入包含频率字的14个LSB,下次写入则包含14个MSB。每个16位字的前两位都是定义将载入该字的频率寄存器,因此对于两次连续写入是完全相同的。有关相应的地址,请参见表8。在两个字均已载入后,即会写入频率寄存器,因此,该寄存器从不保存中间值。表9给出了一个完整28位写操作的示例。当B28=0时,28位频率寄存器用作两个14位寄存器,其中一个包含14个MSB,另一个则包含14个LSB。这意味着,可单独更新频率字的14个MSB而不影响14个LSB,反之亦然。要更新14个MSB或14个LSB,只需向相应的频率地址执行一次写入即可。控制位D12 (HLB)告知AD9833要更新的位是14个MSB还是14个LSB			
D12	HLB	此控制位使用户可以连续载入频率寄存器的MSB或LSB而忽略余下的14位。如果无需完整的28位分辨率,这点将很有用。HLB应与D13 (B28)一起使用。此控制位指示载入的14位是传输至所寻址频率寄存器的14个MSB还是14个LSB。D13 (B28)必须设为0,以便能够单独地更改频率字的MSB和LSB。当D13 (B28)=1时,此控制位会被忽略。HLB=1允许写入所寻址频率寄存器的14个MSB。HLB=0允许写入所寻址频率寄存器的14个LSB。			
D11	FSELECT	FSELECT bit定义相位累加器中使用的是FREQ0寄存器还是FREQ1寄存器。			
D10	PSELECT	PSELECT bit定义是将PHASE0寄存器还是PHASE1寄存器的数据增加到相位累加器的输出。			
D9	Reserved	此位应该清0。			
D8	Reset	Reset = 1时可将内部寄存器复位至0,对应于中间电平的模拟输出。Reset = 0时则禁用复位。此功能详见表13。			
D7	SLEEP1	当SLEEP1 = 1时,内部MCLK时钟会被禁用,DAC输出则仍保持其预设值,因为NCO不再执行累加。 当SLEEP1 = 0时,MCLK使能。此功能详见表14。			
D6	SLEEP12	SLEEP12 = 1关断片内DAC。当AD9833用于输出DAC数据的MSB时,这点很有用。 SLEEP12 = 0表示DAC处于活动状态。此功能详见表14。			
D5	OPBITEN	此位应与D1(模式)一起使用,用于控制VOUT引脚处的输出。此功能详见表15。当OPBITEN = 1时,VOUT引脚不再提供DAC的输出。相反,DAC数据的MSB(或MSB/2)与VOUT引脚相连。这作为粗调时钟源很有用。DIV2 bit 控制输出的是MSB还是MSB/2。当OPBITEN = 0时,DAC与VOUT相连。mode bit确定提供的是正弦还是斜坡输出。			
D4	Reserved	该位必须清0。			
D3	DIV2	DIV2应与D5 (OPBITEN)一起使用。此功能详见表15。当DIV2=1时,DAC的MSB被直接送至VOUT引脚。 当DIV2=0时,VOUT引脚处输出DAC的MSB/2。			
D2	Reserved	该位必须清0。			
D1	Mode	此位应与OPBITEN (D5)一起使用。此位的功能是控制片内DAC与VOUT相连时VOUT引脚处的输出。如果控制位OPBITEN = 1,此位应清0。此功能详见表15。当mode = 1时,SIN ROM被旁路,因而得到来自DAC的三角波输出。当mode = 0时,SIN ROM用于将相位信息转换成幅度信息,进而在输出端提供正弦信号。			
D0	Reserved	该位必须清0。			

频率和相位寄存器

AD9833包含两个频率寄存器和两个相位寄存器,具体如表7所述。

表7. 频率和相位寄存器

4K1 - 9K +-	农,, 一级平恒但区司行品			
寄存器	尺寸	描述		
FREQ0	28 bits	频率寄存器0。当FSELECT bit = 0时,		
		此寄存器将输出频率定义为MCLK		
		频率的一部分。		
FREQ1	28 bits	频率寄存器1。当FSELECT bit = 1时,		
		此寄存器将输出频率定义为MCLK		
		频率的一部分。		
PHASE0	12 bits	相位偏移寄存器0。当PSELECT bit = 0时,		
		此寄存器的内容会增加到相位累加器的		
		输出。		
PHASE1	12 bits	相位偏移寄存器1。当PSELECT bit = 1时,		
		此寄存器的内容会增加到相位累加器的		
		输出。		

AD9833的模拟输出为:

 $f_{MCLK}/2^{28} \times FREQREG$

其中,FREQREG是载入所选频率寄存器的值。此信号会经过如下相位偏移处理:

 $2\pi/4096 \times PHASEREG$

其中,PHASEREG是所选相位寄存器中包含的值。必须考虑所选输出频率和参考时钟频率之间的关系,以免产生不良的输出异常。

图28中的流程图显示写入AD9833的频率和相位寄存器的程序。

写入频率寄存器

写入频率寄存器时, Bit D15和Bit D14设置频率寄存器的地址。

表8. 频率寄存器位

D15	D14	D13	D0
0	1	MSB 14 FREQ0 REG bits	LSB
1	0	MSB 14 FREQ1 REG bits	LSB

如果用户希望更改某个频率寄存器的全部内容,则必须向同一地址执行两次连续写入,因为频率寄存器是28位宽。第一次写入包含14个LSB,第二次写入则包含14个MSB。对于此工作模式,B28(D13)控制位应置1。表9给出了一个28位写操作的示例。

表9. 将0xFFFC000写入FREQ0寄存器

SDATA输入	输入字结果
0010 0000 0000 0000	控制字写入(D15, D14 = 00),
	B28 (D13) = 1, HLB (D12) = X
0100 0000 0000 0000	FREQ0寄存器写入(D15, D14 = 01),
	14个LSB = 0x0000
0111 1111 1111 1111	FREQ0寄存器写入(D15, D14 = 01),
	14个MSB = 0x3FFF

在某些应用中,用户无需更新频率寄存器的全部28个位。 在粗调情况下,只需更新14个MSB,而在精调情况下,则 只需更新14个LSB。通过将B28 (D13)控制位清0时,28位频 率寄存器用作两个14位寄存器,其中一个包含14个MSB, 另一个则包含14个LSB。这意味着,可单独更新频率字的 14个MSB而不影响14个LSB,反之亦然。控制寄存器中的 Bit HLB (D12)确定要更新的具体14个位。相关示例如表10 和表11所示。

表10. 将0x3FFF写入FREQ1寄存器的14个LSB

SDATA输入	输入字结果
0000 0000 0000 0000	控制字写入(D15, D14 = 00),
	B28 (D13) = 0,HLB (D12) = 0,即LSB
1011 1111 1111 1111	FREQ1 REG写入(D15, D14 = 10),
	14个LSB = 0x3FFF

表11. 将0x00FF写入FREQ0寄存器的14个MSB

SDATA输入	输入字结果
0001 0000 0000 0000	控制字写入(D15, D14 = 00),
	B28 (D13) = 0,HLB (D12) = 1,即MSB
0100 0000 1111 1111	FREQ0 REG写入(D15, D14 = 01),
	14个MSB = 0x00FF

写入相位寄存器

写入相位寄存器时,Bit D15和Bit D14设置为11。Bit D13确 定将载入的相位寄存器。

表12.相位寄存器位

D15	D14	D13	D12	D11	D0
1	1	0	Χ	MSB 12 PHASE0 bits	LSB
1	1	1	Χ	MSB 12 PHASE1 bits	LSB

复位功能

复位功能可使相应的内部寄存器复位至0,以提供中间电平的模拟输出。复位操作不会使相位、频率或控制寄存器复位。AD9833上电时,器件应复位。要使AD9833复位,应将reset bit置1。要使器件退出复位,应将该位清0。在reset 置0后的8个MCLK周期内,DAC输出端会出现信号。

表13. 应用复位功能

Reset Bit	结果
0	不应用复位
1	内置寄存器复位

SLEEP功能

可关断AD9833中不使用的部分,以将功耗降至最低。这可以通过休眠功能的来实现。可关断的芯片部分是内部时钟和DAC。表14列出了休眠功能所需的bits。

表14. 应用休眠功能

SLEEP1位	SLEEP12位	结果
0	0	不掉电
0	1	DAC关断
1	0	内部时钟禁用
1	1	DAC关断且内部时钟禁用

DAC关断

当AD9833仅用于输出DAC数据的MSB时,这点很有用。 这种情况下,无需DAC,因此,可以关断该部分,以降低功耗。

内部时钟禁用

当AD9833的内部时钟被禁用时,DAC输出则仍保持其预设值,因为NCO不再执行累加。当SLEEP1控制位处于有效时,可以向器件写入新的频率、相位和控制字。同步时钟仍然有效,也就是说还可以使用控制位来更改所选频率和相位寄存器。将SLEEP1 bit清0即可使能MCLK。SLEEP1有效期间对寄存器进行的任何更改都会在经过延迟时间后出现在输出端

VOUT引脚

AD9833可从芯片提供各种输出,所有这些输出均通过 VOUT引脚提供。输出选项包括DAC数据的MSB、正弦波 输出或三角波输出。

控制寄存器的OPBITEN(D5)和mode(D1)bits用于决定AD9833将提供的输出。

DAC数据的MSB

AD9833可以输出DAC数据的MSB。通过将OPBITEN(D5) 控制位置1,可通过VOUT引脚输出DAC数据的MSB。这作为粗调时钟源很有用。此方波还可以在输出之前进行2分频。控制寄存器的DIV2 (D3) bit控制VOUT引脚提供的此输出的频率。

正弦波输出

SIN ROM用于将来自频率和相位寄存器的相位信息转换成幅度信息,从而在输出端产生正弦波信号。要通过VOUT引脚提供正弦波输出,应将mode (D1) bit清0并将OPBITEN (D5) bit清0。

三角波输出

可以旁路SIN ROM,使得NCO的截断数字输出被发送至DAC。这种情况下,输出不再是正弦波。DAC将产生10位线性三角函数。要通过VOUT引脚提供三角波输出,应将mode (D1) bit置1。

请注意,使用此引脚时,SLEEP12 bit必须清0(即DAC使能)。

表15. VOUT引脚的输出

OPBITEN位	Mode Bit	DIV2位	VOUT引脚
0	0	X ¹	正弦波
0	1	X ¹	三角波
1	0	0	DAC数据MSB/2
1	0	1	DAC数据MSB
_1	1	X ¹	保留

¹X=无关位。




图25. 三角波输出

应用信息

由于可提供多种输出选项,因此AD9833可配置用于各种不同的应用。

AD9833适合的领域之一为调制应用。该器件可用于执行简单调制,如FSK。也可以使用AD9833来实现GMSK和QPSK等更为复杂的调制方案。

在FSK应用中,AD9833的两个频率寄存器会载入不同的 值。其中一个频率代表空号频率,而另一个则代表传号频 率。借助AD9833控制寄存器的FSELECT bit,用户可以在这 两个值之间调制载波频率。

AD9833具有两个相位寄存器,这使得该器件可以执行 PSK。借助相移键控功能,可以对载波频率进行相位偏移, 即将相位改变一定的量,具体与输入调制器的位流相关。

AD9833还适合信号发生器应用。由于可通过VOUT引脚输出DAC数据的MSB,因此该器件可用于产生方波。

由于功耗较低,该器件适合在应用中用作本振。

接地和布局布线

AD9833所在的印刷电路板(PCB)应采用模拟部分与数字部分分离设计,并限制在电路板的一定区域内。这样便于使用接地层并让它们易于被分割。为实现最佳屏蔽,接地层

一般应尽量少采用蚀刻技术。数字地层和模拟地层应单点连接。如果只有AD9833要求AGND连至DGND,那么接地层应连接到AD9833的AGND和DGND引脚。如果AD9833系统内有多个器件要求AGND连至DGND,仍应坚持单点接地,把接地点放置在尽可能靠近AD9833的一个星型接地点。

应避免在器件下方布设数字线路,否则会将噪声耦合至芯片。应允许模拟接地层布设在AD9833下方,以避免噪声耦合。AD9833的电源线路应采用尽可能宽的走线,以提供低阻抗路径,并减小电源线路上的毛刺噪声效应。时钟等快速开关信号应利用数字地屏蔽起来,以免向电路板的其它部分辐射噪声。

避免数字信号与模拟信号交叠。电路板相对两侧上的走线 应当彼此垂直,这样做有助于减小电路板上的馈通效应。 微带线技术在目前看来是最佳选择,但这种技术对于双面 电路板未必总是可行。采用这种技术时,电路板的元件侧 专用于接地层,信号走线则布设在另一侧。

良好的去耦很重要。AD9833的电源应使用0.1 μF陶瓷电容与 10 μF钽电容并联进行旁路。为使这些去耦电容发挥其最佳 性能,应将其尽可能靠近器件,最好将其紧贴器件。




图26. AD9833初始化和工作流程图




图27. 初始化流程图




图28. 数据写入流程图

与微处理器接口

AD9833具有一个标准串行接口,使得该器件可以直接与数个微处理器接口。该器件采用外部串行时钟来向器件中写入数据或控制信息。串行时钟的最大频率为40 MHz。串行时钟可以是连续的,也可以在写操作期间置于高电平或低电平空闲状态。向AD9833写入数据或控制信息时,FSYNC应处于低电平并保持低电平,直到数据的16个位均已写入AD9833为止。FSYNC信号以帧方式传输要载入AD9833的16位信息。

AD9833与68HC11/68L11的接口

图29显示AD9833与68HC11/68L11微控制器之间的串行接口。通过将SPCR中的MSTR位置1,可将微控制器配置为主机。此设置在SCK上提供一个串行时钟;MOSI输出负责驱动串行数据线SDATA。由于微控制器没有专用帧同步引脚,因此FSYNC信号从端口线(PC7)获得。该接口正确工作的设置条件如下:

- SCK在写操作之间处于高电平空闲状态(CPOL = 0)
- 数据在SCK下降沿有效(CPHA = 1)

向AD9833发送数据时,FSYN线被拉低(PC7)。来自68HC11/68L11的串行数据以8位字节进行传送,即在每个发送周期中,仅出现在8个时钟下降沿。数据以MSB优先方式发送。要将数据载入AD9833,PC7应在前8个位传输完成后保持低电平,同时对AD9833执行第二次串行写操作。只有第二批8个位传输完成后,才应将FSYNC再次拉高。




图29. 68HC11/68L11与AD9833的接口

AD9833与80C51/80L51的接口

图30显示AD9833与80C51/80L51微控制器之间的串行接口。微控制器在模式0下工作,使得80C51/80L51的TxD驱动AD9833的SCLK,RxD驱动串行数据线SDATA。FSYNC信号从端口上的位可编程引脚(图30中的P3.3)获得。

向AD9833发送数据时,P3.3被拉低。80C51/80L51以8位字节传送数据,因此每个周期中只有8个SCLK下降沿。要向AD9833中载入剩余的8个位,P3.3应在第一批8个位传输完成后保持低电平,同时启动第二次写操作来传输数据的第二个字节。第二次写操作结束后P3.3被拉高。SCLK应在两次写操作之间处于高电平空闲状态。

80C51/80L51以LSB优先格式输出串行数据。AD9833首先接收MSB(写入目标寄存器时,4个MSB为控制信息,接下来的4个位为地址,而8个LSB则包含数据)。因此,80C51/80L51的发送程序必须考虑到这点并重新排列位顺序,使得首先输出MSB。




图30.80C51/80L51与AD9833的接口

AD9833与DSP56002的接口

图31显示AD9833与DSP56002之间的接口。DSP56002配置为正常异步工作模式,并采用内部选通时钟(SYN = 0, GCK = 1, SCKD = 1)。帧同步引脚在内部产生(SC2 = 1),传输为16位宽(WL1 = 1, WL0 = 0),且帧同步信号以帧方式传输16位信息(FSL = 0)。帧同步信息通过SC2引脚提供,在施加于AD9833之前必须进行反转。与DSP56000/DSP56001的接口类似于与DSP56002的接口。




图31. DSP56002与AD9833的接口

评估板

利用AD9833评估板,设计人员可以毫不费力地评估高性能 AD9833 DDS调制器。

系统演示平台

系统演示平台(SDP)是用于与产品评估板搭配使用的硬件和软件评估工具。SDP板基于Blackfin® ADSP-BF527处理器制成,通过一个USB 2.0高速端口与PC相连。欲了解有关SDP板的更多信息,请参见SDP板产品页面。

注意,SDP板与AD9833评估板分开出售。

AD9833与SPORT的接口

ADI公司的SDP板配有SPORT串行端口,可用于控制AD9833的串行输入。连接如图32所示。




图32. SDP与AD9833的接口

评估套件

DDS评估套件包括一片搭载相关元件并经过测试的AD9833 印刷电路板(PCB)。评估板原理图见图34和图35。

借助评估套件中提供的软件,用户可以轻松对AD9833进行编程(见图33)。评估软件可在任何装有Microsoft[®] Windows[®]软件(包括Windows 7)且兼容IBM的PC上运行。该软件兼容32位和64位操作系统。

有关评估软件的更多信息,请参阅软件光盘和AD9833产品 页面。



图33. AD9833评估软件界面

晶振与外部时钟

AD9833可采用最高25 MHz的主时钟工作。评估板上含有一个25 MHz振荡器。用户可以移除此振荡器,如果需要,可以将一个外部CMOS时钟连接到该器件。通用振荡器选项包括以下几个:

- AEL 301系列振荡器, AEL Crystals
- SG-310SCN振荡器, Epson Electronics

电源

可从USB连接器或通过外部引脚连接给AD9833评估板供电。 供电的电源线和接地线应双绞在一起,以减少接地环路。

评估板原理图




图34. 评估板原理图




图35. SDP连接器原理图

评估板布局




图36. AD9833评估板器件侧




图37. AD9833评估板丝印图





图38. AD9833评估板焊接侧

外形尺寸



订购指南

61 V. 310 Lt)					
型号 ^{1, 2, 3}	温度范围	封装描述	封装选项	标识	
AD9833BRM	-40°C 至 +105°C	10引脚 MSOP	RM-10	DJB	
AD9833BRM-REEL	-40°C 至 +105°C	10引脚 MSOP	RM-10	DJB	
AD9833BRM-REEL7	-40°C 至 +105°C	10引脚 MSOP	RM-10	DJB	
AD9833BRMZ	-40°C 至 +105°C	10引脚 MSOP	RM-10	D68	
AD9833BRMZ-REEL	-40°C 至 +105°C	10引脚 MSOP	RM-10	D68	
AD9833BRMZ-REEL7	-40°C 至 +105°C	10引脚 MSOP	RM-10	D68	
AD9833WBRMZ-REEL	-40°C 至 +105°C	10引脚 MSOP	RM-10	D68	
EVAL-AD9833SDZ		评估板			

¹Z=符合RoHS标准的器件。

汽车应用级产品

AD9833WBRMZ-REEL生产工艺受到严格控制,以提供满足汽车应用的质量和可靠性要求。请注意,车用型号的技术规格可能不同于商用型号,因此,设计人员应仔细阅读本数据手册的"技术规格"部分。只有显示为汽车应用级的产品才能用于汽车应用。欲了解特定产品的订购信息并获得这些型号的汽车可靠性报告,请联系当地ADI客户代表。

²W=通过汽车应用认证。

³ AD9833的评估板需要系统演示平台(SDP)板,该板需要另外购买。