


Arhitektura računalna s aspekta digitalnih sklopova -






(ISA - instruction set architecture \rightarrow to smo razradili)


1° Kako realizirati registar?

2° Kako povezati registre za prebacivanje podataka


Registar - najbolje odabrati - D bistabil





2° Povezivanje registara / bistabila




sa clkB upisuje se stanje iz A u B




Npr. aktiviramo clkC
ako očemo iz A u C,
ili clk za iz A u B,
ili oboje da ode iz
A u B, C






Dopuštam samo da je
otvoren jedan, na QA ili
QB

Logika s tri stanja




simbol

G




Sa G-ovima upravljammo } Samo jedan G je u jedinici
 $G = 0 \rightarrow$ odspojeno
 $G = 1 \rightarrow$ spojeno




Primer: iz C upisati u A i D

$$G_C = 1 + clk_A, clk_D$$

$$G_A, G_B \text{ i } G_D = \emptyset$$





A 011

B 110

KOMBINACIJSKA SEKVENCIJALNA LOGIKA



upr. \Rightarrow D
ovisi samo o ulazu i izlazu

ALU je čisto kombinacijska logika

ADD R31, R0, R1

Koraci:

1. Upisati sadržaj registra R0 u A

$G_{R0} = 1$, clk A

2. Stavljamo sadržaj R1 na sabirnicu:



$G_{R1} = 1$,

- zbroji ADD

- upisati rezultat u C i clk C

3. upisati rezultat u R31

$GC = 1$; clk R31



Procesor radi: dohvatiti i izveći naredbu

DOHVATI:

Sa adrese na koju pokazuje PC dohvatiti naredbu i upisati u IR, inkrementirati PC

1. Sadržaj PC na sabirnicu i upisati u MA
Gpc, clk_{MA}

iskoristiti priliku kada je sadržaj PC-a na sabirnici (na ulazu B ALU) i inkrementirati ga i spreniti u C

2. Na adresnoj sabirnici je adresa lokacije na kojoj je naredba postavi se signal READ i učita naredbu u MD

Sabirnica je slobodna, pa se preko nje inkrementirani sadržaj PC prebaci iz C u PC
Gc, clk_C

3. Naredbu iz MD prebaciti u IR
GMD, clk_{IR}

IZVOĐENJE NAREDBE:

^{upis} ADD R2, R0, R1

4. Dohvat 1. operanda i upis u privremeni spremnik A

$G_{R0}, clkA$

5. Dohvat 2. operanda i postavljanje na ulaz B - G_{R1}

Naredi se ALU zbrajanje ADD

Rezultat se upiše u privremeni spremnik C - $clkC$

6. Polovana rezultata u odredišni spremnik

- sadržaj C na sabirnicu G_C

- upis u R2 $\rightarrow clkR2$

ADDI R31, R1, 10

Samo se razlikuje prvi korak izvođenja naredbe

1. operand je u R1

LD R31, R1, 10

Razlikuje se 6. korak

6. Upisati iz C u MA, narediti READ

7. Iz memorije podatak u MD


8. Podatak iz MD u R31

ST R31, R1, 10

6. Upisati iz C u MA (nema READ.)

7. Iz R31 u MD

8. WRITE



DOHVATI

- 1.
- 2.
- 3.

IZVOĐENJE

akt. izv. log. naredba

AL

ADD, ADDI

LOAD/STORE


4. Dohvat op. 1
5. Dohvat op. 2 + AL
6. sprosti rezultat

- 4.
- 5.
- 6.
- 7.
- 8.

CILJ - brži procesor

- a) bržim sklopovima
- b) manje kontakata → 1 naredba po kontaktu

Problem je što je samo jedna sabirница (samo po jedan kontakt dajemo), pa onda radimo sa 3 sabirnice, za op1, op2, rezultat




4. Dohvat op. 1
5. Dohvat op. 2 + AL
6. sprosti op. 2.

1 kontakt

obradu podijeliti u strogo definirane korake

→ dohvat naredbe

Sa adrese na koju pokazuje PC pročitati naredbu, upisati u IR, inkrementirati PC





→ izvođenje naredbe

- dohvat operanda

- aritmetičko logička operacija


? - pristup memoriji (dohvat podatka iz memorije) - LOAD/STORE

- spremi rezultat




Kad se napuni svrta, u jednom taktu izbacuje jednu naredbu → to je omogućeno o paralelizmu


istovremeno koriste isto više naredbi?



→ ne možemo raditi ciklus 1 i 4 istovremeno




> Harvardska arhitektura





PIPELINING (CJEVODOD)





DOHVAĆ NALJEGBE





DOHVAĆ
OPERANDA



AL OPERACIJA



adresa
podatak



rezultat

upisat rezultat

ovdje što
je u Z
adresa ili
podatak
load/store

kolokvij

ARHITEKTURA RA RAZINI LOGIČKIH SKLOPOVA

- prijemos podataka između izmehu registara
 - pomoću MUX
 - pomoću 3-state logike
- Rješenje jednosabitničkog procesora - malo detaljnije <sup>signali,
gate,
clock, ...</sup>
- Izvođenje naredbi na jednosabitničkom procesoru (ADD, ADDI,
LOAD, STORE)
na maštanoj arhitekturi prikazati
- Trisabitnički procesor (porazivanje registara, brzina)
- Procesor sa izvodiocima