FPGA 连接组数字果蝇

技术报告丨2026 年 FPGA 创新设计竞赛丨提交审核稿

摘要

本作品把果蝇连接组中的一个神经子网络放到 FPGA 上运行，并接入相机、双轮底盘和上位机，用于观察输入变化、内部神经状态与执行输出。计算对象包括 471 个神经元、44,236 条连接、311 路刺激与 32 槽降行神经输出。FPGA 完成连接读取、定点饱和累加、状态更新及模型步调度。

设计贡献集中在三个方面：将连接组衍生事件计算落实为可逐状态核对的硬件；在输入和计算结果不变的条件下优化通信与审计；用同一套输入、状态和输出接口组织实物实验。历史制品完成 5400 步真板全状态一致测试，159 个高负载配对帧的平均请求字数减少 65.14%。当前 R13 通过双仿真与布局布线，并形成整机实拍、上位机记录及底盘点动证据。

平台面向神经计算实验、FPGA 教学和原型验证。本文分别呈现当前实现、历史核心验证、通信优化与实物观察，便于读者复查每项结论。连续自动神经驱动的同版动作对应、独立供电冷启动及异常实际停车时间仍需补充专门测试。

第一部分　作品概述

1.1 功能与特性

系统接收视觉观测和冻结的模型输入，在 FPGA 上计算神经事件，输出神经状态、DN 与执行候选，再由驱动板作用于双轮底盘。上位机提供连接状态、神经驱动许可、固定点动、PWM 参数和 I^2C 应答显示。当前已完成核心计算、当前集成实现、无损传输、状态审计和本地可运行上位机；功能验证记录见第三部分。

1.2 应用领域

面向需要比较神经模型实现、分析输入影响及开展硬件教学的开发者。完整内部状态能够定位数值差异，实物与界面提供直观观察入口；同输入的软件参考、RTL 仿真和真板输出使实现取舍可以对照。该项目以可运行的连接组

子网络为研究对象，进一步为更大规模网络及资源、时延、能耗比较提供实验基础。

1.3 主要技术特点

采用冻结 Candidate-B 整数语义，固定权重、CSR 连接、饱和规则、输入次序和模型时间步。FPGA 按前一步放电源遍历连接，完成同步存储读取、定点累加和状态更新；311 路刺激进入统一接口，输出 32 槽 DN。连续 10-bit 无损编码减少输入传输字数；批量快照用于完整状态审计。模型时间步为 20ms，实际墙钟延迟另行测量。

1.4 主要性能指标

指标	结果与对应版本
计算规模	471 神经元、44,236 连接、311 刺激、32 槽 DN
真板状态核对	历史 O5-B/O7：5400 步完整状态精确一致
无损传输	历史 O7：平均请求字数减少 65.14%
当前实现	R13：8669 LUT、10255 FF、34 BRAM Tile、9 DSP

当前 R13 实现与指定历史核心、O7 通信结果在表内分别标识。资源数据来自布局布线报告，通信字数与延迟取自历史配对记录。

1.5 主要创新点

1. 把连接组子网络的稀疏事件传播组织为 FPGA 连接存储、事件调度与定点状态更新，而不仅是显示一只三维果蝇。

2. 在保持输入顺序与完整计算核对的条件下，用无损编码和快照审计减少通信及验证开销，并量化资源代价。

3. 用输入来源、模型步、内部状态、DN 和执行指令构成统一观察接口，使计算差异与实验现象可以沿数据流定位。

1.6 设计流程

先固定模型与输入，建立软件参考；再划分 FPGA、视觉端和 PC 职责，完成 RTL 仿真与真板逐步比较；随后优化输入传输及快照审计，并集成 I^2C 驱动和上位机。大模型协助比较候选方案、组织脚本和定位问题，仿真、原始记

录与独立复算用于决定取舍。

第二部分　系统组成及功能说明

2.1 整体介绍

系统由 K230 视觉端、FPGA 计算与调度、I²C 驱动板、双轮底盘和 PC 上位机组成。视觉端提供观测，FPGA 独立组织模型步并计算神经状态，后处理得到执行命令；上位机显示运行状态、允许人工开启或停止动作，并保存核验记录。当前底盘接口为 I²C，历史电机 UART 方案仅作为版本背景。




图 1　当前系统分工与数据路径。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

采用正点原子达芬奇 ATK-DF7A35 V2.1，器件 xc7a35tfgg484-2，设计时钟 50MHz。R13 在 Vivado 2025.2 完成布局布线，使用 8669 LUT、10255 FF、34/50 BRAM Tile 和 9 DSP；WNS 为+0.226ns，WHS 为+0.080ns。K230 承担视觉观测，亚博驱动板执行有符号 PWM。

当前器件配置、顶层、约束与制品通过文件摘要绑定。临时加载的 R13 与非易失 Flash 中的 R11 分开记录；复现时先核对要运行的准确制品。

2.2.2 机械设计介绍

采用现成亚克力双轮底盘和万向轮结构，M1 为左轮、M2 为右轮，万向轮端为车头。相机朝向实验场景，FPGA 和驱动板固定于底盘。线束保持远离车轮和万向轮，电机供电与逻辑侧供电按实际接线区分。

2.2.3 电路各模块介绍

计算模块由连接行指针与权重存储、事件队列、目的状态累加、神经元更新、放电列表及 DN 读回组成。片上 RAM 用于连接和状态存储，定点逻辑用于饱和与更新；调度器保证模型步、输入采用与输出归属一致。

视觉 UART 独立于板载 PC 串口：vision_rx=M13、vision_tx=K14；PC RX=U5、TX=T6。驱动侧 I²C 七位地址 0x26，SCL=R17（J2-3）、SDA=N15（J2-5），共地并使用外部 3.3V 上拉。驱动寄存器 0x07 携带四路有符号大端 16 位 PWM，整机使用 M1/M2。执行命令经过使能、限幅和故障处理，固定点动与神经驱动互斥。

I²C 接收包含去毛刺与单次九时钟卡线恢复；故障、失联或遥测过期时撤销动作并尝试备用 USB 零命令。零指令应答是通信记录，实际车轮是否停稳以实物观察单独记录。

FPGA关键I/O与接线

M13 / K14	视觉UART RX / TX	K230视觉端
R17（J2-3）/ N15（J2-5）	I²C SCL / SDA	驱动板 0x26
U5 / T6	PC UART RX / TX	板载USB串口

逻辑侧3.3V，共地；I²C需外部上拉。电机供电按驱动板要求独立接入。

2.3 软件系统介绍

2.3.1 软件整体介绍

软件包括冻结参考模型、K230 视觉检测与输入编码、DN 后处理、上位机通信控制和离线核验工具。当前上位机使用 Node 服务与 Python 串口工作进程，页面显示神经输出、驱动许可、I²C 应答及固定点动反馈。三维果蝇根据命令示意姿态，帮助观察输出方向；计算结果和车轮实拍仍分别保留。

2.3.2 软件各模块介绍

输入以来源帧、模型步、有效性和年龄组织，采用边界锁存并保持冻结的一步延迟。噪声按模型步索引，模型步与源帧分开记录，重试不重复提交。当前集成路径按来源、采用输入、核心完成、后处理和执行应答保留核验字段。核心通过 valid/ready 和 step、busy/done 推进计算，DN12/22/23 经冻结后处理产生偏航输出。执行层负责起转映射、600ms 保持、右轮补偿与限幅；R13 保留微弱非零神经偏航的符号，零值仍按零处理。界面提供独立停止，许可和恢复必须显式操作。

离线工具包括完整整数轨迹比较器和只读封包检查器。前者核对模型/输入身

份、步序和完整状态/DN，后者检查文件清单、缺失、多余和篡改；适用范围、失败条件和 21 个合成正反例随技能说明提供。


图 2　输入、神经计算、执行与核验流程；代码包内保留对应模块、输入及验证入口。




第三部分　完成情况及性能参数

3.1 整体介绍

作品已完成相机、FPGA、驱动板与双轮底盘的实际装配，并提供单独小车、实物与上位机同场视频及同步录屏。当前工程成果以 R13 实现、当前上位机和历史核心/通信记录分别组织，关键结果见下表。



整机斜角实拍




整机俯视实拍

3.2 工程成果

3.2.1 机械成果


2026 年 11 月 4 日固定点动采用 1800 档，经 FPGA 发送左轮-1800、右轮+1800，持续 0.75 秒；现场反馈为双轮转动并停下。整机实拍展示手部输入和车轮变化，同场录屏用于观察界面状态。该记录与自动神经控制记录分别归档。



FPGA 板卡及连接实拍（2026-11-03）。

3.2.2 电路成果

当前 R13 的 Icarus 与 XSim 集成测试均通过，布局布线满足本次约束，DRC 无阻断项，普通 DSP 流水线告警保留。临时上板记录 DONE/EOS 为 1、CRC/ID 错误为 0。完整输入、顶层/XDC、生成资产及准确 bit 摘要与实现清单对应。






驱动板与视觉端实拍。

3.2.3 软件成果

当前上位机已实现连接、神经驱动许可、固定点动、PWM 检查与运行时补偿、应答显示及停车请求，宿主测试累计 78 次执行通过，含继承用例重复执行。历史独立软件副本 64 项通过、2 项平台跳过；执行监督 46 项测试及 7 组 222 合成事件通过；两项技能 21 个合成正反例符合预期。



实拍对应时段的上位机录屏；页面显示神经输出、执行状态与驱动应答。

3.3 特性成果

项目	结果及范围
核心正确性	历史 O5-B：5400 正式步精确一致；逐步比较 471 状态、32DN 及诊断
完整审计	历史批量快照支持完整状态读回与覆盖，约 540 秒完成指定审计
无损传输	历史 O7：159 高负载帧，184.99→64.49 字/帧，减少 65.14%
逻辑代价	历史 O7 相对 O6：+512 LUT、+182 FF，BRAM/DSP 不变
观察写时延	历史均值 21.743→11.350ms；P99 30.122→30.244ms
感知回放	历史 BY-06：K23030 合成检测帧，经 PC 回放 90 真 FPGA 步，一致
整机与点动	已装配并实拍；固定 1800 档 0.75 秒点动，现场确认双轮转动并停下

历史 O6/O7 在输入字数上形成直接配对比较；观察时延受历史主机负载、bit 及输出字数变化共同影响。平均写入时间下降，P99 未改善，严格零超期 50Hz 未通过。当前 R13 的实现通过与历史核心 exact 测试分别保留，不互相替代。

整机功能验证记录

验证项目	记录与当前结论	证据
视觉输入与来源	已有真实手部刺激实拍与同场录屏；历史 BY-06 有合成检测及回放对应	实拍原片；BY-06
神经输出与动作	当前记录神经 yaw、许可及 ACK；同版自动响应仍需同步日志与动作确认	R13；WORK29
停止与恢复	点动停止获现场确认；故障实际停车时间和自动恢复另做测试	WORK29 点动反馈
运行与启动	上位机参与监测与备用零命令；R13 临时配置，Flash 仍为 R11	上板/Flash 回执

当前 R13 实现与制品记录

当前 R13 制品身份	记录
制品摘要	bit SHA-256：f91052eaa8bb0011…a416831a86bc7b1；完整值见工程清单
LUT/FF/BRAM/DSP	8669 / 10255 / 34 Tile / 9；布局布线后报告
时钟/WNS/WHS/DRC	50MHz / +0.226ns / +0.080ns；无 DRC 阻断项，普通流水线告警保留
优化基线与候选	字数对照为历史 O6/O7；当前 R13 单列，不作混版本因果对照
端到端性能	历史 50Hz 严格测试未通过；当前连续整机端到端统计未形成完整结果

大模型协作案例：高输入负载下写入变慢，工程约束要求保持模型、输入顺序及完整诊断。AI 比较固定编码后采用连续 10-bit 无损传输；独立重建输入、比对状态并复算原始记录，确认平均请求字数降低 65.14%，同时保留 P99 未改善和严格 50Hz 失败。真实交互节选与对应结果见代码包 report/ai_collaboration.md。

源码审核包按当前 FPGA 工程、上位机、历史软件参考、K230 视觉源、技能和证据分层组织；提供文件摘要、离线入口及构建说明。代码包与 GitHub 更新分开审核；公开访问方式与原创代码许可由队长和相关权利人确认。

第四部分　总结

4.1 可扩展之处

后续保持可核对的模型与输入，扩展神经子网络和事件存储组织；建立同任务下的资源、时延、吞吐及功耗对照。继续完善真实输入、模型步、DN、执行命令与动作之间的同步记录，并覆盖独立供电启动和实际故障停车。应用侧逐步形成可复用的刺激干预、状态分析和 FPGA 教学实验工具。

4.2 心得体会

把网络放到 FPGA 上，需要同时解决计算、存储、通信和验证。完整内部状

态让错误能够定位到具体步骤，实际动作则提供另一层观察；二者结合，才能把原型展示变成可反复比较的实验。

通信优化的经验是先固定输入和模型，再改变表示方式。AI 帮助比较候选、组织实现和测试，但是否采用由可运行结果决定。O7 带来明确的字数收益，额外逻辑成本与剩余长尾也一起记录，使优化取舍能够由他人复查。

将逐步结果比较和交付文件审核提炼为独立工具，能让一次项目中的排错经验被下一项工程复用。工具配有正反例、失败定位和适用条件；代码、数据身份和测试入口一起保存，减少只有结论、没有过程的交付。

本次提交以计算实现、当前工程、历史验证与实拍各自对应的证据为基础。后续工作围绕更大网络、受控性能比较及整机功能验证展开，持续把“能运行、能解释、能复查”做成统一流程。

第五部分　参考文献

[1] FLY-01. O5-B 冻结核心与完整真板审计总控验收[R]. 2026-10-12.

[2] FLY-01. O7 无损输入传输与配对核验总控接收[R]. 2026-10-14.

[3] FLY-01. O8 UART 功能、实现与实时性分项裁决[R]. 2026-10-15.

[4] Janelia Research Campus. Male CNS connectome[DB/OL]. https://www.janelia.org/project-team/flyem/male-cns-connectome . 固定数据版本及 SHA256 见第三方来源记录.

[5] philshiu. Drosophila_brain_model[CP/OL]. https://github.com/philshiu/Drosophila_brain_model . 固定 commit：91bdd1e7dcf193f3e7ca5a8933497fcef63b7960.

[6] FLY-01. BY-06 检测与真板分阶段回放接收记录[R]. 2026-10-22.

[7] FLY-01. 执行监督 R1 离线参考与独立目录复测记录[R]. 2026-10-25.