芯片 天地 首页 教材与教案 / 网络视频学院 / 论坛 /

开发板 〉 文章 〉 资讯 〉

Search ...

Q

芯片天地

Q

Verilog 全加(减)器及累加器设计

□ TZHUANG ② 2021-03-04 □ FPGA □ 0 COMMENTS

在CPU的ALU的设计中,全加器是ALU的重要组件,因此这部分内容会单独拿出来讲解。

在一位全加器及超前进位加法器的设计技巧中已经将底层算法和逻辑设计步骤介绍清楚,这里主要介绍在FPGA的设计中,利用Quartusll 及 Vivado工具进行可综合的设计。

1. 全加器设计

例1:

```
module fadd
 2.
      #(parameter WIDTH = 32)
 3.
          input
                                ci,
 4.
 5.
           input
                 [WIDTH-1:0] a_{i}
          input
                  [WIDTH-1:0] b,
 6.
 7.
          output [WIDTH-1:0] sum,
 8.
          output
 9.
                                CO
      );
10.
11.
      assign \{co, sum\} = a + b + ci;
12.
13.
      endmodule
14.
```

2.全减器设计:

全减器采用补码的方式实现,2进制补码对变量取反加一。

其他操作

管理站点

注销

Search ...

Q

本分类下文章

7 Series GTP Transceiver

SPI EEPROM

AT25040B

标准SPI 协议

SPI 通讯协议(3) SPI FLASH 介绍

AD9467芯片 datasheet

RISC-V LSU,

SRAM, GPIO模块

(1) exu_lsu模块

数据选择器Verilog 的不同设计方法

FPGA中 同步复位 (sync) 和异步复 位 (async) 的使用 取补码后,原来的减法就变成加法。如: a – b – ci,分别对b和ci取补码,就变成a + com_b + com_ci;

```
其中b的补码: com_b = ~b+1;
```

```
ci的补码: com_ci = ~{(WIDTH-1){1'b0}, ci} + 1;
如果ci==0; com_ci = {WIDTH-1{1'b1}, 1'b1} + 1 = {WIDTH{1'b1}} + 1 = {WIDTH{1'b0}} = {WIDTH{ci}};
如果ci==1'b1; com_ci = {WIDTH-1{1'b1}, 1'b0} + 1 = {WIDTH{1'b1}} = {WIDTH{ci}};
因此ci的补码统一运算公式就是直接将ci位扩展即可。
例2:
```

```
module sub
1.
      #( parameter WIDTH = 32)
 2.
 3.
 4.
          input
                               ci,
 5.
          input [WIDTH-1:0]
                               a,
          input [WIDTH-1:0] b,
 6.
7.
          output [WIDTH-1:0] sub,
8.
 9.
          output
                               СО
      );
10.
11.
12.
      wire [WIDTH-1:0] com b;
13.
      assign
               com b = \sim b + 1;
14.
15.
      assign {co, sub} = a + com b + {WIDTH {ci}};
16.
17.
      endmodule
18.
```

3.累加器的设计

累加器应用非常广泛,特别是在数学运算,数据平滑,平均值,中值等领域有着广泛应用。

下面以参数的模块为例介绍累加器设计。

例2:

Nand FLASH ECC 算法资料

RISC-V 硬件设计常 见问题及解答(2)

Verilog 语法练习 (10) 复杂计数器 的设计

SPI 通讯协议(7) SPI FLASH (verilog) 工程解析 (TOP.v)及 仿真

SPI 通讯协议(1) SPI定义与应用

PRA006/010 介绍

异步串行收发 (UART) 协议详解 (1)

Xilinx 7系列FPGA配 置官方英文文档

FPGA及硬件设计中 的竞争与冒险

FPGA DDR3控制器

Verilog 计数器设计 及触发器模型深度 分析

网络物理层基本知识(PCS子层)

Vivado Design Suite User Guide — Synthesis

xilinx 公司 7系列 MultiBoot 启动SPI Flash

Verilog语言编程与 FPGA应用教材 累加器设计,要求参数化,将输入数据在start信号为'1'后累加,输入数据与data_rdy同步,其中data_rdy是输入数据的同步脉冲。输入数据宽度,以及每次累加的输入数据数量都由参数确定。参数可以接收例化模块传入。累加结束后由outdata输出,并且跟随指示数据计算完成的同步脉冲。

在程序设计中首先将输入数据,输入同步信号锁存,主要用于提高时序。整个程序分为三步,

- (1) 初始化并等待start信号
- (2) 累加并将数据累加计数器减1, 直到num=0;
- (3) 累加完成, 并回握手信号; 返回步骤 (1)

程序流程图如下:

变量类型及使用范 围深入探讨

Intel® Cyclone® 10 LP 器件数据手册

网络物理层基础知识2 (PMA/PMD)

Verilog中的时间尺 度与延迟

提高数字系统设计性能—数字设计与Verilog设计技巧一算法

Verilog 变量声明与 数据类型三(可变 的向量域选择)

FII-PRA006/010 固化/烧录程序到 FLASH

近期文章

Sytem Verilog 教学 (视频)

System Verilog 教 材

系统验证基础-OVM与UVM

第六节 三极管的特性曲线及参数

第五节 三极管电流 分配关系及电流放 大系数

第四节 半导体三极




图1

```
    module acc #
    (
    parameter width = 32,
    parameter len = 16
```

管的原理

无线多径衰落系数 的统计特性

无线信号多径衰落

无线信号建模-多径 效应

第三节 半导体二极管

分类

选择分类

本周热门文章

Verilog语言编程与 FPGA应用教材

RISC-V 教学教案

Python 查找list平均 值

RISC-V CSR寄存器 (1) CSR简介和 CSR指令

FPGA与Verilog 教 学视频

芯片天地-网络视频 学院 (视频)

芯片天地-教材与教 案(文章)

Verilog 文件操作-\$fdisplay, \$fwrite, \$fstrobe, \$fmonitor

```
5.
 6.
           input
 7.
                                                rst,
           input
                                                clk,
 8.
           input
                                                start,
 9.
           input
10.
     data rdy,
           input
                       [width-1:0]
11.
                                                indata,
           output reg [width+$clog2(len)-1:0]
12.
     outdata,
           output reg
                                                cal done
13.
14.
      );
15.
16.
17.
      reg [width-1:0] indata r;
      reg [$clog2(len)-1:0] num;
18.
      reg [1:0] st;
19.
      reg data rdy r;
20.
21.
      always@(posedge clk or posedge rst)
22.
      if(rst) begin
23.
           indata r \ll 0;
24.
           data rdy r <= 0;
25.
      end
26.
      else begin
27.
          data rdy r <= data rdy;
28.
           indata r <= indata;</pre>
29.
30.
      end
31.
32.
      always@(posedge clk or posedge rst)
33.
      if(rst) begin
34.
           outdata <= 0;
35.
           num <= len;</pre>
36.
            cal done <= 1'b0;</pre>
37.
            st <= 0;
38.
      end
39.
      else case(st)
40.
      0:begin
41.
          outdata <= 0;
42.
           num <= len;</pre>
43.
           cal done <= 1'b0;</pre>
44.
45.
           if (start)
46.
               st <=1;
47.
      end
48.
```

```
Verilog 中not ~!
的区别
电流镜 ( Current Mirror)
RISC-V指令集讲解
(2) I-Type整数寄存器-立即数指令
System Verilog 教材
Verilog 文件操作-$fgetc,
$fgets, $fscanf,
$fread
互联网网线及接口的基本知识
```

Verilog仿真中fork...

join的原理和使用

```
1:begin
49.
          if(data rdy r)begin
50.
               outdata <= outdata + indata r;</pre>
51.
52.
               num <= num - 1;
          end
53.
54.
          if(num == 0) begin
55.
               st <= 2;
56.
          end
57.
      end
58.
59.
      2:begin
          cal done <= 1'b1;</pre>
60.
          st <= 0;
61.
      end
62.
63.
      default: st = 0;
      endcase
64.
65.
      endmodule
66.
```

仿真程序: 仿真程序提供自然数1, 2, 3... n, 每10个数为一批数据, 观察计算结果, 并提供仿真程序与实体程序之间的各个握手信号。

```
`timescale 1ns/1ps
 1.
 2.
 3.
     module tb();
 4.
 5.
     parameter width = 8;
 6.
7.
     parameter len = 10;
 8.
 9.
     reg
               rst;
     reg
               clk;
10.
               start;
11.
     reg
12.
                data rdy;
     reg
     reg [width -1:0] indata;
13.
     reg [$clog2(len)-1:0] num;
14.
     wire [width+$clog2(len)-1:0] outdata;
15.
     wire cal done;
16.
17.
18.
19.
     always #5 clk=!clk;
20.
21.
22.
```

```
reg [2:0] st;
23.
24.
25.
26.
      initial begin
          rst = 1'b1;
27.
           clk = 1'b0;
28.
29.
           #20;
           rst = 0;
30.
      end
31.
32.
      always@(posedge clk or posedge rst)
33.
      if(rst) begin
34.
           start <= 0;
35.
           data_rdy <= 0;</pre>
36.
37.
           indata <= 0;</pre>
           num <= 0;
38.
39.
           st <= 0;
40.
      end
41.
      else begin
42.
           case (st)
43.
           0:begin
               data rdy <= 0;</pre>
44.
45.
               indata <= 0;</pre>
               num <= 0;
46.
47.
               start <= 1'b1;
               st <= 1;
48.
49.
           end
           1:begin
50.
51.
               start <= 0;
               if(num == 10) begin
52.
53.
                    data rdy <= 0;
                    num <= 0;
54.
55.
                    st <= 2;
               end
56.
               else begin
57.
                    data rdy <= 1'b1;</pre>
58.
                    num <= num + 1;
59.
                    indata <= indata + 1;</pre>
60.
               end
61.
62.
           end
63.
           2:begin
64.
               st <= 3;
65.
           end
66.
           3:begin
67.
               st <= 4;
68.
```

```
end
 69.
 70.
            4:begin
                st <= 5;
 71.
 72.
            end
 73.
            5:begin
                st <= 1;
 74.
 75.
                start <= 1'b1;
 76.
            end
 77.
            default : st <= 0;</pre>
 78.
            endcase
 79.
 80.
       end
 81.
 82.
 83.
       acc
       (
 84.
 85.
            .width(width),
 86.
            .len(len)
 87.
       )
 88.
       acc inst
 89.
            .rst(rst),
 90.
            .clk(clk),
 91.
            .start(start),
 92.
 93.
            .data_rdy(data_rdy),
            .indata(indata),
 94.
 95.
            .outdata(outdata),
 96.
 97.
            .cal_done(cal_done)
 98.
       );
 99.
100.
       endmodule
101.
```

仿真结果如图2所示:




图2

从图2的波形可以看出仿真结果与设计意图相符。

对应视频:

- Verilog 全加器,全减器,累加器设计-视频教程-1
- Verilog 全加器,全减器,累加器设计-视频教程-2
- Verilog 全加器,全减器,累加器设计-视频教程-3
- 🕒 Posted in FPGA, FPGA开发板, Verilog, Verilog
- Tagged Verilog accumulator, 累加器设计,全加器设计

发表回复

以 Byron 的身份登录。 编辑您的个人资料。 注销? 必填项已用*标注

评论*	
	,

✓如果有人回复我的评论,请通过电子邮件通知我。

发表评论

相关链接

系统验证基础-OVM与UVM

无线信号建模-多径效应

CPU cache设计由来

浮点运算计算方法 (乘除法)

浮点运算计算方法 (加减法)

FPGA 浮点运算算法

I2C cmd层 Verilog程序结构化设计

I2C 主设备PHY层STOP控制Verilog程序设计

I2C 主设备PHY层读控制Verilog程序设计

I2C 主设备PHY层写控制Verilog程序设计

I2C PHY层 Verilog程序结构化设计

I2c 协议实现EEPROM 仿真

今日热门文章 近期评论 Python 查找list平均 值 Verilog 文件操 作-\$fgetc, \$fgets, \$fscanf, \$fread Verilog 文件操 作-\$fdisplay, \$fwrite, \$fstrobe, \$fmonitor 芯片天地-网络视频 学院(视频) 电流镜 (Current Mirror) System Verilog 教 材 Verilog语言编程与 FPGA应用教材 RISC-V CSR寄存器 (2) CSR寄存器 System Verilog 类 的定义与使用 (--)RISC-V CSR寄存器 (1) CSR简介和 CSR指令 Verilog仿真中fork... join的原理和使用 Verilog 移位操作符

本月热门文章 本站热门文章 Verilog语言编程与 Verilog语言编程与 FPGA应用教材 FPGA应用教材 FPGA与Verilog 教 FPGA与Verilog 教 学视频 学视频 RISC-V 教学教案 RISC-V 教学教案 Python 查找list平均 芯片天地-教材与教 值 案(文章) 芯片天地-教材与教 RISC-V 教学教案-案(文章) 视频 芯片天地-网络视频 芯片天地-网络视频 学院(视频) 学院(视频) 电流镜 (Current Verilog 文件操 作-\$fdisplay, Mirror) \$fwrite, \$fstrobe, Python 查找list平均 \$fmonitor RISC-V CSR寄存器 Verilog 文件操 (1) CSR简介和 作-\$fgetc, CSR指令 \$fgets, \$fscanf, Verilog 文件操 \$fread 作-\$fgetc, Verilog 文件操 \$fgets, \$fscanf, 作-\$fdisplay, \$fread \$fwrite, \$fstrobe, \$fmonitor 电流镜 (Current Mirror) RISC-V CSR寄存器 Verilog 文件操 (1) CSR简介和 作-\$fopen, \$fclose CSR指令 第三节 卡诺图原理 RISC-V 指令集手册 及构成 中文2.1版 (User-Level ISA) Verilog 中not ~! 的区别 Verilog 文件操

DICC \/七人佳:什么

COC #####

为代码添加延迟

作-\$fopen, \$fclose

Python time.sleep()

RISC-V 教学教案

Verilog case语句

Verilog 全加(减)

器及累加器设计

Copyright © 2023 芯片天地

KIOC-V扫文集讲胜

(2) I-Type整数寄 存器-立即数指令

Verilog 文件操 作-\$fseek, \$ftell, \$feof

I2C接口基础知识一

三级放大器的稳定 性 JUL 叙子叙杀

CMOS模拟集成电 路设计教材

数字集成电路设计 中的标准单元库介 绍

12C接口基础知识一