芯片 天地 首页 教材与教案 / 网络视频学院 / 论坛 /

开发板 〉 文章 〉 资讯 〉

Search ... Q

芯片天地

Q

verilog 奇数,偶数分频逻辑

WILLIAM
 O 2022-02-16
 ☐ FPGA
 Q 2 COMMENTS

在fpga 设计中, 我们有时需要对输入的时钟进行分频。 例如: 1/2, 1/3, 1/4, 1/5 等等。在偶数分频时,分频逻辑比较容易实现,在奇数分频时,fpga 设计相对麻烦一些。

偶数分频逻辑设计:

even_div.v

```
module even div #
1.
2.
 3.
          parameter [31:0] N = 2
 4.
      )
      (
 5.
          input clk,
 6.
7.
          output clk out,
          input reset
8.
     );
 9.
10.
11.
12.
      reg [31:0] cnt;
13.
      always @(posedge clk or posedge reset)
14.
15.
      begin
          if(reset)
16.
17.
               cnt <= 0;
          else if (cnt == N - 1)
18.
19.
               cnt <= 0;
          else cnt <= cnt + 1;</pre>
20.
21.
      end
22.
23.
      reg clk reg;
24.
```

其他操作

管理站点

注销

Search ...

Q

本分类下文章

Quartus 工具 In-System Memory Content editor 使 用

图像采集与传输系统(摄像头控制模块)

模拟电路源极跟随器(源随器)

Intel MAX10 FPGA 设计完整性指南

C语言中的内存管理 如何工作?

米勒 CMOS运算跨导放大器的设计

地址解析协议 (ARP)

```
25.
      always @(posedge clk or posedge reset)
26.
      begin
27.
28.
          if(reset)
               clk reg <= 0;
29.
          else if (cnt == N/2 - 1)
30.
               clk reg <= ~clk reg;</pre>
31.
          else if (cnt == N - 1)
32.
               clk reg <= ~clk reg;
33.
      end
34.
35.
      assign clk out = clk reg;
36.
37.
      endmodule
38.
```

偶数分频相对比较简单,程序中使用cnt 作为计数器,当计数器计数到分频值的一半时(N/2), clk 反转; 当计数器计数到分频值(N)时, clk 再次反转。

odd_div.v

```
module odd div #
1.
2.
      (
          parameter [31:0] N = 3
 3.
      )
4.
 5.
      (
          input clk,
 6.
7.
          output clk out,
          input reset
8.
     );
 9.
10.
11.
12.
     reg [31:0] cnt_p , cnt n;
13.
                clk p , clk n;
14.
      req
15.
16.
17.
      localparam BAUD HALF = (N-1)/2 - 1;
18.
      localparam BAUD TICK = N - 1;
19.
20.
21.
22.
```

RISC-V指令集讲解 (2) I-Type整数寄 存器-立即数指令

RISC-V 总线和流水 线 (4) RISC-V CPU流水线介绍

Vivado下利用ROM 显示数码管实验课

无线信号多径衰落

RISC-V-privileged pdf英文版

网络协议基础什么 是网络协议?

Python Lambda函 数

数字集成电路设计 中的标准单元库介 绍

以太网UDP 实验 (eth_udp_tx.v)

低于1V的基准电压 和其它应用

数字集成电路设计 概述

图像采集与传输系 统的设计

I2c 协议实现 EEPROM 仿真

ZYNQ 系统中,自 建axi-lite 寄存器模 式下的gpio模块

指针

RISC-V LSU, SRAM, GPIO模块

```
always @(posedge clk or posedge reset)
23.
      begin
24.
          if(reset)
25.
               cnt p <= 4'd0;
26.
          else if(cnt p == BAUD TICK)
27.
               cnt p <= 0;
28.
          else
29.
               cnt p <= cnt p + 1'b1;</pre>
30.
31.
      end
32.
33.
      always @(negedge clk or posedge reset)
34.
      begin
35.
          if(reset)
36.
              cnt n <= 4'd0;
37.
          else if(cnt n == BAUD TICK)
38.
               cnt n <= 0;
39.
          else
40.
               cnt n <= cnt n + 1'b1;</pre>
41.
42.
      end
43.
      //clk p
44.
      always @(posedge clk or posedge reset)
45.
      begin
46.
47.
          if(reset)
               clk p <= 1;
48.
49.
          else if(cnt p == BAUD HALF)
               clk p <= ~clk p;
50.
          else if(cnt p == BAUD TICK)
51.
               clk p <= ~clk p;
52.
      end
53.
54.
55.
      //clk n
      always @(negedge clk or posedge reset)
56.
      begin
57.
          if(reset)
58.
               clk n <= 1;
59.
          else if(cnt n == BAUD HALF)
60.
               clk n <= ~clk n;
61.
          else if(cnt n == BAUD TICK)
62.
               clk n <= ~clk n;
63.
64.
      end
65.
66.
      assign clk out = clk n | clk p;
67.
68.
```

```
(1) exu_lsu模块
```

SPI 通讯协议(5) SPI FLASH (verilog) 工程解析 (spi_cmd.v)

Python语言编程应 用教材

C语言的文件管理

跨导放大器的串联-串联反馈

下载后安装Oracle VM VirtualBox

什么是开源共享精神?

AXI总线基础

近期文章

Sytem Verilog 教学 (视频)

System Verilog 教材

系统验证基础-OVM与UVM

第六节 三极管的特性曲线及参数

第五节 三极管电流 分配关系及电流放 大系数

第四节 半导体三极管的原理

无线多径衰落系数

69. endmodule

奇数分频相对比较麻烦, 步骤如下:

- 1) 需要两个计数器: clk 上升沿计数器; clk 下降沿计数器。这两个计数器实现N计数。
- 2) 分别在clk 的上升沿和下降沿 实现 clk_p, clk_n。当cnt_x == N/2 0.5 时,clk_x 反转;当cnt_x == N 时,clk_x 再次反转;这样生成的时钟clk_x 是一个占空比不等的时钟(高电平 低电平 = 1)即要么高电平多0.5,或者低电平多0.5 个时钟周期。
- 3) clk_out = clk_p | clk_n; 平衡占空比不等的现象,通过使用 或操作,实现%50、%50 占空比的时钟。

仿真程序:

```
`timescale 1ns / 1ps
 1.
 2.
      module tb
 3.
 4.
      (
      );
 5.
 6.
      parameter PERIOD = 20 ; //50Mhz
 7.
 8.
      reg clk;
 9.
10.
      reg reset = 1;
      initial
11.
12.
      begin
          clk = 0;
13.
14.
          \#(PERIOD/2);
15.
16.
          forever
               \#(PERIOD/2) clk = \simclk;
17.
18.
      end
19.
      initial
20.
      begin
21.
          reset = 1;
22.
          @(posedge clk);
23.
          reset = 0;
24.
25.
```

的统计特性

无线信号多径衰落

无线信号建模-多径 效应

第三节 半导体二极管

分类

选择分类

本周热门文章

Verilog语言编程与 FPGA应用教材

RISC-V 教学教案

芯片天地-教材与教 案(文章)

芯片天地-网络视频 学院 (视频)

RISC-V CSR寄存器 (1) CSR简介和 CSR指令

Python 查找list平均 值

FPGA与Verilog 教学视频

Verilog 文件操作-\$fdisplay, \$fwrite, \$fstrobe, \$fmonitor

互联网网线及接口 的基本知识

```
#800000;
26.
27.
          $stop;
28.
     end
29.
     wire clk out1;
30.
     odd div #
31.
32.
33.
         .N (7)
     )
34.
35.
     odd div inst
36.
          .clk (clk),
37.
                     (clk out1),
         .clk out
38.
          .reset
                     (reset)
39.
     );
40.
41.
42.
43.
     wire clk out2;
44.
45.
     even div #
46.
          .N (4)
47.
48.
     even div inst
49.
50.
         .clk
51.
                     (clk),
                     (clk out2),
52.
         .clk out
          .reset (reset)
53.
54.
     ) ;
55.
56.
     endmodule
57.
```

Verilog 中not ~! 的区别

数字集成电路


RISC-V指令集讲解 (2) I-Type整数寄 存器-立即数指令

Verilog 文件操 作-\$fopen, \$fclose

电流镜 (Current Mirror)

RISC-V 指令集手册 中文2.1版 (User-Level ISA)

仿真波形:



从仿真波形上可以看出,通过或操作实现%50,%50的占空比时 钟,从而实现计数分频。 偶数分频相对简单一些,只要通过计数分频 即可。

- 🕒 Posted in FPGA, FPGA 教材教案, Verilog, 教材与教案, 文章
- Tagged 偶数分频逻辑, 奇数分频逻辑

发表回复

以 Byron 的身份登录。 编辑您的个人资料。 注销? 必填项已用*标注

评论 *						

☑如果有人回复我的评论,请通过电子邮件通知我。

发表评论

相关链接

系统验证基础-OVM与UVM

第五节 三极管电流分配关系及电流放大系数

第四节 半导体三极管的原理

无线信号多径衰落

无线信号建模-多径效应

第三节 半导体二极管

第二节 PN结原理及特性

第一节 半导体材料及特性

第五章,第六节习题答案

第二章 半导体材料与晶体管

第五节 上拉、下拉电阻对电平的影响

第六节 分立器件TTL门电路

今日热门文章

近期评论

本月热门文章

本站热门文章

Verilog语言编程与 FPGA应用教材

RISC-V 教学教案

FPGA与Verilog 教 学视频

芯片天地-教材与教 案(文章)

RISC-V CSR寄存器 (1) CSR简介和 CSR指令

芯片天地-网络视频 学院(视频)

Verilog 乘法器的设 计及仿真注意事项

Python 查找list平均 值

System Verilog 教 材

Verilog 文件操作-\$fdisplay, \$fwrite, \$fstrobe, \$fmonitor

SOC 教学教案

Verilog 中not ~! 的区别

Vivado DDR3 控制 器生成步骤 (3)

Vivado软件的使用

数字电路逻辑综合 (Synopsys Design Compiler) Verilog语言编程与 FPGA应用教材

FPGA与Verilog 教 学视频

RISC-V 教学教案

Python 查找list平均 值

芯片天地-教材与教 案(文章)

芯片天地-网络视频 学院 (视频)

Verilog 文件操作-\$fdisplay, \$fwrite, \$fstrobe, \$fmonitor

RISC-V CSR寄存器 (1) CSR简介和 CSR指令

Verilog 文件操作-\$fgetc, \$fgets, \$fscanf, \$fread

Verilog 文件操 作-\$fopen, \$fclose

电流镜 (Current Mirror)

第三节 卡诺图原理及构成

Verilog 中not ~! 的区别

RISC-V 指令集手册 中文2.1版 (User-Level ISA)

ころは日本は子は

Verilog语言编程与 FPGA应用教材

FPGA与Verilog 教 学视频

RISC-V 教学教案

芯片天地-教材与教 案(文章)

RISC-V 教学教案-视频

芯片天地-网络视频 学院(视频)

电流镜 (Current Mirror)

Python 查找list平均 值

Verilog 文件操作-\$fgetc, \$fgets, \$fscanf, \$fread

Verilog 文件操作-\$fdisplay, \$fwrite, \$fstrobe, \$fmonitor

RISC-V CSR寄存器 (1) CSR简介和 CSR指令

RISC-V 指令集手册 中文2.1版 (User-Level ISA)

Verilog 文件操 作-\$fopen, \$fclose

Python time.sleep() 为代码添加延迟

こうつ 学宗学学

Copyright © 2023 芯片天地

verilog 奇数,偶数分频逻辑 - 芯片天地

120按口奉证机以 30

Verilog always过程

Verilog 文件操 作-\$fseek, \$ftell,

\$feof

RISC-V指令集讲解

(2) I-Type整数寄 存器-立即数指令 JUL 叙子叙杀

CMOS模拟集成电

路设计教材

数字集成电路设计 中的标准单元库介

绍

12C接口基础知识一