在LLVM中实现RISC-V用户自定义指令支持 ---以玄铁C910为例

报告人: 陈影中科院软件所智能软件中心 PLCT实验室 邢明杰, 王鹏, 张尹

ED录

- 1. 背景介绍
- 2. 汇编实现
- 3. 添加一个汇编器选项
- 4. 汇编器测试






项目整体概述

- ➤ 玄铁 C910在RISCV标准指令集架构的基础上, 增加了自定义指令。
- ➤ 以玄铁C910扩展指令集为例说明在RISC-V后端添加新的扩展指令的方法。
- ➤ 已经完成了对玄铁C910扩展指令的支持,接下来可以进一步考虑以LLVM为框架实现对更加复杂的指令集架构的支持。
- ➤ 项目开源地址: https://github.com/isrc-cas/c910-llvm





玄铁C910简介



- ➤ 高性能64位RISC-V架构多核处理器
- ➤ 指令集: RISC-V RV64GC/RV 64GCV
- > AI增强的向量计算引擎

玄铁C910官网介绍: https://www.t-head.cn/product/c910?spm=a2ouz.12987056.0.0.2cb96245CRx1Tp&lang=zh





玄铁C910指令集架构

| | | 3 指令集 | | 43 |
|------|---------|--------|---|------------|
| | | 3.1 RV | 64GCV 指令 | |
| 基础模块 | | 3.1.1 | RV64I 整型指令集 | 44 |
| | | 3.1.2 | RV64M 乘除法指令集 | 48 |
| | | 3.1.3 | RV64A 原子指令集. ► RV64G | 49 |
| | \prec | | | |
| | \ | 3.1.5 | RV64F 单精度浮点指令集 RV64D 双精度浮点指令集("IMAFD"模 | 块一般被统称为"G" |
| | | 3.1.6 | RVC 压缩指令集 | 54 |
| | | 3.1.7 | RVV 矢量指令集 | 56 |
| | | 3.2 扩展 | | |
| 扩展模块 | | 3.2.1 | Cache 指令子集 | |
| | | 3.2.2 | 多核同步指令集 | 75 |
| | | 3.2.3 | 算术运算指令集 | 76 |
| | | 3.2.4 | 位操作指令子集 | 77 |
| | | 3.2.5 | 存储指令子集 | 78 |





玄铁C910扩展指令

位操作指令子集

同步指令子集

算术运算指令子集

EXT EXTU FF0 FF1 REV REVW TST

SYNC SYNC.I SYNC.IS SYNC.S

MULAMULAHMULAWADDSLMULSMULSHMULSWMVEQZMVNEZSRRISRRIW

CACHE 指令子集

| DCACHE.CALL | DCACHE.CIALL | DCACHE.CIPA | DCACHE.CISW | DCACHE.CIVA | DCACHE.CPA |
|---------------|--------------|--------------|-------------|-------------|--------------|
| DCACHE.CPAL1 | DCACHE.CVA | DCACHE.CVAL | DCACHE.IPA | DCHCHE.ISW | DCACHE.IVA |
| DCACHE.IALL | ICACHE.IALL | ICACHE.IALLS | ICACHE.IPA | ICACHE.IVA | L2CACHE.CALL |
| L2CACHE.CIALL | L2CACHE.IALL | | | | |

存储指令子集

| LRB | LRH | LRW | LRD | LRBU | LRHU | LRWU | |
|-------|-------|-------|-------|-------|-------|-------|------|
| LURB | LURH | LURW | LURD | LURBU | LURHU | LURWU | |
| SRB | SRH | SRW | SRD | SURB | SURH | SURW | SURD |
| FSRD | FSRW | FSUSR | FSURW | | | | |
| FLRD | FLRW | FLURD | FLURW | | | | |
| LBIA | LBIB | LHIA | LHIB | LWIA | LWIB | | |
| LBUIA | LBUIB | LHUIA | LHUIB | LWUIA | LWUIB | | |
| SBIA | SBIB | SHIA | SHIB | SWIA | SWIB | | |
| LDIA | LDIB | LDD | LWD | LWUD | | | |
| SDIA | SDIB | SDD | SWD | | | | |


ED录

- 1. 背景介绍
- 2. 汇编实现
- 3. 添加一个汇编器选项
- 4. 汇编器测试





Clang/LLVM编译器



.td文件

在LLVM的RISCV后端目录下新增了相应的目标描述文件,并在汇编/反汇编相关子目录AsmParser/Disassembler下面实现对特定操作数的处理。






TableGen语言 (.td)

- ➤ 实现RISC-V用户自定义指令支持,主要是通过TableGen语言描述后端的寄存器信息和指令信息来实现的。
- ➤ LLVM使用TableGen来描述特定目标的信息记录,包括编译器后端的很多特征。
- ➤ TableGen语法类似于C++的template,用classes和definitions描述后端特征。











描述指令信息---一个例子

共100条扩展指令, 其具体的指令形式描述在<u>玄铁C910指令集手册</u>中, 比如

6.3.2 MULA——乘累加指令

语法: mula rd, rs1, rs2

操作: rd ← rd+ (rs1 * rs2)[63:0]

执行权限: M mode/S mode/U mode

异常: 非法指令异常

指令格式:

| 31 27 | 26 25 | 24 2 | 0 19 | 15 14 | 12 11 | 7 6 | 0 |
|-------|-------|------|------|-------|-------|--------|---|
| 00100 | 0 0 | rs2 | rs1 | 001 | rd | 000101 | ı |





描述指令信息---一个例子

lib/Target/RISCV/RISCVInstrInfoC910.td

▶ 描述指令信息:

- ➤ 定义指令形式 (Format)
- ➤ 定义指令模板 (Template)
- ➤ 定义指令 (Instruction)

```
def MULA : Instruction {
        bits<32> Inst;
45
        bits<32> SoftFail = 0;
        bits<5> rs2;
47
        bits<5> rs1;
        bits<5> rd;
49
        let Namespace = "RISCV";
        let hasSideEffects = 0;
51
        let mayLoad = 0;
52
        let mayStore = 0;
        let Size = 4;
        let Inst{31-27} = 0b00100; //funct5
        let Inst{26-25} = 0b00; //funct2
        let Inst{24-20} = rs2;
58
        let Inst{19-15} = rs1;
59
        let Inst{14-12} = 0b001; //funct3
        let Inst{11-7} = rd;
        let Inst{6-0} = 0b0001011; //opcode
        dag OutOperandList = (outs GPR:$rd);
        dag InOperandList = (ins GPR:$rs1, GPR:$rs2);
        let AsmString = "mula\t$rd, $rs1, $rs2";
```





描述指令信息---一个例子

lib/Target/RISCV/RISCVInstrInfoC910.td

lib/Target/RISCV/RISCVInstrFormatsC910.td

```
class RVInstC910CS 1<bits<5> funct5, bits<2> funct2, RISCVOpcode opcode,
72
                    dag outs, dag ins, string opcodestr, string argstr>
         : RVInst<outs, ins, opcodestr, argstr, [], InstFormatOther> {
74
       bits<5> rs1;
       bits<5> rs2;
       bits<5> rd;
      let Inst{31-27} = funct5;
      let Inst{26-25} = funct2;
      let Inst{24-20} = rs2;
      let Inst{19-15} = rs1;
      let Inst{14-12} = 0b001;
      let Inst{11-7} = rd;
83
      let Opcode = opcode.Value;
84
```





寄存器扩展

lib/Target/RISCV/RISCVSystemOperands.td

```
//===-----
// C910 Machine Extended CSRs
//===----
def MXSTATUS : SysReg<"mxstatus", 0x7C0>;
def MHCR : SysReg<"mhcr", 0x7C1>;
def MCOR : SysReg<"mcor", 0x7C2>;
def MCCR2 : SysReg<"mccr2", 0x7C3>;
def MCER2 : SysReg<"mcer2", 0x7C4>;
def MHINT : SysReg<"mhint", 0x7C5>;
def MRMR : SysReg<"mrmr", 0x7C6>;
def MRVBR : SysReg<"mrvbr", 0x7C7>;
//===-----
// C910 Machine Cache Access Extended CSRs
//===-----
def MCINS : SysReg<"mcins", 0x7D2>;
def MCINDEX : SysReg<"mcindex", 0x7D3>;
def MCDATA0 : SysReg<"mcdata0", 0x7D4>;
def MCDATA1 : SysReg<"mcdata1", 0x7D5>;
//===-----
// C910 Machine Processor Extended CSRs
//===-----
def MCPUID : SysReg<"mcupid", 0xFC0>;
```

对机器模式、超级用户模式、用户模式这三种模式下的CSRs扩展

ED录

- 1. 背景介绍
- 2. 汇编实现
- 3. 添加一个汇编器选项
- 4. 汇编器测试





3. 添加一个汇编器选项

添加llvm-mc选项

- ➤ Ilvm-mc可以看作是通常意义下的汇编器和反汇编器,对标gcc下的as和dis;
- ▶ 可以输入汇编码吐出二进制可执行文件,或者输入二进制可执行文件吐出汇编码。
- ➤ 通过-assemble命令汇编一个.s文件,通过-disassemble命令反汇编字节串,以及通过-show-encoding和-show -inst显示指令及其内部表示的编码。





3. 添加一个汇编器选项

添加llvm-mc选项

lib/Target/RISCV/RISCV.td:对mcpu=c910在RISCV目录下进行定义





3. 添加一个汇编器选项

添加llvm-mc选项

lib/Target/RISCV/RISCVSubtarget.h

```
class RISCVSubtarget : public RISCVGenSubtargetInfo {
      virtual void anchor();
32
      bool HasStdExtM = false;
      bool HasStdExtA = false;
34
      bool HasStdExtF = false;
      bool HasStdExtD = false;
      bool HasStdExtC = false;
      bool HasC910 = false;
      bool HasRV64 = false;
      bool IsRV32E = false;
      bool EnableLinkerRelax = false;
41
42
      unsigned XLen = 32;
      MVT XLenVT = MVT::i32;
      RISCVABI::ABI TargetABI = RISCVABI::ABI Unknown;
44
      RISCVFrameLowering FrameLowering;
```

```
bool hasStdExtD() const { return HasStdExtD; }
bool hasStdExtC() const { return HasStdExtC; }
bool hasC910() const { return HasC910; }
bool is64Bit() const { return HasRV64; }
bool isRV32E() const { return IsRV32E; }
bool enableLinkerRelax() const { return EnableLinkerRelax; }
```

ED录

- 1. 背景介绍
- 2. 汇编实现
- 3. 添加一个汇编器选项
- 4. 汇编器测试





4. 汇编器测试

LLVM 测试框架

LLVM测试框架主要包括两类: 回归测试和整体程序测试。

▶ 回归测试

这些用例应在每次提交前运行通过。回归测试是测试LLVM特定功能或触发LLVM特定bug的一小段代码。这些测试用例由LLVM lit测试工具驱动,用例代码位于llvm/test路径下。

➤ 整体程序测试/测试套件(LLVM test suite)

测试套件包含完整程序,程序代码通常用高级语言如C/C++,可以编译链接进某个可执行程序。这些程序有用户特定编译器编译,然后执行捕获程序输出和时序信息。这些输出和参考输出比较以确保程序编译正确。





4. 汇编器测试

LLVM 测试用例

test/MC/RISCV/c910-valid.s

```
# RUN: Ilvm-mc %s -triple=riscv64 -mcpu=c910 -riscv-no-aliases -show-encoding \
# RUN: | FileCheck -check-prefixes=CHECK-ASM,CHECK-ASM-AND-OBJ %s

# CHECK-ASM-AND-OBJ: mula a1, a2, a3
# CHECK-ASM: encoding: [0x8b,0x15,0xd6,0x20]
mula a1, a2, a3
```

\$./bin/llvm-lit -v ../llvm/test/MC/RISCV/c910-valid.s





5. 参考文献

http://llvm.org/docs/ProgrammersManual.html

https://www.design-reuse.com/articles/46237/extending-risc-v-isa-with-a-custom-

instruction-set-extension.html

https://github.com/isrc-cas/rvv-llvm/tree/rvv-iscas

https://blog.csdn.net/wuhui_gdnt/article/details/62218211

https://zhuanlan.zhihu.com/p/54536799

谢谢

欢迎加入我们,一起做些有意思的事情©

https://github.com/isrc-cas/PLCT-Weekly/blob/master/Jobs.md

2020/07/05