Visão geral do sistema.

01.Descreva a arquitetura de Von Neumann.

A arquitetura de Von Neumann é composta principalmente por **CUP(central process unit)**, **memória** e dispositivos de **I/O(input or output)**. A CPU ela é dividida em três partes a **ULA(**(Unidade Logica Aritmética) e os registradores.

02.Lei de Moore.

Em 1965, <u>Gordon Moore</u>, fundador da Intel, afirmou que o poder de processamento dos processadores dobraria a cada <u>18 meses</u>. Mas isso parou de ser verdade com o tempo ficou cada vez mais dificil dobrar a capacidade com o mesmo espaço na placa e outro motico seria porque cada mais processamento mais energia ele ira necessitar ainda por cima mais energia será dissipada.

03. Explique o que arquitetura e organização:

A arquitetura ela define o que irá fazer e a organização ele define como será feito. Por exemplo: Um "arquiteto" define que a maquina mulplicara. E o "Organizador" define como será feito a multiplicação pode ser uma função implementada naturalmente no sistema ou pode ser realizada com um conjunto de somas.

04.Descreva a função dos registradores (PC, IR, MAR, MBR, I/O AR, I/O BR)

- PC(Contador de programa):Armazena o endereço da próxima instrução.
- IR(Registrador de Instrução): Armazena a instrução em execução.
- MAR(Registrador de endereço de memória): Armazena o endereço dos dados a serem buscados na memória principal.
- MBR(Resgistrador de Buffer de memória): Armazena os dados que foram buscados na memória principal.

05. Sobre o barramento do sistema:

1.O barramento do endereço está conectado ao MBR(falso).

O MBR é o registrador de armazenamento unicamente. Ele só precisa ter acesso ao barramento de dados para as transferências.

2.O barramento de controle está ligado ao PC(Falso).

Não tem nenhum barramento barramento ligado ao PC.

3.O barramento de dados está conectado ao MBR(verdade).

A única verdadeira é a 3

06.Descreva o processo realizado pela CPU para execultar um ciclo de instrução:

Em um ciclo de instrução o processador busca o endereço dá próxima instrução a ser realizada no PC e armazena a instrução no IR e a decodifica. Após isso ele busca os endereços dos dados decodifica e guarda no MAR. Após ter os endereços ele busca os dados e armazena no MBR. E após tudo isso ele manda os dados dos operandos e da operação para a ULA e ela armazena o resultado da operação em um registrador. Então ele faz busca novamente ao PC e começa tudo de novo.

Memória CACHE

01. Descreva a estrutura de uma memória cache.

É uma memória de acesso aleatório semicondutora interna(conectada diretamente ao sistema). Podendo conter até três niveis. Composta por linhas cada linha pode armazernar um bloco e cada bloco composto por um número de

02. Considere a comunocação da CPU com a memória externa. Descreva o processo realizado pela CPU quando ocorre um *cache hit* e um *cache miss*.

Hit: É quando o processador busca um derterminado dado na cache encontra.

Miss: É quando o processador não encontra o dado na cache então ele busca lá na memória principal e armazena na cache para depois buscar na cache.

03.Cite e explique os algoritmos que podem ser ultilizados para substituição de linhas da memória cache.

FIFO(First In, First Out):Esse método é basicente uma fila onde o primiero a entra é o primeiro a sair.

LRU(Least-Recently Used): Esse método é acompanhando de uma pilha para acompanhar a ordem dos mais recentes ao cojunto de linhas da cache. Quando uma linha é acessada essa é movida para o topo da linha. Ao escolher uma linha para ser substituída por uma informação vinda da memória principal a linha que estiver no fundo da pilha ou seja a menos recentemente usada. Tradicionalmente, a nova linha é colocada no topo da pilha.

LFU(Least-Frenquently Used): Esse método é contém um adicional a cada linha da memória cache um contador de acesso para cada linha da memória. Ao escolher uma linha para substituição, a linha com contagem mais baixa é descartada. Políticas de LFU devem implementar um mecanismo de envelhecimento que decrementa automaticamente o valor do contador de acessos de cada linha ao longo do tempo para evitar a poluição da cache com linhas obsoletas.

Aleatório: Como próprio nome já deve dizer muita coisa esse método escolhe uma linha em qualquer para que possa ser feita a substituição da cache. A vantagem é que ela não precisa de nenhum metadado(Como pilhas e filas).

04.Cite e explique os métodos de atualização da memória principal em relação a memória cache.

Write-Through: A cada escrita na cache atualiza também na memória principal. Escreve palavra por palavra e demanda alto tráfego na memória principal.

Write-Back: A atualização só acontece quando a linha for substituida na cache. Utiliza um bit de controle(**dirty bit**) para saber se aconteceu alteração para caso seja necessario substituir a linha seja salva antes na memória principal.

05.Cite e explique os algoritmos de mapeamento de endereços da memória principal para a memória cache.

Direito:

Existe um endereço fixo para cada bloco da memória principal a cada linha da cache. Sabendo que a memória principal é bem maior que a memória cache então após a divisão e cada linha da cache já ter seu respectitivo bloco na memória principal, começa tudo de novo. Assim vários blocos estaram ligados a somente uma linha ca cache (Pondendo as vezes acontecer conflito).

Associativo:

Não tem endereço fixo e o bloco pode ser gravado em qualquer linha da memória cache. O problema é que sempre fazer uma comparação quando se for carregar um dado a cada tag já carregada.

Associativo por conjunto:

Ele ultiliza os pontos bons de cada uma. Ele divide a cache em conjuntos de linhas e e bloxos e faz como o método associativo, ou seja, qualquer linha do conjunto poderia ser escolhida e não iria demorar muito tempo quando se fosse buscar pois ele só ia buscar no conjunto. O ruim que ele ultiliza um adicional chamado SET.

06.Descreva o funcionamento básico de uma célula de memória.

Uma célula de memória recebe um valor binário ou 0 ou 1 e armazena por tempo indeterminado. O Flip-flop é um tipo de célula de memória ele tem duas entradas uma de alimentação e outro o clock, e possui também um saída. O valor é armazenado no momento de transição do clock. Somente quando o clock é 0 e recebe 1. No momento de transição para 1 pode ser salvo. Já o Flat é diferente não se chama clock e sim sinal de entrada e por enquanto o sinal de entrada for 1 a alimentação poderá armazenar o valor na célula.

7.Considere uma cache com tamanho de linha de 32 bytes e uma memória principal que leva 30 ns para transmitir uma palavra de 4 bytes. Mostre quantas vezes uma mesma linha pode ser escrita pela CPU antes de ser substituída para que o write back seja mais eficiente que o write through? Há algum caso em que o write through seja superior ou equivalente ao write back?

PALAVRAS	THROUNG	BACK	PALAVRAS	THROUNG	BACK
1	30	0	1	30	30*8
2	60	0	2	60	30*8

Na primeira tabela podemos ver antes de a linha ser substituida o write-back é mais eficiente. Quando o número de palavras for igual o números da palavras que a linha pode armazenar o dois teram a mesmo eficiência. Há muitos caso que o white-through seja melhor que white-back(Como por exemplo: Se fossem 9 palavras).

8.Suponha um processador com acesso a dois níveis de cache. A cache nível 1 tem 10.00 palavras e tempo de acesso 0.01 µs. A cache nível 2 tem 100.000 palavras e tempo de acesso 0.1 µs. Suponha que 95% dos acessos à memória sejam encontrados na cache nível 01. Calcule o tempo de acesso médio para este processador acessar uma palavra na memória cache.

9.As caches atuais são unificadas ou separadas? Que vantagem uma organização apresenta sobre a outra?

Geralmente são separadas. principal vantagem do projeto de cache separada é que isso elimina a disputa pela cache entre a unidade de busca/decodificação de instrução e a unidade de execução. Isso é importante em qualquer projeto que conta com o pipeline de instruções. Já a unificada apresenta a vantagem de que a cache unificada tem uma taxa de acerto maior.

Memória Interna

01. Sobre memórias semicondutoras, é incorreto afirmar:

I.A volatilidade é uma característica que indica a permanência ou não dos dados na ausência de alimentação no dispositivo de memória.

II.Memória ROM é uma memória de acesso direto, considerando seu arranjo matricial de células.

III.Memória SDRAM é um tipo de memória de curto tempo de acesso utilizada para fabricação de memória cache.

02. Marque 1 para as afirmações verdadeiras e 0 para as falsas.

(0) A memória principal transfere dados para a memória cache palavra por palavra.

[Ela transfere os dados em blocos]

(0) A CPU lê blocos de dados da memória cache.

[Ela lê palavra por palavra]

(0) O IR é responsável por registrar interrupções.

[Registrar instruções]

(0) A ULA se comunica com a memória principal para receber os dados das operações.

[Ela se comunica com a memória cache]

(1) A memória cache é construída com tecnologia SDRAM para que possa ser mais rápida.

03.O que afirma o princípio da localidade dos dados e instruções.

Principio da localidade temporal afirma que quando um bloco é levado da memória principal para a memória cache para sastifazer uma única referência é provável que haja resferências futuras ao mesmo bloco. Já o principio da localidade espacial diz que exite a possibilidade de ele chamar um bloco vizinho.

04. Quais vantagens a DRAM síncrona apresenta em relação a DRAM assíncrona.

05.Considere que você foi a uma loja de produtos de informática e pediu ao vendedor um pente de memória DDR3 DIMM. O vendedor o informa que não existem pentes de memória deste tipo, pois as tecnologias são incompatíveis. Qual explicação você daria ao vendedor como resposta para sua afirmação?

Memória Externa

- 01. Calcule a cadeia codificada para palavra 1001101001101110 utilizando código de Hamming.
- 02.Considere uma palavra de 8 bits 00111001 armazenada na memória com os bits de verificação 0010. Suponha que, quando a palavra é lida na memória, os bits de verificação são calculados como 0001. Qual é a palavra que foi lida na memória?
- 03. Considerando os projetos de armazenamento em múltiplos discos (RAID), descreva cada os níveis de RAID e uma possível aplicação para cada nível.