

Arquitectura de Computadoras I Ingeniería en Computación – Curso 2017

Práctica de Laboratorio: Microprocesador MIPS Segmentado

El objetivo de esta práctica es implementar el microprocesador MIPS (visto en clase de teoría) en VHDL. En concreto, se va a realizar la versión **segmentada** del microprocesador, cuyos detalles se pueden encontrar en: "Computer Organization and Design: The Hardware/Software Interface ", por David A.Patterson y John L. Hennessy. Se recomienda seguir el libro para realizar esta práctica, ya que se sigue este libro con bastante fidelidad. En concreto, se sigue el modelo segmentado del MIPS, detallado en el capítulo 4.

El modelo de las memorias de datos y programas proporcionado (archivo memory.vhd) no introduce ciclos de espera y responde en el mismo ciclo. Además, utiliza dos archivos separados para el contenido inicial de cada memoria, archivo llamado "program1" para memoria de instrucciones y "data" para memoria de datos. Se proporcionan un archivo de ejemplo (program1.s) para utilizar junto con el testbench de la práctica, si bien se pueden generar otros archivos correspondientes a otros códigos para hacer más pruebas.

Ejercicio

Se pide implementar el microprocesador MIPS en su versión segmentada. El resultado debe ser un micro capaz de realizar en el caso ideal (sin riesgos) una instrucción por ciclo de reloj. Para el ejercicio básico, no es necesario que el modelo soporte riesgos (salvo el estructural de acceso a memorias separadas de instrucciones y datos).

No se pide que el microprocesador soporte todo el juego de instrucciones completo, sino solamente las siguientes instrucciones: add, sub, and, or, lw, sw, slt, lui y beq. En cualquier caso, la instrucción beq, que implica riesgos de control por ser un salto, funcionará "anómalamente" en la versión básica del ejercicio obligatorio.

Se recomienda utilizar el esquema del libro, reflejado en la siguiente figura 1. Todos los registros deben resetearse asíncronamente y funcionar por flanco de subida del reloj. Las instrucciones a implementar tienen los siguientes códigos de operación. Los códigos de operación se pueden encontrar también en el apéndice A del libro (volumen 3).

ADD (Add Word)

| 31 | 26 | 25 | 21 | 20 | 16 | 15 | 11 | 10 | 6 | 5 | 0 |
|----|-------------------|----|----|----|----|----|----|----|-----------|-------------|---|
| | CIAL 0 0 0 | | rs | | rt | | rd | C | 0 0 0 0 0 | AD I | |
| | 6 | | 5 | | 5 | | 5 | | 5 | 6 | |

Formato: ADD rd, rs, rt $\underline{\text{Descripción}}$: rd \leftarrow rs + rt

SUB (Substract Word)

| 31 | 26 | 25 | 21 | 20 | 16 | 15 | 11 | 10 | 6 | 5 | 0 |
|---------------------|----|----|----|----|----|----|----|-----|---------|------------------|------------------|
| SPEC 0 0 0 0 | | | rs | | rt | | rd | 0.0 | 0 0 0 0 | SI 100 | JB 010 |
| - 6 | | | 5 | | 5 | | 5 | | 5 | | 6 |

<u>Formato</u>: SUB rd, rs, rt Descripción: rd \leftarrow rs - rt

AND

| 31 | 26 | 25 | 21 | 20 | 16 | 15 | 11 | 10 | 6 | 5 | 0 |
|-------------------|----|----|----|----|----|----|----|----|---------|------------------|------------------|
| SPEC 0 0 0 | | | rs | | rt | | rd | C | 0 0 0 0 | AN 100 | ID 100 |
| - 6 | | | 5 | | 5 | | 5 | | 5 | 6 | i |

Formato: AND rd, rs, rt Descripción: rd ← rs AND rt

OR

| 31 | 26 | 25 | 21 | 20 | 16 | 15 | 1 | 1 1 | 0 6 | 5 0 |
|---------------------|----|----|----|----|----|----|----|-----|-----------|---------------------|
| SPEC 0 0 0 0 | | | rs | | rt | | rd | | 0 0 0 0 0 | OR 100101 |
| 6 | | | 5 | | 5 | | 5 | | 5 | 6 |

<u>Formato</u>: OR rd, rs, rt <u>Descripción</u>: rd ← rs OR rt

SLT (Set on Less Than)

| 31 | 26 | 25 | 21 | 20 | 16 | 15 | 11 | 10 | 6 | 5 | 0 |
|---------------------|-------|----|----|----|----|----|----|----|---------|-----------------------|-----|
| SPE (0 0 0 0 | 0 0 0 | | rs | | rt | | rd | 0 | 0 0 0 0 | slt 1 0 1 0 | 1 0 |
| 6 | } | | 5 | | 5 | | 5 | | 5 | 6 | |

<u>Formato</u>: SLT rd, rs, rt <u>Descripción</u>: rd ← (rs < rt)

LW (Load Word)

| 31 | 26 | 25 | 21 | 20 | 16 | 15 | 0 |
|----|-------------------------|----|------|----|----|----|--------|
| | ECIAL 0 0 1 1 | | base | | rt | | offset |
| | 6 | | 5 | | 5 | | 16 |

Formato: LW rt, offset(base)

<u>Descripción</u>: rt ← memory[base+offset]

SW (Store Word)

| 3 | 1 26 | 25 | 21 | 20 | 16 | 15 0 |
|---|----------------------------|----|------|----|----|--------|
| | SPECIAL 1 0 1 0 1 1 | | base | | rt | offset |
| | 6 | | 5 | | 5 | 16 |

Formato: ST rt, offset(base)

 $\underline{\mathsf{Descripción}} : \mathsf{memory}[\mathsf{base+offset}] \leftarrow \mathsf{rt}$


LUI (Load Upper Inmediate)

| 0 | 15 | 16 | 20 | 21 | 25 | 26 | 31 |
|-----------|----|----|----|-----------|----|----------------------------|----|
| inmediate | | rt | | 0 0 0 0 0 | | SPECIAL 0 0 1 1 1 1 | (|
| 16 | | 5 | | 5 | | 6 | |

Formato: LUI rt, inmediate

 $\underline{Descripción} \colon rt \leftarrow immediate \ \& \ 0^{16} \qquad \qquad (rt \leftarrow immediate << 16)$

BEQ (Branch on Equal)



Formato: BEQ rs, rt, offset

<u>Descripción</u>: if (rs=rt) then PC ← PC + (offset << 2)




Figura 1. Modelo de microprocesador segmentado

Verificar el diseño utilizando el archivo "program1" proporcionado por la cátedra.

Material a entregar

- Archivos VHDL
- Archivos ".s"
- Archivos de memoria de instrucción

Ayudas y avisos

 Los archivos "programa" y "datos" que contienen las memorias de instrucciones y datos respectivamente deben estar en el directorio de trabajo. Si no es así, en el archivo procesador_TB.vhd se puede dar la ruta completa de dichos archivos cambiando las líneas de código:

```
C_ELF_FILENAME => "programa", ...
C ELF FILENAME => "datos",
```

por otras donde indique la ruta completa a ambos archivos, por ejemplo:

```
C_ELF_FILENAME => "D:\nombredirectorio\programa", ...
C_ELF_FILENAME => "D:\nombredirectorio\datos",
```

- El programa de prueba "program.s" proporcionado en la práctica no incluye riesgos y prueba todas las instrucciones del ejercicio básico. El archivo "programa" es el resultado del ensamblado del "program.s" que se usará para probar el ejercicio básico. El archivo "datos" contiene los datos que se usaran por el "programa" en el ejercicio básico.
- El archivo *memory.vhd* contiene la memoria que se usará en el ejercicio básico. El archivo *processor.vhd* contiene la entidad del micro que se deberá implementar. El archivo *processor_tb.vhd* contiene el test bench para probar el ejercicio básico.
- Se entrega además, las descripciones de las entidades "alu" y "registers" en los archivos alu.vhd y registers.vhd, que implementan la unidad aritmetico-lógica del procesador y el banco de registros, respectivamente.
- La tabla contenida en el archivo "registers.html" proporcionada en la práctica muestra la traducción de los nombres de registros usados en ensamblador al número de registro en el micro, del 0 al 31.