


# VHDL Simulation

#### **Testbench Architecture**





#### DTP2\_Vorlesung\_01




- Einführung
- Procedures
- Packages
- Procedure Based Testbenches
- Simulation Specific VHDL Commands
- Testbench Code
- File Organisation
- Setting Up Modelsim Projects






### VHDL TOP Level für UART: uart\_top




#### **Modelsim VHDL Simulator**





#### **Modelsim VHDL Simulator**





Text Output
Zürcher Fachhochschule

**Waveform Output** 

#### Simulator compile.do Script



```
# create work library
vlib work
# compile project files
vcom -2008 -explicit -work work ../../support/simulation pkg.vhd
vcom -2008 -explicit -work work ../../support/standard driver pkg.vhd
vcom -2008 -explicit -work work ../../support/user driver pkg.vhd
vcom -2008 -explicit -work work ../../source/flanken detect.vhd
vcom -2008 -explicit -work work ../../source/hex2sevseg.vhd
vcom -2008 -explicit -work work ../../source/modulo divider.vhd
vcom -2008 -explicit -work work ../../source/uart top tb.vhd
# run the simulation
vsim -novopt -t 1ns -lib work work.uart top tb
do ./wave.do
run 50 ms
```

### **VHDL** Procedures

# zh

#### **Definition**

Procedures helfen den Code kompakt und übersichtlich zu halten. Sie enthalten eine Befehls-Sequenz die man beliebig oft aufrufen kann.

```
procedure "procedure_name" (parameter_list) is
  declarations
begin
  sequential statements
end "procedure_name";
```

#### **VHDL Procedures**

#### **Beispiel**

```
procedure parity generator
  (signal din : in std logic vector;
   signal par : out std logic) is
  variable t : std logic := '0';
begin
  for i in din'range loop
    t := t xor din(i);
  end loop;
  par <= t;</pre>
end parity generator;
  Procedure Aufruf
parity generator(databus,par bit);
```

#### VHDL Package

#### **Definition**

Typen, Objekte oder typspezifische Operatoren lassen sich in Bibliotheken einbinden Bibliotheken lassen sich in jedes VHDL-Modell einbinden. Solche gemeinsamen Definitionen werden in Packages gemacht.

```
package "package_name" is
  declarations
end package "package_name" ;

package body "package_name" is
  descriptions
end package body "package_name" ;

Benutzung in Entity Architektur Datei
use work.package_name.all;
```



#### VHDL Package

#### Beispiel einfach 1

```
package tone gen pkg is
```

use work.tone gen pkg.all;

```
type t midi array is array (0 to 9) of t note record;
constant N CUM: natural :=19;
constant N LUT: natural :=8;
constant L: natural := 2**N LUT;
constant N RESOL: natural := 13;
constant N AUDIO : natural := 16;
end package tone gen pkg;
   Aufruf
```

#### Definition eines «Records» im Package

#### Beispiel einfach 2

```
package simulation pkg is
   type test vect is record
     arq1
                  : std logic vector(7 downto 0);
                  : std logic vector(7 downto 0);
     arq2
     arq3
                  : std logic vector(7 downto 0);
     arg4 : std logic vector(7 downto 0);
     obs data : std logic vector(31 downto 0);
     fail flag : boolean;
     clock period : time;
   end record:
  end package simulation pkg;
Referenzierung später in Architektur
  signal tv : test vect;
Zugriff auf einzelnes Record Element
  tx_sig <= tv.arg1;</pre>
```

#### Package mit Procedure

#### **Beispiel mit Procedure**

```
package my_package is
   procedure parity_generator
      (signal din : in std_ulogic_vector;
      signal par : out std_ulogic);
end my_package;
```


### Procedure Declaration

```
package body my_package is;
  procedure parity_generator
    (signal din : in std_logic_vector;
    signal par : out std_logic) is
    variable t : std_logic := '0';
  begin
    for i in din'range loop
        t := t xor din(i);
    end loop;
        par <= t;
  end procedure parity_generator;
end package body my_package;</pre>
```

# Procedure Definition im Package Body

#### **Testbench Architecture**






#### Testbench für UART









### **Procedure Based Testbench**





#### **Procedure Based Testbenches**





### Serielle Signalerzeugung mit «For Loop»




uar\_sim Procedure

```
.
.
.
txloop : for i in 0 to 7 loop
   tx_sig <= tv.arg1(i);
     wait for baud_period;
end loop txloop;
.
.
.</pre>
```

standard\_driver\_pkg.vhd


#### **Procedure Based Testbenches**






#### Aufbau der uar\_chk Procedure








7-Segment Ausgang vom UART block

"1000000" => 0x00 "1111001" => 0x01 "0100100" => 0x02 "0110000" => 0x03"0011001" => 0x04 "0010010" => 0x05 "0000010" => 0x06 "1111000" => 0x07 "0000000" => 0x08 "0010000" => 0x09 "0001000" => 0x0a "0000011" => 0x0b "1000110" => 0x0c "0100001" => 0x0d "0000110" => 0x0e "0001110" => 0x0f

#### Vergleicher




o.k. / not o.k.

tv.arg1(7..0)

Argument von uar\_chk Kommando-Zeile

#### **Procedure Based Testbenches**





#### Kommando löst Procedure in Testbench aus




```
if cmd = string'("rst sim") then
             rst sim(tv, key 0);
                                                 Kommando
Procedure
           elsif cmd = string'("uar sim") then
             uar sim(tv, qpio 26);
           elsif cmd = string'("uar ch0") then
             uar chk(tv, hex0);
                                                      Unterschiedliche
           elsif cmd = string'("uar ch1") then
                                                      Kommandos können
             uar chk(tv, hex1);
                                                      die gleichen Procedures
                                                      auslösen
           elsif cmd = string'("uar ch2") then
             uar chk(tv, hex2);
           else
             assert false
               report "Unknown Command" severity failure; --
           end if;
```



# zhaw

#### **Test Script: testcase.dat**

#### Beispiel einer Testsequenz zum Testen des UART



#### **Test Script: testcase.dat**



#### **Aufbau eines Kommandos in DTP2 Simulationen**



#### Kommando:

Definieren die Test-Procedure. Test-Procedures erzeugen Stimuli oder führen Checks aus. String mit genau 7 Zeichen

#### **Beispiel**

gpi\_sim 12 aa 5f 3e

#### **Argument 1 bis Argument 4:**

Werden in der Procedure zu Stimuli umgewandelt bzw. dienen als Vergleichswerte für Checks.

Min. ein, max vier Argumente möglich. Je Argument genau ein Byte mit Hex Wert. MSB arg1, LSB arg4

Erzeugt einen Stimulus mit dem Hex Wert 0x12aa5f3e, der an den Eingang eines DUT angelegt wird.

### **Verfügbare Test Procedures**

Com mand	Function	Arguments	Input/Output Signals
rst_sim	Resets Simulation	None	Output: low active reset signal std_logic
gpi_sim	General purpose stimulus signal	arg1 – MSB arg2 arg3 arg4 – LSB	Output: 32 general purpose bits std_logic_vector(31 downto 0)
gpo_chk	General Purpose Check	arg1 – MSB arg2 arg3 arg4 – LSB	Input: 32 general purpose bits std_logic_vector(31 downto 0)
uar_sim	UART serial signal generation	arg1- Byte hex value arg2 – 01= 31'250kBd default=115'200kBd arg3 – 01= stop bit = 0 inserts stop error	Output: serial signal std_logic
uar_chk	Seven Segment display check	arg1- Byte Hex value with leading 0	Input: 8-bit hex value with one leading zero std_logic_vector(7 downto 0)
i2s_sim	Generates 32-bit serial i2s signal	arg1-MSB arg2 arg3 arg4-LSB	Output: i2s Serial Signal std_logic
i2s_chk	Checks a 32-bit serial i2s signal against a 32-bit value	arg1-MSB arg2 arg3 arg4-LSB	Input: i2s serial signal, bclk, ws all std_logic
run_sim	Runs simulation for n clock cycles	arg1-MSB Number of simulation clk cycles arg2 arg3 arg4-LSB	None



#### **Wait Statements**



#### Beispiele:

```
wait until CLK = '1';
wait for 10 ns;
wait on a,b;
```

#### **WAIT Statements**



- WAIT Statements sind sequentielle Statements und dürfen nur im Prozess vorkommen
- Beim Ausführen des WAIT Statements wird der Process unterbrochen und die zugewiesenen Signale werden aktualisiert
- Nach Ausführen der WAIT Bedingung wird der Prozess an der Stelle fortgefahren, wo er unterbrochen wurde
- WAIT ist nicht synthetisierbar

#### Erzeugung des Taktes für die Simulation



```
CONSTANT clock period : time := 20 ns;
• • •
                         (Ohne Sensitivity Liste)
    clkgen : PROCESS
    BEGIN
        clock 50 <= '0';
        WAIT FOR clock period/2;
        clock 50 <= '1';</pre>
        WAIT FOR clock period/2;
     END PROCESS clkgen;
END struct;
```



#### Einfache Generierung von Stimuli

### Primitve Erzeugung von Stimuli

```
stimuli: PROCESS
          BEGIN
          key 0 <= '0';
          gpio 26 <= '1';
          WAIT FOR 12 * clk halfp;
          key 0 <= '1';
          WAIT FOR baud period;
          gpio 26 <= '1';</pre>
          WAIT FOR baud period;
          gpio 26 <= '0';
          WAIT FOR baud period;
          gpio 26 <= '0';
          WAIT FOR baud period;
          gpio 26 <= '1';
          WAIT FOR baud period;
          gpio 26 <= '1';</pre>
          WAIT FOR baud period;
          gpio 26 <= \1';
          WAIT FOR baud period;
          gpio 26 <= '0';
          WAIT FOR baud period;
          gpio 26 <= '0';
          WAIT FOR baud period;
          gpio 26 <= '1';
          WAIT:
          END PROCESS stimuli;
END struct;
```

### Erzeugung von Stimuli mit Procedure

#### Report

### zh

#### **Definition**

Mit Report kann eine Meldung auf der Simulator Konsole ausgegeben werden und die Simulation gegebenenfalls abgebrochen werden

```
report "string" severity "severity_level";
```

#### **Beispiel**

```
report "diese Meldung ist ein Hinweis" severity note;
report "Hier ist etwas schlimmes geschehen" severity failure;
```

Verschiedene Möglichkeiten für severity:

«note», «error» or «warning» druckt nur eine Nachricht auf die Konsole «failure» gibt eine Nachricht auf die Konsole und stoppt die Simulation



### **Assert und Report**

# zh

#### **Definition**

Prüft eine "Bedingung" auf "true" oder "false". Ist der Wert falsch, ist die Bedingung erfüllt und der "report" string wird ausgegeben.

```
assert "bedingung" report "string" severity "severity_level";
```

«note», «error», «warning», «failure» geben Nachricht auf Konsole aus. «failure» gibt Nachricht aus und stoppt die Simulation

#### **Beispiele**

```
assert (a > c) report "a muss grösser c sein" severity note;
assert (true) report "diese Meldung wird nie ausgegeben" severity note;
assert (false) report "diese Meldung wird immer ausgegeben" severity note;
```

#### **Erstellung von Verifikationstests**



Die Testbench, welche in den folgenden Folien im Detail erklärt wird, wird mit dem emacs Editor automatisch erzeugt. Die Testbench muss nur noch mit Test Procedures ergänzt werden.

- 1. Automatische Erstellung der Testbench
- 2. Einbauen von passenden, fertig vorbereiteten Test-Procedures oder Möglichkeit selbst Test-Procedures zu erstellen
- 3. Erstellen des Test-Scripts testcase.dat
- 4. Ausführen der Tests



#### **Testbench VHDL Code**

#### Libraries

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use work.all;
use work.all;
use std.textio.all;
use work.simulation_pkg.all;
use work.standard_driver_pkg.all;
use work.user_driver_pkg.all;


Procedures und Data Types
benutzt in Testbench
```

Für selbst erstellte oder abgewandelte Treiber

Mitgegebene Treiber Für Synthesizer Projekt

### zh aw

#### Testbench eine Stufe über Top\_Level




Eine Testbench hat keine I/O

### **Ports**

**Signal Declarations** 

**Testbench VHDL Code** 



```
component uart top is
  port (
    clock 50 : in std logic;
    gpio 26
                  std logic;
              : in
    key 0
              : in std logic;
              : out std logic vector(6 downto 0);
    hex0
     );
end component uart top;
```

```
architecture struct of uart top tb is
 signal clock 50 : std logic;
 signal gpio 26
                  : std logic;
 signal key 0
                  : std logic;
 signal hex0
                  : std logic vector(6 downto 0);
```

Da eine Testbench keine I/Os hat, wird per DUT port ein Signal benötigt.



#### **Testbench VHDL Code**


#### **Declaration of Clock**

```
constant clock_freq : natural := 50_000_000;
constant clock_period : time := 1000 ms/clock_freq;
```

#### **Testbench VHDL Code**

#### **DUT Instanziation**





#### **Testbench VHDL Code**

# Process zum Verarbeiten von testcase.dat wird von emacs automatisch generiert

```
readcmd : process
variable cmd : string(1 to 7); --stores test command
variable line in : line; --stores to be processed line
variable tv : test vect; --stores arguments 1 to 4
variable lincnt : integer := 0; --counts line number in testcase.dat
variable fail counter : integer := 0; --counts failed tests
begin
   -- Open the Input and output files
   FILE OPEN(cmdfile, "../testcase.dat", read mode);
   FILE OPEN(outfile, "../results.dat", write mode);
   -- Start the loop
   loop
```

#### **Testbench VHDL Code**

# Einlesen der Kommandozeile Wird von emacs automatisch generiert

```
-- Check for end of test file and print out results at the end
     if endfile (cmdfile) then -- Checks end of command file
       end simulation(fail counter); -- Prints Results to console
       exit;
     end if;
-- Read all the argumnents and commands
     readline(cmdfile, line in);
     lincnt := lincnt + 1;
     next when line in.all(1) = '#'; -- Skip lines starting with #
                                     -- for comment lines
   Fülle Variable tv mit Argumenten der Zeile
                                      Fülle Variable cmd mit Kommando
     read arguments(tv, line in, cmd);
     tv.clock period := clock period; --set Clock period for driver calls
```



#### **Testbench VHDL Code**



#### Aufruf der Testroutinen (Testbench spezifisch)

```
if cmd = string'("rst sim") then
  rst sim(tv, key 0);
                                           Eine Reset Procedure gibt es
                                           für jeden Test
elsif cmd = string'("uar sim") then
  uar sim(tv, gpio 26);
elsif cmd = string'("uar ch0") then
  uar chk(tv, hex0);
elsif cmd = string'("uar ch1")
                                          Beim check des Hex-
  uar chk(tv, hex1);
                                          Displays wird wiederholt
elsif cmd = string'("uar ch2") then
                                          die gleiche Procedure
  uar chk(tv, hex2);
                                          aufgerufen, aber die
else
                                          getesteten Pins ändern sich
  assert false
    report "Unknown Command" severity failure; --
end if;
```






#### **Testbench VHDL Code**

### Beende Verarbeitung der Command-Line Wird von emacs automatisch generiert


```
if tv.fail_flag = true then --count failures in tests
          fail_counter := fail_counter + 1;
else fail_counter := fail_counter;
end if;
end loop; --finished processing command line
    wait; --to avoid infinite loop simulator warning
end process;
```




#### **Simulator Starten**


zh

**Creating a new Project** 



Arbeitsverzeichnis ins Projektverzeichnis legen






Hier nur «close» drücken, keine Dateien hinzufügen

#### **Transcript Window**






```
Transcript
File Edit View Bookmarks Window Help
Transcript
 # Loading std.env(body)
# Loading work.simulation pkg(body)
# Refreshing C:/Lehre 18/dtp2/Lab Reference 18/Lab2/simulations/uart top tb/modelsim/work.standar
# Loading work.standard driver pkg(body)
# Refreshing C:/Lehre 18/dtp2/Lab Reference 18/Lab2/simulations/uart top tb/modelsim/work.user dr
# Loading work.user driver pkg(body)
# Loading work.uart top tb(struct)
# Refreshing C:/Lehre 18/dtp2/Lab Reference 18/Lab2/simulations/uart top tb/modelsim/work.uart to
# Loading work.uart top(str)
# Refreshing C:/Lehre 18/dtp2/Lab Reference 18/Lab2/simulations/uart top tb/modelsim/work.baud ti
# Loading work.baud tick generator(rtl)
# Refreshing C:/Lehre 18/dtp2/Lab Reference 18/Lab2/simulations/uart top tb/modelsim/work.display
# Loading work.display output fsm(rtl)
# Refreshing C:/Lehre 18/dtp2/Lab Reference 18/Lab2/simulations/uart top tb/modelsim/work.flanker
# Loading work.flanken detect(rtl)
# Refreshing C:/Lehre 18/dtp2/Lab Reference 18/Lab2/simulations/uart top tb/modelsim/work.infrast
# Loading work.infrastructure(rtl)
# Refreshing C:/Lehre 18/dtp2/Lab Reference 18/Lab2/simulations/uart top tb/modelsim/work.modulo
# Loading work.modulo divider(rtl)
# Refreshing C:/Lehre 18/dtp2/Lab Reference 18/Lab2/simulations/uart top tb/modelsim/work.shiftre
# Loading work.shiftreg s2p(rtl)
# Refreshing C:/Lehre 18/dtp2/Lab Reference 18/Lab2/simulations/uart top tb/modelsim/work.start b
# Loading work.start bit detection(rtl)
# Refreshing C:/Lehre 18/dtp2/Lab Reference 18/Lab2/simulations/uart top tb/modelsim/work.hex2sev
# Loading work.hex2sevseg(rtl)
# LOGIC HAS BEEN RESET FOR 400 ns
# 12 SENT TO DUT
# DISPLAY OUTPUT O.K., IS: 02
# DISPLAY OUTPUT O.K., IS: 01
# 34 SENT TO DUT
# DISPLAY OUTPUT O.K., IS: 04
# DISPLAY OUTPUT O.K., IS: 03
# 56 SENT TO DUT
# DISPLAY OUTPUT O.K., IS: 06
# DISPLAY OUTPUT O.K., IS: 05
# 78 SENT TO DUT
# DISPLAY OUTPUT O.K., IS: 08
# DISPLAY OUTPUT O.K., IS: 07
# CONGRATULATIONS ALL TESTS PASS
# Break in Subprogram end simulation at ../../support/simulation pkg.vhd line 61
VSIM 8> do ../compile.do
```

#### **Waveform Window**





**Structure Window** (Design Hierarchie Browser)

Objects Window (zu simulierende Signale)



#### **Add Wave**





#### **Library Window**



