# Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie Wydział Informatyki, Elektroniki i Telekomunikacji

### **RAPORT Z PROJEKTU**

Histogram obrazu na platformie Kria KV260 Vision AI Starter Kit

Autor:

Andrzej Zadęcki, Piotr Mosurek

Prowadzący:

Paweł Russek

Data:

17.06.2025

# Spis treści

1.	Cel projektu	2
2.	Opis funkcjonalności finalnej postaci IP	2
3.	Porównanie dostępnych wersji IP	2
4.	Testowanie IP	3
۷	l.1 Symulacja IP w Vitis 2022.1	3
۷	1.2 Tworzenie overlaya	3
2	1.3 Testy w Jupyter Notebook	e
5.	Podsumowanie	8
6.	Spis rysunków	

# 1. Cel projektu

Celem projektu było stworzenie i rozwój bloku IP przeznaczonego do wyznaczenia histogramu obrazu przekazywanego za pomocą DMA. Projekt został zaimplementowany i przetestowany na platformie Kria KV260 Vision AI Starter Kit, z wykorzystaniem narzędzi Vitis HLS 2022.1 oraz Vivado 2022.1.

Zaprojektowane IP funkcjonuje w środowisku PYNQ (Jupyter Notebook) poprzez wykorzystanie overlayów wygenerowanych z plików .xsa, które powstały w Vivado.

Wszystkie niezbędne pliki do uruchomienia projektu dostępne są w repozytorium GitHub: https://github.com/Cirrhus/KriaImageHistogram

# 2. Opis funkcjonalności finalnej postaci IP

- Wejście: 32-bitowy sygnał w formacie AXI-Stream.
- Dane wejściowe wysyłane są ze wsparciem sygnałów kontrolnych (tvalid, tlast) pozwalając na prawidłowe synchronizowanie i zakończenie transferu danych.
- Wyjście: Histogram 256-binowy.
- Sterowanie: Parametry obrazu: Width, Height.

## 3. Porównanie dostępnych wersji IP


Nazwa	Dane wejściowe	Dane	Obsługa	Rozdzielczość	Przetwarzanie	Przykładowy czas
wersji		wyjściowe	RGB	obrazu		przetwarzania
						obrazu
histzinho	AXI-Stream	AXI-Stream	Nie	128x128	Obrazy	-
	8-bit	32-bit			greyscale,	
					jeden kanał	
hist1024	AXI-Stream	AXI-Stream	Tak	1024x1024	Sekwencyjnie,	-
	8-bit	32-bit			kanały RGB	
varHist	AXI-Stream	AXI-Stream	Tak	Dynamicznie	Sekwencyjnie,	17,97ms
	8-bit	32-bit		przekazywana	kanały RGB	(obraz 500x500)
rvarHist	AXI-Stream	AXI-Stream	Tak	Dynamicznie	Równolegle,	5,53ms
	32-bit (8 bitów	32-bit		przekazywana	kanały RGB	(obraz 500x500)
	nie używane)			-		

Wersja "rvarHist" stanowi finalną wersję bloku IP. Wykonuje histogram równolegle dla każdego kanału RGB, co w porównaniu z wersją "varHist" pozwala osiągnąć nawet ~3,25 razy szybszy czas wykonania histogramu.

#### 4. Testowanie IP

#### 4.1 Symulacja IP w Vitis 2022.1

Przeprowadzono testy dla obrazu 2000x1500 z losową wartością pixeli. IP przeszło symulację, syntezę oraz eksport. Wyeksportowany IP został dodany do projektu w Vivado 2022.1.



Rysunek 1 - Wynik syntezy w Vitis

#### 4.2 Tworzenie overlaya


Podczas tworzenia projektu w zakładce *Default Part* wybrana została płytka **Kria KV260 Vision AI Starter Kit**. Następnie do projektu zostało dołączone IP wygenerowane w Vitis HLS.

Block diagram składa się z:

- Zynq UltraScale+ MPSoC zynq\_ultra\_ps\_e\_0
- rgb\_histogram\_v1.0 rgb\_histogram\_0
- AXI Direct Memory Access axi dma 0
- 2 x AXI Interconnect axi interconnect 0 axi interconnect 1
- Processor System Reset rst ps8 0 99M

Poszczególne elementy block diagramu zostały skonfigurowane następująco:

- zynq ultra ps e 0:
  - Master Interface AXI HPM0 FPD AXI HPM1 FPD
  - Slave Interface AXI HP0 FPD
- axi dma 0:
  - o Enable Scatter Gather Engine Wyłączone
  - Width of Buffer Length Register 26
  - Read Channel Allow Unaligned Transfers
  - Write Channel Allow Unaligned Transfers
- axi interconnect 0:
  - Number of Slave Interfaces 2
  - Number of Master Interfaces 2
- axi interconnect 1:
  - Number of Slave Interfaces 2
  - Number of Master Interfaces 1




Rysunek 2 - Konfiguracja AXI DMA

Po skonfigurowaniu wykonano następujące połączenia:

- zyng ultra ps e 0 M AXI HPM0 FPD S00 AXI axi interconnect 0
- zynq\_ultra\_ps\_e\_0 M\_AXI\_HPM1\_FPD S01\_AXI axi\_interconnect\_0
- zynq ultra ps e 0 S AXI HP0 FPD M00 AXI axi interconnect 1
- axi interconnect 0 M00 AXI S AXI LITE axi dma 0
- axi interconnect 0 M01 AXI s axi control rgb histogram 0
- axi interconnect 1 S00 AXI M AXI MM2S axi dma 0
- axi interconnect 1 S01 AXI M AXI S2MM axi dma 0
- rgb histogram 0 hist stream S AXIS S2MM axi dma 0
- rgb\_histogram\_0 rgb\_stream M\_AXIS\_MM2S axi\_dma\_0


Nastepnie wybrano Run Connection Automation – All Automation.

Ostatnim etapem było stworzenie wrappera HDL, wygenerowanie bitstreamu i wyeksportowanie hardwareu.



Rysunek 3 - Block diagram

#### Otrzymano następujące zużycie zasobów:



Rysunek 4 - Zużycie zasobów graf

Utilization			Post-Synthesis	Post-Implementation
				Graph   Table
	Resource	Utilization	Available	Utilization %
	LUT	5881	117120	5.02
	LUTRAM	358	57600	0.62
	FF	6497	234240	2.77
	BRAM	14	144	9.72
	DSP	1	1248	0.08
	BUFG	2	352	0.57

Rysunek 5 - Zużycie zasobów tabela

#### 4.3 Testy w Jupyter Notebook

Przygotowany Jupyter Notebook posiada osobne komórki przygotowane dla każdego dostępnego overlaya.

Name	▲ Last Modifie
common	a year ag
getting_started	a year ag
kv260	a year ag
pynq_composable	a year ag
pynq_peripherals	a year ag
pynq-dpu	a year ag
pynq-helloworld	a year ag
sdup	a year ag
🔣 a128.png	7 days ag
<b>☑</b> b.png	7 days ag
<b>Ľ</b> c.jpg	7 days ag
cat128.jpg	7 days ag
dv.jpg	7 days ag
👪 ev.jpg	7 days ag
🖍 fv.png	7 days ag
🔣 gv.png	7 days ag
hist.xsa	7 days ag
hist1024.xsa	7 days ag
histzinho.xsa	7 days ag
rvarHist1.xsa	7 days ag
Untitled.ipynb	7 days ag
🗅 varHist.xsa	7 days ag
Welcome to Pynq.ipynb	3 years ag

Rysunek 6 - Folder Jupyter Notebook


```
#Variable Histogram RGB in HW
from pynq import Overlay
overlay = Overlay("rvarHist1.xsa")
overlay?
```

Rysunek 7 - Przykładowa komórka ładująca overlay

Testy zostały przeprowadzone dla różnych obrazów pod względem rozmiaru oraz zawartości kanałów. Zgodność zwracanych wartości została porównana z rozwiązaniem softwareowym.


Starting image processing...
Loading FPGA overlay...
Loading image...
Computing histograms...
Generating visualization...





Histogram Statistics:
Red Channel:
Max bin: 183 (count=5931)
Min bin: 244 (count=0)
Total pixels: 250000
Green Channel:
Max bin: 3 (count=8025)
Min bin: 219 (count=0)
Total pixels: 250000
Blue Channel:
Max bin: 3 (count=10963)
Min bin: 177 (count=0)
Total pixels: 250000
Resources released
Processing complete

Rysunek 8 - Output dla przykładowego zdjęcia



Rysunek 9 - Wynik softwareowy histogramu

### 5. Podsumowanie

Udało się opracować i przetestować blok IP do wyznaczania histogramu obrazu, działający na platformie Kria KV260 Vision AI Starter Kit. Finalna wersja IP "rvarHist", została zoptymalizowana pod względem czasu wykonywania dzięki równoległemu przetwarzaniu kanałów RGB i korzystaniu z 32-bitowego wejścia danych. Ostateczna wersja IP została zintegrowana w środowisku PYNQ, umożliwiając wykonywanie histogramów z wykorzystaniem Jupyter Notebooka.

Projekt wykazuje poprawność zarówno na poziome symulacji, jak i testach sprzętowych.

Potencjalne kierunki dalszego rozwoju obejmują:

- Przetwarzanie histogramu w przestrzeni barw innej niż RGB (YUV, LAB, HSV).
- Wykonywanie histogramu dla obrazu wideo dostarczanego w czasie rzeczywistym z kamery.

# 6. Spis rysunków

Rysunek 1 - Wynik syntezy w Vitis	3
Rysunek 2 - Konfiguracja AXI DMA	
Rysunek 3 - Block diagram	
Rysunek 4 - Zużycie zasobów graf	
Rysunek 5 - Zużycie zasobów tabela	
Rysunek 6 - Folder Jupyter Notebook	6
Rysunek 7 - Przykładowa komórka ładująca overlay	6
Rysunek 8 - Output dla przykładowego zdjęcia	7
Rysunek 9 - Wynik softwareowy histogramu	7