"Seminario de Solución de Problemas de Arquitectura de Computadoras"

Universidad de Guadalajara
Centro Universitario de Ciencias Exactas e Ingenierías
División de electrónica y computación
Departamento de ciencias computacionales
Licenciatura en Ingeniería Informática (INNI) 611387
Ingeniería Informática
Sección D11
A. 8 - ISA - BR-ALU-RAM

Acuña Concha Claudio Joaquín Código de alumno: 217809873

Profesor: Jorge Ernesto López Arce Delgado


Viernes 25 de octubre de 2024

## Introducción

La investigación de qué procesador usa la Nintendo Switch y la asignación por bloqueo y no bloqueo ya se realizó en la actividad #6.

# **Objetivo**

El objetivo principal de esta actividad es que poder crear la ISA, la cual contendrá a la ALU, el banco de registros y la RAM.



Esto es para que podamos terminar con lo visto en la última clase, donde ya habíamos realizado la ALU y el banco de registros.

La idea también es saber usar el módulo de instrucción, ya que hay que hacerlo de acuerdo con la siguiente tabla:

INSTRUCCION					
OP1	Op2	WE_BR	ALU_OP	Dir_RAM	WE_RAM
5 bit [19:15]	5 bit [14:10]	1 bit [9]	3 bit [8:6]	5 bit [5:1]	1bit [1]


Las operaciones que se realizarán son AND, OR, Suma, Resta y MAYORQ.

Para las operaciones en la RAM usaremos la siguiente tabla:

Datos en RAM	
	resta
	resta
	resta
	suma
	suma
	suma
	otros
	Datos en RAM

### **Desarrollo**

Los archivos necesarios para la actividad son los siguientes:



Empezaré mostrando el código del BR.v:

```
timescale ins/ins

//Definición del módulo
module Banco(
input [4:0]DL1,
input [4:0]DL2,
input [4:0]DE,
input [31:0]Dato,
input wE,
output reg [31:0]op1,
output reg [31:0]op2

//Dfinir (mem) registro bidimencional
reg [31:0]BR [0:31];

always @*
begin
if(wE)
begin
BR[DE]=Dato;
end

op1 = BR[DL1];
op2 = BR[DL2];

end

endmodule
```

Como se puede ver, lo primero que se define en el banco de registros son las entradas DL1, DL2 y DE con 5 bits cada uno, luego WE con un solo bit y las salidas op1 y op2 tipo reg con 32 bits. Luego se hace el arreglo bidimensional de registros de 32 bits haciendo que la primera dirección sea 0. Luego sigue un bloque always donde siempre que ocurre algún cambio en alguna dirección si WE es 1, se va a guardar el dato que llegue al banco de registros en la dirección que menciona el usuario usando DE. Además, aunque se esté escribiendo o no, se va a leer, esto con las líneas 24-25.

Lo que sigue es el código de ALU.v:

```
1 'timescale 1ns/1ns

module ALU(

input [31:0]Ope1,
input [2:0]AluOp,
output reg [31:0]Resultado

);

always @*
begin

always @*
begin

Resultado = Ope1 & Ope2;
end
3'booo: //AND
begin

Resultado = Ope1 | Ope2;
end
3'boio: //SUMA
begin

Resultado = Ope1 + Ope2;
end
3'biio: //SUMA
begin

Resultado = Ope1 - Ope2;
end
3'biio: //SUMA
begin

Resultado = Ope1 + Ope2;
end
3'biio: //RESTA
begin
Resultado = Ope1 - Ope2;
end
3'biii: //RESTA
begin
Resultado = Ope1 - Ope2;
end
a'biii: //RESTA
begin
Resultado = Ope1 - Ope2;
end
a'biii: //RESTA
begin
Resultado = Ope1 - Ope2;
end
a'biii: //RESTA
begin
Resultado = Ope1 - Ope2;
end
a'biii: //RESTA
begin
Resultado = Ope1 - Ope2;
end
a'biii: //RESTA
begin
Resultado = Ope1 - Ope2;
end
a'biii: //RESTA
begin
Resultado = Ope1 - Ope2;
end
a'biii: //RESTA
begin
Resultado = Ope1 - Ope2;
end
endcase
```

Primero defino las entradas de la ALU, como Ope1 y Ope2 de 32 bits, AluOp de 3 bits y la salida tipo reg de 32 bits Resultado. Hay un bloque always que detecta cuando hay un cambio en cualquier registro, haciendo que se realicen las operaciones comportamentales (AND, OR, SUMA, RESTA, MAYORQ)

El archivo que sigue es RAM.v:

```
itimescale ins/ins

module RAM(
    input [4:0] DirRam,
    input [31:0] DatosE,
    input WE,
    output reg [31:0] DatosS
);

reg [31:0]mem [0:31];

always @* begin
    DatosS = mem[DirRam];

if (WE) begin
    if (DirRam >= 0 && DirRam <= 2) begin
    mem[DirRam] = DatosE; // Datos de resta
    end else if (DirRam >= 3 && DirRam <= 5) begin
    mem[DirRam] = DatosE; // Datos de suma
    end else if (DirRam >= 6 && DirRam <= 7) begin
    mem[DirRam] = DatosE; // Otros datos
    end
end
end
end
end
end
end</pre>
```

Se definen las entradas DirRam de 5 bits, DatosE de 32 bits y WE de un solo bit, junto con la salida DatosS tipo reg de 32 bits.

Se crea un arreglo bidimensional de 32 bits. Hay un bloque always que detecta cualquier cambio en los registros, separando los datos de las operaciones obtenidos en la dirección que les corresponde respecto a la siguiente imagen:



El siguiente archivo es Instrucción.v:

En el archivo instrucción se tiene una entrada de 20 bits que serán usados para dividir y manejar las operaciones de los otros módulos, además de que tiene una salida de 32 bits.

Se instancian los módulos Banco, ALU y RAM. Lo importante a detallar es que los 20 bits de entrada del módulo Instrucción están repartidos entre las diferentes entradas de los módulos que se instanciaron:

### Banco instBanco:

```
.DL1(instruccion[19:15]),
.DL2(instruccion[14:10]),
```

# ALU instAlu:

```
.AluOp(instruccion[8:6]),
```

### RAM instRam:

```
.DirRam(instruccion[5:1])
.WE(instruccion[0]),
```

Lo que sigue es mostrar el Test Bench, el cual es necesario para mostrar el correcto funcionamiento de todos los módulos:

```
timescale 1ns/1ns
module TB_RAM;
    reg [4:0] DirRam;
   reg [31:0] DatosE;
    reg WE;
    wire [31:0] DatosS;
    reg [4:0] DL2;
    reg [31:0] Dato;
    reg WE_BR;
   wire [31:0] op1;
wire [31:0] op2;
   reg [31:0] Ope1;
reg [31:0] Ope2;
reg [2:0] AluOp;
    wire [31:0] Resultado;
        .DirRam(DirRam),
         .DatosE(DatosE),
        .WE(WE),
.DatosS(DatosS)
        .DL1(DL1),
         .Dato(Dato),
        .WE(WE_BR),
         .Ope1(Ope1),
         .0pe2(0pe2),
         .AluOp(AluOp),
.Resultado(Resultado)
```

En este parte del Test Bench, se declaran los cables junto con las instancias del Banco de registros, la ALU y la RAM. Hago esto porque no tuve claro en cómo hacer el TB, así que básicamente tomé todos los módulos y les puse valores a sus entradas para corroborar el funcionamiento, como muestro a continuación:

```
initial begin

// Caso 1: Resta
// Almacenar valores de resta en RAM

DirRam = 5'b00000; // Dirección 0 en RAM

DatosE = 32'd30; // Frimer operando (30)

WE = 1; // Habilitar escritura

fl0;

WE = 0; // Deshabilitar escritura

fl10;

DirRam = 5'b00001; // Dirección 1 en RAM

DatosE = 32'd10; // Segundo operando (10)

WE = 1; // Habilitar escritura

fl0;

WE = 0; // Deshabilitar escritura en BR

Datos = 32'd30; // Dato (30)

WE_BR = 0; // Deshabilitar escritura en BR

fl0;

DE = 5'b00001; // Dirección de escritura en BR

fl0;

DE = 5'b00001; // Dirección de escritura en BR

fl0;

ME_BR = 0; // Deshabilitar escritura

fl0;

WE_BR = 0; // Deshabilitar escritura en BR

fl0;

ME_BR = 0; // Deshabilitar escritura en BR

fl0;

ME_BR = 0; // Deshabilitar escritura en BR

fl0;

ME_BR = 0; // Deshabilitar escritura en BR

fl0;

ME_BR = 0; // Deshabilitar escritura

fl0;

ME_BR = 0; // Deshabilitar escritura
```

La imagen muestra el primer caso, que es una resta, en la que los datos van pasando a través de todos los módulos hasta llegar a la lectura del banco de registros para que se puedan realizar las operaciones. Lo mismo sucede con las otras operaciones, la suma y AND.

Una vez en la simulación, se puede ver que los resultados que se obtienen son los correctos, se puede comprobar aún más en la consola, ya que hice que se escribieran los resultados de las operaciones.



Una vez visto que todo está correcto, lo que sigue es hacer el decodificador de instrucciones, para ello tomé un archivo .txt y escribí las operaciones de la misma forma que nos había dicho el profesor:

RESTA \$0,\$4,\$6
RESTA \$1,\$7,\$1
RESTA \$2,\$17,\$24

LEER \$0
LEER \$1
LEER \$2

SUMA \$3,\$1,\$10
SUMA \$4,\$5,\$19
SUMA \$5,\$22,\$20

LEER \$3
LEER \$4
LEER \$5

MAYORQ \$6,\$6,\$16
MAYORQ \$7,\$11,\$17

LEER \$6
LEER \$7

AND \$6,\$21,\$13
AND \$7,\$2,\$4

LEER \$6
LEER \$7

OR \$6,\$9,\$26
OR \$7,\$8,\$5

Esto es un set de instrucciones en tipo ensamblador, la idea es que el decodificador cambie cada línea de instrucciones a un formato de 20 bits.

Las direcciones están marcadas con el símbolo '\$' y separados por comas. La primera dirección en cada línea indica en qué dirección de la RAM se va a guardar , y los datos que siguen son las direcciones del banco de registros que van a ser tomados sus valores para la operación correspondiente.

Si tomamos como ejemplo la primera línea:

RESTA \$0,\$4,\$6

El resultado debería ser el siguiente: 00100 00110 0 110 00000 1

Los primeros 5 bits representan la primera dirección del banco de registros, los siguientes 5 bits representan la segunda dirección del banco de registros, El siguiente bit representa WE para que solo sea de lectura en el banco de registros, los siguientes 3 bits representan la selección de la operación que se quiere hacer, en este caso es la resta, y la dirección de la resta es 110, los siguientes 5 bits representan la dirección de la RAM en la que se va a almacenar el resultado, el último bit representa el WE de la RAM, en este caso es 1 porque se quiere que se escriban los datos.

A continuación, muestro la primera parte del código del decodificador:

El codificador empieza leyendo el archivo de instrucciones línea por línea. Mientras va leyendo, identifica el tipo de instrucción (si es una operación: cuál es o si en una lectura). Dependiendo de esto, aplica reglas específicas para construirlo de forma binario con el formato que ya expliqué. Primero se consulta un diccionario interno que traduce las

operaciones a códigos binarios, asignando valores a ALU\_OP según corresponda; luego convierte los registros o valores de operandos en binarios de 5 bits, como \$4 en 00100. Al detectar instrucciones de tipo 'LEER' se muestra la última dirección usada en la RAM. Luego, el se traduce toda esta información a un formato final como 00100\_00110\_0\_110\_00000\_1.


Lo que sigue es la parte del código que hace que toda la información se guarde en un archivo .txt, junto con el código para que cuando se ejecute el programa, se abra una ventana que permita seleccionar un archivo .txt de la computadora para que pueda ser procesado.

Por último, con el archivo el set de instrucciones en ensamblador del .txt que había mostrado antes, voy a hacer una prueba de la ejecución del programa:



Al ejecutarlo, se abre la siguiente ventana, que me permite seleccionar el .txt anterior:


ADALAJARA



Tras haber seleccionado el archivo, aparecerá una ventana indicando que se guardó correctamente junto con la dirección de la ubicación del archivo:



Una vez obtenido el archivo decodificado, nos podemos dar cuenta de que efectivamente realizó bien los cambios a binario, respetando los formatos tanto para las operaciones como para las lecturas:



#### Conclusión

Esta actividad ha sido por lejos la más difícil y complicada de la unidad de aprendizaje, ya que más de saber qué hace cada cosa, hay que estar siempre atento a los módulos que vamos creando para no perder el hilo de lo que se quiere crear. Por otro lado el decodificador estuvo algo difícil, ya que hace tiempo que no hacía algo así, sin embargo se pudo lograr y definitivamente ya voy entendiendo más el cómo usar todo lo que hemos estado viendo a través de las clases.

#### Referencias

-http://digital.unex.es/wiki/doku.php?id=pub:vlog