CHAPITRE EN2

Logique combinatoire 2: Circuits arithmétiques

- 1. Représentation des nombres
- 2. Structure parallèle
- 3. Structure non parallèle
- 4. Addition
- 5. Soustraction
- 6. Dépassement de dynamique
- 7. Calcul de délai



Représentation des nombres – Nombres non signés

Binaire naturel (base 2) (straight binary)

• Code sur N bits des entiers positifs compris entre 0 et 2^N-1

$$N = 8$$
 $10011011_2 = 155_{10}$ $10011011_2 = 155_{10}$ $10011011_2 = 155_{10}$ $10011011_2 = 155_{10}$

Hexadécimal (base 16)

• Code un mot binaire par groupes de 4 bits

$$3231_{10} = 1100 1001 1111$$
 $C 9 F$
 $3231_{10} = C9F_{H}$


0000	0	1000	8
0001	1	1001	9
0010	2	1010	Α
0011	3	1011	В
0100	4	1100	C
0101	5	1101	D
0110	6	1110	Ε
0111	7	1111	F



Représentation des nombres – Nombres signés

Complément à 2 (two's complement)

• Code sur N bits des entiers compris entre -2^{N-1} et $2^{N-1}-1$



$$-A = \bar{A} + 1$$

$$17 = 00010001$$

$$\longrightarrow 11101110$$

$$+ 1$$

$$11101111 = -17$$



Structure parallèle – Exemple : la comparaison de deux nombres


Comparateur 1 bit

$$\begin{array}{c}
A \\
B
\end{array}$$

$$EQU = 1 \text{ si } A = B$$

$$\begin{array}{ccc}
A & & \\
B & & \\
DIFF & 1 \text{ si } A \neq B
\end{array}$$

Extension à N bits




Délai?

1 retard de valeur τ par porte: délai sur DIFF = 3τ



Structure non parallèle – Exemple : la comparaison de deux nombres


Structure générale





STRUCTURE NON PARALLÈLE - Délai

• Retard de valeur au par porte





C'est la propagation de l'information à travers la chaîne qui détermine le délai




ADDITION – Principe sur 1 bit

Addition en base 2





Demi-additionneur 1 bit (half adder)




Limité à des mots de 1 bit car ne permet pas le chaînage (addition sans retenue)




ADDITION – Extension à n bits: traitement itératif


Additionneur complet 1 bit (full adder)



 $S = \overline{A}\overline{B}C_{n-1} + A\overline{B}\overline{C_{n-1}} + \overline{A}B\overline{C_{n-1}} + ABC_{n-1}$ $C_n = AB + AC_{n-1} + BC_{n-1} = AB + C_{n-1}(A + B) B$ Equivalent à $C_n = AB + C_{n-1}(A \oplus B)$




Additionneur n bits itératif (ripple adder)




ADDITION – Délai

• A, B et Cn-1 @ t0



• Ai, Bi @ t0




Pour n bits: le délai sur Cout vaut (2 n + 1) délai de porte le délai sur Sn vaut 2 n délai de porte



SOUSTRACTION

Principe: $A - B = A + (-B) \implies A + \bar{B} + 1$



Bus: ensembe de n signaux groupés




DÉPASSEMENT DE DYNAMIQUE

Exemple sur 8 bits en complément à 2: dynamique comprise entre -128 et +127

Retenues	01	Retenues	10
+70	0 1000110	- 70	1 0111010
+80	0 1010000	- 80	1 0110000
+150	1 0010110	- 150	0 1101010 + 106

Le résultat devrait être sur 9 bit (la dernière retenue est le 9eme bit)


Il y a dépassement (overflow) lorsque les deux dernières retenues sont différentes






Calcul de délai – Position du problème

La sortie d'une fonction logique est généralement connectée à plusieurs autres fonctions




Calcul de délai – Modélisation


Structure interne d'une porte












Calcul de délai – Exemple de calcul

Le temps de propagation est la somme:

d'un temps de réaction intrinsèque (tp0) d'un temps lié à la charge à piloter (fan-in)



Fonction	Fan-in	tp0 (ns)	lpha (ns/ fan-in)	Pd (μW/MHz)
INV	1	0,09	0,05	0,5
XOR2	1,6	0,3	0,1	0,6
INV4X	3,7	0,08	0,01	2,8
NAND2	0,85	0,15	0,1	0,6
NAND3	0,9	0,2	0,1	0,6
NAND4	1	0,25	0,1	0,6
NOR2	0,75	0,15	0,1	0,6
NOR3	0,8	0,2	0,15	0,6
AND2	0,9	0,3	0,06	0,9

$$tp_{inv} = 0.09 + 0.05 \times (1 + 2 \times 0.85 + 0.75) = 0.2625 \text{ ns}$$

fan-in de I4

fan-in de I3 (2 entrées connectées ensemble)

 α de I1

 α de I1

TITRE

