

Pontificia Universidad Católica de Chile
Escuela de Ingeniería
Departamento de Ciencia de la Computación



IIC2343 – Arquitectura de Computadores


Arquitectura x86 – Elementos Básicos

Profesor: Hans Löbel

Veamos un poco de historia
(de la computación digital)




GENERACIÓN 0 (≈1830)



Z3 (1941)




GENERACIÓN 1 (\approx 1900)



ENIAC (1945)

GENERACIÓN 2 (1947)



microelectronics group

Lucent Technologies
Bell Labs Innovations



A replica of the first transistor,
invented at Bell Labs,
December 23, 1947

50 Years and Counting...




GENERACIÓN 3 (1958)




Gordon
Moore

Robert
Noyce

Intel, 1968




Intel 4004, 1971




Arquitectura x86 es de las más utilizadas en la actualidad

- El conocimiento de esta arquitectura resulta fundamental para aplicaciones complejas.
- Presenta algunas diferencias claves con la arquitectura del computadores básico.

Intel 8086 (1978): inicio del x86




Intel 80186 (1982)




Intel 80286 (1982)

Intel 80286 architecture




Intel 80386 (1985)




PLA: Programmable Logic Array

Intel 80486 (1989)



Intel P5 Pentium (1993)



Our World
in Data


The chart illustrates the exponential growth of transistor counts in integrated circuits over time. The y-axis represents the transistor count on a logarithmic scale, ranging from 1,000 to 50,000,000,000. The x-axis represents the year, from 1970 to 2018. The data points show a clear upward trend, with the transistor count increasing by approximately two orders of magnitude every two years. Key milestones include the Intel 4004 (1971), Intel 8086 (1982), Intel Pentium (1992), AMD K5 (1994), ARM 1 (1985), ARM 2 (1986), ARM 3 (1988), ARM 6 (1991), ARM 9TDMI (1997), and ARM Cortex-A9 (2004). The chart also shows the emergence of multi-core processors and the integration of various functions into a single chip, such as the 72-core Xeon Phi and the 32-core AMD Epyc.

Licensed under [CC-BY-SA](#) by the author Max Roser.

Arquitectura x86 es de las más utilizadas en la actualidad

- El conocimiento de esta arquitectura resulta fundamental para aplicaciones complejas.
- Presenta **algunas diferencias claves** con la arquitectura del computadores básico.
- Puede definirse como **Von Neuman + CISC**.
- Veremos la versión de 16 bits, usada hasta el 286 (386 es de 32 bits).
- Actualmente se utiliza la ISA x86-64, propuesta y popularizada por:

AMD



Veamos primero la **microarquitectura**

- 4 registros de propósito general de 16 bits (**AX**, **BX**, **CX**, **DX**), divisibles en sectores altos y bajos (**AX = AH | AL**) (¿Por qué?).
- BX se utiliza además para el direccionamiento indirecto (registro base).
- 2 registros de 16 bits para uso general y direccionamiento indirecto (**SI**, **DI**), usados como registro índice.
- Instruction pointer (**IP**), stack pointer (**SP**) y base pointer (**BP**), todos de 16 bits.

Veamos primero la **microarquitectura**

- Unidad de control **microcode** (**CISC**).
- Sólo una ALU como unidad de ejecución (FPU se introdujo en el 486).
- 6 condition codes: Z, S, C, O, P, A.
- Direcciones de memoria de 16 bits.
- Palabras de memoria de 8 bits.
- Stack en memoria, SP apunta al **último elemento** ingresado al stack.

ISA x86 es más compleja que la del computador básico

- Instrucciones de transferencia, aritméticas, lógicas, saltos, subrutinas.
- Tipos de datos nativos de 8 y 16 bits, con y sin signo.
- Múltiples tipos de direccionamiento:
 - ☐ directo
 - ☐ indirecto por reg.
 - ☐ indirecto por reg. base y offset
 - ☐ indirecto con reg. base y reg. Índice
 - ☐ indirecto con reg. base, reg. índice y offset

Definición y uso de labels/variables es **distinto en assembly x86 16 bits**

- Soporta **2** tipos: *byte* de **8** bits y *word* de **16** bits
- Son representados por **db** (byte) y **dw** (word)
- Arreglos también pueden ser de estos tipos
- Datos son almacenados en *little endian*.
- Todo esto implica que manejo de memoria requiere mayor cuidado
- Instrucción **LEA *reg*, *var*** nos permite almacenar en el registro *reg* la dirección de la variable **var**

¿Cómo queda la memoria luego de declarar variables?

- Existen 4 variables declaradas a partir de la dirección 0:
 - var1 db 0x0A y var2 dw 0x07D0
 - arr1 db 0x01, 0x02, 0x03 y arr2 dw 0x0A0B, 0x0C0D

| Variable | Dirección (16 bits) | Palabra (8 bits) |
|----------|---------------------|------------------|
| var1 | 00 | 0x0A |
| var2 | 01 | 0xD0 |
| | 02 | 0x07 |
| arr1 | 03 | 0x01 |
| | 04 | 0x02 |
| | 05 | 0x03 |
| arr2 | 06 | 0x0B |
| | 07 | 0x0A |
| | 08 | 0x0D |
| | 09 | 0x0C |

Ejemplo Multiplicación: Código Java

```
public static void mult()  
{  
    int a = 10;  
    int b = 200;  
    int res = 0;  
    while(a > 0)  
    {  
        res += b;  
        a--;  
    }  
    System.out.println(res);  
}
```

Ejemplo Multiplicación: Código Assembly x86

```
;Calculo de la multiplicacion res = a*b

MOV AX, 0
MOV CX, 0
MOV DX, 0

MOV CL, a      ;CL guarda el valor de a
MOV DL, b      ;DL guarda el valor de b

start:
CMP CL, 0      ;IF a <= 0 GOTO end
JLE endprog

ADD AX, DX     ;AX += b

DEC CL        ;a--
JMP start

endprog:

MOV res, AX    ;res = AX

RET

a      db 10
b      db 200
res    dw 0
```

ISA x86 aprovecha ventajas de CISC

- Arquitectura CISC permite incluir instrucciones aritméticas complejas como (I)MUL y (I)DIV, que utilizan varios ciclos:

$MUL\ op \Rightarrow AX = AL \times op$

$MUL\ op \Rightarrow DX|AX = AX \times op$

$DIV\ op \Rightarrow AL = AX \div op$ (resto en AH)

$DIV\ op \Rightarrow AX = DX|AX \div op$ (resto en DX)

```
;Calculo de la multiplicacion res = a*b
```

```
MOV AX, 0
```

```
MOV AL, a          ;AL = a  
MUL b              ;AX = AL*b
```

```
MOV res, AX        ;res = AX
```

```
RET
```

```
a      db 10  
b      db 200  
res    dw 0
```


Pontificia Universidad Católica de Chile
Escuela de Ingeniería
Departamento de Ciencia de la Computación



IIC2343 – Arquitectura de Computadores

Arquitectura x86 – Elementos Básicos

Profesor: Hans Löbel