FCEFyN - UNC - ELECTRÓNICA INDUSTRIAL

DOCENTE: Prof. Esp. Ing. Adrián Claudio Agüero

ALUMNO: Ferraris Domingo Jesus

Trabajo practico teorico 4:

Mosfet de potencia.

1. Mosfet elegido.

Se eligio el *MOSFET de potencia IRF150* que nos sirve junto con las simulaciones a tener un estudio mas detallado del dispositivo. El mismo es un transistor MOSFET de enrriquecimiento con *encapsulado TO-3* para colocar en disipador y es fabricado con el proceso HEXFET de International Rectifier.

Caracteristicas.

En la hoja de datos tenemos las siguientes caracteristicas principales:

Absolute Maximum Ratings

		Parameter		Units
	ID @ VGS = 10V, TC = 25°C	Continuous Drain Current	38	
	ID @ VGS = 10V, TC = 100°C	Continuous Drain Current	24] A [
\	IDM	Pulsed Drain Current ①	152	
	PD @ TC = 25°C	Max. Power Dissipation	150	W
		Linear Derating Factor	1.2	W/°C
	VGS	Gate-to-Source Voltage	<u>±20</u>	V
	EAS	Single Pulse Avalanche Energy ②	150	mJ
	IAR	Avalanche Current ①	38	Α
	FAD	Renetitive Avalanche Energy ①	15	ml

IRF150

International

IOR Rectifier

Electrical Characteristics @ Tj = 25°C (Unless Otherwise Specified)


	Parameter	Min	Тур	Max	Units	Test Conditions
BVnss	Drain-to-Source Breakdown Voltage	100	_	_	V	VGS = 0V, ID = 1.0mA
ΔBVDSS/ΔTJ	Temperature Coefficient of Breakdown Voltage	_	0.13	_	V/°C	Reference to 25°C, ID = 1.0mA
RDS(on)	Static Drain-to-Source On-State	_	_	0.055	_	VGS = 10V, ID =24A@
	Resistance	_	_	0.065	Ω	VGS =10V, ID =38A @
VGS(th)	Gate Threshold Voltage	2.0	_	4.0	V	V _{DS} = V _{GS} , I _D =250μA
gfs	Forward Transconductance	9.0	_	_	S (ʊ)	VDS > 15V, IDS =24A@
IDSS	Zero Gate Voltage Drain Current	_	_	25		V _{DS} =80V, V _{GS} =0V
		_	_	250	∝A	V _{DS} =80V
						VGS = 0V, TJ = 125°C
GSS	Gate-to-Source Leakage Forward	_	_	100	nA	V _{GS} =20V
IGSS	Gate-to-Source Leakage Reverse	_	_	-100	I IIA	V _{GS} =-20V
Ω~	Total Gate Charge	50	_	125		Voe -10V ID 38A

- IDM: 38A como maximo a 25°C*** (baja a 24A a los 100°C) y una corriente de pulso maxima de 152A durante 10us.
- VDSbr: 100V como maxima VDS.

 RDSon: 55mOhm con corriente de drain de 24A, aumentando con la corriente a 65mOhm con ID maxima.

- VTO: En el rango de 2 a 4V.
- VGSM: Como maximo de +/- 20V.
- IGSS: Una corriente de fuga entre gate y source de 100nA.
- PD: 150W con el encapsulado a 25°C.


Safe operating area.



Se interpreta en la curva el limite de corriente alcanzable debido a RDSon y los valores maximos admisibles de ID y VDS, para no dañar el transistor se debe operar dentro del area demarcada inferior-izquierda (SOA). Vemos como en todo momento si VDS es alta se debe trabajar a menor corriente y viceversa para no dañar el dispositivo. Por ejemplo, si bien VDSbr e IDSM son 100V y 38A, para operar con una corriente de drain de 2A no hay que superar una VDS de 7V aprox. Ademas se muestran los resultados de pruebas por pulsos donde, por ejemplo se podria operar con una IDS arriba de 100A y manteniendo a VDS en 20V pero solo por menos de 10us.

Capacidades del MOS.

El fabricante tambien nos da el valor de las capacidades principales para distintos valores de VDS.




Con las ecuaciones dadas y para el origen (VDS de 1V), se observa que Cgd esta entorno a los 1.5nF, seguido por el Cds de 3.5nF y el mas grande Cgs del orden de 4nF y **todos descienden a distinto ritmo con el aumento de VDS.** Ademas vemos como si bien Cds es de mas del doble de Cgd, desciende rapidamente con el aumento de VDS a diferencia de Cgs que ademas de ser la capacidad paracita mas grande disminuye lentamente con VDS a un ritmo similar a Cgd.

2. Simulaciones.


Utilizando *LTSpice* se simulo la conmutacion del *transistor de potencia N-MOS IRF150* y luego se compararon resultados con los del fabricante.

El setup usado para las simulaciones y mediciones fue el siguiente:




Tension, corriente y potencia.


Al aplicar el pulso de prueba se aprecian los retardos en la tension y corriente de drain *debidos a la carga y descarga de las capacidades parasitas*.




Tambien se ven los *picos de disipacion* en el momento de la conmutacion debidos a la existencia de *altas* corrientes y tensiones simultaneamente.



Ademas es interesante notar los picos de disipacion durante micro segundos existente en la entrada durante la carga y descarga de las capacidades distribuidas.





Tiempos de conmutacion.

El manual nos da las características de conmutacion del transistor y las definiciones de cada una.

	Qgd	Gate-to-Drain ('Miller') Charge	25	_	65		I
	^t d(on)	Turn-On Delay Time	_		35		$V_{DD} = 50V, I_{D} = 38A,$
	tr	Rise Time	_	(190	ns	VGS =10V,RG =2.35Ω
	^t d(off)	Turn-Off Delay Time	_	(170	115	
/	tf	FallTime	_		130	لرا	
•	LS + LD	Total Inductance	_	6.1		nΗ	Measured from the center of





Fig 10b. Switching Time Waveforms


- Define td(on) para VGS como el tiempo en subir la tension desde el 10% al 90% de la amplitud del pulso de prueba usado. Y td(off) como el tiempo que demora VGS en bajar del 90% al 10% del pulso aplicado.
- **Define tr** para VDS como el tiempo que demora en bajar del **90% al 10% de la tension aplicada** y **tf** como el tiempo en subir del **10% al 90%** de la tension aplicada.

Para el gate vemos como al aplicar el pulso de prueba azul se comienzan a cargar las capacidades distribuidas hasta llegar a la VTO donde empieza a aumentar la corriente IDS. La tension sigue aumentando hasta que se carga Cgs donde se genera una meseta a los 6V aproximadamente, finalmente cuando el transistor supera la saturación comienza a cargarse el capacitor Cgd lentamente hasta llegar a la tension maxima aplicada.




Calculando el intervalo definido por el fabricante nos da un td(on) = 1.28us muy superior a los 35ns del manual.

Luego para el corte calculamos un *td(off) = 1.08us* tambien *superior a los 170ns que nos da el fabricante.*




Por el lado de la tension en drain tenemos la siguiente forma de onda para la conduccion.



Que nos da un tr = 186ns aproximadamente, que esta dentro de los 190ns maximos del manual.

Y para el corte del transistor.



Que nos da un *tf = 201ns* aproximadamente *superior a los 130ns maximos del fabricante*.

Los valores son mas altos que los indicados por el manual, esto puede deberse a que el circuito de prueba suguerido para el practico no cumple con las condiciones de prueba del fabricante. Por ejemplo tiene una resistencia *RG mucho mas grande que la usada por el fabricante de 2.35ohm*, lo que aumenta el tiempo de carga de las capacidades distribuiudas de entrada.

En efecto modificando el circuito para cumplir con las condiciones de prueba tenemos los siguientes resultados:

```
t6: time=U.UU2UUUU7 at U.UU2UUUU7
t7: time=0.00200013 at 0.00200013
td(on): t1-t0=2.64928e-008
td(off): t3-t2=1.08336e-007
trr: t5-t4=1.04456e-007
tff: t7-t6=6.14387e-008
```

	Ųgd	Gate-to-Drain (Willer) Charge	25	_	65		l I
	^t d(on)	Turn-On Delay Time	_	_	35		V _{DD} =50V, I _D =38A,
	tr	Rise Time	_	(190	ns	$V_{GS} = 10V, R_{G} = 2.35\Omega$
l	^t d(off)	Turn-Off Delay Time	_	[170	115	
	tf	Fall Time	-	\	130	لر	
•	LS + LD	Total Inductance		6.1		nΗ	Measured from the center of

Que estan dentro de las especificaciones maximas del fabricante, validando asi el modelo.