
OBJETIVOS

Tenemos como objetivo diseñar e implementar un circuito Contador BCD asíncrono con 4Bit de salida usando Flip-Flops JK. Armaremos un circuito de Reloj usando un IC 555 en modo oscilador astable a una frecuencia de 0.5Hz (T=2s).

Se implementara un botón de Reset para volver el contador a 9 en cualquier momento. Además amplificaremos la corriente de cada LED de salida usando transistores.

DESARROLLO

Nos basamos en el circuito de un Contador asíncrono con 4 Flip-Flops JK



Al ser el grupo nº 9 nuestro circuito tendrá un ciclo de cuenta que será 9, 10, 11, 12, 13, 14, 15, 0, 1, 2, 9...

Para que el contador cumpla con el ciclo especificado definimos una función lógica Reset que estará conectada a las entradas asíncronas de los JK de manera que en el instante en que se llegue a la combinación correspondiente al 3 se resetee el contador nuevamente al número 9, continuando su cuenta. Advertimos que los números del 4 al 8 serán combinaciones SIN CUIDADO puesto que jamás aparecerán.

Trabajando con lógica positiva realizamos la tabla de verdad para nuestra función Reset:

	D	С	В	Α	Reset	
0	0	0	0	0	0	
I	0	0	0	Ι	0	
2	0	0	ı	0	0	
3	0	0	I		l I	
4	0	ı	0	0	X	
5	0	ı	0	I	X	1
6	0	I	ı	0	X	
7	0	ı	I	I	X	
8	ı	0	0	0	X	
9	ı	0	0	ı	0	
Α	ı	0	I	0	0	
В	I	0	I	I	0	
С	I	I	0	0	0	
D	I	I	0	I	0	
Е	I	I	I	0	0	
F	I	ı	I	I	0	

Para obtener la expresión lógica buscada trazamos los mapas de Karnaugh y agrupamos de manera más conveniente, con la referencia BA para datos de la primera fila y DC para los de la primera columna, en ese orden:

Reset	00	01	П	10
00	0	0	I	0
01	Х	Х	Х	Х
П	0	0	0	0
10	X	0	0	0

Y llegamos a la expresión lógica:

$$fr = (AB)\overline{D}$$


Aplicamos el teorema de De Morgan Buscando implementar la función con solo compuertas NAND y NOR de 2 entradas:

$$fr = \overline{\overline{AB} + D}$$

Fácilmente implementable con una compuerta NAND y una NOR de los integrados 7400 y 7402.

Consultando el manual TTL decidimos que para los Flip-Flops utilizaremos el 74LS109 provisto de 2 Flip-Flops JK disparados por flanco de reloj positivo. Este integrado tiene la entrada K negada pudiendo trabajarse en moto Toggle o Data fácilmente; Además trabaja en lógica negativa así que utilizaremos sus salidas negadas.

Por tanto a nuestro combinacional le agregaremos una compuerta inversora ya que las entradas asíncronas del 74109 se activan en cero, quedando el diagrama:



CALCULOS

A-Etapa de Clock:

Para el circuito reloj utilizaremos un integrado NE555 en modo de oscilador astable a una frecuencia de 0.5Hz aprox.

Consultando sus datasheets encontramos la expresión de la frecuencia, para poder calcular el valor de los componentes:


$$\frac{1}{T} = f = \frac{1.44}{(R1 + 2R2)C1}$$
 Si $C1 = 100\mu F \rightarrow 0.5Hz = \frac{1}{2s} = \frac{1.44}{(R1 + 2R2)100\mu F} \rightarrow (RI + 2R2) = \frac{2.88}{100\mu F} = 28.8K\Omega$

Con C1 =
$$100\mu F \rightarrow (R1 + 2R2) = 28.8K\Omega \approx 30K\Omega \rightarrow Utilizamos R1 = R2 = 10K\Omega$$

Conseguimos un tren de pulsos a una frecuencia aprox. de 0.5Hz con una amplitud que va desde 0.5V a Vcc aprox. Además añadiremos un LED de control a la salida del 555 con una resistencia de protección:

$$Para\ IL = 15mA \rightarrow RL = \frac{Vo - Vl}{IL} = \frac{(5V - 0.7V)}{15mA} = 286.666\Omega \approx 330\Omega$$

Quedando el diagrama para el Clock:



B-Etapa de amplificación:

Para levantar la corriente en los LED de salida utilizaremos transistores 2N2222 en configuración de emisor común.

Midiendo las salidas de los 74109 vemos que están a 5V en su estado alto, así que tomando un β = 40 y para una Ic=15mA:


$$Para\ Ic = 15mA \rightarrow Vcc = IcRc + VCE + VL \rightarrow Rc = \frac{Vcc - VCE - VL}{Ic} \rightarrow Rc = \frac{5V - 0.4V - 0.7V}{15mA} = 260\Omega \rightarrow Redonde and o\ a\ 220\Omega \rightarrow Ic \approx 17mA$$

 $Y \ como \ P = RI^2 = 220\Omega(17mA)^2 = 0.06358W \approx 64mW \rightarrow Res \ de \ \frac{1}{4}W \ funcionan.$

$$Si\ eta pprox 40
ightarrow \mathbf{Ib} = \frac{\mathbf{Ic}}{oldsymbol{eta}} = \mathbf{425}\mu\mathbf{A}
ightarrow Vbb = IbRb + VBE + VL
ightarrow Rb = \frac{Vbb - VBE - VL}{Ib}
ightarrow Rb = \frac{5V - 0.7V - 0.7V}{425\mu A} = 8.47K\Omega \approx \mathbf{10}K\Omega \ \mathbf{a} \frac{\mathbf{1}}{\mathbf{4}}W$$


Recordando que como en los 74109 la entrada **K esta negada**, esta debe ir siempre a masa y J a Vcc para funcionar en modo (T), además como estos Flip-Flops trabajan en **lógica negativa**, sacaremos los Bits de las salidas negadas.

Agregamos un switch de Reset que ponga a convenientemente cero las entradas asíncronas de los integrados, y unimos el Contador con las etapas de Clock, Amplificación, y el Combinacional, quedando el diagrama de etapas:



Utilizaremos una fuente de 5V, 700mA como alimentación, quedando el diagrama final:

NOTA*: Se cambiaron resistencias de los transistores en el diagrama final, la explicación está en las conclusiones.



LISTA DE MATERIALES (*notas en conclusiones)

```
IC NE555 - Timer -
                                      1
                                      2
IC 74LS109 Dual-JK Flip-Flop —
IC 74ALS00 Quad NAND-2 Input -
IC 74LS02 Quad NOR-2 Input -
2N2222A NPN Transistor —
                                      4
Switch SPDT -
                                      1
Resistencia 330Ω a ¼ W -
                                      1
Resistencia 10K a ¼ W
                                      2
Resistencia 2.2K a ¼ W* -
                                      4
Resistencia 100 a ¼ W* -
Capacitor Electrolítico 100µF/25V -
                                      1
LED Rojo
                                      5
```

CONCLUSIONES:

*En la práctica los transistores nos entregaban una corriente menor a la calculada, esto se debe a no tener un criterio seguro aun para elegir el valor de β , así que optamos por disminuir el valor de la resistencia de base a $2.2 \text{K}\Omega$ y la de colector a 100Ω obteniendo una corriente de colector de 13 mA.

No pudimos lograr que la señal del 555 sea perfectamente cuadrada, esto es debido a que el tiempo en alto o en bajo depende de las constantes de tiempo de carga y descargo de C1 pero en el NE555 en la carga $\tau c = (R1+R2)*C1$ y en la descarga $\tau d = R2*C1$, por lo que no podemos tener un tren de pulsos perfectamente cuadrado.

Pese a los detalles anteriores se cumplió con el objetivo de implementar con éxito el Contador BCD de 4Bit, con el ciclo de cuenta pedido de 10 dígitos.

DATASHEETS: