

SÍNTESIS DE REDES ACTIVAS

Trabajo Practico de Laboratorio N°1 AO Ideal: Circuitos Analógicos Lineales y No Lineales.

Profesor Titular: Dr. Ing. Ferreyra Pablo

Profesor Adjunto: Ing. Reale Cesar

Ayudante alumno: Lucas Heraldo Duarte

Alumnos: Alaniz Franco

Ferraris Domingo

Año Académico: 2021

Repositorio de GitHub: https://github.com/DarioAlaniz/repoSistesisDeRedes

1. Circuito I: Amplificador diferencial.

Para el primer circuito se tiene un amplificador de 2 etapas, con 2 entradas de señal. Implementado con fuente de alimentación partida $+/-10\mathrm{V}$ y con todas sus resistencias iguales.




Figura 1: Amplificador diferencial.

1.1. Parámetros/Relaciones a analizar.

Se analizaron y simularon vo1 y vo2 tanto en función de las entradas v1 y v2, así como del modo común y diferencial vd y vc con la definición indicada.

1.1.1. Tensiones vo1 y vo2 en función de v1 y v2.

Para el análisis se aplico superposición, y se fueron identificando las conexiones entre bloques de configuraciones conocidas.

Aplicando superposición, anulando v2 tenemos:




Figura 2: Pasivando v2.

Para v2=0, se reconoció a vo1 como la salida de un no inversor:

$$v_{o1}(1) = \left(1 + \frac{R_2}{R_1//R_4}\right)v_1$$

Luego se reconoció a vo2 como la salida de un inversor atacado por vo1:

$$v_{o2}(1) = -\frac{R_3}{R_5} \left(1 + \frac{R_2}{R_1//R_4} \right) v_1$$

Continuando con el análisis, anulando v1 se tiene:




Figura 3: Pasivando v1.

Para v1=0, se reconoció a vo1 como la salida de un inversor con divisor de tensión en la entrada:

$$v_{o1}(2) = -\frac{R_2}{R_1/R_4} \frac{R_4}{R_4 + R_1} v_2 = -\frac{R_2}{R_1/R_4} \frac{R_4/R_1}{R_1} v_2 = -\frac{R_2}{R_1} v_2$$

Luego se considero a vo2 como la salida de un no inversor:

$$v_{o2}(2) = \left(1 + \frac{R_3}{(R_2 + R_5)//R_1}\right)v_2$$

Finalmente para vo1:

$$v_{o1} = \left(1 + \frac{R_2}{R_1//R_4}\right)v_1 - \frac{R_2}{R_1}v_2$$

$$v_{o1} = 3v_1 - v_2$$

Y combinando para vo2:

$$v_{o2} = -\frac{R_3}{R_5} \left(1 + \frac{R_2}{R_1//R_4} \right) v_1 + \left(1 + \frac{R_3}{(R_2 + R_5)//R_1} \right) v_2$$
$$\mathbf{v_{o2}} = -4\mathbf{v_1} + 4\mathbf{v_2}$$

1.1.2. Tensiones vo1 y vo2 en función de vd y vc.

Se analizo en función de vd y vc teniendo en cuenta que cualquiera de las salidas es una combinación lineal de las tensiones de entrada y las definiciones de las señales en modo común y diferencial dadas.

$$Como:$$

$$v_{o\mu} = G_1v_1 + G_2v_2$$

$$Yadem\'{a}s:$$

$$v_d = v_2 - v_1$$

$$v_c = \frac{v_2 + v_1}{2}$$

Combinando para v1 y v2, y sumando miembro a miembro:

$$v_{o\mu} = (G_1 + G_2)v_1 + G_2v_d$$

$$v_{o\mu} = (G_1 + G_2)v_2 - G_1v_d$$

$$v_{o\mu} = (\frac{G_1 + G_2}{2})v_c + (\frac{G_2 - G_1}{2})v_d$$

$$Finalmente:$$

$$v_{o1} = 2v_c - 2v_d$$

$$v_{o2} = 0v_c + 4v_d$$

1.1.3. Impedancias vistas por fuentes de señal.

En ambos casos al estar la señal aplicada directamente a la entrada de los VFA, las impedancias vistas por las fuentes de señal tienden a infinito.

1.1.4. Resultados del análisis.

$$\mathbf{v_{o1}} = 3\mathbf{v_1} - \mathbf{v_2} \tag{1}$$

$$\mathbf{v_{o2}} = -4\mathbf{v_1} + 4\mathbf{v_2} \tag{2}$$

$$\mathbf{v_{o1}} = 2\mathbf{v_c} - 2\mathbf{v_d} \tag{3}$$

$$\mathbf{v_{o2}} = \mathbf{0}\mathbf{v_c} + \mathbf{4}\mathbf{v_d} \tag{4}$$

$$\mathbf{Z_{i1}} = \mathbf{Z_{i2}} \to \infty \tag{5}$$

1.2. Simulaciones

Se realizaron barridos en continua desde -10 a 10V para v1 y v2, y se grafico vo1 y vo2 para todos los casos.

1.2.1. Barrido para v1.




Figura 4: Barrido en DC para v1, se observa vo1(v1) vo2(v1).

Se ve como para baja excursión las salidas son las rectas vo1 = 3v1 y vo2 = -4v1 predichas anteriormente.

Cursor 1 V(vol) 2٧ Vert: -1.999808V Horz: Cursor 2 7.9990931V Horz: 2٧ Diff (Cursor2 - Cursor1) 9.998901V OV Vert: -- N/A--**4V** 6V

1.2.2. Barrido para v2.

Figura 5: Barrido en DC para v2, se observa vo1(v2) vo2(v2).

Se ve como para baja excursión las salidas son las rectas vo1 = -v2 y vo2 = 4v2 predichas anteriormente. Además como la primer etapa sale de operación arriba de +/-2V en v2.

1.2.3. Barrido para modo común.

En este caso se aplico la misma señal a las entradas y se realizo un barrido desde -10 a 10V.




Figura 6: Barrido para vc, se observa vo1(vc) vo2(vc).

Se observo la ausencia de modo común en la salida, al menos para el rango seguro de operación para el sistema entre \pm 1- 4V.

1.2.4. Impedancias de entrada.

Se simulo en un barrido de frecuencia la relación v1/i1 y v2/i2 para estudiar las impedancias de entrada de la etapas.




Figura 7: Impedancia de entrada Zi1.




Figura 8: Impedancia de entrada Zi2.

En ambos casos se nota como para la banda de 100-200Hz aproximadamente la impedancia de entrada cae a la mitad de su valor máximo.

1.2.5. Barrido en frecuencia.

Adicionalmente se realizo un barrido de 1Hz a 100 MHz para v1 = v2 = 1 V = vc para estudiar la respuesta en frecuencia de ambas partes.




Figura 9: Barrido en frecuencia para v1 = v2 = 1V, se observa vo1(vc) vo2(vc).

Vemos como se cumple el comportamiento predicho para vo1 y vo2 en la banda de 1KHz, y como para alta frecuencia cae la RRMC del sistema.

En este caso se tiene un Op Amp operando con realimentación positiva y negativa trabajando como fuente de corriente controlada por tensión. Implementada con fuente simétrica \pm 10V, un LM324 y resistencias.




Figura 10: Fuente de corriente Controlada por Tensión

2.1. Parámetros/Relaciones a Analizar.

2.1.1. $I_{Rl} = f(RL, Vin)$.

Considerando como ideal el operacional, tenemos:

$$v^{+} = v^{-}$$

$$i_{R1} * R_{1} = -i_{R2} * R_{2}$$

$$i_{R2} = -i_{R1} * \frac{R_{1}}{R_{2}}$$

$$v_{R4} = i_{R3} * R_{4} \quad \text{(Como: } i_{R3} = i_{R2}\text{)}$$

$$v_{R4} = -i_{R1} * \frac{R_{1}}{R_{2}} * R_{4}$$

$$\frac{v_{R4}}{i_{R1}} = -\frac{R_{1}}{R_{2}} * R_{4}$$

$$Y \text{ como: } \frac{v_{in}}{i_{in}} = \frac{v_{R4}}{i_{R1}}$$

$$\Rightarrow \mathbf{Z} = -\frac{\mathbf{R}_{1}}{\mathbf{R}_{2}} * \mathbf{R}_{4}$$

Se noto que la impedancia vista desde la entrada no inversora resulta negativa y una combinación de las resistencias conectadas (2.1.1).

Realizando un equivalente desde la entrada no inversora tenemos el siguiente circuito:




Figura 11: Circuito equivalente, con: $I_{in} = \frac{V_{in}}{R_3}$ y Z obtenida previamente(2.1.1).

Haciendo $Z = -1k\Omega$, hace que junto con R_3 (su paralelo) se anulen, resultando que $I_{in} = I_{Rl}$.

Por lo tanto:

$$I_{RL} = f(RL, Vin) = \frac{V_{in}}{R_3}$$

$$I_{RL} = \frac{\mathbf{V_{in}}}{\mathbf{1k\Omega}}$$
(6)

$$I_{RL} = \frac{V_{in}}{1k\Omega} \tag{7}$$

Donde se noto que I_L es función solo de Vin ya que R3 debe estar fijo para que se cumpla que Z = -R3.

Aclaración:

Debido a que en el circuito hay realimentación en ambos signos puede darse el caso que se haga inestable si la realimentación positiva es mayor que la negativa: $K^+ > K^-$.

Para que esto no suceda la fuente de excitación debe tener una resistencia asociada de un valor $R_3 \leq R_4 * \frac{R_1}{R_2}$ (Criterio de estabilidad).

$V_o = f(Vin, Rl)$. 2.1.2.

Considerando que el criterio de estabilidad se cumple entonces $K^+ < K_-$, se puede decir que la tensión de salida depende de una configuración no inversora dada por la ecuación:

$$v_o = v^+ * (\frac{R_2}{R_4} + 1)$$

 $v_o = I_{RL} * R_L * (\frac{R_2}{R_4} + 1)$

$$\mathbf{v_o} = \frac{\mathbf{V_{in}}}{\mathbf{R_3}} * \mathbf{R_L} * (\frac{\mathbf{R_2}}{\mathbf{R_4}} + \mathbf{1})$$
 (8)

$$\mathbf{v_o} = \frac{\mathbf{V_{in}}}{1\mathbf{k}\Omega} * \mathbf{R_L} * (1,1) \tag{9}$$

Como expresa la ecuación (8) en la medida que RL o Vin aumenten, la ganancia $\frac{R_2}{R_4}$ debe disminuir para no llevar el operacional a la saturación.

2.1.3. $R_{Lmax} = f(Vin)$.

Partiendo de la ecuación (8), despejamos el valor de R_{Lmax}

$$\mathbf{R_{L,max}} = \frac{\mathbf{v_{o,max}}}{\mathbf{V_{in}}} * \frac{\mathbf{R_3} * \mathbf{R_4}}{\mathbf{R_2} + \mathbf{R_4}}$$
(10)

Donde se nota que es inversamente proporcional a RL.

2.2. Simulaciones.

Se realizaron barridos en continua para estudiar distintos casos de I_{RL} y vo:

2.2.1. Corriente por RL.




Figura 12: $I_{RL} = f(Vin)$

Para la figura 12 se observa la variación de $I_{RL} = f(Vin)$, cumpliéndose linealmente hasta aproximadamente 7 Volt, ya que este punto empieza a saturarse el operacional por lo tanto sale de zona lineal.




Figura 13: $I_{RL} = f(R3)$

En cuanto a la figura 13 se observa mínima variación de $I_{RL}=f(R3)$, debido a que Z deja de cumplir que es igual a -R3.

2.2.2. Tensión vo.




Figura 14: vo = f(Vin)

La figura 14 muestra la variación de $v_o=f(Vin)$ hasta el punto de saturación.




Figura 15: vo = f(RL)

Luego la figura 15 muestra la variación de $v_o=f(RL)$ hasta el punto de saturación. Como se nota son resultados idénticos ya que las dos son proporcionales a v_o .

2.2.2.1 Simulación:




Figura 16: $R_l = f(Vin)$

Se observa en la figura 16 que a medida que aumenta la tensión de entrada el valor máximo de RL disminuye, como ejemplo se tomo para Vin=4V una $Rl_{max}=1,882k\Omega$.

2.2.3. Tabla de Mediciones/Simulaciones

		Vin[V]		
I_{Rl}		0.5	-1	2
	0	497.66μΑ	-1.00mA	1.99mA
	1k	497.28μA	-1.00mA	1.99mA
$R_l[\Omega]$	2k	496.90μA	-1.00mA	1.99mA
	5k	495.79μA	-998.69μA	1.54mA
	10k	493.91μΑ	-904.29μA	783.08μA

Se noto que para 0.5 [V] de Vin la corriente es casi constante, ya para -1 [V] presenta diferencias para valores grandes de resistencia y para 2[V] cuando el valor de resistencia es grande el operacional se satura y sale de la zona lineal por lo que ya deja de ser constante la corriente como se observa en la figura 16.

3. Circuito III: Rectificador de precisión.

Para este caso tenemos 2 opamps LM324 con diodos trabajando como un rectificador de precisión con una entradas de señal común a ambos. Implementado con fuente simétrica $+/-10\mathrm{V}$ y un par de diodos de pequeña señal $1\mathrm{N}4148$.




Figura 17: Rectificador de precisión.

3.1. Parámetros/Relaciones a analizar.

3.1.1. Tensiones vo1 y vo2 en función de v1.

Para el análisis por tratarse de una aplicación no lineal se consideraron los casos donde la señal de entrada v1 es mayor/menor que cero, se reemplazaron los diodos por sus equivalentes ideales de cortocircuito/circuito abierto,

y analizo el circuito para cada caso identificando las conexiones entre bloques de configuraciones conocidas.

En el caso que v1 sea mayor a cero tenemos una tensión positiva en vo1, por lo que D2 se polariza en directa (cortocircuito) mientras que D1 en inversa (alta impedancia):




Figura 18: Caso v1 ¿0.

Considerando funcionamiento lineal y realimentación negativa se tiene que los nodos conectados a las entradas no inversoras de ambos amplificadores están a un mismo potencial, por tanto la corriente por R1 y R2 debe ser nula, esto deja trabajando a los amplificadores en configuración no inversora e independientes entre si.

Considerando el siguiente modelo básico para una configuración no inversora:




Figura 19: No inversor básico.

Podemos decir que para nuestro caso:

$$v_{o1} = \lim_{R_f \to 0} \left(1 + \frac{R_f}{R_3}\right) v_1 = v_1 \tag{11}$$

$$v_{o2} = \lim_{R_i \to \infty} \left(1 + \frac{R4}{R_i}\right) v_1 = v_1 \tag{12}$$

Es decir que cuando v1>0 ambas salidas copian a la tensión de entrada.

En el caso que v1 sea menor a cero tenemos una tensión negativa en vo1, asi que en este caso D1 se polariza en directa (cortocircuito) mientras que D2 en inversa (alta impedancia):




Figura 20: Caso v1 ¡0.

En este caso se tiene que la primer etapa actúa como no inversor, mientras que la segunda tiene señal en ambas entradas por lo que se uso nodos para su análisis.

$$\frac{v_{o1} - v_1}{R_2} + \frac{v_{o2} - v_1}{R_4} = 0$$

Sabiendo que:

$$v_{o1} = \left(1 + \frac{R_1}{R_3}\right) v_1$$

Reemplazando y despejando vo2:

$$v_{o2} = v_1 \left(1 - \frac{R_4 R_1}{R_2 R_3} \right) \tag{13}$$

Por lo tanto resumiendo el análisis:

$$vo1(v1) = \begin{cases} \left(1 + \frac{R_1}{R_3}\right) v_1 = 2v_1 & \text{Para v1} < 0\\ v_1 & \text{Para v1} > 0 \end{cases}$$
$$vo2(v1) = \begin{cases} v_1 \left(1 - \frac{R_4 R_1}{R_2 R_3}\right) = -v_1 & \text{Para v1} < 0\\ v_1 & \text{Para v1} > 0 \end{cases}$$

3.2. Simulaciones

Se realizaron barridos en continua desde -10 a 10V para v1, y se grafico vo1 y vo2 para todos los casos.

3.2.1. Transferencia para vo1




Figura 21: Barrido en DC para vo1, se observa vo1(v1).

Se ve como copia los semi ciclos positivos de la señal y amplifica en 2 los negativos. Además para baja excursión presenta alta ganancia y alinealidades.

8V 6V 4V V(vo2) Horz: Vert: 3.9994881V Cursor 2 V(vo2) 3.9994957V Horz: I -4V -2V Diff (Cursor2 - Cursor1) 7.6293945µV Horz: -8V -9.53674e-007 4٧ -6V--8V

3.2.2. Transferencia para vo2

Figura 22: Barrido en DC para vo2, se observa vo2(v1).

En el rango de -4 a 4v la salida es el valor absoluto de la entrada, lo que se traduce a una rectificación de onda completa de una senoidal.

3.2.3. Análisis temporal para vo2.

En este caso se simulo un transitorio con una entrada senoidal de $1 \mathrm{KHz}$ con $26 \mathrm{mV}$, 1, 4 y $9 \mathrm{V}$ de amplitud, para observar la salida en el tiempo dentro y fuera de los rangos de funcionamiento.




Figura 23: Análisis temporal.

Se vio como de 1 a 4V se nota la señal rectificada precisa, aunque para no para 9V fuera del rango de funcionamiento.




Figura 24: Análisis temporal de pequeña señal.

Para el caso de 26mV en la entrada se aprecia mayor distorsión y asimetría, debida a las alinealidades cercanas al origen mencionadas en la transferencia realizada.

$4. \hspace{1.0cm} Circuito \hspace{1mm} IV: \hspace{1mm} Comparador \hspace{1mm} con \hspace{1mm} histeresis \\ \hspace{1mm} (Schmitt \hspace{1.05cm} Trigger \hspace{1mm} Inversor).$

En este circuito tenemos el LM324 operando con realimentación positiva trabajando como un Schmitt trigger inversor con una entradas de señal atenuada por divisor de tensión. Implementado con fuente de alimentación asimétrica 0 a 10V y resistencias.




Figura 25: Schmitt trigger.

4.1. Parámetros/Relaciones a analizar.

4.1.1. Umbrales de conmutación.

Para un análisis mas completo se considero el caso general con alimentación simétrica, y se tuvo en cuenta el efecto de que el OpAmp no sea de tipo Rail to rail, se analizo vo a partir de la tensión diferencial vd, y finalmente se considero a Vee=0V para nuestro caso.

Partiendo de:

$$v^{-} = k_1 * v_{in}$$

$$v^{+} = k_2 * (v_o - v_{ref}) + v_{ref}$$

$$Con: k_1 = \frac{R_2}{R_1 + R_2}$$

$$k_2 = \frac{R_3}{R_3 + R_4}$$

4.1.1.1 Si vd <0.

En este caso si vd llega a ser menor a cero la salida para un amplificador ideal debería pasar de Vcc a Vee, por tanto si se tiene en cuenta vd:

$$v_d = v^+ - v^- < 0 \Rightarrow v_o = Vee$$

entonces:

$$k_{2} * (v_{o} - v_{ref}) + v_{ref} < k_{1} * v_{in}$$

$$\frac{k_{2}}{k_{1}} * (v_{o} - v_{ref}) + \frac{v_{ref}}{k_{1}} < v_{in}$$

$$\frac{k_{2}}{k_{1}} * v_{o} + \frac{1 - k_{2}}{k_{1}} * v_{ref} < v_{in}$$

$$\begin{cases} v_{o} &= Vcc \\ Vcc &= 10V \\ v_{ref} &= 2V \\ R_{3} &= 2k\Omega \\ R_{1} &= R_{2} = R_{4} = 10k \end{cases}$$

$$v_{in} > 6,67V \Rightarrow v_{o} = Vee$$

4.1.1.2 Si vd >0.

Luego si vd llega a ser mayor a cero la salida para un amplificador ideal debería pasar de Vee a Vcc, por tanto teniendo en cuenta vd:

$$v_d = v^+ - v^- > 0 \Rightarrow v_o = Vcc$$

entonces:

$$v^{+} > v^{-}$$

$$k_{2} * (v_{o} - v_{ref}) + v_{ref} > k_{1} * v_{in}$$

$$\frac{k_{2}}{k_{1}} * (v_{o} - v_{ref}) + \frac{v_{ref}}{k_{1}} > v_{in}$$

$$\frac{k_{2}}{k_{1}} * v_{o} + \frac{1 - k_{2}}{k_{1}} * v_{ref} > v_{in}$$

$$\begin{cases} v_{o} = Vee \end{cases}$$

$$Reemplazando: \begin{cases} v_o &= Vee \\ Vee &= -10V \\ v_{ref} &= 2v \\ R_3 &= 2k\Omega \\ R_1 &= R_2 = R_4 = 10k\Omega \end{cases}$$

$$v_{in} < 0V \Rightarrow v_o = Vcc$$

Por lo tanto resumiendo el análisis:

$$v_o(v_{in}) = \begin{cases} Vcc & \text{Para } v_{in} < 0V \\ Vee & \text{Para } v_{in} > 6,67V \end{cases}$$

4.1.1.3 Caso de Vee = 0.

Ahora cuando se produce el cambio de $Vee(v_o = 0v)$ a Vcc la relación queda:

$$\frac{1-k_2}{k_1} * v_{ref} > v_{in}$$

donde se ve que el punto de conmutación que da directamente dependiente de $\boldsymbol{v}_{ref}.$

Reemplazando $v_{ref}=2V;R_{3}=2k\Omega;R_{4}=10k\Omega;R_{1}=R_{2}=10k\Omega$

Si:
$$\mathbf{v_{in}} < 3.33\mathbf{V} \Rightarrow \mathbf{v_o} = \mathbf{Vee}$$
 (14)

Además los análisis anteriores son validos para un amplificador ideal o de tipo Rail to rail, en nuestro caso se obtuvo por simulación que la salida

máxima posible para el LM324 es de 8.5V, por lo que para nuestro caso queda:

$$v_{in} > 6.17V \Rightarrow v_o = Vcc$$
 (15)

Finalmente para nuestro caso particular del LM324 y Vee=0V:

$$v_o(v_{in}) = \begin{cases} Vcc & \text{Para } v_{in} < 3{,}33V \\ Vee & \text{Para } v_{in} > 6{,}17V \end{cases}$$

4.2. Simulaciones

4.2.1. Efecto de histeresis en la salida vo.

4.2.1.1 Caso General con Vcc y Vee distinto de cero y simetricos

Para visualizar la histeresis se tomo el caso de alimentación simétrica y realizo un transitorio con una entrada senoidal de amplitud 10V y frecuencia 1KHz.




Figura 26: $v_o(v_{in})$




Figura 27: $v_o(v_{in})$ vista en función del tiempo

Se observa la diferencia del ideal respecto del real, el ideal llega a Vcc mientras que el real tiene un limite en aproximado 8.5[V], produciendo que el umbral del cambio de Vcc a Vee sea menor del teórico obtenido y ademas se nota la diferencia del slewrate.

4.2.1.2 Caso de estudio con Vee = 0 y Vcc = 10

Se realizo un análisis transitorio a 1Khz de frecuencia de amplitud +10[V].




Figura 28: $v_o(v_{in})$ con Vee=0

Como se aprecia el ideal responde bien a lo obtenido teórico (4.1.1.3), pero en el caso real se presenta un segundo ciclo de histeresis mas chico(lazo izquierdo) produciendo una conmutación de salida no deseada. Viendo un análisis temporal se tiene:




Figura 29: $v_o(v_{in})$ con Vee=0, en el tiempo

Se aprecia mejor la influencia del pequeño lazo de histeresis haciendo que la salida cuando deberia permanecer en Vcc conmuta a Vee=0 cuando la entrada es de valor absoluto mayor a 1.23[V].

Viendo mas en detalles que sucede con las entradas inversora y no inversora se aprecia:




Figura 30: $v_o(v_{in})$ con Vee=0, operacional fuera de rango

Notamos que a los pocos voltios negativos de la entrada inversora el operacional no responde a lo teórico $(vd > 0 \Rightarrow Vcc)$ por lo que suponemos que al no tener una fuente de alimentación simétrica los transistores internos dejan de trabajar correctamente por lo tanto el operacional sale de rango de funcionamiento.

Una solución a este problema fue establecer un offset de continua a la señal de entrada y evitar tensiones negativas de entrada, teniendo los siguientes resultados con un offset de 5[V] y amplitud de la señal senoidal de 5[V], haciendo una excursión de 10[V].




Figura 31: $v_o(v_{in})$ con Vee=0, con un offset de señal de entrada




Figura 32: $v_o(v_{in})$ con Vee=0, con un offset de señal de entrada

4.2.2. Efecto de Vref en ciclo de histeresis.




Figura 33: Efecto de Vref para el caso de un operacional ideal




Figura 34: Efecto de Vref para el caso de un operacional ideal




Figura 35: Efecto de Vref para el caso de un operacional real (LM324)




Figura 36: Efecto de Vref para el caso de un operacional real (LM324)

Se observa como la influencia de Vref hace que los umbrales aumenten produciendo un efecto parecido a una señal pwm.

5. Adicional1: Primer propuesta.

Si bien nuestro interés es el de realizar completamente los desafíos adicionales propuestos, por motivo de tiempos se completaron los análisis principales en esta entrega. No obstante pensamos y planteamos algunos esquemas muy básicos para los ejercicios adicionales que adjuntamos seguidamente, en otra entrega se completaran los diseños y análisis finales.

Diseñar un regulador de carga de batería, que corte cuando se alcanzan los 12.8V y reinicie la carga cuando baja a 10.5V.

MATERIALES:

AO ideal con saturación.

Resistencias.

1 Relé 12V, Normal Abierto, 20mA de corriente de bobina.

1 Transistor NPN B548 o 1 Transistor PNP BC558.

1 Diodo 1N4148.

1 Referencia de Tensión: TL431.

Batería 12V (Rango 8V a 13V) – Rinterna = 0,5ohm.

Celda Fotovoltaica: 15V Tensión Sin Carga, 1A de Corriente de Carga.




Figura 37: Primer arquitectura propuesta.

Como idea aproximada del sistema la tensión de batería llega a la entrada del schmitt trigger (posiblemente se adapte con un divisor de tensión) con tensión de referencia y resistencias configurado para que cumpla:

ON: vin<10.5V.

OFF: vin>12.8V.

El cual controlaría el transistor que daría la corriente necesaria para el relé, conectado con su diodo protector de contra-corriente. El mismo se encarga de abrir/cerrar el circuito que carga la batería por medio de la celda fotovoltaica. Todas las etapas estarían alimentadas con la referencia de tensión TL431.

Mas adelante se adjuntara el diseño y análisis final del sistema.